KR102432627B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR102432627B1
KR102432627B1 KR1020180003769A KR20180003769A KR102432627B1 KR 102432627 B1 KR102432627 B1 KR 102432627B1 KR 1020180003769 A KR1020180003769 A KR 1020180003769A KR 20180003769 A KR20180003769 A KR 20180003769A KR 102432627 B1 KR102432627 B1 KR 102432627B1
Authority
KR
South Korea
Prior art keywords
redistribution
pattern
layer
passivation layer
substrate
Prior art date
Application number
KR1020180003769A
Other languages
Korean (ko)
Other versions
KR20190085656A (en
Inventor
연승훈
김효은
심종보
조용회
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180003769A priority Critical patent/KR102432627B1/en
Priority to US16/044,696 priority patent/US10636760B2/en
Publication of KR20190085656A publication Critical patent/KR20190085656A/en
Application granted granted Critical
Publication of KR102432627B1 publication Critical patent/KR102432627B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

베이스 기판, 상기 베이스 기판 상의 재배선 층, 상기 베이스 기판 상의 반도체 칩, 상기 베이스 기판과 상기 반도체 칩 사이에 제공되어, 상기 반도체 칩의 칩 패드들 중 어느 하나에 접속되는 제 1 연결 단자, 및 상기 베이스 기판과 상기 반도체 칩 사이를 채우는 몰드 층을 포함하는 반도체 패키지를 제공하되, 상기 재배선 층은 제 1 패턴, 제 2 패턴 및 상기 제 1 패턴과 상기 제 2 패턴을 덮는 패시베이션 층을 갖고, 상기 제 1 연결 단자는 상기 패시베이션 층의 상면을 관통하여 상기 제 1 패턴에 접속되고, 상기 제 2 패턴은 상기 반도체 칩과 전기적으로 절연될 수 있다.a base substrate, a redistribution layer on the base substrate, a semiconductor chip on the base substrate, a first connection terminal provided between the base substrate and the semiconductor chip and connected to any one of chip pads of the semiconductor chip; and A semiconductor package comprising a mold layer filling between a base substrate and the semiconductor chip, wherein the redistribution layer has a first pattern, a second pattern, and a passivation layer covering the first pattern and the second pattern; A first connection terminal may pass through an upper surface of the passivation layer to be connected to the first pattern, and the second pattern may be electrically insulated from the semiconductor chip.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}Semiconductor package {SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package.

반도체 패키지는 집적회로 칩을 전자제품에 사용하기 적합한 형태로 구현한 것이다. 통상적으로 반도체 패키지는 기판 상에 반도체 칩을 실장하고 본딩 와이어 또는 범프를 이용하여 이들을 전기적으로 연결하는 것이 일반적이다. 최근 전자산업이 발전함에 따라, 반도체 패키지는 소형화, 경량화, 제조비용의 절감에 목표를 두고 다양한 방향으로 발전해 가고 있다. 또한 그 응용분야가 대용량 저장수단 등으로 확장됨에 따라 다양한 종류의 반도체 패키지가 등장하고 있다.A semiconductor package is an integrated circuit chip implemented in a form suitable for use in electronic products. In general, in a semiconductor package, a semiconductor chip is mounted on a substrate and electrically connected thereto using a bonding wire or a bump. With the recent development of the electronics industry, semiconductor packages are developing in various directions with the goal of miniaturization, weight reduction, and reduction of manufacturing cost. In addition, as the field of application is expanded to mass storage means, various types of semiconductor packages are appearing.

반도체 소자가 형성된 반도체 칩들은 패드를 통해 내부의 회로 기능을 외부 전자 장치로 확장한다. 이러한 반도체 칩의 패드는 지금까지는 주로 와이어 본딩을 통해 외부 기판으로 연결되었다. 하지만, 반도체 소자의 소형화와, 처리 속도가 점차 증가하고, 반도체 칩 내부의 입출력 신호의 개수가 증가함에 따라, 반도체 칩의 패드 위에 형성된 연결 범프를 통해 기판으로 직접 연결되는 방식이 일반화되고 있다.Semiconductor chips on which semiconductor devices are formed extend internal circuit functions to external electronic devices through pads. The pads of these semiconductor chips have been mainly connected to an external substrate through wire bonding so far. However, as the miniaturization of the semiconductor device, the processing speed gradually increase, and the number of input/output signals inside the semiconductor chip increase, a method of directly connecting to the substrate through the connection bump formed on the pad of the semiconductor chip has become common.

본 발명이 해결하고자 하는 과제는 구조적 안정성이 향상된 반도체 패키지를 제공하는데 있다.An object of the present invention is to provide a semiconductor package with improved structural stability.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 반도체 패키지는 베이스 기판, 상기 베이스 기판 상의 재배선 층, 상기 베이스 기판 상의 반도체 칩, 상기 베이스 기판과 상기 반도체 칩 사이에 제공되어, 상기 반도체 칩의 칩 패드들 중 어느 하나에 접속되는 제 1 연결 단자, 및 상기 베이스 기판과 상기 반도체 칩 사이를 채우는 몰드 층을 포함할 수 있다. 상기 재배선 층은 제 1 패턴, 제 2 패턴 및 상기 제 1 패턴과 상기 제 2 패턴을 덮는 패시베이션 층을 가질 수 있다. 상기 제 1 연결 단자는 상기 패시베이션 층의 상면을 관통하여 상기 제 1 패턴에 접속될 수 있다. 상기 제 2 패턴은 상기 반도체 칩과 전기적으로 절연될 수 있다.A semiconductor package according to embodiments of the present invention for solving the above technical problems is provided between a base substrate, a redistribution layer on the base substrate, a semiconductor chip on the base substrate, and between the base substrate and the semiconductor chip, and a first connection terminal connected to any one of chip pads of the semiconductor chip, and a mold layer filling between the base substrate and the semiconductor chip. The redistribution layer may include a first pattern, a second pattern, and a passivation layer covering the first pattern and the second pattern. The first connection terminal may be connected to the first pattern through an upper surface of the passivation layer. The second pattern may be electrically insulated from the semiconductor chip.

상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 반도체 패키지는 하부 베이스 층, 상기 하부 베이스 층 상에 배치되는 하부 재배선 패턴과 제 1 하부 더미 패턴, 및 상기 하부 재배선 패턴 및 상기 제 1 하부 더미 패턴을 덮는 하부 패시베이션 층을 포함하는 하부 기판, 상부 베이스 층, 상기 상부 베이스 층 상에 배치되는 상부 재배선 패턴과 상부 더미 패턴, 및 상기 상부 재배선 패턴 및 상기 상부 더미 패턴을 덮는 상부 패시베이션 층을 포함하는 상부 기판, 상기 하부 재배선 패턴 및 상기 상부 재배선 패턴 사이에 제공되어, 상기 하부 재배선 패턴 및 상기 상부 재배선 패턴을 전기적으로 연결하는 제 1 연결 단자, 상기 하부 기판 및 상기 상부 기판 사이에 제공되는 몰드 층을 포함할 수 있다. 상기 제 1 하부 더미 패턴은 상기 하부 패시베이션 층에 매립될 수 있다. 상기 상부 더미 패턴은 상기 상부 패시베이션 층에 매립될 수 있다.A semiconductor package according to embodiments of the present invention for solving the above technical problems includes a lower base layer, a lower redistribution pattern and a first lower dummy pattern disposed on the lower base layer, and the lower redistribution pattern and the a lower substrate including a lower passivation layer covering the first lower dummy pattern, an upper base layer, an upper redistribution pattern and an upper dummy pattern disposed on the upper base layer, and the upper redistribution pattern and the upper dummy pattern covering the upper dummy pattern an upper substrate including an upper passivation layer, a first connection terminal provided between the lower redistribution pattern and the upper redistribution pattern to electrically connect the lower redistribution pattern and the upper redistribution pattern; and a mold layer provided between the upper substrates. The first lower dummy pattern may be buried in the lower passivation layer. The upper dummy pattern may be buried in the upper passivation layer.

본 발명의 실시예들에 따른 반도체 패키지는 전기적 연결을 위한 제 1 재배선 패턴들 외에도, 구조적 안정성을 위한 제 2 및 제 3 재배선 패턴들을 포함할 수 있다. 제 2 및 제 3 재배선 패턴들은 기판 및 반도체 칩을 외부 충격으로부터 보호할 수 있다. 또한, 제 2 재배선 패턴들 상에 제 2 연결 단자를 두어 반도체 칩을 지지할 수 있으며, 반도체 패키지의 구조적 안정성이 향상될 수 있다.The semiconductor package according to embodiments of the present invention may include second and third redistribution patterns for structural stability in addition to the first redistribution patterns for electrical connection. The second and third redistribution patterns may protect the substrate and the semiconductor chip from external impact. In addition, the semiconductor chip may be supported by providing the second connection terminal on the second redistribution patterns, and structural stability of the semiconductor package may be improved.

반도체 패키지의 제조 공정 시, 제 2 및 제 3 재배선 패턴들에 의해 패시베이션 층이 평탄한 형상을 갖도록 형성될 수 있으며, 후공정에서 재배선 층과 반도체 칩 사이에 몰딩 부재(415)의 유입이 용이할 수 있다. 이에 따라, 제 1 몰드 층이 재배선 층과 반도체 칩 사이를 충진할 수 있으며, 공극(void)의 발생이 감소될 수 있다.During the manufacturing process of the semiconductor package, the passivation layer may be formed to have a flat shape by the second and third redistribution patterns, and it is easy to introduce the molding member 415 between the redistribution layer and the semiconductor chip in a later process. can do. Accordingly, the first mold layer may fill a space between the redistribution layer and the semiconductor chip, and the occurrence of voids may be reduced.

도 1은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 2는 도 1의 일부 영역을 확대한 도면이다.
도 3은 하부 재배선 층을 설명하기 위한 평면도이다.
도 4 내지 도 6은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 7 및 8은 제 2 재배선 패턴이 제공되지 않는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 9는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 10은 도 9의 일부 영역을 확대한 도면이다.
도 11은 제 2, 제 3 및 제 5 재배선 패턴이 제공되지 않는 반도체 패키지의 단면도이다.
도 12는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining a semiconductor package according to embodiments of the present invention.
FIG. 2 is an enlarged view of a partial area of FIG. 1 .
3 is a plan view illustrating a lower redistribution layer.
4 to 6 are cross-sectional views illustrating a method of manufacturing a semiconductor package according to embodiments of the present invention.
7 and 8 are cross-sectional views illustrating a method of manufacturing a semiconductor package in which a second redistribution pattern is not provided.
9 is a cross-sectional view illustrating a semiconductor package according to embodiments of the present invention.
FIG. 10 is an enlarged view of a partial area of FIG. 9 .
11 is a cross-sectional view of a semiconductor package in which second, third, and fifth redistribution patterns are not provided.
12 is a cross-sectional view illustrating a semiconductor package according to embodiments of the present invention.

도면들 참조하여 본 발명의 개념에 따른 반도체 패키지를 설명한다.A semiconductor package according to the concept of the present invention will be described with reference to the drawings.

도 1은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 개략적인 단면도로, 설명의 편의를 위하여 일부 구성들이 생략되어 있다. 도 2는 도 1의 일부 영역을 확대한 도면이다. 도 3은 하부 재배선 층을 설명하기 위한 평면도로, 제 1 재배선 패턴들 및 제 2 재배선 패턴들의 배치를 예시하는 도면이다. 여기서, 도 2는 도 3의 I-I'선을 따라 자른 단면에 해당한다.1 is a schematic cross-sectional view for explaining a semiconductor package according to embodiments of the present invention, and some components are omitted for convenience of description. FIG. 2 is an enlarged view of a partial area of FIG. 1 . 3 is a plan view for explaining a lower redistribution layer, and is a diagram illustrating disposition of first redistribution patterns and second redistribution patterns. Here, FIG. 2 corresponds to a cross-section taken along line I-I' of FIG. 3 .

도 1 내지 도 3을 참조하여, 반도체 패키지는 기판(100) 및 기판(100) 상에 실장되는 반도체 칩(200)을 포함할 수 있다. 기판(100)에는 예를 들면, 디램(DRAM), 플래시 메모리 등의 메모리 소자, 마이크로 컨트롤러 등의 로직 소자, 아날로그 소자, 디지털 시그널 프로세서 소자, 시스템 온 칩 소자 또는 이들의 결함 등 다양한 반도체 소자가 실장될 수 있다. 이하에서는, 기판(100) 상에 하나의 반도체 칩(200)이 실장되는 것을 기준으로 설명하나 본 발명이 이에 한정되는 것은 아니다.1 to 3 , a semiconductor package may include a substrate 100 and a semiconductor chip 200 mounted on the substrate 100 . Various semiconductor devices are mounted on the substrate 100 , such as memory devices such as DRAM and flash memory, logic devices such as microcontrollers, analog devices, digital signal processor devices, system-on-chip devices, or defects thereof. can be Hereinafter, a description will be made based on a case in which one semiconductor chip 200 is mounted on the substrate 100 , but the present invention is not limited thereto.

기판(100)은 평면적으로 서로 중첩되지 않는 제 1 영역(R1), 제 2 영역(R2) 및 제 3 영역(R3)을 가질 수 있다. 여기서, 제 1 영역(R1) 및 제 2 영역(R2)은 반도체 칩(200)과 오버랩(overlap)되는 영역(일 예로, 반도체 칩(200)이 실장되는 영역)일 수 있다. 기판(100)은 베이스 층(110) 및 재배선 층(120)을 포함할 수 있다.The substrate 100 may include a first region R1 , a second region R2 , and a third region R3 that do not overlap each other in a plan view. Here, the first region R1 and the second region R2 may be regions overlapping the semiconductor chip 200 (eg, a region on which the semiconductor chip 200 is mounted). The substrate 100 may include a base layer 110 and a redistribution layer 120 .

베이스 층(110)은 절연 기판 또는 반도체 기판을 포함할 수 있다. 예를 들어, 절연 기판은 실리콘 질화물(SiN), 실리콘 산화물(SiO2) 또는 테트라에틸 오르소실리케이트(tetraethyl orthosilicate: TEOS)를 포함할 수 있다. 반도체 기판은 실리콘(Si)을 포함할 수 있다. 또는, 베이스 층(110)은 절연 기판과 반도체 기판의 적층체일 수 있다. 베이스 층(110)은 그의 하면 상에 제공된 외부 패드들(112)을 가질 수 있다. 외부 패드들(112) 상에는 솔더 범프와 같은 외부 연결 단자들(114)이 제공될 수 있다.The base layer 110 may include an insulating substrate or a semiconductor substrate. For example, the insulating substrate may include silicon nitride (SiN), silicon oxide (SiO2), or tetraethyl orthosilicate (TEOS). The semiconductor substrate may include silicon (Si). Alternatively, the base layer 110 may be a laminate of an insulating substrate and a semiconductor substrate. The base layer 110 may have external pads 112 provided on its lower surface. External connection terminals 114 such as solder bumps may be provided on the external pads 112 .

베이스 층(110) 상에 재배선 층(120)이 배치될 수 있다. 재배선 층(120)은 베이스 층(110)의 상면 상에 제공된 제 1 재배선 패턴들(122), 제 2 재배선 패턴들(124) 및 패시베이션 층(passivation layer, 128)을 가질 수 있다.A redistribution layer 120 may be disposed on the base layer 110 . The redistribution layer 120 may include first redistribution patterns 122 , second redistribution patterns 124 , and a passivation layer 128 provided on the upper surface of the base layer 110 .

제 1 및 제 2 재배선 패턴들(122, 124)은 베이스 층(110)의 상면 상에서 상호 이격될 수 있다. 예를 들어, 제 1 재배선 패턴들(122)은 기판(100)의 제 1 영역(R1) 상에 배치될 수 있다. 제 2 재배선 패턴들(124)은 기판(100)의 제 2 영역(R2) 상에 배치될 수 있다. 제 2 재배선 패턴들(124)의 배치는 격자 형태일 수 있다. 제 2 재배선 패턴들(124)은 제 2 영역(R2) 상에서 고르게 분포될 수 있다. 제 2 재배선 패턴(124)의 폭(w2)은 10um 내지 50um일 수 있다. 제 1 재배선 패턴들(122)과 제 2 재배선 패턴들(124) 중 상호 인접한 것들의 간격(g1)은 제 2 재배선 패턴들(124)의 폭(w2)의 1배 내지 2.5배일 수 있다. 더하여, 제 2 재배선 패턴들(124) 간의 간격(g2)은 제 2 재배선 패턴들(124)의 폭(w2)의 1배 내지 2.5배일 수 있다. 제 1 재배선 패턴들(122)은 베이스 층(110)의 내부 배선(116)을 통해 외부 패드들(112)과 전기적으로 연결될 수 있다. 제 2 재배선 패턴들(124)은 외부 패드들(112) 및 외부 연결 단자들(114)과 전기적으로 절연될 수 있다. 즉, 제 2 재배선 패턴들(124)은 더미 패턴(dummy pattern)일 수 있다. 본 명세서에서 더미 패턴이란 동일한 레벨 또는 인접한 레벨의 전기 회로(일 예로, 도전 배선, 패턴 또는 패드들)와 전기적으로 독립되어 있는 패턴으로 정의된다. 제 1 및 제 2 재배선 패턴들(122, 124)은 금속 물질을 포함할 수 있다. 도 3에서 제 1 재배선 패턴들(122)의 평면 형상은 원형이고, 제 2 재배선 패턴들(124)의 평면 형상은 사각형인 것으로 도시하였으나, 이는 제 1 및 제 2 재배선 패턴들(122, 124)의 구분을 용이하게 하기 위한 것이다. 제 1 및 제 2 재배선 패턴들(122, 124)의 평면 형상은 이에 한정되지 않는다. 도 2에서는 제 1 재배선 패턴(122)이 하나만 제공되는 것으로 도시되어 있으나, 도 2는 반도체 패키지의 일부를 확대한 도면이며, 반도체 패키지 내에서 제 1 재배선 패턴(122)은 복수로 제공될 수 있다.The first and second redistribution patterns 122 and 124 may be spaced apart from each other on the top surface of the base layer 110 . For example, the first redistribution patterns 122 may be disposed on the first region R1 of the substrate 100 . The second redistribution patterns 124 may be disposed on the second region R2 of the substrate 100 . The arrangement of the second redistribution patterns 124 may be in the form of a grid. The second redistribution patterns 124 may be evenly distributed on the second region R2 . A width w2 of the second redistribution pattern 124 may be 10 μm to 50 μm. An interval g1 between adjacent ones of the first redistribution patterns 122 and the second redistribution patterns 124 may be 1 to 2.5 times the width w2 of the second redistribution patterns 124 . have. In addition, the spacing g2 between the second redistribution patterns 124 may be 1 to 2.5 times the width w2 of the second redistribution patterns 124 . The first redistribution patterns 122 may be electrically connected to the external pads 112 through the internal wiring 116 of the base layer 110 . The second redistribution patterns 124 may be electrically insulated from the external pads 112 and the external connection terminals 114 . That is, the second redistribution patterns 124 may be dummy patterns. In the present specification, a dummy pattern is defined as a pattern that is electrically independent from an electric circuit (eg, conductive lines, patterns, or pads) of the same level or an adjacent level. The first and second redistribution patterns 122 and 124 may include a metal material. In FIG. 3 , the planar shape of the first redistribution patterns 122 is circular and the planar shape of the second redistribution patterns 124 is shown as a quadrangle, but this is the case with the first and second redistribution patterns 122 . , 124) to facilitate the distinction. The planar shape of the first and second redistribution patterns 122 and 124 is not limited thereto. Although it is illustrated in FIG. 2 that only one first redistribution pattern 122 is provided, FIG. 2 is an enlarged view of a part of a semiconductor package, and a plurality of first redistribution patterns 122 are provided in the semiconductor package. can

패시베이션 층(128)은 베이스 층(110)의 상면과 제 1 및 제 2 재배선 패턴들(122, 124)을 덮을 수 있다. 이때, 패시베이션 층(128)의 상면(128a)은 실질적으로 플랫(flat)한 평탄면일 수 있다. 패시베이션 층(128)의 상면(128a)은 베이스 층(110)의 상면과 평행할 수 있다. 패시베이션 층(128)은 제 1 재배선 패턴들(122)을 노출시키는 홀들(미부호)을 가질 수 있다. 패시베이션 층(128)은 에폭시계 폴리머와 같은 절연성 폴리머 또는 ABF(Ajinomoto Build-up Film)를 포함할 수 있다. 패시베이션 층(128)은 외부로부터 제 1 및 제 2 재배선 패턴들(122, 124)로 유입되는 이물질을 차단하는 버퍼 층(buffer layer)일 수 있다.The passivation layer 128 may cover the upper surface of the base layer 110 and the first and second redistribution patterns 122 and 124 . In this case, the upper surface 128a of the passivation layer 128 may be a substantially flat flat surface. A top surface 128a of the passivation layer 128 may be parallel to a top surface of the base layer 110 . The passivation layer 128 may have holes (unsigned) exposing the first redistribution patterns 122 . The passivation layer 128 may include an insulating polymer such as an epoxy-based polymer or Ajinomoto Build-up Film (ABF). The passivation layer 128 may be a buffer layer that blocks foreign substances from flowing into the first and second redistribution patterns 122 and 124 from the outside.

재배선 층(120)은 도전 라인(129)을 더 포함할 수 있다. 도전 라인(129)은 재배선 층(120)에서 제 1 내지 제 3 영역(R1, R2, R3) 간의 전기 배선을 제공할 수 있다. 예를 들어, 도전 라인(129)은 제 1 및 제 2 영역들(R1, R2)에서 제공되는 회로 기능을 외측(일 예로, 제 3 영역(R3))으로 확장할 수 있다. 도전 라인(129)은 필요에 따라 제공되지 않을 수 있다.The redistribution layer 120 may further include a conductive line 129 . The conductive line 129 may provide an electrical wiring between the first to third regions R1 , R2 , and R3 in the redistribution layer 120 . For example, the conductive line 129 may extend circuit functions provided in the first and second regions R1 and R2 to the outside (eg, the third region R3 ). The conductive line 129 may not be provided as needed.

다른 실시예들에 따르면, 재배선 층(120)은 제 3 영역(R3) 상의 제 3 재배선 패턴들(126)을 더 포함할 수 있다. 제 3 재배선 패턴(126)은 평면적 관점에서 반도체 칩(200)의 일측에 위치할 수 있다. 제 3 재배선 패턴들(126)은 패시베이션 층(128)에 의해 덮일 수 있다. 제 3 재배선 패턴(126)의 폭(w3)은 10um 내지 50um일 수 있다. 제 3 재배선 패턴들(126) 간의 간격(g3)은 제 3 재배선 패턴들(126)의 폭(w3)의 0.5배 내지 3배일 수 있다. 제 3 재배선 패턴들(126)은 외부 패드들(112) 및 외부 연결 단자들(114)과 전기적으로 절연될 수 있다. 즉, 제 3 재배선 패턴들(126)은 동일한 레벨 또는 인접한 레벨의 전기 회로와 전기적으로 독립되어 있는 더미 패턴(dummy pattern)일 수 있다. 도 2에서는 제 3 재배선 패턴(126)이 하나만 제공되는 것으로 도시되어 있으나, 도 2는 반도체 패키지의 일부를 확대한 도면이며, 반도체 패키지 내에서 제 3 재배선 패턴(126)은 복수로 제공될 수 있다.In other embodiments, the redistribution layer 120 may further include third redistribution patterns 126 on the third region R3 . The third redistribution pattern 126 may be positioned on one side of the semiconductor chip 200 in a plan view. The third redistribution patterns 126 may be covered by the passivation layer 128 . A width w3 of the third redistribution pattern 126 may be 10 μm to 50 μm. The distance g3 between the third redistribution patterns 126 may be 0.5 to 3 times the width w3 of the third redistribution patterns 126 . The third redistribution patterns 126 may be electrically insulated from the external pads 112 and the external connection terminals 114 . That is, the third redistribution patterns 126 may be dummy patterns that are electrically independent from an electric circuit of the same level or an adjacent level. Although it is illustrated in FIG. 2 that only one third redistribution pattern 126 is provided, FIG. 2 is an enlarged view of a part of a semiconductor package, and a plurality of third redistribution patterns 126 are provided in the semiconductor package. can

기판(100) 상에 반도체 칩(200)이 실장될 수 있다. 반도체 칩(200)은 제 1 영역(R1) 및 제 2 영역(R2)에 걸쳐 제공될 수 있다. 반도체 칩(200)은 그의 하부면에 배치된 칩 패드들(210)을 가질 수 있다. 칩 패드들(210)은 상호 이격되어 배치될 수 있다. 평면적 관점에서, 칩 패드들(210)의 일부는 제 1 재배선 패턴들(122)에 대응될 수 있다. 평면적 관점에서, 칩 패드들(210)의 다른 일부는 제 2 재배선 패턴들(124)에 대응되거나, 어긋날 수 있다.The semiconductor chip 200 may be mounted on the substrate 100 . The semiconductor chip 200 may be provided over the first region R1 and the second region R2 . The semiconductor chip 200 may have chip pads 210 disposed on a lower surface thereof. The chip pads 210 may be spaced apart from each other. In a plan view, some of the chip pads 210 may correspond to the first redistribution patterns 122 . In a plan view, other portions of the chip pads 210 may correspond to or deviate from the second redistribution patterns 124 .

기판(100)과 반도체 칩(200) 사이에 연결 단자들(300)이 제공될 수 있다. 상세하게는, 연결 단자들(300)은 칩 패드들(210)과 제 1 재배선 패턴들(122)의 사이들에 각각 배치되는 제 1 연결 단자들(310), 및 칩 패드들(210)과 제 2 재배선 패턴들(124)의 사이들에 각각 배치되는 제 2 연결 단자들(320)을 포함할 수 있다.Connection terminals 300 may be provided between the substrate 100 and the semiconductor chip 200 . In detail, the connection terminals 300 include first connection terminals 310 and chip pads 210 respectively disposed between the chip pads 210 and the first redistribution patterns 122 . and second connection terminals 320 respectively disposed between the second redistribution patterns 124 and the second redistribution patterns 124 .

제 1 연결 단자들(310)은 제 1 영역(R1) 상에 배치될 수 있다. 제 1 연결 단자들(310) 각각은 칩 패드들(210)의 어느 하나에 접속될 수 있다. 제 1 연결 단자들(310) 각각은 패시베이션 층(128)을 관통하여 제 1 재배선 패턴들(122)의 어느 하나에 접속될 수 있다. 예를 들어, 제 1 연결 단자들(310)은 패시베이션 층(128)의 상기 홀들(미부호)에 제공되는 제 1 언더 범프들(312) 상에 제공될 수 있으며, 제 1 언더 범프들(312)을 통해 제 1 재배선 패턴들(122)에 접속될 수 있다. 제 1 언더 범프들(312)은 필요에 따라 제공되지 않을 수 있다. 반도체 칩(200)은 제 1 연결 단자들(310)을 통하여 기판(100)에 전기적으로 연결될 수 있다.The first connection terminals 310 may be disposed on the first region R1 . Each of the first connection terminals 310 may be connected to any one of the chip pads 210 . Each of the first connection terminals 310 may pass through the passivation layer 128 to be connected to any one of the first redistribution patterns 122 . For example, the first connection terminals 310 may be provided on the first under bumps 312 provided in the holes (unsigned) of the passivation layer 128 , and the first under bumps 312 . ) through the first redistribution patterns 122 . The first under bumps 312 may not be provided as needed. The semiconductor chip 200 may be electrically connected to the substrate 100 through the first connection terminals 310 .

제 2 연결 단자들(320)은 제 2 영역(R2) 상에 배치될 수 있다. 제 2 연결 단자들(320) 각각은 칩 패드들(210)의 어느 하나에 접속될 수 있다. 제 2 연결 단자들(320) 각각은 제 2 재배선 패턴들(124) 상에 제공되되, 패시베이션 층(128)에 의하여 제 2 재배선 패턴들(124)에 접속되지 않을 수 있다. 즉, 제 2 연결 단자들(320)은 더미 단자(dummy terminal)일 수 있다. 본 명세서에서 더미 단자란 재배선 패턴들(122, 124, 126)과 같은 기판(100)의 전기 회로와 전기적으로 독립되어 있는 단자로 정의된다. 예를 들어, 제 2 연결 단자들(320)은 패시베이션 층(128) 상의 제 2 언더 범프들(322) 상에 제공될 수 있다. 제 2 언더 범프들(322)은 패시베이션 층(128)에 의해 제 2 재배선 패턴들(124)과 이격될 수 있다. 즉, 제 2 연결 단자들(320)은 패시베이션 층(128)을 사이에 두고 제 2 재배선 패턴들(124)과 이격될 수 있으며, 제 2 재배선 패턴들(124)과 전기적으로 절연될 수 있다. 제 2 언더 범프들(322)은 필요에 따라 제공되지 않을 수 있다. 제 2 연결 단자들(320)은 제 1 연결 단자들(310)이 제공되지 않는 제 2 영역(R2)에 제공되어, 반도체 칩(200)을 지지할 수 있다. 이와는 다르게, 제 2 연결 단자들(320)은 칩 패드들(210)과 제 2 재배선 패턴들(124)의 사이들에 제공되지는 않을 수 있다.The second connection terminals 320 may be disposed on the second region R2 . Each of the second connection terminals 320 may be connected to any one of the chip pads 210 . Each of the second connection terminals 320 may be provided on the second redistribution patterns 124 , but may not be connected to the second redistribution patterns 124 by the passivation layer 128 . That is, the second connection terminals 320 may be dummy terminals. In this specification, the dummy terminal is defined as a terminal that is electrically independent from the electrical circuit of the substrate 100 such as the redistribution patterns 122 , 124 , and 126 . For example, the second connection terminals 320 may be provided on the second under bumps 322 on the passivation layer 128 . The second under bumps 322 may be spaced apart from the second redistribution patterns 124 by the passivation layer 128 . That is, the second connection terminals 320 may be spaced apart from the second redistribution patterns 124 with the passivation layer 128 interposed therebetween, and may be electrically insulated from the second redistribution patterns 124 . have. The second under bumps 322 may not be provided as needed. The second connection terminals 320 may be provided in the second region R2 where the first connection terminals 310 are not provided to support the semiconductor chip 200 . Alternatively, the second connection terminals 320 may not be provided between the chip pads 210 and the second redistribution patterns 124 .

기판(100)과 반도체 칩(200) 사이에 제 1 몰드 층(410)이 제공될 수 있다. 제 1 몰드 층(410)은 기판(100)과 반도체 칩(200) 사이의 공간을 채울 수 있다. 제 1 몰드 층(410)의 일부는 반도체 칩(200)의 측면 상으로 돌출될 수 있다. 제 1 몰드 층(410)은 제 1 연결 단자들(310) 및 제 2 연결 단자들(320)을 둘러쌀 수 있다. 제 1 몰드 층(410)은 패시베이션 층(128)의 상면(128a) 및 반도체 칩(200)의 하면과 접할 수 있다. 패시베이션 층(128)의 상면(128a)은 실질적으로 플랫(flat)한 형상을 갖기 때문에, 패시베이션 층(128)과 접하는 제 1 몰드 층(410)의 하면(410a)은 기판(100)의 상면(일 예로, 패시베이션 층(128)의 상면(128a))에 실질적으로 평행한 평탄면(planation surface)일 수 있다. 제 2 재배선 패턴들(124) 상에 제 2 연결 단자들(320)이 제공되지 않는 경우, 제 1 몰드 층(410)은 제 2 재배선 패턴들(124)과 칩 패드들(210) 사이에 제공되어 제 2 재배선 패턴들(124)과 칩 패드들(210)을 절연시킬 수 있다. 제 1 몰드 층(410)은 에폭시 몰딩 컴파운드(EMC)와 같은 절연성 고분자 물질을 포함할 수 있다.A first mold layer 410 may be provided between the substrate 100 and the semiconductor chip 200 . The first mold layer 410 may fill a space between the substrate 100 and the semiconductor chip 200 . A portion of the first mold layer 410 may protrude on the side surface of the semiconductor chip 200 . The first mold layer 410 may surround the first connection terminals 310 and the second connection terminals 320 . The first mold layer 410 may be in contact with the upper surface 128a of the passivation layer 128 and the lower surface of the semiconductor chip 200 . Since the upper surface 128a of the passivation layer 128 has a substantially flat shape, the lower surface 410a of the first mold layer 410 in contact with the passivation layer 128 is the upper surface ( For example, it may be a planation surface substantially parallel to the top surface 128a of the passivation layer 128 . When the second connection terminals 320 are not provided on the second redistribution patterns 124 , the first mold layer 410 is formed between the second redistribution patterns 124 and the chip pads 210 . may be provided to insulate the second redistribution patterns 124 from the chip pads 210 . The first mold layer 410 may include an insulating polymer material such as an epoxy molding compound (EMC).

기판(100) 상에 제 2 몰드 층(420)이 제공될 수 있다. 제 2 몰드 층(420)은 기판(100) 상에 배치되어, 반도체 칩(200)을 몰딩할 수 있다. 예를 들어, 제 2 몰드 층(420)은 반도체 칩(200) 및 기판(100)의 제 3 영역(R3)을 덮도록 제공될 수 있다. 제 2 몰드 층(420)은 에폭시 몰딩 컴파운드(EMC)와 같은 절연성 고분자 물질을 포함할 수 있다. 제 2 몰드 층(420)은 제 1 몰드 층(410)과 동일한 물질로 구성되거나, 서로 다른 물질로 구성될 수 있다.A second mold layer 420 may be provided on the substrate 100 . The second mold layer 420 may be disposed on the substrate 100 to mold the semiconductor chip 200 . For example, the second mold layer 420 may be provided to cover the semiconductor chip 200 and the third region R3 of the substrate 100 . The second mold layer 420 may include an insulating polymer material such as an epoxy molding compound (EMC). The second mold layer 420 may be made of the same material as the first mold layer 410 or may be made of a different material.

도 4 내지 도 6은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들로, 도 3의 I-I'선을 따라 자른 단면에 해당한다. 도 2와 마찬가지로, 도 4 내지 도 6은 반도체 패키지의 일부를 확대한 도면이며, 반도체 패키지 내에서 제 1 및 제 3 재배선 패턴들은 복수로 제공될 수 있다.4 to 6 are cross-sectional views illustrating a method of manufacturing a semiconductor package according to embodiments of the present invention, and are cross-sectional views taken along line I-I' of FIG. 3 . Like FIG. 2 , FIGS. 4 to 6 are enlarged views of a part of a semiconductor package, and a plurality of first and third redistribution patterns may be provided in the semiconductor package.

도 3 및 도 4를 참조하여, 베이스 층(110)이 제공될 수 있다. 베이스 층(110)은 절연 기판 또는 반도체 기판을 포함할 수 있다. 베이스 층(110)의 하면 상에 베이스 층(110)의 내부 배선(116)과 전기적으로 연결되는 외부 패드들(112) 및 외부 연결 단자들(114)이 형성될 수 있다.3 and 4 , a base layer 110 may be provided. The base layer 110 may include an insulating substrate or a semiconductor substrate. External pads 112 and external connection terminals 114 electrically connected to the internal wiring 116 of the base layer 110 may be formed on the lower surface of the base layer 110 .

베이스 층(110) 상에 재배선 층(120)을 형성하여 기판(100)이 제조될 수 있다. 예를 들어, 베이스 층(110)의 상면 상에 금속 막을 형성한 후, 상기 금속 막을 패터닝하여 제 1 내지 제 3 재배선 패턴들(122, 124, 126)이 형성될 수 있다. 제 1 재배선 패턴들(122)은 기판(100)의 제 1 영역(R1)에 형성되고, 제 2 재배선 패턴들(124)은 기판(100)의 제 2 영역(R2)에 형성되고, 제 3 재배선 패턴들(126)은 기판(100)의 제 3 영역(R3)에 형성될 수 있다. 제 1 재배선 패턴들(122)은 베이스 층(110)의 내부 배선(116)을 통해 외부 패드들(112)과 전기적으로 연결될 수 있다. 제 2 및 제 3 재배선 패턴(124, 126)의 폭들(w2, w3)은 10um 내지 50um일 수 있다. 제 1 재배선 패턴들(122)과 제 2 재배선 패턴들(124) 중 상호 인접한 것들의 간격(g1)은 제 2 재배선 패턴들(124)의 폭(w2)의 0.5배 내지 3배일 수 있다. 제 2 재배선 패턴들(124) 간의 간격(g2)은 제 2 재배선 패턴들(124)의 폭(w2)의 0.5배 내지 3배일 수 있다. 제 3 재배선 패턴들(126) 간의 간격(g3)은 제 3 재배선 패턴들(126)의 폭(w3)의 0.5배 내지 3배일 수 있다.The substrate 100 may be manufactured by forming the redistribution layer 120 on the base layer 110 . For example, after a metal layer is formed on the upper surface of the base layer 110 , first to third redistribution patterns 122 , 124 , and 126 may be formed by patterning the metal layer. The first redistribution patterns 122 are formed in the first region R1 of the substrate 100 , and the second redistribution patterns 124 are formed in the second region R2 of the substrate 100 , The third redistribution patterns 126 may be formed in the third region R3 of the substrate 100 . The first redistribution patterns 122 may be electrically connected to the external pads 112 through the internal wiring 116 of the base layer 110 . The widths w2 and w3 of the second and third redistribution patterns 124 and 126 may be 10 μm to 50 μm. An interval g1 between adjacent ones of the first redistribution patterns 122 and the second redistribution patterns 124 may be 0.5 to 3 times the width w2 of the second redistribution patterns 124 . have. The spacing g2 between the second redistribution patterns 124 may be 0.5 to 3 times the width w2 of the second redistribution patterns 124 . The distance g3 between the third redistribution patterns 126 may be 0.5 to 3 times the width w3 of the third redistribution patterns 126 .

제 1 내지 제 3 재배선 패턴들(122, 124, 126) 상에 패시베이션 층(128)이 형성될 수 있다. 예를 들어, 패시베이션 층(128)은 제 1 내지 제 3 재배선 패턴들(122, 124, 126) 상에 절연성 레진을 도포하여 형성될 수 있다. 예를 들어, 상기 절연성 레진은 다양한 코팅(coating) 공정을 이용하여 베이스 층(110) 상에 도포될 수 있다. 베이스 층(110) 상에 도포되는 상기 절연성 레진은 제 1 내지 제 3 재배선 패턴들(122, 124, 126)을 매립할 수 있다. 이때, 패시베이션 층(128)의 상면(128a)은 실질적으로 플랫(flat)하게 형성될 수 있다. 상세하게는, 좁은 간격을 갖는 제 1 내지 제 3 재배선 패턴들(122, 124, 126) 사이에서, 제 1 내지 제 3 재배선 패턴들(122, 124, 126) 사이의 공간을 채우는 상기 절연성 레진은 표면 장력이 클 수 있다. 상기 절연성 레진의 도포 공정 시, 제 1 내지 제 3 재배선 패턴들(122, 124, 126) 사이에서, 상기 절연성 레진의 상부면은 상기 표면 장력에 의하여 제 1 내지 제 3 재배선 패턴들(122, 124, 126)의 상면 상으로 상승될 수 있다. 이에 따라, 상기 절연성 레진의 상기 상부면은 실질적으로 플랫(flat)할 수 있으며, 평탄한 형상의 패시베이션 층(128)이 형성될 수 있다.A passivation layer 128 may be formed on the first to third redistribution patterns 122 , 124 , and 126 . For example, the passivation layer 128 may be formed by applying an insulating resin on the first to third redistribution patterns 122 , 124 , and 126 . For example, the insulating resin may be applied on the base layer 110 using various coating processes. The insulating resin applied on the base layer 110 may fill the first to third redistribution patterns 122 , 124 , and 126 . In this case, the upper surface 128a of the passivation layer 128 may be formed to be substantially flat. In detail, the insulating property fills a space between the first to third redistribution patterns 122 , 124 , and 126 having a narrow interval between the first to third redistribution patterns 122 , 124 , and 126 . The resin may have high surface tension. During the coating process of the insulating resin, between the first to third redistribution patterns 122 , 124 , and 126 , the upper surface of the insulating resin is formed between the first to third redistribution patterns 122 by the surface tension. , 124, 126) may be raised onto the upper surface. Accordingly, the upper surface of the insulating resin may be substantially flat, and the passivation layer 128 having a flat shape may be formed.

반면, 제 1 내지 제 3 재배선 패턴들(122, 124, 126) 사이의 간격들(g1, g2, g3)이 제 2 재배선 패턴들(124)의 폭(w2) 및 제 3 재배선 패턴들(126)의 폭(w3)의 3배보다 클 경우, 제 1 내지 제 3 재배선 패턴들(122, 124, 126) 사이의 공간을 채우는 상기 절연성 레진은 표면 장력이 작을 수 있다. 이에 따라, 제 1 내지 제 3 재배선 패턴들(122, 124, 126) 사이의 공간에서, 상기 절연성 레진의 상부면 제 1 내지 제 3 재배선 패턴들(122, 124, 126)의 상면 아래로 내려갈 수 있으며, 패시베이션 층(128)의 상면이 굴곡지게 형성될 수 있다.On the other hand, the gaps g1 , g2 , and g3 between the first to third redistribution patterns 122 , 124 , and 126 are the width w2 of the second redistribution patterns 124 and the third redistribution pattern. When the width w3 of the elements 126 is greater than three times, the insulating resin filling the space between the first to third redistribution patterns 122 , 124 , and 126 may have a small surface tension. Accordingly, in the space between the first to third redistribution patterns 122 , 124 , and 126 , the upper surface of the insulating resin is lower than the upper surface of the first to third redistribution patterns 122 , 124 and 126 . It may descend, and the upper surface of the passivation layer 128 may be formed to be curved.

제 1 내지 제 3 재배선 패턴들(122, 124, 126) 사이의 간격들(g1, g2, g3)이 제 2 재배선 패턴들(124)의 폭(w2) 및 제 3 재배선 패턴들(126)의 폭(w3)의 0.5배보다 작을 경우, 제 1 내지 제 3 재배선 패턴들(122, 124, 126) 사이에서 쇼트(short)가 발생할 수 있다.The gaps g1 , g2 , and g3 between the first to third redistribution patterns 122 , 124 , and 126 are the width w2 of the second redistribution patterns 124 and the third redistribution patterns ( When the width w3 of the width 126 is less than 0.5, a short may occur between the first to third redistribution patterns 122 , 124 , and 126 .

도 5를 참조하여, 기판(100) 상에 반도체 칩(200)이 실장될 수 있다. 예를 들어, 패시베이션 층(128) 상에 제 1 언더 범프들(312) 및 제 2 언더 범프들(322)이 형성될 수 있다. 제 1 언더 범프들(312)은 패시베이션 층(128)을 관통하여 제 1 재배선 패턴(122)과 접할 수 있다. 제 2 언더 범프들(322)은 제 2 재배선 패턴(124) 상에서, 패시베이션 층(128)의 상면(128a) 상에 형성될 수 있다. 이후, 반도체 칩(200)이 기판(100) 상에 제공될 수 있다. 이때, 제 1 연결 단자들(310)이 제 1 재배선 패턴들(122)과 대응되는 위치에 배치되고, 제 2 연결 단자들(320)이 제 2 재배선 패턴들(124)과 대응되는 위치에 배치될 수 있다. 실시예들에서, 제 2 재배선 패턴들(124)의 일부 상에는 제 2 연결 단자들(320)이 제공되지 않을 수도 있다. 솔더링 공정이 수행되어, 제 1 및 제 2 연결 단자들(310, 320)이 반도체 칩(200)의 칩 패드들(210)과 연결될 수 있다. 제 1 연결 단자들(310)은 제 1 언더 범프들(312)과 연결되고, 제 2 연결 단자들(320)은 제 2 언더 범프들(322)과 연결될 수 있다.Referring to FIG. 5 , the semiconductor chip 200 may be mounted on the substrate 100 . For example, first under bumps 312 and second under bumps 322 may be formed on the passivation layer 128 . The first under bumps 312 may penetrate the passivation layer 128 to contact the first redistribution pattern 122 . The second under bumps 322 may be formed on the second redistribution pattern 124 and on the upper surface 128a of the passivation layer 128 . Thereafter, the semiconductor chip 200 may be provided on the substrate 100 . In this case, the first connection terminals 310 are disposed at positions corresponding to the first redistribution patterns 122 , and the second connection terminals 320 are disposed at positions corresponding to the second redistribution patterns 124 . can be placed in In some embodiments, the second connection terminals 320 may not be provided on some of the second redistribution patterns 124 . A soldering process may be performed to connect the first and second connection terminals 310 and 320 to the chip pads 210 of the semiconductor chip 200 . The first connection terminals 310 may be connected to the first under bumps 312 , and the second connection terminals 320 may be connected to the second under bumps 322 .

도 3 및 도 6을 참조하여, 재배선 층(120)과 반도체 칩(200) 사이에 제 1 몰드 층(410)이 형성될 수 있다. 예를 들어, 재배선 층(120)과 반도체 칩(200) 사이를 몰딩 부재(415)로 채울 수 있다. 예를 들어, 몰딩 부재(415)는, 도면에서 화살표로 표시한 바와 같이, 외부로부터 재배선 층(120)과 반도체 칩(200) 사이로 유입될 수 있다. 몰딩 부재(415)의 흐름(flow) 방향(D1)은 기판(100)의 상면(일 예로, 패시베이션 층(128)의 상면(128a))에 평행할 수 있다. 여기서, 패시베이션 층(128)의 상면(128a)은 실질적으로 플랫(flat)하기 때문에, 몰딩 부재(415)의 흐름에 대한 저항이 적을 수 있다. 이에 따라, 몰딩 부재(415)의 유입이 용이할 수 있으며, 몰딩 부재(415)에 의해 재배선 층(120)과 반도체 칩(200)의 사이가 충진되어, 재배선 층(120)과 반도체 칩(200)의 사이에 에어 갭(air gap)과 같은 공극(void)의 발생이 감소될 수 있다.3 and 6 , a first mold layer 410 may be formed between the redistribution layer 120 and the semiconductor chip 200 . For example, a space between the redistribution layer 120 and the semiconductor chip 200 may be filled with the molding member 415 . For example, the molding member 415 may be introduced between the redistribution layer 120 and the semiconductor chip 200 from the outside, as indicated by arrows in the drawing. The flow direction D1 of the molding member 415 may be parallel to the top surface of the substrate 100 (eg, the top surface 128a of the passivation layer 128 ). Here, since the upper surface 128a of the passivation layer 128 is substantially flat, the resistance to the flow of the molding member 415 may be small. Accordingly, the molding member 415 may easily flow in, and the space between the redistribution layer 120 and the semiconductor chip 200 is filled by the molding member 415 , and the redistribution layer 120 and the semiconductor chip are filled. The occurrence of voids such as air gaps between 200 can be reduced.

이후, 도 2 및 도 3을 다시 참조하여, 몰딩 부재(415)를 경화하여 제 1 몰드 층(410)이 형성될 수 있다. 기판(100) 상에 제 2 몰드 층(420)이 형성될 수 있다. 제 2 몰드 층(420)은 기판(100)의 제 3 영역(R3) 및 반도체 칩(200)을 덮을 수 있다.Thereafter, referring again to FIGS. 2 and 3 , the first mold layer 410 may be formed by curing the molding member 415 . A second mold layer 420 may be formed on the substrate 100 . The second mold layer 420 may cover the third region R3 of the substrate 100 and the semiconductor chip 200 .

반면, 제 2 재배선 패턴이 제공되지 않는 반도체 패키지의 경우, 재배선 층과 반도체 칩 사이에서 공극(void)가 발생할 수 있다.On the other hand, in the case of a semiconductor package in which the second redistribution pattern is not provided, a void may be generated between the redistribution layer and the semiconductor chip.

도 7 및 8은 제 2 재배선 패턴이 제공되지 않는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.7 and 8 are cross-sectional views illustrating a method of manufacturing a semiconductor package in which a second redistribution pattern is not provided.

도 7을 참조하여, 베이스 층(110) 상에 재배선 층(120)을 형성하여 기판(100)이 제조될 수 있다. 예를 들어, 베이스 층(110)의 상면 상에 금속 막을 형성한 후, 상기 금속 막을 패터닝하여 제 1 재배선 패턴들(122)이 형성될 수 있다. 제 1 재배선 패턴들(122)은 기판(100)의 제 1 영역(R1)에 형성될 수 있다. 제 1 재배선 패턴들(122)은 베이스 층(110)의 내부 배선(116)을 통해 외부 패드들(112)과 전기적으로 연결될 수 있다.Referring to FIG. 7 , the substrate 100 may be manufactured by forming the redistribution layer 120 on the base layer 110 . For example, after a metal layer is formed on the upper surface of the base layer 110 , the metal layer is patterned to form first redistribution patterns 122 . The first redistribution patterns 122 may be formed in the first region R1 of the substrate 100 . The first redistribution patterns 122 may be electrically connected to the external pads 112 through the internal wiring 116 of the base layer 110 .

제 1 재배선 패턴들(122) 상에 패시베이션 층(128)이 형성될 수 있다. 예를 들어, 패시베이션 층(128)은 베이스 층(110)의 상면 및 제 1 재배선 패턴들(122)의 상면 상에 절연성 레진을 도포하여 형성될 수 있다. 도포되는 상기 절연성 레진은 제 1 재배선 패턴들(122)을 매립할 수 있다. 제 1 재배선 패턴들(122)의 상면은 베이스 층(110)의 상면보다 높은 레벨에 형성되며, 제 1 재배선 패턴들(122) 및 베이스 층(110)은 단차질 수 있다. 상기 절연성 레진은 제 1 재배선 패턴들(122)의 상면 및 베이스 층(110)의 상면을 따라 콘포말(conformal)하게 형성될 수 있으며, 제 1 재배선 패턴들(122) 상의 패시베이션 층(128)의 상면(128b)은 베이스 층(110) 상의 상면(128c)보다 높은 레벨을 가질 수 있다.A passivation layer 128 may be formed on the first redistribution patterns 122 . For example, the passivation layer 128 may be formed by applying an insulating resin on the upper surface of the base layer 110 and the upper surface of the first redistribution patterns 122 . The applied insulating resin may fill the first redistribution patterns 122 . A top surface of the first redistribution patterns 122 may be formed at a level higher than a top surface of the base layer 110 , and the first redistribution patterns 122 and the base layer 110 may have a step difference. The insulating resin may be conformally formed along the top surface of the first redistribution patterns 122 and the top surface of the base layer 110 , and the passivation layer 128 on the first redistribution patterns 122 . ) of the upper surface 128b may have a higher level than the upper surface 128c on the base layer 110 .

기판(100) 상에 반도체 칩(200)이 실장될 수 있다. 예를 들어, 패시베이션 층(128) 상에 제 1 언더 범프들(312)이 형성될 수 있다. 제 1 언더 범프들(312)은 패시베이션 층(128)을 관통하여 제 1 재배선 패턴(122)과 접할 수 있다. 이후, 반도체 칩(200)이 기판(100) 상에 제공될 수 있다. 이때, 제 1 연결 단자들(310)이 제 1 재배선 패턴들(122)과 대응되는 위치에 배치될 수 있다. 솔더링 공정이 수행되어, 제 1 연결 단자들(310)이 반도체 칩(200)의 칩 패드들(210)과 연결될 수 있다. 제 1 연결 단자들(310)은 제 1 언더 범프들(312)과 연결될 수 있다.The semiconductor chip 200 may be mounted on the substrate 100 . For example, first under bumps 312 may be formed on the passivation layer 128 . The first under bumps 312 may penetrate the passivation layer 128 to contact the first redistribution pattern 122 . Thereafter, the semiconductor chip 200 may be provided on the substrate 100 . In this case, the first connection terminals 310 may be disposed at positions corresponding to the first redistribution patterns 122 . A soldering process may be performed to connect the first connection terminals 310 to the chip pads 210 of the semiconductor chip 200 . The first connection terminals 310 may be connected to the first under bumps 312 .

재배선 층(120)과 반도체 칩(200) 사이에 몰딩 부재(415)가 주입될 수 있다. 몰딩 부재(415)는, 도면에서 화살표로 표시한 바와 같이, 외부로부터 재배선 층(120)과 반도체 칩(200) 사이로 유입될 수 있다. 몰딩 부재(415)의 유입 시 패시베이션 층(128)의 상면(128b, 128c)이 단차를 갖기 때문에, 몰딩 부재(415)의 흐름에 대한 저항이 클 수 있다. 일 예로, 몰딩 부재(415)는 패시베이션 층(128)의 단차에서 저항을 받을 수 있으며, 몰딩 부재(415)의 흐름은 기판(100)으로부터 상승하는 방향(D2) 또는 하강하는 방향(D3)으로 진행될 수 있다. 또한, 패시베이션 층(128)의 단차 부근에서 공기의 배출이 어려울 수 있으며, 에어 갭(AG)이 형성될 수 있다. 몰딩 부재(415)에 에어 갭(AG)이 형성되는 경우, 이하 설명될 제 1 몰드 층(410)의 강도가 약해질 수 있으며, 에어 갭(AG) 내의 공기에 의해 제 1 몰드 층(410) 또는 제 1 재배선 패턴(122)이 부식될 수 있다.A molding member 415 may be implanted between the redistribution layer 120 and the semiconductor chip 200 . The molding member 415 may be introduced between the redistribution layer 120 and the semiconductor chip 200 from the outside, as indicated by arrows in the drawing. Since the upper surfaces 128b and 128c of the passivation layer 128 have a step difference when the molding member 415 is introduced, resistance to the flow of the molding member 415 may be large. As an example, the molding member 415 may receive resistance in the step difference of the passivation layer 128 , and the flow of the molding member 415 is in an ascending direction (D2) or a descending direction (D3) from the substrate 100 . can proceed. In addition, it may be difficult to discharge air near the step difference of the passivation layer 128 , and an air gap AG may be formed. When the air gap AG is formed in the molding member 415 , the strength of the first mold layer 410 to be described below may be weakened, and the first mold layer 410 is caused by air in the air gap AG. Alternatively, the first redistribution pattern 122 may be corroded.

도 8를 다시 참조하여, 몰딩 부재(415)를 경화하여 제 1 몰드 층(410)이 형성될 수 있다. 기판(100) 상에 제 2 몰드 층(420)이 형성될 수 있다. 제 2 몰드 층(420)은 기판(100)의 제 3 영역(R3) 및 반도체 칩(200)을 덮을 수 있다.Referring back to FIG. 8 , the first mold layer 410 may be formed by curing the molding member 415 . A second mold layer 420 may be formed on the substrate 100 . The second mold layer 420 may cover the third region R3 of the substrate 100 and the semiconductor chip 200 .

본 발명의 실시예들에 따른 반도체 패키지는 전기적 연결을 위한 제 1 재배선 패턴들(122) 외에도, 기판(100)의 여분의 공간 상에 구조적 안정성을 위한 더미 패턴들인 제 2 및 제 3 재배선 패턴들(124, 126)을 포함할 수 있다. 금속 물질로 형성되는 제 2 및 제 3 재배선 패턴들(124, 126)은 기판(100) 및 반도체 칩(200)을 외부 충격으로부터 보호할 수 있다. 또한, 제 2 재배선 패턴들(124) 상에 더미 단자로써 제 2 연결 단자(320)를 두어 반도체 칩(200)을 지지할 수 있으며, 반도체 패키지의 구조적 안정성이 향상될 수 있다.In the semiconductor package according to embodiments of the present invention, in addition to the first redistribution patterns 122 for electrical connection, second and third redistribution patterns that are dummy patterns for structural stability in an extra space of the substrate 100 are provided. patterns 124 and 126 may be included. The second and third redistribution patterns 124 and 126 formed of a metal material may protect the substrate 100 and the semiconductor chip 200 from external impact. In addition, the semiconductor chip 200 may be supported by providing the second connection terminal 320 as a dummy terminal on the second redistribution patterns 124 , and structural stability of the semiconductor package may be improved.

반도체 패키지의 제조 공정 시, 제 2 및 제 3 재배선 패턴들(124,126)에 의해 패시베이션 층(128)이 평탄한 형상을 갖도록 형성될 수 있으며, 후공정에서 제 1 몰드 층(410)의 형성 시 몰딩 부재(415)의 유입이 용이할 수 있다. 이에 따라, 제 1 몰드 층(410)이 재배선 층(120)과 반도체 칩(200) 사이를 충진할 수 있으며, 공극(void)의 발생이 감소될 수 있다.During the manufacturing process of the semiconductor package, the passivation layer 128 may be formed to have a flat shape by the second and third redistribution patterns 124 and 126 , and molding when the first mold layer 410 is formed in a subsequent process. Inflow of the member 415 may be easy. Accordingly, the first mold layer 410 may fill the space between the redistribution layer 120 and the semiconductor chip 200 , and the occurrence of voids may be reduced.

도 9는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도로, 설명의 편의를 위하여 일부 구성들이 생략되어 있다. 도 10은 도 9의 일부 영역을 확대한 도면이다. 도 1 내지 도 3을 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 번호가 제공될 수 있으며, 중복되는 설명은 생략될 수 있다.9 is a cross-sectional view illustrating a semiconductor package according to embodiments of the present invention, and some components are omitted for convenience of description. FIG. 10 is an enlarged view of a partial area of FIG. 9 . The same reference numerals may be provided to components substantially the same as those described with reference to FIGS. 1 to 3 , and overlapping descriptions may be omitted.

도 9 및 도 10을 참조하여, 제 1 기판(100)은 평면적으로 서로 중첩되지 않는 제 1 영역(R1), 제 2 영역(R2) 및 제 3 영역(R3)을 가질 수 있다. 제 1 기판(100)은 제 1 베이스 층(110) 및 제 1 재배선 층(120)을 포함할 수 있다.9 and 10 , the first substrate 100 may have a first region R1 , a second region R2 , and a third region R3 that do not overlap each other in a plan view. The first substrate 100 may include a first base layer 110 and a first redistribution layer 120 .

제 1 베이스 층(110)은 절연 기판 또는 반도체 기판을 포함할 수 있다. 제 1 베이스 층(110)은 그의 하면 상에 제공된 외부 패드들(112)을 가질 수 있다. 외부 패드들(112) 상에는 솔더 범프와 같은 외부 연결 단자들(114)이 제공될 수 있다.The first base layer 110 may include an insulating substrate or a semiconductor substrate. The first base layer 110 may have external pads 112 provided on its lower surface. External connection terminals 114 such as solder bumps may be provided on the external pads 112 .

제 1 베이스 층(110) 상에 제 1 재배선 층(120)이 배치될 수 있다. 제 1 재배선 층(120)은 제 1 베이스 층(110)의 상면 상에 제공된 제 1 재배선 패턴들(122), 제 2 재배선 패턴들(124), 제 3 재배선 패턴들(126) 및 제 1 패시베이션 층(128)을 가질 수 있다.A first redistribution layer 120 may be disposed on the first base layer 110 . The first redistribution layer 120 includes first redistribution patterns 122 , second redistribution patterns 124 , and third redistribution patterns 126 provided on the upper surface of the first base layer 110 . and a first passivation layer 128 .

제 1 재배선 패턴들(122)은 제 1 영역(R1) 상에 배치될 수 있다. 제 2 재배선 패턴들(124)은 제 2 영역(R2) 상에 배치될 수 있다. 제 3 재배선 패턴들(126)은 제 3 영역(R3) 상에 배치될 수 있다. 제 1 재배선 패턴들(122)은 제 1 베이스 층(110)의 내부 배선(116)을 통해 외부 패드들(112)과 전기적으로 연결될 수 있다. 제 2 및 제 3 재배선 패턴들(124, 126)은 외부 패드들(112) 및 외부 연결 단자들(114)과 전기적으로 절연될 수 있다. 즉, 제 2 및 제 3 재배선 패턴들(124, 126)은 동일한 레벨 또는 인접한 레벨의 전기 회로와 전기적으로 독립되어 있는 더미 패턴(dummy pattern)일 수 있다. 제 1 내지 제 3 재배선 패턴들(122, 124, 126)은 금속 물질을 포함할 수 있다.The first redistribution patterns 122 may be disposed on the first region R1 . The second redistribution patterns 124 may be disposed on the second region R2 . The third redistribution patterns 126 may be disposed on the third region R3 . The first redistribution patterns 122 may be electrically connected to the external pads 112 through the internal wiring 116 of the first base layer 110 . The second and third redistribution patterns 124 and 126 may be electrically insulated from the external pads 112 and the external connection terminals 114 . That is, the second and third redistribution patterns 124 and 126 may be dummy patterns that are electrically independent from an electric circuit of the same level or an adjacent level. The first to third redistribution patterns 122 , 124 , and 126 may include a metal material.

제 1 패시베이션 층(128)은 제 1 베이스 층(110)의 상면과 제 1 내지 제 3 재배선 패턴들(122, 124, 126)을 덮을 수 있다. 이때, 제 1 패시베이션 층(128)의 상면(128a)은 실질적으로 플랫(flat)한 형상을 갖는 평탄면(planation surface)일 수 있다. 제 1 패시베이션 층(128)의 상면(128a)은 제 1 베이스 층(110)의 상면과 평행할 수 있다. 제 1 패시베이션 층(128)은 제 1 재배선 패턴들(122)을 노출시키는 홀들(미부호)을 가질 수 있다. 제 1 패시베이션 층(128)은 에폭시계 폴리머와 같은 절연성 폴리머 또는 ABF(Ajinomoto Build-up Film)를 포함할 수 있다.The first passivation layer 128 may cover the upper surface of the first base layer 110 and the first to third redistribution patterns 122 , 124 , and 126 . In this case, the upper surface 128a of the first passivation layer 128 may be a planation surface having a substantially flat shape. The top surface 128a of the first passivation layer 128 may be parallel to the top surface of the first base layer 110 . The first passivation layer 128 may have holes (unsigned) exposing the first redistribution patterns 122 . The first passivation layer 128 may include an insulating polymer such as an epoxy-based polymer or Ajinomoto Build-up Film (ABF).

제 1 기판(100) 상에 제 2 기판(500)이 제공될 수 있다. 제 2 기판(500)은 제 2 베이스 층(510), 제 2 재배선 층(520) 및 제 3 재배선 층(530)을 포함할 수 있다.A second substrate 500 may be provided on the first substrate 100 . The second substrate 500 may include a second base layer 510 , a second redistribution layer 520 , and a third redistribution layer 530 .

제 2 베이스 층(510)은 절연 기판 또는 반도체 기판을 포함할 수 있다.The second base layer 510 may include an insulating substrate or a semiconductor substrate.

제 2 베이스 층(510)의 하면 상에 제 2 재배선 층(520)이 배치될 수 있다. 제 2 재배선 층(520)은 제 2 베이스 층(510)의 하면 상에 제공된 제 4 재배선 패턴들(522), 제 5 재배선 패턴들(524) 및 제 2 패시베이션 층(528)을 가질 수 있다.A second redistribution layer 520 may be disposed on a lower surface of the second base layer 510 . The second redistribution layer 520 may have fourth redistribution patterns 522 , fifth redistribution patterns 524 , and a second passivation layer 528 provided on a lower surface of the second base layer 510 . can

제 4 재배선 패턴들(522)은 제 1 영역(R1) 상에 배치될 수 있다. 제 5 재배선 패턴들(524)은 제 2 영역(R2) 상에 배치될 수 있다. 제 5 재배선 패턴들(524)은 동일한 레벨 또는 인접한 레벨의 전기 회로와 전기적으로 독립되어 있는 더미 패턴(dummy pattern)일 수 있다. 제 4 및 제 5 재배선 패턴들(522, 524)은 금속 물질을 포함할 수 있다.The fourth redistribution patterns 522 may be disposed on the first region R1 . The fifth redistribution patterns 524 may be disposed on the second region R2 . The fifth redistribution patterns 524 may be dummy patterns that are electrically independent from an electric circuit of the same level or an adjacent level. The fourth and fifth redistribution patterns 522 and 524 may include a metal material.

제 2 패시베이션 층(528)은 제 2 베이스 층(510)의 하면과 제 4 및 제 5 재배선 패턴들(522, 524)을 덮을 수 있다. 이때, 제 2 패시베이션 층(528)의 하면(528a)은 실질적으로 플랫(flat)한 형상을 갖는 평탄면(planation surface)일 수 있다. 제 2 패시베이션 층(528)의 하면(528a)은 제 2 베이스 층(510)의 하면과 평행할 수 있다. 제 2 패시베이션 층(528)은 제 4 재배선 패턴들(522)을 노출시키는 홀들(미부호)을 가질 수 있다. 제 2 패시베이션 층(528)은 에폭시계 폴리머와 같은 절연성 폴리머 또는 ABF(Ajinomoto Build-up Film)를 포함할 수 있다.The second passivation layer 528 may cover the lower surface of the second base layer 510 and the fourth and fifth redistribution patterns 522 and 524 . In this case, the lower surface 528a of the second passivation layer 528 may be a planation surface having a substantially flat shape. The lower surface 528a of the second passivation layer 528 may be parallel to the lower surface of the second base layer 510 . The second passivation layer 528 may have holes (unsigned) exposing the fourth redistribution patterns 522 . The second passivation layer 528 may include an insulating polymer such as an epoxy-based polymer or Ajinomoto Build-up Film (ABF).

제 2 재배선 층(520)과 제 2 베이스 층(510) 사이에 제 3 재배선 층(530)이 제공될 수 있다. 제 3 재배선 층(530)은 제 4 재배선 패턴들(522)과 전기적으로 연결되는 도전 패턴들(미부호) 및 도전 패턴들(미부호) 사이의 절연 패턴들(미부호)을 가질 수 있다. 제 3 재배선 층(530)은 필요에 따라 제공되지 않을 수 있다.A third redistribution layer 530 may be provided between the second redistribution layer 520 and the second base layer 510 . The third redistribution layer 530 may have conductive patterns (unsigned) electrically connected to the fourth redistribution patterns 522 and insulating patterns (unsigned) between the conductive patterns (unsigned). have. The third redistribution layer 530 may not be provided as needed.

제 1 기판(100)과 제 2 기판(500) 사이에 연결 단자들(300)이 제공될 수 있다. 상세하게는, 연결 단자들(300)은 제 1 재배선 패턴들(122)과 제 4 재배선 패턴들(522)의 사이들에 각각 배치되는 제 1 연결 단자들(310), 및 제 2 재배선 패턴들(124)과 제 5 재배선 패턴들(524)의 사이들에 각각 배치되는 제 2 연결 단자들(320)을 포함할 수 있다.Connection terminals 300 may be provided between the first substrate 100 and the second substrate 500 . In detail, the connection terminals 300 include first connection terminals 310 respectively disposed between the first redistribution patterns 122 and the fourth redistribution patterns 522 , and second cultivation patterns. It may include second connection terminals 320 respectively disposed between the line patterns 124 and the fifth redistribution patterns 524 .

제 1 연결 단자들(310)은 제 1 영역(R1) 상에 배치될 수 있다. 제 1 연결 단자들(310) 각각은 제 1 패시베이션 층(128)을 관통하여 제 1 재배선 패턴들(122)의 어느 하나에 접속되고, 제 2 패시베이션 층(528)을 관통하여 제 4 재배선 패턴들(522)의 어느 하나에 접속될 수 있다.The first connection terminals 310 may be disposed on the first region R1 . Each of the first connection terminals 310 passes through the first passivation layer 128 and is connected to any one of the first redistribution patterns 122 , and passes through the second passivation layer 528 to be connected to the fourth redistribution pattern. It may be connected to any one of the patterns 522 .

제 2 연결 단자들(320)은 제 2 영역(R2) 상에 배치될 수 있다. 제 2 연결 단자들(320) 각각은 제 2 재배선 패턴들(124) 상에 제공되되, 제 1 패시베이션 층(128)에 의하여 제 2 재배선 패턴들(124)에 접속되지 않을 수 있다. 제 2 연결 단자들(320) 각각은 제 5 재배선 패턴들(524) 상에 제공되되, 제 2 패시베이션 층(528)에 의하여 제 5 재배선 패턴들(524)에 접속되지 않을 수 있다. 제 2 연결 단자들(320)은 제 1 및 제 2 패시베이션 층들(128, 528)을 사이에 두고 제 2 및 제 5 재배선 패턴들(124, 524)과 이격될 수 있으며, 제 2 및 제 5 재배선 패턴들(124, 524)과 전기적으로 절연될 수 있다. 즉, 제 2 연결 단자들(320)은 재배선 패턴들(122, 124, 126, 522, 524)과 같은 제 1 및 제 2 기판(100, 500)의 전기 회로들과 전기적으로 독립되어 있는 더미 단자(dummy terminal)일 수 있다. 제 2 연결 단자들(320)은 제 1 연결 단자들(310)이 제공되지 않는 제 2 영역(R2)에 제공되어, 제 2 기판(500)을 지지할 수 있다. 이와는 다르게, 제 2 연결 단자들(320)은 제 2 재배선 패턴들(124)과 제 5 재배선 패턴들(524)의 사이들에 제공되지는 않을 수 있다.The second connection terminals 320 may be disposed on the second region R2 . Each of the second connection terminals 320 may be provided on the second redistribution patterns 124 , but may not be connected to the second redistribution patterns 124 by the first passivation layer 128 . Each of the second connection terminals 320 may be provided on the fifth redistribution patterns 524 , but may not be connected to the fifth redistribution patterns 524 by the second passivation layer 528 . The second connection terminals 320 may be spaced apart from the second and fifth redistribution patterns 124 and 524 with the first and second passivation layers 128 and 528 interposed therebetween, and the second and fifth It may be electrically insulated from the redistribution patterns 124 and 524 . That is, the second connection terminals 320 are dummy electrically independent from the electrical circuits of the first and second substrates 100 and 500 such as the redistribution patterns 122 , 124 , 126 , 522 , and 524 . It may be a dummy terminal. The second connection terminals 320 may be provided in the second region R2 where the first connection terminals 310 are not provided to support the second substrate 500 . Alternatively, the second connection terminals 320 may not be provided between the second redistribution patterns 124 and the fifth redistribution patterns 524 .

제 1 기판(100)과 제 2 기판(500) 사이에 제 1 몰드 층(410)이 제공될 수 있다. 제 1 몰드 층(410)은 제 1 기판(100)과 제 2 기판(500) 사이의 공간을 채울 수 있다. 제 1 몰드 층(410)의 일부는 제 2 기판(500)의 측면 상으로 돌출될 수 있다. 제 1 몰드 층(410)은 제 1 및 제 2 연결 단자들(310, 320)을 둘러쌀 수 있다. 제 1 몰드 층(410)은 제 1 패시베이션 층(128)의 상면(128a) 및 제 2 패시베이션 층(528)의 하면(528a)과 접할 수 있다. 제 1 패시베이션 층(128)의 상면(128a) 및 제 2 패시베이션 층(528)의 하면(528a)은 실질적으로 플랫(flat)한 형상을 갖기 때문에, 제 1 패시베이션 층(128)과 접하는 제 1 몰드 층(410)의 하면(410a) 및 제 2 패시베이션 층(528)과 접하는 제 1 몰드 층(410)의 상면(410b)은 제 1 기판(100)의 상면 및 제 2 기판(500)의 하면에 실질적으로 평행한 평탄면(planation surface)일 수 있다. 제 1 몰드 층(410)은 에폭시 몰딩 컴파운드(EMC)와 같은 절연성 고분자 물질을 포함할 수 있다.A first mold layer 410 may be provided between the first substrate 100 and the second substrate 500 . The first mold layer 410 may fill a space between the first substrate 100 and the second substrate 500 . A portion of the first mold layer 410 may protrude on the side surface of the second substrate 500 . The first mold layer 410 may surround the first and second connection terminals 310 and 320 . The first mold layer 410 may be in contact with the upper surface 128a of the first passivation layer 128 and the lower surface 528a of the second passivation layer 528 . Since the upper surface 128a of the first passivation layer 128 and the lower surface 528a of the second passivation layer 528 have a substantially flat shape, the first mold in contact with the first passivation layer 128 . The lower surface 410a of the layer 410 and the upper surface 410b of the first mold layer 410 in contact with the second passivation layer 528 are the upper surface of the first substrate 100 and the lower surface of the second substrate 500. It may be a substantially parallel planation surface. The first mold layer 410 may include an insulating polymer material such as an epoxy molding compound (EMC).

본 발명의 실시예들에 따르면, 제 1 기판(100)의 상면 및 제 2 기판(500)의 하면이 플랫(flat)한 형상을 갖도록 형성될 수 있으며, 후공정에서 제 1 몰드 층(410)의 형성 시 몰딩 부재(415)의 유입이 용이할 수 있다. 이에 따라, 제 1 몰드 층(410)이 제 1 기판(100) 및 제 2 기판(500) 사이를 충진할 수 있으며, 공극(void)의 발생이 감소될 수 있다.According to embodiments of the present invention, the upper surface of the first substrate 100 and the lower surface of the second substrate 500 may be formed to have a flat shape, and the first mold layer 410 may be formed in a later process. In the formation of the molding member 415 may be easily introduced. Accordingly, the first mold layer 410 may fill the space between the first substrate 100 and the second substrate 500 , and the occurrence of voids may be reduced.

도 11은 제 2, 제 3 및 제 5 재배선 패턴들이 제공되지 않는 반도체 패키지의 단면도이다.11 is a cross-sectional view of a semiconductor package in which second, third, and fifth redistribution patterns are not provided.

도 11을 참조하면, 제 1 기판(100)은 제 2 및 제 3 재배선 패턴들(도 10 참조)을 포함하지 않을 수 있다. 이때, 도 7을 참조하여 설명한 바와 같이, 제 1 패시베이션 층(128)의 상면(128b, 128)은 단차지도록 형성될 수 있다. 제 1 재배선 패턴들(122) 상의 제 1 패시베이션 층(128)의 상면(128b)은 제 1 베이스 층(110) 상의 상면(128c)보다 높은 레벨을 가질 수 있다.Referring to FIG. 11 , the first substrate 100 may not include second and third redistribution patterns (refer to FIG. 10 ). In this case, as described with reference to FIG. 7 , the upper surfaces 128b and 128 of the first passivation layer 128 may be formed to have a step difference. The top surface 128b of the first passivation layer 128 on the first redistribution patterns 122 may have a higher level than the top surface 128c of the first base layer 110 .

제 2 기판(500)은 제 5 재배선 패턴(도 10 참조)을 포함하지 않을 수 있다. 이때, 제 2 패시베이션 층(528)의 하면(528b, 528c)은 단차지도록 형성될 수 있다. 제 4 재배선 패턴들(522) 상의 제 2 패시베이션 층(528)의 하면(528b)은 제 2 베이스 층(510) 상의 하면(528c)보다 낮은 레벨을 가질 수 있다.The second substrate 500 may not include the fifth redistribution pattern (refer to FIG. 10 ). In this case, the lower surfaces 528b and 528c of the second passivation layer 528 may be formed to have a step difference. The lower surface 528b of the second passivation layer 528 on the fourth redistribution patterns 522 may have a lower level than the lower surface 528c on the second base layer 510 .

제 1 기판(100)과 제 2 기판(500) 사이에 제 1 몰드 층(410)이 제공될 수 있다. 이때, 제 1 기판(100)과 제 1 몰드 층(410) 사이에 제 1 에어 갭(AG1)이 형성되고, 제 2 기판(500)과 제 1 몰드 층(410) 사이에 제 2 에어 갭(AG2)이 형성될 수 있다. 상세하게는, 반도체 패키지의 제조 공정 시, 제 1 기판(100)과 제 2 기판(500) 사이에 몰딩 부재(415)를 주입하여 제 1 몰드 층(410)이 형성될 수 있으며, 이때 제 1 패시베이션 층(128)의 단차 부근 및 제 2 패시베이션 층(528)의 단차 부근에서 공기가 배출되지 않고 제 1 및 제 2 에어 갭들(AG1, AG2)이 형성될 수 있다.A first mold layer 410 may be provided between the first substrate 100 and the second substrate 500 . At this time, a first air gap AG1 is formed between the first substrate 100 and the first mold layer 410 , and a second air gap AG1 is formed between the second substrate 500 and the first mold layer 410 . AG2) may be formed. In detail, during the manufacturing process of the semiconductor package, the first mold layer 410 may be formed by injecting the molding member 415 between the first substrate 100 and the second substrate 500 , in which case the first The first and second air gaps AG1 and AG2 may be formed without air being discharged near the step difference of the passivation layer 128 and near the step difference of the second passivation layer 528 .

도 12는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 9 및 도 10을 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 번호가 제공될 수 있으며, 중복되는 설명은 생략될 수 있다.12 is a cross-sectional view illustrating a semiconductor package according to embodiments of the present invention. The same reference numerals may be provided to components substantially the same as those described with reference to FIGS. 9 and 10 , and overlapping descriptions may be omitted.

도 12를 참조하여, 하부 패키지(1000)가 제공될 수 있다. 하부 패키지(1000)는 하부 기판(1100) 상에 실장되는 하부 반도체 칩(1200)을 포함할 수 있다.Referring to FIG. 12 , a lower package 1000 may be provided. The lower package 1000 may include a lower semiconductor chip 1200 mounted on a lower substrate 1100 .

하부 기판(1100)은 하부 베이스 층(1110) 및 하부 재배선 층(1120)을 포함할 수 있다. 하부 베이스 층(1110)은 그의 하면 상에 제공된 외부 패드들(1112)을 가질 수 있다. 외부 패드들(1112) 상에는 외부 연결 단자들(1114)이 제공될 수 있다. 하부 베이스 층(1110) 상에 하부 재배선 층(1120)이 배치될 수 있다. 하부 재배선 층(1120)은 하부 베이스 층(1110)의 상면 상에 제공된 제 1 내지 제 4 하부 재배선 패턴들(1121, 1122, 1123, 1124) 및 하부 패시베이션 층(1125)을 가질 수 있다. 제 1 및 제 3 하부 재배선 패턴들(1121, 1123)은 하부 베이스 층(1110)의 내부 배선(미부호)을 통해 외부 패드들(1112)과 전기적으로 연결될 수 있다. 제 2 및 제 4 하부 재배선 패턴들(1122, 1124)은 외부 패드들(1112) 및 외부 연결 단자들(1114)과 전기적으로 절연될 수 있다. 하부 패시베이션 층(1125)은 하부 베이스 층(1110)의 상면과 제 1 내지 제 4 하부 재배선 패턴들(1121, 1122, 1123, 1124)을 덮을 수 있다. 이때, 하부 패시베이션 층(1125)의 상면은 실질적으로 플랫(flat)한 형상을 가질 수 있다. 하부 패시베이션 층(1125)은 제 1 및 제 3 하부 재배선 패턴들(1121, 1123)을 노출시키는 홀들(미부호)을 가질 수 있다.The lower substrate 1100 may include a lower base layer 1110 and a lower redistribution layer 1120 . The lower base layer 1110 may have external pads 1112 provided on its lower surface. External connection terminals 1114 may be provided on the external pads 1112 . A lower redistribution layer 1120 may be disposed on the lower base layer 1110 . The lower redistribution layer 1120 may include first to fourth lower redistribution patterns 1121 , 1122 , 1123 , 1124 and a lower passivation layer 1125 provided on the upper surface of the lower base layer 1110 . The first and third lower redistribution patterns 1121 and 1123 may be electrically connected to the external pads 1112 through an internal wiring (unsigned) of the lower base layer 1110 . The second and fourth lower redistribution patterns 1122 and 1124 may be electrically insulated from the external pads 1112 and the external connection terminals 1114 . The lower passivation layer 1125 may cover the upper surface of the lower base layer 1110 and the first to fourth lower redistribution patterns 1121 , 1122 , 1123 , and 1124 . In this case, the upper surface of the lower passivation layer 1125 may have a substantially flat shape. The lower passivation layer 1125 may have holes (unsigned) exposing the first and third lower redistribution patterns 1121 and 1123 .

하부 기판(1100) 상에 하부 반도체 칩(1200)이 실장될 수 있다. 하부 반도체 칩(1200)은 그의 하부면에 배치된 하부 칩 패드들(1210)을 가질 수 있다. 평면적 관점에서, 하부 칩 패드들(1210) 각각은 제 1 및 제 2 하부 재배선 패턴들(1121, 1122)에 대응될 수 있다.The lower semiconductor chip 1200 may be mounted on the lower substrate 1100 . The lower semiconductor chip 1200 may have lower chip pads 1210 disposed on a lower surface thereof. In a plan view, each of the lower chip pads 1210 may correspond to the first and second lower redistribution patterns 1121 and 1122 .

하부 칩 패드들(1210)과 제 1 하부 재배선 패턴들(1121) 사이에 제 1 연결 단자들(1310)이 배치될 수 있다. 제 1 연결 단자들(1310) 각각은 하부 칩 패드들(1210)의 어느 하나에 접속될 수 있다. 예를 들어, 제 1 연결 단자들(1310)은 하부 패시베이션 층(1125) 내에 제공되는 하부 언더 범프들(1312) 상에 제공될 수 있으며, 하부 언더 범프들(1312)을 통해 제 1 하부 재배선 패턴들(1121)에 접속될 수 있다. 제 1 연결 단자들(1310) 각각은 하부 패시베이션 층(1125)을 관통하여 제 1 하부 재배선 패턴들(1121)의 어느 하나에 접속될 수 있다.First connection terminals 1310 may be disposed between the lower chip pads 1210 and the first lower redistribution patterns 1121 . Each of the first connection terminals 1310 may be connected to any one of the lower chip pads 1210 . For example, the first connection terminals 1310 may be provided on the lower under bumps 1312 provided in the lower passivation layer 1125 , and the first lower redistribution through the lower under bumps 1312 . It can be connected to patterns 1121 . Each of the first connection terminals 1310 may pass through the lower passivation layer 1125 and may be connected to any one of the first lower redistribution patterns 1121 .

하부 기판(1100)과 하부 반도체 칩(1200) 사이에 제 1 하부 몰드 층(1410)이 제공될 수 있다. 제 1 하부 몰드 층(1410)은 하부 기판(1100)과 하부 반도체 칩(1200) 사이의 공간을 채울 수 있다. 하부 패시베이션 층(1125)과 접하는 제 1 하부 몰드 층(1410)의 하면은 평탄면(planation surface)일 수 있다.A first lower mold layer 1410 may be provided between the lower substrate 1100 and the lower semiconductor chip 1200 . The first lower mold layer 1410 may fill a space between the lower substrate 1100 and the lower semiconductor chip 1200 . A lower surface of the first lower mold layer 1410 in contact with the lower passivation layer 1125 may be a planation surface.

하부 기판(1100) 상에 제 2 하부 몰드 층(1420)이 제공될 수 있다. 제 2 하부 몰드 층(1420)은 하부 기판(1100) 상에 배치되어, 하부 반도체 칩(1200)을 몰딩할 수 있다.A second lower mold layer 1420 may be provided on the lower substrate 1100 . The second lower mold layer 1420 may be disposed on the lower substrate 1100 to mold the lower semiconductor chip 1200 .

하부 패키지(1000) 상에 상부 패키지(2000)가 제공될 수 있다. 상부 패키지(2000)는 상부 기판(2100) 상에 실장되는 상부 반도체 칩(2200)을 포함할 수 있다.The upper package 2000 may be provided on the lower package 1000 . The upper package 2000 may include an upper semiconductor chip 2200 mounted on an upper substrate 2100 .

상부 기판(2100)은 상부 베이스 층(2110), 제 1 상부 재배선 층(2120) 및 제 2 상부 재배선 층(2130)을 포함할 수 있다. 상부 베이스 층(2110)의 상면 상에 제 1 상부 재배선 층(2120)이 배치될 수 있다. 제 1 상부 재배선 층(2120)은 상부 베이스 층(2110)의 상면 상에 제공된 제 1 및 제 2 상부 재배선 패턴들(2121, 2122) 및 제 1 상부 패시베이션 층(2125)을 가질 수 있다. 제 1 상부 패시베이션 층(2125)은 상부 베이스 층(2110)의 상면과 제 1 및 제 2 상부 재배선 패턴들(2121, 2122)을 덮을 수 있다. 이때, 상부 패시베이션 층(2125)의 상면은 실질적으로 플랫(flat)한 형상을 가질 수 있다. 제 1 상부 패시베이션 층(2125)은 제 1 상부 재배선 패턴들(2121)을 노출시키는 홀들(미부호)을 가질 수 있다. 상부 베이스 층(2110)의 하면 상에 제 2 상부 재배선 층(2130)이 배치될 수 있다. 제 2 상부 재배선 층(2130)은 상부 베이스 층(2110)의 하면 상에 제공된 제 3 및 제 4 상부 재배선 패턴들(2131, 2132) 및 제 2 상부 패시베이션 층(2135)을 가질 수 있다. 제 3 상부 재배선 패턴들(2131)은 상부 베이스 층(2110)의 내부 배선(미부호)을 통해 제 1 상부 재배선 패턴들(2121)과 전기적으로 연결될 수 있다. 제 2 및 제 4 상부 재배선 패턴들(2122, 2132)은 제 1 및 제 3 상부 재배선 패턴들(2121, 2131)과 전기적으로 절연될 수 있다. 제 2 상부 패시베이션 층(2135)은 상부 베이스 층(2110)의 하면과 제 3 및 제 4 상부 재배선 패턴들(2131, 2132)을 덮을 수 있다. 이때, 제 2 상부 패시베이션 층(2135)의 하면은 실질적으로 플랫한 형상을 가질 수 있다. 제 2 상부 패시베이션 층(2135)의 하면은 제 2 하부 몰드 층(1420)과 접할 수 있다. 제 2 상부 패시베이션 층(2135)은 제 3 상부 재배선 패턴들(2131)을 노출시키는 홀들(미부호)을 가질 수 있다.The upper substrate 2100 may include an upper base layer 2110 , a first upper redistribution layer 2120 , and a second upper redistribution layer 2130 . A first upper redistribution layer 2120 may be disposed on the upper surface of the upper base layer 2110 . The first upper redistribution layer 2120 may have first and second upper redistribution patterns 2121 and 2122 and a first upper passivation layer 2125 provided on the upper surface of the upper base layer 2110 . The first upper passivation layer 2125 may cover the upper surface of the upper base layer 2110 and the first and second upper redistribution patterns 2121 and 2122 . In this case, the upper surface of the upper passivation layer 2125 may have a substantially flat shape. The first upper passivation layer 2125 may have holes (unsigned) exposing the first upper redistribution patterns 2121 . A second upper redistribution layer 2130 may be disposed on a lower surface of the upper base layer 2110 . The second upper redistribution layer 2130 may include third and fourth upper redistribution patterns 2131 and 2132 and a second upper passivation layer 2135 provided on a lower surface of the upper base layer 2110 . The third upper redistribution patterns 2131 may be electrically connected to the first upper redistribution patterns 2121 through an internal wiring (unsigned) of the upper base layer 2110 . The second and fourth upper redistribution patterns 2122 and 2132 may be electrically insulated from the first and third upper redistribution patterns 2121 and 2131 . The second upper passivation layer 2135 may cover the lower surface of the upper base layer 2110 and the third and fourth upper redistribution patterns 2131 and 2132 . In this case, the lower surface of the second upper passivation layer 2135 may have a substantially flat shape. A lower surface of the second upper passivation layer 2135 may be in contact with the second lower mold layer 1420 . The second upper passivation layer 2135 may have holes (unsigned) exposing the third upper redistribution patterns 2131 .

상부 기판(2100) 상에 상부 반도체 칩(2200)이 실장될 수 있다. 상부 반도체 칩(2200)은 그의 하부면에 배치된 상부 칩 패드들(2210)을 가질 수 있다. 평면적 관점에서, 상부 칩 패드들(2210) 각각은 제 1 및 제 2 상부 재배선 패턴들(2121, 2122)에 대응될 수 있다.The upper semiconductor chip 2200 may be mounted on the upper substrate 2100 . The upper semiconductor chip 2200 may have upper chip pads 2210 disposed on a lower surface thereof. In a plan view, each of the upper chip pads 2210 may correspond to the first and second upper redistribution patterns 2121 and 2122 .

상부 칩 패드들(2210)과 제 1 상부 재배선 패턴들(2121) 사이에 제 2 연결 단자들(2310)이 배치될 수 있다. 제 2 연결 단자들(2310) 각각은 상부 칩 패드들(2210)의 어느 하나에 접속될 수 있다. 예를 들어, 제 2 연결 단자들(2310)은 제 1 상부 패시베이션 층(2125) 내에 제공되는 상부 언더 범프들(2312) 상에 제공될 수 있으며, 상부 언더 범프들(2312)을 통해 제 1 상부 재배선 패턴들(2121)에 접속될 수 있다. 제 2 연결 단자들(2310) 각각은 제 1 상부 패시베이션 층(2125)을 관통하여 제 1 상부 재배선 패턴들(2121)의 어느 하나에 접속될 수 있다.Second connection terminals 2310 may be disposed between the upper chip pads 2210 and the first upper redistribution patterns 2121 . Each of the second connection terminals 2310 may be connected to any one of the upper chip pads 2210 . For example, the second connection terminals 2310 may be provided on the upper under bumps 2312 provided in the first upper passivation layer 2125 , and through the upper under bumps 2312 , the first upper part 2312 . It may be connected to the redistribution patterns 2121 . Each of the second connection terminals 2310 may pass through the first upper passivation layer 2125 and may be connected to any one of the first upper redistribution patterns 2121 .

상부 기판(2100)과 상부 반도체 칩(2200) 사이에 제 1 상부 몰드 층(2410)이 제공될 수 있다. 제 1 상부 몰드 층(2410)은 상부 기판(2100)과 상부 반도체 칩(2200) 사이의 공간을 채울 수 있다. 제 1 상부 패시베이션 층(2125)과 접하는 제 1 상부 몰드 층(2410)의 하면은 평탄면(planation surface)일 수 있다.A first upper mold layer 2410 may be provided between the upper substrate 2100 and the upper semiconductor chip 2200 . The first upper mold layer 2410 may fill a space between the upper substrate 2100 and the upper semiconductor chip 2200 . A lower surface of the first upper mold layer 2410 in contact with the first upper passivation layer 2125 may be a planation surface.

상부 기판(2100) 상에 제 2 상부 몰드 층(2420)이 제공될 수 있다. 제 2 상부 몰드 층(2420)은 상부 기판(2100) 상에 배치되어, 상부 반도체 칩(2200)을 몰딩할 수 있다.A second upper mold layer 2420 may be provided on the upper substrate 2100 . The second upper mold layer 2420 may be disposed on the upper substrate 2100 to mold the upper semiconductor chip 2200 .

상부 기판(2100)과 하부 기판(1100) 사이에 제 3 연결 단자들(3310)이 배치될 수 있다. 예를 들어, 제 3 연결 단자들(3310)은 제 3 하부 재배선 패턴들(1123)과 제 3 상부 재배선 패턴들(2131) 사이에 배치될 수 있다. 제 3 연결 단자들(3310) 각각은 하부 패시베이션 층(1125)을 관통하여 제 3 하부 재배선 패턴들(1123)의 어느 하나에 접속되고, 제 2 상부 패시베이션 층(2135)을 관통하여 제 3 상부 재배선 패턴들(2131)의 어느 하나에 접속될 수 있다.Third connection terminals 3310 may be disposed between the upper substrate 2100 and the lower substrate 1100 . For example, the third connection terminals 3310 may be disposed between the third lower redistribution patterns 1123 and the third upper redistribution patterns 2131 . Each of the third connection terminals 3310 passes through the lower passivation layer 1125 and is connected to any one of the third lower redistribution patterns 1123 , and passes through the second upper passivation layer 2135 to pass through the third upper portion It may be connected to any one of the redistribution patterns 2131 .

이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.In the above, embodiments of the present invention have been described with reference to the accompanying drawings, but those of ordinary skill in the art to which the present invention pertains can practice the present invention in other specific forms without changing its technical spirit or essential features. You will understand that there is Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.

100: 기판 110: 베이스 층
120: 재배선 층 122: 제 1 재배선 패턴
124: 제 2 재배선 패턴 126: 제 3 재배선 패턴
128: 패시베이션 층 200: 반도체 칩
310: 제 1 연결 단자 320: 제 2 연결 단자
410: 제 2 몰드 층 420: 제 2 몰드 층100: substrate 110: base layer
120: redistribution layer 122: first redistribution pattern
124: second redistribution pattern 126: third redistribution pattern
128: passivation layer 200: semiconductor chip
310: first connection terminal 320: second connection terminal
410: second mold layer 420: second mold layer

Claims (10)

베이스 기판;
상기 베이스 기판 상의 재배선 층, 상기 재배선 층은 제 1 패턴, 제 2 패턴 및 상기 제 1 패턴과 상기 제 2 패턴을 덮는 패시베이션 층을 갖고;
상기 베이스 기판 상의 반도체 칩;
상기 베이스 기판과 상기 반도체 칩 사이에 제공되어, 상기 반도체 칩의 칩 패드들 중 어느 하나에 접속되는 제 1 연결 단자; 및
상기 베이스 기판과 상기 반도체 칩 사이를 채우는 몰드 층을 포함하되,
상기 제 1 연결 단자는 상기 패시베이션 층의 상면을 관통하여 상기 제 1 패턴에 접속되고,
상기 제 2 패턴은 상기 반도체 칩과 전기적으로 절연되는 반도체 패키지.
base substrate;
a redistribution layer on the base substrate, the redistribution layer having a first pattern, a second pattern, and a passivation layer covering the first pattern and the second pattern;
a semiconductor chip on the base substrate;
a first connection terminal provided between the base substrate and the semiconductor chip and connected to any one of the chip pads of the semiconductor chip; and
a mold layer filling between the base substrate and the semiconductor chip,
The first connection terminal is connected to the first pattern through the upper surface of the passivation layer,
The second pattern is a semiconductor package electrically insulated from the semiconductor chip.
 제 1 항에 있어서,
상기 패시베이션 층의 상면은 실질적으로 플랫한 형상을 갖되,
상기 베이스 기판의 상면과 평행한 반도체 패키지.The method of claim 1,
The top surface of the passivation layer has a substantially flat shape,
A semiconductor package parallel to the top surface of the base substrate. 제 1 항에 있어서,
평면적 관점에서, 상기 제 1 패턴 및 상기 제 2 패턴은 상기 반도체 칩과 오버랩되는 반도체 패키지.The method of claim 1,
In a plan view, the first pattern and the second pattern overlap the semiconductor chip. 제 3 항에 있어서,
상기 제 2 패턴과 상기 반도체 칩의 상기 칩 패드들 중 어느 하나 사이에 제공되는 제 2 연결 단자를 더 포함하되,
상기 제 2 패턴과 상기 제 2 연결 단자는 상기 패시베이션 층에 의해 전기적으로 절연되는 반도체 패키지.4. The method of claim 3,
Further comprising a second connection terminal provided between the second pattern and any one of the chip pads of the semiconductor chip,
The second pattern and the second connection terminal are electrically insulated by the passivation layer. 제 1 항에 있어서,
상기 제 2 패턴은 복수로 제공되되,
상기 제 2 패턴들의 배치는 평면적 관점에서 격자 형태인 반도체 패키지.The method of claim 1,
The second pattern is provided in plurality,
The arrangement of the second patterns is in the form of a lattice in a plan view of the semiconductor package. 제 5 항에 있어서,
상호 인접한 상기 제 1 패턴 및 상기 제 2 패턴의 어느 하나 사이의 간격 및 상기 제 2 패턴들 사이의 간격은 상기 제 2 하부 패턴의 폭의 0.5배 내지 3배인 반도체 패키지.

6. The method of claim 5,
A distance between any one of the first and second patterns adjacent to each other and a distance between the second patterns are 0.5 to 3 times the width of the second lower pattern.

 하부 베이스 층, 상기 하부 베이스 층 상에 배치되는 하부 재배선 패턴과 제 1 하부 더미 패턴, 및 상기 하부 재배선 패턴 및 상기 제 1 하부 더미 패턴을 덮는 하부 패시베이션 층을 포함하는 하부 기판;
상부 베이스 층, 상기 상부 베이스 층 상에 배치되는 상부 재배선 패턴과 상부 더미 패턴, 및 상기 상부 재배선 패턴 및 상기 상부 더미 패턴을 덮는 상부 패시베이션 층을 포함하는 상부 기판;
상기 하부 재배선 패턴 및 상기 상부 재배선 패턴 사이에 제공되어, 상기 하부 재배선 패턴 및 상기 상부 재배선 패턴을 전기적으로 연결하는 제 1 연결 단자; 및
상기 하부 기판 및 상기 상부 기판 사이에 제공되는 몰드 층을 포함하되,
상기 제 1 하부 더미 패턴은 상기 하부 패시베이션 층에 매립되고,
상기 상부 더미 패턴은 상기 상부 패시베이션 층에 매립되는 반도체 패키지.a lower substrate including a lower base layer, a lower redistribution pattern and a first lower dummy pattern disposed on the lower base layer, and a lower passivation layer covering the lower redistribution pattern and the first lower dummy pattern;
an upper substrate including an upper base layer, an upper redistribution pattern and an upper dummy pattern disposed on the upper base layer, and an upper passivation layer covering the upper redistribution pattern and the upper dummy pattern;
a first connection terminal provided between the lower redistribution pattern and the upper redistribution pattern to electrically connect the lower redistribution pattern and the upper redistribution pattern; and
A mold layer provided between the lower substrate and the upper substrate,
the first lower dummy pattern is buried in the lower passivation layer;
The upper dummy pattern is buried in the upper passivation layer. 제 7 항에 있어서,
상기 제 1 하부 더미 패턴 및 상기 상부 더미 패턴 사이에 제공되는 제 2 연결 단자를 더 포함하되,
상기 제 2 연결 단자는 상기 하부 패시베이션 층에 의해 상기 제 1 하부 더미 패턴과 전기적으로 절연되고,
상기 제 2 연결 단자는 상기 상부 패시베이션 층에 의해 상기 상부 더미 패턴과 전기적으로 절연되는 반도체 패키지.8. The method of claim 7,
Further comprising a second connection terminal provided between the first lower dummy pattern and the upper dummy pattern,
the second connection terminal is electrically insulated from the first lower dummy pattern by the lower passivation layer;
The second connection terminal is electrically insulated from the upper dummy pattern by the upper passivation layer. 제 7 항에 있어서,
상기 제 1 연결 단자는 상기 하부 패시베이션 층을 관통하여 상기 하부 재배선 패턴에 접속되고, 상기 상부 패시베이션 층을 관통하여 상기 상부 재배선 패턴에 접속되는 반도체 패키지.8. The method of claim 7,
The first connection terminal is connected to the lower redistribution pattern through the lower passivation layer, and the first connection terminal is connected to the upper redistribution pattern through the upper passivation layer. 제 7 항에 있어서,
상기 하부 패시베이션 층은 상기 하부 재배선 패턴 및 상기 제 1 하부 더미 패턴을 플랫(flat)하게 덮고,
상기 상부 패시베이션 층은 상기 상부 재배선 패턴 및 상기 상부 더미 패턴을 플랫(flat)하게 덮는 반도체 패키지.8. The method of claim 7,
the lower passivation layer flatly covers the lower redistribution pattern and the first lower dummy pattern;
The upper passivation layer flatly covers the upper redistribution pattern and the upper dummy pattern.
KR1020180003769A 2018-01-11 2018-01-11 Semiconductor package KR102432627B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180003769A KR102432627B1 (en) 2018-01-11 2018-01-11 Semiconductor package
US16/044,696 US10636760B2 (en) 2018-01-11 2018-07-25 Semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180003769A KR102432627B1 (en) 2018-01-11 2018-01-11 Semiconductor package

Publications (2)

Publication Number Publication Date
KR20190085656A KR20190085656A (en) 2019-07-19
KR102432627B1 true KR102432627B1 (en) 2022-08-17

Family

ID=67159928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180003769A KR102432627B1 (en) 2018-01-11 2018-01-11 Semiconductor package

Country Status (2)

Country Link
US (1) US10636760B2 (en)
KR (1) KR102432627B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210131548A (en) * 2020-04-24 2021-11-03 삼성전자주식회사 Semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160093572A1 (en) 2014-09-29 2016-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package with dummy vias

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780692B1 (en) 2006-03-29 2007-11-30 주식회사 하이닉스반도체 Chip stack package
JP5007250B2 (en) 2008-02-14 2012-08-22 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
US20120248621A1 (en) 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
KR20130035619A (en) 2011-09-30 2013-04-09 삼성전자주식회사 Method of forming connection bump of semiconductor device
US8581400B2 (en) 2011-10-13 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure
US9613914B2 (en) 2011-12-07 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure
KR101362715B1 (en) * 2012-05-25 2014-02-13 주식회사 네패스 Semiconductor package, method of manufacturing the same and package-on-package
GB2530671A (en) 2013-06-29 2016-03-30 Intel Corp Interconnect structure comprising fine pitch backside metal redistribution lines combined with vias
US9406588B2 (en) 2013-11-11 2016-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method thereof
US9691686B2 (en) * 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
US9570418B2 (en) 2014-06-06 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for package warpage control using dummy interconnects
US9646918B2 (en) 2014-08-14 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP2017045865A (en) 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method of the same
KR20170140849A (en) * 2016-06-13 2017-12-22 삼성전자주식회사 A semiconductor package and a method for manufacturing the same
US10872852B2 (en) * 2016-10-12 2020-12-22 Micron Technology, Inc. Wafer level package utilizing molded interposer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160093572A1 (en) 2014-09-29 2016-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package with dummy vias

Also Published As

Publication number Publication date
KR20190085656A (en) 2019-07-19
US10636760B2 (en) 2020-04-28
US20190214359A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
US9831282B2 (en) Electronic device package and fabricating method thereof
US10056360B2 (en) Localized redistribution layer structure for embedded component package and method
CN113140519A (en) Wafer level package employing molded interposer
US7154189B2 (en) Semiconductor device and method for fabricating the same
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
TWI601247B (en) Semiconductor package assembly
US9117770B2 (en) Semiconductor device
KR101236798B1 (en) wafer level stack package and method for manufacturing the same
KR102591624B1 (en) Semiconductor packages
US20080157312A1 (en) Semiconductor image device package with die receiving through-hole and method of the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
JP2009260132A (en) Method for manufacturing semiconductor device
JP2008244437A (en) Image sensor package having die receiving opening and method thereof
CN103050462A (en) Semiconductor device package and method
CN106560917A (en) Semiconductor Package Structure
KR101332859B1 (en) Semiconductor package having one-layer substrate and, fan-out semiconductor package and method for manufacturing the same
CN106876364A (en) Semiconductor package assembly and a manufacturing method thereof
US6246124B1 (en) Encapsulated chip module and method of making same
CN114121869A (en) Electronic package and manufacturing method thereof
CN110581107A (en) Semiconductor package and method of manufacturing the same
KR101494814B1 (en) Semiconductor package using glass and method for manufacturing the same
TW201807771A (en) Chip package array and chip package
KR102432627B1 (en) Semiconductor package
US11444014B2 (en) Semiconductor packages including an insulating layer including a recessed surface and methods of manufacturing the same
TWI718801B (en) Electronic package manufacturing method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant