KR102430495B1 - 저장 장치, 호스트 장치 및 그것의 데이터 전송 방법 - Google Patents

저장 장치, 호스트 장치 및 그것의 데이터 전송 방법 Download PDF

Info

Publication number
KR102430495B1
KR102430495B1 KR1020210102583A KR20210102583A KR102430495B1 KR 102430495 B1 KR102430495 B1 KR 102430495B1 KR 1020210102583 A KR1020210102583 A KR 1020210102583A KR 20210102583 A KR20210102583 A KR 20210102583A KR 102430495 B1 KR102430495 B1 KR 102430495B1
Authority
KR
South Korea
Prior art keywords
ciphertext
data
storage device
level
parameter
Prior art date
Application number
KR1020210102583A
Other languages
English (en)
Inventor
문영식
김지엽
손홍락
신동민
신준호
장재훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210102583A priority Critical patent/KR102430495B1/ko
Priority to US17/692,458 priority patent/US20230044214A1/en
Priority to TW111113250A priority patent/TW202307704A/zh
Priority to EP22168764.3A priority patent/EP4131844B1/en
Priority to CN202210811163.2A priority patent/CN115705432A/zh
Application granted granted Critical
Publication of KR102430495B1 publication Critical patent/KR102430495B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/008—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols involving homomorphic encryption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/0825—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using asymmetric-key encryption or public key infrastructure [PKI], e.g. key signature or public key certificates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

본 발명의 저장 장치의 데이터 전송 방법은, 동형 암호 알고리즘에 의거하여 오리지널 데이터를 암호화하는 단계, 상기 암호화된 데이터 및 키값을 이용하여 상기 암호화된 데이터의 연산 레벨보다 높은 암호문 재생성을 위한 파라미터를 생성하는 단계, 및 상기 암호화된 데이터 및 상기 파라미터를 외부의 호스트 장치로 전송하는 단계를 포함할 수 있다.

Description

저장 장치, 호스트 장치 및 그것의 데이터 전송 방법{STORAGE DEVICE, HOST DEVICE AND DATA TRANFERING METHOD THEREOF}
본 발명은 저장 장치, 호스트 장치 및 그것의 데이터 전송 방법에 관한 것이다.
일반적으로, 동형 암호(Homomorphic Encryption)는 암호화된 정보를 복호화하지 않고 암호문 상태에서 연산을 하더라도, 평문에 대해 연산한 후 암호화한 값과 동일한 결과를 얻을 수 있다. 따라서, 암호문을 복호화하지 않은 상태에서 통계처리 및 machine learning 등 다양한 연산을 수행 할 수 있어 빅데이터 기반 서비스를 제공하는 업체들이 주목하는 핵심 기술이다. 동형암호 기술 중 현재 상용화에 가장 근접한 기술은 유한한 횟수의 연산만 할 수 있는 동형암호(Leveled Homomorphic Encryption)에 재부팅(bootstrap) 기술을 적용하여 연산 횟수 제한을 극복한 완전동형암호(Fully Homomorphic Encryption) 기술이다. 동형암호 기술의 상용화에 가장 큰 문제가 되는 부분은 원본 데이터 대비 수십 배 증가하는 암호문의 크기이다.
본 발명의 목적은 데이터 전송량을 줄이고 동형 암호 장치를 갖는 저장 장치, 호스트 장치, 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 저장 장치의 데이터 전송 방법은, 동형 암호 알고리즘에 의거하여 오리지널 데이터를 암호화하는 단계; 상기 암호화된 데이터 및 키값을 이용하여 상기 암호화된 데이터의 연산 레벨보다 높은 암호문 재생성을 위한 파라미터를 생성하는 단계; 및 상기 암호화된 데이터 및 상기 파라미터를 외부의 호스트 장치로 전송하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 저장 장치는, 적어도 하나의 비휘발성 메모리 장치; 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 제어기를 포함하고, 상기 제어기는, 상기 적어도 하나의 비휘발성 메모리 장치에 제어 신호들을 제공하는 제어 핀들; 동형 암호 연산을 수행하는 보안 모듈; 상기 동형 암호 연산에 필요한 데이터를 임시로 저장하는 버퍼 메모리; 및 상기 제어기의 전반적인 동작을 제어하는 적어도 하나의 프로세서를 포함하고, 상기 보안 모듈은, 오리지널 데이터를 동형 암호 알고리즘에 의거하여 제 1 레벨의 암호문으로 암호화하고, 상기 제 1 레벨보다 높은 레벨의 암호문을 재생성하기 위한 파라미터를 생성하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 호스트 장치의 동작 방법은, 저장 장치로부터 제 1 레벨의 암호문과 파라미터를 수신하는 단계; 상기 제 1 레벨의 암호문과 파라미터 중에서 대응하는 데이터를 이용하여 복수의 레벨들의 암호문들의 각각을 재생성하는 단계; 및 상기 재생성된 암호문들을 이용하여 암호문 연산을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 전자 장치의 데이터 전송 방법은, 클라우드 서비스를 제공 받기 위하여 암호문을 생성하는 단계; 상기 암호문과 키값을 이용하여 상기 암호문의 부트스트래핑하기 위한 파라미터를 갖는 테이블 데이터를 생성하는 단계; 및 상기 암호문과 상기 테이블 데이터를 클라우드 서버에 전송하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 클라우드 서버의 동작 방법은, 전자 장치로부터 클라우드 서비스 요청에 대응하는 제 1 암호문, 제 2 암호문, 및 테이블 데이터를 수신하는 단계; 상기 테이블 데이터를 이용하여 상기 제 1 암호문 및 상기 제 2 암호문에 대응하는 복수의 레벨들 중 어느 하나의 암호문들을 재생성하는 단계; 상기 재생성된 암호문들에 대하여 암호문 연산을 수행하는 단계; 및 상기 클라우드 서비스 요청에 따른 상기 암호문 연산된 결과값을 상기 전자 장치로 전송하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 저장 장치, 호스트 장치, 및 그것의 데이터 전송 방법은, 동형 암호 데이터 전송시 제 1 레벨의 암호문과 암호문 재생성을 위한 파라미터를 전송함으로써, 데이터 전송량을 줄이고, 또한 연산 시간도 현저하게 줄일 수 있다.
이하에 첨부되는 도면들은 본 실시 예에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 실시 예들을 제공한다.
도 1은 본 발명의 실시 예에 따른 저장 장치(10)를 예시적으로 보여주는 도면이다.
도 2는 도 1에 도시된 비휘발성 메모리 장치(100)를 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 제어기(200)를 예시적으로 보여주는 도면이다.
도 4는 일반적인 동형 암호 과정을 보여주는 도면이다.
도 5는 일반적인 저장 장치(510, SSD)의 동형 암호 장치에 따른 암호문 전송 방식을 설명하는 도면이다.
도 6은 본 발명의 실시 예에 따른 저장 장치(610)의 동형 암호 데이터 전송 방식을 보여주는 도면이다.
도 7a는 본 발명의 실시 예에 따른 동형 암호 유닛(710)을 보여주는 도면이고, 도 7b는 본 발명의 실시 예에 따른 테이블 데이터 생성기(720)를 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 암호문 재생기(810)를 예시적으로 보여주는 도면이다.
도 9a는 CKKS 암호문 구조를 보여주는 도면이고, 도 9b는 BGV 암호문 구조를 보여주는 도면이다.
도 10은 일반적인 BGV 동형 암호 데이터 전송 방식을 보여주는 도면이다.
도 11은 본 발명의 다른 실시 예에 따른 저장 장치의 동형 암호 데이터 전송 방식을 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 저장 장치의 동형 암호 데이터 전송 동작을 예시적으로 보여주는 흐름도이다.
도 13은 본 발명의 실시 예에 따른 호스트 장치의 동작 방법을 예시적으로 보여주는 흐름도이다.
도 14a 및 도 14b는 본 발명의 동형 암호 데이터 전송 방식을 적용한 실시 예들을 예시적으로 보여주는 도면들이다.
도 15는 본 발명의 실시 예에 따른 클라우드 시스템에서 데이터 전송 방법을 예시적으로 보여주는 래더다이어그램이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 전자 장치(1000)를 예시적으로 보여주는 도면이다.
도 17은 본 발명의 실시 예에 따른 IoT 장치의 하드웨어(HW) 및 소프트웨어(SW) 구조를 보여주는 개념도이다.
도 18은 본 발명의 실시 예에 따른 IoT 장치(3000)를 예시적으로 보여주는 도면이다.
도 19는 본 발명의 실시 예에 따른 네트워크 시스템(20)을 예시적으로 보여주는 도면이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시 할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
도 1은 본 발명의 실시 예에 따른 저장 장치(10)를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 저장 장치(10)는 적어도 하나의 비휘발성 메모리 장치(NVM(s), 100) 및 제어기(CNTL, 200)를 포함할 수 있다.
적어도 하나의 비휘발성 메모리 장치(100)는 데이터를 저장하도록 구현될 수 있다. 비휘발성 메모리 장치(100)는 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리, 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory; RRAM), 상변화 메모리(phase-change memory; PRAM), 자기저항 메모리(magnetoresistive random access memory; MRAM), 강유전체 메모리(ferroelectric random access memory; FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory; STT-RAM) 등이 될 수 있다. 또한, 비휘발성 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 모두 적용 가능하다. 아래에서는 설명의 편의를 위하여 비휘발성 메모리 장치(100)가 수직형 낸드 플래시 메모리 장치(VNAND)라고 하겠다.
또한, 비휘발성 메모리 장치(100)는 복수의 메모리 블록들(BLK1 ~ BLKz, z는 2 이상의 정수) 및 제어 로직(150)을 포함하도록 구현될 수 있다. 복수의 메모리 블록들(BLK1 ~ BLKz)의 각각은, 복수의 페이지들(Page 1 ~ Page m, m은 2 이상의 정수)를 포함할 수 있다. 복수의 페이지들(Page 1 ~ Page m)의 각각은, 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들의 각각은 적어도 하나의 비트를 저장할 수 있다.
제어 로직(150)은 제어기(CNTL; 200)로부터 커맨드 및 어드레스를 수신하고, 수신된 커맨드에 대응하는 동작(프로그램 동작, 리드 동작, 이레이즈 동작 등)을 어드레스에 대응하는 메모리 셀들에 수행하도록 구현될 수 있다.
제어기(CNTL; 200)는 제어 신호들(예를 들어, CLE, ALE, CE(s), WE, RE, 등)을 전송하는 복수의 제어 핀들을 통하여 적어도 하나의 비휘발성 메모리 장치(100)에 연결될 수 있다. 또한, 제어 신호들(CLE, ALE, CE(s), WE, RE 등)을 이용하여 비휘발성 메모리 장치(100)를 제어하도록 구현될 수 있다. 예를 들어, 비휘발성 메모리 장치(100)는 CLE(command latch enable) 신호 및 ALE(address latch enable) 신호에 따라 WE(write enable)/RE(read enable) 신호의 엣지에서 커맨드 혹은 어드레스를 래치 함으로써, 프로그램 동작/리드 동작/이레이즈 동작을 수행할 수 있다. 예를 들어, 리드 동작시 칩 인에이블 신호(CE)는 활성화 되고, CLE는 커맨드의 전송 구간에 활성화 되고, ALE는 어드레스의 전송 구간에 활성화 되고, RE는 데이터 신호 라인(DQ)을 통해 데이터가 전송되는 구간에서 토글링될 수 있다. 데이터 스트로브 신호(DQS)는 데이터 입출력 속도에 대응하는 주파수로 토글링할 수 있다. 리드 데이터는 데이터 스트로브 신호(DQS)에 동기화되어 순차적으로 전송될 수 있다.
또한, 제어기(200)는 적어도 하나의 프로세서(CPU(Central Processing Unit)(s); 210), 버퍼 메모리(220) 및 보안 모듈(260)를 포함할 수 있다.
프로세서(210)는 저장 장치(10)의 전반적인 동작을 제어하도록 구현될 수 있다. 프로세서(210)는 캐시/버퍼 관리, 펌웨어 관리, 가비지 컬렉션 관리, 웨어 레벨링 관리, 데이터 중복 제거 관리, 리드 리프레쉬/리클레임 관리, 배드 블록 관리, 멀티-스트림 관리, 호스트 데이터와 비휘발성 메모리의 맵핑 관리, QoS(Quality of Service) 관리, 시스템 리소스 할당 관리, 비휘발성 메모리 큐(queue) 관리, 리드 레벨 관리, 이레이즈/프로그램 관리, 핫/콜드 데이터 관리, 전력 손실 보호 관리, 동적 열관리, 초기화 관리, RAID(Redundant Array of Inexpensive Disk) 관리 등과 같은 다양한 관리 동작들을 수행할 수 있다.
버퍼 메모리(220)는 휘발성 메모리(예를 들어, SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous RAM) 등) 혹은 비휘발성 메모리 (플래시 메모리, PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등)로 구현될 수 있다.
보안 모듈(260)은 저장 장치(10)의 보안 기능을 수행하도록 구현될 수 있다. 예를 들어, 보안 모듈(260)은 SED(Self Encryption Disk) 기능 혹은 TCG(Trusted Computing Group) 보안 기능을 수행할 수 있다. SED 기능은 암호 알고리즘을 이용하여 비휘발성 메모리 장치(100)에 암호화된 데이터를 저장하거나, 비휘발성 메모리 장치(100)로부터 암호화된 데이터를 복호화 할 수 있다. 이러한 암/복호화 동작은 내부에서 생성된 암호화키를 사용하여 수행될 수 있다. 실시 예에 있어서, 암호 알고리즘은 AES(Advanced Encryption Standard) 암호 알고리즘일 수 있다. 한편, 암호 알고리즘에 여기에 제한되지 않는다고 이해되어야 할 것이다. TCG 보안 기능은 저장 장치(10)의 사용자 데이터에 대한 접근 제어를 가능하게 하는 메커니즘을 제공할 수 있다. 예를 들어, TCG 보안 기능은 외부 장치와 저장 장치(10) 사이의 인증 절차를 수행할 수 있다. 실시 예에 있어서, SED 기능 혹은 TCG 보안 기능은 옵션적으로 선택 가능하다.
또한, 보안 모듈(260)은 레벨드 동형 암호(leveled homomorphic encryption) 알고리즘에 의거하여 제 1 레벨의 암호문(EDATA)을 생성하고, 제 1 레벨보다 높은 레벨들의 암호문들의 재생성을 위한 파라미터들을 갖는 테이블 데이터(Table Data)를 생성하도록 구현될 수 있다. 여기서 레벨은 보안 레벨을 의미하며, 레벨이 높을 수록 암호문의 연산 가능 횟수가 높을 수 있다.
일반적으로, 동형 암호에서 암호문 간 곱셈 연산을 수행할 때, 암호문의 레벨이 하나씩 감소한다. 부트스트랩핑(bootstrapping, 재부팅)은 동형 암호에서 암호문의 보안 레벨을 높이는 기술이다. 즉, 부트스트랩핑은 암호문 연산으로 소모된 레벨을 복구하는 기술이다. 보안 모듈(260)은 연산을 수행하지 않은 상태의 제 1 레벨의 암호문과 상위 레벨의 암호문 재생성을 위한 테이블 데이터를 생성하고, 제 1 레벨의 암호문과 테이블 데이터를 외부의 호스트 장치로 전송할 수 있다.
일반적인 동형 암호를 적용하는 저장 장치는 최상위 레벨의 암호문을 생성하여 호스트 장치로 전송하고 있다. 그런데, 최상위 레벨의 암호문은 제 1 레벨의 암호문과 비교하여 상대적으로 매우 큰 데이터이다. 따라서, 기존의 저장 장치에서는 동형 암호에 필요한 데이터 전송량이 상당하다. 더욱이 부트스트랩핑을 적용하기 위한 연산량이 상당하고, 이에 따른 부트스트랩핑 시간도 많이 소비되고 있다.
반면에, 본 발명의 실시 예에 따른 저장 장치(10)는, 동형 암호 연산을 적용하기 위하여 제 1 레벨의 암호문 및 대응하는 테이블 데이터를 생성하여 호스트 장치로 전송함으로써, 종래의 그것과 비교하여 데이터 전송량을 현저하게 줄일 수 있다. 또한, 제 1 레벨의 암호문과 테이블 데이터를 통하여 간단한 연산을 통하여 부트스트랩핑을 수행하게 함으로써, 부트스트랩핑 시간이 현저하게 줄어들 수 있다.
도 2는 도 1에 도시된 비휘발성 메모리 장치(100)를 예시적으로 보여주는 도면이다. 도 2를 참조하면, 비휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 로우 디코더(120), 페이지 버퍼 회로(130), 입출력 버퍼 회로(140), 제어 로직(150), 전압 발생기(160), 및 셀 카운터(170)를 포함할 수 있다.
메모리 셀 어레이(110)는 워드라인들(WLs) 혹은 선택 라인들(SSL, GSL)을 통해 로우 디코더(120)에 연결될 수 있다. 메모리 셀 어레이(110)는 비트라인들(BLs)을 통해서 페이지 버퍼 회로(130)에 연결될 수 있다. 메모리 셀 어레이(110)는 복수의 셀 스트링들(cell strings)을 포함할 수 있다. 셀 스트링들의 각각의 채널은 수직 혹은 수평 방향으로 형성될 수 있다. 셀 스트링들의 각각은 복수의 메모리 셀들을 포함할 수 있다. 여기서, 복수의 메모리 셀들은 비트라인(BLs)이나, 워드라인(WLs)으로 제공되는 전압에 의해서 프로그램 되거나, 이레이즈 되거나, 읽혀질 수 있다. 일반적으로, 프로그램 동작은 페이지 단위로 수행되고, 이레이즈 동작은 블록단위로 수행되고 있다. 메모리 셀에 대한 자세한 것은, 미국 등록 특허 US 7,679,133, US 8,553,466, US 8,654,587, US 8,559,235, 및 US 9,536,970에 설명될 것이다. 실시 예에 있어서, 메모리 셀 어레이(330)는 2차원 메모리 셀 어레이를 포함할 수 있고, 2차원 메모리 셀 어레이는 행 방향 및 열 방향을 따라 배치된 복수의 낸드 스트링들을 포함할 수 있다.
로우 디코더(120)는 어드레스(ADD)에 응답하여 메모리 셀 어레이(110)의 메모리 블록들(BLK1 ~ BLKz) 중 어느 하나를 선택하도록 구현될 수 있다. 로우 디코더(120)는 어드레스(ADD)에 응답하여 선택된 메모리 블록의 워드라인들 중 어느 하나를 선택할 수 있다. 로우 디코더(120)는 선택된 메모리 블록의 워드라인에 동작 모드에 대응하는 워드라인 전압(VWL)을 전달할 수 있다. 프로그램 동작시 로우 디코더(120)는 선택 워드라인에 프로그램 전압과 검증 전압을 인가하고, 비선택 워드라인에 패스 전압을 인가할 수 있다. 리드 동작시 로우 디코더(120)는 선택 워드라인에 리드 전압을 인가하고, 비선택 워드라인에 리드 패스 전압을 인가할 수 있다.
페이지 버퍼 회로(130)는 쓰기 드라이버로 혹은 감지 증폭기로 동작하도록 구현될 수 있다. 프로그램 동작시, 페이지 버퍼 회로(130)는 메모리 셀 어레이(110)의 비트라인들로 프로그램 될 데이터에 대응하는 비트라인 전압을 인가할 수 있다. 리드 동작 혹은 검증 리드 동작시, 페이지 버퍼 회로(130)는 선택된 메모리 셀에 저장된 데이터를 비트라인(BL)을 통해서 감지할 수 있다. 페이지 버퍼 회로(130)에 포함되는 복수의 페이지 버퍼들(PB1 ~ PBn, n은 2 이상의 정수)의 각각은 적어도 하나의 비트라인에 연결될 수 있다.
복수의 페이지 버퍼들(PB1 ~ PBn)의 각각은, OVS 동작을 수행하기 위한 센싱 및 래치를 수행하도록 구현될 수 있다. 즉, 복수의 페이지 버퍼들(PB1 ~ PBn)의 각각은 제어 로직(150)의 제어에 따라 선택된 메모리 셀들에 저장된 어느 하나의 상태를 식별하기 위해 복수의 센싱 동작을 수행할 수 있다. 또한, 복수의 페이지 버퍼들(PB1 ~ PBn)의 각각은 복수의 센싱 동작을 통해서 센싱된 데이터를 각각 저장한 후에, 제어 로직(150)의 제어 아래에서 어느 하나의 데이터를 선택할 수 있다. 즉, 복수의 페이지 버퍼들(PB1 ~ PBn)의 각각은 어느 하나의 상태를 식별하기 위하여 복수회의 센싱을 수행할 수 있다. 또한, 복수의 페이지 버퍼들(PB1 ~ PBn)의 각각은 제어 로직(150)의 제어에 따라 센싱된 복수의 데이터 중에서 최적의 데이터를 선택 혹은 출력할 수 있다.
입출력 버퍼 회로(140)는 외부에서 제공되는 데이터를 페이지 버퍼 회로(130)로 제공한다. 입출력 버퍼 회로(140)는 외부에서 제공되는 커맨드(CMD)는 제어 로직(150)에 제공할 수 있다. 입출력 버퍼 회로(140)는 외부에서 제공된 어드레스(ADD)를 제어 로직(150)이나 로우 디코더(120)에 제공할 수 있다. 더불어, 입출력 버퍼 회로(140)는 페이지 버퍼 회로(130)에 의해서 센싱 및 래치된 데이터를 외부로 출력할 수 있다.
제어 로직(150)은 외부(제어기(200), 도 1 참조)로부터 전달되는 커맨드(CMD)에 응답하여 로우 디코더(120) 및 페이지 버퍼 회로(130)를 제어하도록 구현될 수 있다.
전압 발생기(160)는 제어 로직(150)의 제어에 따라 각각의 워드라인들로 인가될 다양한 종류의 워드라인 전압들, 메모리 셀들이 형성된 벌크(예를 들어, 웰 영역)로 공급될 웰 전압을 생성하도록 구현될 수 있다. 각각의 워드라인들로 인가되는 워드라인 전압들은, 프로그램 전압, 패스 전압, 리드 전압, 리드 패스 전압들 등을 포함할 수 있다.
셀 카운터(170)는 페이지 버퍼 회로(130)에 센싱된 데이터로부터 특정 문턱 전압 범위에 해당하는 메모리 셀들을 카운트하도록 구현될 수 있다. 예를 들어, 셀 카운터(170)는 복수의 페이지 버퍼들(PB1 ~ PBn) 각각에 센싱된 데이터를 처리함으로써, 특정 문턱 전압 범위의 문턱 전압을 갖는 메모리 셀들의 수를 카운트할 수 있다.
도 3은 본 발명의 실시 예에 따른 제어기(200)를 예시적으로 보여주는 도면이다. 도 3을 참조하면, 제어기(200)는 호스트 인터페이스(201), 메모리 인터페이스(202), 적어도 하나의 CPU(210), 버퍼 메모리(220), 에러 정정 회로(230), 플래시 변환 계층 매니저(240), 패킷 매니저(250), 및 보안 모듈(260)를 포함할 수 있다.
호스트 인터페이스(201)는 호스트와 패킷을 송수신하도록 구현될 수 있다. 호스트로부터 호스트 인터페이스(201)로 전송되는 패킷은 커맨드 혹은 비휘발성 메모리 장치(100)에 쓰여질 데이터를 포함할 수 있다. 호스트 인터페이스(201)로부터 호스트로 전송되는 패킷은 커맨드에 대한 응답 혹은 비휘발성 메모리 장치(100)로부터 읽혀진 데이터를 포함할 수 있다. 메모리 인터페이스(202)는 비휘발성 메모리 장치(100)에 쓰여질 데이터를 비휘발성 메모리 장치(100)로 송신하거나, 비휘발성 메모리 장치(100)로부터 읽혀진 데이터를 수신할 수 있다. 이러한 메모리 인터페이스(202)는 JDEC Toggle 혹은 ONFI(Open NAND Flash Interface)와 같은 표준 규약을 준수하도록 구현될 수 있다.
버퍼 메모리(220)는 비휘발성 메모리 장치(100)에 기록될 데이터 혹은 비휘발성 메모리 장치(100)로부터 읽혀진 데이터를 임시로 저장할 수 있다. 실시 예에 있어서, 버퍼 메모리(220)는 제어기(200) 내에 구비되는 구성일 수 있다. 다른 실시 예에 있어서, 버퍼 메모리(220)는 제어기(200)의 외부에 배치될 수도 있다.
ECC 회로(230)는 프로그램 동작시 에러 정정 코드를 생성하고, 리드 동작시 에러 정정 코드를 이용하여 데이터의 복구하도록 구현될 수 있다. 즉, ECC 회로(230)는 비휘발성 메모리 장치(100)로부터 수신된 데이터의 페일 비트(fail bit) 혹은 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(error correction code; ECC)를 생성할 수 있다. ECC 회로(230)는 비휘발성 메모리 장치(100)로 제공되는 데이터의 에러 정정 인코딩을 수행함으로써, 패리티(parity) 비트가 부가된 데이터(DATA)를 형성할 수 있다. 패리티 비트는 비휘발성 메모리 장치(100)에 저장될 수 있다. 또한, ECC 회로(230)는 비휘발성 메모리 장치(100)로부터 출력된 데이터(DATA)에 대하여 에러 정정 디코딩을 수행할 수 있다. ECC 회로(230)는 패리티를 사용하여 에러를 정정할 수 있다. ECC 회로(230)는 LDPC(Low Density Parity Check) code, BCH code, Turbo code, 리드-솔로몬 코드(Reed-Solomon code), Convolution code, RSC(Recursive Systematic Code), TCM(Trellis-Coded Modulation), BCM(Block Coded Modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다. 한편, 에러 정정 회로(230)에서 에러 정정이 불가능할 때, 리드 리트라이(read retry) 동작이 수행될 수 있다.
플래시 변환 계층 매니저(240)는 어드레스 맵핑(address mapping), 웨어-레벨링(wear-leveling), 가비지 콜렉션(garbage collection)과 같은 여러 기능을 수행할 수 있다. 어드레스 맵핑 동작은 호스트로부터 수신한 논리 어드레스(logical address)를, 비휘발성 메모리 장치(100) 내에 데이터를 실제로 저장하는 데 사용되는 물리 어드레스(physical address)로 바꾸는 동작이다. 웨어-레벨링은 비휘발성 메모리 장치(100) 내의 블록들이 균일하게 사용되도록 하여 특정 블록의 과도한 열화를 방지하기 위한 기술로, 예시적으로 물리 블록(physical block)들의 이레이즈 카운트들을 밸런싱하는 펌웨어 기술을 통해 구현될 수 있다. 가비지 콜렉션은, 블록의 유효 데이터를 새 블록에 복사한 후 기존 블록을 이레이즈(erase)하는 방식을 통해 비휘발성 메모리 장치(100) 내에서 사용 가능한 용량을 확보하기 위한 기술이다.
패킷 매니저(250)는 호스트와 협의된 인터페이스의 프로토콜에 따른 패킷을 생성하거나, 호스트로부터 수신된 패킷으로부터 각종 정보를 파싱(phasing) 할 수 있다.
보안 모듈(260)은, CPU(210)로 입력되는 데이터에 대한 암호화(encryption) 동작과 복호화(decryption) 동작 중에서 적어도 하나를, 대칭 키 알고리즘(symmetric-key algorithm)를 이용하여 수행할 수 있다. 보안 모듈(260)은 암호화 모듈 및 복호화 모듈을 포함할 수 있다. 실시 예에 있어서, 보안 모듈(260)은 하드웨어적/소프트웨어적/펌웨어적으로 구현될 수 있다. 또한, 보안 모듈(260)은 외부의 장치와 인증 동작을 수행하거나, 완전 동형 암호 기능을 수행하도록 구현될 수 있다.
도 4는 일반적인 동형 암호 과정을 보여주는 도면이다. 일반적으로 동형 암호는 기존 암호 기술과 다르게 입력한 원본 데이터와 비교하여 출력 암호문의 크기가 수십 배만큼 증가하는 암호화 체계이다. 도 4에 도시된 바와 같이, 동형 암호는 암호화된 상태에서 L(2 이상의 정수)회 곱셈 연산을 수행하기 위해 원본 데이터와 비교하여 암호문이 약 L배 증가한다. 동형 암호에서는 연산이 가능한 수준을 다음과 같이 정의한다. 제 1 레벨의 암호문에서는 2회 이상의 추가적인 암호문의 곱셈 연산이 불가능하고, 복호화는 가능하다. 제 L 레벨의 암호문에서는 암호문의 곱셈 연산이 L-1회 가능하다. 이러한 기술적 특징은 동형 암호 기술의 내재적인 이론적 특성이다. 따라서 종래의 동형 암호 데이터 전송 방식은, 암호문을 송수신할 때, 연산 가능 회수를 높이기 위하여 데이터 전송량을 대폭적으로 증가시킬 필요를 갖는다.
도 5는 일반적인 저장 장치(510, SSD)의 동형 암호 장치에 따른 암호문 전송 방식을 설명하는 도면이다. 도 5를 참조하면, 저장 장치(510,SSD)는 동형 암호 장치(511)를 포함한다. 동형 암호 장치(511)는 복수의 동형 암호 유닛들(HEU 1 ~ HEU L)을 포함하고 있다. 복수의 동형 암호 유닛들(HEU 1 ~ HEU L)의 각각은 원본 메시지(M)를 수신하고, 대응하는 레벨의 암호문들(HEM_L1 ~ HEM_LL)을 생성할 수 있다.
호스트 장치(520)의 연산 유닛(525)은 저장 장치(SSD)로부터 복수의 레벨들의 암호문들(HEM_L1 ~ HEM_LL)을 수신하고, 수신된 암호문들(HEM_L1 ~ HEM_LL)을 연산할 수 있다.
본 발명의 실시 예에 따른 동형 암호 데이터 전송 방식은, L회 연산하면서 상대적으로 작은 크기의 암호문을 전송할 수 있다.
도 6은 본 발명의 실시 예에 따른 저장 장치(610)의 동형 암호 데이터 전송 방식을 보여주는 도면이다.
도 6을 참조하면, 저장 장치(610)는 동형 암호 장치(611)를 포함할 수 있다. 동형 암호 장치(611)는 동형 암호 유닛(611-1) 및 테이블 데이터 생성기(611-2)를 포함할 수 있다. 동형 암호 유닛(611-1)은 원본 데이터(M)를 수신하고, 제 1 레벨의 암호문(HEM_L1)을 생성하도록 구현될 수 있다. 테이블 데이터 생성기(611-2)는 동형 암호 유닛(611-1)의 초기값(IV)을 수신하고, 동형 암호문 재생성을 위한 테이블 데이터(TD)를 생성하도록 구현될 수 있다. 실시 예에 있어서, 초기값(IV)은 저장 장치(610)의 공개키와 비밀키(혹은 개인키)의 곱셈 동작에 의해 생성될 수 있다. 여기서, 저장 장치(610)의 공개키의 개수는 암호문 연산 가능 횟수에 대응하는 암호문의 레벨들의 개수에 대응할 수 있다.
테이블 데이터(TD)의 생성은 m=a0S 일 때의 동형 암호화 과정과 동일한 과정으로 진행될 수 있다. 따라서, 암호문 재생성을 위한 정보는 동형 암호화되어 전송될 수 있다. 그 결과 테이블 데이터(TD)의 보안 레벨은 원래 시스템의 동형 암호의 보안성과 같은 레벨을 갖는다. 저장 장치(610)는 제 1 레벨의 암호문(HEM_L1)과 테이블 데이터(TD)를 호스트 장치(620)에 전송할 수 있다.
도 6을 다시 참조하면, 호스트 장치(620)는 암호문 재생성기(621) 및 연산 유닛(625)을 포함할 수 있다. 암호문 재생성기(621)는 저장 장치(610)로부터 제 1 레벨의 암호문(HEM_L1)과 테이블 데이터(TD)를 수신하고, 복수의 레벨들의 암호문들(HEM_L1, HEM_L2, ?? , HEM_LL-1, HEM_LL)을 생성하도록 구현될 수 있다. 연산 유닛(625)는 복수의 레벨들의 암호문들(HEM_L1, HEM_L2, ?? , HEM_LL-1, HEM_LL)을 수신하고, 암호문 연산을 수행하도록 구현될 수 있다.
도 7a는 본 발명의 실시 예에 따른 동형 암호 유닛(710)을 보여주는 도면이고, 도 7b는 본 발명의 실시 예에 따른 테이블 데이터 생성기(720)를 보여주는 도면이다.
도 7a를 참조하면, 동형 암호 유닛(710)은 곱셈기(711) 및 덧셈기(712) 를 포함할 수 있다. 곱셈기(711)는 개인키(s)와 공개키(a0)에 대한 곱셈 연산을 수행할 수 있다. 덧셈기(712)는 곱셈기(711)의 곱셈 값(a0s), 메시지(m), 및 랜덤값(e0)에 대한 덧셈 연산을 수행할 수 있다. 덧셈기(712)는 제 1 레벨의 암호문(ct0 = a0s + m + e0, 도 6에 도시된 HEM_L1)을 출력할 수 있다.
도 7b를 참조하면, 테이블 데이터 생성기(720)은 곱셈기(721) 및 뺄셈기(722) 를 포함할 수 있다. 곱셈기(721)는 개인키(s)와 공개키(ai)에 대한 곱셈 연산을 수행할 수 있다. 뺄셈기(722)는 곱셈기(721)의 곱셈 값(ais)에서 동형 암호 유닛(710)의 곱셈기(711)의 곱셈 값(a0s)에 대한 뺄셈 연산을 수행할 수 있다. 뺄셈기(722)는 암호문 재생성을 위한 파라미터, 즉, 테이블 데이터(ais - a0s, 도 6에 도시된 TD)를 출력할 수 있다. 동형 암호 파라미터는 데이터 처리 단위를 64 비트로 가정할 때, 다음의 수학식을 만족할 수 있다.
Figure 112021090035420-pat00001
여기서 m는 메시지이고, ai는 i 번째 보안 레벨의 공개키이고, s는 개인 키이고, ei는 디스크릿 가우시안 분포에 따른 랜덤 값이고, 프라임은 각 보안 레벨들의 모듈러스이고, a0s + m + e0는 제 1 레벨의 암호문이다.
아래에서는 연속적인 메시지들(a, b)의 암호문을 생성하는 과정에 대하여 설명하겠다. 첫 번째 메시지(a)에 대한 암호문 1개가 아래의 수식과 같이 생성될 수 있다.
Figure 112021090035420-pat00002
두 번째 메시지(b)에 대한 암호문 1개가 아래의 수식과 같이 생성될 수 있다.
Figure 112021090035420-pat00003
그리고, 1개의 암호문을 L+1개의 암호문들로 재생성 하기 위한 테이블 데이터가 아래의 수식과 같이 생성될 수 있다.
Figure 112021090035420-pat00004
테이블 데이터는 공개키/비밀키가 변경되지 않는 한, 1회만 설정될 수 있다.
도 8은 본 발명의 실시 예에 따른 암호문 재생기(810)를 예시적으로 보여주는 도면이다. 도 8을 참조하면, 암호문 재생기(810)는 저장 장치로부터 제 1 레벨의 암호문(ct0 = a0s + m + e0, 도 6에 도시된 HEM_L1)과 테이블 데이터(ais - a0s, 도 6에 도시된 TD)을 수신하고, 복수의 레벨들의 암호문들(HEM_L1 ~ HEM_LL)을 생성할 수 있다.
테이블 데이터를 이용한 암호문 재생성은 다음과 같다. 여기서 ei항이 달라도 복호화 가능하다. 첫 번째 메시지(a)의 재생성 암호문은 다음의 수식을 만족할 수 있다.
Figure 112021090035420-pat00005
두 번째 메시지(b)의 재생성 암호문은 다음의 수식을 만족할 수 있다.
Figure 112021090035420-pat00006
최종적으로, 첫 번째 메시지(a)의 암호문이 수신될 때, 암호문 재생기(810)는 아래와 같은 수식에 따른 L+1개의 암호문을 생성할 수 있다.
Figure 112021090035420-pat00007
이후에, 두 번째 메시지(b)의 암호문이 수신될 때, 암호문 재생기(810)는 아래와 같은 수식에 따른 L+1개의 암호문을 생성할 수 있다.
Figure 112021090035420-pat00008
한편, 도 7a 내지 도 8에 설명된 동형 암호 데이터 전송 방식은 CKKS 암호문 구조에 적용되고 있다. 본 발명이 여기에 제한되지 않는다고 이해되어야 할 것이다. 본 발명의 동형 암호 데이터 전송 방식은 BGV 암호문 구조에 적용 가능하다.
도 9a는 CKKS 암호문 구조를 보여주는 도면이고, 도 9b는 BGV 암호문 구조를 보여주는 도면이다.
도 9a을 참조하면, 개인키(s)와 공개키의 곱셈값(as)과 메시지(m)와 랜덤값(e)가 더해짐으로써 CKKS 암호문(as + m + e)이 생성될 수 있다.
도 9b을 참조하면, 개인키(s)와 공개키의 곱셈값(as)과 메시지(m)와 랜덤값(te)가 더해짐으로써 BGV 암호문(as + m + te)이 생성될 수 있다. 여기서 최대 메시지(m)의 크기는 t 비트이다. 랜덤값(te)은 t 비트 쉬프트된 랜덤값이다.
도 10은 일반적인 BGV 동형 암호 데이터 전송 방식을 보여주는 도면이다. 도 10을 참조하면, 저장 장치(1010)는 복수의 레벨들의 암호문들(ct0, ct1, ?? , ctL)을 생성하는 동형 암호 유닛(HEU)들을 갖고 있다. 암호문들(ct0, ct1, ?? , ctL)의 각각은 CKKS 암호문의 랜덤값(e)과 다른 t 비트 쉬프트된 랜덤값(te)를 갖는다.
도 10을 다시 참조하면, 서버(1020)는 복수의 레벨들의 암호문들(ct0, ct1, ?? , ctL)을 수신/연산하는 연산 유닛(1025)를 포함한다.
도 11은 본 발명의 다른 실시 예에 따른 저장 장치의 동형 암호 데이터 전송 방식을 보여주는 도면이다. 도 11을 참조하면, 저장 장치(1100)는 동형 암호 장치(1111)를 포함할 수 있다. 동형 암호 장치(1111)는 동형 암호 유닛(1111-1) 및 테이블 데이터 생성기(1111-2)를 포함할 수 있다.
동형 암호 유닛(1111-1)은 메시지(m)를 수신하고 암호문(ct0 = a0s + m + te0)를 생성할 수 있다. 테이블 데이터 생성기(1111-2)는 암호문 재생성을 위한 테이블 데이터(ais -a0s + tei)를 생성할 수 있다. 여기서 테이블 데이터(ais -a0s + tei)는 CKKS 암호문의 테이블 데이터(ais -a0s)에 t 비트 쉬프트된 랜덤값(tei)를 더한 값일 수 있다.
도 11을 다시 참조하면, 서버(1120)는 암호문 재생기(1121) 및 연산 유닛(1125)를 포함할 수 있다. 암호문 재생기(1121)는 암호문(ct0 = a0s + m + te0)과 암호문 재생성을 위한 테이블 데이터(ais -a0s + tei)를 수신하고, 복수의 레벨들의 암호문들(ct0 = t0s + m + te' 0, ct1 = t1s + m + te' 1, ?? , ctL = tLs + m + te' L)을 생성할 수 있다. 연산 유닛(1125)은 복수의 레벨들의 암호문들(ct0 = t0s + m + te' 0, ct1 = t1s + m + te' 1, ?? , ctL = tLs + m + te' L)에 대한 연산 동작을 수행할 수 있다.
도 12는 본 발명의 실시 예에 따른 저장 장치의 동형 암호 데이터 전송 동작을 예시적으로 보여주는 흐름도이다. 도 12를 참조하면, 저장 장치의 동형 암호 데이터 전송 동작은 다음과 같이 진행될 수 있다. 메시지(M)가 동형 암호 알고리즘에 의거하여 암호화 될 수 있다(S110). 이때 암호화된 데이터는 제 1 레벨의 암호문(HEM_L1)일 수 있다. 초기값을 이용하여 암호문 재생성을 위한 파라미터가 생성될 수 있다(S120). 여기서 초기값은 개인키(s)와 공개키(a0)의 곱셈값일 수 있다. 저장 장치는 암호문 연산을 위하여 암호화된 데이터 및 파라미터를 서버로 전송할 수 있다(S130).
도 13은 본 발명의 실시 예에 따른 호스트 장치의 동작 방법을 예시적으로 보여주는 흐름도이다. 도 13을 참조하면, 호스트 장치의 동작은 다음과 같이 진행될 수 있다. 호스트 장치는 암호문과 파라미터를 수신할 수 있다(S210). 암호문과 파라미터를 이용하여 동형 암호에 따른 복수의 레벨들의 암호문들이 재생성 될 수 있다(S220). 복수의 레벨들의 암호문들을 이용한 암호문 연산 동작이 수행될 수 있다(S230).
실시 예에 있어서, 파라미터를 근거로하여 복수의 레벨들 중에서 어느 하나가 선택될 수 있다. 실시 예에 있어서, 선택된 레벨에 대응하는 암호문이 생성될 수 있다. 실시 예에 있어서, 파라미터는 암호문의 보안 레벨과 동일한 수준으로 동형 암호화되어 수신될 수 있다. 실시 예에 있어서, 연산된 값은 저장 장치로 전송될 수 있다.
도 14a 및 도 14b는 본 발명의 동형 암호 데이터 전송 방식을 적용한 실시 예들을 예시적으로 보여주는 도면들이다. 도 14a에 도시된 바와 같이, 저장 장치(SSD, 14-1)는 호스트 CPU(14-2)로 도 1 내지 도 13에서 설명된 동형 암호 데이터 (HEM) 및 파라미터(PRMT)를 전송할 수 있다. 호스트 CPU(14-2)는 동형 암호 데이터(HEM) 및 파라미터(PRMT)를 이용하여 복수의 레벨들의 암호문들을 생성하고, 생성된 암호문들에 대한 연산을 수행할 수 있다.
도 14b에 도시된 바와 같이, 모바일 장치(14-3)는 클라우드 서비스 요청에 대응하는 클라우드 서버(14-4)에 제 1 레벨의 동형 암호 데이터(HEM) 및 암호문 재생성을 위한 파라미터(PRMT)를 전송할 수 있다. 클라우드 서버(14-4)는 동형 암호 데이터(HEM) 및 파라미터(PRMT)를 이용하여 복수의 레벨들의 암호문들을 생성하고, 생성된 암호문들에 대한 연산을 수행할 수 있다. 또한, 클라우드 서버(14-4)는 암호문 연산의 결과값을 클라우드 서비스 요청에 따른 서비스로모바일 장치(14-3)에 제공될 수 있다.
2-party 통신에서 모바일 장치(14-3)는 민감한 데이터 x1, x2, ??, xi와 원하는 연산(혹은 함수) f을 클라우드 서버(14-4)에게 개인키로 암호화하여 전송할 수 있다. 클라우드 서버(14-4)는 사용자의 원하는 서비스를 암호화된 알고리즘(회로)통해 c*를 계산할 수 있다. 클라우드 서버(14-4)는 이후 모바일 장치(14-3)에게 c*를 전송할 수 있다. 모바일 장치(14-3)는 개인키를 이용하여 복호화하여 원하는 서비스의 결과 f(x1, x2, ??, xi)를 획득할 수 있다. 클라우드 서버(14-4)는 사용자의 데이터와 원하는 연산이 무엇인지 알 수 없고, 다만 사용자가 요구하는 연산만을 수행할 수 있다.
도 15는 본 발명의 실시 예에 따른 클라우드 시스템에서 데이터 전송 방법을 예시적으로 보여주는 래더다이어그램이다. 도 15를 참조하면, 클라우드 시스템의 데이터 전송 방법은 다음과 같이 진행될 수 있다.
IoT 장치(1510)는 클라우드 서비스를 제공 받는데 필요한 개인 정보에 대한 암호문을 생성할 수 있다(S10). 여기서 암호문은 동형 암호 알고리즘에 의거하여 생성될 수 있다. 특히, 암호문은 제 1 레벨의 암호문일 수 있다. IoT 장치(1510)는 나머지 레벨의 암호문들을 재생성하기 위한 파라미터를 생성할 수 있다. 여기서 파라미터는 IoT 장치(1510)의 개인키 및 공개키를 이용하여 생성될 수 있다(S20). IoT 장치(1510)는 클라우드 서비스를 제공 받기 위하여 암호문과 파라미터를 갖는 테이블 데이터를 클라우드 서버(1520)에 전송할 수 있다(S30).
클라우드 서버(1520)는 암호문과 테이블 데이터를 수신하고, 복수의 레벨들의 암호문들을 재생성할 수 있다(S40). 클라우드 서버(1520)는 클라우드 서비스 제공을 위한 암호문들에 대한 연산을 수행할 수 있다(S50). 클라우드 서버(1520)는 클라우드 서비스에 대응하는 암호문 연산 결과를 IoT 장치(1510)로 전송할 수 있다(S60).
이후에, IoT 장치(1510)는 클라우드 서버(1520)로부터 암호문 연산 결과 값을 수신하고, 수신된 연산 결과값을 개인키를 이용하여 복호화 할 수 있다(S70). 이로써, IoT 장치(1510)는 클라우드 서버(1520)로부터 안전한 클라우드 서비스를 제공 받을 수 있다.
한편, 본 발명은 저장 장치를 갖는 전자 장치에 적용 가능하다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 전자 장치(1000)를 예시적으로 보여주는 도면이다. 도 16에 도시된 전자 장치(1000)는 기본적으로 휴대용 통신 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스 케어 기기 혹은 IoT(Internet of Things) 기기와 같은 모바일 시스템일 수 있다. 하지만 도 1의 전자 장치(1000)은 반드시 모바일 시스템에 한정되는 것은 아니고, 개인용 컴퓨터(personal computer), 랩탑 컴퓨터, 서버, 미디어 재생기 혹은 내비게이션과 같은 차량용 장비(automotive device) 등이 될 수 있다.
도 16을 참조하면, 전자 장치(1000)는 메인 프로세서(main processor)(1100), 메모리(1200a, 1200b) 및 저장 장치(1300a, 1300b)를 포함할 수 있다. 또한, 전자 장치(1000)는 추가로 촬영 장치(image capturing device)(1410), 사용자 입력 장치(user input device)(1420), 센서(1430), 통신 장치(1440), 디스플레이(1450), 스피커(1460), 전력 공급 장치(power supplying device)(1470) 및 연결 인터페이스(connecting interface)(1480) 중 하나 이상을 포함할 수 있다.
메인 프로세서(1100)는 전자 장치(1000)의 전반적인 동작, 보다 구체적으로는 전자 장치(1000)을 이루는 다른 구성 요소들의 동작을 제어할 수 있다. 이와 같은 메인 프로세서(1100)는 범용 프로세서, 전용 프로세서 혹은 애플리케이션 프로세서(application processor) 등으로 구현될 수 있다.
메인 프로세서(1100)는 하나 이상의 CPU 코어(1110)를 포함할 수 있다. 또한, 메인 프로세서(1100)는 메모리(1200a, 1200b) 혹은 저장 장치(1300a, 1300b)를 제어하기 위한 제어기(1120)를 더 포함할 수 있다. 실시 예에 있어서, 메인 프로세서(1100)는 AI(artificial intelligence) 데이터 연산 등 고속 데이터 연산을 위한 전용 회로인 가속기(accelerator)(1130)를 더 포함할 수 있다. 이와 같은 가속기(1130)는 GPU(Graphics Processing Unit), NPU(Neural Processing Unit) 혹은 DPU(Data Processing Unit) 등을 포함할 수 있다. 한편, 메인 프로세서(1100)의 다른 구성 요소와는 물리적으로 독립된 별개의 칩(chip)으로 구현될 수도 있다.
메모리(1200a, 1200b)는 전자 장치(1000)의 주기억 장치로 사용될 수 있다. 메모리(1200a, 1200b)는 SRAM 혹은 DRAM 등의 휘발성 메모리를 포함할 수 있으나, 플래시 메모리, PRAM 혹은 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 메모리(1200a, 1200b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현되는 것도 가능하다.
저장 장치(1300a, 1300b)는 전원 공급 여부와 관계 없이 데이터를 저장하는 비휘발성 저장 장치로 구현될 수 있다. 저장 장치(1300a, 1300b)는 메모리(1200a, 1200b)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 저장 장치(1300a, 1300b)는 메모리 제어기(1310a, 1310b)와, 메모리 제어기(1310a, 1310b)의 제어 하에 데이터를 저장하는 비휘발성 메모리(non-volatile memory, NVM)(1320a, 1320b)를 포함할 수 있다. 비휘발성 메모리(1320a, 1320b)는 2D(2-dimensional) 구조 혹은 3D(3-dimensional) V-NAND(Vertical NAND) 구조의 플래시 메모리를 포함할 수 있으나, PRAM 혹은 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
또한, 저장 장치(1300a, 1300b)는 도 1 내지 도 15에서 설명된 바와 같이 동형 암호 데이터 전송 방식에 따라 암호문과 파라미터를 생성하도록 구현될 수 있다.
저장 장치(1300a, 1300b)는 메인 프로세서(1100)와는 물리적으로 분리된 상태로 전자 장치(1000)에 포함될 수도 있다. 또한, 저장 장치(1300a, 1300b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현될 수도 있다. 또한, 저장 장치(1300a, 1300b)는 SSD(solid state device) 혹은 메모리 카드(memory card)와 같은 형태를 가짐으로써, 연결 인터페이스(1480)와 같은 인터페이스를 통해 전자 장치(1000)의 다른 구성 요소들과 탈부착 가능하도록 결합될 수도 있다. 이와 같은 저장 장치(1300a, 1300b)는 UFS(Universal Flash Storage), eMMC(embedded multi-media card) 혹은 NVMe(non-volatile memory express)와 같은 표준 규약이 적용되는 장치일 수 있으나, 반드시 이에 한정되는 건 아니다.
촬영 장치(1410)는 정지 영상 혹은 동영상을 촬영할 수 있다. 촬영 장치(1410)는 카메라(camera), 캠코더(camcorder) 혹은 웹캠(webcam) 등일 수 있다.
사용자 입력 장치(1420)는 전자 장치(1000)의 사용자로부터 입력된 다양한 유형의 데이터를 수신할 수 있으며, 터치 패드(touch pad), 키패드(keyboard), 키보드(keyboard), 마우스(mouse) 혹은 마이크(microphone) 등일 수 있다.
센서(1430)는 전자 장치(1000)의 외부로부터 획득될 수 있는 다양한 유형의 물리량을 감지하고, 감지된 물리량을 전기 신호로 변환할 수 있다. 이와 같은 센서(1430)는 온도 센서, 압력 센서, 조도 센서, 위치 센서, 가속도 센서, 바이오 센서(biosensor) 혹은 자이로스코프(gyroscope) 센서 등일 수 있다.
통신 장치(1440)는 다양한 통신 규약에 따라 전자 장치(1000) 외부의 다른 장치들과의 사이에서 유무선 신호의 송신 및 수신을 수행할 수 있다. 이와 같은 통신 장치(1440)는 안테나, 트랜시버(transceiver) 혹은 모뎀(MODEM) 등을 포함하여 구현될 수 있다.
디스플레이(1450) 및 스피커(1460)는 전자 장치(1000)의 사용자에게 각각 시각적 정보와 청각적 정보를 출력하는 출력 장치로 기능할 수 있다.
전력 공급 장치(1470)는 전자 장치(1000)에 내장된 배터리 혹은 외부 전원으로부터 공급되는 전력을 적절히 변환하여 전자 장치(1000)의 각 구성 요소들에게 공급할 수 있다.
연결 인터페이스(1480)는 전자 장치(1000)과, 전자 장치(1000)에 연결되어 시스템(1000과 데이터를 주고받을 수 있는 외부 장치 사이의 연결을 제공할 수 있다. 연결 인터페이스(1480)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe, IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC, UFS, eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
한편, 도 16에서 동형 암호 데이터 전송을 위한 일련의 동작은 메모리 제어기(1310a, 1310b)에 수행되고 있다. 하지만, 본 발명이 여기에 제한되지 않는다고 이해되어야 할 것이다. 본 발명의 전자 장치는 동형 암호 데이터 전송을 위한 일련의 동작을 독립적으로 수행하는 보안 모듈을 구비할 수 있다.
한편, 본 발명은 IoT 장치에 적용 가능하다.
도 17은 본 발명의 실시 예에 따른 IoT 장치의 하드웨어(HW) 및 소프트웨어(SW) 구조를 보여주는 개념도이다. 도 17를 참조하면, IoT 하드웨어(2000)는 AP(2100), 센서부(2200), 메모리(2300), 통신 인터페이스(2400) 및 입출력 장치(2500)를 포함할 수 있다.
IoT 장치는 OS 혹은 애플리케이션(2020)을 더 포함할 수 있다. 애플리케이션(2020)은 특정 기능을 구현하는 소프트웨어(SW) 및 서비스(service)를 의미한다. 사용자는 애플리케이션(2020)을 이용하는 객체를 의미한다. 사용자는 사용자 인터페이스(UI)를 통하여 애플리케이션(2020)과 소통할 수 있다. 애플리케이션(2020)은 각 서비스목적에 기초하여 제작되어 각 목적에 맞는 사용자 인터페이스를 통하여 사용자와 소통할 수 있다. 애플리케이션(2020)은 사용자가 요청하는 동작을 수행하되 필요할 경우 API(Application Protocol Interface, 2016)와 라이브러리(Library, 2017)의 내용을 호출할 수 있다.
API(2016) 혹은 라이브러리(2017)는 특정 기능을 담당하는 매크로(macro) 동작을 수행하거나, 하위 계층과 통신이 필요할 경우 인터페이스를 제공해줄 수 있다. 애플리케이션(2020)이 API(2016) 혹은 라이브러리(2017)를 통하여 하위 계층에 동작을 요청할 경우, API(2016) 혹은 라이브러리(2017)는 들어온 요청을 보안(Security, 2013), 네트워크(Network, 2014) 및 관리(Manage, 1015) 분야로 나누어 분류할 수 있다. API(2016) 혹은 라이브러리(2017)는 요청된 분야에 따라 필요한 계층을 동작시킨다. 예를 들면, API(2016)가 네트워크(2014) 관련 기능을 요청한 경우, API(2016)는 네트워크(2014) 계층에 필요한 파라미터(parameter)를 전송하고 관련기능을 호출할 수 있다. 이때, 네트워크(2014)는 요청된 작업을 수행하기 위하여 하위 계층과 통신할 수 있다. 만약, 해당 하위 계층이 없다면 API(2016) 혹은 라이브러리(2017)는 해당 작업을 직접 수행할 수도 있다.
드라이버(2011)는 IoT 하드웨어(2000)를 관리하고 상태를 체크하다가 상위 계층들에서 분류된 요청을 받아서 IoT 하드웨어(2000) 계층에 전달해주는 역할을 수행할 수 있다.
펌웨어(2012)는, 드라이버(2011)가 IoT 하드웨어(2000) 계층에 작업을 요청할 경우 IoT 하드웨어(2000) 계층이 받아들일 수 있도록 해당 요청을 변환할 수 있다. 이러한 요청을 변환하여 IoT 하드웨어(2000)에 전달하는 펌웨어(2012)는 드라이버(2011)에 포함되거나 IoT 하드웨어(2000)에 포함되도록 구현될 수 있다.
IoT 장치는 API(2016), 드라이버(2011) 및 펌웨어(2012)를 포함하고, 이들 전체를 관리하는 OS(Operating System, 2010)를 내장할 수 있다. OS(2010)는 메모리(2300)에 제어 명령어 코드 및 데이터의 형태로 저장될 수 있다. 한편, 단순한 기능의 저가형 IoT 장치의 경우는 메모리 크기가 작기 때문에, OS가 아닌 Control Software(2010)를 포함할 수 있다.
IoT 하드웨어(2000)는 드라이버(2011)및 펌웨어(2012)가 전달해준 요청(혹은 명령)을 순서대로(in-order) 혹은 순서를 바꾸어(out-of-order) 수행하고 수행된 결과를 IoT 하드웨어(2000) 내부의 레지스터나, IoT 하드웨어(2000)에 연결된 메모리(2300)에 저장할 수 있다. 이렇게 저장된 결과는 드라이버(2011) 및 펌웨어(2012)로 리턴 될 수 있다.
IoT 하드웨어(2000)는 인터럽트를 발생하여 상위 계층에 필요한 동작을 요청할 수 있다. 인터럽트가 발생할 경우, IoT 하드웨어(2000)는 OS(2010)의 관리부(2015) 부분에서 해당 인터럽트를 확인한 이후, IoT 하드웨어(2000)의 Core 부분과 통신하여 해당 인터럽트를 처리한다.
도 18은 본 발명의 실시 예에 따른 IoT 장치(3000)를 예시적으로 보여주는 도면이다. 도 18를 참조하면, IoT 장치(3000)는 IoT 장치 애플리케이션(3100)과 통신 모듈(3200)을 포함할 수 있다. 통신 모듈(3200)은 펌웨어(3210), 무선 베이스 밴드 칩 셋(3230), 및 보안 모듈(3240)을 포함할 수 있다.
IoT 장치 애플리케이션(3100)은 소프트웨어 컴포넌트로서 통신 모듈(3200)을 제어하고, IoT 장치의 CPU에 의해 실행될 수 있다. 통신 모듈(3200)은 LAN, Wi-Fi와 같은 WLAN, 블루투스 같은 WPAN, 무선 USB, 지그비(Zigbee), NFC, RFID, 혹은는 이동 통신망과 접속되거나 데이터를 주고받을 수 있는 무선 통신 컴포넌트를 포함할 수 있다.
펌웨어(3210)는 IoT 장치 애플리케이션(3100)과 API(Application Programming Interface)를 제공하고, IoT 장치 애플리케이션(3100)의 제어에 따라 무선 베이스 밴드 칩셋(3230)을 제어할 수 있다. 무선 베이스 밴드 칩셋(3230)은 무선 통신 네트워크에 접속(connectivity)을 제공할 수 있다.
보안 모듈(3240)은 프로세서(3241)와 보안 칩(3242)을 포함할 수 있다. 보안 모듈(3240)은 무선 통신 네트워크에 접속하기 위해 IoT 장치를 인증(authenticate)하고 무선 네트워크 서비스에 대한 액세스를 위해 IoT 장치를 인증할 수 있다. 보안 칩(3242)은 도 1 내지 도 15에서 설명된 바와 같이 동형 암호 데이터 전송 방식을 제공하도록 구현될 수 있다.
한편, 본 발명은 다수의 사용자 단말 장치와 다수의 서버들 사이의 네트워크 시스템에 적용 가능하다.
도 19는 본 발명의 실시 예에 따른 네트워크 시스템(20)을 예시적으로 보여주는 도면이다. 도 19를 참조하면, 네트워크 시스템(20)은 복수의 단말 장치(301 ~ 30K, K는 2 이상의 정수), 및 제 1 및 제 2 서버들(401 ~ 402)를 포함하고, 각 구성들은 네트워크(21)를 통해 서로 연결될 수 있다.
사용자는 단말 장치(301 ~ 30K)를 통해서 다양한 정보를 입력할 수 있다. 입력된 정보는 단말 장치(301 ~ 30K) 자체에 저장될 수도 있지만, 저장 용량 및 보안 등을 이유로 외부 장치로 전송되어 저장될 수 있다. 제 1 서버(401)는 이러한 정보들을 저장하는 역할을 수행하고, 제 2 서버(402)는 제 1 서버(401)에 저장된 정보의 일부 혹은 전부를 이용하는 역할을 수행할 수 있다.
단말 장치들(301 ~ 30K)의 각각은 제 1 서버(401)에서 제공하는 정보에 기초하여 연산을 수행하고, 연산 결과를 제 1 서버(401)에 제공할 수 있다. 즉, 단말 장치들(301 ~ 30K)의 각각은 다자간 계산 시스템에서의 분산계산 시스템에서의 당사자(혹은 사용자)일 수 있다.
제 1 서버(401)는 수신된 동형 암호문을 복호화하지 않고, 암호문 상태로 저장할 수 있다. 제 2 서버(402)는 동형 암호문에 대한 특정 처리 결과를 제 1 서버(401)로 요청할 수 있다. 제 1 서버(401)는 제 2 서버(402)의 요청에 따라 특정 연산을 수행한 후, 그 결과를 제 2 서버(402)로 전송할 수 있다. 이때, 제 1 서버(401)는 요청된 연산을 복수의 단말 장치들(301 ~ 30K)를 이용하여 수행할 수 있다. 복수의 단말 장치들(301 ~ 30K)의 각각은 도 1 내지 도 15에서 설명된 바와 같이 동형 암호 데이터 전송 방식에 따라 암호문 및 파라미터를 생성하고, 생성된 암호문 및 파라미터를 제 1 서버(401)로 전송할 수 있다.
제 1 서버(401)는 각 전자 장치에서 수행한 연산 결과를 수신하면, 수신한 연산 결과에 대한 영 지식 증명을 통하여 검증을 수행하고, 영 지식 증명이 완료된 연산 결과를 이용하여 요청한 연산에 대응한 결과 값을 생성할 수 있다. 또한, 제 1 서버(401)는 연산 결과를 연산을 요청한 제 2 서버(402)에 제공할 수 있다.
본 발명은 암호문 재생성 장치에 필요한 Table data 생성 기법 및 장치에서 암호문 재생성을 위한 파라미터를 만들다. 이 과정은 m=a0s일 때의 동형 암호화와 동일한 과정으로 Table data를 생성하므로, 암호문 재생성을 위한 정보를 동형암호화 하여 전송할 수 있다. 따라서, 전송하는 Table data는 원래 시스템의 동형암호의 보안성과 같은 수준을 가지므로 Table data로 인해 보안성이 훼손되지 않는다.
본 발명은 암호문을 처음 생성 할 때 적용 할 수 있는 기술로, 연산을 하지 않은 상태(ex. 데이터 전송 시)의 0 Level 암호문을 원하는 Level로 증가시킬 수 있는 기술이다. 기존 동형 암호화 방식에서는 0 Level 암호문에 비해 크기가 L배인 L-1 level 암호문을 전송했으나, 본 발명에서는 보안성에 영향을 주지 않는 Table data를 사전에 공유하고, 0 Level 암호문만 전송하는 기법 및 장치와 0 Level 암호문과 Table data와의 간단한 연산을 통해 L-1 Level 으로 만드는 기법 및 장치를 개시하고 있다.
본 발명의 실시 예에 따른 동형 암호화 장치는, 연산 Level 0인 암호문으로부터 연산 Level L인 암호문을 만들기 위한 파라미터를 생성하도록 구성되는 파라미터 생성 회로를 포함할 수 있다. 실시 예에 있어서, 동형 암호화 장치는 이러한 파라미터를 기초로, 연산 Level 0의 암호문을 연산 Level L로 생성하도록 구성되는 암호문 생성 회로를 포함할 수 있다. 실시 예에 있어서, 암호문 생성 회로는, 복수의 암호문들 사이의 연산 시나리오를 기초로 상기 암호문의 필요 연산 Level을 판단하여 생성하도록 구성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 동형 암호화 장치의 암호문 생성 방법은, 연산 Level 0인 암호문으로부터 연산 Level L인 암호문을 만들기 위한 파라미터를 생성하는 단계; 상기 파라미터를 기초로, 상기 연산 Level 0의 암호문을 연산 Level L 로 생성하는 단계를 포함할 수 있다. 실시 예에 있어서, 암호문 생성 방법은 복수의 암호문들 사이의 연산 시나리오를 기초로 상기 암호문의 필요 연산 Level을 판단하여 생성하는 단계를 포함할 수 있다.
한편, 상술된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용 할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함 할 것이다.
10, 510, 610: 저장 장치
100: 비휘발성 메모리 장치
200: 제어기
210: 중앙 처리 장치
220: 버퍼 메모리
260: 보안 모듈

Claims (20)

  1. 저장 장치의 데이터 전송 방법에 있어서,
    동형 암호 알고리즘에 의거하여 오리지널 데이터를 암호화하는 단계;
    상기 암호화된 데이터 및 키값을 이용하여 상기 암호화된 데이터의 연산 레벨보다 높은 암호문 재생성을 위한 파라미터를 생성하는 단계; 및
    상기 암호화된 데이터 및 상기 파라미터를 외부의 호스트 장치로 전송하는 단계를 포함하고,
    상기 저장 장치의 공개키의 개수는 암호문 연산 가능 횟수에 대응하는 암호문의 레벨들의 개수에 대응하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 동형 암호 알고리즘은 완전 동형 암호 알고리즘이고,
    상기 암호화된 데이터는 2회 이상의 암호문 연산을 수행하지 못하는 제 1 레벨의 암호문인 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서,
    상기 암호화하는 단계는,
    상기 저장 장치의 개인키와 상기 저장 장치의 공개키에 대한 곱셈 연산을 수행하는 단계를 포함하는 방법.
  4. 제 3 항에 있어서,
    상기 암호화하는 단계는,
    상기 오리지널 데이터, 상기 곱셈 연산된 데이터, 및 랜덤 값에 대한 덧셈 연산을 수행하는 단계를 더 포함하는 방법.
  5. 제 3 항에 있어서,
    상기 암호화하는 단계는,
    상기 오리지널 데이터의 크기를 판별하는 단계를 포함하는 방법.
  6. 제 5 항에 있어서,
    상기 암호화하는 단계는,
    상기 판별된 크기에 대응하는 비트만큼 랜덤 값을 쉬프트하는 단계를 더 포함하는 방법.
  7. 제 6 항에 있어서,
    상기 암호화하는 단계는,
    상기 오리지널 데이터, 상기 곱셈 연산된 데이터, 및 상기 쉬프트된 랜덤 값에 대한 덧셈 연산을 수행하는 단계를 더 포함하는 방법.
  8. 삭제
  9. 제 1 항에 있어서,
    복수의 오리지널 데이터를 암호화하여 전송할 때, 상기 파라미터는 한 번만 상기 호스트 장치로 전송되는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서,
    상기 파라미터를 생성하는 단계는,
    암호문의 연산 레벨을 결정하는 단계; 및
    상기 결정된 연산 레벨에 따라 파라미터를 생성하는 단계를 포함하는 방법.
  11. 저장 장치에 있어서,
    적어도 하나의 비휘발성 메모리 장치; 및
    상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 제어기를 포함하고,
    상기 제어기는,
    상기 적어도 하나의 비휘발성 메모리 장치에 제어 신호들을 제공하는 제어 핀들;
    동형 암호 연산을 수행하는 보안 모듈;
    상기 동형 암호 연산에 필요한 데이터를 임시로 저장하는 버퍼 메모리; 및
    상기 제어기의 전반적인 동작을 제어하는 적어도 하나의 프로세서를 포함하고,
    상기 보안 모듈은, 오리지널 데이터를 동형 암호 알고리즘에 의거하여 제 1 레벨의 암호문으로 암호화하고, 상기 제 1 레벨보다 높은 레벨의 암호문을 재생성하기 위한 파라미터를 생성하고,
    상기 저장 장치의 공개키의 개수는 암호문 연산 가능 횟수에 대응하는 암호문의 레벨들의 개수에 대응하는 것을 특징으로 하는 저장 장치.
  12. 제 11 항에 있어서,
    상기 보안 모듈은 SED(Self Encryption Disk) 기능 혹은 TCG(Trusted Computing Group) 보안 기능을 수행하는 것을 특징으로 하는 저장 장치.
  13. 제 11 항에 있어서,
    상기 보안 모듈은 암호문의 연산 가능 횟수를 결정하고, 상기 결정된 연산 가능 횟수에 대응하는 상기 파라미터를 생성하는 것을 특징으로 하는 저장 장치.
  14. 제 11 항에 있어서,
    상기 파라미터는 상기 저장 장치의 개인키 및 상기 저장 장치의 공개키를 이용하여 생성되는 것을 특징으로 하는 저장 장치.
  15. 제 11 항에 있어서,
    상기 동형 암호 알고리즘은 CKKS 동형 알고리즘 및 BGV 동형 알고리즘 중에서 어느 하나인 것을 특징을 하는 저장 장치.
  16. 호스트 장치의 동작 방법에 있어서,
    저장 장치로부터 제 1 레벨의 암호문과 파라미터를 수신하는 단계;
    상기 제 1 레벨의 암호문과 파라미터 중에서 대응하는 데이터를 이용하여 복수의 레벨들의 암호문들의 각각을 재생성하는 단계; 및
    상기 재생성된 암호문들을 이용하여 암호문 연산을 수행하는 단계를 포함하고,
    상기 저장 장치의 공개키의 개수는 암호문 연산 가능 횟수에 대응하는 암호문의 레벨들의 개수에 대응하는 것을 특징으로 하는 방법.
  17. 제 16 항에 있어서,
    상기 파라미터를 근거로하여 상기 복수의 레벨들 중에서 어느 하나를 선택하는 단계를 더 포함하는 방법.
  18. 제 17 항에 있어서,
    상기 암호문들을 재생성하는 단계는,
    상기 선택된 레벨에 대응하는 암호문을 생성하는 단계를 포함하는 방법.
  19. 제 16 항에 있어서,
    상기 파라미터는 상기 암호문의 보안 레벨과 동일한 수준으로 동형 암호화되어 수신되는 것을 특징으로 하는 방법.
  20. 제 16 항에 있어서,
    상기 연산된 값을 상기 저장 장치로 전송하는 단계를 더 포함하는 방법.
KR1020210102583A 2021-08-04 2021-08-04 저장 장치, 호스트 장치 및 그것의 데이터 전송 방법 KR102430495B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210102583A KR102430495B1 (ko) 2021-08-04 2021-08-04 저장 장치, 호스트 장치 및 그것의 데이터 전송 방법
US17/692,458 US20230044214A1 (en) 2021-08-04 2022-03-11 Storage device, host device and data transfer method thereof
TW111113250A TW202307704A (zh) 2021-08-04 2022-04-07 傳輸資料及操作主機裝置的方法以及儲存裝置
EP22168764.3A EP4131844B1 (en) 2021-08-04 2022-04-19 Storage device, host device and data transfer method thereof
CN202210811163.2A CN115705432A (zh) 2021-08-04 2022-07-11 存储装置及其数据传送方法和操作主机装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210102583A KR102430495B1 (ko) 2021-08-04 2021-08-04 저장 장치, 호스트 장치 및 그것의 데이터 전송 방법

Publications (1)

Publication Number Publication Date
KR102430495B1 true KR102430495B1 (ko) 2022-08-09

Family

ID=81328004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210102583A KR102430495B1 (ko) 2021-08-04 2021-08-04 저장 장치, 호스트 장치 및 그것의 데이터 전송 방법

Country Status (5)

Country Link
US (1) US20230044214A1 (ko)
EP (1) EP4131844B1 (ko)
KR (1) KR102430495B1 (ko)
CN (1) CN115705432A (ko)
TW (1) TW202307704A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016090884A (ja) * 2014-11-07 2016-05-23 国立大学法人電気通信大学 暗号化制御システムおよび暗号化制御方法、並びにプログラム
KR101677114B1 (ko) * 2015-08-28 2016-11-18 고려대학교 산학협력단 동형 암호를 이용한 생체정보의 이상치 탐색 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US9306738B2 (en) * 2012-12-21 2016-04-05 Microsoft Technology Licensing, Llc Managed secure computations on encrypted data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016090884A (ja) * 2014-11-07 2016-05-23 国立大学法人電気通信大学 暗号化制御システムおよび暗号化制御方法、並びにプログラム
KR101677114B1 (ko) * 2015-08-28 2016-11-18 고려대학교 산학협력단 동형 암호를 이용한 생체정보의 이상치 탐색 방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Chillotti, Ilaria, et al. "TFHE: fast fully homomorphic encryption over the torus." Journal of Cryptology 33.01, 2019.04.25.* *
Kim, Bongjun 외 5인, ‘Compiler-Assisted Semantic-Aware Encryption for Efficient and Secure Serverless Computing’, IEEE Internet of Things Journal, VOL. 8, NO. 7, 2021.04.01, pp.5645-5656.* *
Mkhinini, Asma, et al. "HLS design of a hardware accelerator for homomorphic encryption." 2017 IEEE 20th International Symposium on Design and Diagnostics of Electronic Circuits & Systems, IEEE.2017.* *

Also Published As

Publication number Publication date
TW202307704A (zh) 2023-02-16
EP4131844B1 (en) 2023-10-04
CN115705432A (zh) 2023-02-17
US20230044214A1 (en) 2023-02-09
EP4131844A1 (en) 2023-02-08

Similar Documents

Publication Publication Date Title
US20230139330A1 (en) Storage device for a blockchain network based on proof of space and system including the same
US20140032935A1 (en) Memory system and encryption method in memory system
CN111539043B (zh) 提供对受保护存储器的存取的系统
CN110046506A (zh) 存储设备和包括存储设备的存储系统及使用其进行操作的方法
TW202038086A (zh) 主機型快閃記憶體維護技術
US20210303736A1 (en) Storage device and data destruction method thereof
US11682467B2 (en) Nonvolatile memory device, controller for controlling the same, storage device including the same, and reading method of the same
TW202101215A (zh) 具有密碼學組件的記憶體裝置
US20230141837A1 (en) Device for supporting homomorphic encryption operation and operating method thereof
US20230146149A1 (en) Homomorphic encryption system for supporting approximate arithmetic operation and method of operating the same
KR102430495B1 (ko) 저장 장치, 호스트 장치 및 그것의 데이터 전송 방법
US20230170002A1 (en) Nonvolatile memory device, controller for controlling the same, storage device having the same, and operating method thereof
US11868647B2 (en) Nonvolatile memory device, with valley search for threshold voltage, memory controller, and reading method of storage device including the same
US20220197510A1 (en) Storage device for executing processing code and operating method of the storage device
JP2022136025A (ja) ストレージ装置
KR20230068945A (ko) 동형 암호 연산을 지원하는 장치 및 그것의 동작 방법
US20230144135A1 (en) Trusted computing device and operating method thereof
US20230135891A1 (en) Storage device including storage controller and operating method
KR102547251B1 (ko) 비휘발성 메모리 장치를 제어하는 제어기, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US20240004762A1 (en) Method of recovering data in storage device using network and storage device performing the same
US20230222219A1 (en) Storage controller, storage system, and method of operating storage device
KR20230068942A (ko) 근사 연산을 지원하는 동형 암호 시스템 및 그것의 동작 방법
EP4258097A1 (en) Operation method of host device and operation method of storage device
US20230376247A1 (en) Embedded storage device, host system having the same, and method of operating the same
US20230035988A1 (en) Storage device, storage system operating method, and computing system

Legal Events

Date Code Title Description
GRNT Written decision to grant