KR102429927B1 - Electronic device for verifying analog output signal, and operating method thereof - Google Patents

Electronic device for verifying analog output signal, and operating method thereof Download PDF

Info

Publication number
KR102429927B1
KR102429927B1 KR1020210099188A KR20210099188A KR102429927B1 KR 102429927 B1 KR102429927 B1 KR 102429927B1 KR 1020210099188 A KR1020210099188 A KR 1020210099188A KR 20210099188 A KR20210099188 A KR 20210099188A KR 102429927 B1 KR102429927 B1 KR 102429927B1
Authority
KR
South Korea
Prior art keywords
signal
analog
electronic device
analog signal
voltage information
Prior art date
Application number
KR1020210099188A
Other languages
Korean (ko)
Inventor
천이우
Original Assignee
주식회사 넥스트칩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 넥스트칩 filed Critical 주식회사 넥스트칩
Priority to KR1020210099188A priority Critical patent/KR102429927B1/en
Application granted granted Critical
Publication of KR102429927B1 publication Critical patent/KR102429927B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00Diagnosis, testing or measuring for television systems or their details
    • H04N17/04Diagnosis, testing or measuring for television systems or their details for receivers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0007Frequency selective voltage or current level measuring
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

The present invention provides an electronic device for verifying an analog output signal and an operation method thereof. According to an embodiment of the present invention, an analog signal includes multiple horizontal lines. A target horizontal line in the multiple horizontal lines includes: a blank area including a horizontal sync area; and an active area indicating object data. The operation method thereof to verify output of the analog signal includes: a step of outputting the analog signal including the target horizontal line; a step of obtaining a digital horizontal synchronization signal corresponding to the target horizontal line of the analog signal; a step of generating an analog feedback signal by feeding back the analog signal which is output; a step of obtaining first voltage information corresponding to the horizontal sync area based on the analog feedback signal and the digital horizontal synchronization signal; a step of obtaining second voltage information corresponding to the active area based on the analog feedback signal and the digital horizontal synchronization signal; and a step of determining whether to normally output the analog signal based on the first voltage information and the second voltage information. Also, various embodiments are possible.

Description

아날로그 출력 신호를 검증하기 위한 전자 장치 및 그 동작방법 {ELECTRONIC DEVICE FOR VERIFYING ANALOG OUTPUT SIGNAL, AND OPERATING METHOD THEREOF}Electronic device for verifying analog output signal and operation method thereof

아래의 실시예들은 아날로그 출력 신호를 검증하는 방법에 관한 것으로, 보다 상세하게는 디지털 신호에 기초하여 아날로그 출력 신호를 검증하는 방법에 관한 것이다.The following embodiments relate to a method of verifying an analog output signal, and more particularly, to a method of verifying an analog output signal based on a digital signal.

영상을 전송하는 방법에는 개-회로(open circuit)를 이용하는 방법 및 폐쇄 회로(closed circuit)를 이용하는 방법이 있을 수 있다. 개-회로를 이용하는 방법은 불 특정의 다수의 사용자에게 영상 신호를 전송해야 하므로, 영상을 전송하기 위해서는 표준화된 방식이 사용될 수 있다. 그에 반해, 폐쇄 회로를 이용하여 영상을 전송하는 방법은 특정의 사용자에게만 영상 신호를 전송하는 것이기 때문에, 특정의 사용자만이 영상 신호를 전송하는 방식을 알고 있을 수 있다. 일반적으로, 폐쇄 회로 시스템에서 사용하는 콤포지트 신호(composite signal)는 아날로그 컬러 텔레비젼에 대한 표준 방식을 따른다. As a method of transmitting an image, there may be a method using an open circuit and a method using a closed circuit. Since the method using the open circuit requires transmitting an image signal to a large number of unspecified users, a standardized method may be used to transmit the image. On the other hand, since the method of transmitting an image using a closed circuit transmits an image signal only to a specific user, only a specific user may know a method of transmitting the image signal. In general, the composite signal used in closed circuit systems follows the standard scheme for analog color television.

관련 선행기술로, 한국 등록특허공보 제10-1552070호(발명의 명칭: 영상 신호 전송 방법 및 장치, 출원인: ㈜앤씨앤)가 있다. 해당 등록특허공보에는 아날로그 영상 신호를 전송하는 기술이 개시된다.As a related prior art, there is Korean Patent Registration No. 10-1552070 (Title of the Invention: Method and Apparatus for Transmitting Video Signals, Applicant: NCN Co., Ltd.). The corresponding registered patent publication discloses a technology for transmitting an analog video signal.

아날로그 신호가 정상적으로 출력되는지 여부를 판단하는 방법으로 출력되는 아날로그 신호의 수평 동기화 신호(H-sync)의 주기가 정확한지 판단하는 방법이 있다. 아날로그 신호의 수평 동기화 신호의 주기를 판단하기 위해서는, 아날로그 신호를 다시 입력으로 받아 샘플링할 수 있는 고성능의 아날로그-디지털 변환기(ADC; analog-digital converter)가 필요하다. 예를 들어, 영상 화소수에 따라 약 54Mhz 내지 300Mhz의 주파수를 지원하는 ADC가 필요할 수 있다.As a method of determining whether the analog signal is normally output, there is a method of determining whether the period of the horizontal synchronization signal (H-sync) of the output analog signal is correct. In order to determine the period of the horizontal synchronization signal of the analog signal, a high-performance analog-digital converter (ADC) capable of receiving and sampling the analog signal as an input again is required. For example, an ADC supporting a frequency of about 54Mhz to 300Mhz may be required depending on the number of image pixels.

다만, 고성능 ADC는 크기가 크고, 칩 내부에서 많은 공간을 차지할 수 있다. 이로 인해 아날로그 신호의 정상 출력 검증 방법으로 고성능 ADC를 사용하는 경우에는 한정된 칩 크기 중 많은 공간이 사용될 수 있다.However, the high-performance ADC is large in size and may occupy a lot of space inside the chip. For this reason, when a high-performance ADC is used as a method for verifying the normal output of an analog signal, a large amount of space among the limited chip size may be used.

일 실시 예에 따르면, 디지털 수평 동기화 신호를 이용하여 아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 전자 장치 및 방법이 제공될 수 있다. According to an embodiment, an electronic device and method for determining whether an analog signal is normally output using a digital horizontal synchronization signal may be provided.

다만, 기술적 과제는 상술한 기술적 과제들로 한정되는 것은 아니며, 또 다른 기술적 과제들이 존재할 수 있다.However, the technical problems are not limited to the above-described technical problems, and other technical problems may exist.

일 실시 예에 따르면, 전자 장치에 의해 수행되는 아날로그 (analog) 신호의 출력 검증 방법에 있어서, 상기 아날로그 신호는 복수의 수평 라인들을 포함하고, 상기 복수의 수평 라인들 중 타겟 수평 라인은 수평 싱크(horizontal sync) 영역을 포함하는 블랭크(blank) 영역 및 대상 데이터(desired data)가 나타나는 액티브(active) 영역을 포함하고, 상기 타겟 수평 라인을 포함하는 상기 아날로그 신호를 출력하는 단계; 상기 아날로그 신호의 상기 타겟 수평 라인에 대응하는 디지털 수평 동기화(digital H-sync) 신호를 획득하는 단계; 상기 출력된 상기 아날로그 신호를 피드백함으로써 아날로그 피드백 신호를 생성하는 단계; 상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여, 상기 수평 싱크 영역에 대응하는 제1 전압 정보를 획득하는 단계; 상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여, 상기 액티브 영역에 대응하는 제2 전압 정보를 획득하는 단계; 및 상기 제1 전압 정보 및 상기 제2 전압 정보에 기초하여 상기 아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 단계를 포함할 수 있다.According to an embodiment, in the method of verifying the output of an analog signal performed by an electronic device, the analog signal includes a plurality of horizontal lines, and a target horizontal line among the plurality of horizontal lines is horizontally synced ( outputting the analog signal including a blank area including a horizontal sync area and an active area in which desired data appears, and including the target horizontal line; obtaining a digital H-sync signal corresponding to the target horizontal line of the analog signal; generating an analog feedback signal by feeding back the outputted analog signal; obtaining first voltage information corresponding to the horizontal sync area based on the analog feedback signal and the digital horizontal synchronization signal; obtaining second voltage information corresponding to the active region based on the analog feedback signal and the digital horizontal synchronization signal; and determining whether the analog signal is normally output based on the first voltage information and the second voltage information.

일 실시 예에 따르면, 상기 디지털 수평 동기화 신호는, 상기 전자 장치 내부에서 생성된 신호; 및 상기 전자 장치의 외부로부터 획득한 신호 중 적어도 어느 하나일 수 있다.According to an embodiment, the digital horizontal synchronization signal may include a signal generated inside the electronic device; and a signal obtained from the outside of the electronic device.

일 실시 예에 따르면, 상기 아날로그 피드백 신호는, 상기 전자 장치에서 출력된 신호를 피드백한 신호; 및 상기 전자 장치에서 출력되고 증폭 또는 변형된 신호를 피드백한 신호중 적어도 어느 하나일 수 있다.According to an embodiment, the analog feedback signal may include a signal fed back of a signal output from the electronic device; and a signal that is output from the electronic device and fed back an amplified or modified signal.

일 실시 예에 따르면, 상기 제1 전압 정보를 획득하는 단계는, 상기 디지털 수평 동기화 신호가 하이(high)에서 로우(low)로 변경되는 시점으로부터 제1 딜레이(delay)만큼 지난 시점의 상기 아날로그 피드백 신호의 전압을 측정하는 단계를 포함할 수 있다.According to an embodiment, the acquiring of the first voltage information may include the analog feedback at a time point when the digital horizontal synchronization signal is changed from high to low by a first delay. It may include measuring the voltage of the signal.

일 실시 예에 따르면, 상기 제1 딜레이는, 상기 아날로그 신호의 규격에 기초하여 미리 결정된(predetermined) 값일 수 있다.According to an embodiment, the first delay may be a predetermined value based on the standard of the analog signal.

일 실시 예에 따르면, 상기 제2 전압 정보를 획득하는 단계는, 상기 디지털 수평 동기화 신호가 로우(low)에서 하이(high)로 변경되는 시점으로부터 제2 딜레이(delay)만큼 지난 시점의 상기 아날로그 피드백 신호의 전압을 측정하는 단계를 포함할 수 있다.According to an embodiment, the acquiring of the second voltage information includes the analog feedback at a time point when the digital horizontal synchronization signal is changed from low to high by a second delay. It may include measuring the voltage of the signal.

일 실시 예에 따르면, 상기 제2 딜레이는, 상기 아날로그 신호의 규격에 기초하여 미리 결정된(predetermined) 값일 수 있다.According to an embodiment, the second delay may be a predetermined value based on the standard of the analog signal.

일 실시 예에 따르면, 상기 제1 전압 정보 및 상기 제2 전압 정보에 기초하여 상기 아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 단계는, 상기 제1 전압 정보가 정상 범위인지 결정하는 단계; 상기 제2 전압 정보가 정상 범위인지 결정하는 단계; 및 상기 제1 전압 정보 및 상기 제2 전압 정보 모두 정상 범위인 경우, 상기 아날로그 신호가 정상적으로 출력된다고 결정하는 단계를 포함할 수 있다.According to an embodiment, determining whether the analog signal is normally output based on the first voltage information and the second voltage information may include: determining whether the first voltage information is in a normal range; determining whether the second voltage information is in a normal range; and determining that the analog signal is normally output when both the first voltage information and the second voltage information are within a normal range.

일 실시 예에 따르면, 상기 전자 장치는 자동차향 영상 전송 시스템, 자율주행 차량(autonomous vehicle) 또는 어드밴스드 운전자 지원 시스템(advanced driver assistance system)을 지원하는 차량에 포함될 수 있다.According to an embodiment, the electronic device may be included in a vehicle supporting an image transmission system for a vehicle, an autonomous vehicle, or an advanced driver assistance system.

일 실시 예에 따르면, 아날로그(analog) 신호의 출력 검증 방법을 수행하는 전자 장치는 컴퓨터로 실행 가능한 명령어들(computer-executable instructions)이 저장된 메모리; 및 상기 메모리에 억세스(access)하여 상기 명령어들을 실행하는 프로세서를 포함하고, 상기 아날로그 신호는 복수의 수평 라인들을 포함하고, 상기 복수의 수평 라인들 중 타겟 수평 라인은 수평 싱크(horizontal sync) 영역을 포함하는 블랭크(blank) 영역 및 대상 데이터(desired data)가 나타나는 액티브(active) 영역을 포함하고, 상기 명령어들은, 상기 타겟 수평 라인을 포함하는 상기 아날로그 신호를 출력하고, 상기 아날로그 신호의 상기 타겟 수평 라인에 대응하는 디지털 수평 동기화(digital H-sync) 신호를 획득하고, 상기 출력된 상기 아날로그 신호를 피드백함으로써 아날로그 피드백 신호를 생성하고, 상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여 상기 수평 싱크 영역에 대응하는 제1 전압 정보를 획득하고, 상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여 상기 액티브 영역에 대응하는 제2 전압 정보를 획득하고, 상기 제1 전압 정보 및 상기 제2 전압 정보에 기초하여 상기 아날로그 신호가 정상적으로 출력되는지 여부를 결정하도록 구성될 수 있다.According to an embodiment, an electronic device for performing a method for verifying output of an analog signal includes a memory in which computer-executable instructions are stored; and a processor that accesses the memory and executes the instructions, wherein the analog signal includes a plurality of horizontal lines, and a target horizontal line of the plurality of horizontal lines forms a horizontal sync region. a blank area including a blank area and an active area in which desired data appears, wherein the commands output the analog signal including the target horizontal line, and the target horizontal line of the analog signal A digital horizontal synchronization (H-sync) signal corresponding to a line is obtained, an analog feedback signal is generated by feeding back the outputted analog signal, and the horizontal sync is performed based on the analog feedback signal and the digital horizontal synchronization signal. Obtaining first voltage information corresponding to an area, obtaining second voltage information corresponding to the active area based on the analog feedback signal and the digital horizontal synchronization signal, and obtaining the first voltage information and the second voltage information It may be configured to determine whether the analog signal is normally output based on .

일 실시 예에 따르면, 상기 디지털 수평 동기화 신호는, 상기 전자 장치 내부에서 생성된 신호; 및 상기 전자 장치의 외부로부터 획득한 신호 중 적어도 어느 하나일 수 있다.According to an embodiment, the digital horizontal synchronization signal may include a signal generated inside the electronic device; and a signal obtained from the outside of the electronic device.

일 실시 예에 따르면, 상기 아날로그 피드백 신호는, 상기 전자 장치에서 출력된 신호를 피드백한 신호; 및 상기 전자 장치에서 출력되고 증폭 또는 변형된 신호를 피드백한 신호중 적어도 어느 하나일 수 있다.According to an embodiment, the analog feedback signal may include a signal fed back of a signal output from the electronic device; and a signal that is output from the electronic device and fed back an amplified or modified signal.

일 실시 예에 따르면, 상기 전자 장치는 피드백 타이밍을 검출하는 피드백 타이밍 검출기(feedback timing detector)를 더 포함하고, 상기 명령어들은, 상기 피드백 타이밍 검출기를 통해 디지털 수평 동기화 신호가 하이(high)에서 로우(low)로 변경되는 시점으로부터 제1 딜레이(delay)만큼 지난 시점의 상기 아날로그 피드백 신호의 전압을 측정하여 상기 제1 전압 정보를 획득하도록 구성될 수 있다.According to an embodiment, the electronic device further includes a feedback timing detector for detecting a feedback timing, and the commands indicate that a digital horizontal synchronization signal is transmitted from high to low through the feedback timing detector. The first voltage information may be obtained by measuring the voltage of the analog feedback signal at a point in time that has passed by a first delay from a point in time when it is changed to low).

일 실시 예에 따르면, 상기 제1 딜레이는, 상기 아날로그 신호의 규격에 기초하여 미리 결정된(predetermined) 값일 수 있다.According to an embodiment, the first delay may be a predetermined value based on the standard of the analog signal.

일 실시 예에 따르면, 상기 전자 장치는 피드백 타이밍을 검출하는 피드백 타이밍 검출기(feedback timing detector)를 더 포함하고, 상기 명령어들은, 상기 피드백 타이밍 검출기를 통해 상기 디지털 수평 동기화 신호가 로우(low)에서 하이(high)로 변경되는 시점으로부터 제2 딜레이(delay)만큼 지난 시점의 상기 아날로그 피드백 신호의 전압을 측정하여 상기 제2 전압 정보를 획득하도록 구성될 수 있다.According to an embodiment of the present disclosure, the electronic device further includes a feedback timing detector configured to detect a feedback timing, and the instructions indicate that the digital horizontal synchronization signal is changed from low to high through the feedback timing detector. The second voltage information may be obtained by measuring the voltage of the analog feedback signal at a time point that has passed by a second delay from a time point changed to high.

일 실시 예에 따르면, 상기 제2 딜레이는, 상기 아날로그 신호의 규격에 기초하여 미리 결정된(predetermined) 값일 수 있다.According to an embodiment, the second delay may be a predetermined value based on the standard of the analog signal.

일 실시 예에 따르면, 상기 명령어들은, 상기 제1 전압 정보가 정상 범위인지 결정하고, 상기 제2 전압 정보가 정상 범위인지 결정하고, 상기 제1 전압 정보 및 상기 제2 전압 정보 모두 정상 범위인 경우 상기 아날로그 신호가 정상적으로 출력된다고 결정하도록 구성될 수 있다.According to an embodiment, the commands determine whether the first voltage information is in a normal range, determine whether the second voltage information is in a normal range, and when both the first voltage information and the second voltage information are in a normal range and determine that the analog signal is normally output.

일 실시 예에 따르면, 상기 전자 장치는 자동차향 영상 전송 시스템, 자율주행 차량(autonomous vehicle) 또는 어드밴스드 운전자 지원 시스템(advanced driver assistance system)을 지원하는 차량에 포함될 수 있다.According to an embodiment, the electronic device may be included in a vehicle supporting an image transmission system for a vehicle, an autonomous vehicle, or an advanced driver assistance system.

일 실시 예에 따르면, 아날로그 (analog) 신호를 출력하는 전자 장치의 기능 제어 방법에 있어서, 상기 아날로그 신호는 복수의 수평 라인들을 포함하고, 상기 복수의 수평 라인들 중 타겟 수평 라인은 수평 싱크(horizontal sync) 영역을 포함하는 블랭크(blank) 영역 및 대상 데이터(desired data)가 나타나는 액티브(active) 영역을 포함하고, 상기 방법은, 상기 타겟 수평 라인을 포함하는 상기 아날로그 신호를 출력하는 단계 ; 상기 아날로그 신호의 상기 타겟 수평 라인에 대응하는 디지털 수평 동기화(digital H-sync) 신호를 획득하는 단계; 상기 출력된 상기 아날로그 신호를 피드백함으로써 아날로그 피드백 신호를 생성하는 단계; 상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여, 상기 수평 싱크 영역에 대응하는 제1 전압 정보를 획득하는 단계; 상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여, 상기 액티브 영역에 대응하는 제2 전압 정보를 획득하는 단계; 상기 제1 전압 정보 및 상기 제2 전압 정보에 기초하여 상기 아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 단계; 및 상기 아날로그 신호가 정상적으로 출력되지 않는다고 결정한 경우, 상기 전자 장치의 사용자에게 노티(notify)하는 단계를 포함할 수 있다.According to an embodiment, in a method for controlling a function of an electronic device outputting an analog signal, the analog signal includes a plurality of horizontal lines, and a target horizontal line among the plurality of horizontal lines is horizontally synchronized. a blank area including a sync area and an active area in which desired data appears, the method comprising: outputting the analog signal including the target horizontal line; obtaining a digital H-sync signal corresponding to the target horizontal line of the analog signal; generating an analog feedback signal by feeding back the outputted analog signal; obtaining first voltage information corresponding to the horizontal sync area based on the analog feedback signal and the digital horizontal synchronization signal; obtaining second voltage information corresponding to the active region based on the analog feedback signal and the digital horizontal synchronization signal; determining whether the analog signal is normally output based on the first voltage information and the second voltage information; and notifying a user of the electronic device when it is determined that the analog signal is not normally output.

아날로그 출력 신호를 검증하는 전자 장치 및 방법이 제공될 수 있다.An electronic device and method for verifying an analog output signal may be provided.

고성능의 ADC 없이 디지털 수평 동기화 신호에 기초하여 아날로그 출력 신호가 정상적으로 출력되는지 여부를 결정하는 전자 장치 및 방법이 제공될 수 있다.An electronic device and method for determining whether an analog output signal is normally output based on a digital horizontal synchronization signal without a high-performance ADC may be provided.

도 1은 일 실시 예에 따른 전자 장치의 블록도이다.
도 2는 일 실시 예에 따른 아날로그 신호가 생성되는 흐름을 도시한다.
도 3은 일 실시 예에 따른 아날로그 신호의 복수의 수평 라인들을 설명하기 위한 도면이다.
도 4는 일 실시 예에 따른 아날로그 신호의 타겟 수평 라인을 설명하기 위한 도면이다.
도 5는 일 실시 예에 따른 디지털 수평 동기화 신호에 기초하여 아날로그 피드백 신호의 전압 정보를 획득하는 방법을 설명하기 위한 도면이다.
도 6은 일 실시 예에 따른 전자 장치의 아날로그 신호의 출력 검증 방법을 설명하기 위한 흐름도이다.
도 7은 일 실시 예에 따른 아날로그 신호의 타겟 수평 라인의 수평 싱크 영역에 대응하는 제1 전압 정보를 획득하는 방법을 설명하기 위한 흐름도이다.
도 8은 일 실시 예에 따른 아날로그 신호의 타겟 수평 라인의 액티브 영역에 대응하는 제2 전압 정보를 획득하는 방법을 설명하기 위한 흐름도이다.
도 9는 일 실시 예에 따른 제1 전압 정보 및 제2 전압 정보에 기초하여 아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 방법을 설명하기 위한 흐름도이다.
도 10은 일 실시 예에 따른 아날로그 신호가 정상적으로 출력되지 않는다고 결정한 경우 전자 장치의 동작을 설명하기 위한 흐름도이다.
도 11은 일 실시 예에 따른 전자 장치를 탑재한 차량을 도시한다.
1 is a block diagram of an electronic device according to an embodiment.
2 illustrates a flow in which an analog signal is generated according to an exemplary embodiment.
3 is a diagram for describing a plurality of horizontal lines of an analog signal according to an exemplary embodiment.
4 is a diagram for describing a target horizontal line of an analog signal according to an exemplary embodiment.
5 is a diagram for explaining a method of acquiring voltage information of an analog feedback signal based on a digital horizontal synchronization signal according to an embodiment.
6 is a flowchart illustrating a method of verifying an output of an analog signal of an electronic device according to an exemplary embodiment.
7 is a flowchart illustrating a method of acquiring first voltage information corresponding to a horizontal sink region of a target horizontal line of an analog signal according to an exemplary embodiment.
8 is a flowchart illustrating a method of acquiring second voltage information corresponding to an active region of a target horizontal line of an analog signal according to an exemplary embodiment.
9 is a flowchart illustrating a method of determining whether an analog signal is normally output based on first voltage information and second voltage information, according to an exemplary embodiment.
10 is a flowchart illustrating an operation of an electronic device when it is determined that an analog signal is not normally output, according to an exemplary embodiment.
11 illustrates a vehicle in which an electronic device is mounted according to an exemplary embodiment.

실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 구현될 수 있다. 따라서, 실제 구현되는 형태는 개시된 특정 실시예로만 한정되는 것이 아니며, 본 명세서의 범위는 실시예들로 설명한 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다.Specific structural or functional descriptions of the embodiments are disclosed for purposes of illustration only, and may be changed and implemented in various forms. Accordingly, the actual implementation form is not limited to the specific embodiments disclosed, and the scope of the present specification includes changes, equivalents, or substitutes included in the technical spirit described in the embodiments.

제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Although terms such as first or second may be used to describe various elements, these terms should be interpreted only for the purpose of distinguishing one element from another. For example, a first component may be termed a second component, and similarly, a second component may also be termed a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.When a component is referred to as being “connected” to another component, it may be directly connected or connected to the other component, but it should be understood that another component may exist in between.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The singular expression includes the plural expression unless the context clearly dictates otherwise. In this specification, terms such as "comprise" or "have" are intended to designate that the described feature, number, step, operation, component, part, or combination thereof exists, and includes one or more other features or numbers, It should be understood that the possibility of the presence or addition of steps, operations, components, parts or combinations thereof is not precluded in advance.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present specification. does not

이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, the same components are assigned the same reference numerals regardless of the reference numerals, and the overlapping description thereof will be omitted.

<아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 전자 장치><Electronic device that determines whether an analog signal is normally output>

도 1은 일 실시 예에 따른 전자 장치의 블록도이다.1 is a block diagram of an electronic device according to an embodiment.

도 1을 참조하면, 아날로그 신호를 검증하는 전자 장치(101)는 통신부(110), 프로세서(120), 메모리(130), 디지털-아날로그 변환기(DAC; digital-analog converter)(140), 아날로그-디지털 변환기(ADC; analog-digital converter)(150), 피드백 타이밍 검출기(160) 및 인터럽트 컨트롤러(170)를 포함할 수 있다. 예를 들어, 전자 장치(101)는 자율 주행 차량 또는 ADAS(advanced driver assistance system)을 지원하는 차량에 포함될 수 있다.Referring to FIG. 1 , the electronic device 101 for verifying an analog signal includes a communication unit 110 , a processor 120 , a memory 130 , a digital-analog converter (DAC) 140 , and an analog-to-analog converter. It may include an analog-digital converter (ADC) 150 , a feedback timing detector 160 , and an interrupt controller 170 . For example, the electronic device 101 may be included in an autonomous driving vehicle or a vehicle supporting an advanced driver assistance system (ADAS).

일 실시 예에 따르면, 통신부(110)는 프로세서(120) 및 메모리(130)와 연결되어 데이터를 송수신할 수 있다. 통신부(110)는 외부의 다른 장치와 연결되어 데이터, 예를 들어 카메라로 촬영된 영상을 수신할 수 있다. 이하에서 "A"를 송수신한다라는 표현은 "A를 나타내는 정보(information) 또는 데이터"를 송수신하는 것을 나타낼 수 있다.According to an embodiment, the communication unit 110 may be connected to the processor 120 and the memory 130 to transmit/receive data. The communication unit 110 may be connected to another external device to receive data, for example, an image captured by a camera. Hereinafter, the expression “transmitting and receiving “A” may indicate transmission and reception of “information or data indicating A”.

일 실시 예에 따르면, 통신부(110)는 전자 장치(101) 내의 회로망(circuitry)으로 구현될 수 있다. 예를 들어, 통신부(110)는 내부 버스(internal bus) 및 외부 버스(external bus)를 포함할 수 있다. 다른 예로, 통신부(110)는 전자 장치(101)과 외부의 장치를 연결하는 요소일 수 있다. 통신부(110)는 인터페이스(interface)일 수 있다. 통신부(110)는 외부의 장치로부터 데이터를 수신하여, 프로세서(120) 및 메모리(130)에 데이터를 전송할 수 있다.According to an embodiment, the communication unit 110 may be implemented as a circuitry in the electronic device 101 . For example, the communication unit 110 may include an internal bus and an external bus. As another example, the communication unit 110 may be an element that connects the electronic device 101 and an external device. The communication unit 110 may be an interface. The communication unit 110 may receive data from an external device and transmit the data to the processor 120 and the memory 130 .

일 실시 예에 따르면, 프로세서(120)는 통신부(110)가 수신한 데이터 및 메모리(130)에 저장된 데이터를 처리할 수 잇다. "프로세서"는 목적하는 동작들(desired operations)을 실행시키기 위한 물리적인 구조를 갖는 회로를 가지는 하드웨어로 구현된 데이터 처리 장치일 수 있다. 예를 들어, 목적하는 동작들은 프로그램에 포함된 코드(code) 또는 컴퓨터로 실행 가능한 명령어들(computer-executable instructions)을 포함할 수 있다. 예를 들어, 하드웨어로 구현된 데이터 처리 장치는 마이크로프로세서(microprocessor), 중앙 처리 장치(central processing unit), 프로세서 코어(processor core), 멀티-코어 프로세서(multi-core processor), 멀티프로세서(multiprocessor), ASIC(Application-Specific Integrated Circuit), FPGA(Field Programmable Gate Array)를 포함할 수 있다.According to an embodiment, the processor 120 may process data received by the communication unit 110 and data stored in the memory 130 . A “processor” may be a data processing device implemented in hardware having circuitry having a physical structure for performing desired operations. For example, desired operations may include code included in a program or computer-executable instructions. For example, a data processing device implemented as hardware includes a microprocessor, a central processing unit, a processor core, a multi-core processor, and a multiprocessor. , an Application-Specific Integrated Circuit (ASIC), and a Field Programmable Gate Array (FPGA).

일 실시 예에 따르면, 프로세서(120)는 메모리(예를 들어, 메모리(130))에 저장된 컴퓨터로 읽을 수 있는 코드(예를 들어, 소프트웨어) 및 프로세서(120)에 의해 유발된 인스트럭션들을 실행할 수 있다.According to an embodiment, the processor 120 may execute computer-readable code (eg, software) stored in a memory (eg, the memory 130 ) and instructions generated by the processor 120 . have.

일 실시 예에 따르면, 메모리(130)는 통신부(110)가 수신한 데이터 및 프로세서(120)가 처리한 데이터를 저장할 수 있다. 예를 들어, 메모리(130)는 프로그램(또는 어플리케이션, 소프트웨어)을 저장할 수 있다. 저장되는 프로그램은 전자 장치(101)에서 출력되는 아날로그 신호가 정상적으로 출력되는지 여부를 결정할 수 있도록 코딩되어 프로세서(120)에 의해 실행 가능한 신텍스(syntax)들의 집합일 수 있다. 일 실시 예에 따르면, 아날로그 신호는 아날로그 영상(image) 신호와 동일한 의미로 사용될 수 있다.According to an embodiment, the memory 130 may store data received by the communication unit 110 and data processed by the processor 120 . For example, the memory 130 may store a program (or an application, software). The stored program may be a set of syntaxes that are coded and executable by the processor 120 to determine whether an analog signal output from the electronic device 101 is normally output. According to an embodiment, the analog signal may be used as the same meaning as the analog image signal.

일 실시 예에 따르면, 메모리(130)는 하나 이상의 휘발성 메모리, 비휘발성 메모리 및 RAM(Random Access Memory), 플래시 메모리, 하드 디스크 드라이브 및 광학 디스크 드라이브를 포함할 수 있다.According to an embodiment, the memory 130 may include one or more of volatile memory, non-volatile memory and random access memory (RAM), flash memory, a hard disk drive, and an optical disk drive.

일 실시 예에 따르면, 메모리(130)는 전자 장치(101)를 동작 시키는 명령어 세트(예를 들어, 소프트웨어)를 저장할 수 있다. 전자 장치(101)를 동작 시키는 명령어 세트는 프로세서(120)에 의해 실행될 수 있다.According to an embodiment, the memory 130 may store an instruction set (eg, software) for operating the electronic device 101 . An instruction set for operating the electronic device 101 may be executed by the processor 120 .

일 실시 예에 따르면, 아날로그 신호는 아날로그 영상 신호일 수 있고, 복수의 수평 라인들이 아날로그 신호에 포함될 수 있다. 복수의 수평 라인들 중 타겟 수평 라인은 수평 싱크(horizontal sync) 영역을 포함하는 블랭크(blank) 영역 및 대상 데이터(desired data)가 나타나는 액티브(active) 영역을 포함할 수 있다. 일 실시 예에 따른 아날로그 영상 신호가 생성되는 과정은 도 2를 참조하여 설명하고, 아날로그 신호의 구성은 도 3을 참조하여 설명한다. 아날로그 신호의 수평 라인의 구성은 도 4를 참조하여 상세히 설명한다.According to an embodiment, the analog signal may be an analog image signal, and a plurality of horizontal lines may be included in the analog signal. Among the plurality of horizontal lines, the target horizontal line may include a blank area including a horizontal sync area and an active area in which desired data appears. A process of generating an analog image signal according to an embodiment will be described with reference to FIG. 2 , and a configuration of the analog signal will be described with reference to FIG. 3 . The configuration of the horizontal line of the analog signal will be described in detail with reference to FIG. 4 .

일 실시 예에 따르면, 프로세서(120)는 통신부(110)를 통해 아날로그 신호를 출력할 수 있다. 아날로그 신호는 전자 장치(101)의 프로세서(120)가 제어하고자 하는 구성으로 전송될 수 있다. 일 실시 예에 따르면, 전자 장치(101)가 자율 주행 차량 또는 ADAS을 지원하는 차량에 포함되는 경우, 아날로그 영상 신호는 객체 인식, 객체 추적을 위해 ADAS 지원 차량에 탑재된 구성(예를 들어, 센서, SoC, 모듈 등)으로 전송될 수 있다. 일 실시 예에 따르면, 프로세서(120)는 출력된 아날로그 신호를 피드백함으로써 아날로그 피드백 신호를 생성할 수 있다. According to an embodiment, the processor 120 may output an analog signal through the communication unit 110 . The analog signal may be transmitted in a configuration to be controlled by the processor 120 of the electronic device 101 . According to an embodiment, when the electronic device 101 is included in an autonomous driving vehicle or a vehicle supporting ADAS, the analog image signal is a component mounted in the ADAS supporting vehicle for object recognition and object tracking (eg, a sensor). , SoC, module, etc.). According to an embodiment, the processor 120 may generate an analog feedback signal by feeding back the output analog signal.

일 실시 예에 따르면, 디지털-아날로그 변환기(140)는 디지털 신호를 아날로그 신호로 변환하고, 변환된 아날로그 신호가 전자 장치(101)를 통해 출력될 수 있다. 디지털-아날로그 변환기(140)는 디지털 신호 처리를 수행하는 디지털 로직 회로(미도시)로부터 디지털 신호를 수신하여 아날로그 신호로 변환할 수 있다. According to an embodiment, the digital-to-analog converter 140 may convert a digital signal into an analog signal, and the converted analog signal may be output through the electronic device 101 . The digital-to-analog converter 140 may receive a digital signal from a digital logic circuit (not shown) performing digital signal processing and convert it into an analog signal.

일 실시 예에 따르면, 프로세서(120)는 디지털-아날로그 변환기(140)에서 변환되기 전의 디지털 신호 중 디지털 수평 동기화(digital H-sync) 신호에 기초하여 아날로그 피드백 신호의 전압을 측정함으로써 아날로그 신호가 정상적으로 출력되는지 여부를 결정할 수 있다. 일 실시 예에 따르면, 디지털 수평 동기화 신호는 전자 장치(101) 내부에서 디지털 아날로그 변환기(140)에서 변환되기 전 디지털 로직(미도시)으로부터 획득될 수 있다. 다른 실시 예에 따르면, 디지털 수평 동기화 신호는 디지털 아날로그 변환기(140)에서 변환되기 전의 디지털 신호가 전자 장치(101)에서 출력되었다가 피드백되어 획득될 수 있다.According to an embodiment, the processor 120 measures the voltage of the analog feedback signal based on a digital horizontal synchronization (digital H-sync) signal among the digital signals before being converted by the digital-to-analog converter 140 so that the analog signal is normally You can decide whether to print or not. According to an embodiment, the digital horizontal synchronization signal may be obtained from digital logic (not shown) before being converted by the digital-to-analog converter 140 inside the electronic device 101 . According to another embodiment, the digital horizontal synchronization signal may be obtained by being fed back after the digital signal before being converted by the digital-to-analog converter 140 is output from the electronic device 101 .

일 실시 예에 따르면, 아날로그 신호는 디지털 아날로그 변환기(140)에서 변환되기 전 디지털 신호에 대응될 수 있다. 아날로그 신호에는 복수의 수평 라인들이 포함되고, 디지털 신호에는 디지털 수평 동기화 신호가 포함될 수 있다. 일 실시 예에 따르면, 프로세서(120)는 아날로그 신호의 대응 디지털 신호 중, 아날로그 신호의 타겟 수평 라인에 대응하는 디지털 수평 동기화 신호를 획득할 수 있다.According to an embodiment, the analog signal may correspond to the digital signal before being converted by the digital-to-analog converter 140 . The analog signal may include a plurality of horizontal lines, and the digital signal may include a digital horizontal synchronization signal. According to an embodiment, the processor 120 may obtain a digital horizontal synchronization signal corresponding to a target horizontal line of the analog signal from among the corresponding digital signals of the analog signal.

일 실시 예에 따르면, 아날로그-디지털 변환기(150)는 아날로그 신호를 피드백받아 생성된 아날로그 피드백 신호의 전압을 측정할 수 있다. 일 실시 예에 따르면, 아날로그 피드백 신호는 전자 장치(101)에서 출력된 아날로그 신호가 피드백된 신호일 수 있다. 또는, 아날로그 피드백 신호는 전자 장치(101)에서 출력된 후 증폭 또는 변형된 신호가 피드백된 신호일 수 있다. 일 실시 예에 따르면, 아날로그-디지털 변환기(150)는 아날로그 신호를 샘플링할 수 있는 고성능의 아날로그-디지털 변환기에 비해 요구 성능이 낮을 수 있고, 크기가 작을 수 있다. 일 실시 예에 따르면, 한정된 크기의 칩 내에서 아날로그-디지털 변환기(150)는 아날로그 신호를 샘플링하기 위한 고성능 아날로그-디지털 변환기보다 작은 공간을 차지할 수 있다.According to an embodiment, the analog-to-digital converter 150 may measure the voltage of the analog feedback signal generated by receiving the analog signal as feedback. According to an embodiment, the analog feedback signal may be a signal to which an analog signal output from the electronic device 101 is fed back. Alternatively, the analog feedback signal may be a signal to which an amplified or modified signal is fed back after being output from the electronic device 101 . According to an embodiment, the analog-to-digital converter 150 may have lower performance requirements and a smaller size than a high-performance analog-to-digital converter capable of sampling an analog signal. According to an embodiment, the analog-to-digital converter 150 may occupy a smaller space than a high-performance analog-to-digital converter for sampling an analog signal in a chip having a limited size.

일 실시 예에 따르면, 피드백 타이밍 검출기(160) 및 인터럽트 컨트롤러(170)는 디지털 수평 동기화 신호에 기초하여, 아날로그 피드백 신호의 전압을 측정하는 타이밍을 결정할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 피드백 타이밍 검출기(160)를 통해 디지털 수평 동기화 신호에서 기준 시점에 대한 타이밍 정보를 획득할 수 있고, 피드백 타이밍 검출기(160)와 연동된 인터럽트 컨트롤러(170)를 통해 인터럽트(interrupt)를 감지함으로써, 아날로그 피드백 신호의 전압을 측정할 시점에 대한 타이밍 정보를 획득할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 피드백 타이밍 검출기(160) 및 인터럽트 컨트롤러(170)를 통해 디지털 수평 동기화 신호를 기준으로 획득한 타이밍 정보에 기초하여 아날로그-디지털 변환기(150)로 아날로그 피드백 신호의 전압을 측정할 수 있다. 일 실시 예에 따른 디지털 수평 동기화 신호에 기초하여 아날로그 피드백 신호의 전압을 측정하는 타이밍을 결정하는 과정은 도 5를 참조하여 상세히 설명한다.According to an embodiment, the feedback timing detector 160 and the interrupt controller 170 may determine the timing of measuring the voltage of the analog feedback signal based on the digital horizontal synchronization signal. According to an embodiment, the processor 120 may acquire timing information for a reference time from the digital horizontal synchronization signal through the feedback timing detector 160 , and the interrupt controller 170 interlocked with the feedback timing detector 160 . By detecting an interrupt through , it is possible to obtain timing information about a time to measure the voltage of the analog feedback signal. According to an embodiment, the processor 120 sends an analog feedback signal to the analog-to-digital converter 150 based on the timing information acquired based on the digital horizontal synchronization signal through the feedback timing detector 160 and the interrupt controller 170 . voltage can be measured. A process of determining a timing for measuring a voltage of an analog feedback signal based on a digital horizontal synchronization signal according to an exemplary embodiment will be described in detail with reference to FIG. 5 .

도 2는 일 실시 예에 따른 아날로그 신호가 생성되는 흐름을 도시한다.2 illustrates a flow in which an analog signal is generated according to an exemplary embodiment.

영상 센서는 장면(scene)을 촬영함으로써 영상을 생성할 수 있다. 영상은 디지털 방식으로 생성된 디지털 프레임일 수 있다. 복수의 프레임들은 디지털 동영상을 구성할 수 있다. 즉, 영상 센서가 복수의 장면들을 촬영함으로써 디지털 동영상을 생성할 수 있다.The image sensor may generate an image by photographing a scene. The image may be a digitally generated digital frame. A plurality of frames may constitute a digital moving picture. That is, the image sensor may generate a digital moving image by capturing a plurality of scenes.

일 측면에 따르면, 영상 센서는 폐쇄회로 텔레비젼(Closed Circuit TeleVision; CCTV) 시스템에 이용되는 영상 촬영 장치일 수 있다. 예를 들어, 영상 센서는 감시 카메라일 수 있다. 일 측면에 따르면, 영상 센서는 ADAS 시스템에 이용되는 영상 촬영 장치일 수 있다. 예를 들어, 영상 센서는 자율 주행 차량 또는 ADAS를 지원하는 차량에 포함되어 차량 주변을 촬영하는 카메라일 수 있다.According to one aspect, the image sensor may be an image capturing device used in a Closed Circuit TeleVision (CCTV) system. For example, the image sensor may be a surveillance camera. According to one aspect, the image sensor may be an image capturing device used in an ADAS system. For example, the image sensor may be a camera included in an autonomous driving vehicle or a vehicle supporting ADAS to photograph the surroundings of the vehicle.

생성된 디지털 영상을 수신기에 제공하기 위한 방법으로는 디지털 방식 및 아날로그 방식이 있다. 디지털 방식은 디지털 영상을 직접적으로 전송하는 방식일 수 있다. 아날로그 방식은 디지털 영상 신호를 아날로그 영상 신호로 변환하고, 아날로그 영상 신호를 전송하는 방식일 수 있다.A method for providing the generated digital image to a receiver includes a digital method and an analog method. The digital method may be a method of directly transmitting a digital image. The analog method may be a method of converting a digital image signal into an analog image signal and transmitting the analog image signal.

도 3은 일 실시 예에 따른 아날로그 신호의 복수의 수평 라인들을 설명하기 위한 도면이다.3 is a diagram for describing a plurality of horizontal lines of an analog signal according to an exemplary embodiment.

도 3을 참조하면, 아날로그 신호에 포함되는 복수의 수평 라인들을 설명하기 위한 디지털 프레임(300)이 도시된다. 디지털 프레임(300)의 적어도 일부는 도 2를 참조하여 설명한 영상 센서가 장면(scene)을 촬영함으로써 생성된 하나의 영상으로 구성될 수 있고, 또는 복수의 영상들로 구성될 수 있다.Referring to FIG. 3 , a digital frame 300 for describing a plurality of horizontal lines included in an analog signal is illustrated. At least a portion of the digital frame 300 may be composed of one image generated by the image sensor described with reference to FIG. 2 capturing a scene, or may be composed of a plurality of images.

아날로그 영상 신호는 실제 영상을 나타내는 액티브 데이터 이외에도 아날로그 영상 신호를 구성하는 다양한 정보들을 더 포함할 수 있다. 예를 들어, 아날로그 영상 신호는 액티브 데이터를 포함하는 액티브 라인 이외에도, 전치 이퀄라이징 펄스, 서레이션 펄스, 후치 이퀄라이징 펄스 등을 나타내는 수평 라인들을 더 포함할 수 있다. 예를 들어, 아날로그 영상 신호의 하나의 액티브 라인에도 액티브 영역 이외에 블랭크를 위한 정보를 더 포함할 수 있다. 이에 따라, 아날로그 영상 신호를 통해 영상을 전송하기 위해서는 장면을 촬영한 정보 이외의 정보들에 대한 디지털 정보가 생성되어야 할 수 있다.The analog image signal may further include various pieces of information constituting the analog image signal in addition to active data representing the actual image. For example, the analog image signal may further include horizontal lines indicating a pre-equalization pulse, a serration pulse, a post-equalization pulse, and the like, in addition to the active line including the active data. For example, one active line of the analog image signal may further include information for a blank in addition to the active area. Accordingly, in order to transmit an image through an analog image signal, digital information for information other than information on capturing a scene may need to be generated.

도 3을 참조하면, 디지털 프레임(300)은 장면을 나타내는 액티브 데이터(350) 및 기타 데이터를 포함할 수 있다. 일 실시 예에 따르면, 디지털 프레임(300)으로부터 아날로그 신호가 생성되고, 아날로그 신호는 복수의 수평 라인들을 포함할 수 있다. 복수의 수평 라인들은 전치 이퀄라이징 펄스, 서레이션 펄스, 후치 이퀄라이징 펄스 및 액티브 라인들로 구성될 수 있다. 전치 이퀄라이징 펄스, 서레이션 펄스, 후치 이퀄라이징 펄스는 수직 블랭크 라인을 구성할 수 있다. 액티브 라인들은 수평 싱크 영역을 포함하는 블랭크 영역 및 액티브 영역을 포함할 수 있다.Referring to FIG. 3 , a digital frame 300 may include active data 350 representing a scene and other data. According to an embodiment, an analog signal is generated from the digital frame 300 , and the analog signal may include a plurality of horizontal lines. The plurality of horizontal lines may include a pre-equalizing pulse, a serration pulse, a post-equalizing pulse, and active lines. A pre-equalizing pulse, a serration pulse, and a post-equalizing pulse may constitute a vertical blank line. The active lines may include a blank area including a horizontal sink area and an active area.

일 실시 예에 따르면, 액티브 데이터(350)에 나타나는 데이터는 영상(예를 들어, 도 2의 영상 센서로 촬영된 장면)으로 제한되지 않고, 사용자가 실질적으로 로딩하고자 하는 대상 데이터(desired data)가 액티브 데이터(350)에 나타날 수 있다. According to an embodiment, data displayed in the active data 350 is not limited to an image (eg, a scene captured by the image sensor of FIG. 2 ), and desired data that the user wants to load is It may appear in active data 350 .

일 실시 예에 따르면, 디지털 프레임(300)에 대응하는 아날로그 신호에는 복수의 수평 라인들이 포함될 수 있고, 도 3의 수평 라인(330)은 아날로그 신호의 수평 라인에 대응하는 디지털 신호일 수 있다. 액티브 데이터(350)는 아날로그 신호의 복수의 액티브 라인들 각각의 액티브 영역들에 대응하는 디지털 신호들로 구성될 수 있다. 수평 라인의 액티브 영역(예: 도 4의 액티브 영역(430))은 도 4를 참조하여 상세히 설명한다.According to an embodiment, the analog signal corresponding to the digital frame 300 may include a plurality of horizontal lines, and the horizontal line 330 of FIG. 3 may be a digital signal corresponding to the horizontal line of the analog signal. The active data 350 may include digital signals corresponding to active regions of each of the plurality of active lines of the analog signal. The active region of the horizontal line (eg, the active region 430 of FIG. 4 ) will be described in detail with reference to FIG. 4 .

디지털 프레임(300)의 최상단으로부터 소정의 높이는 수직 블랭크 라인(320)일 수 있다. 수직 블랭크 라인(320)은 복수 개의 라인들일 수 있다. 수직 블랭크 라인(320)은 복수의 프레임을 구분하기 위해 이용될 수 있다.A predetermined height from the top of the digital frame 300 may be a vertical blank line 320 . The vertical blank line 320 may be a plurality of lines. The vertical blank line 320 may be used to separate a plurality of frames.

디지털 프레임(300) 최좌측으로부터 소정의 간격은 수평 블랭크 라인(340)일 수 있다. 수평 블랭크 라인(340)은 각 수평 라인(330)을 일정한 간격으로 구분하기 위해 이용될 수 있다. 일 실시 예에 따르면, 액티브 데이터(350)에 대해 전술한 바와 같이 아날로그 신호에는 복수의 수평 라인들이 포함될 수 있고, 수평 블랭크(340)는 아날로그 신호의 수평 라인의 블랭크 영역에 대응하는 디지털 신호일 수 있다. 수평 라인의 블랭크 영역(예: 도 4의 블랭크 영역(420))은 도 4를 참조하여 상세히 설명한다.A predetermined distance from the leftmost side of the digital frame 300 may be a horizontal blank line 340 . The horizontal blank line 340 may be used to divide each horizontal line 330 at regular intervals. According to an embodiment, as described above with respect to the active data 350 , the analog signal may include a plurality of horizontal lines, and the horizontal blank 340 may be a digital signal corresponding to a blank area of the horizontal line of the analog signal. . The blank area of the horizontal line (eg, the blank area 420 of FIG. 4 ) will be described in detail with reference to FIG. 4 .

일 실시 예에 따르면, 프로세서(120)는 아날로그 신호의 수평 라인들 중 타겟 수평 라인을 기준으로 아날로그 신호가 정상적으로 출력되는지 여부를 결정할 수 있다. 하나의 수평 라인의 구성은 도 4를 참조하여 상세히 설명한다.According to an embodiment, the processor 120 may determine whether an analog signal is normally output based on a target horizontal line among horizontal lines of the analog signal. The configuration of one horizontal line will be described in detail with reference to FIG. 4 .

도 4는 일 실시 예에 따른 아날로그 신호의 타겟 수평 라인을 설명하기 위한 도면이다.4 is a diagram for describing a target horizontal line of an analog signal according to an exemplary embodiment.

도 4를 참조하면, 도 3을 참조하여 설명한 아날로그 신호의 복수의 수평 라인들 중 타겟 수평 라인(410)이 도시된다. 일 실시 예에 따르면, 타겟 수평 라인(410)은 전자 장치(101)에서 출력되는 아날로그 출력 신호에 포함되는 수평 라인일 수 있다. 다른 실시 예에 따르면, 타겟 수평 라인(410)은 전자 장치(101)에서 출력된 아날로그 출력 신호가 피드백된 아날로그 피드백 신호에 포함되는 수평 라인일 수 있다. Referring to FIG. 4 , a target horizontal line 410 is shown among a plurality of horizontal lines of the analog signal described with reference to FIG. 3 . According to an embodiment, the target horizontal line 410 may be a horizontal line included in an analog output signal output from the electronic device 101 . According to another embodiment, the target horizontal line 410 may be a horizontal line in which the analog output signal output from the electronic device 101 is included in the fed back analog feedback signal.

타겟 수평 라인(410)은 수평 싱크 영역(425)을 포함하는 블랭크 영역(420); 및 대상 데이터가 나타나는 액티브 영역(430)을 포함할 수 있다. 수평 싱크 영역(425)은 영상을 복조할 때 수평 기준 신호를 생성하기 위해 사용될 수 있다. The target horizontal line 410 includes a blank area 420 including a horizontal sink area 425 ; and an active region 430 in which target data appears. The horizontal sync region 425 may be used to generate a horizontal reference signal when demodulating an image.

일 실시 예에 따르면, 프로세서(120)는 아날로그 신호 중 타겟 수평 라인의 액티브 영역(430)에 대상 데이터를 로딩할 수 있다. 예를 들어 아날로그 신호가 아날로그 영상 데이터인 경우, 대상 데이터는 영상 데이터일 수 있다. According to an embodiment, the processor 120 may load target data into the active area 430 of the target horizontal line among the analog signals. For example, when the analog signal is analog image data, the target data may be image data.

일 실시 예에 따르면, 프로세서(120)는 아날로그 신호를 통해 대상 장치를 제어하기 위한 목적이 아닌, 아날로그 신호가 정상적으로 출력되는지 검증하기 위해 테스트 아날로그 신호를 출력할 수 있다. 이 경우 프로세서(120)는 실제 데이터(예를 들어, 영상 데이터)를 액티브 영역(430)에 로딩할 필요 없이 임의의 데이터를 액티브 영역(430)에 로딩하여 아날로그 신호를 출력할 수 있고, 대상 데이터는 임의의 데이터일 수 있다.According to an embodiment, the processor 120 may output a test analog signal to verify whether the analog signal is normally output, not for the purpose of controlling the target device through the analog signal. In this case, the processor 120 may output an analog signal by loading arbitrary data into the active area 430 without the need to load actual data (eg, image data) into the active area 430 , and target data may be any data.

타겟 수평 라인(410)의 블랭크 영역(420) 중 수평 싱크 영역(425) 이후 버스트가 발생할 수 있고, 버스트는 색차 복원 신호일 수 있다. 버스트는 영상을 복조할 때 색상 정보에 대한 위상 및 진폭 참조를 제공할 수 있다.A burst may occur after the horizontal sync area 425 of the blank area 420 of the target horizontal line 410 , and the burst may be a color difference restoration signal. Bursts can provide phase and amplitude references to color information when demodulating images.

일 실시 예에 따르면, 아날로그 영상 신호는 해상도에 따라 정해진 규격이 존재하고, 아날로그 신호에 포함된 수평 라인의 바람직한 파형이 규격에 따라 결정될 수 있다. 예를 들어, 해상도에 따라 아날로그 영상은 HD(High definition, 1,280 × 720), FHD(Full HD, 1,920 × 1,080), QHD(Quad HD, 2,560 × 1,440) 및 UHD(Ultra HD, 3,840 × 2,160) 등으로 구분될 수 있고, 각 영상 별로 수평 라인의 표준 파형이 결정되어 있을 수 있다. 도 4를 참조하면, 수평 라인의 파형(410)에 대해 싱크 영역(425)에 대응하는 싱크 레벨(Sync level) 전압(450), 블랭크 영역(420) 중 싱크 영역(425)이 아닌 영역에 대응하는 블랙 레벨(Black level) 전압(440)의 크기가 아날로그 영상의 규격에 따라 미리 결정되어 있을 수 있다. 수평 라인에 있어서, 액티브 영역(430)에 대응하는 전압의 크기는 규격에 따라 다를 수 있으나 항상 블랙 레벨 전압(440)보다 높다.According to an embodiment, an analog image signal has a standard determined according to a resolution, and a desired waveform of a horizontal line included in the analog signal may be determined according to the standard. For example, depending on the resolution, analog video is HD (High definition, 1,280 × 720), FHD (Full HD, 1,920 × 1,080), QHD (Quad HD, 2,560 × 1,440), and UHD (Ultra HD, 3,840 × 2,160), etc. , and a standard waveform of a horizontal line may be determined for each image. Referring to FIG. 4 , with respect to the waveform 410 of the horizontal line, a sync level voltage 450 corresponding to the sink region 425 corresponds to a region other than the sink region 425 among the blank region 420 . The size of the black level voltage 440 may be predetermined according to the standard of the analog image. In the horizontal line, the magnitude of the voltage corresponding to the active region 430 may vary according to standards, but is always higher than the black level voltage 440 .

일 실시 예에 따르면, 아날로그 신호를 전송하는 전자 장치(101)는 싱크 영역(425)에 대응하는 전압이 싱크 레벨 전압(450)을 기준으로 정상 범위에 포함되는지 여부 및 액티브 영역(430)에 대응하는 전압이 블랙 레벨 전압(440)을 기준으로 정상 범위에 포함되는지 여부에 기초하여 아날로그 신호가 정상적으로 출력되는지를 결정할 수 있다. According to an embodiment, the electronic device 101 transmitting an analog signal determines whether a voltage corresponding to the sink region 425 is within a normal range based on the sink level voltage 450 and corresponds to the active region 430 . It may be determined whether the analog signal is normally output based on whether the voltage to be used falls within a normal range based on the black level voltage 440 .

일 실시 예에 따르면, 프로세서(120)는 도 1을 참조하여 전술한 ADC(150)를 통해 출력된 아날로그 신호를 피드백한 아날로그 피드백 신호의 전압을 측정할 수 있다. 다만, 고성능 ADC가 아닌 ADC(150)를 이용하는 경우 프로세서(120)는 언제 아날로그 피드백 신호의 전압을 측정해야 하는지에 대한 타이밍 정보를 알 수 없으므로, 프로세서(120)는 도 1을 참조하여 전술한 디지털 수평 동기화 신호에 기초하여 언제 아날로그 피드백 신호의 전압을 측정해야 하는지에 대한 타이밍 정보를 획득할 수 있다. 일 실시 예에 따른 디지털 수평 동기화 신호에 기초하여 아날로그 피드백 신호의 전압을 측정하는 방법은 도 5를 참조하여 상세히 설명한다.According to an embodiment, the processor 120 may measure the voltage of the analog feedback signal fed back the analog signal output through the ADC 150 described above with reference to FIG. 1 . However, when using the ADC 150 rather than the high-performance ADC, the processor 120 cannot know the timing information on when to measure the voltage of the analog feedback signal, so the processor 120 uses the above-described digital signal with reference to FIG. Timing information on when to measure the voltage of the analog feedback signal may be obtained based on the horizontal synchronization signal. A method of measuring a voltage of an analog feedback signal based on a digital horizontal synchronization signal according to an embodiment will be described in detail with reference to FIG. 5 .

도 5는 일 실시 예에 따른 디지털 수평 동기화 신호에 기초하여 아날로그 피드백 신호의 전압 정보를 획득하는 방법을 설명하기 위한 도면이다.5 is a diagram for explaining a method of acquiring voltage information of an analog feedback signal based on a digital horizontal synchronization signal according to an embodiment.

도 5를 참조하면, 아날로그 영상 피드백 신호(510) 및 디지털 수평 동기화 신호(520)가 도시된다. 도 1을 참조하여 설명한 바와 같이, 아날로그 영상 피드백 신호(510)는 전자 장치(101)에서 출력된 신호가 피드백된 신호이거나, 전자 장치(101)에서 출력되고 증폭 또는 변형된 신호가 피드백된 신호일 수 있다. 디지털 동기화 신호(520)는 도 1을 참조하여 설명한 디지털-아날로그 변환기(140)에서 변환되기 전의 디지털 신호로부터 생성된 신호이거나, 해당 디지털 신호가 전자 장치(101) 외부로 출력되었다가 피드백된 신호로부터 생성된 신호일 수 있다.Referring to FIG. 5 , an analog image feedback signal 510 and a digital horizontal synchronization signal 520 are illustrated. As described with reference to FIG. 1 , the analog image feedback signal 510 may be a signal from which a signal output from the electronic device 101 is fed back, or a signal from which an amplified or modified signal output from the electronic device 101 is fed back. have. The digital synchronization signal 520 is a signal generated from a digital signal before conversion by the digital-to-analog converter 140 described with reference to FIG. 1 , or is a signal generated from a signal that is fed back after being output to the outside of the electronic device 101 . It may be a generated signal.

도 1을 참조하여 설명한 바와 같이, 디지털 수평 동기화 신호(520)는 아날로그 신호의 타겟 수평 라인에 대응하는 신호일 수 있다. 예를 들어, 전자 장치(101)에서 출력된 제1 아날로그 신호에 대해, 디지털 수평 동기화 신호(520)는 제1 아날로그 신호의 복수 개의 수평 라인들 중 타겟 수평 라인에 대응하는 디지털 신호일 수 있고, 아날로그 피드백 신호(510)는 프로세서(120)가 제1 아날로그 신호를 피드백함으로써 생성된 아날로그 신호일 수 있다.As described with reference to FIG. 1 , the digital horizontal synchronization signal 520 may be a signal corresponding to a target horizontal line of an analog signal. For example, with respect to the first analog signal output from the electronic device 101 , the digital horizontal synchronization signal 520 may be a digital signal corresponding to a target horizontal line among a plurality of horizontal lines of the first analog signal, and may be an analog signal. The feedback signal 510 may be an analog signal generated by the processor 120 feeding back the first analog signal.

일 실시 예에 따르면, 프로세서(120)는 디지털 수평 동기화 신호(520)에 기초하여 아날로그 영상 피드백 신호(510)의 전압을 측정할 수 있다. 프로세서(120)는 디지털 수평 동기화 신호(520)가 하이(high)에서 로우(low)로 변경되는 시점으로부터 제1 딜레이(540)만큼 지난 시점에 아날로그 피드백 신호(510)의 전압을 측정하여 아날로그 피드백 신호(510)의 싱크 영역(예: 도 4의 425)에 대응하는 제1 전압 정보를 획득할 수 있다. 프로세서(120)는 디지털 수평 동기화 신호(520)가 로우(low)에서 하이(high)로 변경되는 시점으로부터 제2 딜레이(550)만큼 지난 시점에 아날로그 피드백 신호(510)의 전압을 측정하여 아날로그 피드백 신호(510)의 액티브 영역(예: 도 4의 430)에 대응하는 제2 전압 정보를 획득할 수 있다.According to an embodiment, the processor 120 may measure the voltage of the analog image feedback signal 510 based on the digital horizontal synchronization signal 520 . The processor 120 measures the voltage of the analog feedback signal 510 at a time point when the digital horizontal synchronization signal 520 is changed from high to low by the first delay 540 and provides analog feedback. First voltage information corresponding to the sink region (eg, 425 of FIG. 4 ) of the signal 510 may be acquired. The processor 120 measures the voltage of the analog feedback signal 510 at a time point when the digital horizontal synchronization signal 520 is changed from low to high by a second delay 550 to provide analog feedback. Second voltage information corresponding to the active region (eg, 430 of FIG. 4 ) of the signal 510 may be acquired.

일 실시 예에 따르면, 프로세서(120)는 도 1을 참조하여 설명한 피드백 타이밍 검출기(160)를 통해 디지털 수평 동기화 신호(520)가 하이에서 로우로 변경되는 시점, 로우에서 하이로 변경되는 시점에 대한 타이밍 정보를 획득할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 피드백 타이밍 검출기(160)와 연동된 인터럽트 컨트롤러(170)를 통해 제1 딜레이(540) 및 제2 딜레이(550) 이후 발생한 인터럽트를 감지함으로써 아날로그 피드백 신호(510)를 측정할 시점에 대한 타이밍 정보를 획득할 수 있다.According to an embodiment, the processor 120 is configured to control a time point at which the digital horizontal synchronization signal 520 changes from high to low and a time point at which it changes from low to high through the feedback timing detector 160 described with reference to FIG. 1 . Timing information can be obtained. According to an embodiment, the processor 120 detects an interrupt generated after the first delay 540 and the second delay 550 through the interrupt controller 170 interlocked with the feedback timing detector 160 to generate an analog feedback signal ( 510) may be obtained timing information for a measurement time point.

도 4를 참조하여 설명한 바와 같이 아날로그 영상의 규격에 따라 파형은 결정되어 있으므로, 아날로그 신호의 싱크 영역의 길이(예: 도 4의 싱크 영역(425)의 길이) 및 액티브 영역의 길이(예: 도 4의 액티브 영역(430)의 길이)는 규격에 따라 결정되어 있을 수 있다. 일 실시 예에 따르면, 제1 딜레이(540)는 아날로그 피드백 신호(510)의 싱크 영역의 길이보다 짧게, 제2 딜레이(550)는 아날로그 피드백 신호(510)의 액티브 영역의 길이보다 짧게 미리 결정되어 있을 수 있다. As described with reference to FIG. 4 , since the waveform is determined according to the standard of the analog image, the length of the sync region (eg, the length of the sync region 425 of FIG. 4 ) and the length of the active region (eg, FIG. The length of the active region 430 of 4) may be determined according to a standard. According to an embodiment, the first delay 540 is shorter than the length of the sync region of the analog feedback signal 510 , and the second delay 550 is predetermined shorter than the length of the active region of the analog feedback signal 510 . there may be

일 실시 예에 따르면, 아날로그 피드백 신호(510)는 피드백된 신호이므로 디지털 수평 동기화 신호(520)보다 지연될 수 있고, 지연 시간(530)이 발생할 수 있다. 다만 지연 시간(530)의 크기는 제1 딜레이(540) 및 제2 딜레이(550)에 비해 무시할 수 있을 만큼 작은 값이므로 영향이 미미할 수 있다.According to an embodiment, since the analog feedback signal 510 is a fed back signal, it may be delayed from the digital horizontal synchronization signal 520 , and a delay time 530 may occur. However, since the size of the delay time 530 is negligibly small compared to the first delay 540 and the second delay 550 , the effect may be insignificant.

일 실시 예에 따르면, 프로세서(120)는 제1 전압 정보가 정상 범위이고, 제2 전압 정보가 정상 범위인 경우 아날로그 영상 신호가 정상적으로 출력된다고 결정할 수 있다. 도 4를 참조하여 설명한 바와 같이, 영상 규격에 따라 블랙 레벨 전압(440) 및 싱크 레벨 전압(예: 도 4의 450)이 결정되어 있을 수 있다. 일 실시 예에 따르면, 프로세서(120)는 제1 전압 정보가 싱크 레벨 전압을 기준으로 정상 범위에 포함되는지 여부 및 제2 전압 정보가 블랙 레벨 전압을 기준으로 정상 범위에 포함되는지 여부를 판단하여 제1 전압 정보 및 제2 전압 정보가 모두 정상 범위에 포함되는 경우 아날로그 신호가 정상적으로 출력된다고 결정할 수 있다.According to an embodiment, when the first voltage information is in the normal range and the second voltage information is in the normal range, the processor 120 may determine that the analog image signal is normally output. As described with reference to FIG. 4 , a black level voltage 440 and a sink level voltage (eg, 450 in FIG. 4 ) may be determined according to an image standard. According to an embodiment, the processor 120 determines whether the first voltage information is included in a normal range based on the sink level voltage and whether the second voltage information is included in the normal range based on the black level voltage, When both the first voltage information and the second voltage information are included in the normal range, it may be determined that the analog signal is normally output.

도 5를 참조하여 프로세서(120)가 디지털 수평 동기화 신호(520)의 하이에서 로우로 변경되는 시점으로부터 제1 딜레이(540)만큼 지난 시점, 로우에서 하이로 변경되는 시점으로부터 제2 딜레이(550)만큼 지난 시점에 아날로그 영상 피드백 신호(510)의 전압을 측정하는 실시예를 설명하였지만, 이에 제한되는 것은 아니다. 예를 들어, 프로세서(120)는 디지털 수평 동기화 신호(520)가 하이에서 로우로 변경되는 시점, 로우에서 하이로 변경되는 시점이 아닌 다른 시점을 기준으로, 제1 딜레이(540) 또는 제2 딜레이(550)가 아닌 다른 딜레이만큼 지난 시점에 아날로그 영상 피드백 신호(510)의 전압을 측정할 수 있다. 프로세서(120)는 디지털 수평 동기화 신호(520)의 타이밍에 기초하여 다양한 타이밍의 아날로그 영상 피드백 신호(510)의 전압 정보를 획득함으로써, 아날로그 신호가 정상적으로 출력되는지 여부를 결정할 수 있다. Referring to FIG. 5 , a second delay 550 from a time point at which the processor 120 changes from high to low of the digital horizontal synchronization signal 520 by a first delay 540 and a time point at which the digital horizontal synchronization signal 520 changes from low to high. Although the embodiment in which the voltage of the analog image feedback signal 510 is measured at a later time point has been described, the present invention is not limited thereto. For example, the processor 120 determines the first delay 540 or the second delay based on a time point other than a time point at which the digital horizontal synchronization signal 520 changes from high to low or a time point at which the digital horizontal synchronization signal 520 changes from low to high. The voltage of the analog image feedback signal 510 may be measured at a time point other than the 550 delay. The processor 120 may determine whether the analog signal is normally output by acquiring voltage information of the analog image feedback signal 510 of various timings based on the timing of the digital horizontal synchronization signal 520 .

<아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 방법><How to determine whether an analog signal is normally output or not>

도 6은 일 실시 예에 따른 전자 장치의 아날로그 신호의 출력 검증 방법을 설명하기 위한 흐름도이다.6 is a flowchart illustrating a method of verifying an output of an analog signal of an electronic device according to an exemplary embodiment.

단계 610 내지 660은 도 1을 참조하여 전술된 전자 장치(101)의 프로세서(120)에 의해 수행될 수 있고, 간결하고 명확한 설명을 위해 도 1 내지 도 5를 참조하여 설명한 내용과 중복되는 내용은 생략될 수 있다.Steps 610 to 660 may be performed by the processor 120 of the electronic device 101 described above with reference to FIG. 1, and for concise and clear explanation, the contents overlapping with those described with reference to FIGS. 1 to 5 are may be omitted.

일 실시 예에 따르면, 단계 610에서 프로세서(120)는 타겟 수평 라인을 포함하는 아날로그 신호를 출력할 수 있다. 도 1을 참조하여 설명한 바와 같이, 프로세서(120)는 디지털-아날로그 변환기(140)에 의해 변환된 아날로그 신호를 통신부(110)를 통해 출력할 수 있다. 아날로그 신호는 전자 장치(101)의 프로세서(120)가 제어하고자 하는 구성으로 전송될 수 있다. 일 실시 예에 따르면, 전자 장치(101)가 자율 주행 차량 또는 ADAS를 지원하는 차량에 포함되는 경우, 아날로그 영상 신호는 객체 인식(object detection), 객체 추적을 위해 ADAS 지원 차량에 탑재된 구성(예를 들어, 센서, SoC, 모듈 등)으로 전송될 수 있다. According to an embodiment, in operation 610 , the processor 120 may output an analog signal including a target horizontal line. As described with reference to FIG. 1 , the processor 120 may output the analog signal converted by the digital-to-analog converter 140 through the communication unit 110 . The analog signal may be transmitted in a configuration to be controlled by the processor 120 of the electronic device 101 . According to an embodiment, when the electronic device 101 is included in an autonomous driving vehicle or a vehicle supporting ADAS, the analog image signal is a component mounted in the ADAS supporting vehicle for object detection and object tracking (eg, for example, to a sensor, SoC, module, etc.).

일 실시 예에 따르면, 단계 620에서 프로세서(120)는 아날로그 신호의 복수의 수평 라인들 중 타겟 수평 라인에 대응하는 디지털 수평 동기화 신호를 획득할 수 있다. 아날로그 신호는 아날로그 영상 신호일 수 있고, 도 2를 참조하여 설명한 바와 같이 복수의 수평 라인들을 포함할 수 있다. 복수의 수평 라인들 중 타겟 수평 라인은 도 3을 참조하여 설명한 바와 같이 싱크 영역, 블랭크 영역, 액티브 영역을 포함할 수 있다. 도 5를 참조하여 설명한 바와 같이, 아날로그 신호는 디지털-아날로그 변환기(140)에서 변환되기 디지털 신호에 대응하고, 디지털 수평 동기화 신호는 디지털 신호에 포함된 신호일 수 있다. 일 실시 예에 따르면, 디지털 수평 동기화 신호는 전자 장치(101) 내부에서 생성된 디지털 신호에 포함되거나, 전자 장치(101)에서 출력되었다가 피드백된 디지털 신호에 포함될 수 있다.According to an embodiment, in operation 620 , the processor 120 may obtain a digital horizontal synchronization signal corresponding to a target horizontal line among a plurality of horizontal lines of the analog signal. The analog signal may be an analog image signal, and may include a plurality of horizontal lines as described with reference to FIG. 2 . As described with reference to FIG. 3 , the target horizontal line among the plurality of horizontal lines may include a sink area, a blank area, and an active area. As described with reference to FIG. 5 , the analog signal may correspond to a digital signal to be converted by the digital-to-analog converter 140 , and the digital horizontal synchronization signal may be a signal included in the digital signal. According to an embodiment, the digital horizontal synchronization signal may be included in a digital signal generated inside the electronic device 101 or may be included in a digital signal output and fed back from the electronic device 101 .

일 실시 예에 따르면, 단계 630에서 프로세서(120)는 출력된 아날로그 신호를 피드백함으로써 아날로그 피드백 신호를 생성할 수 있다. 아날로그 신호는 전자 장치(101)에서 출력된 아날로그 신호가 피드백된 신호 또는 전자 장치(101)에서 출력되고 증폭 또는 변형된 신호가 피드백된 신호일 수 있다.According to an embodiment, in operation 630, the processor 120 may generate an analog feedback signal by feeding back the output analog signal. The analog signal may be a signal from which an analog signal output from the electronic device 101 is fed back or a signal from which an amplified or modified signal output from the electronic device 101 is fed back.

일 실시 예에 따르면, 단계 640에서 프로세서(120)는 도 5를 참조하여 설명한 바와 같이 아날로그 피드백 신호 및 디지털 수평 동기화 신호에 기초하여 아날로그 신호의 타겟 수평 라인의 수평 싱크 영역에 대응하는 제1 전압 정보를 획득할 수 있다. According to an embodiment, in step 640 , the processor 120 performs first voltage information corresponding to the horizontal sync region of the target horizontal line of the analog signal based on the analog feedback signal and the digital horizontal synchronization signal as described with reference to FIG. 5 . can be obtained.

일 실시 예에 따르면, 단계 650에서 프로세서(120)는 도 5를 참조하여 설명한 바와 같이 아날로그 피드백 신호 및 디지털 수평 동기화 신호에 기초하여 아날로그 신호의 타겟 수평 라인의 액티브 영역에 대응하는 제2 전압 정보를 획득할 수 있다. According to an embodiment, in step 650 , the processor 120 receives second voltage information corresponding to the active region of the target horizontal line of the analog signal based on the analog feedback signal and the digital horizontal synchronization signal as described with reference to FIG. 5 . can be obtained

일 실시 예에 따르면, 단계 660에서 프로세서(120)는 도 5를 참조하여 설명한 바와 같이 제1 전압 정보 및 제2 전압 정보에 기초하여 아날로그 신호가 정상적으로 출력되는지 여부를 결정할 수 있다. According to an embodiment, in operation 660 , the processor 120 may determine whether an analog signal is normally output based on the first voltage information and the second voltage information as described with reference to FIG. 5 .

도 7은 일 실시 예에 따른 아날로그 신호의 타겟 수평 라인의 수평 싱크 영역에 대응하는 제1 전압 정보를 획득하는 방법을 설명하기 위한 흐름도이다.7 is a flowchart illustrating a method of acquiring first voltage information corresponding to a horizontal sink region of a target horizontal line of an analog signal according to an exemplary embodiment.

단계 710 내지 720은 도 1을 참조하여 전술된 전자 장치(101)의 프로세서(120)에 의해 수행될 수 있고, 간결하고 명확한 설명을 위해 도 1 내지 도 6을 참조하여 설명한 내용과 중복되는 내용은 생략될 수 있다.Steps 710 to 720 may be performed by the processor 120 of the electronic device 101 described above with reference to FIG. 1, and for concise and clear explanation, the content overlapping with the content described with reference to FIGS. 1 to 6 is may be omitted.

일 실시 예에 따르면, 단계 710 내지 720은 도 6을 참조하여 설명한 제1 전압 정보를 획득하는 단계(예: 도 6의 단계 640)에 대응될 수 있다.According to an embodiment, steps 710 to 720 may correspond to the step of obtaining the first voltage information described with reference to FIG. 6 (eg, step 640 of FIG. 6 ).

일 실시 예에 따르면 단계 710에서 프로세서(120)는 디지털 수평 동기화 신호가 하이에서 로우로 변경되는지 결정할 수 있다. 도 5를 참조하여 설명한 바와 같이, 프로세서(120)는 피드백 타이밍 검출기(160)를 통해 디지털 수평 동기화 신호의 타이밍 정보를 획득할 수 있다.According to an embodiment, in operation 710 , the processor 120 may determine whether the digital horizontal synchronization signal is changed from high to low. As described with reference to FIG. 5 , the processor 120 may acquire timing information of the digital horizontal synchronization signal through the feedback timing detector 160 .

일 실시 예에 따르면 단계 720에서 프로세서(120)는 디지털 수평 동기화 신호가 하이에서 로우로 변경된 시점으로부터 제1 딜레이(예: 도 5의 제1 딜레이(540))만큼 지난 시점의 아날로그 피드백 신호의 전압을 측정함으로써 아날로그 피드백 신호의 싱크 영역에 대응하는 제1 전압 정보를 획득할 수 있다. 도 5를 참조하여 설명한 바와 같이, 프로세서(120)는 인터럽트 컨트롤러(170)를 통해 제1 딜레이만큼 지난 시점에 대한 타이밍 정보를 획득할 수 있고, 아날로그-디지털 변환기(150)를 통해 아날로그 피드백 신호의 전압을 측정할 수 있다.According to an embodiment, in step 720, the processor 120 sets the voltage of the analog feedback signal at a point in time when the digital horizontal synchronization signal is changed from high to low by a first delay (eg, the first delay 540 in FIG. 5 ). The first voltage information corresponding to the sink region of the analog feedback signal may be obtained by measuring . As described with reference to FIG. 5 , the processor 120 may acquire timing information for a time point that has passed by the first delay through the interrupt controller 170 , and the analog feedback signal through the analog-to-digital converter 150 . voltage can be measured.

도 8은 일 실시 예에 따른 아날로그 신호의 타겟 수평 라인의 액티브 영역에 대응하는 제2 전압 정보를 획득하는 방법을 설명하기 위한 흐름도이다.8 is a flowchart illustrating a method of acquiring second voltage information corresponding to an active region of a target horizontal line of an analog signal according to an exemplary embodiment.

단계 810 내지 820은 도 1을 참조하여 전술된 전자 장치(101)의 프로세서(120)에 의해 수행될 수 있고, 간결하고 명확한 설명을 위해 도 1 내지 도 6을 참조하여 설명한 내용과 중복되는 내용은 생략될 수 있다.Steps 810 to 820 may be performed by the processor 120 of the electronic device 101 described above with reference to FIG. 1, and for concise and clear explanation, the contents overlapping with those described with reference to FIGS. may be omitted.

일 실시 예에 따르면, 단계 810 내지 820은 도 6을 참조하여 설명한 제2 전압 정보를 획득하는 단계(예: 도 6의 단계 650)에 대응될 수 있다.According to an embodiment, steps 810 to 820 may correspond to the step of obtaining the second voltage information described with reference to FIG. 6 (eg, step 650 of FIG. 6 ).

일 실시 예에 따르면 단계 810에서 프로세서(120)는 디지털 수평 동기화 신호가 로우에서 하이로 변경되는지 결정할 수 있다. 도 5를 참조하여 설명한 바와 같이, 프로세서(120)는 피드백 타이밍 검출기(160)를 통해 디지털 수평 동기화 신호의 타이밍 정보를 획득할 수 있다.According to an embodiment, in operation 810 , the processor 120 may determine whether the digital horizontal synchronization signal is changed from low to high. As described with reference to FIG. 5 , the processor 120 may acquire timing information of the digital horizontal synchronization signal through the feedback timing detector 160 .

일 실시 예에 따르면 단계 820에서 프로세서(120)는 디지털 수평 동기화 신호가 로우에서 하이로 변경된 시점으로부터 제2 딜레이(예: 도 2의 제2 딜레이(550))만큼 지난 시점의 아날로그 피드백 신호의 전압을 측정함으로써 아날로그 피드백 신호의 액티브 영역에 대응하는 제2 전압 정보를 획득할 수 있다. 도 5를 참조하여 설명한 바와 같이, 프로세서(120)는 인터럽트 컨트롤러(170)를 통해 제2 딜레이만큼 지난 시점에 대한 타이밍 정보를 획득할 수 있고, 아날로그-디지털 변환기(150)를 통해 아날로그 피드백 신호의 전압을 측정할 수 있다.According to an embodiment, in step 820 , the processor 120 sets the voltage of the analog feedback signal at a point in time when the digital horizontal synchronization signal is changed from low to high by a second delay (eg, the second delay 550 in FIG. 2 ). By measuring , second voltage information corresponding to the active region of the analog feedback signal may be obtained. As described with reference to FIG. 5 , the processor 120 may acquire timing information for a time point that has elapsed by the second delay through the interrupt controller 170 , and the analog feedback signal through the analog-to-digital converter 150 . voltage can be measured.

도 9는 일 실시 예에 따른 제1 전압 정보 및 제2 전압 정보에 기초하여 아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 방법을 설명하기 위한 흐름도이다.9 is a flowchart illustrating a method of determining whether an analog signal is normally output based on first voltage information and second voltage information, according to an exemplary embodiment.

단계 910 내지 930은 도 1을 참조하여 전술된 전자 장치(101)의 프로세서(120)에 의해 수행될 수 있고, 간결하고 명확한 설명을 위해 도 1 내지 도 8을 참조하여 설명한 내용과 중복되는 내용은 생략될 수 있다.Steps 910 to 930 may be performed by the processor 120 of the electronic device 101 described above with reference to FIG. 1 , and for concise and clear explanation, the contents overlapping with those described with reference to FIGS. may be omitted.

일 실시 예에 따르면, 단계 910 내지 930은 도 6을 참조하여 설명한 제1 전압 정보 및 제2 전압 정보에 기초하여 아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 단계(예: 도 6의 단계 660)에 대응될 수 있다.According to an embodiment, steps 910 to 930 include determining whether an analog signal is normally output based on the first voltage information and the second voltage information described with reference to FIG. 6 (eg, step 660 of FIG. 6 ). can be matched.

일 실시 예에 따르면, 단계 910에서 프로세서(120)는 제1 전압 정보가 정상 범위인지 결정할 수 있다. 도 5를 참조하여 설명한 바와 같이, 프로세서(120)는 아날로그 신호의 타겟 수평 라인의 수평 싱크 영역에 대응하는 제1 전압 정보가 싱크 레벨 전압(예: 도 4의 싱크 레벨 전압(450))을 기준으로 정상 범위(예: ±10%)에 포함되는지 여부를 결정할 수 있다.According to an embodiment, in operation 910 , the processor 120 may determine whether the first voltage information is within a normal range. As described with reference to FIG. 5 , the processor 120 determines that the first voltage information corresponding to the horizontal sink region of the target horizontal line of the analog signal is based on the sink level voltage (eg, the sink level voltage 450 of FIG. 4 ). to determine whether it is within the normal range (eg, ±10%).

일 실시 예에 따르면, 단계 920에서 프로세서(120)는 제2 전압 정보가 정상 범위인지 결정할 수 있다. 도 5를 참조하여 설명한 바와 같이, 프로세서(120)는 아날로그 신호의 타겟 수평 라인의 액티브 영역에 대응하는 제2 전압 정보가 블랙 레벨 전압(예: 도 4의 블랙 레벨 전압(440))을 기준으로 정상 범위(예: +5% ~ +10%)에 포함되는지 여부를 결정할 수 있다.According to an embodiment, in step 920 , the processor 120 may determine whether the second voltage information is within a normal range. As described with reference to FIG. 5 , the processor 120 determines that the second voltage information corresponding to the active region of the target horizontal line of the analog signal is based on the black level voltage (eg, the black level voltage 440 of FIG. 4 ). You can decide whether it is within the normal range (eg +5% to +10%).

일 실시 예에 따르면, 단계 910 또는 단계 920에서 프로세서(120)가 제1 전압 정보 또는 제2 전압 정보가 정상 범위가 아니라고 결정한 경우, 프로세서(120)는 아날로그 신호가 정상적으로 출력되지 않는다고 결정하고 단계 1010으로 진행될 수 있다.According to an embodiment, when the processor 120 determines that the first voltage information or the second voltage information is not within the normal range in step 910 or step 920 , the processor 120 determines that the analog signal is not normally output and determines in step 1010 . can proceed with

일 실시 예에 따르면, 단계 930에서 프로세서(120)는 제1 전압 정보 및 제2 전압 정보가 모두 정상 범위인 경우 아날로그 신호가 정상적으로 출력된다고 결정할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 아날로그 신호가 정상적으로 출력된다고 결정하고 계속해서 아날로그 신호를 모니터링할 수 있다.According to an embodiment, in operation 930 , the processor 120 may determine that the analog signal is normally output when both the first voltage information and the second voltage information are within the normal range. According to an embodiment, the processor 120 may determine that the analog signal is normally output and continuously monitor the analog signal.

도 10은 일 실시 예에 따른 아날로그 신호가 정상적으로 출력되지 않는다고 결정한 경우 전자 장치의 동작을 설명하기 위한 흐름도이다.10 is a flowchart illustrating an operation of an electronic device when it is determined that an analog signal is not normally output, according to an exemplary embodiment.

단계 1010은 도 1을 참조하여 전술된 전자 장치(101)의 프로세서(120)에 의해 수행될 수 있고, 간결하고 명확한 설명을 위해 도 1 내지 도 9를 참조하여 설명한 내용과 중복되는 내용은 생략될 수 있다.Step 1010 may be performed by the processor 120 of the electronic device 101 described above with reference to FIG. 1 , and for a concise and clear description, content that overlaps with those described with reference to FIGS. 1 to 9 will be omitted. can

일 실시 예에 따르면, 단계 1010은 도 9를 참조하여 설명한 제1 전압 정보가 정상 범위인지 판단하는 단계(예: 도 9의 단계 910) 및 제2 전압 정보가 정상 범위인지 판단하는 단계(예: 도 9의 단계 920)에서 정상 범위가 아니라고 판단된 경우 수행될 수 있다.According to an embodiment, step 1010 includes determining whether the first voltage information described with reference to FIG. 9 is within a normal range (eg, step 910 of FIG. 9 ) and determining whether the second voltage information is within a normal range (eg: It may be performed when it is determined that the range is not in the normal range in step 920 of FIG. 9 .

일 실시 예에 따르면 단계 1010에서, 프로세서(120)는 아날로그 신호가 정상적으로 출력되지 않는다고 결정한 경우, 사용자에게 아날로그 신호의 출력이 비정상임을 노티(notify)할 수 있다. 프로세서(120)는 사용자에게 시각적, 청각적 피드백을 통해 노티할 수 있다.According to an embodiment, in step 1010 , when it is determined that the analog signal is not normally output, the processor 120 may notify the user that the analog signal output is abnormal. The processor 120 may notify the user through visual and auditory feedback.

일 실시 예에 다르면, 전자 장치(101)가 자율 주행 차량 또는 ADAS를 지원하는 차량에 포함되는 경우, 도 1을 참조하여 설명한 바와 같이 아날로그 영상 신호는 객체 인식, 객체 추적을 위해 ADAS 지원 차량에 탑재된 구성(예를 들어, 센서, SoC, 모듈 등)으로 전송될 수 있다. 이러한 경우 단계 1010에서 프로세서(120)는 아날로그 신호가 전송되는 대상 구성에 아날로그 신호의 출력이 비정상임을 알릴 수 있다. According to an embodiment, when the electronic device 101 is included in an autonomous driving vehicle or a vehicle supporting ADAS, as described with reference to FIG. 1 , the analog image signal is mounted on the ADAS supporting vehicle for object recognition and object tracking. configured configuration (eg, sensor, SoC, module, etc.). In this case, in step 1010, the processor 120 may notify the target configuration to which the analog signal is transmitted that the output of the analog signal is abnormal.

일 실시 예에 따르면, 프로세서(120)는 단계 1010에서 아날로그 신호의 출력이 비정상임을 알리고 다시 계속하여 아날로그 신호를 모니터링할 수 있다. 예를 들어, 프로세서(120)는 단계 610으로 돌아가 도 6을 참조하여 설명한 아날로그 신호의 출력 검증 동작을 수행할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 아날로그 신호가 비정상적으로 출력된다고 결정하여 다시 아날로그 출력 신호 검증 동작을 수행하는 경우에는 제1 딜레이(예: 도 5의 제1 딜레이(540)) 및 제2 딜레이(예: 도 5의 제2 딜레이(550)) 값을 변경하여 수행할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 이와 같이 아날로그 신호를 반복적으로 모니터링하여 임계 횟수(예를 들어, 3회) 이상 아날로그 신호가 비정상적으로 출력된다고 결정한 경우 사용자에게 알릴 수 있다.According to an embodiment, the processor 120 may notify that the output of the analog signal is abnormal in step 1010 and continue to monitor the analog signal. For example, the processor 120 may return to step 610 to perform the analog signal output verification operation described with reference to FIG. 6 . According to an embodiment, when the processor 120 determines that the analog signal is abnormally output and performs the analog output signal verification operation again, the first delay (eg, the first delay 540 of FIG. 5 ) and the second delay This may be performed by changing a value of a delay (eg, the second delay 550 of FIG. 5 ). According to an embodiment, the processor 120 may notify the user when it is determined that the analog signal is abnormally output more than a threshold number of times (eg, three times) by repeatedly monitoring the analog signal as described above.

도 11은 일 실시 예에 따른 전자 장치를 탑재한 차량을 도시한다.11 illustrates a vehicle in which an electronic device is mounted according to an exemplary embodiment.

도 11을 참조하면, 도 1 내지 도 10을 참조하여 설명한 전자 장치(101)가 포함되는 차량(1100)이 도시된다. 일 실시 예에 따른 차량(1100)은 운전자로부터의 입력이 거의 없거나 또는 전혀 없는 상황에서도, 인지된 주행 환경에 따라서 자율 모드(autonomous mode)로 주행할 수 있다. 주행 환경은 차량(1100)에 부착 또는 설치된 하나 이상의 센서들을 통해 인지될 수 있다. 예를 들어, 하나 이상의 센서들은 카메라, 라이다(LIDAR), 레이더(RADAR) 및 음성 인식 센서들을 포함할 수 있고, 기재된 예들로 제한되는 것은 아니다. 주행 환경은 도로, 도로의 상태, 차선의 종류, 주변 차량의 유무, 근접한 차량과의 거리, 날씨, 장애물의 유무 등을 포함할 수 있고, 기재된 예들로 제한되는 것은 아니다.Referring to FIG. 11 , a vehicle 1100 including the electronic device 101 described with reference to FIGS. 1 to 10 is shown. The vehicle 1100 according to an exemplary embodiment may drive in an autonomous mode according to a recognized driving environment even in a situation in which there is little or no input from the driver. The driving environment may be recognized through one or more sensors attached or installed in the vehicle 1100 . For example, the one or more sensors may include, but are not limited to, cameras, LIDAR, RADAR, and voice recognition sensors. The driving environment may include a road, a state of a road, a type of a lane, the presence or absence of a nearby vehicle, a distance from a nearby vehicle, weather, the presence or absence of an obstacle, and the like, and is not limited to the described examples.

차량(1100)은 주행 환경을 인식하고, 주행 환경에 적합한 자율 주행 경로를 생성한다. 자율 주행 경로를 따라가도록 자율 주행 차량은 내외부의 기계적인 요소들을 제어한다. 차량(1100)은 자율 주행 경로를 주기적으로 생성할 수 있다.The vehicle 1100 recognizes the driving environment and generates an autonomous driving route suitable for the driving environment. To follow an autonomous path, autonomous vehicles control internal and external mechanical elements. The vehicle 1100 may periodically generate an autonomous driving route.

다른 일 측면에 따른, 차량(1100)은 어드밴스드 운전자 지원 시스템(ADAS)을 이용하여 운전자의 운전을 보조할 수 있다. ADAS는 충돌 위험시 운전자가 제동장치를 밟지 않아도 스스로 속도를 줄이거나 멈추는 자동 긴급제동 시스템(Autonomous Emergency Braking: AEB), 차선 이탈 시 주행 방향을 조절해 차선을 유지하는 주행 조향보조 시스템(Lane Keep Assist System: LKAS), 사전에 정해 놓은 속도로 달리면서도 앞차와 간격을 알아서 유지하는 어드밴스드 스마트 크루즈 컨트롤(Advanced Smart Cruise Control: ASCC), 사각지대 충돌 위험을 감지해 안전한 차로 변경을 돕는 후측방 충돌 회피 지원 시스템(Active Blind Spot Detection: ABSD), 차량 주변 상황을 시각적으로 보여주는 어라운드 뷰 모니터링 시스템(Around View Monitor: AVM) 등을 포함한다.According to another aspect, the vehicle 1100 may assist a driver in driving by using an advanced driver assistance system (ADAS). ADAS is an automatic emergency braking system (AEB) that reduces or stops the speed by itself in case of a collision without the driver stepping on the brake system, and a lane keep assist system (Lane Keep Assist) that adjusts the driving direction in case of a lane departure. System: LKAS), Advanced Smart Cruise Control (ASCC) that maintains a distance from the vehicle in front while driving at a predetermined speed, and supports rear-spot collision avoidance that detects the risk of collision in the blind spot and helps to change into a safe lane It includes an Active Blind Spot Detection (ABSD) system and an Around View Monitor (AVM) system that visually shows the surroundings of the vehicle.

차량(1100)에 포함된 전자 장치(101)는 차량(1100)의 기계적 장치를 제어하여, 자율 주행하거나 운전자의 운전을 보조할 수 있고, 기재된 실시예 이외의 ECU 및 다양한 종류의 컨트롤러나 센서 등에 사용될 수 있다. 전자 장치(110)가 자동적으로 기계적인 요소를 제어하는 것이므로, 제어의 정확성이 아주 중요하다. 예를 들어, 시스템의 제어에 이용되는 클록 오류로 인하여 전자 장치(110)의 의도와는 다른 타이밍에 제어가 수행되는 경우, 사고로 이어질 수 있다.The electronic device 101 included in the vehicle 1100 may control a mechanical device of the vehicle 1100 to autonomously drive or assist a driver in driving, and may include an ECU and various types of controllers or sensors other than the described embodiment. can be used Since the electronic device 110 automatically controls the mechanical elements, the accuracy of the control is very important. For example, if control is performed at a timing different from the intention of the electronic device 110 due to a clock error used to control the system, an accident may occur.

상기의 내용은 ISO 26262 또는 자동차 기능 안전성 국제 표준과 관련이 있다. ISO 26262는 차량(1100)에 탑재되는 E/E (Electric & Electronic) 시스템의 오류로 인한 사고방지를 위해 ISO에서 제정한 자동차 기능 안전 국제 규격이다. ISO 26262는 프로세스 모델과 함께 요구되는 활동, 유무형의 증거물, 그리고 개발과 생산에 사용되는 방식을 정의한다.The above is related to ISO 26262 or the International Standard for Automotive Functional Safety. ISO 26262 is an international standard for automotive functional safety established by ISO to prevent accidents caused by errors in the E/E (Electric & Electronic) system mounted on the vehicle 1100. ISO 26262, together with a process model, defines the activities required, the tangible and intangible evidence, and the methods used in development and production.

일 실시 예에 따르면, 도 1 내지 도 5를 참조하여 설명한 전자 장치(101)가 자율주행 차량 또는 어드밴스드 운전자 지원 시스템을 지원하는 차량에 포함될 수 있고, 도 6 내지 도 10을 참조하여 설명한 전자 장치(101)의 프로세서(120)의 동작은 ISO 26262와 관련하여 차량용 영상 전송시 아날로그 신호의 정상 출력 여부를 결정하는 동작에 대응될 수 있다.According to an embodiment, the electronic device 101 described with reference to FIGS. 1 to 5 may be included in an autonomous driving vehicle or a vehicle supporting the advanced driver assistance system, and the electronic device described with reference to FIGS. 6 to 10 ( The operation of the processor 120 of 101 may correspond to an operation of determining whether an analog signal is normally output when a vehicle image is transmitted in relation to ISO 26262.

이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The embodiments described above may be implemented by a hardware component, a software component, and/or a combination of a hardware component and a software component. For example, the apparatus, methods and components described in the embodiments may include, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable gate (FPGA). array), a programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions, may be implemented using a general purpose computer or special purpose computer. The processing device may execute an operating system (OS) and a software application running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to execution of the software. For convenience of understanding, although one processing device is sometimes described as being used, one of ordinary skill in the art will recognize that the processing device includes a plurality of processing elements and/or a plurality of types of processing elements. It can be seen that may include For example, the processing device may include a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as parallel processors.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may comprise a computer program, code, instructions, or a combination of one or more thereof, which configures a processing device to operate as desired or is independently or collectively processed You can command the device. The software and/or data may be any kind of machine, component, physical device, virtual equipment, computer storage medium or device, to be interpreted by or to provide instructions or data to the processing device. , or may be permanently or temporarily embody in a transmitted signal wave. The software may be distributed over networked computer systems and stored or executed in a distributed manner. Software and data may be stored in a computer-readable recording medium.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 저장할 수 있으며 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. The method according to the embodiment may be implemented in the form of program instructions that can be executed through various computer means and recorded in a computer-readable medium. The computer readable medium may store program instructions, data files, data structures, etc. alone or in combination, and the program instructions recorded on the medium may be specially designed and configured for the embodiment, or may be known and available to those skilled in the art of computer software. have. Examples of the computer-readable recording medium include magnetic media such as hard disks, floppy disks and magnetic tapes, optical media such as CD-ROMs and DVDs, and magnetic such as floppy disks. - includes magneto-optical media, and hardware devices specially configured to store and execute program instructions, such as ROM, RAM, flash memory, and the like. Examples of program instructions include not only machine language codes such as those generated by a compiler, but also high-level language codes that can be executed by a computer using an interpreter or the like.

위에서 설명한 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 또는 복수의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The hardware devices described above may be configured to operate as one or a plurality of software modules to perform the operations of the embodiments, and vice versa.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited drawings, a person skilled in the art may apply various technical modifications and variations based thereon. For example, the described techniques are performed in a different order than the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (20)

전자 장치에 의해 수행되는, 아날로그 (analog) 신호의 출력 검증 방법에 있어서,
상기 아날로그 신호는 복수의 수평 라인들을 포함하고, 상기 복수의 수평 라인들 중 타겟 수평 라인은 수평 싱크(horizontal sync) 영역을 포함하는 블랭크(blank) 영역 및 대상 데이터(desired data)가 나타나는 액티브(active) 영역을 포함하고,
상기 타겟 수평 라인을 포함하는 상기 아날로그 신호를 출력하는 단계;
상기 아날로그 신호의 상기 타겟 수평 라인에 대응하는 디지털 수평 동기화(digital H-sync) 신호를 획득하는 단계;
상기 출력된 상기 아날로그 신호를 피드백함으로써 아날로그 피드백 신호를 생성하는 단계;
상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여, 상기 수평 싱크 영역에 대응하는 제1 전압 정보를 획득하는 단계;
상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여, 상기 액티브 영역에 대응하는 제2 전압 정보를 획득하는 단계; 및
상기 제1 전압 정보 및 상기 제2 전압 정보에 기초하여 상기 아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 단계
를 포함하는,
아날로그 신호의 출력 검증 방법.
A method of verifying the output of an analog signal, performed by an electronic device, comprising:
The analog signal includes a plurality of horizontal lines, and a target horizontal line among the plurality of horizontal lines includes a blank area including a horizontal sync area and an active area in which desired data appears. ) including the area,
outputting the analog signal including the target horizontal line;
obtaining a digital H-sync signal corresponding to the target horizontal line of the analog signal;
generating an analog feedback signal by feeding back the outputted analog signal;
obtaining first voltage information corresponding to the horizontal sync area based on the analog feedback signal and the digital horizontal synchronization signal;
obtaining second voltage information corresponding to the active region based on the analog feedback signal and the digital horizontal synchronization signal; and
determining whether the analog signal is normally output based on the first voltage information and the second voltage information
containing,
How to verify the output of an analog signal.
제1항에 있어서,
상기 디지털 수평 동기화 신호는,
상기 전자 장치 내부에서 생성된 신호; 및
상기 전자 장치의 외부로부터 획득한 신호
중 적어도 어느 하나인,
아날로그 신호의 출력 검증 방법.
According to claim 1,
The digital horizontal synchronization signal is
a signal generated inside the electronic device; and
A signal obtained from the outside of the electronic device
at least one of
How to verify the output of an analog signal.
제1항에 있어서,
상기 아날로그 피드백 신호는,
상기 전자 장치에서 출력된 신호를 피드백한 신호; 및
상기 전자 장치에서 출력되고 증폭 또는 변형된 신호를 피드백한 신호
중 적어도 어느 하나인,
아날로그 신호의 출력 검증 방법.
According to claim 1,
The analog feedback signal is
a signal fed back from the signal output from the electronic device; and
A signal that is output from the electronic device and fed back the amplified or modified signal
at least one of
How to verify the output of an analog signal.
제1항에 있어서,
상기 제1 전압 정보를 획득하는 단계는,
상기 디지털 수평 동기화 신호가 하이(high)에서 로우(low)로 변경되는 시점으로부터 제1 딜레이(delay)만큼 지난 시점의 상기 아날로그 피드백 신호의 전압을 측정하는 단계
를 포함하는,
아날로그 신호의 출력 검증 방법.
According to claim 1,
The step of obtaining the first voltage information includes:
Measuring the voltage of the analog feedback signal at a point in time that has passed by a first delay from a point in time when the digital horizontal synchronization signal is changed from high to low
containing,
How to verify the output of an analog signal.
제4항에 있어서,
상기 제1 딜레이는,
상기 아날로그 신호의 규격에 기초하여 미리 결정된(predetermined) 값인,
아날로그 신호의 출력 검증 방법.
5. The method of claim 4,
The first delay is
A value that is predetermined based on the standard of the analog signal,
How to verify the output of an analog signal.
제1항에 있어서,
상기 제2 전압 정보를 획득하는 단계는,
상기 디지털 수평 동기화 신호가 로우(low)에서 하이(high)로 변경되는 시점으로부터 제2 딜레이(delay)만큼 지난 시점의 상기 아날로그 피드백 신호의 전압을 측정하는 단계
를 포함하는,
아날로그 신호의 출력 검증 방법.
According to claim 1,
Obtaining the second voltage information includes:
Measuring the voltage of the analog feedback signal at a time point that has passed by a second delay from a point in time when the digital horizontal synchronization signal is changed from low to high
containing,
How to verify the output of an analog signal.
제6항에 있어서,
상기 제2 딜레이는,
상기 아날로그 신호의 규격에 기초하여 미리 결정된(predetermined) 값인,
아날로그 신호의 출력 검증 방법.
7. The method of claim 6,
The second delay is
A value that is predetermined based on the standard of the analog signal,
How to verify the output of an analog signal.
제1항에 있어서,
상기 제1 전압 정보 및 상기 제2 전압 정보에 기초하여 상기 아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 단계는,
상기 제1 전압 정보가 정상 범위인지 결정하는 단계;
상기 제2 전압 정보가 정상 범위인지 결정하는 단계; 및
상기 제1 전압 정보 및 상기 제2 전압 정보 모두 정상 범위인 경우, 상기 아날로그 신호가 정상적으로 출력된다고 결정하는 단계
를 포함하는,
아날로그 신호의 출력 검증 방법.
According to claim 1,
The step of determining whether the analog signal is normally output based on the first voltage information and the second voltage information includes:
determining whether the first voltage information is within a normal range;
determining whether the second voltage information is in a normal range; and
determining that the analog signal is normally output when both the first voltage information and the second voltage information are within a normal range
containing,
How to verify the output of an analog signal.
제1항에 있어서,
상기 전자 장치는 자동차향 영상 전송 시스템, 자율주행 차량(autonomous vehicle) 또는 어드밴스드 운전자 지원 시스템(advanced driver assistance system)을 지원하는 차량에 포함되는,
아날로그 신호의 출력 검증 방법.
According to claim 1,
The electronic device is included in a vehicle supporting an image transmission system for a vehicle, an autonomous vehicle, or an advanced driver assistance system,
How to verify the output of an analog signal.
제1항 내지 제9항 중 어느 한 항의 방법을 수행하는 프로그램을 수록한 컴퓨터 판독 가능 기록 매체.
A computer-readable recording medium containing a program for performing the method of any one of claims 1 to 9.
아날로그(analog) 신호의 출력 검증 방법을 수행하는 전자 장치는,
컴퓨터로 실행 가능한 명령어들(computer-executable instructions)이 저장된 메모리; 및
상기 메모리에 억세스(access)하여 상기 명령어들을 실행하는 프로세서
를 포함하고,
상기 아날로그 신호는 복수의 수평 라인들을 포함하고, 상기 복수의 수평 라인들 중 타겟 수평 라인은 수평 싱크(horizontal sync) 영역을 포함하는 블랭크(blank) 영역 및 대상 데이터(desired data)가 나타나는 액티브(active) 영역을 포함하고,
상기 명령어들은,
상기 타겟 수평 라인을 포함하는 상기 아날로그 신호를 출력하고, 상기 아날로그 신호의 상기 타겟 수평 라인에 대응하는 디지털 수평 동기화(digital H-sync) 신호를 획득하고, 상기 출력된 상기 아날로그 신호를 피드백함으로써 아날로그 피드백 신호를 생성하고, 상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여 상기 수평 싱크 영역에 대응하는 제1 전압 정보를 획득하고, 상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여 상기 액티브 영역에 대응하는 제2 전압 정보를 획득하고, 상기 제1 전압 정보 및 상기 제2 전압 정보에 기초하여 상기 아날로그 신호가 정상적으로 출력되는지 여부를 결정
하도록 구성되는,
전자 장치.
An electronic device for performing an output verification method of an analog signal,
a memory in which computer-executable instructions are stored; and
a processor that accesses the memory and executes the instructions
including,
The analog signal includes a plurality of horizontal lines, and a target horizontal line among the plurality of horizontal lines includes a blank area including a horizontal sync area and an active area in which desired data appears. ) including the area,
The commands are
Analog feedback by outputting the analog signal including the target horizontal line, obtaining a digital H-sync signal corresponding to the target horizontal line of the analog signal, and feeding back the outputted analog signal generating a signal, acquiring first voltage information corresponding to the horizontal sync region based on the analog feedback signal and the digital horizontal synchronization signal, and applying the first voltage information to the active region based on the analog feedback signal and the digital horizontal synchronization signal Obtaining corresponding second voltage information, and determining whether the analog signal is normally output based on the first voltage information and the second voltage information
configured to
electronic device.
제11항에 있어서,
상기 디지털 수평 동기화 신호는,
상기 전자 장치 내부에서 생성된 신호; 및
상기 전자 장치의 외부로부터 획득한 신호
중 적어도 어느 하나인,
전자 장치.
12. The method of claim 11,
The digital horizontal synchronization signal is
a signal generated inside the electronic device; and
A signal obtained from the outside of the electronic device
at least one of
electronic device.
제11항에 있어서,
상기 아날로그 피드백 신호는,
상기 전자 장치에서 출력된 신호를 피드백한 신호; 및
상기 전자 장치에서 출력되고 증폭 또는 변형된 신호를 피드백한 신호
중 적어도 어느 하나인,
전자 장치.
12. The method of claim 11,
The analog feedback signal is
a signal fed back from the signal output from the electronic device; and
A signal that is output from the electronic device and fed back the amplified or modified signal
at least one of
electronic device.
제11항에 있어서,
상기 전자 장치는 피드백 타이밍을 검출하는 피드백 타이밍 검출기(feedback timing detector)를 더 포함하고,
상기 명령어들은,
상기 피드백 타이밍 검출기를 통해 디지털 수평 동기화 신호가 하이(high)에서 로우(low)로 변경되는 시점으로부터 제1 딜레이(delay)만큼 지난 시점의 상기 아날로그 피드백 신호의 전압을 측정하여 상기 제1 전압 정보를 획득하도록 구성되는,
전자 장치.
12. The method of claim 11,
The electronic device further comprises a feedback timing detector for detecting feedback timing,
The commands are
The first voltage information is obtained by measuring the voltage of the analog feedback signal at a time point that has elapsed by a first delay from a time point when the digital horizontal synchronization signal is changed from high to low through the feedback timing detector configured to obtain,
electronic device.
제14항에 있어서,
상기 제1 딜레이는,
상기 아날로그 신호의 규격에 기초하여 미리 결정된(predetermined) 값인,
전자 장치.
15. The method of claim 14,
The first delay is
A value that is predetermined based on the standard of the analog signal,
electronic device.
제11항에 있어서,
상기 전자 장치는 피드백 타이밍을 검출하는 피드백 타이밍 검출기(feedback timing detector)를 더 포함하고,
상기 명령어들은,
상기 피드백 타이밍 검출기를 통해 상기 디지털 수평 동기화 신호가 로우(low)에서 하이(high)로 변경되는 시점으로부터 제2 딜레이(delay)만큼 지난 시점의 상기 아날로그 피드백 신호의 전압을 측정하여 상기 제2 전압 정보를 획득하도록 구성되는,
전자 장치.
12. The method of claim 11,
The electronic device further comprises a feedback timing detector for detecting feedback timing,
The commands are
The second voltage information is obtained by measuring the voltage of the analog feedback signal at a time point that has passed by a second delay from a time point when the digital horizontal synchronization signal is changed from low to high through the feedback timing detector configured to obtain
electronic device.
제16항에 있어서,
상기 제2 딜레이는,
상기 아날로그 신호의 규격에 기초하여 미리 결정된(predetermined) 값인,
전자 장치.
17. The method of claim 16,
The second delay is
A value that is predetermined based on the standard of the analog signal,
electronic device.
제11항에 있어서,
상기 명령어들은,
상기 제1 전압 정보가 정상 범위인지 결정하고, 상기 제2 전압 정보가 정상 범위인지 결정하고, 상기 제1 전압 정보 및 상기 제2 전압 정보 모두 정상 범위인 경우 상기 아날로그 신호가 정상적으로 출력된다고 결정
하도록 구성되는,
전자 장치.
12. The method of claim 11,
The commands are
Determine whether the first voltage information is within a normal range, determine whether the second voltage information is within a normal range, and determine that the analog signal is normally output when both the first voltage information and the second voltage information are within a normal range
configured to
electronic device.
제11항에 있어서,
상기 전자 장치는 자동차향 영상 전송 시스템, 자율주행 차량(autonomous vehicle) 또는 어드밴스드 운전자 지원 시스템(advanced driver assistance system)을 지원하는 차량에 포함되는,
전자 장치.
12. The method of claim 11,
The electronic device is included in a vehicle supporting an image transmission system for a vehicle, an autonomous vehicle, or an advanced driver assistance system,
electronic device.
아날로그 (analog) 신호를 출력하는 전자 장치의 기능 제어 방법에 있어서,
상기 아날로그 신호는 복수의 수평 라인들을 포함하고, 상기 복수의 수평 라인들 중 타겟 수평 라인은 수평 싱크(horizontal sync) 영역을 포함하는 블랭크(blank) 영역 및 대상 데이터(desired data)가 나타나는 액티브(active) 영역을 포함하고,
상기 타겟 수평 라인을 포함하는 상기 아날로그 신호를 출력하는 단계 ;
상기 아날로그 신호의 상기 타겟 수평 라인에 대응하는 디지털 수평 동기화(digital H-sync) 신호를 획득하는 단계;
상기 출력된 상기 아날로그 신호를 피드백함으로써 아날로그 피드백 신호를 생성하는 단계;
상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여, 상기 수평 싱크 영역에 대응하는 제1 전압 정보를 획득하는 단계;
상기 아날로그 피드백 신호 및 상기 디지털 수평 동기화 신호에 기초하여, 상기 액티브 영역에 대응하는 제2 전압 정보를 획득하는 단계;
상기 제1 전압 정보 및 상기 제2 전압 정보에 기초하여 상기 아날로그 신호가 정상적으로 출력되는지 여부를 결정하는 단계; 및
상기 아날로그 신호가 정상적으로 출력되지 않는다고 결정한 경우, 상기 전자 장치의 사용자에게 노티(notify)하는 단계
를 포함하는,
전자 장치의 기능 제어 방법.
A method for controlling a function of an electronic device for outputting an analog signal, the method comprising:
The analog signal includes a plurality of horizontal lines, and a target horizontal line among the plurality of horizontal lines includes a blank area including a horizontal sync area and an active area in which desired data appears. ) including the area,
outputting the analog signal including the target horizontal line;
obtaining a digital H-sync signal corresponding to the target horizontal line of the analog signal;
generating an analog feedback signal by feeding back the outputted analog signal;
obtaining first voltage information corresponding to the horizontal sync area based on the analog feedback signal and the digital horizontal synchronization signal;
obtaining second voltage information corresponding to the active region based on the analog feedback signal and the digital horizontal synchronization signal;
determining whether the analog signal is normally output based on the first voltage information and the second voltage information; and
notifying a user of the electronic device when it is determined that the analog signal is not normally output;
containing,
A method of controlling the functions of an electronic device.
KR1020210099188A 2021-07-28 2021-07-28 Electronic device for verifying analog output signal, and operating method thereof KR102429927B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210099188A KR102429927B1 (en) 2021-07-28 2021-07-28 Electronic device for verifying analog output signal, and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210099188A KR102429927B1 (en) 2021-07-28 2021-07-28 Electronic device for verifying analog output signal, and operating method thereof

Publications (1)

Publication Number Publication Date
KR102429927B1 true KR102429927B1 (en) 2022-08-08

Family

ID=82845329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210099188A KR102429927B1 (en) 2021-07-28 2021-07-28 Electronic device for verifying analog output signal, and operating method thereof

Country Status (1)

Country Link
KR (1) KR102429927B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240069379A (en) * 2022-11-11 2024-05-20 주식회사 넥스트칩 Analog video signal transmission/reception method and apparatus for performing the method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268905A (en) * 2004-03-16 2005-09-29 Fujitsu Ten Ltd Image capturing device
KR100532443B1 (en) * 2003-06-19 2005-11-30 삼성전자주식회사 Television receiver and method for detectiong and selectively filtering co-channel inteference
KR101552070B1 (en) * 2014-11-26 2015-09-09 (주) 넥스트칩 Method and apparatus for transmitting video signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532443B1 (en) * 2003-06-19 2005-11-30 삼성전자주식회사 Television receiver and method for detectiong and selectively filtering co-channel inteference
JP2005268905A (en) * 2004-03-16 2005-09-29 Fujitsu Ten Ltd Image capturing device
KR101552070B1 (en) * 2014-11-26 2015-09-09 (주) 넥스트칩 Method and apparatus for transmitting video signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240069379A (en) * 2022-11-11 2024-05-20 주식회사 넥스트칩 Analog video signal transmission/reception method and apparatus for performing the method
KR102706005B1 (en) * 2022-11-11 2024-09-12 주식회사 넥스트칩 Analog video signal transmission/reception method and apparatus for performing the method

Similar Documents

Publication Publication Date Title
US11131753B2 (en) Method, apparatus and computer program for a vehicle
US11741700B2 (en) Imaging apparatus, imaging system, imaging method, and imaging program
JP6633216B2 (en) Imaging device and electronic equipment
DK180393B1 (en) DATA FUSION SYSTEM FOR A VEHICLE EQUIPPED WITH NON-SYNCHRONIZED PERCEPTION SENSORS
US11833979B2 (en) Multi-camera vehicle vision system with data synchronization
US10152890B2 (en) On-vehicle camera device
US10586348B2 (en) Distance measurement device and image capturing control device
US10127456B2 (en) Information processing apparatus that corrects image distortion to set a passage detection line, information processing method, and medium
US10957028B2 (en) Image generation device, image generation method and recording medium
EP2581879B1 (en) Three-frame difference moving target acquisition system and method for target track identification
US10360795B2 (en) Speed limit violation control system and speed limit violation control method
CN111434105B (en) Solid-state imaging element, imaging device, and control method for solid-state imaging element
JP2005143083A (en) Image processing device, operation supporting device, and operation supporting system
JP6743732B2 (en) Image recording system, image recording method, image recording program
KR102429927B1 (en) Electronic device for verifying analog output signal, and operating method thereof
JP2011066657A (en) Device and method for switching back image display
WO2017066956A1 (en) Vehicle surveillance method and apparatus
KR20200081523A (en) Vehicle and control method thereof
US11209517B2 (en) Mobile body detection device, mobile body detection method, and mobile body detection program
US20230377169A1 (en) Image processing apparatus, image processing method, and storage medium
KR101403936B1 (en) Camera system for vehicles
KR101875517B1 (en) Method and apparatus for processing a image
US11394903B2 (en) Imaging apparatus, imaging system, and moving body
US11265497B2 (en) Signal processing apparatus and method, imaging element, and electronic apparatus
WO2022166308A1 (en) Control instruction generation method and device, and control method and device for visual sensor

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant