KR102413026B1 - Rf 신호의 출력 전력 측정을 위한 전력 측정 장치 및 방법 - Google Patents

Abstract

RF 신호의 출력 전력 측정을 위한 전력 측정 장치에 관한 것이며, 전력 측정 장치는, 신호검출부에서 상위 제어부로 전달되는 LTE 변조 신호의 로우데이터를 반복적으로 획득하여 저장부에 저장하는 획득부; 상기 로우데이터의 반복 획득으로 상기 저장부에 누적 저장된 누적 로우데이터에 대하여 산술 연산을 반복적으로 수행하는 연산부; 및 상기 산술 연산의 반복 수행을 기반으로 산출되는 산출값을 상기 LTE 변조 신호에 대응하는 RF 신호의 출력 전력의 크기 값인 것으로 제공하는 제공부를 포함할 수 있다.

Description

RF 신호의 출력 전력 측정을 위한 전력 측정 장치 및 방법 {POWER MEASURING APPARATUS AND METHOD FOR MEASURING THE OUTPUT POWER OF AN RF SIGNAL}

본원은 RF 신호의 출력 전력 측정을 위한 전력 측정 장치 및 방법에 관한 것이다. 특히, 본원은 저속 CPU의 ADC를 이용하여 고속 LTE 신호의 전력을 측정할 수 있는 전력 측정 장치 및 방법에 관한 것이다.

일반적으로 RF 송수신 시스템에서는 RF 신호의 출력 전력을 감시하는 장치가 사용된다.

일반적인 디지털(Digital) FPGA를 사용하는 경우 칩(Chip)의 스피드(Speed)에 의해 고속 모듈레이션(Modulation, 변조), 디모듈레이션(Demodulation, 복조) 등이 가능한 동시에 신호 처리 등의 부가 기능을 수행하며, 중계기 또는 RF 프론트 엔드(Front End)의 출력 전력을 높은 정밀도로 측정하고 센싱하는 것이 가능하다

그러나, 단순한 RF 중계기(Repeater)의 기능을 수행하는 모듈 단위 또는 파워 증폭기(Power Amplifier) 등에 내장되는 출력 전력 센싱부는 비용이나 성능의 제약으로 인해 고속 FPGA를 채용하지 못하는 경우가 대부분이라 할 수 있다.

한편, 이동통신에서 모듈레이션(Modulation) 기법의 대세를 이루고 있는 LTE 신호는 주파수 분할(Frequency Division Duplexing, FDD) 방식과 시분할(Time Division Duplex, TDD) 방식 모두 단위 주기 시간 동안 변조된 신호를 RF 신호로 송/수신하게 되어 있다.

이때, LTE 모듈레이션의 복잡도에 따라 각 단위 시간별 전력 전송 밀도는 달라질 수 있으며, 달라진 신호의 전력 센싱의 기법은 일반적인 전력 센싱의 기법으로 정밀도를 높일 수가 없는 단점이 있다.

본원의 배경이 되는 기술은 한국등록특허공보 제10-1471678호에 개시되어 있다.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 종래에 단순한 RF 중계기의 기능을 수행하는 모듈 단위 또는 파워 증폭기 등에 내장되는 출력 전력 센싱부가 비용이나 성능의 제약으로 인해 고속 FPGA를 채용하지 못하는 경우의 문제를 해소할 수 있는 RF 신호의 출력 전력 측정을 위한 전력 측정 장치 및 방법을 제공하려는 것을 목적으로 한다.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, LTE 모듈레이션의 복잡도에 따라 각 단위 시간별 전력 전송 밀도가 달라질 수 있는데, 달라진 신호의 전력 센싱(측정)의 기법의 경우 일반적인 종래의 전력 측정 기법으로 정밀도를 높일 수 없었던 문제를 해소할 수 있는 RF 신호의 출력 전력 측정을 위한 전력 측정 장치 및 방법을 제공하려는 것을 목적으로 한다.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, CPU(저속 CPU)를 이용하여, 고속의 FPGA를 이용한 RF 전력 측정의 정밀도에 준하는 정밀도로 RF 전력을 측정할 수 있는 RF 신호의 출력 전력 측정을 위한 전력 측정 장치 및 방법을 제공하려는 것을 목적으로 한다.

다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 일 실시예에 따른 RF 신호의 출력 전력 측정을 위한 전력 측정 장치는, 신호검출부에서 상위 제어부로 전달되는 LTE 변조 신호의 로우데이터를 반복적으로 획득하여 저장부에 저장하는 획득부; 상기 로우데이터의 반복 획득으로 상기 저장부에 누적 저장된 누적 로우데이터에 대하여 산술 연산을 반복적으로 수행하는 연산부; 및 상기 산술 연산의 반복 수행을 기반으로 산출되는 산출값을 상기 LTE 변조 신호에 대응하는 RF 신호의 출력 전력의 크기 값인 것으로 제공하는 제공부를 포함할 수 있다.

또한, 상기 획득부는, 동일 시간에 있어서, 높은 데이터 처리 성능을 가진 고속 신호처리기 대비하여 그 보다 상대적으로 낮은 데이터 처리 성능을 가진 저속 CPU를 이용하여 상기 로우데이터를 획득할 수 있다.

또한, 상기 획득부는, 미리 설정된 제1 주기마다 반복 획득되는 로우데이터를 상기 저장부 내 복수의 메모리 영역 각각에 저장할 수 있다.

또한, 상기 연산부는, 상기 누적 로우데이터에 대하여 메모리 단위로 산술 연산을 수행하되, 상기 메모리 단위로의 산술 연산은, 상기 복수의 메모리 영역 중 미리 설정된 개수의 메모리 영역에 로우데이터의 저장이 이루어진 이후에 이루어질 수 있다.

또한, 상기 연산부는, 상기 산술 연산의 수행시 상기 저장부 내 상기 복수의 메모리 영역의 저장 위치를 순차적으로 이동하면서 블록 연산을 수행할 수 있다.

또한, 상기 연산부는, 상기 저장부에 저장되는 로우데이터를 미리 설정된 제2 주기마다 평균하여 획득되는 평균데이터를 평균 저장부에 저장하고, 상기 평균 저장부에 저장된 평균데이터를 미리 설정된 제3 주기마다 합산하여 평균함으로써 산출되는 평균값을 상기 산출값으로서 상기 제공부로 전달할 수 있다.

한편, 본원의 일 실시예에 따른 RF 신호의 출력 전력 측정을 위한 전력 측정 방법은, (a) 신호검출부에서 상위 제어부로 전달되는 LTE 변조 신호의 로우데이터를 반복적으로 획득하여 저장부에 저장하는 단계; (b) 상기 로우데이터의 반복 획득으로 상기 저장부에 누적 저장된 누적 로우데이터에 대하여 산술 연산을 반복적으로 수행하는 단계; 및 (c) 상기 산술 연산의 반복 수행을 기반으로 산출되는 산출값을 상기 LTE 변조 신호에 대응하는 RF 신호의 출력 전력의 크기 값인 것으로 제공하는 단계를 포함할 수 있다.

상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.

전술한 본원의 과제 해결 수단에 의하면, 저속 CPU를 이용한 RF 신호의 출력 전력 측정을 위한 전력 측정 장치 및 방법을 제공함으로써, 종래에 단순한 RF 중계기의 기능을 수행하는 모듈 단위 또는 파워 증폭기 등에 내장되는 출력 전력 센싱부가 비용이나 성능의 제약으로 인해 고속 FPGA를 채용하지 못하는 경우의 문제를 해소할 수 있다.

전술한 본원의 과제 해결 수단에 의하면, 저속 CPU를 이용한 RF 신호의 출력 전력 측정을 위한 전력 측정 장치 및 방법을 제공함으로써, LTE 모듈레이션의 복잡도에 따라 각 단위 시간별 전력 전송 밀도가 달라질 수 있는데, 달라진 신호의 전력 센싱(측정)의 기법의 경우 일반적인 종래의 전력 측정 기법으로 정밀도를 높일 수 없었던 문제를 해소할 수 있다.

전술한 본원의 과제 해결 수단에 의하면, 저속 CPU를 이용한 RF 신호의 출력 전력 측정을 위한 전력 측정 장치 및 방법을 제공함으로써, 고속의 FPGA를 이용한 RF 전력 측정의 정밀도에 준하는(상응하는) 정밀도로 RF 전력을 측정할 수 있다.

전술한 본원의 과제 해결 수단에 의하면, 저속 CPU를 이용한 RF 신호의 출력 전력 측정을 위한 전력 측정 장치 및 방법을 제공함으로써, 저속 CPU의 ADC를 이용하여 고속 LTE 신호의 전력을 효과적으로 측정할 수 있다.

전술한 본원의 과제 해결 수단에 의하면, 저속 CPU를 이용한 RF 신호의 출력 전력 측정을 위한 전력 측정 장치 및 방법을 제공함으로써, 상대적으로 FPGA 등의 고속 신호처리기에 비해, 단위 주기에 대한 전체 로우데이터를 평균하는 기법으로 하여금 정밀도 높은 RF 전력 센싱 값을 획득할 수 있다.

다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다.

도 1은 본원의 일 실시예에 따른 전력 측정 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 LTE 신호의 시간축에서의 신호특성을 설명하기 위한 도면이다.
도 3은 본원의 일 실시예에 따른 전력 측정 장치에 의한 제안된 방법의 동작 과정을 설명하기 위한 도면이다.
도 4 내지 도 7은 각기 다른 LTE 변조 신호의 스펙트럼 파형의 비교 예를 나타낸 도면이다.
도 8은 본원의 일 실시예에 따른 전력 측정 장치를 회로 구조를 기반으로 설명하기 위한 도면이다.
도 9는 본원의 일 실시예에 따른 RF 신호의 출력 전력 측정을 위한 전력 측정 방법에 대한 동작 흐름도이다.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결" 또는 "간접적으로 연결"되어 있는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본원의 일 실시예에 따른 전력 측정 장치(10)의 개략적인 구성을 나타낸 도면이다.

이하에서는 설명의 편의상 본원의 일 실시예에 따른 전력 측정 장치(10)를 설명의 편의상 본 장치(10)라 하기로 한다.

도 1을 참조하면, 본 장치(10)는 RF 신호의 출력 전력 측정을 위한(특히, 출력 전력의 크기를 측정하기 위한) 전력 측정 장치일 수 있다. 이러한 본 장치(10)는 저속 CPU의 ADC를 이용하여 고속 LTE 신호의 전력을 측정할 수 있는 전력 측정 장치라 달리 지칭될 수 있다.

먼저 본 장치(10)에 대하여 개략적으로 설명하면 다음과 같다. 본 장치(10)는 획득부(11), 연산부(12), 제공부(13), 저장부(14) 및 평균 저장부(15)를 포함할 수 있다.

획득부(11)는 신호검출부에서 상위 제어부로 전달되는 LTE 변조 신호의 로우데이터(RAW data)를 반복적으로 획득하여 저장부(14)에 저장할 수 있다. 여기서, 신호검출부와 상위 제어부에 대한 설명은 후술하여 설명하는 도 *을 참조하여 이해될 수 있다.

이때, 획득부(11)는 동일 시간에 있어서, 높은 데이터 처리 성능을 가진 고속 신호처리기 대비하여 그 보다 상대적으로 낮은 데이터 처리 성능을 가진 저속 CPU를 이용하여 로우데이터를 획득할 수 있다. 여기서, 고속 신호처리기는 일예로 고속 FPGA(Field Programmable Gate Array, 필드 프로그래머블 게이트 어레이)일 수 있으나, 이에만 한정되는 것은 아니다.

이에 따르면, 본 장치(10)는 고속 FPGA가 아닌, 저속 CPU를 이용하여 RF 신호의 출력 전력(혹은 고속 LTE 신호의 전력)을 측정할 수 있다.

획득부(11)는 미리 설정된 제1 주기마다 반복 획득되는 로우데이터를 저장부(14) 내 복수의 메모리 영역 각각에 저장할 수 있다. 여기서, 미리 설정된 제1 주기는 예시적으로 10mS 일 수 있다.

이에 따르면, 예시적으로 획득부(11)는 10mS 동안 획득된 100번의 데이터(즉, 100개의 샘플링 데이터로서, 이는 100개의 로우데이터를 의미할 수 있음)를 복수의 메모리 영역 중 제1 메모리 영역에 저장하고, 다음 10mS 동안 획득된 100번의 Data를 복수의 메모리 영역 중 제2 메모리 영역에 저장할 수 있다.

본원에서 본 장치(10)를 설명함에 있어서, 제1 주기 뿐만 아니라 후술하는 제2 주기와 제3 주기를 포함한 주기의 설정 값에 대한 예시는 본원의 이해를 돕기 위한 하나의 예시일 뿐, 이에만 한정되는 것은 아니고, 이러한 주기(제1 주기, 제2 주기, 제3 주기)는 사용자에 의해 다양한 값으로 설정, 변경 될 수 있다.

연산부(12)는 획득부(11)에서의 로우데이터의 반복 획득으로 저장부(14)에 누적 저장된 누적 로우데이터에 대하여 산술 연산을 반복적으로 수행할 수 있다. 여기서, 산술 연산은 덧셈, 뺄셈, 나눗셈, 곱셈, 평균, 버림 및 올림 중 적어도 하나가 포함될 수 있으며, 이에만 한정되는 것은 아니다.

연산부(12)는 저장부(14)에 저장된 누적 로우데이터에 대하여 메모리 단위로 산술 연산을 수행할 수 있다. 이때, 메모리 단위로의 산술 연산은, 복수의 메모리 영역 중 사용자에 의해 미리 설정된 개수의 메모리 영역에 로우데이터의 저장이 이루어진 이후에 이루어질 수 있다.

또한, 연산부(12)는 산술 연산의 수행시 저장부(14) 내 복수의 메모리 영역의 저장 위치를 순차적으로 이동하면서 블록 연산을 수행할 수 있다.

또한, 산술 연산의 수행시 연산부(12)는, 저장부(14)에 저장되는(즉, 저장부 내 복수의 메모리 영역에 저장되는) 로우데이터를 미리 설정된 제2 주기마다 평균하여 획득되는 평균데이터를 평균 저장부(15)에 저장할 수 있다. 이후, 연산부(12)는 평균 저장부(15)에 저장된 평균데이터를 미리 설정된 제3 주기마다 합산하여 평균함으로써 산출되는 평균값을 산출값으로서 제공부(13)로 전달할 수 있다.

이때, 제2 주기와 제3 주기에 대한 설정은 사용자 입력에 의해 다양하게 설정될 수 있다.

제공부(13)는 연산부(12)에서의 산술 연산의 반복 수행을 기반으로 산출되는 산출값을 LTE 변조 신호에 대응하는 RF 신호의 출력 전력의 크기 값인 것으로 제공할 수 있다. 이하에서는 본 장치(10)에 대하여 보다 상세히 설명하기로 한다.

상술한 '발명의 배경이 되는 기술'에서 언급한 바와 같이, 일반적인 디지털(Digital) FPGA를 사용하는 경우 칩(Chip)의 스피드(Speed)에 의해 고속 모듈레이션(Modulation, 변조), 디모듈레이션(Demodulation, 복조) 등이 가능한 동시에 신호 처리 등의 부가 기능을 수행하며, 중계기 또는 RF 프론트 엔드(Front End)의 출력 전력을 높은 정밀도로 측정하고 센싱하는 것이 가능하다

그러나, 단순한 RF 중계기(Repeater)의 기능을 수행하는 모듈 단위 또는 파워 증폭기(Power Amplifier) 등에 내장되는 출력 전력 센싱부는 비용이나 성능의 제약으로 인해 고속 FPGA를 채용하지 못하는 경우가 대부분이라 할 수 있다.

이러한 문제를 해소하고자, 본원은 단위 모듈이나 단순 중계기(Repeater)의 일반 기능을 제어하기 위한 CPU(특히, 저속 CPU)를 이용하여, 고속의 FPGA를 이용한 RF 파워(Power) 센싱(측정)의 정밀도에 준하는 정밀도로 RF 전력을 센싱(측정)할 수 있는 본 장치(10)를 제공하고자 한다. 이를 실현하기 위해, 본 장치(10)에서는 아날로그 디지털 컨버터(ADC)를 내장하고 있는 CPU를 사용해 측정(센싱)이 이루어질 수 있다. 또한, 본 장치(10)에서는 CPU의 ADC를 통해 수집된 로우데이터를 가공 가능한 구조로 재 정의할 수 있는 프로그램이 적용될 수 있다. 이때, 프로그램에 의한 재정의라 함은 일예로 수집된 데이터에 대하여 단순 합계, 평균, 버림 주기 계산 등을 나타내는 것을 의미할 수 있다. 본원에서 RF 전력 센싱은 RF 파워 측정 등이라는 용어로 달리 지칭될 수 있다.

한편, 이동통신에서 모듈레이션(Modulation) 기법의 대세를 이루고 있는 LTE 신호는 주파수 분할(Frequency Division Duplexing, FDD) 방식과 시분할(Time Division Duplex, TDD) 방식 모두 단위 주기 시간 동안 변조된 신호를 RF 신호로 송/수신하게 되어 있다.

이때, LTE 모듈레이션의 복잡도에 따라 각 단위 시간별 전력 전송 밀도는 달라질 수 있으며, 달라진 신호의 전력 센싱의 기법은 일반적인 전력 센싱의 기법으로 정밀도를 높일 수가 없는 단점이 있다.

LTE 이전의 코드분할다중접속(Code-Division Multiple Access, CDMA) 또는 광대역 부호 분할 다중 접속(Wideband Code Division Multiple Access, W-CDMA) 등의 모듈레이션(Modulation, 변조) 기법의 RF 신호는, 단위 시간에 따른 크기가 RMS 적인 추출 방법에 있어서 큰 변동이 없는 신호였다. LTE 신호의 경우, 실시간으로 대역폭(Bandwidth)이나 RB(Resource Block)라고 표현되는 기본 단위 블록의 신호 변화가 크게 발생할 수 있어, 기존의 CDMA/WCDMA 방식의 전력 센싱 방법으로는 정밀도를 높이는 데에 한계가 있다. 즉, 기존의 CDMA/WCDMA 방식의 전력 센싱 방법으로는 정밀도를 높일 수가 없는 문제가 있다.

도 2는 LTE 신호의 시간축에서의 신호특성을 설명하기 위한 도면이다. 도 2에서, 가로축은 시간을 나타내고, 세로축은 센싱 전압 값(측정 전압 값)을 나타낸다.

도 2를 참조하면, 도 2의 그래프에서 LTE 이전의 변조 신호 방식은 도 2의 파란색 부분과 같이 센싱(측정) 전압의 높낮이가 일정한 수준의 특성을 보이는 반면, LTE의 경우에는 도 2의 빨간색 부분과 같이 센싱(측정) 전압의 높낮이가 시간별로 변화됨을 확인할 수 있다.

다시 말해, 도 2에 따르면, 그래프에서 LTE 이전의 변조 신호 방식은 파란색 부분의 높낮이가 일정한 수준의 특성을 보이고 있으나, LTE의 경우 파란색 부분의 높낮이가 시간별로 변화할 수 있는 구조임을 확인할 수 있다.

이러한 이유로, 일반적인 저속 CPU를 이용한 전력 센싱의 기법은 센싱하는 시간축에 따라 랜덤한 센싱(측정) 전압 값을 획득할 수 밖에 없는 문제가 있다.

이러한 문제를 해소하기 위해, 본원은 저속 CPU에 내장된 ADC를 이용하여 시간축별로 변화하는 값(센싱 전압 값)을 고정밀로 획득할 수 있는 저속 CPU의 ADC를 이용한 고속 LTE 신호의 전력 측정 장치로서, 본 장치(10)를 제공하고자 한다.

본 장치(10)는 저속 CPU에 내장된 ADC를 이용하여 시간축별로 변화하는 값을 고 정밀로 획득할 수 있다. 이를 위해, 본 장치(10)는 획득부(11)를 통해 상술한 변화 신호의 특정 단위 주기별로 ADC 로우데이터(RAW 데이터)를 획득하고, 획득한 데이터(로우데이터)를 특정 저장공간(즉, 저장부(11))에 저장 후 연산부(12)가 반복된 주기 획득 신호를 다시 특정 단위 시간으로 평균하여 RF 전력을 측정할 수 있고, 측정된 RF 전력에 대한 정보가 제공부(130를 통해 제공될 수 있다.

이러한 본 장치(10)는 상대적으로 FPGA 등의 고속 신호처리기에 비해, 획득되는 데이터 수는 적을 수는 있으나, 단위 주기에 대한 전체 로우데이터를 평균하는 기법으로 하여금 정밀도 높은 RF 전력 센싱 값을 획득할 수 있다.

이하 본 장치(10)를 설명함에 있어서, 본 장치(10)에 의하여 수행되는 RF 신호의 출력 전력 측정을 위한 전력 측정 방법(혹은, 저속 CPU의 ADC를 이용한 고속 LTE 신호의 전력 측정 방법)은 설명의 편의상 제안된 방법이라 지칭될 수 있다.

본 장치(10)에 의한 제안된 방법의 동작(즉, 본 장치에 의한 CPU의 프로그램 처리 기법의 동작)은 예시적으로 도 3과 같은 구조로 동작 구현이 가능할 수 있다. 즉, 제안된 방법은 일예로 도 3에 도시된 구조를 통하여 동작될 수 있다.

도 3은 본원의 일 실시예에 따른 전력 측정 장치(10)에 의한 제안된 방법의 동작 과정을 설명하기 위한 도면이다

도 3을 참조하면, 본 장치(10)는 일예로 도 3에 도시된 것과 같은 구조로 동작할 수 있다. 본 장치(10)는 일예로 태스크(task)-A가 끝난 후 휴지 후 데이터(로우데이터) 획득을 수행하고, 이를 미리 설정된 제1 주기로 반복 수행할 수 있다. 또한, 본 장치(10)는 도 3에 설명된 바와 같이 동작할 수 있다.

정리하면, 본 장치(10)의 획득부(11)는 CPU의 저속 ADC를 이용하여 로우(RAW)데이터를 수집하는 과정(step1) 및 수집된 로우데이터를 특정 메모리(즉, 저장부(14))에 저장하는 과정(step2)을 수행할 수 있다.

다음으로, 본 장치(10)의 연산부(12)는 특정 메모리(저장부(14))에 저장된 데이터(로우데이터)를 주기적으로 평균하는 과정(step3), 평균된 평균데이터를 메모리(이는 평균 저장부(15)를 의미할 수 있음)에 저장하는 과정(step4), 및 step4에서 저장된 평균데이터를 주기적으로 다시 합산 및 평균하는 과정(step5)을 수행할 수 있다. 이후, 본 장치(10)의 제공부(13)는 step5에서 연산된 값을 이용하여 RF 전력 센싱값에 대한 최종 값을 정의하는 과정(step6)을 수행할 수 있다. 즉, step6에서 제공부(13)는 연산부(12)에서 산출값을 LTE 변조 신호에 대응하는 RF 신호의 출력 전력의 크기 값인 것으로 제공할 수 있다.

이러한 step1 내지 step6에 관한 방법은, 본원의 이해를 돕기 위하여 본 장치(10)의 기본적인 방법을 예시한 것일 뿐, 이에만 한정되는 것은 아니다. 예시적으로, 본 장치(10)는 상술한 CPU의 프로그램 기법으로 고속 FPGA로 직접 획득하는 고속 대용량의 RAW 데이터의 정밀도와 비교하여 비슷한 수준의 정밀도를 획득할 수 있는 기법을 추가로 적용하여 수행할 수 있다. 이러한 추가 적용을 위해 본 장치(10)는 예시적으로 획득된 특정 RAW 데이터가 전체 평균값 보다 지나치게 큰 값이거나, 지나치게 작은 값일 경우 해당 데이터를 버림한 후 나머지 데이터를 이용하여 평균한 값을 사용하는 방법 등을 수행할 수 있다.

본 장치(10)의 보다 상세한 이해를 돕기 위한 추가적인 설명은 다음과 같다.

후술하는 추가 설명에서의 기술 내용은, 스펙트럼 분석기(Spectrum Analyzer)를 이용하여 LTE 신호의 변조 방식에 따른 신호 형태의 변화를 표현하기 위한 예로 사용(이해)될 수 있다. 이때, 신호의 변화를 표현한다는 것의 의미는 본원의 문서상 표기된 파형의 종류나 형태가 표기된 문서로 전체를 국한하지는 않으며, 본 장치(10)의 기술 내용을 설명하기 위한 예시로 사용될 수 있다. 즉, 후술하여 구체적으로 설명되는 예시들 내지 설명들은 본원의 이해를 돕기 위한 하나의 예시일 뿐, 이에만 한정되는 것은 아니다.

아래 도 4 내지 도 7을 참조한 설명은, LTE 20MHz 신호를 기준으로 변조방식(Modulation)의 변화에 의한 특성을 비교하고자 한 것이다. 후술하는 설명에서 RB는 자원 블록(Resource Block)의 약어이며, LTE 변조 신호의 종류를 표현하는 내용을 의미할 수 있다. LTE 신호의 출력 형태의 비교 예는 아래 도 4 내지 도 7를 참조하여 보다 쉽게 이해될 수 있다.

도 4 내지 도 7은 각기 다른 LTE 변조 신호의 스펙트럼 파형의 비교 예를 나타낸 도면이다. 도 4 내지 도 7에는 각 LTE 변조 신호의 종류(유형)에 대하여, 주파수 도메인 신호 특성과 시간 도메인 신호 특성의 그래프 예가 도시되어 있다.

특히, 도 4는 100RB 신호의 스펙트럼 파형 비교를 나타내고, 도 5는 50RB 신호의 스펙트럼 파형 비교를 나타내고, 도 6은 25RB 신호의 스펙트럼 파형 비교를 나타내고, 도 7은 0RB 신호의 스펙트럼 파형 비교를 나타낸다.

도 4 내지 도 7을 참조하면, 각 RB에 따라, 스펙트럼(Spectrum)에서 보여주는 주파수 도메인(Frequency Domain)의 특성 그래프와 시간 도메인(Time Domain)의 특성 그래프가 100RB, 50RB, 25RB, 0RB로 변경됨에 따라 전체 신호의 유무가 점점 더 빈번하게 변경됨을 확인할 수 있다. 이에 따르면, 이와 같이 100RB 신호는 100% 신호 점유를 하고 있다고 이해될 수 있고, 0RB의 경우에는 최소로 필요한 정보만 신호 점유를 하고 있고 나머지 구간에서는 신호 점유가 거의 없다고 이해될 수 있다. 상술한 도 4 내지 도 7에서 예시한 LTE 신호의 경우, 주기적으로 RB의 점유 형태가 반복해서 송출되는 변조 신호 구조를 반복하는 신호 특성을 가질 수 있다.

도 4 내 지 도 7에서, 시간 도메인(Time Domain)을 기준으로 각 RB에 대해서 비교해 보면, RB 변화에 따른 신호의 순간적인 변화의 특성이 주파수 도메인(Frequency Domain)을 기준으로 했을 때보다 더 명확하게 구분되어 짐을 확인할 수 있다.

한편, 본원에서 제안하는 본 장치(10)에 의한 제안된 방법을 회로적인 구조 측면에서 예를 들어 설명하면, 이는 본 장치(10)의 기술을 회로적인 구조 측면에서 예를 들어 설명하면, 도 8에 도시된 회로 구조의 예를 기반으로 보다 쉽게 이해될 수 있다.

도 8은 본원의 일 실시예에 따른 전력 측정 장치(10)를 회로 구조를 기반으로 설명하기 위한 도면이다.

도 8을 참조하면, 본 장치(10)는 일예로 도 8에 도시된 것과 같은 구조를 가지는 회로 구조(회로도)에 적용될 수 있다. 이러한 본 장치(10)는 RF 송수신 시스템에서 RF 신호의 출력 전력을 감시하는 데에 적용될 수 있다. 본 장치(10)는 중계기 또는 RF 프론트 엔드에 연결되어 출력 전력을 측정할 수 있다. 이에 따르면, 예시적으로 도 8에서의 회로 구조는 RF 프론트 엔드나 중계기의 회로 구조의 예를 나타낼 수 있다. 혹은 도 8에 도시된 회로 구조는 RF 송수신단의 회로 구조의 예를 나타낼 수 있다.

도 8의 회로 구조(회로도)에는 신호입력부(21), 신호증폭부(22), 신호분배부(23), 신호필터부(24), 신호출력부(25), 신호검출부(26) 및 상위 제어부(27)를 포함할 수 있다.

이를 참조하여 예를 들면, 신호입력부(21)에는 변조 기법이 바뀌는 신호가 입력될 수 있다. 즉, 신호입력부(21)에는 변조기법으로 바뀐 신호(RF 신호)가 입력될 수 있다. 신호입력부(21)에 입력된 신호(즉, RF 변조 신호, 혹은 LTE 변조 신호)는 신호증폭부(22)를 통해서 이득을 증가시키고 동시에 출력 전력을 증가시키는 처리가 이루어질 수 있다. 신호증폭부(22)에 의해 이득 증가와 출력 전력 증가가 이루어진 신호에 대하여, 주 신호는 신호분배부(23)를 통하여 신호필터부(24)를 거쳐 신호출력부(25)로 송출될 수 있으며, 한편으로는 신호출력부(25)로 송출되는 신호의 크기를 확인하기 위해 신호분배부(23)의 다른 경로를 통해 신호검출부(26)로 전달될 수 있다.

신호검출부(26)는 입력된 변조 신호의 RF 파워(Power)(혹은 RF 전력)와 비례하여 전압의 형태로 상위 제어부(27)로 정보 전달을 수행할 수 있다. 이때, 신호검출부(26)의 전압 출력 특성은 도 4 내지 도 7을 참조하여 설명한 상술한 RB 변환에 따른 시간 도메인(Time Domain)의 신호 특성과 동일한 형태로 검출 전압을 상위 제어부(27)로 전달하게 될 수 있다.

이러한 신호 처리 구조(회로 구조)에 있어서, 본원은 신호검출부(26)를 통하여 상위 제어부(27)로 전달되는 실시간 고속 변환되는 신호를, 고속의 FPGA를 사용하지 않고 이와 준하는(이와 유사한 수준을 보이는) 정밀도를 구현해 낼 수 있는 전력 측정 장치(본 장치, 10)를 제공하고자 한다. 즉, 본 장치(10)는 상위 제어부(27)로서 고속의 FPGA가 아닌 저속 CPU를 사용하여 실시간 고속 변환되는 신호(고속 LTE 신호)의 출력 전력의 크기를 측정하고자 한다.

시간 도메인(Time Domain)의 신호주기가 mS 단위로 주기 변환하는 신호의 특성을 고려할 때, 고속의 FPGA를 이용하는 경우 통상 ADC 샘플링(Sample)의 주기는 nS 단위의 데이터(Data)의 획득이 가능하다고 할 수 있다.

고속의 FPGA의 경우에는 FPGA를 이용하여 변조된 신호를 복조하거나 재 변조가 가능하게 구현하는 목적으로 사용하는 경우도 있으며, 이와 같은 고속 성능의 경우 획득되는 로우데이터(RAW Data)의 개수는 전력의 크기를 분석하기 위한 충분한 로우데이터(RAW Data)를 획득하는데 무리가 없다고 할 수 있다(충분하다고 할 수 있다).

즉, 일예로 고속의 FPGA를 상위 제어부(27)로 사용하면서 FPGA의 ADC 로 데이터(Data)를 획득하는 경우에는 시간 도메인 또는 주파수 도메인에서 변화하는 신호의 특징을 주기의 변화와 관계 없이 최소 샘플링(Sample) 시간당 하나씩 추출 하는 기법에 크게 문제가 되지 않고, 이는 전체 신호 주기에 대해 획득된 데이터를 별도의 소프트웨어(Software)적인 가공을 통해 최대치 추출, 최소치 추출, 평균치 연산 등이 가능함을 의미할 수 있다.

이와 달리, 본 장치(10)와 같이 저속의 CPU를 상위 제어부(27)로 사용하면서 CPU의 ADC를 이용하여 데이터를 획득하는 경우에는, 고속 FPGA를 상위 제어부(27)로 사용할 때에 비하여, 단위 시간에 획득할 수 있는 로우데이터의 수가 상대적으로 상당히 적은(아주 작은) 수량의 샘플링 데이터(Sample Data)를 획득할 수 밖에 없다고 할 것이다. 즉, 저속 CPU를 이용하는 경우에는 고속 FPGA를 이용할 때 보다 획득되는 로우데이터의 수(로우데이터에 대한 샘플링 데이터의 획득 수)가 상대적으로 적을 수 있다.

또한, 고속의 FPGA를 사용하는 경우, 상술한 바와 같이 전체 신호에 대해서 다른 신호로의 가공 또는 신호의 변조 신호를 복조 신호로 변환하거나 복조 신호를 변조하거나 원 신호의 특성과 동일하게 신호를 전달해야 할 필요가 있으나, CPU를 이용하여 신호의 크기에 대해서 정의하기 위한 목적으로 사용하면 상술한 내용과 같이(즉, 제안된 방법과 같이) 전체 신호 변환 주기에 대해서 신호의 크기를 유추 또는 실제 신호의 크기를 주기적으로 근사화 시킬 수 있는 기법을 사용하면 된다.

이러한 기법을 적용할 수 있는 이유(즉, 제안된 방법이 실현 가능한 이유)는, 신호가 주기성을 가지고 변화하고 있고, 실제 신호의 크기나 변환 특성은 아주 짧은 시간에 이루어 지기도 하지만 특정 주기를 가지고 반복적으로 변화하는 신호인 점을 고려하면, 반복적이고 주기적인 신호의 크기를 유추하기 위해서는 신호의 전체 주기에 대해서 반복 회수를 증가하면 아주 긴 주기 신호로 비교하면 정확도의 오차를 줄일 수 있게 되는 결과를 가져오게 되기 때문이라 할 수 있다.

즉, 다시 말하면, 고속의 FPGA를 이용하여 획득한 [1주기 동안 1000개 획득하여, 평균값을 100으로 산출]한 결과와, 본 장치(10)와 같이 저속의 CPU를 이용하여 획득한 [10주기 동안 1000개 획득하여, 평균값을 100으로 산출]한 결과는 실질적으로 동일하다고 볼 수 있다. 다만 이를 위해서는, 이 과정에서 신호의 주기보다 샘플링(Sample)을 획득하는 주기는 반드시 짧을 필요는 있다. 달리 표현하면, 본 장치(10)에서는 신호의 주기보다 샘플링을 획득하는 주기(즉, 로우데이터 신호가 발생되는 주기보다 로우데이터로부터 샘플링 데이터를 획득하는 주기)가 상대적으로 더 짧게 설정될 수 있다.

본 장치(10)의 보다 상세한 이해를 돕기 위해 구체적인 수치를 기반으로 예를 들면 다음과 같다. 즉, 이와 관련하여 구체적인 수치로 정의하기 위해 다음과 같은 가정을 예로 들어 설명한다.

일예로, 신호의 변환주기는 10mS로 가정하고, FPGA의 데이터 샘플링(Data Sample) 단위 주기는 10nS로 가정하고, CPU의 데이터 샘플링 단위 주기는 0.1mS로 가정하자. 또한, 10mS 동안 각 데이터의 획득 수량은 FPGA의 경우 1,000,000 개의 샘플링(Sample) 수이고, CPU의 경우 100개의 샘플링(Sample) 수라고 가정하자. 또한, 1초 동안 각 데이터의 획득 수량은, FPGA의 경우 1,000,000 Sample x 100 개 이고, CPU의 경우 100 Sample x 100 개라고 가정하자. 여기서 데이터의 획득 수량이라 함은 샘플링을 통해 획득되는 로우데이터의 수(즉, 샘플링된 로우데이터의 수)를 의미할 수 있다.

위와 같이, FPGA와 CPU의 초당 획득되는 데이터의 수량은 상당히(아주) 큰 차이를 가지게 되지만, 신호의 변조와 복조에 사용하지 않는 경우 신호의 변환 주기 10mS를 기준으로 신호의 전력 측정(센싱)을 위한 목적으로 획득된 수는 충분하다고 할 수 있다.

상술한 설명은 상대적인 구체적 획득 데이터 수를 예로 들어 기술한 내용이지만, 실제 CPU가 획득한 신호 주기 동안의 데이터 수량이 충분하다고 가정하면, FPGA가 획득한 Data 수량은 전력 측정(센싱)을 위한 목적으로 과도한 데이터양이라고 표현할 수 있다.

상술한 구체적인 수치 기반의 설명에 따르면, 통상의 고속 FPGA를 사용하는 경우, 획득한 샘플링 데이터(Sample Data) 분석을 통해 RB의 변조도까지 분석이 가능할 정로도 데이터 획득의 수량과 정밀도가 높다고 할 수 있다. 한편, 일반적인 저속 CPU의 경우 단위 시간당 획득할 수 있는 데이터(Data)의 수량은 한계가 발생하고 RB의 변조도 분석은 불가한 수준이라 할 수도 있다.

이러한 점을 고려하여, 본원은 저속 CPU를 이용하여 전력 측정(센싱)을 수행할 수 있는 기술로서 본 장치(10)를 제안하며, 이러한 본 장치(10) 내지 그에 의한 제안된 방법은 이러한 저속 CPU도 주기적이고 반복적인 신호에 대하여 높은 정밀도로 전력 측정(센싱)을 가능하게 할 수 있다.

도 4 내지 도 7의 시간 도메인의 그래프를 참조하면, RB에 의해 주기적으로 변경되는 신호는 10mS 동안 하나의 주기를 반복하며, 10mS 주기 동안에도 여러 번의 신호의 변환이 발생하고 있음을 확인할 수 있다.

이러한 주기 신호의 반복 특성과 관련하여, 본 장치(10)의 획득부(11)는 예시적으로, 저속 CPU를 이용하여 10mS 동안 100번의 Data를 획득하고 이를 별도의 저장장치(메모리)(즉, 저장부(14))에 저장하고, 두 번째 10mS 동안 동일한 수량의 데이터(로우데이터)를 획득하고 다시 별도의 저장장치(메모리)(즉, 저장부(14))에 저장하는 방식으로 1초 동안 반복 저장할 수 있다. 이러한 데이터의 획득/저장 방식에 의해, 획득된 데이터(로우데이터)는 저장부(14) 내 메모리 블록(Block)을 100개 사용하는 형태로 저장될 수 있다.

연산부(12)는 이렇게 누적된 100개의 메모리에 저장된 데이터(즉, 저장부(14) 내 복수의 메모리 영역에 저장된 로우데이터)를 하나의 전체 묶음 단위로 평균, 버림, 올림 등의 산술적 연산(산술 연산)을 수행하여 최적화시킴으로써 정밀도가 높은 전력 측정(센싱)의 결과를 도출할 수 있다. 제공부(13)는 연산부(12)의 산술 연산에 의해 도출되는 산출값을 정밀도 높은 전력 측정의 결과 값(즉, 정밀도 높은 RF신호의 출력 전력의 크기 값)으로서 제공할 수 있다.

이러한 본 장치(10)에 적용되는 메모리 처리 기법에 대해서는 상술한 도 3에 도시된 태스크(TASK) 관련 도면과 같이 개념화가 가능할 수 있다. 도 3에 도시된 태스크 처리 과정에서 예시되어 있는 구체적인 수치나 그 수치의 단위는 본원의 이해를 돕기 위한 하나의 예시일 뿐, 이에만 한정되는 것은 아니고, 사용자에 의해 다양하게 설정, 변경될 수 있다.

본 장치(10)는 RF 신호의 출력 전력을 측정하기 위해, 저속 CPU를 이용할 수 있다.

본 장치(10)는 획득부(11)에 의해 저속 CPU를 이용하여 데이터(로우데이터)를 주기적으로(일예로 미리 설정된 제1 주기로) 획득하고, 획득된 데이터를 저장부(14)에 저장할 수 있다. 특히, 획득부(11)는 획득된 데이터를 저장부(14)내 특정 메모리 영역(일예로, 복수의 메모리 영역 중 어느 하나의 메모리 영역)에 저장할 수 있다. 획득부(11)는 상술한 데이터의 획득 과정 및 어느 하나의 메모리 영역에 대한 저장 과정을 반복 수행할 수 있다. 즉, 획득부(11)는 미리 설정된 제1 주기(일예로 10mS)마다 반복 획득되는 로우데이터를 저장부(14) 내 복수의 메모리 영역 각각에 저장할 수 있다. 이를 통해, 제1 주기마다 획득되는 로우데이터(샘플링 데이터)는 저장부(14)에 누적될 수 있다.

다음으로, 연산부(12)는 저장부(14)에 누적되어 저장된 데이터(즉, 누적 로우데이터)를 메모리 단위로 연산(산술 연산)할 수 있다. 이때, 연산부(12)에서 메모리 단위로 연산하는 시간은 전체 데이터 획득 시간 이후에 이루어질 수 있으며, 단순 연산은 데이터 획득하는 시간보다 상대적으로 짧은 시간이 소요될 수 있다.

또한, 연산부(12)는 누적된 메모리 저장 위치를 순차적으로 이동하면서 블록 연산을 수행할 수 있으며, 누적된 데이터(Data)를 메모리 단위로 연산 반복할 수 있다.

이에 따르면, 본 장치(10)는 상술한 태스크의 개념적 정의를 토대로 하여, 저속 CPU 를 이용함으로써 고 정밀의 전력 측정을 구현할 수 있다.

본 장치(10)는 단위 모듈이나 단순 Repeater의 일반 기능을 제어하기 위한 CPU(특히, 저속 CPU)를 이용하여, 고속의 FPGA를 이용한 RF 전력 측정(파워 센싱)의 정밀도에 준하는(상응하는) 정밀도로 RF 전력을 측정할 수 있다.

RF 신호(혹은 고속 LTE 신호)의 전력을 측정하기 위한 종래 대부분의 기술들은 고속 FPGA 를 사용함으로써 데이터(일예로 로우데이터)를 수집하여 처리하는 데에 있어서 충분한 하드웨어 성능을 만족하는 경우였다. 그런데, 앞서 말한 바와 같이, 단순한 RF 중계기의 기능을 수행하는 모듈 단위 또는 파워 증폭기 등에 내장되는 출력 전력 센싱부는 비용이나 성능의 제약으로 인해 고속 FPGA를 채용하지 못하는 경우가 상당히 존재하였다.

이러한 문제를 해소하고자, 본원은 데이터(일예로 로우데이터)를 수집하여 처리하는 데에 있어서 충분한 하드웨어 성능을 만족하지 않는 상황에서도 고속의 FPGA를 이용한 RF 전력 측정의 정밀도에 준하는(상응하는) 정밀도로 RF 전력을 효과적으로 측정할 수 있도록 하고자, 저속 CPU를 이용하여 RF 신호(고속 LTE 신호)의 전력(출력 전력)을 측정할 수 있는 본 장치(10)를 제안한다.

본 장치(10)는 하드웨어 성능에 대한 측면에 있어서 고속 FPGA 가 아닌 저속 CPU를 이용하여 RF 신호(고속 LTE 신호)의 전력을 측정할 수 있다.

이하에서는 상기에 자세히 설명된 내용을 기반으로, 본원의 동작 흐름을 간단히 살펴보기로 한다.

도 9는 본원의 일 실시예에 따른 RF 신호의 출력 전력 측정을 위한 전력 측정 방법에 대한 동작 흐름도이다.

도 9에 도시된 RF 신호의 출력 전력 측정을 위한 전력 측정 방법은 앞서 설명된 본 장치(10, RF 신호의 출력 전력 측정을 위한 전력 측정 장치)에 의하여 수행될 수 있다. 따라서, 이하 생략된 내용이라고 하더라도 본 장치(10)에 대하여 설명된 내용은 RF 신호의 출력 전력 측정을 위한 전력 측정 방법에 대한 설명에도 동일하게 적용될 수 있다. 또한, RF 신호의 출력 전력 측정을 위한 전력 측정 방법은 상술한 제안된 방법을 의미할 수 있다.

도 9를 참조하면, 단계S11에서 획득부는, 신호검출부에서 상위 제어부로 전달되는 LTE 변조 신호의 로우데이터를 반복적으로 획득하여 저장부에 저장할 수 있다.

이때, 획득부는, 동일 시간에 있어서, 높은 데이터 처리 성능을 가진 고속 신호처리기 대비하여 그 보다 상대적으로 낮은 데이터 처리 성능을 가진 저속 CPU를 이용하여 상기 로우데이터를 획득할 수 있다.

또한, 획득부는, 미리 설정된 제1 주기마다 반복 획득되는 로우데이터를 상기 저장부 내 복수의 메모리 영역 각각에 저장할 수 있다.

다음으로, 단계S12에서 연산부는, 단계S11에서의 로우데이터의 반복 획득으로 저장부에 누적 저장된 누적 로우데이터에 대하여 산술 연산을 반복적으로 수행할 수 있다.

이때, 연산부는, 상기 누적 로우데이터에 대하여 메모리 단위로 산술 연산을 수행하되, 상기 메모리 단위로의 산술 연산은, 상기 복수의 메모리 영역 중 미리 설정된 개수의 메모리 영역에 로우데이터의 저장이 이루어진 이후에 이루어질 수 있다.

또한, 연산부는, 상기 산술 연산의 수행시 상기 저장부 내 상기 복수의 메모리 영역의 저장 위치를 순차적으로 이동하면서 블록 연산을 수행할 수 있다.

또한, 연산부는, 상기 저장부에 저장되는 로우데이터를 미리 설정된 제2 주기마다 평균하여 획득되는 평균데이터를 평균 저장부에 저장하고, 상기 평균 저장부에 저장된 평균데이터를 미리 설정된 제3 주기마다 합산하여 평균함으로써 산출되는 평균값을 상기 산출값으로서 상기 제공부로 전달할 수 있다.

다음으로, 단계S13에서 제어부는, 단계S12에서의 산술 연산의 반복 수행을 기반으로 산출되는 산출값을 LTE 변조 신호에 대응하는 RF 신호의 출력 전력의 크기 값인 것으로 제공할 수 있다.

상술한 설명에서, 단계 S11 내지 S13은 본원의 구현예에 따라서, 추가적인 단계들로 더 분할되거나, 더 적은 단계들로 조합될 수 있다. 또한, 일부 단계는 필요에 따라 생략될 수도 있고, 단계 간의 순서가 변경될 수도 있다.

본원의 일 실시 예에 따른 RF 신호의 출력 전력 측정을 위한 전력 측정 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

또한, 전술한 RF 신호의 출력 전력 측정을 위한 전력 측정 방법은 기록 매체에 저장되는 컴퓨터에 의해 실행되는 컴퓨터 프로그램 또는 애플리케이션의 형태로도 구현될 수 있다.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

10: RF 신호의 출력 전력 측정을 위한 전력 측정 장치
11: 획득부
12: 연산부
13: 제공부
14: 저장부
15: 평균 저장부

Claims (8)

1. 신호입력부, 신호분배부, 신호검출부 및 신호출력부를 포함하는 RF 신호 송수신 시스템의 RF 신호의 출력 전력 측정을 위한 전력 측정 장치로서,
   신호검출부에서 상위 제어부로 전달되는 LTE 변조 신호의 로우데이터를 반복적으로 획득하여 저장부에 저장하는 획득부;
   상기 로우데이터의 반복 획득으로 상기 저장부에 누적 저장된 누적 로우데이터에 대하여 산술 연산을 반복적으로 수행하는 연산부; 및
   상기 산술 연산의 반복 수행을 기반으로 산출되는 산출값을 상기 LTE 변조 신호에 대응하는 RF 신호의 출력 전력의 크기 값인 것으로 제공하는 제공부,
   를 포함하되,
   상기 RF 신호 송수신 시스템은,
   상기 LTE 변조 신호를 입력 받는 신호입력부,
   상기 LTE 변조 신호를 상기 신호검출부 및 상기 신호출력부 각각으로 전달하는 신호분배부,
   상기 LTE 변조 신호를 상기 상위 제어부로 전달하는 신호검출부, 및
   상기 LTE 변조 신호에 대응하는 상기 RF 신호를 출력하는 신호출력부를 포함하되,
   상기 획득부는 아날로그 디지털 컨버터를 이용하여 상기 LTE 변조 신호로부터 상기 로우데이터를 미리 설정된 주기에 따라 반복적으로 획득하여 상기 저장부에 저장하는 것인, 전력 측정 장치.
2. 삭제
3. 제1항에 있어서,
   상기 획득부는,
   미리 설정된 제1 주기마다 반복 획득되는 로우데이터를 상기 저장부 내 복수의 메모리 영역 각각에 저장하는 것인, 전력 측정 장치.
4. 제3항에 있어서,
   상기 연산부는, 상기 누적 로우데이터에 대하여 메모리 단위로 산술 연산을 수행하되,
   상기 메모리 단위로의 산술 연산은, 상기 복수의 메모리 영역 중 미리 설정된 개수의 메모리 영역에 로우데이터의 저장이 이루어진 이후에 이루어지는 것인, 전력 측정 장치.
5. 제3항에 있어서,
   상기 연산부는, 상기 산술 연산의 수행시 상기 저장부 내 상기 복수의 메모리 영역의 저장 위치를 순차적으로 이동하면서 블록 연산을 수행하는 것인, 전력 측정 장치.
6. 제3항에 있어서,
   상기 연산부는,
   상기 저장부에 저장되는 로우데이터를 미리 설정된 제2 주기마다 평균하여 획득되는 평균데이터를 평균 저장부에 저장하고,
   상기 평균 저장부에 저장된 평균데이터를 미리 설정된 제3 주기마다 합산하여 평균함으로써 산출되는 평균값을 상기 산출값으로서 상기 제공부로 전달하는 것인, 전력 측정 장치.
7. 제1항에 따른 RF 신호의 출력 전력 측정을 위한 전력 측정 장치에 의한 전력 측정 방법으로서,
   (a) 신호검출부에서 상위 제어부로 전달되는 LTE 변조 신호의 로우데이터를 반복적으로 획득하여 저장부에 저장하는 단계;
   (b) 상기 로우데이터의 반복 획득으로 상기 저장부에 누적 저장된 누적 로우데이터에 대하여 산술 연산을 반복적으로 수행하는 단계; 및
   (c) 상기 산술 연산의 반복 수행을 기반으로 산출되는 산출값을 상기 LTE 변조 신호에 대응하는 RF 신호의 출력 전력의 크기 값인 것으로 제공하는 단계,
   를 포함하는 전력 측정 방법.
8. 제7항의 방법을 컴퓨터에서 실행하기 위한 프로그램을 기록한 컴퓨터에서 판독 가능한 기록매체.

Images