KR102391222B1 - Injection locked frequency divider, phase locked loop and communication device with the same - Google Patents

Injection locked frequency divider, phase locked loop and communication device with the same Download PDF

Info

Publication number
KR102391222B1
KR102391222B1 KR1020200067468A KR20200067468A KR102391222B1 KR 102391222 B1 KR102391222 B1 KR 102391222B1 KR 1020200067468 A KR1020200067468 A KR 1020200067468A KR 20200067468 A KR20200067468 A KR 20200067468A KR 102391222 B1 KR102391222 B1 KR 102391222B1
Authority
KR
South Korea
Prior art keywords
pair
inductors
transistors
frequency divider
terminal
Prior art date
Application number
KR1020200067468A
Other languages
Korean (ko)
Other versions
KR20210151268A (en
Inventor
박정동
남효현
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020200067468A priority Critical patent/KR102391222B1/en
Publication of KR20210151268A publication Critical patent/KR20210151268A/en
Application granted granted Critical
Publication of KR102391222B1 publication Critical patent/KR102391222B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0074—Locking of an oscillator by injecting an input signal directly into the oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

인젝션 락드 주파수 분배기 및 이를 구비하는 위상 고정 루프와 통신 기기가 개시된다. 개시되는 일 실시예에 따른 주파수 분배기는, 인젝션 락드 주파수 분배기(Injection Locked Frequency Divider : ILFD)로서, 입력단에 인가되는 입력 전압을 주입 전류로 변환하는 한 쌍의 제1 트랜지스터, 한 쌍의 제1 트랜지스터와 출력단 사이에 마련되고 상호 교차 결합되는 한 쌍의 제2 트랜지스터, 및 일단이 한 쌍의 제1 트랜지스터와 연결되고, 타단이 입력단에 연결되는 한 쌍의 제1 인덕터를 포함한다.Disclosed are an injection locked frequency divider, a phase locked loop and a communication device having the same. The frequency divider according to the disclosed embodiment is an injection locked frequency divider (ILFD), a pair of first transistors converting an input voltage applied to an input terminal into an injection current, and a pair of first transistors and a pair of second transistors provided between and an output terminal and cross-coupled to each other, and a pair of first inductors having one end connected to the pair of first transistors and the other end connected to the input terminal.

Description

인젝션 락드 주파수 분배기 및 이를 구비하는 위상 고정 루프와 통신 기기{INJECTION LOCKED FREQUENCY DIVIDER, PHASE LOCKED LOOP AND COMMUNICATION DEVICE WITH THE SAME}Injection-locked frequency divider and phase-locked loop and communication device having same

본 발명의 실시예는 주파수 분배기 기술과 관련된다. Embodiments of the present invention relate to frequency divider technology.

최근 CMOS(Complementary Metal-Oxide Semiconductor) 공정을 기반으로 한 밀리미터파 대역 신호 발생 장치의 연구가 활발히 진행되고 있다. 일반적으로, 밀리미터파 대역의 신호 발생 장치는 위상 주파수 감지기, 전하 펌프, 저역 통과 필터, 주파수 분배기, 기준 신호원, 전압 제어 발진기(Voltage Controlled Oscillator : VCO) 등으로 구성되는 위상 고정 루프(Phase-Locked Loop : PLL)의 구현을 통해 이루어진다. Recently, research on a millimeter wave band signal generator based on a complementary metal-oxide semiconductor (CMOS) process is being actively conducted. In general, a millimeter wave band signal generator is a phase-locked loop (Phase-Locked Loop) consisting of a phase frequency detector, a charge pump, a low-pass filter, a frequency divider, a reference signal source, a voltage controlled oscillator (VCO), and the like. Loop: This is done through the implementation of PLL).

밀리미터파 대역의 위상 고정 루프(PLL)를 구현하는데 가장 어려운 부분은 전압 제어 발진기(VCO)의 출력 신호를 받아서 낮은 주파수로 주파수 분배를 수행하는 초단 주파수 분배기이다. 초단의 주파수 분배기는 매우 높은 동작 주파수를 가지기 때문에, CMOS 공정에서는 인젝션 락드(Injection Locked) 방식을 널리 사용해오고 있다. The most difficult part to implement a millimeter wave band phase-locked loop (PLL) is an ultra-short frequency divider that receives the output signal of a voltage controlled oscillator (VCO) and divides the frequency into a low frequency. Since the first frequency divider has a very high operating frequency, an injection locked method has been widely used in the CMOS process.

그러나, 기존의 인젝션 락드 주파수 분배기((Injection Locked Frequency Diveder : ILFD)는 입력 신호가 락킹(Locking) 되는 대역폭이 매우 좁기 때문에 넓은 대역폭에서 출력 신호를 발생시킬 수 없다는 단점이 있다. 또한, 넓은 대역폭에서 입력 신호에 대한 인젝션 락킹을 수행하기 위해서는 대역폭에 비례해서 락킹 신호원의 입력 전류가 증가해야 하기 때문에 동작에 필요한 소모 전력이 증가하는 문제점이 있다. However, the conventional injection locked frequency divider (ILFD) has a disadvantage in that it cannot generate an output signal in a wide bandwidth because the bandwidth in which the input signal is locked is very narrow. In order to perform injection locking on the input signal, since the input current of the locking signal source must increase in proportion to the bandwidth, there is a problem in that the power consumption required for the operation increases.

한국공개특허공보 제10-2017-0097690호(2017.08.28)Korean Patent Publication No. 10-2017-0097690 (2017.08.28)

본 발명의 실시예는 추가 전력 소모 없이 락킹 범위를 확대할 수 있는 인젝션 락드 주파수 분배기 및 이를 구비하는 위상 고정 루프와 통신 기기를 제공하기 위한 것이다.An embodiment of the present invention is to provide an injection-locked frequency divider capable of expanding a locking range without additional power consumption, and a phase-locked loop and communication device having the same.

개시되는 일 실시예에 따른 주파수 분배기는, 인젝션 락드 주파수 분배기(Injection Locked Frequency Divider : ILFD)로서, 입력단에 인가되는 입력 전압을 주입 전류로 변환하는 한 쌍의 제1 트랜지스터; 상기 한 쌍의 제1 트랜지스터와 출력단 사이에 마련되고 상호 교차 결합되는 한 쌍의 제2 트랜지스터; 및 일단이 상기 한 쌍의 제1 트랜지스터와 연결되고, 타단이 상기 입력단에 연결되는 한 쌍의 제1 인덕터를 포함한다.A frequency divider according to an embodiment of the present disclosure includes an injection locked frequency divider (ILFD), comprising: a pair of first transistors for converting an input voltage applied to an input terminal into an injection current; a pair of second transistors provided between the pair of first transistors and an output terminal and cross-coupled to each other; and a pair of first inductors having one end connected to the pair of first transistors and the other end connected to the input terminal.

상기 한 쌍의 제1 트랜지스터는, 접지를 기준으로 대칭하여 마련되고, 상기 한 쌍의 제1 트랜지스터의 제1 단자는 상기 입력단에 연결되고, 상기 한 쌍의 제1 트랜지스터의 제2 단자는 상기 한 쌍의 제1 인덕터의 일단과 연결되며, 상기 한 쌍의 제1 트랜지스터의 제3 단자는 상기 접지와 연결될 수 있다.The pair of first transistors are provided symmetrically with respect to a ground, a first terminal of the pair of first transistors is connected to the input terminal, and a second terminal of the pair of first transistors is provided with the one One end of the pair of first inductors may be connected, and a third terminal of the pair of first transistors may be connected to the ground.

상기 주파수 분배기는, 상기 한 쌍의 제1 트랜지스터와 상기 한 쌍의 제2 트랜지스터 사이에 마련되고, 상기 한 쌍의 제1 인덕터와 직렬로 연결되는 한 쌍의 제2 인덕터를 더 포함할 수 있다.The frequency divider may further include a pair of second inductors provided between the pair of first transistors and the pair of second transistors and connected in series with the pair of first inductors.

상기 주파수 분배기는, 일단이 상기 입력단과 연결되고, 타단이 상기 한 쌍의 제1 트랜지스터의 제1 단자와 연결되는 한 쌍의 제1 라우팅 라인을 더 포함할 수 있다.The frequency divider may further include a pair of first routing lines having one end connected to the input terminal and the other end connected to the first terminal of the pair of first transistors.

상기 주파수 분배기는, 일단이 상기 한 쌍의 제1 트랜지스터의 제2 단자와 연결되고, 타단이 상기 한 쌍의 제1 인덕터 및 상기 한 쌍의 제2 인덕터 사이에 연결되는 한 쌍의 제2 라우팅 라인을 더 포함할 수 있다.The frequency divider, a pair of second routing lines having one end connected to the second terminal of the pair of first transistors and the other end connected between the pair of first inductors and the pair of second inductors may further include.

상기 한 쌍의 제1 인덕터 및 상기 한 쌍의 제2 인덕터의 인덕턴스 값에 따라 상기 주파수 분배기의 락킹 범위를 조절하도록 마련될 수 있다.A locking range of the frequency divider may be adjusted according to inductance values of the pair of first inductors and the pair of second inductors.

상기 한 쌍의 제2 트랜지스터의 제1 단자와 제2 단자는 상호 교차 결합되어 연결되고, 상기 한 쌍의 제2 인덕터는 상기 한 쌍의 제2 트랜지스터의 제3 단자와 연결되며, 상기 주파수 분배기는, 상기 한 쌍의 제2 트랜지스터의 제2 단자와 연결되는 한 쌍의 제3 인덕터를 더 포함할 수 있다.A first terminal and a second terminal of the pair of second transistors are cross-coupled to each other, and the pair of second inductors are connected to a third terminal of the pair of second transistors, and the frequency divider is , may further include a pair of third inductors connected to the second terminals of the pair of second transistors.

상기 한 쌍의 제2 트랜지스터의 기생 커패시턴스 성분과 상기 한 쌍의 제3 인덕터는 병렬 LC 공진기를 형성할 수 있다.A parasitic capacitance component of the pair of second transistors and the pair of third inductors may form a parallel LC resonator.

상기 입력단으로 3차 고조파 전류가 입력되고, 상기 한 쌍의 제1 트랜지스터는, 상기 3차 고조파 전류와 상기 병렬 LC 공진기에서 출력되는 발진 전류를 혼합하여 2차 고조파 전류를 생성하며, 상기 한 쌍의 제2 트랜지스터는, 상기 3차 고조파 전류와 상기 2차 고조파 전류를 생성하여 상기 3차 고조파 전류의 1/3 주파수 대역에서 락킹된 전류를 생성하여 상기 공진기로 전달할 수 있다.A third harmonic current is input to the input terminal, and the pair of first transistors generates a second harmonic current by mixing the third harmonic current and an oscillation current output from the parallel LC resonator, and the pair of The second transistor may generate the third harmonic current and the second harmonic current to generate a locked current in a 1/3 frequency band of the third harmonic current and transmit it to the resonator.

상기 한 쌍의 제1 인덕터 및 상기 한 쌍의 제2 인덕터의 인덕턴스 값은, 상기 2차 고조파 전류 및 상기 3차 고조파 전류의 합이 최대가 되는 값으로 결정할 수 있다.The inductance values of the pair of first inductors and the pair of second inductors may be determined as a value at which a sum of the second harmonic current and the third harmonic current becomes a maximum.

개시되는 실시예에서는, 한 쌍의 제1 인덕터를 통해 3차 고조파(3ω0) 및 2차 고조파(2ω0)의 주입 효율을 향상시키고, 한 쌍의 제2 인덕터를 통해 제2 믹서로 입력되는 2차 고조파(2ω0)의 전류를 증가시킴으로써, 추가적인 전력 소모 없이도 락킹 범위를 확대시킬 수 있게 된다.In the disclosed embodiment, the injection efficiency of the third harmonic (3ω 0 ) and the second harmonic (2ω 0 ) is improved through a pair of first inductors, and input to the second mixer through a pair of second inductors is improved. By increasing the current of the second harmonic (2ω 0 ), it is possible to extend the locking range without additional power consumption.

또한, 한 쌍의 제1 라우팅 라인 및 한 쌍의 제2 라우팅 라인을 통해 한 쌍의 제1 인덕터 및 한 쌍의 제2 인덕터를 한 쌍의 제1 트랜지스터와 물리적으로 분리함으로써, 한 쌍의 제1 트랜지스터와 한 쌍의 제1 인덕터및 한 쌍의 제2 인덕터 간에 커플링이 발생하는 것을 방지할 수 있게 된다. 이때, 한 쌍의 제1 라우팅 라인 및 한 쌍의 제2 라우팅 라인의 인덕턴스로 인해 락킹 범위가 별다른 영향을 받지는 않게 된다.In addition, by physically separating the pair of first inductors and the pair of second inductors from the pair of first transistors through the pair of first routing lines and the pair of second routing lines, the pair of first It is possible to prevent the occurrence of coupling between the transistor and the pair of first inductors and the pair of second inductors. At this time, the locking range is not significantly affected due to the inductance of the pair of first routing lines and the pair of second routing lines.

도 1은 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기(Injection Locked Frequency Divider : ILFD)의 회로도
도 2는 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기의 동작 원리를 나타내기 위한 개략적인 회로도
도 3은 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기에서 락킹 범위의 변화를 나타낸 그래프
도 4는 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기에서 한 쌍의 제1 인덕터 및 한 쌍의 제2 인덕터에 따른 하모닉 성분별 전류 크기를 나타낸 그래프
도 5는 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기에서 한 쌍의 제1 인덕터 및 한 쌍의 제2 인덕터의 유무에 따라 락킹 범위가 변하는 것을 나타낸 그래프
도 6은 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기를 나타낸 사진1 is a circuit diagram of an injection locked frequency divider (ILFD) according to an embodiment of the present invention;
Figure 2 is a schematic circuit diagram for showing the operating principle of the injection locked frequency divider according to an embodiment of the present invention
3 is a graph showing the change in the locking range in the injection locked frequency divider according to an embodiment of the present invention;
4 is a graph showing the current magnitude for each harmonic component according to a pair of first inductors and a pair of second inductors in the injection locked frequency divider according to an embodiment of the present invention;
5 is a graph illustrating a change in a locking range according to the presence or absence of a pair of first inductors and a pair of second inductors in the injection-locked frequency divider according to an embodiment of the present invention;
6 is a photograph showing an injection lock frequency divider according to an embodiment of the present invention;

이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 이하의 상세한 설명은 본 명세서에서 기술된 방법, 장치 및/또는 시스템에 대한 포괄적인 이해를 돕기 위해 제공된다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.Hereinafter, specific embodiments of the present invention will be described with reference to the drawings. The following detailed description is provided to provide a comprehensive understanding of the methods, devices, and/or systems described herein. However, this is only an example, and the present invention is not limited thereto.

본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.In describing the embodiments of the present invention, if it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. And, the terms to be described later are terms defined in consideration of functions in the present invention, which may vary according to intentions or customs of users and operators. Therefore, the definition should be made based on the content throughout this specification. The terminology used in the detailed description is for the purpose of describing embodiments of the present invention only, and should in no way be limiting. Unless explicitly used otherwise, expressions in the singular include the meaning of the plural. In this description, expressions such as “comprising” or “comprising” are intended to indicate certain features, numbers, steps, acts, elements, some or a combination thereof, one or more other than those described. It should not be construed to exclude the presence or possibility of other features, numbers, steps, acts, elements, or any part or combination thereof.

한편, 상측, 하측, 일측, 타측 등과 같은 방향성 용어는 개시된 도면들의 배향과 관련하여 사용된다. 본 발명의 실시예의 구성 요소는 다양한 배향으로 위치 설정될 수 있으므로, 방향성 용어는 예시를 목적으로 사용되는 것이지 이를 제한하는 것은 아니다.Meanwhile, directional terms such as upper side, lower side, one side, the other side, etc. are used in connection with the orientation of the disclosed drawings. Since components of embodiments of the present invention may be positioned in various orientations, the directional terminology is used for purposes of illustration and not limitation.

또한, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.Also, terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The above terms may be used for the purpose of distinguishing one component from another component. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component.

도 1은 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기(Injection Locked Frequency Divider : ILFD)의 회로도를 나타낸 도면이다. 1 is a diagram illustrating a circuit diagram of an injection locked frequency divider (ILFD) according to an embodiment of the present invention.

도 1을 참조하면, 주파수 분배기(100)는 입력 회로부(102) 및 출력 회로부(104)를 포함할 수 있다. 예시적인 실시예에서, 주파수 분배기(100)는 1/3 ILFD((Injection Locked Frequency Divider)인 것을 일 예로 설명하기로 한다. 즉, 주파수 분배기(100)는 입력 주파수(3ω0)의 1/3 주파수(ω0)에서 락킹 되어 출력되는 주파수 분배기인 것을 일 예로 설명하기로 한다.Referring to FIG. 1 , the frequency divider 100 may include an input circuit unit 102 and an output circuit unit 104 . In an exemplary embodiment, the frequency divider 100 will be described as 1/3 ILFD (Injection Locked Frequency Divider) as an example. That is, the frequency divider 100 is 1/3 of the input frequency (3ω 0 ). A frequency divider that is locked and output at the frequency ω 0 will be described as an example.

입력 회로부(102)는 입력 전압(In+, In-)을 주입 전류(Injection Current)로 변환하여 출력 회로부(104)로 전달할 수 있다. 입력 회로부(102)는 한 쌍의 제1 라우팅 라인(111), 한 쌍의 제1 트랜지스터(113), 한 쌍의 제2 라우팅 라인(115), 한 쌍의 제1 인덕터(117), 및 한 쌍의 제2 인덕터(119)를 포함할 수 있다. The input circuit unit 102 may convert the input voltages In+ and In− into an injection current and transmit it to the output circuit unit 104 . The input circuitry 102 includes a pair of first routing lines 111 , a pair of first transistors 113 , a pair of second routing lines 115 , a pair of first inductors 117 , and a A pair of second inductors 119 may be included.

한 쌍의 제1 라우팅 라인(111)은 제1-1 라우팅 라인(111-1) 및 제1-2 라우팅 라인(111-2)을 포함할 수 있다. 한 쌍의 제1 트랜지스터(113)는 제1-1 트랜지스터(113-1) 및 제1-2 트랜지스터(113-2)를 포함할 수 있다. 한 쌍의 제2 라우팅 라인(115)은 제2-1 라우팅 라인(115-1) 및 제2-2 라우팅 라인(115-2)을 포함할 수 있다. 한 쌍의 제1 인덕터(117)는 제1-1 인덕터(117-1) 및 제1-2 인덕터(117-2)를 포함할 수 있다. 한 쌍의 제2 인덕터(119)는 제2-1 인덕터(119-1) 및 제2-2 인덕터(119-2)를 포함할 수 있다. The pair of first routing lines 111 may include a 1-1 routing line 111-1 and a 1-2 routing line 111-2. The pair of first transistors 113 may include a 1-1 transistor 113 - 1 and a 1-2 th transistor 113 - 2 . The pair of second routing lines 115 may include a 2-1 routing line 115-1 and a 2-2 routing line 115-2. The pair of first inductors 117 may include a 1-1 inductor 117 - 1 and a 1-2 inductor 117 - 2 . The pair of second inductors 119 may include a 2-1 inductor 119 - 1 and a 2 - 2 inductor 119 - 2 .

여기서, 한 쌍의 제1 라우팅 라인(111), 한 쌍의 제1 트랜지스터(113), 한 쌍의 제2 라우팅 라인(115), 한 쌍의 제1 인덕터(117), 및 한 쌍의 제2 인덕터(119)는 접지(그라운드)를 기준으로 대칭하여 마련될 수 있다. 즉, 입력 회로부(102)는 접지(그라운드)를 기준으로 한 쌍이 대칭하여 마련될 수 있다.Here, a pair of first routing lines 111 , a pair of first transistors 113 , a pair of second routing lines 115 , a pair of first inductors 117 , and a pair of second The inductor 119 may be provided symmetrically with respect to the ground (ground). That is, a pair of input circuit units 102 may be provided symmetrically with respect to the ground (ground).

한 쌍의 제1 라우팅 라인(111)은 입력단과 한 쌍의 제1 트랜지스터(113) 사이에 마련될 수 있다. 제1-1 라우팅 라인(111-1)의 일단은 입력 전압(In+)이 인가되는 제1 입력단에 연결되고, 제1-1 라우팅 라인(111-1)의 타단은 제1-1 트랜지스터(113-1)의 제1 단자(예를 들어, 게이트)에 연결될 수 있다. 제1-2 라우팅 라인(111-2)의 일단은 입력 전압(In-)이 인가되는 제2 입력단에 연결되고, 제1-2 라우팅 라인(111-2)의 타단은 제1-2 트랜지스터(113-2)의 제1 단자(예를 들어, 게이트)에 연결될 수 있다. The pair of first routing lines 111 may be provided between the input terminal and the pair of first transistors 113 . One end of the 1-1 routing line 111-1 is connected to a first input terminal to which an input voltage (In+) is applied, and the other end of the 1-1 routing line 111-1 is a 1-1 transistor 113 It may be connected to the first terminal (eg, gate) of -1). One end of the 1-2 routing line 111-2 is connected to the second input terminal to which the input voltage (In-) is applied, the other end of the 1-2 routing line 111-2 is a 1-2 transistor ( 113-2) may be connected to a first terminal (eg, a gate).

한 쌍의 제1 트랜지스터(113)는 입력 전압(In+, In-)을 주입 전류(Injection Current)로 변환하는 인젝터의 역할을 할 수 있다. 또한, 한 쌍의 제1 트랜지스터(113)는 주입 전류인 3차 고조파(3ω0)와 출력 회로부(104)의 발진 전류(즉, 기본 주파수 ω0)를 믹싱하여 2차 고조파(2ω0)를 생성할 수 있다. 한 쌍의 제1 트랜지스터(113)는 2차 고조파(2ω0)를 출력 회로부(104)로 전달할 수 있다. The pair of first transistors 113 may serve as an injector that converts the input voltages In+ and In− into an injection current. In addition, the pair of first transistors 113 mix the third harmonic (3ω 0 ), which is the injection current, and the oscillation current (ie, the fundamental frequency ω 0 ) of the output circuit unit 104 to generate the second harmonic (2ω 0 ). can create The pair of first transistors 113 may transmit the second harmonic (2ω 0 ) to the output circuit unit 104 .

제1-1 트랜지스터(113-1)의 제1 단자(예를 들어, 게이트)는 제1-1 라우팅 라인(111-1)의 타단과 연결될 수 있다. 제1-1 트랜지스터(113-1)의 제2 단자(예를 들어, 드레인)는 제2-1 라우팅 라인(115-1)의 일단과 연결될 수 있다. 제1-1 트랜지스터(113-1)의 제3 단자(예를 들어, 소스)는 접지와 연결될 수 있다. A first terminal (eg, gate) of the 1-1 transistor 113-1 may be connected to the other end of the 1-1 routing line 111-1. A second terminal (eg, drain) of the 1-1 transistor 113 - 1 may be connected to one end of the 2-1 th routing line 115 - 1 . A third terminal (eg, a source) of the 1-1 th transistor 113 - 1 may be connected to the ground.

제1-2 트랜지스터(113-2)의 제1 단자(예를 들어, 게이트)는 제1-2 라우팅 라인(111-2)의 타단과 연결될 수 있다. 제1-2 트랜지스터(113-2)의 제2 단자(예를 들어, 드레인)는 제2-2 라우팅 라인(115-2)의 일단과 연결될 수 있다. 제1-2 트랜지스터(113-2)의 제3 단자(예를 들어, 소스)는 접지와 연결될 수 있다. A first terminal (eg, gate) of the 1-2 th transistor 113 - 2 may be connected to the other end of the 1-2 th routing line 111 - 2 . A second terminal (eg, a drain) of the 1-2th transistor 113-2 may be connected to one end of the 2-2nd routing line 115-2. A third terminal (eg, a source) of the 1-2 th transistor 113 - 2 may be connected to the ground.

한 쌍의 제2 라우팅 라인(115)은 한 쌍의 제1 트랜지스터(113)와 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119) 사이에 마련될 수 있다. 제2-1 라우팅 라인(115-1)의 일단은 제1-1 트랜지스터(113-1)의 제2 단자와 연결될 수 있다. 제2-1 라우팅 라인(115-2)의 타단은 제1-1 인덕터(117-1) 및 제2-1 인덕터(119-1) 사이에 연결될 수 있다. 제2-2 라우팅 라인(115-2)의 일단은 제1-2 트랜지스터(113-2)의 제2 단자와 연결될 수 있다. 제2-2 라우팅 라인(115-2)의 타단은 제1-2 인덕터(117-2) 및 제2-2 인덕터(119-2) 사이에 연결될 수 있다.A pair of second routing lines 115 may be provided between a pair of first transistors 113 and a pair of first inductors 117 and a pair of second inductors 119 . One end of the 2-1 routing line 115-1 may be connected to a second terminal of the 1-1 transistor 113-1. The other end of the 2-1 th routing line 115 - 2 may be connected between the 1-1 th inductor 117 - 1 and the 2-1 th inductor 119 - 1 . One end of the second-second routing line 115-2 may be connected to a second terminal of the second-second transistor 113-2. The other end of the second-second routing line 115-2 may be connected between the first-second inductor 117-2 and the second-second inductor 119-2.

한 쌍의 제1 인덕터(117)는 한 쌍의 제1 트랜지스터(113) 및 입력단 사이에 마련될 수 있다. 한 쌍의 제1 인덕터(117)는 유도 피드백 구성 요소로 사용되어 3차 고조파(3ω0) 및 2차 고조파(2ω0)의 주입 효율을 향상시킬 수 있다. 제1-1 인덕터(117-1)의 일단은 제1 입력단에 연결되고, 제1-1 인덕터(117-1)의 타단은 제2-1 인덕터(119-1)의 일단과 연결될 수 있다. 제1-2 인덕터(117-2)의 일단은 제2 입력단에 연결되고, 제1-2 인덕터(117-2)의 타단은 제2-2 인덕터(119-2)의 일단과 연결될 수 있다. The pair of first inductors 117 may be provided between the pair of first transistors 113 and the input terminal. The pair of first inductors 117 may be used as an inductive feedback component to improve the injection efficiency of the third harmonic (3ω 0 ) and the second harmonic (2ω 0 ). One end of the 1-1 inductor 117-1 may be connected to the first input terminal, and the other end of the 1-1 inductor 117-1 may be connected to one end of the 2-1 inductor 119-1. One end of the 1-2 inductor 117 - 2 may be connected to the second input terminal, and the other end of the 1-2 inductor 117 - 2 may be connected to one end of the 2 - 2 inductor 119 - 2 .

즉, 개시되는 실시예에서는 한 쌍의 제1 인덕터(117)가 유도 피드백 구성 요소로 사용됨으로써, 추가적인 전력 소모 없이 인젝션 전류를 증가시킬 수 있으며, 그로 인해 락킹 범위(Locking Range) 범위를 넓힐 수 있게 된다.That is, in the disclosed embodiment, the pair of first inductors 117 are used as an inductive feedback component, so that the injection current can be increased without additional power consumption, thereby expanding the locking range. do.

한 쌍의 제2 인덕터(119)는 출력 회로부(104)와 한 쌍의 제1 인덕터(117) 사이에 마련될 수 있다. 한 쌍의 제2 인덕터(119)는 한 쌍의 제1 인덕터(117)와 직렬로 연결될 수 있다. 여기서, 출력 회로부(104)는 제2-1 트랜지스터(121-1) 및 제2-2 트랜지스터(121-2)를 포함하는 한 쌍의 제2 트랜지스터(121)를 포함할 수 있다. The pair of second inductors 119 may be provided between the output circuit unit 104 and the pair of first inductors 117 . The pair of second inductors 119 may be connected in series with the pair of first inductors 117 . Here, the output circuit unit 104 may include a pair of second transistors 121 including a 2-1 th transistor 121-1 and a 2-2 th transistor 121-2.

한 쌍의 제2 인덕터(119)는 피킹(Peaking) 인덕터로 사용되어 출력 회로부(104)로 입력되는 2차 고조파(2ω0)의 전류를 크게 하는 역할을 할 수 있다. 즉, 한 쌍의 제2 인덕터(119)는 한 쌍의 제2 트랜지스터(121)에서 전압 스윙을 증가시켜 한 쌍의 제1 트랜지스터(113)에서 출력되는 2차 고조파(2ω0)의 전류를 증폭시킬 수 있다. The pair of second inductors 119 may serve as peaking inductors to increase the current of the second harmonic (2ω 0 ) input to the output circuit unit 104 . That is, the pair of second inductors 119 amplify the current of the second harmonic (2ω 0 ) output from the pair of first transistors 113 by increasing the voltage swing in the pair of second transistors 121 . can do it

한편, 개시되는 실시예에서는, 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)와 한 쌍의 제1 트랜지스터(113) 사이에 각각 한 쌍의 제1 라우팅 라인(111) 및 한 쌍의 제2 라우팅 라인(115)이 형성됨으로써, 한 쌍의 제1 트랜지스터(113)와 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119) 간에 원하지 않는 커플링(Coupling)의 발생을 방지할 수 있게 된다. On the other hand, in the disclosed embodiment, a pair of first routing lines 111 between the pair of first inductors 117 and the pair of second inductors 119 and the pair of first transistors 113, respectively. and a pair of second routing lines 115 are formed, whereby the undesired coupling ( Coupling) can be prevented.

즉, 한 쌍의 제1 라우팅 라인(111) 및 한 쌍의 제2 라우팅 라인(115)을 통해 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)를 한 쌍의 제1 트랜지스터(113)와 물리적으로 분리하였기 때문에, 한 쌍의 제1 트랜지스터(113)와 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119) 간에 커플링이 발생하는 것을 방지하면서 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)를 통해 인젝션 전류의 크기를 증가시켜 추가적인 전력 소모 없이도 락킹 범위를 확대시킬 수 있게 된다.That is, a pair of first inductors 117 and a pair of second inductors 119 through a pair of first routing lines 111 and a pair of second routing lines 115 are connected to a pair of first Since it is physically separated from the transistor 113 , it is possible to prevent coupling from occurring between the pair of first transistors 113 , the pair of first inductors 117 , and the pair of second inductors 119 . By increasing the size of the injection current through the pair of first inductors 117 and the pair of second inductors 119 , the locking range can be expanded without additional power consumption.

출력 회로부(104)는 한 쌍의 제2 트랜지스터(121) 및 한 쌍의 제3 인덕터(123)를 포함할 수 있다. 예시적인 실시예에서, 출력 회로부(104)는 입력 주파수의 1/3에 해당하는 주파수 대역에서 락킹된 전류를 출력단(Out+, Out-)으로 출력할 수 있다. The output circuit unit 104 may include a pair of second transistors 121 and a pair of third inductors 123 . In an exemplary embodiment, the output circuit unit 104 may output the locked current in a frequency band corresponding to 1/3 of the input frequency to the output terminals Out+, Out-.

한 쌍의 제2 트랜지스터(121)는 한 쌍의 제2 인덕터(119) 및 한 쌍의 제3 인덕터(123) 사이에 마련될 수 있다. 한 쌍의 제2 트랜지스터(121)는 제2-1 트랜지스터(121-1) 및 제2-2 트랜지스터(121-2)를 포함할 수 있다. 제2-1 트랜지스터(121-1) 및 제2-2 트랜지스터(121-2)는 교차 결합되는 구조를 가질 수 있다. 즉, 제2-1 트랜지스터(121-1) 및 제2-2 트랜지스터(121-2)는 제1 단자(예를 들어, 게이트) 및 제2 단자(예를 들어, 드레인)가 상호 교차 결합되어 연결될 수 있다. The pair of second transistors 121 may be provided between the pair of second inductors 119 and the pair of third inductors 123 . The pair of second transistors 121 may include a 2-1 th transistor 121-1 and a 2-2 th transistor 121-2. The 2-1 th transistor 121-1 and the 2-2 th transistor 121-2 may have a cross-coupled structure. That is, the 2-1 th transistor 121-1 and the 2-2 th transistor 121-2 have a first terminal (eg, a gate) and a second terminal (eg, a drain) cross-coupled to each other. can be connected

구체적으로, 제2-1 트랜지스터(121-1)의 제1 단자는 제2-2 트랜지스터(121-2)의 제2 단자에 연결될 수 있다. 제2-1 트랜지스터(121-1)의 제2 단자는 제2-2 트랜지스터(121-2)의 제1 단자에 연결될 수 있다. 또한, 제2-1 트랜지스터(121-1)의 제2 단자는 제3-1 인덕터(123-1)에 연결될 수 있다. 제2-1 트랜지스터(121-1)의 제3 단자(예를 들어, 소스)는 제2-1 인덕터(119-1)의 타단과 연결될 수 있다. Specifically, the first terminal of the 2-1 th transistor 121-1 may be connected to the second terminal of the 2-2 th transistor 121-2. A second terminal of the 2-1 th transistor 121-1 may be connected to a first terminal of the 2-2 th transistor 121-2. Also, the second terminal of the 2-1 th transistor 121-1 may be connected to the 3-1 th inductor 123-1. A third terminal (eg, a source) of the 2-1 th transistor 121-1 may be connected to the other terminal of the 2-1 th inductor 119-1.

또한, 제2-2 트랜지스터(121-2)의 제1 단자는 제2-1 트랜지스터(121-1)의 제2 단자에 연결될 수 있다. 제2-2 트랜지스터(121-2)의 제2 단자는 제2-1 트랜지스터(121-1)의 제1 단자에 연결될 수 있다. 또한, 제2-2 트랜지스터(121-2)의 제2 단자는 제3-2 인덕터(123-2)에 연결될 수 있다. 제2-2 트랜지스터(121-2)의 제3 단자(예를 들어, 소스)는 제2-2 인덕터(119-2)의 타단과 연결될 수 있다.Also, the first terminal of the 2-2nd transistor 121-2 may be connected to the second terminal of the 2-1th transistor 121-1. A second terminal of the 2-2 th transistor 121 - 2 may be connected to a first terminal of the 2-1 th transistor 121-1 . In addition, the second terminal of the 2-2 transistor 121 - 2 may be connected to the 3-2 inductor 123 - 2 . A third terminal (eg, a source) of the 2-2nd transistor 121-2 may be connected to the other end of the 2-2nd inductor 119-2.

한 쌍의 제3 인덕터(123)는 한 쌍의 제2 트랜지스터(121)와 전압(VDD) 사이에 마련될 수 있다. 한 쌍의 제3 인덕터(123)는 제3-1 인덕터(123-1) 및 제3-2 인덕터(123-2)를 포함할 수 있다. 제3-1 인덕터(123-1)는 제2-1 트랜지스터(121-1)의 제2 단자에 연결될 수 있다. 제3-2 인덕터(123-2)는 제2-2 트랜지스터(121-2)의 제2 단자에 연결될 수 있다. 여기서, 한 쌍의 제2 트랜지스터(121)의 기생 커패시턴스 성분과 한 쌍의 제3 인덕터(123)가 병렬 LC 탱크로 구성되어 공진기의 역할을 하게 된다. The pair of third inductors 123 may be provided between the pair of second transistors 121 and the voltage V DD . The pair of third inductors 123 may include a 3-1 th inductor 123 - 1 and a 3 - 2 th inductor 123 - 2 . The 3-1 th inductor 123 - 1 may be connected to the second terminal of the 2-1 th transistor 121-1. The 3-2nd inductor 123-2 may be connected to the second terminal of the 2-2nd transistor 121-2. Here, the parasitic capacitance component of the pair of second transistors 121 and the pair of third inductors 123 are configured as a parallel LC tank to serve as a resonator.

도 2는 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기(Injection Locked Frequency Divider : ILFD)의 동작 원리를 나타내기 위한 개략적인 회로도이다. 2 is a schematic circuit diagram illustrating an operation principle of an injection locked frequency divider (ILFD) according to an embodiment of the present invention.

도 2를 참조하면, 인젝션 락드 주파수 분배기(100)는 제1 믹서(152), 제2 믹서(154), 및 공진기(156)를 포함할 수 있다. 제1 믹서(152)의 역할을 하는 것이 한 쌍의 제1 트랜지스터(113)이고, 제2 믹서(154)의 역할을 하는 것이 한 쌍의 제2 트랜지스터(121)이며, 공진기(156)의 역할을 하는 것이 한 쌍의 제2 트랜지스터(121)의 기생 커패시턴스 성분과 한 쌍의 제3 인덕터(123)로 구성되는 병렬 LC 탱크이다.Referring to FIG. 2 , the injection locked frequency divider 100 may include a first mixer 152 , a second mixer 154 , and a resonator 156 . The role of the first mixer 152 is a pair of first transistors 113 , the role of the second mixer 154 is a pair of second transistors 121 , and the role of the resonator 156 is What is done is a parallel LC tank composed of a parasitic capacitance component of a pair of second transistors 121 and a pair of third inductors 123 .

여기서, 3차 고조파 전류(I3ω0)가 제1 믹서(152)로 입력되면, 제1 믹서(152)는 3차 고조파 전류(I3ω0)와 공진기(156)에서 출력되는 발진 전류(IOSC = Iω0)를 혼합하여 2차 고조파 전류(I2ω0)를 생성하고 생성한 2차 고조파 전류(I2ω0)를 제2 믹서(154)로 전달하게 된다. Here, when the third harmonic current I 3 ω 0 is input to the first mixer 152 , the first mixer 152 generates the third harmonic current I 3 ω 0 and the oscillation current output from the resonator 156 . (I OSC = Iω 0 ) is mixed to generate a second harmonic current (I 2 ω 0 ), and the generated second harmonic current (I 2 ω 0 ) is transferred to the second mixer 154 .

그리고, 제2 믹서(154)는 3차 고조파 전류(I3ω0)와 2차 고조파 전류(I2ω0)를 혼합하여 주입 전류(즉, 3차 고조파 전류(I3ω0))의 1/3 주파수 대역(ω0)에서 락킹된 전류를 생성하여 공진기(156)로 전달하게 된다. Then, the second mixer 154 mixes the third harmonic current (I 3 ω 0 ) and the second harmonic current (I 2 ω 0 ) to produce an injection current (ie, the third harmonic current (I 3 ω 0 )). A locked current is generated in the 1/3 frequency band (ω 0 ) and transferred to the resonator 156 .

그러면, 공진기(156)는 주입 전류의 1/3 주파수 대역(ω0)에서 발진 전류(IOSC = Iω0)를 출력하게 된다. 즉, 공진기(156)의 공진 주파수는 주입 전류의 1/3 주파수 대역(ω0)으로 설정될 수 있다. 이때, 공진기(156)의 발진 전류는 제1 믹서(152)로 피드백 되기 때문에, 주입 전류(즉, 3차 고조파 전류(I3ω0))는 1/3 주파수 대역(ω0)에서 락킹되어 출력 되게 된다. Then, the resonator 156 outputs an oscillation current (I OSC = Iω 0 ) in the 1/3 frequency band (ω 0 ) of the injection current. That is, the resonant frequency of the resonator 156 may be set to a 1/3 frequency band (ω 0 ) of the injection current. At this time, since the oscillation current of the resonator 156 is fed back to the first mixer 152 , the injection current (ie, the third harmonic current I 3 ω 0 ) is locked in the 1/3 frequency band (ω 0 ). will be output

인젝션 락드 주파수 분배기(100)의 락킹 범위(Locking Range : LR)는 하기의 수학식 1에 의해 결정될 수 있다. A locking range (LR) of the injection locked frequency divider 100 may be determined by Equation 1 below.

(수학식 1)(Equation 1)

Figure 112020057495512-pat00001
Figure 112020057495512-pat00001

Iinj : 주입 전류I inj : injection current

QR : 공진기의 품질 계수Q R : quality factor of the resonator

IOSC : R공진기의 발진 전류I OSC : R resonator oscillation current

개시되는 실시예에서는, 한 쌍의 제1 인덕터(117)를 통해 3차 고조파(3ω0) 및 2차 고조파(2ω0)의 주입 효율을 향상시키고, 한 쌍의 제2 인덕터(119)를 통해 제2 믹서(154)로 입력되는 2차 고조파(2ω0)의 전류를 증가시킴으로써, 추가적인 전력 소모 없이도 락킹 범위를 확대시킬 수 있게 된다.In the disclosed embodiment, the injection efficiency of the third harmonic (3ω 0 ) and the second harmonic (2ω 0 ) is improved through a pair of first inductors 117 , and through a pair of second inductors 119 , the injection efficiency is improved. By increasing the current of the second harmonic (2ω 0 ) input to the second mixer 154, the locking range can be expanded without additional power consumption.

한편, 개시되는 실시예에서는 한 쌍의 제1 라우팅 라인(111) 및 한 쌍의 제2 라우팅 라인(115)을 통해 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)를 한 쌍의 제1 트랜지스터(113)와 물리적으로 분리함으로써, 한 쌍의 제1 트랜지스터(113)와 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119) 간에 커플링이 발생하는 것을 방지할 수 있게 된다. 이때, 한 쌍의 제1 라우팅 라인(111) 및 한 쌍의 제2 라우팅 라인(115)의 인덕턴스로 인해 락킹 범위가 별다른 영향을 받지는 않게 된다.On the other hand, in the disclosed embodiment, a pair of first inductors 117 and a pair of second inductors 119 through a pair of first routing lines 111 and a pair of second routing lines 115 are connected. By physically separating the pair of first transistors 113, coupling occurs between the pair of first transistors 113, the pair of first inductors 117, and the pair of second inductors 119 it can be prevented At this time, the locking range is not significantly affected due to the inductance of the pair of first routing lines 111 and the pair of second routing lines 115 .

도 3은 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기에서 락킹 범위의 변화를 나타낸 그래프이다. 3 is a graph illustrating a change in a locking range in an injection-locked frequency divider according to an embodiment of the present invention.

도 3의 (a)는 한 쌍의 제1 라우팅 라인(111) 및 한 쌍의 제2 라우팅 라인(115)의 인덕턴스 값에 따른 락킹 범위의 변화를 나타낸 것으로, 한 쌍의 제1 라우팅 라인(111) 및 한 쌍의 제2 라우팅 라인(115)의 선로 길이에 따라 인덕턴스 값이 변하더라도 락킹 범위에는 별다른 영향이 없는 것을 확인할 수 있다. Figure 3 (a) shows a change in the locking range according to the inductance value of the pair of first routing line 111 and the pair of second routing line 115, a pair of first routing line 111 ) and the pair of second routing lines 115, even if the inductance value changes according to the line length, it can be seen that there is no significant effect on the locking range.

반면, 도 3의 (b)는 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)의 인덕턴스 값에 따른 락킹 범위의 변화를 나타낸 것으로, 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)의 인덕턴스 값이 변함에 따라 락킹 범위가 크게 변화하는 것을 확인할 수 있다. On the other hand, (b) of FIG. 3 shows the change of the locking range according to the inductance values of the pair of first inductors 117 and the pair of second inductors 119, and the pair of first inductors 117 And it can be seen that the locking range greatly changes as the inductance values of the pair of second inductors 119 change.

도 4는 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기에서 한 쌍의 제1 인덕터 및 한 쌍의 제2 인덕터에 따른 하모닉 성분별 전류 크기를 나타낸 그래프이다. 4 is a graph illustrating current magnitudes for each harmonic component according to a pair of first inductors and a pair of second inductors in the injection locked frequency divider according to an embodiment of the present invention.

도 4의 (a)를 참조하면, 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)의 인덕턴스 값이 커짐에 따라, 2차 고조파 전류(I2ω0)가 커지는 것을 볼 수 있다. Referring to FIG. 4A , as the inductance values of the pair of first inductors 117 and the pair of second inductors 119 increase, the secondary harmonic current I 2 ω 0 increases. can see.

도 4의 (b)를 참조하면, 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)의 인덕턴스 값이 커짐에 따라, 3차 고조파 전류(I3ω0)는 커지다가 줄어드는 것을 볼 수 있다. Referring to FIG. 4B , as the inductance values of the pair of first inductors 117 and the pair of second inductors 119 increase, the third harmonic current I 3 ω 0 increases and then can be seen to decrease.

도 4의 (c)를 참조하면, 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)의 인덕턴스 값이 커짐에 따라, 2차 고조파 전류(I2ω0)와 3차 고조파 전류(I3ω0)의 합한 값은 커지다가 줄어드는 것을 볼 수 있다. 따라서, 2차 고조파 전류(I2ω0)와 3차 고조파 전류(I3ω0)의 합한 값이 최대가 되는 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)의 인덕턴스 값을 결정할 수 있게 된다.Referring to FIG. 4C , as the inductance values of the pair of first inductors 117 and the pair of second inductors 119 increase, the second harmonic current I 2 ω 0 and the third It can be seen that the sum of the harmonic currents (I 3 ω 0 ) increases and then decreases. Therefore, the sum of the second harmonic current (I 2 ω 0 ) and the third harmonic current (I 3 ω 0 ) is the maximum of the pair of first inductors 117 and the pair of second inductors 119 . It becomes possible to determine the inductance value.

도 5는 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기에서 한 쌍의 제1 인덕터 및 한 쌍의 제2 인덕터의 유무에 따라 락킹 범위가 변하는 것을 나타낸 그래프이다. 5 is a graph illustrating a change in a locking range according to the presence or absence of a pair of first inductors and a pair of second inductors in the injection locked frequency divider according to an embodiment of the present invention.

도 5를 참조하면, 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)가 없는 경우에 비하여 한 쌍의 제1 인덕터(117) 및 한 쌍의 제2 인덕터(119)가 있는 경우, 락킹 범위는 약 5배 정도 차이가 나타나는 것을 볼 수 있다. Referring to FIG. 5 , the pair of first inductors 117 and the pair of second inductors 119 are formed compared to the case in which the pair of first inductors 117 and the pair of second inductors 119 are not provided. If there is, it can be seen that the locking range is about 5 times different.

도 6은 본 발명의 일 실시예에 따른 인젝션 락드 주파수 분배기를 나타낸 사진이다. 여기서는, 65 nm CMOS(Complementary Metal-Oxide Semiconductor) 공정에 의해 제작된 주파수 분배기를 나타내었다. 주파수 분배기는 크기는 0.68mm × 0.33mm로 제작되었다. 한 쌍의 제1 라우팅 라인(111)은 RL1으로 나타내었고, 한 쌍의 제2 라우팅 라인(115)은 RL2로 나타내었으며, 한 쌍의 제1 인덕터(117)는 L1으로 나타내었고, 한 쌍의 제2 인덕터(119)는 L2로 나타내었으며, 한 쌍의 제3 인덕터(123)는 L3으로 나타내었다. 6 is a photograph showing an injection locked frequency divider according to an embodiment of the present invention. Here, the frequency divider fabricated by the 65 nm CMOS (Complementary Metal-Oxide Semiconductor) process is shown. The frequency divider was manufactured to measure 0.68mm × 0.33mm. A pair of first routing lines 111 is denoted by RL 1 , a pair of second routing lines 115 is denoted by RL 2 , and a pair of first inductors 117 is denoted by L 1 , The pair of second inductors 119 is denoted by L 2 , and the pair of third inductors 123 is denoted by L 3 .

개시되는 실시예에 따른 인젝션 락드 주파수 분배기(100)는 70 ~ 85GHz 대역의 E 밴드 또는 75 ~ 110GHz 대역의 W 밴드 등에 적용될 수 있으며, 해당 주파수 대역에서 차량 충돌 방지 시스템이나 5G 통신의 기지국 등에 사용될 수 있으나, 그 적용 범위가 이에 한정되는 것은 아니다. The injection lock frequency divider 100 according to the disclosed embodiment may be applied to the E band of the 70 to 85 GHz band or the W band of the 75 to 110 GHz band, etc. However, the scope of application is not limited thereto.

이상에서 본 발명의 대표적인 실시예들을 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Although representative embodiments of the present invention have been described in detail above, those of ordinary skill in the art to which the present invention pertains will understand that various modifications are possible within the limits without departing from the scope of the present invention with respect to the above-described embodiments. . Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the claims described below as well as the claims and equivalents.

100 : 주파수 분배기
102 : 입력 회로부
104 : 출력 회로부
111 : 한 쌍의 제1 라우팅 라인
111-1 : 제1-1 라우팅 라인
111-2 : 제1-2 라우팅 라인
113 : 한 쌍의 제1 트랜지스터
113-1 : 제1-1 트랜지스터
113-2 : 제1-2 트랜지스터
115 : 한 쌍의 제2 라우팅 라인
115-1 : 제2-1 라우팅 라인
115-2 : 제2-2 라우팅 라인
117 : 한 쌍의 제1 인덕터
117-1 : 제1-1 인덕터
117-2 : 제1-2 인덕터
119 : 한 쌍의 제2 인덕터
119-1 : 제2-1 인덕터
119-2 : 제2-2 인덕터
121 : 한 쌍의 제2 트랜지스터
121-1 : 제2-1 트랜지스터
121-2 : 제2-2 트랜지스터
123 : 한 쌍의 제3 인덕터
123-1 : 제3-1 인덕터
123-2 : 제3-2 인덕터
152 : 제1 믹서
154 : 제2 믹서
156 : 공진기100: frequency divider
102: input circuit unit
104: output circuit part
111: a pair of first routing lines
111-1: 1-1 routing line
111-2: 1-2 routing line
113: a pair of first transistors
113-1: 1-1 transistor
113-2: 1-2 transistors
115: a pair of second routing lines
115-1: No. 2-1 routing line
115-2: 2-2 routing line
117: a pair of first inductors
117-1: 1-1 inductor
117-2: 1-2 inductor
119: a pair of second inductors
119-1: 2-1 inductor
119-2: 2-2 inductor
121: a pair of second transistors
121-1: 2-1 transistor
121-2: 2-2 transistor
123: a pair of third inductors
123-1: 3-1 inductor
123-2: 3-2 inductor
152: first mixer
154: second mixer
156: resonator

Claims (12)

인젝션 락드 주파수 분배기(Injection Locked Frequency Divider : ILFD)로서,
입력단에 인가되는 입력 전압을 주입 전류로 변환하는 한 쌍의 제1 트랜지스터;
상기 한 쌍의 제1 트랜지스터와 출력단 사이에 마련되고 상호 교차 결합되는 한 쌍의 제2 트랜지스터;
일단이 상기 한 쌍의 제1 트랜지스터와 연결되고, 타단이 상기 입력단에 연결되는 한 쌍의 제1 인덕터; 및
상기 한 쌍의 제1 트랜지스터와 상기 한 쌍의 제2 트랜지스터 사이에 마련되고, 상기 한 쌍의 제1 인덕터와 직렬로 연결되는 한 쌍의 제2 인덕터를 포함하며,
상기 한 쌍의 제2 트랜지스터의 제1 단자와 제2 단자는 상호 교차 결합되어 연결되고,
상기 한 쌍의 제2 인덕터는 상기 한 쌍의 제2 트랜지스터의 제3 단자와 연결되며,
상기 주파수 분배기는,
상기 한 쌍의 제2 트랜지스터의 제2 단자와 연결되는 한 쌍의 제3 인덕터를 더 포함하고,
상기 한 쌍의 제2 트랜지스터의 기생 커패시턴스 성분과 상기 한 쌍의 제3 인덕터는 병렬 LC 공진기를 형성하며,
상기 입력단으로 3차 고조파 전류가 입력되고,
상기 한 쌍의 제1 트랜지스터는, 상기 3차 고조파 전류와 상기 병렬 LC 공진기에서 출력되는 발진 전류를 혼합하여 2차 고조파 전류를 생성하며,
상기 한 쌍의 제2 트랜지스터는, 상기 3차 고조파 전류와 상기 2차 고조파 전류를 혼합하여 상기 3차 고조파 전류의 1/3 주파수 대역에서 락킹된 전류를 생성하여 상기 공진기로 전달하는, 주파수 분배기.
An injection locked frequency divider (ILFD) comprising:
a pair of first transistors converting an input voltage applied to an input terminal into an injection current;
a pair of second transistors provided between the pair of first transistors and an output terminal and cross-coupled to each other;
a pair of first inductors having one end connected to the pair of first transistors and the other end connected to the input terminal; and
a pair of second inductors provided between the pair of first transistors and the pair of second transistors and connected in series with the pair of first inductors;
The first terminal and the second terminal of the pair of second transistors are cross-coupled to each other,
The pair of second inductors is connected to a third terminal of the pair of second transistors,
The frequency divider is
Further comprising a pair of third inductors connected to the second terminals of the pair of second transistors,
Parasitic capacitance components of the pair of second transistors and the pair of third inductors form a parallel LC resonator,
A third harmonic current is input to the input terminal,
The pair of first transistors generates a second harmonic current by mixing the third harmonic current and the oscillation current output from the parallel LC resonator,
The pair of second transistors mix the 3rd harmonic current and the 2nd harmonic current to generate a locked current in a 1/3 frequency band of the 3rd harmonic current and deliver it to the resonator.
 청구항 1에 있어서,
상기 한 쌍의 제1 트랜지스터는, 접지를 기준으로 대칭하여 마련되고,
상기 한 쌍의 제1 트랜지스터의 제1 단자는 상기 입력단에 연결되고, 상기 한 쌍의 제1 트랜지스터의 제2 단자는 상기 한 쌍의 제1 인덕터의 일단과 연결되며, 상기 한 쌍의 제1 트랜지스터의 제3 단자는 상기 접지와 연결되는, 주파수 분배기.
The method according to claim 1,
The pair of first transistors are provided symmetrically with respect to the ground,
A first terminal of the pair of first transistors is connected to the input terminal, a second terminal of the pair of first transistors is connected to one end of the pair of first inductors, and the pair of first transistors A third terminal of the frequency divider is connected to the ground.
 삭제delete 청구항 1에 있어서,
상기 주파수 분배기는,
일단이 상기 입력단과 연결되고, 타단이 상기 한 쌍의 제1 트랜지스터의 제1 단자와 연결되는 한 쌍의 제1 라우팅 라인을 더 포함하는, 주파수 분배기.
The method according to claim 1,
The frequency divider is
The frequency divider further comprising a pair of first routing lines having one end connected to the input terminal and the other end connected to the first terminal of the pair of first transistors.
 청구항 4에 있어서,
상기 주파수 분배기는,
일단이 상기 한 쌍의 제1 트랜지스터의 제2 단자와 연결되고, 타단이 상기 한 쌍의 제1 인덕터 및 상기 한 쌍의 제2 인덕터 사이에 연결되는 한 쌍의 제2 라우팅 라인을 더 포함하는, 주파수 분배기.
5. The method according to claim 4,
The frequency divider is
Further comprising a pair of second routing lines having one end connected to the second terminal of the pair of first transistors and the other end connected between the pair of first inductors and the pair of second inductors, frequency divider.
 청구항 5에 있어서,
상기 한 쌍의 제1 인덕터 및 상기 한 쌍의 제2 인덕터의 인덕턴스 값에 따라 상기 주파수 분배기의 락킹 범위를 조절하도록 마련되는, 주파수 분배기.
6. The method of claim 5,
The frequency divider is provided to adjust a locking range of the frequency divider according to inductance values of the pair of first inductors and the pair of second inductors.
 삭제delete 삭제delete 삭제delete 청구항 1에 있어서,
상기 한 쌍의 제1 인덕터 및 상기 한 쌍의 제2 인덕터의 인덕턴스 값은,
상기 2차 고조파 전류 및 상기 3차 고조파 전류의 합이 최대가 되는 값으로 결정되는, 주파수 분배기.
The method according to claim 1,
Inductance values of the pair of first inductors and the pair of second inductors are,
The frequency divider is determined as a value at which the sum of the second harmonic current and the third harmonic current is a maximum.
 청구항 1, 청구항 2, 청구항 4 내지 청구항 6, 및 청구항 10 중 어느 하나의 항에 기재된 주파수 분배기를 포함하는 위상 고정 루프.
A phase locked loop comprising the frequency divider according to any one of claims 1, 2, 4 to 6, and 10.
 청구항 1, 청구항 2, 청구항 4 내지 청구항 6, 및 청구항 10 중 어느 하나의 항에 기재된 주파수 분배기를 포함하는 통신 기기.
A communication device comprising the frequency divider according to any one of claims 1, 2, 4 to 6, and 10.
KR1020200067468A 2020-06-04 2020-06-04 Injection locked frequency divider, phase locked loop and communication device with the same KR102391222B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200067468A KR102391222B1 (en) 2020-06-04 2020-06-04 Injection locked frequency divider, phase locked loop and communication device with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200067468A KR102391222B1 (en) 2020-06-04 2020-06-04 Injection locked frequency divider, phase locked loop and communication device with the same

Publications (2)

Publication Number Publication Date
KR20210151268A KR20210151268A (en) 2021-12-14
KR102391222B1 true KR102391222B1 (en) 2022-04-27

Family

ID=78935084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200067468A KR102391222B1 (en) 2020-06-04 2020-06-04 Injection locked frequency divider, phase locked loop and communication device with the same

Country Status (1)

Country Link
KR (1) KR102391222B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024005813A1 (en) * 2022-06-30 2024-01-04 Intel Corporation Apparatus, system, and method of local oscillator (lo) generator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156611A (en) * 1998-11-18 2000-06-06 Sharp Corp Frequency multiplier
JP2011160400A (en) * 2010-01-29 2011-08-18 National Chiao Tung Univ Frequency multiplier device and method of operating the same
US20120019289A1 (en) * 2010-07-20 2012-01-26 Industrial Technology Research Institute Injection-locked frequency divider

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983039B1 (en) * 2008-09-03 2010-09-17 고려대학교 산학협력단 Injection locked frequency divider
GB2533557A (en) 2014-12-16 2016-06-29 Nordic Semiconductor Asa Frequency divider
KR102595794B1 (en) * 2018-08-31 2023-10-30 삼성전자주식회사 Apparatus and method for amplifying power in transmittion device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156611A (en) * 1998-11-18 2000-06-06 Sharp Corp Frequency multiplier
JP2011160400A (en) * 2010-01-29 2011-08-18 National Chiao Tung Univ Frequency multiplier device and method of operating the same
US20120019289A1 (en) * 2010-07-20 2012-01-26 Industrial Technology Research Institute Injection-locked frequency divider

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024005813A1 (en) * 2022-06-30 2024-01-04 Intel Corporation Apparatus, system, and method of local oscillator (lo) generator

Also Published As

Publication number Publication date
KR20210151268A (en) 2021-12-14

Similar Documents

Publication Publication Date Title
US7961058B2 (en) Frequency divider using an injection-locking-range enhancement technique
US8493105B2 (en) Injection-locked frequency divider
TWI418138B (en) Injection-locked frequency dividing apparatus
US9379663B1 (en) LC oscillator circuit with wide tuning range
US7683681B2 (en) Injection-locked frequency divider embedded an active inductor
US20110156829A1 (en) Oscillator combined circuit, semiconductor device, and current reuse method
US8410830B2 (en) Injection locked frequency divider and associated methods
US7652544B2 (en) Voltage controlled oscillator and frequency control method of the voltage controlled oscillator
CN103607201A (en) Injection locking frequency divider with wide locking range
Li et al. Analysis and implementation of an ultra-wide tuning range CMOS ring-VCO with inductor peaking
US7893782B2 (en) Voltage-controlled oscillator
US8264290B2 (en) Dual positive-feedbacks voltage controlled oscillator
KR102391222B1 (en) Injection locked frequency divider, phase locked loop and communication device with the same
US20080315964A1 (en) Voltage controlled oscillator using tunable active inductor
TWI431943B (en) Injection-locked frequency divider
JP2008311820A (en) Voltage controlled oscillator and oscillation control system
WO2018010180A1 (en) Oscillator
US20120319787A1 (en) Voltage controlled oscillator having a resonator circuit with a phase noise filter
CN111404485B (en) voltage controlled oscillator
JP2008244557A (en) High-frequency oscillation circuit, phase locked loop circuit, semiconductor device and communication device
TWI645678B (en) Divide by three injection locked frequency divider
US20130141178A1 (en) Injection Locked Divider with Injection Point Located at a Tapped Inductor
JP2011239226A (en) Synchronous circuit
US8219054B2 (en) Oscillating circuit and radio communication apparatus
CN104333329B (en) Injection enhanced low-power wide-locking-scope injection locking tripler

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant