KR102384087B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

Abstract

본 발명에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 서로 이격되어 있는 스위칭 트랜지스터의 스위칭 채널 및 구동 트랜지스터의 구동 채널을 포함하는 반도체, 상기 반도체를 덮고 있는 제1 절연막, 상기 제1 게이트 절연막 위에 형성되어 있으며 상기 스위칭 채널 및 구동 채널과 각각 중첩하고 있는 스위칭 게이트 전극 및 구동 게이트 전극, 상기 스위칭 게이트 전극 및 구동 게이트 전극을 덮고 있는 제2 절연막, 상기 제2 절연막 위에 형성되어 있으며 데이터 신호 및 구동 전압을 각각 전달하는 데이터선 및 구동 전압선, 상기 데이터선 및 구동 전압선을 덮고 있는 보호막, 그리고 상기 보호막 위에 형성되어 있는 화소 전극 및 제1 화소 연결 부재를 포함하고, 상기 데이터선은 서로 분리되어 있는 상부 데이터선 및 하부 데이터선을 포함하고, 상기 제1 화소 연결 부재는 상기 상부 데이터선과 상기 하부 데이터선을 서로 연결하고 있을 수 있다.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.

유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.

이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터 및 하나 이상의 커패시터(Capacitor)가 형성되어 있다. 복수개의 트랜지스터는 기본적으로 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다.

이와 같이 유기 발광 표시 장치는 하나의 화소 내에 복수개의 트랜지스터와 커패시터가 형성되고, 그 위에 유기 발광층도 형성되기 때문에 많은 마스크를 사용할 수 밖에 없다. 하지만, 마스크 하나의 비용이 매우 비싸 제조 비용이 증가하는 단점이 있다.

본 발명이 이루고자 하는 기술적 과제는 화소 구조를 변경하여 적어도 하나의 마스크를 적게 사용하여 제조 비용을 절감할 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것이다.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 서로 이격되어 있는 스위칭 트랜지스터의 스위칭 채널 및 구동 트랜지스터의 구동 채널을 포함하는 반도체, 상기 반도체를 덮고 있는 제1 절연막, 상기 제1 게이트 절연막 위에 형성되어 있으며 상기 스위칭 채널 및 구동 채널과 각각 중첩하고 있는 스위칭 게이트 전극 및 구동 게이트 전극, 상기 스위칭 게이트 전극 및 구동 게이트 전극을 덮고 있는 제2 절연막, 상기 제2 절연막 위에 형성되어 있으며 데이터 신호 및 구동 전압을 각각 전달하는 데이터선 및 구동 전압선, 상기 데이터선 및 구동 전압선을 덮고 있는 보호막, 그리고 상기 보호막 위에 형성되어 있는 화소 전극 및 제1 화소 연결 부재를 포함하고, 상기 데이터선은 서로 분리되어 있는 상부 데이터선 및 하부 데이터선을 포함하고, 상기 제1 화소 연결 부재는 상기 상부 데이터선과 상기 하부 데이터선을 서로 연결하고 있을 수 있다.

상기 제1 화소 연결 부재는 상기 보호막에 형성된 제1 접촉 구멍을 통해 상기 상부 데이터선 및 하부 데이터선과 각각 연결되어 있을 수 있다.

상기 반도체는 상기 스위칭 채널의 양 옆에 형성되어 있는 스위칭 소스 전극 및 스위칭 드레인 전극을 포함하고, 상기 제1 화소 연결 부재는 상기 제1 절연막, 제2 절연막 및 보호막에 동시에 형성된 제2 접촉 구멍을 통해 상기 스위칭 소스 전극과 연결되어 있을 수 있다.

상기 보호막 위에 형성되어 있는 제2 화소 연결 부재를 더 포함하고, 상기 구동 전압선은 서로 분리되어 있는 상부 구동 전압선 및 하부 구동 전압선을 포함하며, 상기 제2 화소 연결 부재는 상기 상부 구동 전압선과 상부 하부 구동 전압선을 서로 연결하고 있을 수 있다.

상기 제2 화소 연결 부재는 상기 보호막에 형성된 제1 접촉 구멍을 통해 상기 상부 구동 전압선 및 하부 구동 전압선과 각각 연결되어 있을 수 있다.

상기 스위칭 게이트 전극과 연결되어 있으며 스캔 신호를 전달하는 스캔선, 상기 스캔선과 동일한 층에 형성되어 있으며 발광 제어 신호를 전달하는 발광 제어선, 상기 발광 제어선의 일부인 동작 제어 게이트 전극, 상기 반도체에 형성된 동작 제어 소스 전극 및 동작 제어 드레인 전극을 포함하는 동작 제어 트랜지스터를 더 포함하고, 상기 제2 화소 연결 부재는 상기 제1 절연막, 제2 절연막 및 보호막에 동시에 형성된 제2 접촉 구멍을 통해 상기 동작 제어 소스 전극과 연결되어 있을 수 있다.

상기 스캔선의 일부인 보상 게이트 전극, 상기 반도체에 형성된 보상 소스 전극 및 보상 드레인 전극을 포함하는 보상 트랜지스터, 상기 화소 전극과 동일한 층에 형성되어 있으며 상기 구동 게이트 전극과 상기 보상 드레인 전극을 서로 연결하고 있는 제3 화소 연결 부재를 더 포함할 수 있다.

상기 제3 화소 연결 부재는 상기 제1 절연막, 제2 절연막 및 보호막에 동시에 형성된 제2 접촉 구멍을 통해 상기 보상 드레인 전극과 연결되어 있고, 상기 제2 절연막 및 보호막에 동시에 형성된 제3 접촉 구멍을 통해 상기 구동 게이트 전극과 연결되어 있을 수 있다.

상기 스캔선과 동일한 층에 형성되어 있으며 전단 스캔 신호를 전달하는 전단 스캔선, 상기 화소 전극과 동일한 층에 형성되어 있으며 초기화 전압을 전달하는 초기화 전압선, 상기 전단 스캔선의 일부인 초기화 게이트 전극, 상기 반도체에 형성된 초기화 소스 전극 및 초기화 드레인 전극을 포함하는 초기화 트랜지스터를 더 포함하고, 상기 초기화 전압선은 상기 제1 절연막, 제2 절연막 및 보호막에 동시에 형성된 제2 접촉 구멍을 통해 상기 초기화 소스 전극과 연결되어 있을 수 있다.

상기 발광 제어선의 일부인 발광 제어 게이트 전극, 상기 반도체에 형성된 발광 제어 소스 전극 및 발광 제어 드레인 전극을 포함하는 발광 제어 트랜지스터를 더 포함하고, 상기 화소 전극은 상기 제1 절연막, 제2 절연막 및 보호막에 동시에 형성된 제2 접촉 구멍을 통해 상기 발광 제어 드레인 전극과 연결되어 있을 수 있다.

상기 구동 게이트 전극과 중첩하고 있는 스토리지 커패시터를 더 포함하고, 상기 스토리지 커패시터는 상기 구동 게이트 전극인 제1 스토리지 축전판, 상기 제1 스토리지 축전판과 중첩하고 있으며 상기 제2 절연막 위에 형성되어 있는 제2 스토리지 축전판을 포함하고, 상기 제2 스토리지 축전판은 상기 상부 구동 전압선의 확장 영역일 수 있다.

상기 구동 채널은 적어도 하나 이상의 굴곡부를 가지고 있을 수 있다.

상기 화소 전극 위에 형성되어 있는 유기 발광층, 상기 유기 발광층을 덮고 있는 공통 전극을 더 포함할 수 있다.

또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판 위에 반도체를 형성하는 단계, 상기 반도체 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 구동 트랜지스터의 구동 게이트 전극 및 스위칭 트랜지스터의 스위칭 게이트 전극을 형성하는 단계, 도핑 공정을 진행하여 상기 구동 게이트 전극 및 스위칭 게이트 전극 아래에 위치하는 상기 반도체에 각각 구동 채널 및 스위칭 채널을 형성하는 단계, 상기 구동 게이트 전극 및 스위칭 게이트 전극을 덮는 제2 절연막을 형성하는 단계, 상기 제2 절연막 위에 서로 분리된 상부 데이터선 및 하부 데이터선을 포함하는 데이터선을 형성하는 단계, 상기 데이터선을 덮는 보호막을 형성하는 단계, 상기 보호막 위에 화소 전극 및 제1 화소 연결 부재를 형성하는 단계를 더 포함하고, 상기 제1 화소 연결 부재는 상기 상부 데이터선과 상기 하부 데이터선을 서로 연결할 수 있다.

상기 보호막을 형성한 후 상기 보호막에 접촉 구멍을 형성하는 단계, 상기 접촉 구멍에 건식 식각 공정을 진행하여 상기 접촉 구멍 내부에 노출된상기 제1 절연막 및 제2 절연막을 식각하여 상기 반도체를 노출하는 단계를 더 포함하고, 상기 접촉 구멍은 상기 보호막에만 형성된 제1 접촉 구멍, 상기 제1 절연막, 제2 절연막 및 보호막에 함께 형성된 제2 접촉 구멍을 포함할 수 있다.

상기 제1 화소 연결 부재는 상기 제1 접촉 구멍을 통해 상기 상부 데이터선 및 하부 데이터선과 각각 연결되고, 상기 제2 접촉 구멍을 통해 상기 반도체와 연결될 수 있다.

서로 분리되어 있는 상부 구동 전압선 및 하부 구동 전압선을 포함하는 구동 전압선을 상기 데이터선을 형성하는 단계에서 형성하고, 상기 상부 구동 전압선 및 하부 구동 전압선을 서로 연결하는 제2 화소 연결 부재를 상기 제1 화소 연결 부재를 형성하는 단계에서 형성할 수 있다.

상기 제2 화소 연결 부재는 상기 제1 접촉 구멍을 통해 상기 상부 구동 전압선 및 하부 구동 전압선과 각각 연결되고, 상기 제2 접촉 구멍을 통해 상기 반도체와 연결될 수 있다.

상기 제2 절연막을 형성한 후 상기 반도체에 도펀트 활성화 공정을 진행하여 상기 반도체와 상기 제1 절연막 간의 경계면의 손상을 제거할 수 있다.

본 발명의 일 실시예에 따르면, 보호막에 형성된 접촉 구멍에 건식 식각 공정을 추가로 진행하여 별도의 마스크 없이 무기 절연막에 접촉 구멍을 형성함으로써, 마스크의 수를 줄일 수 있다.

또한, 제2 스토리지 축전판을 구동 전압선 및 데이터선과 동일한 물질로 동일한 층에 형성하여 적어도 하나의 마스크를 줄여 제조할 수 있다.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소에 인가되는 신호의 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수개의 트랜지스터 및 커패시터를 개략적으로 도시한 도면이다.
도 4는 도 3의 구체적인 배치도이다.
도 5는 도 4의 유기 발광 표시 장치를 V-V선을 따라 자른 단면도이다.
도 6은 도 4의 유기 발광 표시 장치를 VI-VI'선 및 VI'-VI"선을 따라 자른 단면도이다.
도 7, 10 및 13은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 순서대로 도시한 배치도이다.
도 8은 도 7의 유기 발광 표시 장치를 VIII-VIII선을 따라 자른 단면도이다.
도 9는 도 7의 유기 발광 표시 장치를 IX-IX선을 따라 자른 단면도이다.
도 11은 도 10의 유기 발광 표시 장치를 XI-XI선을 따라 자른 단면도이다.
도 12는 도 10의 유기 발광 표시 장치를 XII-XII'선 및 XII'-XII''선을 따라 자른 단면도이다.
도 14는 도 10의 유기 발광 표시 장치를 XIV-XIV선을 따라 자른 단면도이다.
도 15는 도 10의 유기 발광 표시 장치를 XV-XV'선 및 XV'-XV''선을 따라 자른 단면도이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.

또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.

그러면 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 대하여 도 1 내지 도 6을 참고로 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.

도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소(1)는 복수의 신호선(121, 122, 123, 128, 171, 172, 192), 복수의 신호선에 연결되어 있는 복수개의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.

트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 보상 트랜지스터(compensation transistor)(T3), 초기화 트랜지스터(initialization transistor)(T4), 동작 제어 트랜지스터(operation control transistor)(T5), 발광 제어 트랜지스터(light emission control transistor)(T6) 및 바이패스 트랜지스터(bypass transistor)(T7)를 포함한다.

신호선(121, 122, 123, 128, 171, 172, 192)은 스캔 신호(Sn)를 전달하는 스캔선(121), 초기화 트랜지스터(T4)에 전단 스캔 신호(Sn-1)를 전달하는 전단 스캔선(122), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하는 발광 제어선(123), 바이패스 트랜지스터(T7)에 바이패스 신호(BP)를 전달하는 바이패스 제어선(128), 스캔선(121)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(192)을 포함한다.

구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류(Id)를 공급한다.

스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(121)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 트랜지스터(T2)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 트랜지스터(T1)의 소스 전극으로 전달하는 스위칭 동작을 수행한다.

보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(121)에 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 보상 트랜지스터(T3)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다.

초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(122)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(192)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 초기화 트랜지스터(T4)는 전단 스캔선(122)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압을 초기화시키는 초기화 동작을 수행한다.

동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(123)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(S2)에 연결되어 있다.

발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(123)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(123)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴 온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 유기 발광 다이오드(OLED)에 전달된다.

바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(128)과 연결되어 있고, 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLED)의 애노드에 함께 연결되어 있고, 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(192) 및 초기화 박막 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다.

스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.

이하에서 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 구체적인 동작 과정을 도 2를 참고하여 상세히 설명한다.

우선, 초기화 기간 동안 전단 스캔선(122)을 통해 로우 레벨(low level)의 전단 스캔 신호(Sn-1)가 공급된다. 그러면, 로우 레벨의 전단 스캔 신호(Sn-1)에 대응하여 초기화 트랜지스터(T4)가 턴 온(Turn on)되며, 초기화 전압선(192)으로부터 초기화 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 트랜지스터(T1)의 게이트 전극에 연결되고, 초기화 전압(Vint)에 의해 구동 트랜지스터(T1)가 초기화된다.

이 후, 데이터 프로그래밍 기간 중 스캔선(121)을 통해 로우 레벨의 스캔 신호(Sn)가 공급된다. 그러면, 로우 레벨의 스캔 신호(Sn)에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴 온된다. 이 때, 구동 트랜지스터(T1)는 턴 온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다.

그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가된다. 스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.

이 후, 발광 기간 동안 발광 제어선(123)으로부터 공급되는 발광 제어 신호(EM)가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(EM)에 의해 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 턴 온된다.

그러면, 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 발광 제어 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 다이오드(OLED)에 공급된다. 발광 기간동안 스토리지 커패시터(Cst)에 의해 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 '(Dm+Vth)-ELVDD'으로 유지되고, 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 소스-게이트 전압에서 문턱 전압을 차감한 값의 제곱 '(Dm-ELVDD)²'에 비례한다. 따라서 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정된다.

이 때, 바이패스 트랜지스터(T7)는 바이패스 제어선(128)으로부터 바이패스 신호(BP)를 전달받는다. 바이패스 신호(BP)는 바이패스 트랜지스터(T7)를 항상 오프시킬 수 있는 소정 레벨의 전압으로서, 바이패스 트랜지스터(T7)는 트랜지스터 오프 레벨의 전압을 게이트 전극(G7)에 전달받게 됨으로써, 바이패스 트랜지스터(T7)가 항상 오프되고, 오프된 상태에서 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로 바이패스 트랜지스터(T7)를 통해 빠져나가게 한다.

블랙 영상을 표시하는 구동 트랜지스터(T1)의 최소 전류가 구동 전류로 흐를 경우에도 유기 발광 다이오드(OLED)가 발광하게 된다면 제대로 블랙 영상이 표시되지 않는다. 따라서, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 바이패스 트랜지스터(T7)는 구동 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로서 유기 발광 다이오드 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 구동 트랜지스터(T1)의 최소 전류란 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 구동 트랜지스터(T1)가 오프되는 조건에서의 전류를 의미한다. 이렇게 구동 트랜지스터(T1)를 오프시키는 조건에서의 최소 구동 전류(예를 들어 10pA 이하의 전류)가 유기 발광 다이오드(OLED)에 전달되어 블랙 휘도의 영상으로 표현된다. 블랙 영상을 표시하는 최소 구동 전류가 흐르는 경우 바이패스 전류(Ibp)의 우회 전달의 영향이 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우에는 바이패스 전류(Ibp)의 영향이 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동 전류(Id)로부터 바이패스 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 유기 발광 다이오드(OLED)의 발광 전류(Ioled)는 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 바이패스 트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다. 도 2에서는 바이패스 신호(BP)는 전단 스캔 신호(Sn-1)와 동일하나, 반드시 이에 한정되는 것은 아니다. 또한, 본 발명의 일 실시예에서는 바이패스 트랜지스터(T7)를 포함하는 7 트랜지스터 1 커패시터 구조를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다.

그러면 도 1에 도시한 유기 발광 표시 장치의 화소의 상세 구조에 대하여 도 3 내지 도 6을 도 1과 함께 참고하여 상세하게 설명한다.

도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수개의 트랜지스터 및 커패시터를 개략적으로 도시한 도면이고, 도 4는 도 3의 구체적인 배치도이고, 도 5는 도 4의 유기 발광 표시 장치를 V-V선을 따라 자른 단면도이고, 도 6은 도 4의 유기 발광 표시 장치를 VI-VI'선 및 VI'-VI"선을 따라 자른 단면도이다.

이하에서 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구체적인 평면상 구조에 대해 우선 상세히 설명하고, 도 5 및 도 6을 참고하여 구체적인 단면상 구조에 대해 상세히 설명한다.

우선, 도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM) 및 바이패스 신호(BP)를 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(121), 전단 스캔선(122), 발광 제어선(123) 및 바이패스 제어선(128)을 포함하고, 스캔선(121), 전단 스캔선(122), 발광 제어선(123) 및 바이패스 제어선(128)과 교차하고 있으며 화소에 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 인가하는 데이터선(171) 및 구동 전압선(172)을 포함한다. 초기화 전압(Vint)은 초기화 전압선(192)을 통해 보상 트랜지스터(T3)로 전달된다. 데이터선(171)은 분리되어 평면상 화소 내의 상부에 위치하는 상부 데이터선(171a), 상부 데이터선(171a)과 소정 간격(d1) 이격되어 평면상 화소 내의 하부에 위치하는 하부 데이터선(171b)을 포함한다. 구동 전압선(172)은 평면상 화소 내의 상부에 위치하는 상부 구동 전압선(172a), 상부 구동 전압선과 소정 간격(d2) 이격되어 평면상 화소 내의 하부에 위치하는 하부 구동 전압선(172b)을 포함한다.

또한, 화소에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 스토리지 커패시터(Cst), 그리고 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)으로 이루어진 유기 발광 다이오드(OLED)가 형성되어 있다.

구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)의 각각의 채널(channel)은 연결되어 있는 하나의 반도체(130)의 내부에 형성되어 있으며, 반도체(130)는 다양한 형상으로 굴곡되어 형성될 수 있다. 이러한 반도체(130)는 다결정 반도체 물질 또는 산화물 반도체 물질로 이루어질 수 있다. 산화물 반도체 물질은 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 인듐―갈륨―아연 산화물(InGaZnO4), 인듐―아연 산화물(Zn―In―O), 아연―주석 산화물(Zn―Sn―O) 인듐―갈륨 산화물 (In―Ga―O), 인듐―주석 산화물(In―Sn―O), 인듐―지르코늄 산화물(In―Zr―O), 인듐―지르코늄―아연 산화물(In―Zr―Zn―O), 인듐―지르코늄―주석 산화물(In―Zr―Sn―O), 인듐―지르코늄―갈륨 산화물(In―Zr―Ga―O), 인듐―알루미늄 산화물(In―Al―O), 인듐―아연―알루미늄 산화물(In―Zn―Al―O), 인듐―주석―알루미늄 산화물(In―Sn―Al―O), 인듐―알루미늄―갈륨 산화물(In―Al―Ga―O), 인듐―탄탈륨 산화물(In―Ta―O), 인듐―탄탈륨―아연 산화물(In―Ta―Zn―O), 인듐―탄탈륨―주석 산화물(In―Ta―Sn―O), 인듐―탄탈륨―갈륨 산화물(In―Ta―Ga―O), 인듐―게르마늄 산화물(In―Ge―O), 인듐―게르마늄―아연 산화물(In―Ge―Zn―O), 인듐―게르마늄―주석 산화물(In―Ge―Sn―O), 인듐―게르마늄―갈륨 산화물(In―Ge―Ga―O), 티타늄―인듐―아연 산화물(Ti―In―Zn―O), 하프늄―인듐―아연 산화물(Hf―In―Zn―O) 중 어느 하나를 포함할 수 있다. 반도체(130)가 산화물 반도체 물질로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체 물질를 보호하기 위해 별도의 보호층이 추가될 수 있다.

반도체(130)는 N형 불순물 또는 P형 불순물로 채널 도핑이 되어 있는 채널 (channel)과, 채널의 양 옆에 형성되어 있으며 채널에 도핑된 도핑 불순물과 반대 타입의 도핑 불순물이 도핑되어 형성된 소스 도핑부 및 드레인 도핑부를 포함한다. 본 실시예에서 소스 도핑부 및 드레인 도핑부는 각각 소스 전극 및 드레인 전극에 해당한다. 반도체(130)에 형성되어 있는 소스 전극 및 드레인 전극은 해당 영역만 도핑하여 형성할 수 있다. 또한, 반도체(130)에서 서로 다른 트랜지스터의 소스 전극과 드레인 전극의 사이 영역도 도핑되어 소스 전극과 드레인 전극이 전기적으로 연결될 수 있다.

도 4에 도시한 바와 같이, 채널(131)은 구동 트랜지스터(T1)에 형성되는 구동 채널(131a), 스위칭 트랜지스터(T2)에 형성되는 스위칭 채널(131b), 보상 트랜지스터(T3)에 형성되는 보상 채널(131c), 초기화 트랜지스터(T4)에 형성되는 초기화 채널(131d), 동작 제어 트랜지스터(T5)에 형성되는 동작 제어 채널(131e), 발광 제어 트랜지스터(T6)에 형성되는 발광 제어 채널(131f) 및 바이패스 박막 트랜지스터(T7)에 형성되는 바이패스 채널(131g)을 포함한다.

구동 트랜지스터(T1)는 구동 채널(131a), 구동 게이트 전극(125a), 구동 소스 전극(176a) 및 구동 드레인 전극(177a)을 포함한다. 구동 채널(131a)은 굴곡되어 있으며, 사행 형상 또는 지그재그 형상을 가질 수 있다. 이와 같이, 굴곡된 형상의 구동 채널(131a)을 형성함으로써, 좁은 공간 내에 길게 구동 채널(131a)을 형성할 수 있다. 따라서, 길게 형성된 구동 채널(131a)에 의해 구동 게이트 전극(125a)에 인가되는 게이트 전압의 구동 범위(driving range)는 넓어지게 된다. 게이트 전압의 구동 범위가 넓으므로 게이트 전압의 크기를 변화시켜 유기 발광 다이오드(OLED)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다. 이러한 구동 채널(131a)의 형상을 다양하게 변형하여 '역S', 'S', 'M', 'W' 등의 다양한 실시예가 가능하다.

구동 게이트 전극(125a)은 구동 채널(131a)과 중첩하고 있으며, 구동 게이트 전극(125a)은 스캔선(121), 전단 스캔선(122), 발광 제어선(123), 스위칭 게이트 전극(125b), 보상 게이트 전극(125c), 초기화 게이트 전극(125d), 동작 제어 게이트 전극(125e) 및 발광 제어 게이트 전극(125f)과 동일한 물질로 동일한 층에 형성되어 있다. 구동 소스 전극(176a) 및 구동 드레인 전극(177a)은 구동 채널(131a)과 중첩하지 않는다.

스위칭 트랜지스터(T2)는 스위칭 채널(131b), 스위칭 게이트 전극(125b), 스위칭 소스 전극(176b) 및 스위칭 드레인 전극(177b)을 포함한다. 스캔선(121)에서 확장된 일부인 스위칭 게이트 전극(125b)은 스위칭 채널(131b)과 중첩하고 있으며, 스위칭 소스 전극(176b) 및 스위칭 드레인 전극(177b)은 스위칭 채널(131b)과 중첩하지 않는다. 스위칭 소스 전극(176b)은 접촉 구멍(84)을 통해 제1 화소 연결 부재(193)과 연결되어 있다.

보상 트랜지스터(T3)는 보상 채널(131c), 보상 게이트 전극(125c), 보상 소스 전극(176c) 및 보상 드레인 전극(177c)을 포함한다. 스캔선(121)에서 위쪽으로 돌출되어 확장된 일부인 보상 게이트 전극(125c)은 보상 채널(131c)과 중첩하고 있으며, 보상 소스 전극(176c) 및 보상 드레인 전극(177c)은 보상 채널(131c)과 중첩하지 않는다. 보상 드레인 전극(177c)은 접촉 구멍(83)을 통해 제3 화소 연결 부재(194)와 연결되어 있다.

초기화 트랜지스터(T4)는 초기화 채널(131d), 초기화 게이트 전극(125d), 초기화 소스 전극(176d) 및 초기화 드레인 전극(177d)을 포함한다. 전단 스캔선(122)의 일부인 초기화 게이트 전극(125d)은 누설 전류 방지를 위해 2개가 형성되어 있으며 초기화 채널(131d)과 중첩하고 있다. 초기화 소스 전극(176d) 및 초기화 드레인 전극(177d)은 초기화 채널(131d)과 중첩하지 않는다. 초기화 소스 전극(176d)은 접촉 구멍(82)을 통해 초기화 전압선(192)과 연결되어 있다.

동작 제어 트랜지스터(T5)는 동작 제어 채널(131e), 동작 제어 게이트 전극(125e), 동작 제어 소스 전극(176e) 및 동작 제어 드레인 전극(177e)을 포함한다. 발광 제어선(123)의 일부인 동작 제어 게이트 전극(125e)은 동작 제어 채널(131e)과 중첩하고 있으며, 동작 제어 소스 전극(176e) 및 동작 제어 드레인 전극(177e)과 중첩하지 않는다. 동작 제어 소스 전극(176e)은 접촉 구멍(85)을 통해 제2 화소 연결 부재(195)와 연결되어 있다.

발광 제어 트랜지스터(T6)는 발광 제어 채널(131f), 발광 제어 게이트 전극(125f), 발광 제어 소스 전극(176f) 및 발광 제어 드레인 전극(177f)을 포함한다. 발광 제어선(123)의 일부인 발광 제어 게이트 전극(125f)은 발광 제어 채널(131f)과 중첩하고 있으며, 발광 제어 소스 전극(176f) 및 발광 제어 드레인 전극(177f)과 중첩하지 않는다. 발광 제어 드레인 전극(177f)은 접촉 구멍(81)을 통해 화소 전극(191)과 연결되어 있다.

바이패스 박막 트랜지스터(T7)는 바이패스 채널(131g), 바이패스 게이트 전극(125g), 바이패스 소스 전극(176g) 및 바이패스 드레인 전극(177g)을 포함한다. 바이패스 제어선(128)의 일부인 바이패스 게이트 전극(125g)은 바이패스 채널(131g)과 중첩하고 있으며, 바이패스 소스 전극(176g) 및 바이패스 드레인 전극(177g)과 중첩하지 않는다. 바이패스 소스 전극(176g)은 발광 제어 드레인 전극(177f)과 직접 연결되어 있고, 바이패스 드레인 전극(177g)은 초기화 소스 전극(176d)과 직접 연결되어 있다.

구동 트랜지스터(T1)의 구동 채널(131a)의 일단은 스위칭 드레인 전극(177b) 및 동작 제어 드레인 전극(177e)과 연결되어 있으며, 구동 채널(131a)의 타단은 보상 소스 전극(176c) 및 발광 제어 소스 전극(176f)과 연결되어 있다.

스토리지 커패시터(Cst)는 제2 절연막(142)을 사이에 두고 배치되는 제1 스토리지 축전판(125a)과 제2 스토리지 축전판(178)을 포함한다. 제1 스토리지 축전판(125a)은 구동 게이트 전극(125a)에 해당하고, 제2 스토리지 축전판(178)은 제1 구동 전압선(172a)의 확장 영역이며 하나의 화소마다 하나식 형성되어 있다. 여기서, 제2 절연막(142)은 유전체가 되며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 축전판(125a, 178) 사이의 전압에 의해 스토리지 커패시턴스(Storage Capacitance)가 결정된다. 이와 같이, 구동 게이트 전극(125a)을 제1 스토리지 축전판(125a)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 채널(131a)에 의해 좁아진 공간에서 스토리지 커패시터를 형성할 수 있는 공간을 확보할 수 있다.

구동 게이트 전극(125a)인 제1 스토리지 축전판(125a)은 제1 절연막(141) 및 제2 절연막(142)에 형성된 접촉 구멍(61)을 통하여 제3 화소 연결 부재(194)와 연결되어 있다. 제3 화소 연결 부재(194)는 화소 전극(191)과 동일한 층에 형성되어 있으며 구동 게이트 전극(125a)과 보상 트랜지스터(T3)의 보상 드레인 전극(177c)을 서로 연결하고 있다.

따라서, 스토리지 커패시터(Cst)는 상부 구동 전압선(172a)을 통해 제2 스토리지 축전판(178)에 전달된 구동 전압(ELVDD)과 구동 게이트 전극(125a)의 게이트 전압간의 차에 대응하는 스토리지 커패시턴스를 저장한다.

데이터선(171)은 상부 데이터선(171a)과 하부 데이터선(171b)으로 분리되어 있고, 상부 데이터선(171a)과 하부 데이터선(171b)은 각각 접촉 구멍(62, 63)을 통해 제1 화소 연결 부재(193)의 일단부 및 타단부와 연결되어 있으며, 제1 화소 연결 부재(193)의 중앙부는 접촉 구멍(84)을 통해 스위칭 소스 전극(176b)과 직접 연결되어 있다. 또한, 구동 전압선(172)은 상부 구동 전압선(172a)과 하부 구동 전압선(172b)으로 분리되어 있고, 상부 구동 전압선(172a)과 하부 구동 전압선(172b)은 각각 접촉 구멍(64, 65)을 통해 제2 화소 연결 부재(195)의 일단부 및 타단부와 연결되어 있으며, 제2 화소 연결 부재(195)의 중앙부는 접촉 구멍(85)을 통해 동작 제어 소스 전극(176e)과 직접 연결되어 있다.

이하, 도 5 및 도 6을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면상 구조에 대해 적층 순서에 따라 구체적으로 설명한다.

이 때, 동작 제어 트랜지스터(T5)는 발광 제어 트랜지스터(T6)의 적층 구조와 대부분 동일하므로 상세한 설명은 생략한다.

기판(110) 위에는 버퍼층(120)이 형성될 수 있다. 기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성될 수 있고, 버퍼층(120)은 다결정 반도체를 형성하기 위한 결정화 공정 시 기판(110)으로부터 불순물을 차단하여 다결정 반도체의 특성을 향상시키고, 기판(110)이 받는 스트레스를 줄이는 역할을 할 수 있다.

버퍼층(120) 위에는 구동 채널(131a), 스위칭 채널(131b), 보상 채널(131c), 초기화 채널(131d), 동작 제어 채널(131e) 및 발광 제어 채널(131f)을 포함하는 반도체(130)가 형성되어 있다. 반도체(130) 중 구동 채널(131a)의 양 옆에는 구동 소스 전극(176a) 및 구동 드레인 전극(177a)이 형성되어 있고, 스위칭 채널(131b)의 양 옆에는 스위칭 소스 전극(176b) 및 스위칭 드레인 전극(177b)이 형성되어 있고, 보상 채널(131c)의 양 옆에는 보상 소스 전극(176c) 및 보상 드레인 전극(177c)이 형성되어 있고, 초기화 채널(131d)의 양 옆에는 초기화 소스 전극(176d) 및 초기화 드레인 전극(177d)이 형성되어 있고, 동작 제어 채널(131e)의 양 옆에는 동작 제어 소스 전극(176e) 및 동작 제어 드레인 전극(177e)이 형성되어 있고, 발광 제어 채널(131f)의 양 옆에는 발광 제어 소스 전극(176f) 및 발광 제어 드레인 전극(177f)이 형성되어 있다.

반도체(130) 위에는 이를 덮는 제1 절연막(141)이 형성되어 있다. 제1 절연막(141) 위에는 스위칭 게이트 전극(125b) 및 보상 게이트 전극(125c)를 포함하는 스캔선(121), 초기화 게이트 전극(125d)을 포함하는 전단 스캔선(122), 동작 제어 게이트 전극(125e) 및 발광 제어 게이트 전극(125f)을 포함하는 발광 제어선(123), 그리고 구동 게이트 전극(제1 스토리지 축전판)(125a)을 포함하는 게이트 배선(121, 122, 123, 125a, 125b, 125c, 125d, 125e, 125f)이 형성되어 있다.

게이트 배선(121, 122, 123, 125a, 125b, 125c, 125d, 125e, 125f) 및 제1 절연막(141) 위에는 이를 덮는 제2 절연막(142)이 형성되어 있다. 제1 절연막(141) 및 제2 절연막(142)은 질화 규소(SiNx) 또는 산화 규소(SiO₂) 따위로 형성되어 있다.

제2 절연막(142) 위에는 서로 분리된 상부 데이터선(171a) 및 하부 데이터선(171b), 제2 스토리지 축전판(178)을 포함하는 상부 구동 전압선(172a) 및 하부 구동 전압선(172b)을 포함하는 데이터 배선(171a, 171b, 172a, 172b, 178)이 형성되어 있다.

이러한 데이터 배선(171a, 171b, 172a, 172b, 178)은 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3중막으로 형성할 수 있으며 알루미늄은 저저항 금속이므로 전압 강하를 방지할 수 있다.

이와 같이, 제2 스토리지 축전판(178)을 제2 구동 전압선(172b) 및 데이터선(171)과 동일한 물질로 동일한 층에 형성하므로 별도의 층에 제2 스토리지 축전판을 형성할 필요가 없어, 제조시 사용되는 마스크의 수를 줄일 수 있다. 마스크의 개당 가격을 고려하면, 제조 비용을 줄일 수 있고, 제조 시간도 단축시킬 수 있다.

또한, 제2 스토리지 축전판(178)과 구동 전압선(172) 및 데이터선(171)이 동일한 층에 형성되므로 제2 스토리지 축전판(178)과 구동 전압선(172) 및 데이터선(171)을 절연시키기 위한 별도의 절연막이 필요없고 제2 스토리지 축전판(178)과 구동 전압선(172) 및 데이터선(171)간의 단락을 원천적으로 방지할 수 있다.

데이터 배선(171a, 171b, 172a, 172b, 178) 및 제2 절연막(142) 위에는 이를 덮는 보호막(180)이 형성되어 있다. 보호막(180)은 유기막으로 형성될 수 있다. 보호막(180) 위에는 화소 전극(191), 제1 화소 연결 부재(193), 제3 화소 연결 부재(194), 제2 화소 연결 부재(195) 및 초기화 전압선(192)이 형성되어 있다.

제1 절연막(141), 제2 절연막(142) 및 보호막(180)에는 복수개의 접촉 구멍(61, 62, 63, 64, 65, 81, 82, 83, 84, 85)이 형성되어 있으며, 복수개의 접촉 구멍(61, 62, 63, 64, 65, 81, 82, 83, 84, 85)은 보호막(180)에만 형성된 제1 접촉 구멍(62, 63, 64, 65)과, 제1 절연막(141), 제2 절연막(142) 및 보호막(180)에 함께 형성된 제2 접촉 구멍(81, 82, 83, 84, 85)과, 제2 절연막(142) 및 보호막(180)에 함께 형성된 제3 접촉 구멍(61)을 포함한다.

화소 전극(191)은 제1 절연막(141), 제2 절연막(142) 및 보호막(180)에 동시에 형성된 제2 접촉 구멍(81)을 통해 발광 제어 드레인 전극(177f)과 연결되어 있고, 초기화 전압선(192)은 제1 절연막(141), 제2 절연막(142) 및 보호막(180)에 동시에 형성된 제2 접촉 구멍(82)을 통해 초기화 소스 전극(176d)과 연결되어 있으며, 제3 화소 연결 부재(194)의 일단부는 제1 절연막(141), 제2 절연막(142) 및 보호막(180)에 함께 형성된 제2 접촉 구멍(83)을 통해 초기화 드레인 전극(177d)과 연결되어 있고, 제3 화소 연결 부재(194)의 타단부는 제2 절연막(142) 및 보호막(180)에 동시에 형성된 제3 접촉 구멍(61)을 통해 구동 게이트 전극(125a)과 연결되어 있다.

그리고, 상부 데이터선(171a) 및 하부 데이터선(171b)은 각각 보호막(180)에 형성된 제1 접촉 구멍(62, 63)을 통해 제1 화소 연결 부재(193)와 연결되어 있으며, 제1 화소 연결 부재(193)는 다시 제1 절연막(141), 제2 절연막(142) 및 보호막(180)에 동시에 형성된 제2 접촉 구멍(85)을 통해 스위칭 소스 전극(176b)와 직접 연결되어 있다. 상부 구동 전압선(172a)과 하부 구동 전압선(172b)은 각각 보호막(180)에 형성된 제1 접촉 구멍(64, 65)을 통해 제2 화소 연결 부재(195)와 연결되어 있으며, 제2 화소 연결 부재(195)는 제1 절연막(141), 제2 절연막(142) 및 보호막(180)에 동시에 형성된 제2 접촉 구멍(85)을 통해 동작 제어 소스 전극(176e)과 직접 연결되어 있다.

보호막(180), 제1 화소 연결 부재(193), 제3 화소 연결 부재(194), 제2 화소 연결 부재(195) 및 초기화 전압선(192) 및 화소 전극(191)의 가장자리 위에는 이를 덮는 격벽(350)이 형성되어 있고, 격벽(350)은 화소 전극(191)을 드러내는 격벽 개구부(351)를 가진다. 격벽(350)은 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등으로 만들 수 있다.

격벽 개구부(351)에 의해 노출된 화소 전극(191) 위에는 유기 발광층(370)이 형성되고, 유기 발광층(370) 상에는 공통 전극(270)이 형성된다. 이와 같이, 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)을 포함하는 유기 발광 다이오드(OLED)가 형성된다.

여기서, 화소 전극(191)은 정공 주입 전극인 애노드이며, 공통 전극(270)은 전자 주입 전극인 캐소드가 된다. 그러나 본 발명에 따른 일 실시예는 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치의 구동 방법에 따라 화소 전극(191)이 캐소드가 되고, 공통 전극(270)이 애노드가 될 수도 있다. 화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 유기 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.

유기 발광층(370)은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어진다. 또한, 유기 발광층(370)은 발광층과, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 화소 전극(191) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.

유기 발광층(370)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.

또한, 유기 발광층(370)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.

다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.

공통 전극(270) 상에는 유기 발광 다이오드(OLED)를 보호하는 봉지 부재(도시하지 않음)가 형성될 수 있으며, 봉지 부재는 실런트에 의해 기판(110)에 밀봉될 수 있으며, 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다. 한편, 실런트를 사용하지 않고 공통 전극(270) 상에 무기막과 유기막을 증착하여 박막 봉지층을 형성할 수도 있다.

상기 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대해 이하에서 도면을 참고하여 상세히 설명한다.

도 7, 10 및 13은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 순서대로 도시한 배치도이고, 도 8은 도 7의 유기 발광 표시 장치를 VIII-VIII선을 따라 자른 단면도이며, 도 9는 도 7의 유기 발광 표시 장치를 IX-IX선을 따라 자른 단면이도이고, 도 11은 도 10의 유기 발광 표시 장치를 XI-XI선을 따라 자른 단면도이며, 도 12는 도 10의 유기 발광 표시 장치를 XII-XII'선 및 XII'-XII''선을 따라 자른 단면도이고, 도 14는 도 10의 유기 발광 표시 장치를 XIV-XIV선을 따라 자른 단면도이며, 도 15는 도 10의 유기 발광 표시 장치를 XV-XV'선 및 XV'-XV''선을 따라 자른 단면도이다.

우선, 도 7 내지 도 9에 도시한 바와 같이, 기판(110) 위에 버퍼층(120)을 형성한다. 버퍼층(120)은 질화규소의 단일막 또는 질화규소와 산화규소의 적층막으로 형성될 수 있으며, 플라즈마 화학기상증착(PECVD) 등의 방법으로 기판(110) 위에 전면 증착된다. 그리고, 버퍼층(120) 위에 반도체(130)를 형성한다. 반도체(130)는 다결정 반도체층 또는 산화물 반도체층으로 형성할 수 있으며, 다결정 반도체층은 비정질 규소층을 형성한 후 이를 결정화하는 방법으로 형성할 수 있다. 결정화 방법으로는 공지된 다양한 방법이 적용될 수 있으며, 예를 들어 열, 레이저, 주울(Joule)열, 전기장, 또는 촉매 금속 등을 이용하여 비정질 규소층을 결정화할 수 있다. 그리고, 다결정 반도체층 위에 제1 마스크를 사용하여 사진 식각 공정을 진행함으로써, 다결정 반도체층을 도 7에서 도시하고 있는 형태의 반도체(130)로 패터닝한다. 이 때, 반도체(130)는 도핑되지 않아서 각 트랜지스터를 구성하는 채널, 소스 전극 및 드레인 전극으로 구분되어 있지 않다.

다음으로, 도 10 내지 도 12에 도시한 바와 같이, 버퍼층(120) 및 반도체(130) 위에 이를 덮는 제1 절연막(141)을 형성한다. 제1 절연막(141)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위를 플라즈마 화학기상증착(PECVD) 등의 방법으로 전면 증착하여 형성한다. 그리고, 게이트 절연막(141) 위에 게이트 금속층을 적층한다. 그리고, 제2 마스크를 이용하여 게이트 금속층을 사진 식각 공정으로 패터닝한다. 그 결과 스캔선(121), 전단 스캔선(122), 발광 제어선(123), 바이패스 제어선(128) 및 구동 게이트 전극(125a)을 포함하는 게이트 배선이 형성된다. 게이트 금속층은 구리(Cu), 구리 합금, 알루미늄(Al), 및 알루미늄 합금 중 어느 하나를 포함하는 금속막, 몰리브덴(Mo)과 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다.

그리고, 반도체(130)에 불순물을 도핑한다. 반도체(130)는 스위칭 게이트 전극(125b), 보상 게이트 전극(125c), 초기화 게이트 전극(125d), 동작 제어 게이트 전극(125e), 발광 제어 게이트 전극(125f), 바이패스 게이트 전극(125g) 및 구동 게이트 전극(125a)에 의하여 각각 가려진 부분을 제외하고 노출된 영역에 도핑된다. 그 결과 각 트랜지스터의 소스 전극과 드레인 전극이 형성된다. 반도체(130)에 가려져 도핑되지 않은 영역에는 각 트랜지스터의 채널(131)이 형성된다. 즉, 구동 채널(131a), 스위칭 채널(131b), 보상 채널(131c), 초기화 채널(131d), 동작 제어 채널(131e), 발광 제어 채널(131f) 및 바이패스 채널(131g)를 동시에 형성한다. 이와 같이, 반도체(130)에 도핑시에는 별도의 마스크가 필요하지 않다.

다음으로, 도 13 내지 도 15에 도시한 바와 같이, 제1 절연막(141), 스캔선(121), 전단 스캔선(122), 발광 제어선(123), 바이패스 제어선(128) 및 구동 게이트 전극(125a) 위에 이를 덮는 제2 절연막(142)을 형성한다. 제1 절연막(141)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위를 플라즈마 화학기상증착(PECVD) 등의 방법으로 전면 증착하여 형성한다. 그리고, 도펀트 활성화(Dopant activation) 공정을 진행하여 반도체(130)에 도핑된 불순물이 제대로 자리잡게 하고, 반도체(130)와 제1 절연막(141)간의 경계면의 손상을 제거한다.

그리고, 제2 절연막(142) 위에 데이터 금속층을 형성한다. 데이터 금속층은 구리, 구리 합금, 알루미늄, 및 알루미늄 합금 중 어느 하나를 포함하는 금속막과, 몰리브덴과 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다. 예를 들어, 데이터 금속층은 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3중막, 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 또는 몰리브덴/구리/몰리브덴(Mo/Cu/Mo)의 3중막으로 형성될 수 있다.

그리고, 제3 마스크를 이용하여 데이터 금속층을 사진 식각 공정으로 패터닝한다. 이로써 층간 절연막(160) 위에 서로 소정 간격(d1) 이격된 상부 데이터선(171a), 하부 데이터선(171b), 서로 소정 간격(d2) 이격된 상부 구동 전압선(172a), 하부 구동 전압선(172b)을 포함하는 데이터 배선을 형성한다. 이 때, 제2 스토리지 축전판(178)은 상부 구동 전압선(172a)에서 확장된 일부이다. 이와 같이, 제2 스토리지 축전판(178)을 구동 전압선(172) 및 데이터선(171)과 동일한 물질로 동일한 층에 형성하므로 별도의 층에 제2 스토리지 축전판을 형성할 필요가 없어, 제조시 사용되는 마스크의 수를 줄일 수 있다.

다음으로, 도 4 내지 도 6에 도시한 바와 같이, 제2 절연막(142) 위에 데이터 배선(171a, 171b, 172a, 172b, 178)을 덮는 보호막(180)을 형성하고, 제4 마스크를 이용하여 사진 식각 공정으로 보호막(180)에 복수개의 접촉 구멍(61, 62, 63, 64, 65, 81, 82, 83, 84, 85)을 형성한다. 그리고, 건식 식각 공정을 추가로 진행하여 접촉 구멍(81, 82, 83, 84, 85) 내부에 노출된 제1 절연막(141) 및 제2 절연막(142)을 추가로 식각하여 그 아래의 반도체(130)를 노출시키고, 동시에 접촉 구멍(61) 내부에 노출된 제2 절연막(142)을 추가로 식각하여 그 아래의 구동 게이트 전극(125a)을 노출시킨다. 그 결과, 보호막(180)에만 형성된 제1 접촉 구멍(62, 63, 64, 65)과, 제1 절연막(141), 제2 절연막(142) 및 보호막(180)에 함께 형성된 제2 접촉 구멍(81, 82, 83, 84, 85)과, 제2 절연막(142) 및 보호막(180)에 함께 형성된 제3 접촉 구멍(61)을 형성하게 된다. 이와 같이, 종래에 별도의 마스크를 이용하여 무기 절연막에 형성하던 접촉 구멍을 본 발명의 일 실시예에서는 보호막(180)에 형성된 접촉 구멍에 건식 식각 공정을 추가로 진행하여 별도의 마스크 없이 무기 절연막에 접촉 구멍을 형성함으로써, 마스크의 수를 줄일 수 있다.

그리고, 보호막(180) 위에는 화소 전극층을 형성하고, 제5 마스크를 이용하여 사진 식각 공정으로 화소 전극층을 사진 식각 공정으로 패터닝한다. 이로써 보호막(180) 위에 접촉 구멍(81)을 통해 발광 제어 드레인 전극(177f)과 직접 연결되는 화소 전극(191), 접촉 구멍(82)을 통해 초기화 소스 전극(176d)과 연결되는 초기화 전압선(192), 접촉 구멍(62, 63, 84)을 통해 상부 데이터선(171a), 하부 데이터선(171b) 및 스위칭 소스 전극(176b)과 연결되는 제1 화소 연결 부재(193), 접촉 구멍(83, 61)을 통해 각각 초기화 드레인 전극(177d) 및 구동 게이트 전극(125a)과 연결되는 제3 화소 연결 부재(194), 그리고, 접촉 구멍(62, 63, 84)을 통해 상부 구동 전압선(172a), 하부 구동 전압선(172b) 및 동작 제어 소스 전극(176e)과 연결되는 제2 화소 연결 부재(195)를 형성한다.

그리고, 보호막(180) 위에 화소 전극(191), 초기화 전압선(192), 제1 화소 연결 부재(193), 제3 화소 연결 부재(194) 및 제2 화소 연결 부재(195)를 덮는 격벽(350)을 형성하고, 제6 마스크를 이용하여 격벽(350)에 화소 전극(191)의 일부를 드러내는 격벽 개구부(351)를 형성한다. 그리고, 격벽(350)의 격벽 개구부(351)를 통해 드러난 화소 전극(191) 위에 유기 발광층(370)을 형성한다. 그리고 유기 발광층(370) 위에 공통 전극(270)을 형성하여 유기 발광 소자(70)를 완성한다. 공통 전극(270)은 격벽(350) 위를 포함하여 전 영역에 걸쳐 형성되므로 별도의 마스크를 사용하지 않는다.

본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.

121: 스캔선 122: 전단 스캔선
123: 발광 제어선 124: 초기화 전압선
125a: 구동 게이트 전극 125b: 스위칭 게이트 전극
131a: 구동 채널 131b: 스위칭 채널
141: 제1 게이트 절연막 142: 제2 게이트 절연막
171: 데이터선 171a: 상부 데이터선
171b: 하부 데이터선 172: 구동 전압선
172a: 상부 구동 전압선 172b: 하부 구동 전압선
180: 보호막 191: 화소 전극
192: 초기화 전압선 193: 제1 화소 연결 부재
195: 제2 화소 연결 부재 194: 제3 화소 연결 부재
270: 공통 전극 370: 유기 발광층

Claims (20)

1. 기판,
   상기 기판 위에 위치하는 반도체층,
   상기 반도체층 위에 위치하는 제1 절연막,
   상기 제1 절연막 위에 위치하는 게이트 전극,
   상기 게이트 전극과 중첩하는 제2 스토리지 축전판,
   데이터 전압이 전달되는 제1 신호층,
   상기 제1 신호층 상에 위치하는 보호막; 그리고
   상기 보호막 위에 위치하는 화소 전극을 포함하고,
   상기 제1 신호층은 상기 반도체층과 연결되며,
   상기 제2 스토리지 축전판과 상기 제1 신호층이 동일한 층에 위치하는 표시 장치.
2. 삭제
3. 삭제
4. 제1항에서,
   상기 표시 장치는 스토리지 커패시터를 더 포함하고,
   상기 스토리지 커패시터는
   상기 게이트 전극의 일부인 제1 스토리지 축전판, 그리고
   상기 제2 스토리지 축전판을 포함하는 표시 장치.
5. 제4항에서,
   상기 표시 장치는 구동 전압선을 더 포함하고,
   상기 구동 전압선은 상기 제2 스토리지 축전판과 동일한 층에 위치하는 표시 장치.
6. 제5항에서,
   상기 제1 신호층은 데이터선인 표시 장치.
7. 제5항에서,
   상기 표시 장치는 구동 전압을 전달받는 제2 신호층을 더 포함하는 표시 장치.
8. 제7항에서,
   상기 제2 신호층은 상기 화소 전극과 동일한 물질을 포함하는 표시 장치.
9. 제7항에서,
   상기 제2 신호층은 상기 구동 전압선과 연결되고, 상기 반도체층과 연결되는 표시 장치.
10. 제1항에서,
    상기 보호막은 유기 물질을 포함하는 표시 장치.
11. 제1항에서,
    상기 표시 장치는 상기 게이트 전극과 상기 제2 스토리지 축전판 사이에 위치하는 제2 절연막을 더 포함하고,
    상기 제1 절연막 및 상기 제2 절연막 각각은 질화규소 및 산화규소 중 어느 하나를 포함하는 표시 장치.
12. 기판,
    상기 기판 위에 위치하는 반도체층,
    상기 반도체층 위에 위치하는 제1 절연막,
    상기 제1 절연막 위에 위치하는 게이트 전극,
    상기 게이트 전극과 중첩하는 제2 스토리지 축전판,
    데이터 전압이 전달되는 제1 신호층,
    상기 제1 신호층 상에 위치하는 보호막; 그리고
    상기 보호막 위에 위치하는 화소 전극을 포함하고,
    상기 제1 절연막 및 상기 보호막에 형성된 접촉 구멍을 통해 상기 화소 전극이 상기 반도체층과 연결되고,
    상기 제2 스토리지 축전판과 상기 제1 신호층이 동일한 층에 위치하는 표시 장치.
    
13. 삭제
14. 제12항에서,
    상기 제1 신호층은 상기 반도체층과 전기적으로 연결되는 표시 장치.
15. 제12항에서,
    상기 표시 장치는 스토리지 커패시터를 더 포함하고,
    상기 스토리지 커패시터는
    상기 게이트 전극의 일부인 제1 스토리지 축전판, 그리고
    상기 제2 스토리지 축전판을 포함하는 표시 장치.
16. 제15항에서,
    상기 표시 장치는 구동 전압선을 더 포함하고,
    상기 구동 전압선은 상기 제2 스토리지 축전판과 동일한 층에 위치하는 표시 장치.
17. 제16항에서,
    상기 제1 신호층은 데이터선인 표시 장치.
18. 제16항에서,
    상기 표시 장치는 구동 전압을 전달받는 제2 신호층을 더 포함하는 표시 장치.
19. 제18항에서,
    상기 제2 신호층은 상기 화소 전극과 동일한 물질을 포함하는 표시 장치.
20. 제18항에서,
    상기 제2 신호층은 상기 구동 전압선과 연결되고, 상기 반도체층과 연결되는 표시 장치.
    

Images