KR102383392B1 - Methods for inspecting defects of nitride semiconductor - Google Patents

Methods for inspecting defects of nitride semiconductor Download PDF

Info

Publication number
KR102383392B1
KR102383392B1 KR1020160126992A KR20160126992A KR102383392B1 KR 102383392 B1 KR102383392 B1 KR 102383392B1 KR 1020160126992 A KR1020160126992 A KR 1020160126992A KR 20160126992 A KR20160126992 A KR 20160126992A KR 102383392 B1 KR102383392 B1 KR 102383392B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
mask pattern
defect inspection
semiconductor layer
inspection method
Prior art date
Application number
KR1020160126992A
Other languages
Korean (ko)
Other versions
KR20180036876A (en
Inventor
배성범
김성복
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020160126992A priority Critical patent/KR102383392B1/en
Publication of KR20180036876A publication Critical patent/KR20180036876A/en
Application granted granted Critical
Publication of KR102383392B1 publication Critical patent/KR102383392B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8803—Visual inspection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Abstract

본 발명은 질화물 반도체의 결함 검사 방법에 관한 것으로, 기판 상에 질화물 반도체를 형성하는 것, 상기 질화물 반도체를 전처리 하는 것, 및 상기 질화물 반도체의 표면 이미지를 획득하는 것을 포함하되, 상기 질화물 반도체를 전처리 하는 것은 상기 질화물 반도체 상에, 상기 질화물 반도체의 상면과 접하는 마스크 패턴을 형성하는 것, 상기 마스크 패턴이 형성된 상기 질화물 반도체 상에 열처리 공정을 수행하는 것, 및 습식 식각 공정을 수행하여 상기 마스크 패턴을 제거하는 것을 포함하는 질화물 반도체의 결함 검사 방법이 제공된다.The present invention relates to a defect inspection method of a nitride semiconductor, comprising forming a nitride semiconductor on a substrate, pretreating the nitride semiconductor, and acquiring a surface image of the nitride semiconductor, wherein the nitride semiconductor is pretreated The method includes forming a mask pattern on the nitride semiconductor in contact with the upper surface of the nitride semiconductor, performing a heat treatment process on the nitride semiconductor on which the mask pattern is formed, and performing a wet etching process to form the mask pattern A method for inspecting defects in a nitride semiconductor comprising removing is provided.

Description

질화물 반도체의 결함 검사 방법{METHODS FOR INSPECTING DEFECTS OF NITRIDE SEMICONDUCTOR}METHODS FOR INSPECTING DEFECTS OF NITRIDE SEMICONDUCTOR

본 발명은 질화물 반도체의 결함 검사 방법에 관한 것으로, 상세하게는 질화물 반도체 표면의 결정결함을 검사하는 방법에 관한 것이다.The present invention relates to a method for inspecting a defect in a nitride semiconductor, and more particularly, to a method for inspecting a crystal defect on a surface of a nitride semiconductor.

질화물 반도체(nitride semiconductor)는 레이저 다이오드 및 발광 다이오드에 이용되고 있는 소재로서, 가시광선에서 자외선까지 다양한 파장 구현이 가능한 직접 천이형 반도체이다. 질화물 반도체는 우수한 열적 및 화학적 안정성을 가지고 있으며 큰 에너지 밴드갭을 가지는 특성이 있어 전원 소자, 압전 소자 또는 전력 소자 등에도 응용되고 있다. 질화물 반도체에는 우르짜이트(Wurtzite) 구조를 갖는 알루미늄나이트라이드(AlN) 및 갈륨나이트라이드(GaN) 등이 있으며, 물리기상수송법(Physical vapor transport, PVT)과 수소기상증착법(Hydride vapor phase epitaxy, HVPE)에 의해 주로 성장된다.A nitride semiconductor is a material used in laser diodes and light emitting diodes, and is a direct transition semiconductor capable of realizing various wavelengths from visible light to ultraviolet light. Nitride semiconductors have excellent thermal and chemical stability and have a large energy bandgap, so they are also applied to power devices, piezoelectric devices, or power devices. Nitride semiconductors include aluminum nitride (AlN) and gallium nitride (GaN) having a wurtzite structure, physical vapor transport (PVT), and hydrogen vapor phase epitaxy ( It is mainly grown by HVPE).

질화물 반도체의 품질은 관통전위(threading dislocation)등의 결정결함에 영향을 받게 된다. 질화물 반도체 소재를 이용하여 발광소자를 제조하는 경우, 결정결함은 전자와 정공의 재결합 과정(electron-hole recombination process)에서 비 발광 중심(nonradiative center)으로 작용하기 때문에 LED 소자의 성능에 악 영향을 준다. 따라서, 고품위를 가지는 질화물 반도체 소재를 얻기 위해서는 결정결함들을 찾아내고 분석하는 기술이 반드시 필요하다.The quality of the nitride semiconductor is affected by crystal defects such as threading dislocation. In the case of manufacturing a light emitting device using a nitride semiconductor material, the crystal defect adversely affects the performance of the LED device because it acts as a non-radiative center in the electron-hole recombination process. . Therefore, in order to obtain a nitride semiconductor material having a high quality, a technique for finding and analyzing crystal defects is absolutely necessary.

본 발명이 이루고자 하는 기술적 과제는 질화물 반도체의 결함 검사 방법을 제공하는데 있다.An object of the present invention is to provide a method for inspecting defects in a nitride semiconductor.

상기 과제를 해결하기 위한 본 발명의 실시예들에 따른 질화물 반도체의 결함 검사 방법은 기판 상에 질화물 반도체를 형성하는 것; 상기 질화물 반도체를 전처리 하는 것; 및 상기 질화물 반도체의 표면 이미지를 획득하는 것을 포함하되, 상기 질화물 반도체를 전처리 하는 것은: 상기 질화물 반도체 상에, 상기 질화물 반도체의 상면과 접하는 마스크 패턴을 형성하는 것; 상기 마스크 패턴이 형성된 상기 질화물 반도체 상에 열처리 공정을 수행하는 것; 및 습식 식각 공정을 수행하여 상기 마스크 패턴을 제거하는 것을 포함한다.A defect inspection method of a nitride semiconductor according to embodiments of the present invention for solving the above problem is to form a nitride semiconductor on a substrate; pre-treating the nitride semiconductor; and acquiring a surface image of the nitride semiconductor, wherein the pre-processing of the nitride semiconductor includes: forming, on the nitride semiconductor, a mask pattern in contact with an upper surface of the nitride semiconductor; performing a heat treatment process on the nitride semiconductor on which the mask pattern is formed; and performing a wet etching process to remove the mask pattern.

본 발명의 실시예들에 따른 질화물 반도체의 결함 검사 방법은 질화물 반도체 표면 상의 특정 영역에 에치핏(etch-pit)을 형성하여 격자결함을 분석하는 방법을 제공할 수 있다. 이에 따라, 기판을 파괴 하지 않고 격자결함을 검사할 수 있어, 결함 검사 방법의 효율성이 향상될 수 있다.The method for inspecting a nitride semiconductor defect according to embodiments of the present invention may provide a method of analyzing a lattice defect by forming an etch-pit in a specific region on the nitride semiconductor surface. Accordingly, it is possible to inspect the lattice defects without destroying the substrate, thereby improving the efficiency of the defect inspection method.

도 1은 본 발명의 일 실시예에 따른 질화물 반도체의 결함 검사 방법을 나타낸 순서도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 질화물 반도체의 결함 검사 방법을 설명하기 위한 개념도들로서, 질화물 반도체의 전처리 단계를 설명하기 위한 단면도들이다.
도 5a는 본 발명의 실시예들에 따라 획득된 질화물 반도체의 제1 영역의 표면 이미지이고, 도 5b는 본 발명의 실시예들에 따라 획득된 질화물 반도체의 제2 영역의 표면 이미지이다.1 is a flowchart illustrating a defect inspection method of a nitride semiconductor according to an embodiment of the present invention.
2 to 4 are conceptual views for explaining a defect inspection method of a nitride semiconductor according to an embodiment of the present invention, and are cross-sectional views for explaining a preprocessing step of the nitride semiconductor.
5A is a surface image of a first region of a nitride semiconductor obtained according to embodiments of the present invention, and FIG. 5B is a surface image of a second region of a nitride semiconductor obtained according to embodiments of the present invention.

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.The above objects, other objects, features and advantages of the present invention will be easily understood through the following preferred embodiments in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed content may be thorough and complete, and the spirit of the present invention may be sufficiently conveyed to those skilled in the art.

본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.In this specification, when a component is referred to as being on another component, it may be directly formed on the other component or a third component may be interposed therebetween. In addition, in the drawings, the thickness of the components is exaggerated for effective description of the technical content. Parts indicated with like reference numerals throughout the specification indicate like elements.

본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도를 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시 예들에서 제 1, 제 2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시 예들은 그것의 상보적인 실시 예들도 포함한다.Embodiments described in this specification will be described with reference to a cross-sectional view that is an ideal illustration of the present invention. In the drawings, thicknesses of films and regions are exaggerated for effective description of technical content. Accordingly, the regions illustrated in the drawings have schematic properties, and the shapes of the illustrated regions in the drawings are intended to illustrate specific shapes of regions of the device and not to limit the scope of the invention. In various embodiments of the present specification, terms such as first, second, etc. are used to describe various components, but these components should not be limited by these terms. These terms are only used to distinguish one component from another. The embodiments described and illustrated herein also include complementary embodiments thereof.

본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing the embodiments and is not intended to limit the present invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, the terms 'comprises' and/or 'comprising' do not exclude the presence or addition of one or more other components.

도 1은 본 발명의 일 실시예에 따른 질화물 반도체의 결함 검사 방법을 나타낸 순서도이다. 도 2 내지 도 4는 본 발명의 일 실시예에 따른 질화물 반도체의 결함 검사 방법을 설명하기 위한 개념도로서, 질화물 반도체의 전처리 단계를 설명하기 위한 단면도들이다.1 is a flowchart illustrating a defect inspection method of a nitride semiconductor according to an embodiment of the present invention. 2 to 4 are conceptual views for explaining a defect inspection method of a nitride semiconductor according to an embodiment of the present invention, and are cross-sectional views for explaining a preprocessing step of the nitride semiconductor.

도 1 및 도 2를 참조하면, 기판(10) 상에 질화물 반도체(100)가 형성될 수 있다(S10).1 and 2 , a nitride semiconductor 100 may be formed on a substrate 10 ( S10 ).

기판(10)은 사파이어(sapphire) 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판 또는 화합물 반도체 기판일 수 있다. 질화물 반도체(100)는 제 1 반도체 원소를 포함할 수 있다. 예컨대, 제 1 반도체 원소는 갈륨(Ga)일 수 있다. 즉, 질화물 반도체(100)는 갈륨나이트라이드(GaN)를 포함할 수 있다. 질화물 반도체(100)는 유기 금속 화학 기상증착(MOCVD: metal-organic chemical vapor deposition) 또는 분자선 에피택시(MBE: molecular beam epitaxy) 방법을 이용하여 형성될 수 있다. The substrate 10 may be a sapphire substrate, a silicon carbide (SiC) substrate, a silicon (Si) substrate, or a compound semiconductor substrate. The nitride semiconductor 100 may include a first semiconductor element. For example, the first semiconductor element may be gallium (Ga). That is, the nitride semiconductor 100 may include gallium nitride (GaN). The nitride semiconductor 100 may be formed using a metal-organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE) method.

일 실시예에 따르면, 기판(10)과 질화물 반도체(100) 사이에 버퍼층(20)이 더 형성될 수 있다. 버퍼층(20)은 저온성장 버퍼층일 수 있다. 구체적으로, 버퍼층(20)은 350℃ 내지 600℃의 온도에서 형성될 수 있다. 버퍼층(20)은 기판(10)과 질화물 반도체(100) 사이의 격자 상수 및 열 팽창 계수 차이를 완화하여 질화물 반도체(100)의 결정성 저하를 방지할 수 있다. 예컨대, 버퍼층(20)은 갈륨나이트라이드(GaN)를 포함할 수 있다.According to an embodiment, a buffer layer 20 may be further formed between the substrate 10 and the nitride semiconductor 100 . The buffer layer 20 may be a low-temperature growth buffer layer. Specifically, the buffer layer 20 may be formed at a temperature of 350 °C to 600 °C. The buffer layer 20 may reduce a difference in a lattice constant and a coefficient of thermal expansion between the substrate 10 and the nitride semiconductor 100 to prevent deterioration of the crystallinity of the nitride semiconductor 100 . For example, the buffer layer 20 may include gallium nitride (GaN).

도 1, 도 2 및 도 4를 참조하면, 질화물 반도체(100) 상에 전처리 공정이 수행될 수 있다(S20). 본 발명의 개념에 따르면, 전처리 공정을 수행하는 것(S20)은 질화물 반도체 상에 마스크 패턴을 형성하는 것(S21), 열처리 공정을 수행하는 것(S22) 및 마스크 패턴을 제거하는 것(S23)을 포함할 수 있다.1, 2 and 4 , a pretreatment process may be performed on the nitride semiconductor 100 ( S20 ). According to the concept of the present invention, performing the pretreatment process (S20) includes forming a mask pattern on the nitride semiconductor (S21), performing a heat treatment process (S22), and removing the mask pattern (S23) may include

구체적으로, 도 1 및 도 3에 도시된 바와 같이, 질화물 반도체(100) 상에 마스크 패턴(200)이 형성될 수 있다(S21). 마스크 패턴(200)은 질화물 반도체(100) 상에 마스크막을 형성하고 이를 패터닝하여 형성될 수 있다. 마스크 패턴(200)은 질화물 반도체(100)의 제1 영역(110)을 덮고, 제2 영역(120)을 노출할 수 있다. 달리 얘기하면, 제 1 영역(110)의 상면은 마스크 패턴(200)과 접할 수 있고, 제 2 영역(120)의 상면은 마스크 패턴(200)에 의해 노출될 수 있다. 여기서, 제 1 영역(110)은 질화물 반도체(100) 표면의 결함을 분석하기 위한 검사 영역일 수 있고, 제 2 영역(120)은 추후 질화물 반도체 소자를 형성하기 위한 영역일 수 있다. 그러나, 본 발명의 실시예들이 이에 한정되는 것은 아니다. Specifically, as shown in FIGS. 1 and 3 , a mask pattern 200 may be formed on the nitride semiconductor 100 ( S21 ). The mask pattern 200 may be formed by forming a mask layer on the nitride semiconductor 100 and patterning it. The mask pattern 200 may cover the first region 110 of the nitride semiconductor 100 and expose the second region 120 . In other words, the upper surface of the first region 110 may be in contact with the mask pattern 200 , and the upper surface of the second region 120 may be exposed by the mask pattern 200 . Here, the first region 110 may be an inspection region for analyzing defects on the surface of the nitride semiconductor 100 , and the second region 120 may be a region for later forming a nitride semiconductor device. However, embodiments of the present invention are not limited thereto.

마스크막을 형성하는 방법은 스퍼터링 또는 화학기상증착법(CVD)을 포함할 수 있다. 마스크막은 제 2 반도체 원소를 포함할 수 있다. 예컨대, 제 2 반도체 원소는 실리콘(Si)일 수 있다. 보다 구체적으로, 마스크막은 실리콘 나이트라이드 또는 실리콘 옥사이드를 포함할 수 있다.A method of forming the mask layer may include sputtering or chemical vapor deposition (CVD). The mask layer may include a second semiconductor element. For example, the second semiconductor element may be silicon (Si). More specifically, the mask layer may include silicon nitride or silicon oxide.

다시 도 1 및 도 3을 참조하면, 마스크 패턴(200)이 형성된 질화물 반도체(100) 상에 열처리 공정이 수행될 수 있다(S22). Referring back to FIGS. 1 and 3 , a heat treatment process may be performed on the nitride semiconductor 100 on which the mask pattern 200 is formed ( S22 ).

열처리 공정은 비반응 가스를 이용하여 수행될 수 있다. 예컨대, 열처리 공정은 질소(N2) 및/또는 암모니아(NH3) 가스 분위기 하에, 800℃ 내지 1000℃의 온도에서 수행될 수 있다. 열처리 공정은 1 내지 60분 동안 수행될 수 있다. 열처리 공정에서, 마스크 패턴(200)에 포함된 제 2 반도체 원소(예컨대, Si)는 질화물 반도체(100)에 포함된 제 1 반도체 원소(예컨대, Ga)와 상호반응할 수 있다. 구체적으로, 제 2 반도체 원소(예컨대, Si)는 제 1 반도체 원소(예컨대, Ga)에 형성된 댕글링본드(dangling bond)에 결합될 수 있다. 댕글링본드는 결정 표면 또는 결정 중 결함 부근에서 원자가 공유결합을 하지 못하여 발생할 수 있다. 댕글링본드는 결합에 관여하지 않는 전자에 의한 미결합분일 수 있다.The heat treatment process may be performed using a non-reacting gas. For example, the heat treatment process may be performed at a temperature of 800° C. to 1000° C. under a nitrogen (N 2 ) and/or ammonia (NH 3 ) gas atmosphere. The heat treatment process may be performed for 1 to 60 minutes. In the heat treatment process, the second semiconductor element (eg, Si) included in the mask pattern 200 may interact with the first semiconductor element (eg, Ga) included in the nitride semiconductor 100 . Specifically, the second semiconductor element (eg, Si) may be bonded to a dangling bond formed in the first semiconductor element (eg, Ga). Dangling bonds may occur due to the failure of atoms to covalently bond on the crystal surface or near defects in the crystal. The dangling bond may be an unbonded component by electrons not involved in bonding.

도 1 및 도 4를 참조하면, 습식 식각 공정이 수행되어 마스크 패턴(200)이 제거될 수 있다(S23). 습식 식각 공정은 마스크 패턴(200)을 선택적으로 제거할 수 있는 에천트(etchant)를 이용하여 수행될 수 있다. 예컨대, 에천트는 불산(HF)을 포함할 수 있다. 마스크 패턴(200)이 제거됨에 따라, 도 4에 도시된 바와 같이, 질화물 반도체(100)의 표면에 에치핏(etch-pit, 130)이 형성될 수 있다. 에치핏(130)은 제 1 영역(110)의 상부에 선택적으로 형성될 수 있다. 다시 말해, 제 2 영역(120)의 상부에는 에치핏(130)이 형성되지 않을 수 있다.1 and 4 , a wet etching process may be performed to remove the mask pattern 200 ( S23 ). The wet etching process may be performed using an etchant capable of selectively removing the mask pattern 200 . For example, the etchant may include hydrofluoric acid (HF). As the mask pattern 200 is removed, as shown in FIG. 4 , an etch-pit 130 may be formed on the surface of the nitride semiconductor 100 . The etch pit 130 may be selectively formed on the first region 110 . In other words, the etch pit 130 may not be formed on the second region 120 .

구체적으로, 에치핏(130)은 제 1 반도체 원소와 제 2 반도체 원소가 결합된 부분이 식각용액에 의해 식각되면서 형성될 수 있다. 즉, 에치핏(130)이 형성된 곳은, 제 1 반도체 원소의 댕글링본드가 존재하였던 곳일 수 있다. 댕글링본드가 존재하였던 곳은 질화물 반도체(100)의 격자결함이 존재하였던 곳일 수 있다. 에치핏(130)은 질화물 반도체(100) 표면에 형성된, 각뿔(pyramid) 모양의 구덩이일 수 있다. 예컨대, 각뿔은 육각뿔(hexagonal pyramid)일 수 있다. Specifically, the etch pit 130 may be formed while a portion in which the first semiconductor element and the second semiconductor element are combined is etched by an etching solution. That is, the place where the etch pit 130 is formed may be a place where dangling bonds of the first semiconductor element exist. A place where the dangling bond exists may be a place where a lattice defect of the nitride semiconductor 100 exists. The etch pit 130 may be a pyramid-shaped pit formed on the surface of the nitride semiconductor 100 . For example, the pyramid may be a hexagonal pyramid.

이어서, 질화물 반도체(100)의 표면 이미지를 획득할 수 있다(S30). 질화물 반도체(100)의 표면 이미지는 제 1 영역(110)의 표면 이미지(즉, 제1 영역(110)의 상면의 이미지)와 제 2 영역(120)의 표면 이미지(즉, 제2 영역(120)의 상면의 이미지)를 포함할 수 있다. 질화물 반도체(100)의 표면 이미지를 획득하는 것(S30)은 투과전자현미경(TEM: transmission electron microscopy), 주사전자현미경(SEM: Scanning electron. microscope) 또는 원자력간 현미경(AFM: atomic force microscopy)과 같은 검사 장비를 이용할 수 있다. Subsequently, a surface image of the nitride semiconductor 100 may be acquired ( S30 ). The surface image of the nitride semiconductor 100 includes a surface image of the first region 110 (ie, an image of the top surface of the first region 110 ) and a surface image of the second region 120 (ie, the second region 120 ). ) of the upper surface)). Acquiring the surface image of the nitride semiconductor 100 ( S30 ) includes transmission electron microscopy (TEM), scanning electron microscope (SEM), or atomic force microscopy (AFM) and The same inspection equipment may be used.

획득한 표면 이미지를 분석함으로써, 질화물 반도체(100)의 격자결함의 정도를 분석할 수 있다. 구체적으로, 제 1 영역(110)의 에치핏(130)의 밀도, 폭 또는 깊이를 분석할 수 있다. 에치핏(130)의 밀도, 폭 또는 깊이를 분석함으로써, 격자결함에 따른 질화물 반도체(100) 표면의 특성을 알 수 있다.By analyzing the acquired surface image, the degree of lattice defects of the nitride semiconductor 100 may be analyzed. Specifically, the density, width, or depth of the etch pit 130 of the first region 110 may be analyzed. By analyzing the density, width, or depth of the etch pit 130 , the characteristics of the surface of the nitride semiconductor 100 according to the lattice defects can be known.

댕글링본드의 존부는 종래의 일반적인 검사 장비로 확인하기 어려울 수 있다. 그러나 본 발명의 실시예들에 따르면, 질화물반도체(100)를 전처리하여, 질화물 반도체(100)의 댕글링본드가 위치한 곳에 에치핏(130)을 형성함으로써, 상기와 같은 검사 장비로 댕글링 본드의 존부 및 발생위치를 검사할 수 있다. 댕글링 본드는 질화물 반도체(100)의 격자결함을 에워싼 원자군에 존재할 수 있다. 따라서, 에치핏(130)의 밀도, 폭 또는 깊이를 분석함으로써, 질화물 반도체(100)의 격자결함 정도를 분석할 수 있다.The presence or absence of a dangling bond may be difficult to confirm with conventional general inspection equipment. However, according to embodiments of the present invention, by pre-processing the nitride semiconductor 100 to form the etch pit 130 at the location where the dangling bond of the nitride semiconductor 100 is located, Existence and location of occurrence can be inspected. The dangling bond may exist in a group of atoms surrounding the lattice defects of the nitride semiconductor 100 . Accordingly, the degree of lattice defects of the nitride semiconductor 100 may be analyzed by analyzing the density, width, or depth of the etch pit 130 .

도 5a는 본 발명의 실시예들에 따라 획득된 질화물 반도체의 제1 영역의 표면 이미지이고, 도 5b는 본 발명의 실시예들에 따라 획득된 질화물 반도체의 제2 영역의 표면 이미지이다. 도 5a 에 도시된 바와 같이, 제 1 영역(110) 상에 에치핏(130)이 형성됨을 알 수 있다. 반면에, 도 5b에 도시된 바와 같이, 제 2 영역(120) 상에는 에치핏(130)이 형성되지 않음을 알 수 있다.5A is a surface image of a first region of a nitride semiconductor obtained according to embodiments of the present invention, and FIG. 5B is a surface image of a second region of a nitride semiconductor obtained according to embodiments of the present invention. As shown in FIG. 5A , it can be seen that the etch pit 130 is formed on the first region 110 . On the other hand, as shown in FIG. 5B , it can be seen that the etch pit 130 is not formed on the second region 120 .

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.As mentioned above, although embodiments of the present invention have been described with reference to the accompanying drawings, those of ordinary skill in the art to which the present invention pertains can practice the present invention in other specific forms without changing its technical spirit or essential features. You will understand that there is Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.

Claims (10)

기판 상에 질화물 반도체 층을 형성하는 것;
상기 질화물 반도체 층을 전처리 하는 것; 및
상기 질화물 반도체 층의 표면 이미지를 획득하는 것을 포함하되,
상기 질화물 반도체 층을 전처리 하는 것은:
상기 질화물 반도체 층의 제1 면 상에 상기 제1 면의 제1 영역을 덮고 상기 제1 면의 제2 영역 노출하는 마스크 패턴을 형성하는 것;
상기 마스크 패턴이 형성된 상기 질화물 반도체 층의 상기 제1 면 상에 열처리 공정을 수행하는 것; 및
습식 식각 공정을 수행하여 상기 마스크 패턴을 제거하는 것을 포함하는 질화물 반도체의 결함 검사 방법.forming a nitride semiconductor layer on the substrate;
pre-treating the nitride semiconductor layer; and
acquiring a surface image of the nitride semiconductor layer;
The pretreatment of the nitride semiconductor layer comprises:
forming a mask pattern on the first surface of the nitride semiconductor layer to cover the first area of the first surface and to expose the second area of the first surface;
performing a heat treatment process on the first surface of the nitride semiconductor layer on which the mask pattern is formed; and
A method for inspecting defects in a nitride semiconductor, comprising: removing the mask pattern by performing a wet etching process. 제1 항에 있어서,
상기 마스크 패턴은 상기 질화물 반도체의 제1 면과 직접 접촉하는 질화물 반도체의 결함 검사 방법.According to claim 1,
The mask pattern is in direct contact with the first surface of the nitride semiconductor defect inspection method of the nitride semiconductor. 제1 항에 있어서,
상기 마스크 패턴이 제거된 이후, 상기 제2 영역은 상기 제1 영역에 비해 평탄한 표면을 갖는 질화물 반도체의 결함 검사 방법.According to claim 1,
After the mask pattern is removed, the second region has a flatter surface than the first region. 제1 항에 있어서,
상기 반도체 층의 표면 이미지를 획득하는 것은 상기 제1 영역의 표면 이미지를 획득하는 것을 포함하는 질화물 반도체의 결함 검사 방법.According to claim 1,
and acquiring a surface image of the semiconductor layer includes acquiring a surface image of the first region. 제1 항에 있어서,
상기 마스크 패턴은 실리콘 나이트라이드 또는 실리콘 옥사이드를 포함하는 질화물 반도체의 결함 검사 방법.According to claim 1,
The mask pattern is a defect inspection method of a nitride semiconductor including silicon nitride or silicon oxide. 제1 항에 있어서,
상기 열처리 공정은 800℃ 내지 1000℃의 온도 범위에서 수행되는 질화물 반도체의 결함 검사 방법.According to claim 1,
The heat treatment process is a defect inspection method of a nitride semiconductor that is performed in a temperature range of 800 °C to 1000 °C. 제1 항에 있어서,
상기 질화물 반도체 층을 형성하기에 앞서,
상기 기판 상에 버퍼층을 형성하는 것을 더 포함하는 질화물 반도체의 결함 검사 방법.According to claim 1,
Prior to forming the nitride semiconductor layer,
Defect inspection method of a nitride semiconductor further comprising forming a buffer layer on the substrate. 제7 항에 있어서,
상기 버퍼층은 상기 열처리 공정의 열처리 온도보다 낮은 온도에서 형성되는 질화물 반도체의 결함 검사 방법.8. The method of claim 7,
The buffer layer is a defect inspection method of a nitride semiconductor formed at a temperature lower than the heat treatment temperature of the heat treatment process. 제1 항에 있어서,
상기 마스크 패턴은 스퍼터링 또는 화학기상증착법(CVD)을 이용하여 형성되는 질화물 반도체의 결함 검사 방법.According to claim 1,
The mask pattern is a defect inspection method of a nitride semiconductor formed using sputtering or chemical vapor deposition (CVD). 제1 항에 있어서,
상기 질화물 반도체 층은 갈륨(Ga) 원소를 포함하는 질화물 반도체의 결함 검사 방법.According to claim 1,
The nitride semiconductor layer is a defect inspection method of a nitride semiconductor including a gallium (Ga) element.
KR1020160126992A 2016-09-30 2016-09-30 Methods for inspecting defects of nitride semiconductor KR102383392B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160126992A KR102383392B1 (en) 2016-09-30 2016-09-30 Methods for inspecting defects of nitride semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160126992A KR102383392B1 (en) 2016-09-30 2016-09-30 Methods for inspecting defects of nitride semiconductor

Publications (2)

Publication Number Publication Date
KR20180036876A KR20180036876A (en) 2018-04-10
KR102383392B1 true KR102383392B1 (en) 2022-04-08

Family

ID=61975035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160126992A KR102383392B1 (en) 2016-09-30 2016-09-30 Methods for inspecting defects of nitride semiconductor

Country Status (1)

Country Link
KR (1) KR102383392B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527510A (en) 2008-07-09 2011-10-27 ビーティー イメージング ピーティーワイ リミテッド Thin film imaging method and apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102320083B1 (en) * 2013-08-08 2021-11-02 미쯔비시 케미컬 주식회사 SELF-STANDING GaN SUBSTRATE, GaN CRYSTAL, METHOD FOR PRODUCING GaN SINGLE CRYSTAL, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
US9500599B2 (en) * 2014-01-23 2016-11-22 Samsung Electronics Co., Ltd. Surface inspection apparatus for semiconductor chips

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527510A (en) 2008-07-09 2011-10-27 ビーティー イメージング ピーティーワイ リミテッド Thin film imaging method and apparatus

Also Published As

Publication number Publication date
KR20180036876A (en) 2018-04-10

Similar Documents

Publication Publication Date Title
US9870920B2 (en) Growing III-V compound semiconductors from trenches filled with intermediate layers
CN100587919C (en) Method for preparing nano-scale pattern substrate for nitride epitaxial growth
KR100981008B1 (en) Method for forming III-Nitrides semiconductor epilayer on the semiconductor substrate
US20100044719A1 (en) III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth
JP5244487B2 (en) Gallium nitride growth substrate and method for manufacturing gallium nitride substrate
JP2008504715A (en) Gallium nitride materials and methods
KR20030007896A (en) Preparation method of a coating of gallium nitride
CN101436531B (en) Method for preparing compound semiconductor substrate
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
US9543146B2 (en) Manufacturing method of semiconductor device that includes forming plural nitride semiconductor layers of identical material
JP5582617B2 (en) Relaxation of strained layer
US10600645B2 (en) Manufacturing method of gallium nitride substrate
US6906351B2 (en) Group III-nitride growth on Si substrate using oxynitride interlayer
KR102383392B1 (en) Methods for inspecting defects of nitride semiconductor
US11162188B2 (en) Method for producing a crystalline layer in a III-N compound by van der Waals epitaxy from graphene
US20150079769A1 (en) Semiconductor device and method of manufacturing the same
US10672608B2 (en) Fabrication of a device on a carrier substrate
KR20180070781A (en) Method of forming nitride semiconductor substrate and method of forming semiconductor device
KR101055763B1 (en) Separation of nitride semiconductor layer from substrate using ion implantation layer
KR100834698B1 (en) Method of forming gan layer and gan substrate manufactured using the same
KR101967716B1 (en) MANUFACTURING METHOD FOR GaN WAFER
Kim et al. Highly efficient InGaN/GaN blue LED grown on Si (111) substrate
US10229976B2 (en) Compound semiconductor film structure
JP2016533643A (en) Semiconductor wafer and method for manufacturing a semiconductor wafer
Lv et al. AlN: Si Buffer Layer on Si (111) Substrate Effect on GaN Film

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right