KR102352610B1 - Driver ic and display device - Google Patents

Driver ic and display device Download PDF

Info

Publication number
KR102352610B1
KR102352610B1 KR1020150076532A KR20150076532A KR102352610B1 KR 102352610 B1 KR102352610 B1 KR 102352610B1 KR 1020150076532 A KR1020150076532 A KR 1020150076532A KR 20150076532 A KR20150076532 A KR 20150076532A KR 102352610 B1 KR102352610 B1 KR 102352610B1
Authority
KR
South Korea
Prior art keywords
register
set value
voltage
integrated circuit
driver integrated
Prior art date
Application number
KR1020150076532A
Other languages
Korean (ko)
Other versions
KR20160141298A (en
Inventor
김상수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150076532A priority Critical patent/KR102352610B1/en
Publication of KR20160141298A publication Critical patent/KR20160141298A/en
Application granted granted Critical
Publication of KR102352610B1 publication Critical patent/KR102352610B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

본 발명은, 디스플레이 데이터에 따라 패널의 픽셀들에 대한 디스플레이 전압을 제어하고, 특정 주기로 설정값이 반전되는 제1레지스터에 대한 제N주기의 설정값과 제N+1주기의 설정값을 XOR(exclusive or) 처리하며, 이러한 XOR 처리 결과에 따른 인터럽트신호를 어플리케이션 프로세서로 출력하는 드라이버집적회로를 제공한다.The present invention controls the display voltage of the pixels of the panel according to display data, and XOR ( exclusive or) process and provides a driver integrated circuit that outputs an interrupt signal according to the XOR processing result to the application processor.

Description

드라이버집적회로 및 표시장치{DRIVER IC AND DISPLAY DEVICE} Driver integrated circuit and display device {DRIVER IC AND DISPLAY DEVICE}

본 발명은 표시장치 및 이러한 표시장치를 구동하는 드라이버집적회로에 관한 기술이다.The present invention relates to a display device and a driver integrated circuit for driving such a display device.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기전계발광표시장치(OLED: Organic Light Emitting Diode Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. Various display devices such as an organic light emitting diode display device (OLED) are being used.

이러한 표시장치에 영상을 표시하기 위해서는 패널의 픽셀들에 대한 디스플레이 전압을 제어하는 드라이버회로가 필요하다. 이러한 드라이버회로는 별도의 집적회로로 구현되어 표시장치에 내장될 수 있다.In order to display an image on such a display device, a driver circuit for controlling display voltages for pixels of the panel is required. Such a driver circuit may be implemented as a separate integrated circuit and embedded in the display device.

한편, 이러한 드라이버집적회로는 ESD(Electrostatic Discharge)와 같은 외란에 의해 손상될 가능성이 있다. 이에 따라, 드라이버집적회로는 회로나 소자 자체가 이러한 외란에 내성을 가질 필요가 있다. 혹은 드라이버집적회로는 이러한 외란에 신속히 반응하여 추가적인 손상을 방지할 수 있는 보호 기능을 가지고 있을 필요가 있다.On the other hand, such driver integrated circuits may be damaged by disturbances such as ESD (Electrostatic Discharge). Accordingly, in the driver integrated circuit, the circuit or device itself needs to be resistant to such disturbance. Alternatively, the driver integrated circuit needs to respond quickly to such disturbance and have a protective function to prevent further damage.

후자에 대해 좀더 살펴보면, 드라이버집적회로는 특정 외란이 유입될 때 과도 상태 반응을 보일 수 있다. 예를 들어, 드라이버집적회로는 ESD가 유입될 때, 소자들의 특성 변화로 인해 공급전압이 상승하는 문제가 발생할 수 있다. 이때, 드라이버집적회로에서 이러한 외란에 신속히 반응하지 않게 되면 공급전압 상승으로 다른 소자의 영구적인 손상(예를 들어, 저항 소자의 번아웃(burn out) 혹은 내전압이 낮은 소자의 절연파괴)을 초래할 수 있다.Taking a closer look at the latter, the driver integrated circuit may exhibit a transient response when a specific disturbance is introduced. For example, when ESD is introduced into the driver integrated circuit, the supply voltage may increase due to a change in the characteristics of the elements. At this time, if the driver integrated circuit does not respond quickly to these disturbances, it may cause permanent damage to other devices (eg, burnout of resistors or insulation breakdown of devices with low withstand voltage) due to an increase in supply voltage. have.

이러한 배경에서, 본 발명의 목적은, 일 측면에서, 외란에 의한 드라이버집적회로의 비정상 작동을 감지하는 기술을 제공하는 것이다.Against this background, it is an object of the present invention, in one aspect, to provide a technology for detecting an abnormal operation of a driver integrated circuit due to disturbance.

다른 측면에서, 본 발명의 목적은, 비정상 작동 감지 신호에 따른 제어로 드라이버집적회로의 추가적인 손상을 방지하는 기술을 제공하는 것이다.In another aspect, an object of the present invention is to provide a technique for preventing further damage to a driver integrated circuit by controlling according to an abnormal operation detection signal.

또 다른 측면에서, 본 발명의 목적은, 비정상 작동의 감지로부터 보호 기능의 작동에 이르는 시간을 최소화하여 소자의 영구 손상 가능성을 줄이는 기술을 제공하는 것이다.In another aspect, it is an object of the present invention to provide a technique for reducing the possibility of permanent damage to a device by minimizing the time from detection of abnormal operation to activation of a protective function.

전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 디스플레이 데이터에 따라 패널의 픽셀들에 대한 디스플레이 전압을 제어하는 드라이버회로, 특정 주기로 설정값이 반전되는 제1레지스터, 제1레지스터에 대한 제N주기의 설정값과 제N+1주기의 설정값을 XOR(exclusive or) 처리하는 XOR처리부 및In order to achieve the above object, in one aspect, the present invention provides a driver circuit for controlling a display voltage for pixels of a panel according to display data, a first register in which a set value is inverted at a specific period, and for the first register an XOR processing unit that performs XOR (exclusive or) processing on the set value of the Nth cycle and the set value of the N+1th cycle; and

이러한 XOR 처리 결과를 인터럽트신호로 출력하는 인터럽트핀을 포함하는 드라이버집적회로를 제공한다. A driver integrated circuit including an interrupt pin for outputting the XOR processing result as an interrupt signal is provided.

또한, 다른 측면에서, 본 발명은, 영상을 표시하는 패널, 이러한 영상을 제어하기 위한 디스플레이 데이터를 생성하는 어플리케이션 프로세서, 및 디스플레이 데이터에 따라 패널의 픽셀들에 대한 디스플레이 전압을 제어하고, 특정 주기로 설정값이 반전되는 제1레지스터에 대한 제N주기의 설정값과 제N+1주기의 설정값을 XOR 처리하며, 이러한 XOR 처리 결과에 따른 인터럽트신호를 어플리케이션 프로세서로 출력하는 드라이버집적회로를 포함하는 표시장치를 제공한다. Further, in another aspect, the present invention provides a panel that displays an image, an application processor that generates display data for controlling the image, and controls the display voltage for pixels of the panel according to the display data, and sets the display voltage at a specific period A display including a driver integrated circuit that XORs the set value of the Nth period and the set value of the N+1th period for the first register whose value is inverted, and outputs an interrupt signal according to the XOR processing result to the application processor provide the device.

이상에서 설명한 바와 같이 본 발명에 의하면, 외란에 의한 드라이버집적회로의 비정상 작동을 감지할 수 있는 효과가 있다. 또한, 본 발명에 의하면, 비정상 작동 감지 신호에 따른 제어로 드라이버집적회로의 추가적인 손상을 방지할 수 있는 효과가 있다. 또한, 본 발명에 의하면, 비정상 작동의 감지로부터 보호 기능의 작동에 이르는 시간을 최소화하여 소자의 영구 손상 가능성을 줄일 수 있는 효과가 있다.As described above, according to the present invention, there is an effect that can detect abnormal operation of the driver integrated circuit due to disturbance. In addition, according to the present invention, there is an effect that can prevent further damage to the driver integrated circuit through the control according to the abnormal operation detection signal. In addition, according to the present invention, it is possible to reduce the possibility of permanent damage to the device by minimizing the time from the detection of the abnormal operation to the operation of the protection function.

도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 2는 일 실시예에 따른 드라이버집적회로를 개략적으로 나타낸 도면이다.
도 3은 제1레지스터에 반전 신호를 입력하는 비교기를 설명하기 위한 도면이다.
도 4는 ESD에 따른 각 신호들의 파형을 나타낸 제1도면이다.
도 5는 XOR처리부가 MCU로 구현된 예시에 따른 드라이버집적회로를 개략적으로 나타낸 도면이다.
도 6은 드라이버집적회로의 레지스터 블록에 대한 예시 도면이다.
도 7은 XOR처리부가 회로로 구현된 예시를 설명하기 위한 도면이다.
도 8은 ESD에 따른 각 신호들의 파형을 나타낸 제2도면이다.
도 9는 전력변환장치의 신호 입출력 예시이다.
도 10은 ESD에 따른 각 신호들의 파형을 나타낸 제3도면이다.1 is a diagram schematically illustrating a display device according to an exemplary embodiment.
2 is a diagram schematically illustrating a driver integrated circuit according to an exemplary embodiment.
3 is a view for explaining a comparator that inputs an inverted signal to the first register.
4 is a first diagram illustrating waveforms of respective signals according to ESD.
5 is a diagram schematically illustrating a driver integrated circuit according to an example in which an XOR processing unit is implemented as an MCU.
6 is an exemplary diagram of a register block of a driver integrated circuit.
7 is a diagram for explaining an example in which an XOR processing unit is implemented as a circuit.
8 is a second diagram illustrating waveforms of respective signals according to ESD.
9 is an example of signal input and output of the power converter.
10 is a third diagram illustrating waveforms of respective signals according to ESD.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to the components of each drawing, it should be noted that the same components are given the same reference numerals as much as possible even though they are indicated on different drawings. In addition, in describing the embodiments of the present invention, if it is determined that a detailed description of a related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.In addition, in describing the components of the invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, or order of the elements are not limited by the terms. When it is described that a component is “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but another component is formed between each component. It should be understood that elements may also be “connected,” “coupled,” or “connected.” In the same vein, when it is described that a component is formed "on" or "below" another component, the component is both formed directly on the other component or indirectly through another component. should be understood as including

도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.1 is a diagram schematically illustrating a display device according to an exemplary embodiment.

도 1을 참조하면, 일 실시예에 따른 표시장치(100)는 패널(110), 드라이버집적회로(120), 게이트드라이버회로(130) 및 어플리케이션 프로세서(140) 등을 포함할 수 있다.Referring to FIG. 1 , a display device 100 according to an exemplary embodiment may include a panel 110 , a driver integrated circuit 120 , a gate driver circuit 130 , an application processor 140 , and the like.

패널(110)에는 복수의 데이터라인이 제1방향(예: 세로방향 또는 가로방향)으로 형성되고, 복수의 게이트라인이 제2방향(예: 가로방향 또는 세로방향)으로 형성되고, 복수의 데이터라인과 복수의 게이트라인의 교차지점에 대응되는 픽셀이 형성될 수 있다.In the panel 110 , a plurality of data lines are formed in a first direction (eg, a vertical direction or a horizontal direction), a plurality of gate lines are formed in a second direction (eg, a horizontal direction or a vertical direction), and a plurality of data lines are formed in the panel 110 . A pixel corresponding to the intersection of the line and the plurality of gate lines may be formed.

이러한 각 픽셀에는 소스 전극 또는 드레인 전극이 데이터라인과 연결되고, 게이트 전극이 게이트라인과 연결되며, 드레인 전극 또는 소스 전극이 픽셀 전극과 연결되는 트랜지스터(Transistor)가 형성될 수 있다. A transistor in which a source electrode or a drain electrode is connected to a data line, a gate electrode is connected to a gate line, and a drain electrode or a source electrode is connected to the pixel electrode may be formed in each of these pixels.

이러한 패널(110)은 "디스플레이 패널(Display Panel)"로만 기능할 수도 있고, 디스플레이 패널로 기능하면서 동시에 "터치스크린 패널(TSP: Touch Screen Panel)"로 기능할 수도 있다. Such a panel 110 may function only as a “display panel” or as a “touch screen panel (TSP)” while functioning as a display panel.

패널(110)에는 이러한 디스플레이 패널과 터치스크린 패널이 별도의 막에 의해 분리되어 위치할 수도 있고, 디스플레이 패널과 터치스크린 패널이 하나로 통합되어 있을 수도 있다. 예를 들어, 패널(110)은 터치스크린 패널이 인셀(In-Cell) 타입으로 디스플레이 패널에 내장된 형태를 가질 수도 있다.In the panel 110 , the display panel and the touch screen panel may be separated by a separate film, or the display panel and the touch screen panel may be integrated into one. For example, the panel 110 may have a form in which the touch screen panel is embedded in the display panel as an in-cell type.

이러한 패널(110)이 디스플레이 패널 역할을 하는 경우, 패널(110)의 구동모드를 "디스플레이 구동모드"라고 하고, 패널(110)이 터치스크린 패널 역할을 하는 경우, 패널(110)의 구동모드를 "터치 구동모드"라고 할 수 있다.When the panel 110 serves as a display panel, the driving mode of the panel 110 is referred to as a “display driving mode”, and when the panel 110 serves as a touch screen panel, the driving mode of the panel 110 is referred to as a “display driving mode”. It can be called "touch drive mode".

디스플레이 구동모드와 터치 구동모드는 시분할을 통해 별도의 시구간에서 작동될 수도 있지만 시분할없이 독립적으로 각각 작동될 수도 있다.The display driving mode and the touch driving mode may be operated in separate time sections through time division, but may be independently operated without time division.

드라이버집적회로(120)는 디스플레이 데이터에 따라 패널의 픽셀들에 대한 디스플레이 전압을 제어할 수 있다. 이를 위해, 드라이버집적회로(120)는 복수의 데이터라인으로 디스플레이 용도의 데이터전압을 공급할 수 있다.The driver integrated circuit 120 may control display voltages for pixels of the panel according to display data. To this end, the driver integrated circuit 120 may supply a data voltage for display to a plurality of data lines.

게이트드라이버회로(130)는 패널(110)의 복수의 게이트라인으로 디스플레이 용도의 스캔신호를 순차적으로 공급할 수 있다. 각각의 픽셀에는 트랜지스터가 형성될 수 있는데, 스캔신호는 이러한 트랜지스터를 턴온시켜 데이터전압이 픽셀에 있는 전극 사이에 형성될 수 있게 한다.The gate driver circuit 130 may sequentially supply scan signals for display to a plurality of gate lines of the panel 110 . Each pixel may have a transistor formed thereon, and a scan signal turns these transistors on so that a data voltage can be formed between the electrodes in the pixel.

한편, 도 1에서 게이트드라이버회로(130)는 드라이버집적회로(120)와 별도의 하드웨어로 구성되어 있는 것으로 도시하였으나 게이트드라이버회로(130)는 드라이버집적회로(120) 내에 구현될 수도 있다.Meanwhile, in FIG. 1 , the gate driver circuit 130 is illustrated as being composed of hardware separate from the driver integrated circuit 120 , but the gate driver circuit 130 may be implemented in the driver integrated circuit 120 .

또한, 드라이버집적회로(120)는 터치스크린 패널에 대한 객체의 근접 혹은 터치를 감지하기 위한 터치감지회로를 내장할 수 있다. 터치감지회로는 터치스크린 패널의 터치센서들로 터치드라이빙신호를 입력하고 이러한 터치드라이빙신호에 대한에 대한 반응신호를 센싱하여 객체의 터치스크린 패널에 대한 근접 혹은 터치를 감지할 수 있다.In addition, the driver integrated circuit 120 may have a built-in touch sensing circuit for sensing proximity or touch of an object with respect to the touch screen panel. The touch sensing circuit may detect proximity or touch of an object to the touch screen panel by inputting a touch driving signal to the touch sensors of the touch screen panel and sensing a response signal to the touch driving signal.

드라이버집적회로(130)는 패널(110)의 구동과 관련된 데이터 혹은 터치감지와 관련된 데이터를 어플리케이션 프로세서(140)와 송수신할 수 있다.The driver integrated circuit 130 may transmit/receive data related to driving of the panel 110 or data related to touch sensing to and from the application processor 140 .

어플리케이션 프로세서(140)는 패널(110)에 표시될 영상을 제어하기 위한 디스플레이 데이터를 생성하여 드라이버집적회로(130)로 송신할 수 있다. 그리고, 드라이버집적회로(130)가 터치감지회로를 더 포함하고 있는 경우, 어플리케이션 프로세서(140)는 터치감지회로로부터 터치감지와 관련된 데이터(예를 들어, 터치좌표 데이터)를 수신할 수 있다.The application processor 140 may generate display data for controlling an image to be displayed on the panel 110 and transmit it to the driver integrated circuit 130 . In addition, when the driver integrated circuit 130 further includes a touch sensing circuit, the application processor 140 may receive touch sensing related data (eg, touch coordinate data) from the touch sensing circuit.

이외에도 어플리케이션 프로세서(140)는 드라이버집적회로(130)의 레지스터들에 접근하여 드라이버집적회로(130)의 상태 정보를 획득할 수도 있고, 신호를 송수신하여 드라이버집적회로(130)의 상태 정보를 획득할 수도 있다.In addition, the application processor 140 may obtain status information of the driver integrated circuit 130 by accessing the registers of the driver integrated circuit 130 , and may transmit and receive signals to obtain the status information of the driver integrated circuit 130 . may be

한편, 드라이버집적회로(130)는 외란에 의한 드라이버집적회로(130)의 비정상 작동을 자체적으로 감지할 수 있다. 그리고, 드라이버집적회로(130)는 비정상 작동에 대해 감지한 신호를 외부 회로(예를 들어, 어플리케이션 프로세서)로 송신하여 외부 회로가 보호 기능을 작동시키도록 할 수 있다. 이러한 외란에 대응하는 드라이버집적회로(130)의 구성들 및 기능들의 실시예에 대해 도 2를 참조하여 좀더 설명한다.Meanwhile, the driver integrated circuit 130 may detect an abnormal operation of the driver integrated circuit 130 due to disturbance by itself. In addition, the driver integrated circuit 130 may transmit a signal detected for the abnormal operation to an external circuit (eg, an application processor) so that the external circuit operates a protection function. An embodiment of the configurations and functions of the driver integrated circuit 130 corresponding to such disturbance will be further described with reference to FIG. 2 .

도 2는 일 실시예에 따른 드라이버집적회로를 개략적으로 나타낸 도면이다.2 is a diagram schematically illustrating a driver integrated circuit according to an exemplary embodiment.

도 2를 참조하면, 드라이버집적회로(120)는 드라이버회로(210), 제1레지스터(220), XOR(exclusive or)처리부(230) 및 인터럽트핀(240) 등을 포함할 수 있다.Referring to FIG. 2 , the driver integrated circuit 120 may include a driver circuit 210 , a first register 220 , an exclusive or (XOR) processing unit 230 , and an interrupt pin 240 .

드라이버회로(210)는 디스플레이 데이터에 따라 패널(110)의 픽셀들에 대한 디스플레이 전압을 제어한다. 예를 들어, 드라이버회로(210)는 픽셀들에 대한 디스플레이 전압을 제어하기 위해 복수의 데이터라인으로 데이터전압(VD_1, VD_2, ... , VD_M)을 전송할 수 있다.The driver circuit 210 controls display voltages for pixels of the panel 110 according to display data. For example, the driver circuit 210 may transmit data voltages VD_1 , VD_2 , ... , VD_M to a plurality of data lines to control display voltages for pixels.

제1레지스터(220)는 특정 주기로 설정값이 반전될 수 있다. 예를 들어, 제1레지스터(220)는 제1주기에서 로직하이(로직 값으로 1)로 설정될 수 있고, 제2주기에서 로직로우(로직 값으로 0)로 설정될 수 있다. 이러한 설정값은 매 주기마다 계속해서 반전되면서 변경될 수 있다. 예를 들어, 제1레지스터(220)의 설정값은 시간의 순서대로 1, 0, 1, 0, .. 과 같이 계속해서 반전되면서 변경될 수 있다.The set value of the first register 220 may be inverted at a specific period. For example, the first register 220 may be set to logic high (a logic value of 1) in the first cycle, and set to a logic low (a logic value of 0) in the second cycle. These setting values can be changed while being continuously inverted at every cycle. For example, the set value of the first register 220 may be changed while being continuously inverted, such as 1, 0, 1, 0, .. in the order of time.

여기서, 특정 주기는 패널(110)의 영상을 주사하는 프레임 주기일 수 있으나 이로 제한되는 것은 아니다.Here, the specific period may be a frame period for scanning the image of the panel 110, but is not limited thereto.

드라이버집적회로(120)가 정상적으로 작동하는 동안 제1레지스터(220)는 계속해서 특정 주기마다 설정값이 반전될 수 있다. 하지만, 드라이버집적회로(120)가 비정상적으로 작동되면 제1레지스터(220)의 설정값은 하나의 값이 지속적으로 유지되거나 불규칙한 값을 갖을 수 있다.While the driver integrated circuit 120 is normally operated, the set value of the first register 220 may be continuously inverted every specific period. However, when the driver integrated circuit 120 operates abnormally, the set value of the first register 220 may be continuously maintained at one value or may have an irregular value.

드라이버집적회로(120)는 제1레지스터(220)의 설정값이 주기적으로 반전되는지를 확인하여 드라이버집적회로(120)의 비정상 작동을 자체적으로 감지할 수 있다.The driver integrated circuit 120 may detect the abnormal operation of the driver integrated circuit 120 by itself by checking whether the set value of the first register 220 is periodically inverted.

XOR처리부(230)는 제1레지스터(220)의 설정값이 주기적으로 반전되는지 확인하여 드라이버집적회로(120)의 비정상 작동을 자체적으로 감지하는 일 예시 구성이다.The XOR processing unit 230 is an exemplary configuration for detecting the abnormal operation of the driver integrated circuit 120 by itself by checking whether the set value of the first register 220 is periodically inverted.

XOR처리부(230)는 제1레지스터(220)에 대한 제N(N은 자연수)주기의 설정값과 제N+1주기의 설정값을 XOR(exclusive or) 처리할 수 있다.The XOR processing unit 230 may perform an exclusive or (XOR) process on the setting value of the Nth period (N is a natural number) and the setting value of the N+1th period with respect to the first register 220 .

제1레지스터(220)에 대한 제N주기의 설정값이 로직하이이고 제N+1주기의 설정값이 로직로우인 경우, XOR처리부(230)의 처리 결과는 로직하이가 된다. 또한, 제1레지스터(220)에 대한 제N주기의 설정값이 로직로우이고 제N+1주기의 설정값이 로직하이인 경우, XOR처리부(230)의 처리 결과는 로직하이가 된다.When the set value of the Nth period of the first register 220 is logic high and the set value of the N+1th period is logic low, the processing result of the XOR processing unit 230 becomes logic high. In addition, when the set value of the Nth period of the first register 220 is logic low and the set value of the N+1th period is logic high, the processing result of the XOR processing unit 230 becomes logic high.

이와 같이, 제1레지스터(220)가 주기마다 정상적으로 반전되면 XOR처리부(230)의 처리 결과는 로직하이가 된다.As such, when the first register 220 is normally inverted every cycle, the processing result of the XOR processing unit 230 becomes logic high.

반면에, 제1레지스터(220)에 대한 제N주기의 설정값이 로직하이이고 제N+1주기의 설정값이 로직하이인 경우, XOR처리부(230)의 처리 결과는 로직로우가 된다. 또한, 제1레지스터(220)에 대한 제N주기의 설정값이 로직로우이고 제N+1주기의 설정값이 로직로우인 경우, XOR처리부(230)의 처리 결과는 로직로우가 된다.On the other hand, when the set value of the Nth period of the first register 220 is logic high and the set value of the N+1th period is logic high, the processing result of the XOR processing unit 230 becomes a logic low. In addition, when the set value of the Nth period of the first register 220 is logic low and the set value of the N+1th period is logic low, the processing result of the XOR processing unit 230 becomes a logic low.

이와 같이, 제1레지스터(220)가 주기마다 정상적으로 반전되지 않으면 XOR처리부(230)의 처리 결과는 로직로우가 된다.As such, if the first register 220 is not normally inverted every cycle, the processing result of the XOR processing unit 230 becomes a logic low.

드라이버집적회로(120)는 XOR처리부(230)의 처리 결과를 통해 드라이버집적회로(120)의 비정상 작동을 자체적으로 감지할 수 있는데, 예를 들어, XOR처리부(120)의 처리 결과가 로직하이이면 드라이버집적회로(120)는 정상적으로 작동하는 것으로 판단되고 로직로우이면 드라이버집적회로(120)는 비정상적으로 작동하는 것으로 판단될 수 있다.The driver integrated circuit 120 may detect the abnormal operation of the driver integrated circuit 120 by itself through the processing result of the XOR processing unit 230 . For example, if the processing result of the XOR processing unit 120 is logic high, It is determined that the driver integrated circuit 120 operates normally, and when it is logic low, it may be determined that the driver integrated circuit 120 operates abnormally.

드라이버집적회로(120)는 자체적으로 드라이버집적회로(120)의 비정상 작동을 감지하고 이러한 감지에 대응되는 신호를 외부 회로로 송신할 수 있다.The driver integrated circuit 120 may detect an abnormal operation of the driver integrated circuit 120 by itself and transmit a signal corresponding to the detection to an external circuit.

예를 들어, 드라이버집적회로(120)는 XOR처리부(230)의 XOR 처리 결과를 인터럽트핀(240)을 통해 인터럽트신호(S_INT)로 출력할 수 있다.For example, the driver integrated circuit 120 may output the XOR processing result of the XOR processing unit 230 as an interrupt signal S_INT through the interrupt pin 240 .

도 3은 제1레지스터에 반전 신호를 입력하는 비교기를 설명하기 위한 도면이다.3 is a view for explaining a comparator that inputs an inverted signal to the first register.

드라이버집적회로(120)는 제1레이지스터에 반전 신호를 입력하는 비교기(310)를 더 포함할 수 있다.The driver integrated circuit 120 may further include a comparator 310 for inputting an inverted signal to the first register.

도 3을 참조하면, 비교기(310)에는 제1단자(324)로 레퍼런스전압(VREF)이 입력되고 제2단자(322)로 제1비교전압(VCP_1) 및 제2비교전압(VCV_2)이 특정 주기로 교대로 입력될 수 있다.Referring to FIG. 3 , a reference voltage VREF is input to a first terminal 324 into the comparator 310 , and a first comparison voltage VCP_1 and a second comparison voltage VCV_2 are specified to the second terminal 322 . It can be entered alternately in a cycle.

예를 들어, 드라이버집적회로(120)는 제1비교전압(VCP_1) 및 제2비교전압(VCV_2)이 특정 주기로 교대로 나타나는 입력전압(VIN)을 생성할 수 있다. 그리고, 드라이버집적회로(120)는 이러한 입력전압(VIN)을 비교기(310)의 제2단자(322)로 입력할 수 있다.For example, the driver integrated circuit 120 may generate the input voltage VIN in which the first comparison voltage VCP_1 and the second comparison voltage VCV_2 alternately appear at a specific period. In addition, the driver integrated circuit 120 may input the input voltage VIN to the second terminal 322 of the comparator 310 .

여기서, 제1비교전압(VCP_1)은 레퍼런스전압(VREF)보다 크기가 큰 전압일 수 있고 제2비교전압(VCP_2)은 레퍼런스전압(VREF)보다 크기가 작은 전압일 수 있다.Here, the first comparison voltage VCP_1 may be a voltage having a magnitude greater than that of the reference voltage VREF, and the second comparison voltage VCP_2 may be a voltage having a magnitude smaller than that of the reference voltage VREF.

비교기(310)는 입력전압(VIN)을 레퍼런스전압(VREF)과 비교하여 출력전압(VOUT)을 내보낸다. 이때, 비교기(310)는 입력전압(VIN)이 레퍼런스전압(VREF)보다 크면 로직하이(L_HIGH)를 출력하고 입력전압(VIN)이 레퍼런스전압(VREF)보다 작으면 로직로우(L_LOW)를 출력할 수 있다.The comparator 310 compares the input voltage VIN with the reference voltage VREF and outputs the output voltage VOUT. At this time, the comparator 310 outputs a logic high (L_HIGH) when the input voltage VIN is greater than the reference voltage VREF, and outputs a logic low (L_LOW) when the input voltage VIN is less than the reference voltage VREF. can

여기서, 제1비교전압(VCP_1) 및 제2비교전압(VCV_2)이 특정 주기로 교대로 입력되고, 제1비교전압(VCP_1)이 레퍼런스전압(VREF)보다 크고 제2비교전압(VCP_2)이 레퍼런스전압(VREF)보다 작게 되면, 비교기(310)는 특정 주기로 교대로 로직하이(L_HIGH)와 로직로우(L_LOW)를 출력하게 된다.Here, the first comparison voltage VCP_1 and the second comparison voltage VCV_2 are alternately input at a specific period, the first comparison voltage VCP_1 is greater than the reference voltage VREF, and the second comparison voltage VCP_2 is the reference voltage When it is smaller than (VREF), the comparator 310 alternately outputs a logic high (L_HIGH) and a logic low (L_LOW) at a specific period.

제1레지스터(220)의 설정값은 이러한 비교기(310)의 출력전압(VOUT)에 따라 결정될 수 있다. 예를 들어, 비교기(310)의 출력전압(VOUT)이 로직하이(L_HIGH)이면 제1레지스터(220)가 1로 설정되고, 비교기(310)의 출력전압(VOUT)이 로직로우(L_LOW)이면 제1레지스터(220)가 0으로 설정될 수 있다. 여기서, 로직하이(L_HIGH)와 제1레지스터(220)의 설정값 1은 동일한 전압레벨일 수 있고, 로직로우(L_LOW)와 제1레지스터(220)의 설정값 0은 동일한 전압레벨일 수 있다.The set value of the first register 220 may be determined according to the output voltage VOUT of the comparator 310 . For example, when the output voltage VOUT of the comparator 310 is logic high (L_HIGH), the first register 220 is set to 1, and when the output voltage VOUT of the comparator 310 is logic low (L_LOW) The first register 220 may be set to 0. Here, the logic high (L_HIGH) and the set value 1 of the first register 220 may be the same voltage level, and the logic low (L_LOW) and the set value 0 of the first register 220 may be the same voltage level.

제1비교전압(VCP_1) 및 제2비교전압(VCP_2)은 드라이버집적회로(120)의 아날로그 파워 공급 전압일 수 있고, 로직 파워 공급 전압 혹은 입출력(IO) 파워 공급 전압일 수 있다. 예를 들어, 제1비교전압(VCP_1)은 패널(110)의 구동을 위한 양(+)의 아날로그 파워를 공급하는 파지티브 아날로그 파워 공급 전압(VSP)일 수 있고, 제2비교전압(VCP_2)은 패널(110)의 구동을 위한 음(-)의 아날로그 파워를 공급하는 네거티브 아날로그 파워 공급 전압(VSN)일 수 있다. 혹은, 제1비교전압(VCP_1) 및 제2비교전압(VCP_2)은 드라이버집적회로(120)의 로직 파워 공급을 위한 로직 파워 공급 전압(VDD) 및 입출력 파워 공급을 위한 입출력(IO) 파워 공급 전압(VDDIO)일 수 있다.The first comparison voltage VCP_1 and the second comparison voltage VCP_2 may be an analog power supply voltage of the driver integrated circuit 120 , and may be a logic power supply voltage or an input/output (IO) power supply voltage. For example, the first comparison voltage VCP_1 may be a positive analog power supply voltage VSP that supplies positive (+) analog power for driving the panel 110 , and the second comparison voltage VCP_2 . may be a negative analog power supply voltage VSN that supplies negative analog power for driving the panel 110 . Alternatively, the first comparison voltage VCP_1 and the second comparison voltage VCP_2 are a logic power supply voltage VDD for supplying logic power of the driver integrated circuit 120 and an input/output (IO) power supply voltage for supplying input/output power. (VDDIO).

제1비교전압(VCP_1) 및 제2비교전압(VCP_2)은 패널(110)에 집적 공급되는 전압일 수 있다. 예를 들어, 제1비교전압(VCP_1)은 픽셀들에 대응되는 트랜지스터를 턴온시키는 게이트하이전압(VGH)일 수 있고, 제2비교전압(VCP_2)은 이러한 트랜지스터를 턴오프시키는 게이트로우전압(VGL)일 수 있다. 또한, 제1비교전압(VCP_1) 및 제2비교전압(VCP_2)은 데이터라인으로 공급되는 데이터전압(VData) 혹은 공통전극으로 공급되는 공통전압(Vcom)일 수 있다.The first comparison voltage VCP_1 and the second comparison voltage VCP_2 may be voltages that are integrated and supplied to the panel 110 . For example, the first comparison voltage VCP_1 may be a gate high voltage VGH for turning on a transistor corresponding to the pixels, and the second comparison voltage VCP_2 may be a gate low voltage VGL for turning off the transistor. ) can be In addition, the first comparison voltage VCP_1 and the second comparison voltage VCP_2 may be the data voltage VData supplied to the data line or the common voltage Vcom supplied to the common electrode.

제1비교전압(VCP_1) 및 제2비교전압(VCP_2)은 전술한 예시들의 어떤 조합으로도 가능하다. 드라이버집적회로(120)에서 사용되는 전압으로서 그 크기가 서로 다른 2개의 전압은 제1비교전압(VCP_1) 및 제2비교전압(VCP_2)으로서 사용될 수 있다.The first comparison voltage VCP_1 and the second comparison voltage VCP_2 may be any combination of the above-described examples. As voltages used in the driver integrated circuit 120 , two voltages having different magnitudes may be used as the first comparison voltage VCP_1 and the second comparison voltage VCP_2 .

이렇게 드라이버집적회로(120)에서 사용되는 전압이 제1비교전압(VCP_1) 및 제2비교전압(VCP_2)으로 사용되는 경우, 비교기(310)는 드라이버집적회로(120)의 정상 작동과 비정상 작동에 각각 서로 다른 출력전압(VOUT)을 내보낼 수 있다. 예를 들어, 드라이버집적회로(120)가 정상적으로 작동되는 경우, 드라이버집적회로(120)가 사용하는 전압 또한 정상적인 전압이 된다. 이에 따라, 제1비교전압(VCP_1) 및 제2비교전압(VCP_2)이 정상적으로 비교기(310)에 입력되고 비교기(310)는 로직하이(L_HIGH)와 로직로우(L_LOW)를 교대로 출력할 수 있다. 반면에, 드라이버집적회로(120)가 비정상적으로 작동되는 경우, 드라이버집적회로(120)가 사용하는 전압 또한 비정상적인 전압이 될 수 있다. 이에 따라, 제1비교전압(VCP_1) 및 제2비교전압(VCP_2)이 비정상적으로 비교기(310)에 입력되고 비교기(310)는 로직하이(L_HIGH)와 로직로우(L_LOW)를 교대로 출력하지 못할 수 있다. 이 경우, 제1레지스터(220)의 설정값은 정상적으로 반전되지 못하고, XOR처리부(230)의 처리 결과는 드라이버집적회로(120)가 비정상적 작동임을 나타낼 수 있다.In this way, when the voltage used in the driver integrated circuit 120 is used as the first comparison voltage VCP_1 and the second comparison voltage VCP_2, the comparator 310 performs the normal operation and the abnormal operation of the driver integrated circuit 120 . Each can output a different output voltage (VOUT). For example, when the driver integrated circuit 120 operates normally, the voltage used by the driver integrated circuit 120 also becomes a normal voltage. Accordingly, the first comparison voltage VCP_1 and the second comparison voltage VCP_2 are normally input to the comparator 310 , and the comparator 310 may alternately output a logic high (L_HIGH) and a logic low (L_LOW). . On the other hand, when the driver integrated circuit 120 operates abnormally, the voltage used by the driver integrated circuit 120 may also become an abnormal voltage. Accordingly, the first comparison voltage VCP_1 and the second comparison voltage VCP_2 are abnormally input to the comparator 310 and the comparator 310 cannot alternately output a logic high (L_HIGH) and a logic low (L_LOW). can In this case, the set value of the first register 220 is not normally inverted, and the processing result of the XOR processing unit 230 may indicate that the driver integrated circuit 120 is operating abnormally.

도 4는 ESD에 따른 각 신호들의 파형을 나타낸 제1도면이다. 4 is a first diagram illustrating waveforms of respective signals according to ESD.

드라이버집적회로(120)는 패널(110)의 영상을 주사하는 프레임 주기에 대응되는 동기화신호(VSYNC)를 생성하거나 수신할 수 있다.The driver integrated circuit 120 may generate or receive a synchronization signal VSYNC corresponding to a frame period for scanning an image of the panel 110 .

그리고, 제1레지스터(220)는 이러한 동기화신호(VSYNC)에 대응되는 프레임 주기로 설정값이 반전될 수 있다.In addition, the set value of the first register 220 may be inverted with a frame period corresponding to the synchronization signal VSYNC.

도 4를 참조하면, 제N-2주기에 제1레지스터(220)의 설정값(REG1)은 로직로우를 나타내고 제N-1주기에 제1레지스터(220)의 설정값(REG1)은 로직하이를 나타내고 있다. 그리고, 제N주기에 제1레지스터(220)의 설정값(REG1)은 로직로우를 나타내면서 각 주기마다 설정값(REG1)이 반전되고 있다. 이에 반해, ESD가 유입된 제N+1주기에서는 제1레지스터(220)의 설정값(REG1)이 직전 주기의 설정값(REG1)으로부터 반전되지 못하고 계속해서 로직로우를 나타내고 있다.Referring to FIG. 4 , the set value REG1 of the first register 220 in the N-2 th period indicates a logic low, and the set value REG1 of the first register 220 in the N-1 th period is logic high. represents And, in the Nth period, the set value REG1 of the first register 220 shows a logic low, and the set value REG1 is inverted for each period. On the other hand, in the N+1th period in which ESD is introduced, the set value REG1 of the first register 220 is not inverted from the set value REG1 of the previous period and continues to display a logic low.

XOR처리부(230)는 매 주기에 직전 주기 및 전전 주기의 제1레지스터(220)의 설정값(REG1)을 XOR 처리하여 처리 결과(XOR_OUT)를 출력할 수 있다.The XOR processing unit 230 may perform XOR processing on the set value REG1 of the first register 220 of the previous cycle and the previous cycle in each cycle to output a processing result XOR_OUT.

도 4를 참조하면, 제N주기에 XOR처리부(230)는 제N-1주기의 제1레지스터(220)의 설정값(REG1)과 제N-2주기의 제1레지스터(220)의 설정값(REG1)을 XOR 처리하여 처리 결과(XOR_OUT)로서 로직하이를 출력하고 있다. 또한, XOR처리부(230)는 제N+1주기에 제N주기의 제1레지스터(220)의 설정값(REG1)과 제N-1주기의 제1레지스터(220)의 설정값(REG1)을 XOR 처리하여 처리 결과(XOR_OUT)로서 로직하이를 출력하고 있다. 그리고, XOR처리부(230)는 제N+2주기에 제N+1주기의 제1레지스터(220)의 설정값(REG1)과 제N주기의 제1레지스터(220)의 설정값(REG1)을 XOR 처리하여 처리 결과(XOR_OUT)를 출력한다. 그런데, 제N+1주기에 드라이버집적회로(120)에 ESD가 유입되고 제1레지스터(220)의 설정값(REG1)이 정상적으로 반전되지 않았기 때문에, XOR처리부(230)의 처리 결과(XOR_OUT)는 로직로우로 변경되게 된다. 여기서, XOR처리부(230)가 매 주기에 직전 주기 및 전전 주기의 제1레지스터(220)의 설정값(REG1)을 XOR 처리하는 것으로 설명하였으나, XOR처리부(230)는 매 주기에 현재 주기 및 직전 주기의 제1레지스터(220)의 설정값(REG1)을 XOR 처리할 수도 있다.Referring to FIG. 4 , in the N-th period, the XOR processing unit 230 sets the set value REG1 of the first register 220 of the N-1th period and the set value of the first register 220 of the N-2th period. (REG1) is XORed, and a logic high is output as the processing result (XOR_OUT). In addition, the XOR processing unit 230 calculates the set value REG1 of the first register 220 of the Nth cycle and the set value REG1 of the first register 220 of the N-1th cycle in the N+1th cycle. A logic high is output as the processing result (XOR_OUT) by XOR processing. In addition, the XOR processing unit 230 calculates the set value REG1 of the first register 220 of the N+1th cycle and the set value REG1 of the first register 220 of the Nth cycle in the N+2th cycle. It performs XOR processing and outputs the processing result (XOR_OUT). However, since ESD is introduced into the driver integrated circuit 120 in the N+1th cycle and the set value REG1 of the first register 220 is not normally inverted, the processing result XOR_OUT of the XOR processing unit 230 is It will be changed to logic low. Here, it has been described that the XOR processing unit 230 performs XOR processing on the set value REG1 of the first register 220 of the previous cycle and the previous cycle in each cycle. The set value REG1 of the first register 220 of the period may be XORed.

한편, 인터럽트핀은 XOR 처리 결과(XOR_OUT)에 따라 순차적으로 인터럽트신호(S_INT)를 하이전압에서 로우전압으로 내릴 수 있다.Meanwhile, the interrupt pin may sequentially lower the interrupt signal S_INT from a high voltage to a low voltage according to the XOR processing result (XOR_OUT).

XOR처리부(230)는 디지털 프로세서로 구현될 수 있다. 예를 들어, 드라이버집적회로(120)는 패널(110)에 대한 터치를 감지하는 터치감지회로를 더 포함할 수 있다. 이때, 터치감지회로는 마이크로 컴퓨팅 유니트(MCU)를 포함할 수 있는데, XOR처리부(230)는 이러한 MCU의 한 프로세싱 절차로서 구현될 수 있다.The XOR processing unit 230 may be implemented as a digital processor. For example, the driver integrated circuit 120 may further include a touch sensing circuit for sensing a touch on the panel 110 . In this case, the touch sensing circuit may include a micro computing unit (MCU), and the XOR processing unit 230 may be implemented as one processing procedure of the MCU.

도 5는 XOR처리부가 MCU로 구현된 예시에 따른 드라이버집적회로를 개략적으로 나타낸 도면이다.5 is a diagram schematically illustrating a driver integrated circuit according to an example in which an XOR processing unit is implemented as an MCU.

드라이버집적회로(120)는 터치감지를 위한 MCU(230a)를 포함할 수 있고, 이러한 MCU(230a)가 도 2에 도시된 XOR처리부(230)로 기능할 수 있다.The driver integrated circuit 120 may include an MCU 230a for sensing a touch, and this MCU 230a may function as the XOR processing unit 230 illustrated in FIG. 2 .

이러한 MCU(230a)는 전술한 특정 주기마다 제1레지스터(220)의 설정값을 읽어들여 메모리에 저장하고, 제N주기에 저장한 제1레지스터(220)의 설정값과 제N+1주기에 읽어들인 제1레지스터(220)의 설정값을 XOR처리할 수 있다.The MCU 230a reads the set value of the first register 220 at each specific cycle described above and stores it in the memory, and stores the set value of the first register 220 stored at the Nth cycle and the N+1th cycle. The read set value of the first register 220 may be XOR-processed.

MCU(230a)가 터치감지를 위한 기능을 추가적으로 더 포함하는 경우, 드라이버집적회로(120)는 터치감지에 따른 어텐션신호(Attn)를 어플리케이션 프로세서(140)로 송신할 수 있다. 이를 위해, 드라이버집적회로(120)는 어텐션신호핀을 포함할 수 있는데, 드라이버집적회로(120)는 이러한 어텐션신호핀을 전술한 인터럽트핀(240)으로 이용할 수 있다. 이 경우, MCU(230a)를 포함하는 터치감지회로(미도시)는 패널(110)에 대한 터치가 감지될 때, 인터럽트핀(240)으로 어텐션신호(Attn)를 출력할 수 있다.When the MCU 230a further includes a function for sensing a touch, the driver integrated circuit 120 may transmit an attention signal Attn according to the sensing of the touch to the application processor 140 . To this end, the driver integrated circuit 120 may include an attention signal pin, and the driver integrated circuit 120 may use this attention signal pin as the aforementioned interrupt pin 240 . In this case, the touch sensing circuit (not shown) including the MCU 230a may output the attention signal Attn to the interrupt pin 240 when a touch to the panel 110 is sensed.

이때, 터치감지회로(미도시)가 인터럽트핀(240)을 통해 출력하는 어텐션신호(Attn)는 전술한 인터럽트신호(S_INT)와 같은 신호일 수 있다. 다시 말해, 터치감지회로(미도시)는 패널(110)에 대한 터치가 감지될 때, 인터럽트핀(240)으로 인터럽트신호(S_INT)를 출력시킬 수 있다.At this time, the attention signal Attn output from the touch sensing circuit (not shown) through the interrupt pin 240 may be the same signal as the above-described interrupt signal S_INT. In other words, the touch sensing circuit (not shown) may output an interrupt signal S_INT to the interrupt pin 240 when a touch to the panel 110 is sensed.

어플리케이션 프로세서(140)는 드라이버집적회로(120)로부터 어텐션신호(Attn)와 인터럽트신호(S_INT)를 수신하여 각각의 신호에 맞는 반응 절차를 진행할 수 있는데, 전술한 바와 같이 어텐션신호(Attn)와 인터럽트신호(S_INT)가 동일한 신호인 경우 어플리케이션 프로세서(140)에서 이를 구분하는 것이 문제될 수 있다.The application processor 140 may receive the attention signal Attn and the interrupt signal S_INT from the driver integrated circuit 120 and perform a reaction procedure suitable for each signal. As described above, the attention signal Attn and the interrupt signal S_INT When the signals S_INT are the same signal, it may be a problem for the application processor 140 to distinguish them.

한편, 이러한 문제는 어플리케이션 프로세서(140)가 드라이버집적회로(120)의 레지스터들의 설정값의 읽어들임으로써 해결될 수 있다.Meanwhile, this problem can be solved by the application processor 140 reading the set values of the registers of the driver integrated circuit 120 .

도 6은 드라이버집적회로의 레지스터 블록에 대한 예시 도면이다.6 is an exemplary diagram of a register block of a driver integrated circuit.

드라이버집적회로(120)는 복수의 레지스터들을 포함하는 레지스터 블록(620)을 포함할 수 있다.The driver integrated circuit 120 may include a register block 620 including a plurality of registers.

도 6을 참조하면, 레지스터 블록(620)에는 제1레지스터(220)와 제2레지스터(222)가 위치할 수 있다.Referring to FIG. 6 , a first register 220 and a second register 222 may be located in the register block 620 .

드라이버집적회로(120)는 인터럽트핀(240)을 통해 인터럽트신호(S_INT)를 어플리케이션 프로세서(140)로 출력할 수 있다. 이때, 드라이버집적회로(120)는 인터립트신호(S_INT)의 출력과 함께 혹은 인터럽트신호(S_INT)의 출력 이전에 레지스터 블록(620)에 위치하는 일부 레지스터 혹은 전체 레지스터의 설정값을 변경할 수 있다. 예를 들어, 드라이버집적회로(120)는 터치가 감지될 때, 인터럽트핀(240)을 통해 인터럽트신호(S_INT)를 출력할 수 있는데, 이러한 인터럽트신호(S_INT)의 출력과 함께 혹은 인터럽트신호(S_INT)의 출력 이전에 제2레지스터(222)의 설정값을 1로 변경할 수 있다.The driver integrated circuit 120 may output the interrupt signal S_INT to the application processor 140 through the interrupt pin 240 . In this case, the driver integrated circuit 120 may change the setting values of some or all registers located in the register block 620 together with the output of the interrupt signal S_INT or before the output of the interrupt signal S_INT. For example, the driver integrated circuit 120 may output an interrupt signal S_INT through the interrupt pin 240 when a touch is sensed, together with the output of the interrupt signal S_INT or the interrupt signal S_INT ), the set value of the second register 222 may be changed to 1.

어플리케이션 프로세서(140)는 인터럽트신호(S_INT)에 따라 제2레지스터(222)의 설정값을 읽어들이고 제2레지스터(222)의 설정값이 1이면 인터럽트신호(S_INT)를 터치감지에 따른 어텐션신호(Attn)로 해석할 수 있다. 이와 같이, 동일한 인터럽트핀(240)을 이용하여 동일한 인터럽트신호(S_INT)를 출력하더라도 어플리케이션 프로세서(140)는 레지스터 블록(620)의 레지스터 값들을 읽어들여 인터럽트신호(S_INT)의 기능을 구분지을 수 있다.The application processor 140 reads the setting value of the second register 222 according to the interrupt signal S_INT. If the setting value of the second register 222 is 1, the application processor 140 transmits the interrupt signal S_INT to the attention signal ( Attn) can be interpreted as In this way, even if the same interrupt signal S_INT is output using the same interrupt pin 240, the application processor 140 reads the register values of the register block 620 to distinguish the function of the interrupt signal S_INT. .

한편, XOR처리부(230)는 회로로 구현될 수 있다.Meanwhile, the XOR processing unit 230 may be implemented as a circuit.

도 7은 XOR처리부가 회로로 구현된 예시를 설명하기 위한 도면이다.7 is a diagram for explaining an example in which an XOR processing unit is implemented as a circuit.

제N주기의 제1레지스터(220)의 설정값(REG1(N))과 제N+1주기의 제1레지스터(220)의 설정값(REG1(N+1))을 XOR 처리하기 위해, 제1레지스터(220)의 설정값은 제N+1주기에 따라 설정값이 변경되기 전에, 제3레지스터로 복사되어 저장될 수 있다. 제3레지스터를 카피레지스터로 부를 수도 있다.In order to XOR the set value REG1(N) of the first register 220 of the Nth period and the set value REG1(N+1)) of the first register 220 of the N+1th period, the first The set value of the first register 220 may be copied and stored in the third register before the set value is changed according to the N+1th cycle. The third register can also be called a copy register.

XOR처리부(230)는 이러한 카피레지스터의 설정값(REG3(N+1))과 제1레지스터(220)의 설정값(REG1(N+1))을 XOR 처리할 수 있다.The XOR processing unit 230 may perform XOR processing on the set value REG3(N+1) of the copy register and the set value REG1(N+1) of the first register 220 .

도 7을 참조하면, 현재 주기를 제N+1주기라고 할 때, 카피레지스터에는 제1레지스터(220)의 직전 주기 설정값(REG1(N))이 복사될 수 있다.Referring to FIG. 7 , assuming that the current period is the N+1th period, the set value REG1(N) of the immediately preceding period of the first register 220 may be copied to the copy register.

그리고, XOR처리부(230)는 XOR논리연산회로(230b)를 포함할 수 있는데, 이러한 XOR논리연산회로(230b)에는 카피레지스터의 설정값(REG3(N+1))과 제1레지스터(220)의 설정값(REG1(N+1))이 입력될 수 있다. 이에 따라, XOR논리연산회로(230b)는 카피레지스터의 설정값(REG3(N+1))과 제1레지스터(220)의 설정값(REG1(N+1))을 XOR 처리하여 그 결과(XOR_OUT)를 출력할 수 있다.In addition, the XOR processing unit 230 may include an XOR logic operation circuit 230b. The XOR logic operation circuit 230b includes a copy register setting value REG3(N+1) and a first register 220 . A set value REG1 (N+1) of may be input. Accordingly, the XOR logic operation circuit 230b performs XOR processing on the set value REG3(N+1) of the copy register and the set value REG1(N+1) of the first register 220, and the result XOR_OUT ) can be printed.

이와 같이 일 실시예에 따르면 드라이버집적회로(120)의 비정상 작동이 감지될 수 있다. 드라이버집적회로(120)는 이러한 비정상 작동을 자체적으로 감지할 수 있고, 또한, 이러한 감지를 인터럽트신호(S_INT)로 송신하여 외부 기기들이 드라이버집적회로(120)의 비정상 작동을 감지할 수 있게 할 수 있다.As described above, according to an exemplary embodiment, an abnormal operation of the driver integrated circuit 120 may be detected. The driver integrated circuit 120 can detect this abnormal operation by itself, and also transmit this detection as an interrupt signal S_INT so that external devices can detect the abnormal operation of the driver integrated circuit 120 . have.

한편, 이러한 드라이버집적회로(120)의 비정상 작동 감지에 대응하여 드라이버집적회로(120) 혹은 외부 기기(예를 들어, 어플리케이션 프로세서(140))는 추가적인 손상을 방지하기 위해 보호 기능을 작동시킬 수 있다. 이러한 보호 기능의 실시예에 대해 좀더 살펴본다.Meanwhile, in response to the abnormal operation detection of the driver integrated circuit 120 , the driver integrated circuit 120 or an external device (eg, the application processor 140 ) may activate a protection function to prevent further damage. . An embodiment of such a protection function will be described in more detail.

어플리케이션 프로세서(140)는 인터럽트신호(S_INT)에 따라 드라이버집적회로(120)로 공급되는 전압 중 일부 혹은 전체를 공급 중단할 수 있다. 이를 통해, 어플리케이션 프로세서(140)는 드라이버집적회로(120)의 추가적인 손상을 방지할 수 있다. 또한, 패널(110)로 공급되는 전압도 차단하여 패널(110)에 대한 추가적인 손상도 방지할 수 있다.The application processor 140 may stop supplying some or all of the voltage supplied to the driver integrated circuit 120 according to the interrupt signal S_INT. Through this, the application processor 140 may prevent further damage to the driver integrated circuit 120 . In addition, by blocking the voltage supplied to the panel 110 , additional damage to the panel 110 can be prevented.

도 8은 ESD에 따른 각 신호들의 파형을 나타낸 제2도면이다. 8 is a second diagram illustrating waveforms of signals according to ESD.

도 8을 참조하면, 프레임 주기에 대응되는 동기화신호(VSYNC)에 따라 제1레지스터(220)의 설정값(REG1)이 반전되는데, 제N+1주기에 유입된 ESD에 따라 제1레지스터(220)의 설정값(REG1)이 정상적으로 반전되지 않고 있다.Referring to FIG. 8 , the set value REG1 of the first register 220 is inverted according to the synchronization signal VSYNC corresponding to the frame period. ) setting value (REG1) is not normally inverted.

이때, 제1레지스터(220)의 설정값(REG1)의 이상에 따라, XOR처리부(230)의 처리 결과(XOR_OUT)가 로직로우로 변경된다. 그리고, XOR처리부(230)의 처리 결과(XOR_OUT)에 따라, 인터럽트신호(S_INT)는 제1상태(예를 들어, 하이전압)에서 제2상태(예를 들어, 로우전압)로 변경될 수 있다. 도 8에서는 인터럽트신호(S_INT)의 제1상태가 하이전압이고, 제2상태가 로우전압인 것으로 도시하였으나, 이와 반대로, 인터럽트신호(S_INT)의 제1상태가 로우전압이고 제2상태가 하이전압일 수 있다.At this time, according to the abnormality of the set value REG1 of the first register 220 , the processing result XOR_OUT of the XOR processing unit 230 is changed to a logic low. And, according to the processing result XOR_OUT of the XOR processor 230 , the interrupt signal S_INT may be changed from the first state (eg, high voltage) to the second state (eg, low voltage). . 8 shows that the first state of the interrupt signal S_INT is a high voltage and the second state is a low voltage. On the contrary, the first state of the interrupt signal S_INT is a low voltage and the second state is a high voltage. can be

어플리케이션 프로세서(140)는 드라이버집적회로(120)의 인터럽트핀(240)의 출력이 제1상태에서 제2상태로 변경되는 것을 인식한 후 드라이버집적회로(120)로 공급되는 전압의 공급을 중단할 수 있다.After recognizing that the output of the interrupt pin 240 of the driver integrated circuit 120 is changed from the first state to the second state, the application processor 140 stops the supply of the voltage supplied to the driver integrated circuit 120 . can

도 8을 참조하면, 어플리케이션 프로세서(140)는 인터럽트신호(S_INT)의 상태 변경을 인식하고, 드라이버집적회로(120)로 공급되는 파지티브 아날로그 파워 공급 전압(VSP), 네거티브 아날로그 파워 공급 전압(VSN), 로직 파워 공급 전압(VDD) 및 입출력(IO) 파워 공급 전압(VDDIO)의 공급을 중단하고 있다.Referring to FIG. 8 , the application processor 140 recognizes a state change of the interrupt signal S_INT, and a positive analog power supply voltage VSP and a negative analog power supply voltage VSN supplied to the driver integrated circuit 120 . ), the logic power supply voltage (VDD) and the input/output (IO) power supply voltage (VDDIO) are being stopped.

이때, 앞서 설명한 바와 같이 인터럽트신호(S_INT)가 어텐션신호(Attn)와 공용으로 사용되는 경우, 어플리케이션 프로세서(140)는 인터럽트핀(240)의 출력이 제1상태에서 제2상태로 변경되는 것을 인식한 후 제1레지스터(220)의 설정값을 읽어들이고 제1레지스터(220)의 설정값이 제1로직값일 때 공급 전압을 중단시킬 수 있다.At this time, as described above, when the interrupt signal S_INT is commonly used with the attention signal Attn, the application processor 140 recognizes that the output of the interrupt pin 240 is changed from the first state to the second state. After this, the set value of the first register 220 may be read and the supply voltage may be stopped when the set value of the first register 220 is the first logic value.

여기서, 어플리케이션 프로세서(140)는 매 주기마다의 제1레지스터(220)의 설정값을 예측할 수 있는데, 제1로직값이 이러한 예측과 다른 값일 때, 어플리케이션 프로세서(140)는 드라이버집적회로(120)의 비정상 작동 상태를 인식하고 이에 따라 공급 전압을 중단할 수 있다. 반대로, 제1레지스터(220)의 설정값이 제2로직값으로 예측값과 일치하는 경우, 어플리케이션 프로세서(140)는 인터럽트신호(S_INT)를 터치감지에 따른 어텐션신호(Attn)로 인식하고 드라이버집적회로(120)로부터 패널(110)에 대한 터치정보(예를 들어, 터치좌표정보)를 수신할 수 있다.Here, the application processor 140 may predict the set value of the first register 220 for every cycle. When the first logic value is different from the predicted value, the application processor 140 generates the driver integrated circuit 120 can recognize abnormal operating conditions of the device and stop the supply voltage accordingly. Conversely, when the set value of the first register 220 matches the predicted value as the second logic value, the application processor 140 recognizes the interrupt signal S_INT as the attention signal Attn according to the touch sensing, and the driver integrated circuit Touch information (eg, touch coordinate information) on the panel 110 may be received from 120 .

한편, 드라이버집적회로(120)는 비정상 작동을 감지하고 자체적으로 보호 기능을 작동시킬 수 있다.Meanwhile, the driver integrated circuit 120 may detect an abnormal operation and activate a protection function by itself.

예를 들어, 드라이버집적회로(120)는 외부로부터 공급되는 제1전압을 제2전압으로 변환하는 전력변환장치를 포함할 수 있는데, 이러한 전력변환장치의 작동을 중단시켜 드라이버집적회로(120)의 일부 기능을 중단시킬 수 있다.For example, the driver integrated circuit 120 may include a power conversion device for converting a first voltage supplied from the outside into a second voltage. Some functions may be interrupted.

도 9는 전력변환장치의 신호 입출력 예시이다.9 is an example of signal input and output of the power converter.

드라이버집적회로(120)는 외부로부터 공급되는 제1전압(V1)을 제2전압(V2)으로 변환하는 전력변환장치(910)를 포함할 수 있다. 이러한 전력변환장치(910)는 XOR처리부(230)의 처리 결과(XOR_OUT)에 따라 작동을 중단함으로써 제2전압(V2)이 출력되지 않게 할 수 있다.The driver integrated circuit 120 may include a power conversion device 910 that converts the first voltage V1 supplied from the outside into the second voltage V2. The power conversion device 910 may stop the operation according to the processing result XOR_OUT of the XOR processing unit 230 to prevent the second voltage V2 from being output.

제1전압(V1)은 예를 들어, 파지티브 아날로그 파워 공급 전압(VSP), 네거티브 아날로그 파워 공급 전압(VSN), 로직 파워 공급 전압(VDD) 및 입출력(IO) 파워 공급 전압(VDDIO) 중 하나의 전압일 수 있다.The first voltage V1 may be, for example, one of a positive analog power supply voltage VSP, a negative analog power supply voltage VSN, a logic power supply voltage VDD, and an input/output (IO) power supply voltage VDDIO. may be a voltage of

제2전압(V2)은 예를 들어, 게이트하이전압(VGH), 게이트로우전압(VGL), 데이터전압(VData) 혹은 공통전압(Vcom)일 수 있다.The second voltage V2 may be, for example, a gate high voltage VGH, a gate low voltage VGL, a data voltage VData, or a common voltage Vcom.

도 10은 ESD에 따른 각 신호들의 파형을 나타낸 제3도면이다.10 is a third diagram illustrating waveforms of respective signals according to ESD.

도 10을 참조하면, 프레임 주기에 대응되는 동기화신호(VSYNC)에 따라 제1레지스터(220)의 설정값(REG1)이 반전되는데, 제N+1주기에 유입된 ESD에 따라 제1레지스터(220)의 설정값(REG1)이 정상적으로 반전되지 않고 있다.Referring to FIG. 10 , the set value REG1 of the first register 220 is inverted according to the synchronization signal VSYNC corresponding to the frame period. ) setting value (REG1) is not normally inverted.

이때, 제1레지스터(220)의 설정값(REG1)의 이상에 따라, XOR처리부(230)의 처리 결과(XOR_OUT)가 로직로우로 변경된다. 그리고, XOR처리부(230)의 처리 결과(XOR_OUT)에 따라, 인터럽트신호(S_INT)는 제1상태(예를 들어, 하이전압)에서 제2상태(예를 들어, 로우전압)로 변경될 수 있다.At this time, according to the abnormality of the set value REG1 of the first register 220 , the processing result XOR_OUT of the XOR processing unit 230 is changed to a logic low. And, according to the processing result XOR_OUT of the XOR processor 230 , the interrupt signal S_INT may be changed from the first state (eg, high voltage) to the second state (eg, low voltage). .

전력변환장치(910)는 XOR처리부(230)의 처리 결과(XOR_OUT)에 따라, 혹은 인터럽트신호(S_INT)에 따라 게이트하이전압(VGH), 게이트로우전압(VGL), 데이터전압(VData) 혹은 공통전압(Vcom)의 생성을 중단할 수 있다.Power conversion device 910 according to the processing result (XOR_OUT) of the XOR processing unit 230, or according to the interrupt signal (S_INT) gate high voltage (VGH), gate low voltage (VGL), data voltage (VData) or common The generation of voltage Vcom can be stopped.

이와 같이, 일 실시예에 따른 드라이버집적회로(120) 혹은 표시장치(100)는 비정상 작동 감지 신호에 따른 제어로 드라이버집적회로(120), 패널(110) 혹은 표시장치(100)의 추가적인 손상을 방지할 수 있는 효과가 있다. 또한, 일 실시예에 따르면, 비정상 작동의 감지시 바로 드라이버집적회로(120)에서 인터럽트신호(S_INT)가 발생하고 이에 따라 드라이버집적회로(120) 혹은 표시장치(100)가 보호 기능을 작동시키기 때문에, 보호 기능의 작동에 이르는 시간을 최소화하여 소자의 영구 손상 가능성을 줄일 수 있게 된다.As such, the driver integrated circuit 120 or the display device 100 according to an exemplary embodiment prevents additional damage to the driver integrated circuit 120 , the panel 110 or the display device 100 by controlling the abnormal operation detection signal. It has a preventable effect. Also, according to an embodiment, when an abnormal operation is detected, an interrupt signal S_INT is generated in the driver integrated circuit 120 immediately, and accordingly, the driver integrated circuit 120 or the display device 100 operates a protection function. , it is possible to minimize the time to activation of the protection function, thereby reducing the possibility of permanent damage to the device.

이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Terms such as "include", "comprise" or "have" described above mean that the corresponding component may be embedded unless otherwise stated, so it does not exclude other components. It should be construed as being able to further include other components. All terms, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs, unless otherwise defined. Terms commonly used, such as those defined in the dictionary, should be interpreted as being consistent with the meaning of the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present invention.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical spirit of the present invention, and various modifications and variations will be possible without departing from the essential characteristics of the present invention by those skilled in the art to which the present invention pertains. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

Claims (15)

디스플레이 데이터에 따라 패널의 픽셀들에 대한 디스플레이 전압을 제어하는 드라이버회로;
특정 주기로 설정값이 반전되는 제1레지스터;
상기 제1레지스터에 대한 제N(N은 자연수)주기의 설정값과 제N+1주기의 설정값을 XOR(exclusive or) 처리하는 XOR처리부; 및
상기 XOR 처리 결과를 인터럽트신호로 출력하는 인터럽트핀
을 포함하는 드라이버집적회로.a driver circuit for controlling display voltages for pixels of the panel according to display data;
a first register whose set value is inverted at a specific period;
an XOR processing unit for performing an exclusive or (XOR) process on the set value of the Nth period (N is a natural number) and the set value of the N+1th period with respect to the first register; and
Interrupt pin that outputs the XOR processing result as an interrupt signal
A driver integrated circuit comprising a. 제1항에 있어서,
제1단자로 레퍼런스전압이 입력되고 제2단자로 제1비교전압 및 제2비교전압이 상기 특정 주기로 교대로 입력되는 비교기를 더 포함하고,
상기 비교기의 출력에 따라 상기 제1레지스터의 설정값이 결정되는 것을 특징으로 하는 드라이버집적회로.According to claim 1,
Further comprising a comparator to which a reference voltage is input to a first terminal and a first comparison voltage and a second comparison voltage are alternately input to a second terminal at the specific period,
The driver integrated circuit, characterized in that the set value of the first register is determined according to the output of the comparator. 제2항에 있어서,
상기 제1비교전압은 상기 픽셀들에 대응되는 트랜지스터를 턴온시키는 게이트하이전압이고 상기 제2비교전압은 상기 트랜지스터를 턴오프시키는 게이트로우전압인 것을 특징으로 하는 드라이버집적회로.3. The method of claim 2,
The first comparison voltage is a gate high voltage that turns on a transistor corresponding to the pixels, and the second comparison voltage is a gate low voltage that turns off the transistor. 제1항에 있어서,
상기 패널에 대한 터치를 감지하는 터치감지회로를 더 포함하고,
상기 터치감지회로는 상기 패널에 대한 터치가 감지될 때 상기 인터럽트핀으로 상기 인터럽트신호를 출력시키는 것을 특징으로 하는 드라이버집적회로.According to claim 1,
Further comprising a touch sensing circuit for sensing a touch on the panel,
The touch sensing circuit outputs the interrupt signal to the interrupt pin when a touch to the panel is sensed. 제4항에 있어서,
상기 터치감지회로에 따라 설정값이 변경되는 제2레지스터를 더 포함하고,
어플리케이션 프로세서는 상기 인터럽트신호에 따라 상기 제2레지스터의 설정값을 읽어들이는 것을 특징으로 하는 드라이버집적회로.5. The method of claim 4,
Further comprising a second register whose set value is changed according to the touch sensing circuit,
The application processor reads the set value of the second register according to the interrupt signal. 제1항에 있어서,
외부에서 공급되는 제1전압을 디스플레이 구동을 위한 제2전압으로 변환하는 전력변환회로를 더 포함하고,
상기 XOR 처리 결과에 따라 상기 전력변환회로의 동작이 오프되는 것을 특징으로 하는 드라이버집적회로.According to claim 1,
Further comprising a power conversion circuit for converting the first voltage supplied from the outside into a second voltage for driving the display,
The driver integrated circuit, characterized in that the operation of the power conversion circuit is turned off according to the XOR processing result. 제1항에 있어서,
상기 인터럽트신호에 따라 외부로부터의 제1전압 공급이 중단되는 것을 특징으로 하는 드라이버집적회로.According to claim 1,
The driver integrated circuit, characterized in that the supply of the first voltage from the outside is stopped according to the interrupt signal. 제1항에 있어서,
상기 XOR처리부는,
매 주기마다 상기 제1레지스터의 설정값을 읽어들여 메모리에 저장하고, 상기 제N주기에 저장한 상기 제1레지스터의 설정값과 상기 제N+1주기에 읽어들인 상기 제1레지스터의 설정값을 XOR 처리하는 것을 특징으로 하는 드라이버집적회로.According to claim 1,
The XOR processing unit,
The set value of the first register is read in every cycle and stored in the memory, and the set value of the first register stored in the Nth cycle and the set value of the first register read in the N+1th cycle are read A driver integrated circuit, characterized in that XOR processing. 제1항에 있어서,
상기 제1레지스터의 직전주기 설정값을 복사하여 저장하고 있는 카피레지스터를 더 포함하고,
상기 XOR처리부는,
상기 카피레지스터의 설정값과 상기 제1레지스터의 설정값을 XOR 처리하는 것을 특징으로 하는 드라이버집적회로.According to claim 1,
and a copy register that copies and stores the set value of the immediately preceding period of the first register;
The XOR processing unit,
and performing XOR processing on the set value of the copy register and the set value of the first register. 제1항에 있어서,
상기 특정 주기는 상기 패널의 영상을 주사하는 프레임 주기인 것을 특징으로 하는 드라이버집적회로.According to claim 1,
The specific period is a frame period for scanning the image of the panel. 영상을 표시하는 패널;
상기 영상을 제어하기 위한 디스플레이 데이터를 생성하는 어플리케이션 프로세서; 및
상기 디스플레이 데이터에 따라 상기 패널의 픽셀들에 대한 디스플레이 전압을 제어하고, 특정 주기로 설정값이 반전되는 제1레지스터에 대한 제N(N은 자연수)주기의 설정값과 제N+1주기의 설정값을 XOR(exclusive or) 처리하며, 상기 XOR 처리 결과에 따른 인터럽트신호를 상기 어플리케이션 프로세서로 출력하는 드라이버집적회로를 포함하는 표시장치.a panel for displaying an image;
an application processor that generates display data for controlling the image; and
The set value of the Nth period (N is a natural number) and the setting value of the N+1th period for the first register that controls the display voltage for the pixels of the panel according to the display data and inverts the set value at a specific period and a driver integrated circuit for performing XOR (exclusive or) processing and outputting an interrupt signal according to a result of the XOR processing to the application processor. 제11항에 있어서,
상기 어플리케이션 프로세서는
상기 인터럽트신호에 따라 상기 드라이버집적회로로의 제1전압 공급을 중단하는 것을 특징으로 하는 표시장치.12. The method of claim 11,
The application processor
and stopping the supply of the first voltage to the driver integrated circuit according to the interrupt signal. 제12항에 있어서,
상기 드라이버집적회로는 상기 인터럽트신호를 출력하는 인터럽트핀을 포함하고,
상기 어플리케이션 프로세서는 상기 인터럽트핀의 출력이 제1상태에서 제2상태로 변경되는 것을 인식한 후 상기 제1전압 공급을 중단하는 것을 특징으로 하는 표시장치.13. The method of claim 12,
The driver integrated circuit includes an interrupt pin for outputting the interrupt signal,
and the application processor stops supplying the first voltage after recognizing that the output of the interrupt pin is changed from the first state to the second state. 제13항에 있어서,
상기 어플리케이션 프로세서는 상기 인터럽트핀의 출력이 제1상태에서 제2상태로 변경되는 것을 인식한 후 상기 제1레지스터의 설정값을 읽어들이고 상기 제1레지스터의 설정값이 제1로직값일 때 상기 제1전압 공급을 중단하는 것을 특징으로 하는 표시장치.14. The method of claim 13,
After recognizing that the output of the interrupt pin is changed from the first state to the second state, the application processor reads the set value of the first register, and when the set value of the first register is the first logic value, the first A display device, characterized in that the voltage supply is stopped. 제13항에 있어서,
상기 어플리케이션 프로세서는 상기 인터럽트핀의 출력이 제1상태에서 제2상태로 변경되는 것을 인식한 후 상기 제1레지스터의 설정값을 읽어들이고 상기 제1레지스터의 설정값이 제2로직값일 때 상기 드라이버집적회로로부터 상기 패널에 대한 터치정보를 수신하는 것을 특징으로 하는 표시장치.14. The method of claim 13,
After recognizing that the output of the interrupt pin is changed from the first state to the second state, the application processor reads the set value of the first register and integrates the driver when the set value of the first register is the second logic value A display device, characterized in that it receives touch information on the panel from a circuit.
KR1020150076532A 2015-05-29 2015-05-29 Driver ic and display device KR102352610B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150076532A KR102352610B1 (en) 2015-05-29 2015-05-29 Driver ic and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150076532A KR102352610B1 (en) 2015-05-29 2015-05-29 Driver ic and display device

Publications (2)

Publication Number Publication Date
KR20160141298A KR20160141298A (en) 2016-12-08
KR102352610B1 true KR102352610B1 (en) 2022-01-19

Family

ID=57576672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150076532A KR102352610B1 (en) 2015-05-29 2015-05-29 Driver ic and display device

Country Status (1)

Country Link
KR (1) KR102352610B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380163A (en) * 2020-03-10 2021-09-10 鸿富锦精密电子(郑州)有限公司 Display state detection system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004212984A (en) 2002-12-18 2004-07-29 Semiconductor Energy Lab Co Ltd Image display device and inspection method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237789B1 (en) * 2006-03-02 2013-02-28 엘지디스플레이 주식회사 LCD driving circuit and driving method thereof
KR101398238B1 (en) * 2010-10-01 2014-05-22 엘지디스플레이 주식회사 Display device having touch screen panel
KR102060539B1 (en) * 2012-08-08 2019-12-31 삼성디스플레이 주식회사 Apparatus for driving display panel and display device comprising the same
KR102007814B1 (en) * 2012-12-14 2019-08-07 엘지디스플레이 주식회사 Display device and method of driving gate driving circuit thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004212984A (en) 2002-12-18 2004-07-29 Semiconductor Energy Lab Co Ltd Image display device and inspection method

Also Published As

Publication number Publication date
KR20160141298A (en) 2016-12-08

Similar Documents

Publication Publication Date Title
CN109509415B (en) Display device comprising a level shifter
KR101668595B1 (en) Display device and driving method thereof
US9058773B2 (en) DC-DC converter, display device including the same and method of controlling a driving voltage
JP6425115B2 (en) Timing controller and display device
KR102524598B1 (en) Display device and driving method of the same
US20150179128A1 (en) Gate driver and display apparatus
US9377919B1 (en) Driver integrated circuit and display apparatus including the same
KR102487588B1 (en) Display apparatus and driving method thereof
KR101957489B1 (en) Power supplying apparatus for liquid crystal display and method thereof
TW201407572A (en) Driving apparatus of display panel and display device including the same
US10424253B2 (en) Display device and power monitoring circuit
US9171512B2 (en) Display
JP2010182921A (en) Discharge detection circuit
KR20190127368A (en) Data driving circuit, display panel and display device
JP2012112931A (en) Power supply converter, display device including power supply converter, system including display device, and method of driving display device
KR20190107218A (en) Short detection circuit and display device including the same
US11170686B2 (en) Display device performing an over-current protection operation
JP6161406B2 (en) Display device
KR102352610B1 (en) Driver ic and display device
US10732768B2 (en) Panel driving apparatus and panel driving system including reset function
JP2008180830A (en) Display device
US10579186B2 (en) Method and detect circuit for selecting touch detection time
CN116895232A (en) Display device and method for performing overcurrent protection operation of display device
KR102177861B1 (en) Detection circuit and detection method of liquid crystal display panel
KR20180120344A (en) A display device and a protection method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant