KR102350548B1 - Method of inspecting a wafer - Google Patents

Method of inspecting a wafer Download PDF

Info

Publication number
KR102350548B1
KR102350548B1 KR1020140164527A KR20140164527A KR102350548B1 KR 102350548 B1 KR102350548 B1 KR 102350548B1 KR 1020140164527 A KR1020140164527 A KR 1020140164527A KR 20140164527 A KR20140164527 A KR 20140164527A KR 102350548 B1 KR102350548 B1 KR 102350548B1
Authority
KR
South Korea
Prior art keywords
shot
wafer
axis direction
image
regions
Prior art date
Application number
KR1020140164527A
Other languages
Korean (ko)
Other versions
KR20160061747A (en
Inventor
정창부
전영식
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020140164527A priority Critical patent/KR102350548B1/en
Publication of KR20160061747A publication Critical patent/KR20160061747A/en
Application granted granted Critical
Publication of KR102350548B1 publication Critical patent/KR102350548B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Abstract

웨이퍼 검사 방법이 개시된다. 상기 방법은, 복수의 반도체 다이들이 형성된 웨이퍼를 촬상하여 웨이퍼 이미지를 획득하는 단계와, 상기 웨이퍼 이미지 상에 검사 대상 다이들로만 이루어진 제1 샷 영역들 및 검사 대상 다이들과 상기 웨이퍼의 에지 영역을 포함하는 제2 샷 영역들을 설정하는 단계와, 상기 제1 샷 영역들과 기준 샷 이미지를 비교하여 상기 제1 샷 영역들로부터 결함들을 검출하는 단계와, 상기 제2 샷 영역들과 상기 기준 샷 이미지를 비교하여 상기 제2 샷 영역들로부터 결함들을 검출하는 단계를 포함한다.A wafer inspection method is disclosed. The method includes: acquiring a wafer image by imaging a wafer on which a plurality of semiconductor dies are formed; and first shot regions formed only of dies to be inspected on the wafer image, dies to be inspected, and an edge region of the wafer. setting second shot regions to be used; detecting defects from the first shot regions by comparing the first shot regions with a reference shot image; and comparing the second shot regions and the reference shot image. and detecting defects from the second shot regions by comparison.

Description

웨이퍼 검사 방법{Method of inspecting a wafer}Method of inspecting a wafer

본 발명의 웨이퍼 검사 방법에 관한 것이다. 보다 상세하게는, 복수의 반도체 다이들이 형성된 웨이퍼로부터 획득된 웨이퍼 이미지를 처리하여 상기 웨이퍼 상의 결함들을 검출하는 방법에 관한 것이다.The present invention relates to a wafer inspection method. More particularly, it relates to a method of detecting defects on a wafer by processing a wafer image obtained from a wafer on which a plurality of semiconductor dies are formed.

집적 회로 소자들과 같은 반도체 소자들은 일반적으로 실리콘웨이퍼와 같은 기판 상에 일련의 처리 공정들을 반복적으로 수행함으로써 형성될 수 있다. 예를 들면, 웨이퍼 상에 막을 형성하는 증착 공정, 상기 막을 전기적 특성들을 갖는 패턴들로 형성하기 위한 식각 공정, 상기 패턴들에 불순물들을 주입 또는 확산시키기 위한 이온 주입 공정 또는 확산 공정, 상기 패턴들이 형성된 웨이퍼로부터 불순물들을 제거하기 위한 세정 및 린스 공정 등을 반복적으로 수행함으로써 상기 반도체 소자들이 상기 웨이퍼 상에 형성될 수 있다.Semiconductor devices, such as integrated circuit devices, can be generally formed by repeatedly performing a series of processing processes on a substrate such as a silicon wafer. For example, a deposition process for forming a film on a wafer, an etching process for forming the film into patterns having electrical characteristics, an ion implantation process or diffusion process for implanting or diffusing impurities into the patterns, and a process in which the patterns are formed The semiconductor devices may be formed on the wafer by repeatedly performing cleaning and rinsing processes for removing impurities from the wafer.

상기와 같이 웨이퍼 상에 형성된 반도체 소자들에 대한 검사 공정이 수행될 수 있다. 일 예로서, 대한민국 공개특허공보 제10-2010-0029532호, 제10-2013-0130510호 등에는 카메라와 같은 이미지 획득 장치를 이용하여 웨이퍼 상의 이물질, 얼룩, 스크래치 등의 결함을 검출하기 위한 검사 장치들이 개시되어 있다.As described above, an inspection process may be performed on the semiconductor devices formed on the wafer. As an example, in Korean Patent Laid-Open Publication Nos. 10-2010-0029532 and No. 10-2013-0130510, an inspection apparatus for detecting defects such as foreign substances, stains, and scratches on a wafer using an image acquisition device such as a camera are disclosed.

한편, 상기 검사 공정을 수행하기 전에 상기 웨이퍼에 대한 정렬이 필요하며 상기 웨이퍼 정렬은 카메라를 이용하여 웨이퍼 이미지를 획득하고 상기 웨이퍼 이미지를 이용하여 상기 웨이퍼가 기 설정된 방향으로 위치되도록 웨이퍼 척 또는 스테이지를 회전시킴으로써 이루어질 수 있다. 또한, 상기와 다르게 웨이퍼의 노치 등을 검출하여 일정한 방향으로 웨이퍼를 위치시키는 프리얼라이너가 사용될 수도 있다. 일 예로서, 대한민국 공개특허공보 제10-2009-0129753호 및 대한민국 등록특허공보 제10-1362677호에는 웨이퍼의 노치 또는 플랫존을 검출하고 상기 웨이퍼를 회전시킴으로써 상기 노치 또는 플랫존이 기 설정된 방향으로 위치되도록 하는 웨이퍼 정렬 방법들이 개시되어 있다.On the other hand, before performing the inspection process, it is necessary to align the wafer, and the wafer alignment is performed by using a camera to acquire a wafer image and using the wafer image to position the wafer in a preset direction using a wafer chuck or stage. This can be done by rotating. Also, unlike the above, a pre-aligner that detects a notch of the wafer and positions the wafer in a predetermined direction may be used. As an example, in Korean Patent Application Laid-Open No. 10-2009-0129753 and Korean Patent Publication No. 10-1362677, the notch or flat zone is detected in a preset direction by detecting the notch or flat zone of the wafer and rotating the wafer. Methods of aligning a wafer to be positioned are disclosed.

그러나, 상기와 같이 웨이퍼를 정렬하기 위하여 웨이퍼 척 또는 스테이지를 회전시키기 위한 구동부가 요구되며 아울러 웨이퍼의 정렬에 소요되는 시간으로 인해 웨이퍼 검사 공정의 소요 시간이 증가되는 문제점이 있다. 또한, 일반적으로 사용되는 다이 대 다이 비교 방법의 경우 웨이퍼 상의 각 다이들을 모두 비교해야 하므로 웨이퍼 검사 공정에 소요되는 시간이 더욱 증가되는 문제점이 있다.However, there is a problem in that a driving unit for rotating the wafer chuck or stage is required to align the wafer as described above, and the time required for the wafer inspection process is increased due to the time required for aligning the wafer. In addition, in the case of a commonly used die-to-die comparison method, since all dies on the wafer must be compared, there is a problem in that the time required for the wafer inspection process is further increased.

본 발명의 실시예들은 소요 시간을 충분히 단축시킬 수 있는 새로운 방식의 웨이퍼 검사 방법을 제공하는데 그 목적이 있다.SUMMARY Embodiments of the present invention have an object to provide a new type of wafer inspection method capable of sufficiently reducing the required time.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 웨이퍼 검사 방법은, 복수의 반도체 다이들이 형성된 웨이퍼를 촬상하여 웨이퍼 이미지를 획득하는 단계와, 상기 웨이퍼 이미지 상에 검사 대상 다이들로만 이루어진 제1 샷 영역들 및 검사 대상 다이들과 상기 웨이퍼의 에지 영역을 포함하는 제2 샷 영역들을 설정하는 단계와, 상기 제1 샷 영역들과 기준 샷 이미지를 비교하여 상기 제1 샷 영역들로부터 결함들을 검출하는 단계와, 상기 제2 샷 영역들과 상기 기준 샷 이미지를 비교하여 상기 제2 샷 영역들로부터 결함들을 검출하는 단계를 포함할 수 있다.According to one aspect of the present invention for achieving the above object, a wafer inspection method includes: acquiring a wafer image by imaging a wafer on which a plurality of semiconductor dies are formed; setting second shot regions including regions, inspection target dies, and an edge region of the wafer; and detecting defects from the first shot regions by comparing the first shot regions with a reference shot image. and comparing the second shot regions with the reference shot image to detect defects from the second shot regions.

본 발명의 실시예들에 따르면, 상기 제2 샷 영역들로부터 결함들을 검출하는 단계는, 상기 제2 샷 영역들의 검사 대상 다이들 및 상기 제2 샷 영역들의 검사 대상 다이들과 대응하는 상기 기준 샷 이미지의 일부 영역들을 제외한 나머지 영역들을 이용하여 검사용 샷 이미지들을 생성하는 단계와, 상기 검사용 샷 이미지들을 상기 기준 샷 이미지와 비교하여 상기 제2 샷 영역들로부터 결함들을 검출하는 단계를 포함할 수 있다.According to embodiments of the present disclosure, the detecting of the defects from the second shot regions may include the reference shot corresponding to the inspection target dies in the second shot regions and the inspection target dies in the second shot regions. generating inspection shot images using regions other than some regions of the image; and detecting defects from the second shot regions by comparing the inspection shot images with the reference shot image. have.

본 발명의 실시예들에 따르면, 상기 검사용 샷 이미지들은 상기 기준 샷 이미지의 일부 영역들을 상기 제2 샷 영역들의 검사 대상 다이들로 각각 치환함으로써 생성될 수 있다.According to embodiments of the present invention, the inspection shot images may be generated by replacing some regions of the reference shot image with dies to be inspected in the second shot regions, respectively.

본 발명의 실시예들에 따르면, 상기 웨이퍼 검사 방법은, 상기 웨이퍼 이미지를 획득한 후 상기 반도체 다이들이 x축 방향 및 y축 방향으로 정렬되도록 상기 웨이퍼 이미지를 정렬하는 단계를 더 포함할 수 있다.According to embodiments of the present invention, the wafer inspection method may further include aligning the wafer image so that the semiconductor dies are aligned in the x-axis direction and the y-axis direction after acquiring the wafer image.

본 발명의 실시예들에 따르면, 상기 웨이퍼 이미지 정렬 단계는, 상기 웨이퍼의 중심에 대하여 노치 또는 플랫존 부분이 기 설정된 방향에 위치되도록 상기 웨이퍼 이미지를 1차 회전시키는 단계와, 상기 반도체 다이들이 x축 방향 및 y축 방향을 따라 정렬되도록 상기 웨이퍼 이미지를 2차 회전시키는 단계를 포함할 수 있다.According to embodiments of the present invention, the step of aligning the wafer image may include: first rotating the wafer image so that a notch or a flat zone portion is positioned in a preset direction with respect to the center of the wafer; Secondary rotation of the wafer image to be aligned along the axial direction and the y-axis direction may include.

본 발명의 실시예들에 따르면, 상기 웨이퍼 이미지 정렬 단계는, 상기 웨이퍼 이미지에서 상기 웨이퍼에 대응하는 영역을 제외한 나머지 영역들을 커팅하여 제거하는 단계를 더 포함할 수 있다.According to embodiments of the present invention, the step of aligning the wafer image may further include cutting and removing areas other than the area corresponding to the wafer from the wafer image.

본 발명의 실시예들에 따르면, 상기 1차 회전 단계는, 상기 웨이퍼 이미지로부터 상기 노치 또는 플랫존 부분을 검출하는 단계와, 상기 웨이퍼의 중심과 상기 노치 또는 플랫존 부분에 대응하는 좌표값들로부터 제1 회전각을 산출하는 단계와, 상기 제1 회전각만큼 상기 웨이퍼 이미지를 회전시키는 단계를 포함할 수 있다.According to embodiments of the present invention, the first rotation step may include detecting the notch or flat zone portion from the wafer image, and from the center of the wafer and coordinate values corresponding to the notch or flat zone portion. It may include calculating a first rotation angle and rotating the wafer image by the first rotation angle.

본 발명의 실시예들에 따르면, 상기 2차 회전 단계는, x축 방향 또는 y축 방향으로 서로 인접하는 반도체 다이들로부터 정렬 패턴들을 검출하는 단계와, 상기 정렬 패턴들에 대응하는 좌표값들로부터 제2 회전각을 산출하는 단계와, 상기 제2 회전각만큼 상기 웨이퍼 이미지를 회전시키는 단계를 포함할 수 있다.According to embodiments of the present invention, the second rotation step includes detecting alignment patterns from semiconductor dies adjacent to each other in the x-axis direction or the y-axis direction, and from coordinate values corresponding to the alignment patterns. It may include calculating a second rotation angle and rotating the wafer image by the second rotation angle.

본 발명의 실시예들에 따르면, 상기 2차 회전 단계는, x축 방향 또는 y축 방향으로 배열된 일렬의 반도체 다이들을 선택하는 단계와, 상기 선택된 반도체 다이들로부터 정렬 패턴들을 검출하는 단계와, 상기 정렬 패턴들에 대응하는 좌표값들로부터 서로 인접하는 정렬 패턴들 사이의 제2 회전각들을 산출하는 단계와, 상기 제2 회전각들의 평균값을 산출하는 단계와, 상기 제2 회전각들의 평균값만큼 상기 웨이퍼 이미지를 회전시키는 단계를 포함할 수 있다.According to embodiments of the present invention, the second rotation step includes: selecting a row of semiconductor dies arranged in an x-axis direction or a y-axis direction, detecting alignment patterns from the selected semiconductor dies; Calculating second rotation angles between adjacent alignment patterns from coordinate values corresponding to the alignment patterns; calculating an average value of the second rotation angles; rotating the wafer image.

본 발명의 실시예들에 따르면, 상기 웨이퍼 검사 방법은, 상기 웨이퍼 이미지로부터 웨이퍼 맵을 생성하는 단계를 더 포함할 수 있다.According to embodiments of the present invention, the wafer inspection method may further include generating a wafer map from the wafer image.

본 발명의 실시예들에 따르면, 상기 웨이퍼 맵 생성 단계는, 상기 웨이퍼 이미지에서 x축 방향 및 y축 방향으로 배열된 픽셀들의 그레이 레벨들을 분석하여 x축 방향 피크값들 및 y축 방향 피크값들을 검출하는 단계와, 상기 x축 방향 피크값들에 대응하는 x축 좌표들과 상기 y축 방향 피크값들에 대응하는 y축 좌표들을 이용하여 상기 반도체 다이들의 x축 방향 피치와 y축 방향 피치를 산출하는 단계와, 상기 x축 방향 피치와 y축 방향 피치를 이용하여 웨이퍼 맵을 생성하는 단계를 포함할 수 있다.According to embodiments of the present invention, the generating of the wafer map comprises analyzing gray levels of pixels arranged in the x-axis and y-axis directions in the wafer image to obtain x-axis and y-axis peak values. detecting the x-axis direction pitch and the y-axis direction pitch of the semiconductor dies using x-axis coordinates corresponding to the x-axis direction peak values and y-axis coordinates corresponding to the y-axis direction peak values It may include calculating, and generating a wafer map using the pitch in the x-axis direction and the pitch in the y-axis direction.

본 발명의 실시예들에 따르면, 상기 웨이퍼 맵 생성 단계는, 상기 웨이퍼 이미지로부터 샷 표시 마크들을 검출하여 샷 영역들을 검출하는 단계를 더 포함할 수 있다.According to embodiments of the present disclosure, generating the wafer map may further include detecting shot regions by detecting shot mark marks from the wafer image.

본 발명의 실시예들에 따르면, 상기 샷 영역들을 검출하는 단계는, 상기 x축 좌표들과 상기 y축 좌표들을 조합하여 복수의 2차원 좌표들을 획득하는 단계와, 상기 2차원 좌표들 중 어느 하나를 선택하는 단계와, 상기 선택된 2차원 좌표를 포함하는 제1 분석 영역을 설정하는 단계와, 상기 제1 분석 영역으로부터 x축 방향 및 y축 방향으로 각각 x축 피치 및 y축 피치만큼 이동하면서 제2 분석 영역들과 제3 분석 영역들을 각각 설정하는 단계와, 상기 제1 분석 영역과 제2 분석 영역들 사이의 유사도 분석을 통해 x축 방향으로 샷 표시 마크들을 검출하는 단계와, 상기 제1 분석 영역과 제3 분석 영역들 사이의 유사도 분석을 통해 y축 방향으로 샷 표시 마크들을 검출하는 단계를 포함할 수 있다.According to embodiments of the present invention, the detecting of the shot regions may include obtaining a plurality of two-dimensional coordinates by combining the x-axis coordinates and the y-axis coordinates; Selecting , setting a first analysis region including the selected two-dimensional coordinates, and moving from the first analysis region in the x-axis direction and the y-axis direction by the x-axis pitch and the y-axis pitch, respectively Setting the second analysis regions and the third analysis regions, respectively, detecting shot mark marks in the x-axis direction through similarity analysis between the first analysis region and the second analysis regions, and the first analysis The method may include detecting shot indication marks in the y-axis direction through similarity analysis between the region and the third analysis regions.

본 발명의 실시예들에 따르면, 상기 샷 영역들을 검출하는 단계는, 상기 x축 좌표들과 상기 y축 좌표들을 이용하여 상기 웨이퍼 이미지 상에 x축 방향 가상선들과 y축 방향 가상선들을 표시하는 단계와, 상기 x축 방향 가상선들과 y축 방향 가상선들의 교차점들을 각각 포함하는 분석 영역들을 설정하는 단계와, x축 방향으로 상기 분석 영역들 사이의 유사도 분석을 통해 x축 방향으로 샷 표시 마크들을 검출하는 단계와, y축 방향으로 상기 분석 영역들 사이의 유사도 분석을 통해 y축 방향으로 샷 표시 마크들을 검출하는 단계를 포함할 수 있다.According to embodiments of the present invention, the detecting of the shot regions may include displaying x-axis direction virtual lines and y-axis direction virtual lines on the wafer image using the x-axis coordinates and the y-axis coordinates. A shot mark mark in the x-axis direction through similarity analysis between the analysis regions in the x-axis direction, the step of setting analysis regions each including intersection points of the x-axis direction virtual lines and the y-axis direction virtual lines, and The method may include detecting the shot mark marks in the y-axis direction through similarity analysis between the analysis regions in the y-axis direction.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 웨이퍼 검사 방법은, 복수의 반도체 다이들이 형성된 웨이퍼를 촬상하여 웨이퍼 이미지를 획득하는 단계와, 상기 웨이퍼 이미지 상에 검사 대상 다이들로만 이루어진 제1 샷 영역들과 검사 대상 다이들과 상기 웨이퍼의 에지 영역을 포함하는 제2 샷 영역들을 설정하는 단계와, 상기 제1 샷 영역들과 기준 샷 이미지를 비교하여 상기 제1 샷 영역들로부터 결함들을 검출하는 단계와, 상기 제2 샷 영역들의 검사 대상 다이들과 상기 기준 샷 이미지의 일부 영역들을 비교하여 상기 제2 샷 영역들로부터 결함들을 검출할 수 있다.According to another aspect of the present invention for achieving the above object, a wafer inspection method includes acquiring a wafer image by imaging a wafer on which a plurality of semiconductor dies are formed, and a first shot consisting only of dies to be inspected on the wafer image setting second shot regions including regions, dies to be inspected, and an edge region of the wafer, and detecting defects from the first shot regions by comparing the first shot regions with a reference shot image and comparing the inspection target dies of the second shot regions with partial regions of the reference shot image to detect defects from the second shot regions.

본 발명의 실시예들에 따르면, 상기 제2 샷 영역들로부터 결함들을 검출하는 단계는, 상기 제2 샷 영역들의 검사 대상 다이들로부터 검사용 이미지들을 추출하는 단계와, 상기 제2 샷 영역들의 검사 대상 다이들에 대응하는 상기 기준 샷 이미지의 일부 영역들로부터 기준 이미지들을 추출하는 단계와, 상기 검사용 이미지들과 상기 기준 이미지들을 각각 비교하여 상기 제2 샷 영역들로부터 결함들을 검출하는 단계를 포함할 수 있다.According to embodiments of the present invention, the detecting of the defects from the second shot regions may include extracting inspection images from inspection target dies of the second shot regions, and inspecting the second shot regions. extracting reference images from some areas of the reference shot image corresponding to target dies, and detecting defects from the second shot areas by comparing the inspection images with the reference images, respectively can do.

상술한 바와 같은 본 발명의 실시예들에 따르면, 복수의 반도체 다이들이 형성된 웨이퍼로부터 검사를 위한 웨이퍼 이미지를 획득하고, 노치 좌표를 이용하여 상기 웨이퍼 이미지를 대략적으로 정렬할 수 있으며, 정렬 패턴들의 좌표들을 이용하여 상기 웨이퍼 이미지를 정밀하게 정렬할 수 있다. 상기와 같이 정렬된 웨이퍼 이미지 상에서 검사 대상 다이들로만 이루어진 제1 샷 영역들 및 검사 대상 다이들과 상기 웨이퍼의 에지 영역을 포함하는 제2 샷 영역들을 설정할 수 있으며, 상기 제1 및 제2 샷 영역들을 기준 샷 이미지와 비교함으로써 상기 웨이퍼 상의 결함들을 검출할 수 있다.According to the embodiments of the present invention as described above, a wafer image for inspection may be obtained from a wafer on which a plurality of semiconductor dies are formed, and the wafer image may be roughly aligned using the notch coordinates, and coordinates of alignment patterns These can be used to precisely align the wafer image. On the aligned wafer image as described above, first shot regions composed of only the dies to be inspected and second shot regions including the dies to be inspected and the edge region of the wafer may be set, and the first and second shot regions may be separated from each other. Defects on the wafer can be detected by comparison with a reference shot image.

상기와 같이 정렬된 웨이퍼 이미지로부터 웨이퍼 상의 결함 검출이 가능하므로 일반적인 종래 기술에서 웨이퍼 척 또는 스테이지를 회전시켜 웨이퍼를 정렬하는 과정을 생략할 수 있다.Since defects on the wafer can be detected from the aligned wafer image as described above, the process of aligning the wafer by rotating the wafer chuck or stage in the general prior art can be omitted.

특히, 상기 제2 샷 영역들의 검사 대상 다이들 및 상기 제2 샷 영역들의 검사 대상 다이들과 대응하는 상기 기준 샷 이미지의 일부 영역들을 제외한 나머지 영역들을 이용하여 검사용 샷 이미지들을 생성할 수 있으며, 상기 검사용 샷 이미지들을 상기 기준 샷 이미지와 비교함으로써 상기 제2 샷 영역들로부터 상기 결함들을 용이하게 검출할 수 있다.In particular, the inspection shot images may be generated using the remaining regions except for some regions of the reference shot image corresponding to the inspection target dies of the second shot regions and the inspection target dies of the second shot regions, The defects may be easily detected from the second shot regions by comparing the inspection shot images with the reference shot image.

결과적으로, 상기 웨이퍼 검사 공정에 소요되는 시간이 크게 단축될 수 있으며, 또한 상기 웨이퍼 검사 장치의 제조 비용이 크게 절감될 수 있다. As a result, the time required for the wafer inspection process may be greatly reduced, and the manufacturing cost of the wafer inspection apparatus may be greatly reduced.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 검사 방법을 설명하기 위한 순서도이다.
도 2는 도 1에 도시된 웨이퍼 이미지 정렬 단계를 설명하기 위한 순서도이다.
도 3 내지 도 6은 도 2에 도시된 웨이퍼 이미지 정렬 단계를 설명하기 위한 개략도들이다.
도 7은 웨이퍼 이미지 상에 설정된 샷 영역들을 설명하기 위한 개략도이다.
도 8은 웨이퍼 이미지로부터 웨이퍼 맵을 생성하는 단계를 설명하기 위한 순서도이다.
도 9 내지 도 11은 도 8에 도시된 웨이퍼 맵 생성 단계를 설명하기 위한 개략도들이다.
도 12는 도 7에 도시된 제2 샷 영역들로부터 결함들을 검출하는 단계를 설명하기 위한 순서도이다.
도 13은 도 7에 도시된 제2 샷 영역들로부터 결함들을 검출하는 단계를 설명하기 위한 개략도이다.1 is a flowchart illustrating a wafer inspection method according to an embodiment of the present invention.
FIG. 2 is a flowchart for explaining the wafer image alignment step shown in FIG. 1 .
3 to 6 are schematic diagrams for explaining the wafer image alignment step shown in FIG. 2 .
7 is a schematic diagram for explaining shot regions set on a wafer image.
8 is a flowchart illustrating a step of generating a wafer map from a wafer image.
9 to 11 are schematic diagrams for explaining the wafer map generation step shown in FIG. 8 .
12 is a flowchart illustrating a step of detecting defects from the second shot regions shown in FIG. 7 .
FIG. 13 is a schematic diagram for explaining a step of detecting defects from the second shot regions shown in FIG. 7 .

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention should not be construed as being limited to the embodiments described below and may be embodied in various other forms. The following examples are provided to sufficiently convey the scope of the present invention to those skilled in the art, rather than being provided so that the present invention can be completely completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In embodiments of the present invention, when an element is described as being disposed or connected to another element, the element may be directly disposed or connected to the other element, and other elements may be interposed therebetween. it might be Conversely, when one element is described as being directly disposed on or connected to another element, there cannot be another element between them. Although the terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and/or portions, the items are not limited by these terms. will not

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is only used for the purpose of describing specific embodiments, and is not intended to limit the present invention. Further, unless otherwise limited, all terms including technical and scientific terms have the same meaning as understood by one of ordinary skill in the art of the present invention. The above terms, such as those defined in ordinary dictionaries, shall be interpreted as having meanings consistent with their meanings in the context of the related art and description of the present invention, ideally or excessively outwardly intuitive, unless clearly defined. will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic diagrams of ideal embodiments of the present invention. Accordingly, variations from the shapes of the diagrams, eg, variations in manufacturing methods and/or tolerances, are those that can be fully expected. Accordingly, the embodiments of the present invention are not to be described as being limited to the specific shapes of the areas described as diagrams, but rather to include deviations in the shapes, and the elements described in the drawings are entirely schematic and their shape It is not intended to describe the precise shape of the elements, nor is it intended to limit the scope of the invention.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 검사 방법을 설명하기 위한 순서도이다.1 is a flowchart illustrating a wafer inspection method according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 검사 방법은 반도체 다이들이 형성된 웨이퍼 상의 이물질, 얼룩, 스크래치 등의 결함들을 검출하기 위하여 사용될 수 있다. 특히, 본 발명의 일 실시예는 웨이퍼 검사 공정에서 웨이퍼가 놓여지는 웨이퍼 척 또는 스테이지를 회전시키지 않고 상기 웨이퍼로부터 획득된 웨이퍼 이미지를 처리하여 웨이퍼 검사 공정에 이용할 수 있도록 구성될 수 있다.Referring to FIG. 1 , a wafer inspection method according to an embodiment of the present invention may be used to detect defects such as foreign substances, stains, and scratches on a wafer on which semiconductor dies are formed. In particular, an embodiment of the present invention may be configured to process a wafer image obtained from the wafer without rotating a wafer chuck or a stage on which the wafer is placed in the wafer inspection process to be used in the wafer inspection process.

본 발명의 일 실시예에 따르면, S100 단계에서 카메라 등과 같은 이미지 획득 장치(미도시)를 이용하여 상기 웨이퍼를 촬상함으로써 상기 웨이퍼에 대한 웨이퍼 이미지(도 3 참조)를 획득할 수 있다. 이어서, S110 단계에서 상기 반도체 다이들이 x축 방향 및 y축 방향으로 정렬되도록 상기 웨이퍼 이미지를 정렬할 수 있다.According to an embodiment of the present invention, a wafer image (see FIG. 3 ) of the wafer may be acquired by imaging the wafer using an image acquisition device (not shown) such as a camera in step S100 . Subsequently, in operation S110 , the wafer image may be aligned such that the semiconductor dies are aligned in the x-axis direction and the y-axis direction.

도 2는 도 1에 도시된 웨이퍼 이미지 정렬 단계를 설명하기 위한 순서도이며, 도 3 내지 도 6은 도 2에 도시된 웨이퍼 이미지 정렬 단계를 설명하기 위한 개략도들이다.FIG. 2 is a flowchart for explaining the step of aligning the wafer image shown in FIG. 1 , and FIGS. 3 to 6 are schematic diagrams for explaining the step of aligning the wafer image shown in FIG. 2 .

도 2 내지 도 6을 참조하면, S112 단계에서 상기 웨이퍼(10)의 중심에 대하여 노치 부분이 기 설정된 방향에 위치되도록 상기 웨이퍼 이미지(100)를 1차 회전시킬 수 있다. 구체적으로, 도 3 및 도 4에 도시된 바와 같이 상기 웨이퍼 이미지(100)에서 상기 웨이퍼(10)에 대응하는 영역을 제외한 나머지 영역들을 커팅하여 제거할 수 있으며, 이어서 상기 웨이퍼(10)의 중심을 검출할 수 있다.2 to 6 , in step S112 , the wafer image 100 may be first rotated such that a notch portion is positioned in a preset direction with respect to the center of the wafer 10 . Specifically, as shown in FIGS. 3 and 4 , regions other than the region corresponding to the wafer 10 in the wafer image 100 may be cut and removed, and then the center of the wafer 10 may be removed. can be detected.

계속해서 상기 노치 부분을 검출하며, 상기 웨이퍼(10)의 중심과 상기 노치 부분에 대응하는 좌표값들을 이용하여 제1 회전각을 산출할 수 있다. 이때, 상기 노치 부분에 대응하는 좌표는 상기 노치의 중심 부위로부터 결정될 수 있다. 상기 제1 회전각은 상기 웨이퍼(10)의 중심 좌표와 상기 노치 좌표로부터 역탄젠트함수(arctangent)를 이용하여 산출될 수 있다.The notch portion may be continuously detected, and a first rotation angle may be calculated using the center of the wafer 10 and coordinate values corresponding to the notch portion. In this case, the coordinates corresponding to the notch portion may be determined from the central portion of the notch. The first rotation angle may be calculated using an arctangent function from the center coordinates of the wafer 10 and the notch coordinates.

계속해서, 상기 산출된 제1 회전각만큼 상기 웨이퍼 이미지(100)를 회전시킬 수 있으며, 이에 따라 상기 웨이퍼 이미지(100)의 대략적인 매크로 정렬이 이루어질 수 있다. 상기 웨이퍼 이미지(100)의 매크로 정렬에 의해 상기 반도체 다이들(10)은 직교 좌표계의 x축 방향 및 y축 방향으로 대략 정렬될 수 있다. 일 예로서, 도 5에 도시된 바와 같이 상기 웨이퍼 이미지(100)의 1차 회전에 의해 상기 노치 부분이 상기 웨이퍼(10)의 중심 아래에 위치될 수 있다.Subsequently, the wafer image 100 may be rotated by the calculated first rotation angle, and accordingly, approximate macro-alignment of the wafer image 100 may be achieved. By macro-aligning the wafer image 100 , the semiconductor dies 10 may be approximately aligned in the x-axis direction and the y-axis direction of the Cartesian coordinate system. As an example, as shown in FIG. 5 , the notch portion may be positioned below the center of the wafer 10 by the first rotation of the wafer image 100 .

한편, 상기에서는 노치를 갖는 웨이퍼(100)에 대하여 설명되고 있으나, 플랫존을 갖는 웨이퍼의 경우 상기 플랫존 특히 상기 플랫존의 중심 부위에 대응하는 좌표값으로부터 상기 제1 회전각이 산출될 수 있다.Meanwhile, in the above description, the wafer 100 having a notch has been described, but in the case of a wafer having a flat zone, the first rotation angle may be calculated from coordinate values corresponding to the center portion of the flat zone, particularly the flat zone. .

S114 단계에서, 상기 반도체 다이들(20)이 상기 x축 방향 및 y축 방향으로 보다 정밀하게 정렬될 수 있도록 상기 웨이퍼 이미지(100)를 2차 회전시킬 수 있다. 구체적으로, 상기 x축 방향 또는 y축 방향으로 서로 인접하는 반도체 다이들(20A)로부터 정렬 패턴들을 검출하고, 상기 정렬 패턴들에 대응하는 좌표값들을 이용하여 제2 회전각을 산출할 수 있으며, 상기 제2 회전각만큼 상기 웨이퍼 이미지(100)를 회전시킬 수 있다.In operation S114 , the wafer image 100 may be secondarily rotated so that the semiconductor dies 20 may be more precisely aligned in the x-axis direction and the y-axis direction. Specifically, alignment patterns may be detected from the semiconductor dies 20A adjacent to each other in the x-axis direction or the y-axis direction, and a second rotation angle may be calculated using coordinate values corresponding to the alignment patterns, The wafer image 100 may be rotated by the second rotation angle.

상기 정렬 패턴들은 상기 반도체 다이들(20)에 포함된 패턴들 중에서 x축 방향 또는 y축 방향으로 반복적으로 검출되는 패턴들일 수 있으며, 사용자에 의해 선택될 수 있다. 즉, 반도체 다이(20)를 구성하는 다양한 패턴들 중에서 식별이 용이한 패턴이 정렬 패턴으로서 사용될 수 있다.The alignment patterns may be patterns repeatedly detected in the x-axis direction or the y-axis direction among patterns included in the semiconductor dies 20 , and may be selected by a user. That is, an easily identifiable pattern among various patterns constituting the semiconductor die 20 may be used as the alignment pattern.

본 발명의 일 실시예에 따르면, 도 6에 도시된 바와 같이 x축 방향으로 배열된 일렬의 반도체 다이들(20A)을 선택할 수 있다. 이때, 상기 일렬의 반도체 다이들(20A)은 상기 웨이퍼(10)의 중심에 인접하도록 선택되는 것이 바람직하며, 상기와 다르게 x축 방향으로 배열된 일렬의 반도체 다이들(20)이 선택될 수도 있다.According to an embodiment of the present invention, as shown in FIG. 6 , a row of semiconductor dies 20A arranged in the x-axis direction may be selected. In this case, the row of semiconductor dies 20A is preferably selected to be adjacent to the center of the wafer 10 , and differently from the above, a row of semiconductor dies 20 arranged in the x-axis direction may be selected. .

이어서, 상기 선택된 일렬의 반도체 다이들(20A)로부터 정렬 패턴들을 검출할 수 있다. 상기 정렬 패턴들은 기 설정된 패턴과의 비교를 통해 검출될 수 있다.Then, alignment patterns may be detected from the selected array of semiconductor dies 20A. The alignment patterns may be detected through comparison with a preset pattern.

한편, 상기에서는 정렬 패턴들이 상기 반도체 다이들(20)로부터 검출되는 것으로 설명되고 있으나, 이와 다르게 상기 반도체 다이들(20) 사이의 스크라이브 라인들로부터 상기 정렬 패턴들이 획득될 수도 있다.Meanwhile, although it has been described above that the alignment patterns are detected from the semiconductor dies 20 , the alignment patterns may be obtained from scribe lines between the semiconductor dies 20 .

계속해서, 상기 정렬 패턴들에 대응하는 좌표값들로부터 역탄젠트함수를 이용하여 제2 회전각들을 산출할 수 있으며, 이어서 상기 제2 회전각들의 평균값이 산출될 수 있다. Subsequently, second rotation angles may be calculated from the coordinate values corresponding to the alignment patterns using an inverse tangent function, and then an average value of the second rotation angles may be calculated.

상기 웨이퍼 이미지(100)는 상기 산출된 제2 회전각들의 평균값만큼 회전될 수 있으며, 이에 따라 상기 웨이퍼 이미지(100)의 정밀한 마이크로 정렬이 이루어질 수 있다. 결과적으로, 상기 웨이퍼 이미지(100)의 마이크로 정렬에 의해 상기 반도체 다이들(20)은 직교 좌표계의 x축 방향 및 y축 방향으로 정밀하게 정렬될 수 있다.The wafer image 100 may be rotated by an average value of the calculated second rotation angles, and accordingly, precise micro-alignment of the wafer image 100 may be achieved. As a result, the semiconductor dies 20 may be precisely aligned in the x-axis direction and the y-axis direction of the Cartesian coordinate system by micro-alignment of the wafer image 100 .

다시 도 1을 참조하면, S120 단계에서 상기 정렬된 웨이퍼 이미지(100) 상에서 샷 대 샷 비교(shot to shot comparison)를 위한 복수의 샷 영역들(30, 40)이 설정될 수 있다.Referring back to FIG. 1 , a plurality of shot regions 30 and 40 for shot-to-shot comparison on the aligned wafer image 100 may be set in operation S120 .

도 7은 웨이퍼 이미지 상에 설정된 샷 영역들을 설명하기 위한 개략도이다.7 is a schematic diagram for explaining shot regions set on a wafer image.

본 발명의 일 실시예에 따르면, 도 7에 도시된 바와 같이 상기 웨이퍼 이미지(100) 상에 검사 대상 다이들(20)로만 이루어진 제1 샷 영역들(30) 및 검사 대상 다이들(20)과 상기 웨이퍼(10)의 에지 영역 및 상기 웨이퍼(10) 이외의 영역을 포함하는 제2 샷 영역들(40)을 설정할 수 있다.According to an embodiment of the present invention, as shown in FIG. 7 , the wafer image 100 includes first shot regions 30 made of only the dies 20 to be inspected and the dies 20 to be inspected; Second shot regions 40 including an edge region of the wafer 10 and a region other than the wafer 10 may be set.

한편, 상기 샷 영역들(30, 40)에 대한 정보는 웨이퍼 맵으로부터 제공될 수 있다. 상기 샷 영역들(30, 40)은 각각 포토리소그래피 공정에서 일회의 샷에 의해 노출되는 영역이며, 상기 웨이퍼 맵은 상기 웨이퍼 이미지(100)로부터 획득될 수 있다.Meanwhile, information on the shot regions 30 and 40 may be provided from a wafer map. Each of the shot regions 30 and 40 is a region exposed by one shot in a photolithography process, and the wafer map may be obtained from the wafer image 100 .

본 발명의 일 실시예에 따르면, 상기 웨이퍼 이미지(100)를 이용하여 웨이퍼 맵을 생성하는 단계가 추가적으로 수행될 수 있다. 상기 웨이퍼 이미지(100)를 이용한 웨이퍼 맵 생성 단계는 상기 웨이퍼 이미지 정렬 단계(S110) 이후에 수행될 수 있다.According to an embodiment of the present invention, the step of generating a wafer map by using the wafer image 100 may be additionally performed. The step of generating a wafer map using the wafer image 100 may be performed after the step of aligning the wafer image ( S110 ).

도 8은 웨이퍼 이미지로부터 웨이퍼 맵을 생성하는 단계를 설명하기 위한 순서도이고, 도 9 내지 도 11은 도 8에 도시된 웨이퍼 맵 생성 단계를 설명하기 위한 개략도들이다.8 is a flowchart for explaining a step of generating a wafer map from a wafer image, and FIGS. 9 to 11 are schematic diagrams for explaining the step of generating a wafer map shown in FIG. 8 .

도 8 내지 도 11을 참조하면, S116 단계에서, 웨이퍼 이미지(100)의 x축 방향 및 y축 방향으로 배열된 픽셀들의 그레이 레벨들을 분석하여 x축 방향 피크값들과 y축 방향 피크값들을 검출할 수 있다. 특히, 도 9에 도시된 바와 같이 상기 x축 방향 피크값들과 y축 방향 피크값들은 상기 웨이퍼 이미지(100)의 중심 부위를 통과하는 픽셀들로부터 획득되는 것이 바람직하다.8 to 11 , in step S116 , gray levels of pixels arranged in the x-axis direction and the y-axis direction of the wafer image 100 are analyzed to detect peak values in the x-axis direction and peak values in the y-axis direction. can do. In particular, as shown in FIG. 9 , the peak values in the x-axis direction and the peak values in the y-axis direction are preferably obtained from pixels passing through the center of the wafer image 100 .

상기 피크값들은 상기 반도체 다이들(20) 사이의 스크라이브 라인들에 의해 발생될 수 있으며 또한 상기 반도체 다이들(20)의 패턴들에 의해 발생될 수도 있다.The peak values may be generated by scribe lines between the semiconductor dies 20 and may also be generated by patterns of the semiconductor dies 20 .

S117 단계에서, 상기 x축 방향 피크값들에 대응하는 x축 좌표들과 y축 방향 피크값들에 대응하는 y축 좌표들을 이용하여 상기 반도체 다이들(20)의 x축 방향 피치와 y축 방향 피치를 산출할 수 있으며, S118 단계에서 상기 x축 방향 피치와 y축 방향 피치를 이용하여 웨이퍼 맵을 생성할 수 있다.In step S117 , the pitch in the x-axis direction and the y-axis direction of the semiconductor dies 20 by using the x-axis coordinates corresponding to the peak values in the x-axis direction and the y-axis coordinates corresponding to the y-axis direction peak values The pitch may be calculated, and a wafer map may be generated using the pitch in the x-axis direction and the pitch in the y-axis direction in step S118.

일 예로서, 상기 반도체 다이들(20) 사이의 스크라이브 라인들에 대응하는 x축 방향 피크값들과 y축 방향 피크값들에 각각 대응하는 x축 좌표들과 y축 좌표들 사이의 간격들의 평균값들을 산출함으로써 상기 x축 방향 피치와 y축 방향 피치가 획득될 수 있다. 또한, 상기 스크라이브 라인들에 대응하는 x축 좌표들과 y축 좌표들을 이용하여 상기 웨이퍼 맵이 생성될 수 있다.As an example, an average value of intervals between x-axis coordinates and y-axis coordinates respectively corresponding to x-axis direction peak values and y-axis direction peak values corresponding to scribe lines between the semiconductor dies 20 . The pitch in the x-axis direction and the pitch in the y-axis direction may be obtained by calculating . Also, the wafer map may be generated using x-axis coordinates and y-axis coordinates corresponding to the scribe lines.

한편, 상기 샷 영역들(30, 40)은 노광 공정이 수행되는 영역들로서 상기 샷 영역들(30, 40)의 모서리 부위들에는 각각 스테퍼 블록 마크 또는 샷 정렬 마크와 같은 샷 표시 마크들(미도시)이 형성될 수 있다. 즉 상기 샷 표시 마크들은 상기 스크라이브 라인들의 교차 부위에 형성될 수 있으며, 상기 웨이퍼 이미지(100)로부터 샷 표시 마크들을 검출함으로써 상기 샷 영역들(30, 40)이 검출될 수 있다.Meanwhile, the shot regions 30 and 40 are regions where an exposure process is performed, and shot mark marks (not shown) such as a stepper block mark or a shot alignment mark, respectively, are located at corners of the shot regions 30 and 40 . ) can be formed. That is, the shot mark marks may be formed at intersections of the scribe lines, and the shot regions 30 and 40 may be detected by detecting the shot mark marks from the wafer image 100 .

예를 들면, 상기 스크라이브 라인들에 대응하는 x축 좌표들과 y축 좌표들을 조합하여 복수의 2차원 좌표들 즉 xy 좌표들을 획득한 후 사용자에 의해 상기 2차원 좌표들 중 어느 하나가 선택될 수 있다. 이어서 도 10에 도시된 바와 같이 상기 선택된 2차원 좌표를 포함하는 제1 분석 영역(102)을 설정하고, 상기 제1 분석 영역(102)으로부터 x축 방향 및 y축 방향으로 각각 x축 피치 및 y축 피치만큼 이동하면서 제2 분석 영역들(104)과 제3 분석 영역들(106)을 각각 설정할 수 있다.For example, after obtaining a plurality of two-dimensional coordinates, that is, xy coordinates by combining the x-axis coordinates and the y-axis coordinates corresponding to the scribe lines, any one of the two-dimensional coordinates may be selected by the user have. Next, as shown in FIG. 10 , the first analysis area 102 including the selected two-dimensional coordinates is set, and the x-axis pitch and y from the first analysis area 102 in the x-axis direction and the y-axis direction, respectively. The second analysis areas 104 and the third analysis areas 106 may be respectively set while moving by the axial pitch.

계속해서, 서로 인접하는 제1 분석 영역(102) 및 제2 분석 영역들(104) 사이의 유사도 분석을 통해 x축 방향으로 샷 표시 마크들을 검출할 수 있으며, 서로 인접하는 제1 분석 영역(102) 및 제3 분석 영역들(106) 사이의 유사도 분석을 통해 y축 방향으로 샷 표시 마크들을 검출할 수 있다. 예를 들면, 서로 인접하는 제1 분석 영역(102)과 제2 분석 영역(104)의 픽셀들을 서로 비교하여 그레이 레벨 차이를 산출할 수 있으며 또한 서로 인접하는 제2 분석 영역들(104)의 픽셀들을 서로 비교하여 그레이 레벨 차이를 산출할 수 있다. 상기와 같이 산출된 그레이 레벨 차이값들을 이용하여 상기 제1 분석 영역(102)과 제2 분석 영역들(104) 사이의 유사도를 수치화할 수 있으며, 이를 통해 상기 샷 표시 마크가 형성된 분석 영역들을 검출할 수 있다.Subsequently, shot mark marks may be detected in the x-axis direction through similarity analysis between the first analysis region 102 and the second analysis region 104 adjacent to each other, and the first analysis region 102 adjacent to each other ) and the similarity analysis between the third analysis regions 106 may detect shot indication marks in the y-axis direction. For example, a gray level difference may be calculated by comparing pixels of the first analysis area 102 and the second analysis area 104 that are adjacent to each other, and also pixels of the second analysis areas 104 adjacent to each other. The gray level difference can be calculated by comparing the values with each other. The similarity between the first analysis area 102 and the second analysis area 104 may be quantified using the gray level difference values calculated as described above, and through this, the analysis areas in which the shot indication mark is formed are detected. can do.

상기와 다르게, 상기 제1 분석 영역(102)을 기준 영역으로 설정하고, 상기 제1 분석 영역(102)과 상기 제2 분석 영역들(104)을 순차적으로 비교함으로써 상기 x축 방향으로 상기 샷 표시 마크들을 검출할 수 있으며, 또한 상기 제1 분석 영역(102)과 상기 제3 분석 영역들(106)을 순차적으로 비교함으로써 상기 y축 방향으로 상기 샷 표시 마크들을 검출할 수 있다.Unlike the above, the shot is displayed in the x-axis direction by setting the first analysis region 102 as a reference region, and sequentially comparing the first analysis region 102 and the second analysis regions 104 . Marks may be detected, and the shot indication marks may be detected in the y-axis direction by sequentially comparing the first analysis region 102 and the third analysis regions 106 .

상기와 같이 검출된 샷 표시 마크들에 의해 상기 샷 영역들(30, 40)이 정의될 수 있으며, 이어서 상기 샷 영역들(30, 40)의 크기 및 각각의 샷 영역들(30, 40)을 구성하는 반도체 다이들(20)의 개수가 산출될 수 있다.The shot regions 30 and 40 may be defined by the shot indication marks detected as described above, and then the size of the shot regions 30 and 40 and the respective shot regions 30 and 40 may be determined. The number of the semiconductor dies 20 constituting it may be calculated.

본 발명의 다른 실시예에 따르면, 도 11에 도시된 바와 같이 상기 스크라이브 라인들에 대응하는 상기 x축 좌표들과 상기 y축 좌표들을 이용하여 상기 웨이퍼 이미지(100) 상에 x축 방향 가상선들(112)과 y축 방향 가상선들(114)을 표시하고, 상기 x축 방향 가상선들(112)과 y축 방향 가상선들(114)의 교차점들을 각각 포함하는 분석 영역들(116)을 설정할 수 있다.According to another embodiment of the present invention, as shown in FIG. 11 , the x-axis direction virtual lines ( 112) and the y-axis direction virtual lines 114 may be displayed, and analysis areas 116 each including intersections of the x-axis direction virtual lines 112 and the y-axis direction virtual lines 114 may be set.

이어서, x축 방향으로 서로 인접하는 분석 영역들(116) 사이의 유사도 분석을 통해 x축 방향으로 샷 표시 마크들을 검출할 수 있으며, y축 방향으로 서로 인접하는 분석 영역들(116) 사이의 유사도 분석을 통해 y축 방향으로 샷 표시 마크들을 검출할 수 있다. 일 예로서, 상기 분석 영역들(116) 중 어느 하나를 선택하고, 상기 선택된 분석 영역(116)을 기준으로 x축 방향 및 y축 방향으로 각각 인접한 분석 영역들(116)에 대한 유사도 분석이 수행될 수 있다.Subsequently, shot mark marks may be detected in the x-axis direction through similarity analysis between the analysis regions 116 adjacent to each other in the x-axis direction, and the similarity between the analysis regions 116 adjacent to each other in the y-axis direction The shot indication marks may be detected in the y-axis direction through analysis. As an example, any one of the analysis areas 116 is selected, and similarity analysis is performed on the analysis areas 116 adjacent in the x-axis direction and the y-axis direction, respectively, based on the selected analysis area 116 . can be

다른 예로서, 상기 선택된 분석 영역을 기준 영역으로 설정하고, 상기 기준 영역과 상기 기준 영역으로부터 x축 방향으로 배열된 다른 분석 영역들을 순차적으로 비교함으로써 x축 방향으로 상기 샷 표시 마크들을 검출할 수 있으며, 또한 상기 기준 영역과 상기 기준 영역으로부터 y축 방향으로 배열된 다른 분석 영역들을 순차적으로 비교함으로써 y축 방향으로 상기 샷 표시 마크들을 검출할 수 있다.As another example, the shot indication marks may be detected in the x-axis direction by setting the selected analysis area as a reference area, and sequentially comparing the reference area and other analysis areas arranged in the x-axis direction from the reference area, , Also, the shot indication marks may be detected in the y-axis direction by sequentially comparing the reference region and other analysis regions arranged in the y-axis direction from the reference region.

다시 도 1을 참조하면, 상기 샷 영역들(30, 40)을 기준 샷 이미지(50; 도 13 참조)와 비교하여 상기 웨이퍼(10) 상의 결함들을 검출할 수 있다. 상기 기준 샷 이미지(50)는 결함이 없는 기준 샷 영역으로부터 획득될 수 있다. 이와 다르게, 상기 기준 샷 이미지(50)는 복수의 샷 영역들의 그레이 레벨들의 평균값(Mean value)을 이용하여 획득될 수도 있다.Referring back to FIG. 1 , defects on the wafer 10 may be detected by comparing the shot regions 30 and 40 with a reference shot image 50 (refer to FIG. 13 ). The reference shot image 50 may be obtained from a reference shot area having no defects. Alternatively, the reference shot image 50 may be obtained using a mean value of gray levels of a plurality of shot regions.

본 발명의 일 실시예에 따르면, 상기 제1 샷 영역들(30)을 상기 기준 샷 이미지(50)와 순차적으로 비교하여 상기 제1 샷 영역들(30)로부터 결함들을 검출하는 단계(S130)와, 상기 제2 샷 영역들(40)을 상기 기준 샷 이미지(50)와 순차적으로 비교하여 상기 제2 샷 영역들(40)로부터 결함들을 검출하는 단계(S140)가 수행될 수 있다.According to an embodiment of the present invention, detecting defects from the first shot regions 30 by sequentially comparing the first shot regions 30 with the reference shot image 50 ( S130 ); , a step ( S140 ) of detecting defects from the second shot regions 40 by sequentially comparing the second shot regions 40 with the reference shot image 50 may be performed.

한편, 도시되지는 않았으나, 상기 제1 샷 영역들(30)을 상기 기준 샷 이미지(50)와 비교하는 단계에서 각각의 제1 샷 영역(30)과 상기 기준 샷 이미지(50)를 정렬 또는 매칭하는 단계가 추가적으로 수행될 수 있다.Meanwhile, although not shown, in the step of comparing the first shot regions 30 with the reference shot image 50 , each of the first shot regions 30 and the reference shot image 50 are aligned or matched step may be additionally performed.

구체적으로, 각각의 제1 샷 영역(30)과 상기 기준 샷 이미지(50) 사이의 유사도를 분석함으로써 상기 제1 샷 영역(30)의 위치가 보정될 수 있다. 예를 들면, 상기 제1 샷 영역(30)의 위치를 x축 방향 및/또는 y축 방향으로 픽셀 단위 또는 서브 픽셀 단위로 이동시키면서 상기 기준 샷 이미지(50)와의 유사도를 산출할 수 있으며, 가장 높은 유사도가 획득되는 위치에서 상기 제1 샷 영역(30)의 위치를 결정할 수 있다. 이어서, 상기 위치 결정된 제1 샷 영역(30)과 상기 기준 샷 이미지(50)를 비교함으로써 상기 결함들이 검출될 수 있다.Specifically, the position of the first shot region 30 may be corrected by analyzing the similarity between each of the first shot regions 30 and the reference shot image 50 . For example, the similarity with the reference shot image 50 can be calculated while the position of the first shot region 30 is moved in the x-axis direction and/or the y-axis direction in units of pixels or sub-pixels. The location of the first shot area 30 may be determined at a location where a high degree of similarity is obtained. Then, the defects may be detected by comparing the positioned first shot area 30 with the reference shot image 50 .

도 12는 도 7에 도시된 제2 샷 영역들로부터 결함들을 검출하는 단계를 설명하기 위한 순서도이고, 도 13은 도 7에 도시된 제2 샷 영역들로부터 결함들을 검출하는 단계를 설명하기 위한 개략도이다.FIG. 12 is a flowchart for explaining the step of detecting defects from the second shot areas shown in FIG. 7 , and FIG. 13 is a schematic diagram for explaining the step of detecting defects from the second shot areas shown in FIG. 7 . to be.

도 12 및 도 13을 참조하면, 상기 제2 샷 영역들(40)로부터 결함들을 검출하는 단계(S140)는, 상기 제2 샷 영역들(40)의 검사 대상 다이들(20B) 및 상기 제2 샷 영역들(40)의 검사 대상 다이들(20B)과 대응하는 상기 기준 샷 이미지(50)의 일부 영역들(50A)을 제외한 나머지 영역들(50B)을 이용하여 검사용 샷 이미지들(60)을 생성하는 단계(S142)와, 상기 검사용 샷 이미지들(60)을 상기 기준 샷 이미지(50)와 비교하여 상기 제2 샷 영역들(40)로부터 결함들을 검출하는 단계(S144)를 포함할 수 있다.12 and 13 , the step of detecting defects from the second shot regions 40 ( S140 ) includes the inspection target dies 20B of the second shot regions 40 and the second shot regions 40 . Inspection shot images 60 using the remaining regions 50B except for some regions 50A of the reference shot image 50 corresponding to the inspection target dies 20B of the shot regions 40 . generating (S142) and comparing the inspection shot images 60 with the reference shot image 50 to detect defects from the second shot regions 40 (S144) can

상기 제2 샷 영역들(40) 중 어느 하나를 일 예로서 설명하면, 도 13에 도시된 바와 같이 상기 제2 샷 영역(40)의 검사 대상 다이들(20B)에 대응하는 상기 기준 샷 이미지(50)의 일부 영역(50A)을 상기 제2 샷 영역(40)의 검사 대상 다이들(20B)로 치환함으로써, 상기 제2 샷 영역(40)의 검사 대상 다이들(20B)과 상기 기준 샷 이미지(50)의 나머지 영역(50B)을 포함하는 검사용 샷 이미지(60)가 생성될 수 있다. 예를 들면, 상기 제2 샷 영역(40)의 검사 대상 다이들(20B)에 해당하는 검사 대상 이미지를 복사하여 상기 기준 샷 이미지(50)의 일부 영역(50A)에 붙여넣음으로써 상기 검사용 샷 이미지(60)가 생성될 수 있다.When any one of the second shot regions 40 is described as an example, as shown in FIG. 13 , the reference shot image corresponding to the inspection target dies 20B of the second shot region 40 ( By replacing the partial area 50A of 50 , with the inspection target dies 20B of the second shot region 40 , the inspection target dies 20B of the second shot region 40 and the reference shot image A shot image 60 for inspection including the remaining area 50B of ( 50 ) may be generated. For example, by copying an inspection target image corresponding to the inspection target dies 20B of the second shot region 40 and pasting it on a partial region 50A of the reference shot image 50, the inspection shot An image 60 may be created.

이어서, 상기 생성된 검사용 샷 이미지(60)를 상기 기준 샷 이미지(50)와 비교함으로써 상기 제2 샷 영역(40)의 결함들이 검출될 수 있다.Next, defects in the second shot region 40 may be detected by comparing the generated inspection shot image 60 with the reference shot image 50 .

특히, 상기 복사된 검사 대상 이미지를 상기 기준 샷 이미지(50)에 붙여넣는 과정에서 상기 검사 대상 이미지의 정렬 단계가 수행될 수 있다. 구체적으로, 생성된 검사용 샷 이미지(60)에서 상기 검사 대상 이미지를 붙여넣는 위치를 픽셀 단위 또는 서브 픽셀 단위로 이동시키면서 상기 기준 샷 이미지(50)와의 유사도를 산출하고, 가장 높은 유사도가 산출되는 위치를 상기 검사 대상 이미지의 위치로 결정할 수 있다.In particular, in the process of pasting the copied image to be inspected to the reference shot image 50 , the alignment step of the image to be inspected may be performed. Specifically, the similarity with the reference shot image 50 is calculated while moving the location where the inspection target image is pasted in the generated inspection shot image 60 in units of pixels or sub-pixels, and the highest similarity is calculated. The position may be determined as the position of the inspection target image.

그러나, 상기한 바와는 다르게 상기 검사용 샷 이미지(60)는 상기 기준 샷 이미지(50)의 나머지 영역(50B)을 복사하여 상기 제2 샷 영역(40)에 붙여넣음으로써 생성될 수도 있다.However, different from the above, the inspection shot image 60 may be generated by copying the remaining region 50B of the reference shot image 50 and pasting it to the second shot region 40 .

상술한 바와 같이 검출된 제1 샷 영역들(30)과 제2 샷 영역들(40)의 결함들은 상기 웨이퍼 맵에 기록될 수 있다.Defects of the first shot regions 30 and the second shot regions 40 detected as described above may be recorded on the wafer map.

상술한 바에 따르면, 상기 검사 대상 다이들(20B)과 상기 기준 샷 이미지(50)의 나머지 영역(50B)을 이용하여 상기 검사용 샷 이미지(60)를 생성하고 있으나, 본 발명의 다른 실시예에 따르면, 상기 검사 대상 다이들(20B)과 상기 기준 샷 이미지(50)의 일부 영역들(50A)을 비교함으로써 상기 제2 샷 영역들(40)의 결함들을 검출할 수도 있다.As described above, the inspection shot image 60 is generated using the inspection target dies 20B and the remaining region 50B of the reference shot image 50, but in another embodiment of the present invention Accordingly, defects in the second shot regions 40 may be detected by comparing the inspection target dies 20B with the partial regions 50A of the reference shot image 50 .

예를 들면, 상기 제2 샷 영역들(40)로부터 상기 제2 샷 영역들(40)의 검사 대상 다이들(20B)에 대응하는 검사용 이미지들을 추출하고, 또한 상기 기준 샷 이미지(50)의 일부 영역들(50A)에 대응하는 기준 이미지들을 추출할 수 있으며, 이어서 상기 추출된 검사용 이미지들과 기준 이미지들을 서로 비교함으로써 상기 제2 샷 영역들(40)로부터 결함들을 검출할 수 있다.For example, inspection images corresponding to the inspection target dies 20B of the second shot regions 40 are extracted from the second shot regions 40 , and also of the reference shot image 50 . Reference images corresponding to the partial regions 50A may be extracted, and then, defects may be detected from the second shot regions 40 by comparing the extracted inspection images with reference images.

상술한 바와 같은 본 발명의 실시예들에 따르면, 복수의 반도체 다이들이 형성된 웨이퍼로부터 검사를 위한 웨이퍼 이미지(100)를 획득하고, 노치 좌표를 이용하여 상기 웨이퍼 이미지(100)를 대략적으로 정렬할 수 있으며, 정렬 패턴들의 좌표들을 이용하여 상기 웨이퍼 이미지(100)를 정밀하게 정렬할 수 있다. 상기와 같이 정렬된 웨이퍼 이미지(100) 상에서 검사 대상 다이들로만 이루어진 제1 샷 영역들(30) 및 검사 대상 다이들(20B)과 상기 웨이퍼(10)의 에지 영역을 포함하는 제2 샷 영역들(40)을 설정할 수 있으며, 상기 제1 및 제2 샷 영역들(30, 40)을 기준 샷 이미지(50)와 비교함으로써 상기 웨이퍼(10) 상의 결함들을 검출할 수 있다.According to the embodiments of the present invention as described above, it is possible to obtain a wafer image 100 for inspection from a wafer on which a plurality of semiconductor dies are formed, and roughly align the wafer image 100 using the notch coordinates. In addition, the wafer image 100 can be precisely aligned using the coordinates of the alignment patterns. On the wafer image 100 aligned as described above, first shot regions 30 including only dies to be inspected and second shot regions including dies 20B to be inspected and an edge region of the wafer 10 ( 40), and by comparing the first and second shot regions 30 and 40 with a reference shot image 50, defects on the wafer 10 can be detected.

상기와 같이 정렬된 웨이퍼 이미지(100)로부터 웨이퍼 상의 결함 검출이 가능하므로 일반적인 종래 기술에서 웨이퍼 척 또는 스테이지를 회전시켜 웨이퍼를 정렬하는 과정을 생략할 수 있다.Since defects on the wafer can be detected from the aligned wafer image 100 as described above, the process of aligning the wafers by rotating the wafer chuck or stage in the general prior art can be omitted.

특히, 상기 제2 샷 영역들(40)의 검사 대상 다이들(20B) 및 상기 제2 샷 영역들(40)의 검사 대상 다이들(20B)과 대응하는 상기 기준 샷 이미지(50)의 일부 영역들(50A)을 제외한 나머지 영역들(50B)을 이용하여 검사용 샷 이미지들(60)을 생성할 수 있으며, 상기 검사용 샷 이미지들(60)을 상기 기준 샷 이미지(50)와 비교함으로써 상기 제2 샷 영역들(40)로부터 상기 결함들을 용이하게 검출할 수 있다.In particular, a partial region of the reference shot image 50 corresponding to the inspection target dies 20B of the second shot regions 40 and the inspection target dies 20B of the second shot regions 40 . Inspection shot images 60 may be generated using the remaining regions 50B except for the regions 50A, and by comparing the inspection shot images 60 with the reference shot image 50 , the The defects may be easily detected from the second shot regions 40 .

결과적으로, 상기 웨이퍼 검사 공정에 소요되는 시간이 크게 단축될 수 있으며, 또한 상기 웨이퍼 검사 장치의 제조 비용이 크게 절감될 수 있다. As a result, the time required for the wafer inspection process may be greatly reduced, and the manufacturing cost of the wafer inspection apparatus may be greatly reduced.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention as set forth in the claims below. You will understand that it can be done.

10 : 웨이퍼 20 : 반도체 다이
30 : 제1 샷 영역 40 : 제2 샷 영역
50 : 기준 샷 이미지 60 : 검사용 샷 이미지
100 : 웨이퍼 이미지 102, 104, 106, 116 : 분석 영역
112, 114 : 가상선10: wafer 20: semiconductor die
30: first shot area 40: second shot area
50: reference shot image 60: shot image for inspection
100: wafer image 102, 104, 106, 116: analysis area
112, 114: virtual line

Claims (16)

복수의 반도체 다이들이 형성된 웨이퍼를 촬상하여 웨이퍼 이미지를 획득하는 단계;
상기 반도체 다이들이 x축 방향 및 y축 방향으로 정렬되도록 상기 웨이퍼 이미지를 정렬하는 단계;
상기 웨이퍼 이미지 상에 검사 대상 다이들로만 이루어진 제1 샷 영역들 및 검사 대상 다이들과 상기 웨이퍼의 에지 영역을 포함하는 제2 샷 영역들을 설정하는 단계;
상기 제1 샷 영역들과 기준 샷 이미지를 비교하여 상기 제1 샷 영역들로부터 결함들을 검출하는 단계; 및
상기 제2 샷 영역들과 상기 기준 샷 이미지를 비교하여 상기 제2 샷 영역들로부터 결함들을 검출하는 단계를 포함하되,
상기 웨이퍼 이미지의 정렬 단계는, 상기 웨이퍼의 중심에 대하여 노치 또는 플랫존 부분이 기 설정된 방향에 위치되도록 상기 웨이퍼 이미지를 1차 회전시키는 단계와, 상기 반도체 다이들이 x축 방향 및 y축 방향을 따라 정렬되도록 상기 웨이퍼 이미지를 2차 회전시키는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.acquiring a wafer image by imaging a wafer on which a plurality of semiconductor dies are formed;
aligning the wafer image such that the semiconductor dies are aligned in an x-axis direction and a y-axis direction;
setting first shot regions including only dies to be inspected and second shot regions including dies to be inspected and an edge region of the wafer on the wafer image;
detecting defects from the first shot regions by comparing the first shot regions with a reference shot image; and
detecting defects from the second shot regions by comparing the second shot regions with the reference shot image;
The aligning of the wafer image may include: first rotating the wafer image so that a notch or a flat zone portion is positioned in a predetermined direction with respect to the center of the wafer; and rotating the wafer image a second time to align. 제1항에 있어서, 상기 제2 샷 영역들로부터 결함들을 검출하는 단계는,
상기 제2 샷 영역들의 검사 대상 다이들 및 상기 제2 샷 영역들의 검사 대상 다이들과 대응하는 상기 기준 샷 이미지의 일부 영역들을 제외한 나머지 영역들을 이용하여 검사용 샷 이미지들을 생성하는 단계; 및
상기 검사용 샷 이미지들을 상기 기준 샷 이미지와 비교하여 상기 제2 샷 영역들로부터 결함들을 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.The method of claim 1 , wherein detecting defects from the second shot regions comprises:
generating inspection shot images by using the remaining regions except for some regions of the reference shot image corresponding to the inspection target dies of the second shot regions and the inspection target dies of the second shot regions; and
and detecting defects from the second shot regions by comparing the inspection shot images with the reference shot image. 제2항에 있어서, 상기 검사용 샷 이미지들은 상기 기준 샷 이미지의 일부 영역들을 상기 제2 샷 영역들의 검사 대상 다이들로 각각 치환함으로써 생성되는 것을 특징으로 하는 웨이퍼 검사 방법.The wafer inspection method of claim 2 , wherein the inspection shot images are generated by replacing some regions of the reference shot image with dies to be inspected in the second shot regions, respectively. 삭제delete 삭제delete 제1항에 있어서, 상기 웨이퍼 이미지 정렬 단계는,
상기 웨이퍼 이미지에서 상기 웨이퍼에 대응하는 영역을 제외한 나머지 영역들을 커팅하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.According to claim 1, wherein the wafer image alignment step,
The method of claim 1, further comprising cutting and removing areas other than the area corresponding to the wafer from the wafer image. 제1항에 있어서, 상기 1차 회전 단계는,
상기 웨이퍼 이미지로부터 상기 노치 또는 플랫존 부분을 검출하는 단계;
상기 웨이퍼의 중심과 상기 노치 또는 플랫존 부분에 대응하는 좌표값들로부터 제1 회전각을 산출하는 단계; 및
상기 제1 회전각만큼 상기 웨이퍼 이미지를 회전시키는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.According to claim 1, wherein the first rotation step,
detecting the notch or flat zone portion from the wafer image;
calculating a first rotation angle from coordinate values corresponding to the center of the wafer and the notch or flat zone portion; and
and rotating the wafer image by the first rotation angle. 제1항에 있어서, 상기 2차 회전 단계는,
x축 방향 또는 y축 방향으로 서로 인접하는 반도체 다이들로부터 정렬 패턴들을 검출하는 단계;
상기 정렬 패턴들에 대응하는 좌표값들로부터 제2 회전각을 산출하는 단계; 및
상기 제2 회전각만큼 상기 웨이퍼 이미지를 회전시키는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.According to claim 1, wherein the secondary rotation step,
detecting alignment patterns from semiconductor dies adjacent to each other in an x-axis direction or a y-axis direction;
calculating a second rotation angle from coordinate values corresponding to the alignment patterns; and
and rotating the wafer image by the second rotation angle. 제1항에 있어서, 상기 2차 회전 단계는,
x축 방향 또는 y축 방향으로 배열된 일렬의 반도체 다이들을 선택하는 단계;
상기 선택된 반도체 다이들로부터 정렬 패턴들을 검출하는 단계;
상기 정렬 패턴들에 대응하는 좌표값들로부터 서로 인접하는 정렬 패턴들 사이의 제2 회전각들을 산출하는 단계;
상기 제2 회전각들의 평균값을 산출하는 단계; 및
상기 제2 회전각들의 평균값만큼 상기 웨이퍼 이미지를 회전시키는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.According to claim 1, wherein the secondary rotation step,
selecting a row of semiconductor dies arranged in an x-axis direction or a y-axis direction;
detecting alignment patterns from the selected semiconductor dies;
calculating second rotation angles between adjacent alignment patterns from coordinate values corresponding to the alignment patterns;
calculating an average value of the second rotation angles; and
and rotating the wafer image by an average value of the second rotation angles. 제1항에 있어서, 상기 웨이퍼 이미지로부터 웨이퍼 맵을 생성하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.2. The method of claim 1, further comprising generating a wafer map from the wafer image. 제10항에 있어서, 상기 웨이퍼 맵 생성 단계는,
상기 웨이퍼 이미지에서 x축 방향 및 y축 방향으로 배열된 픽셀들의 그레이 레벨들을 분석하여 x축 방향 피크값들 및 y축 방향 피크값들을 검출하는 단계;
상기 x축 방향 피크값들에 대응하는 x축 좌표들과 상기 y축 방향 피크값들에 대응하는 y축 좌표들을 이용하여 상기 반도체 다이들의 x축 방향 피치와 y축 방향 피치를 산출하는 단계; 및
상기 x축 방향 피치와 y축 방향 피치를 이용하여 웨이퍼 맵을 생성하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.The method of claim 10, wherein the generating of the wafer map comprises:
detecting x-axis direction peak values and y-axis direction peak values by analyzing gray levels of pixels arranged in the x-axis direction and the y-axis direction in the wafer image;
calculating an x-axis direction pitch and a y-axis direction pitch of the semiconductor dies using x-axis coordinates corresponding to the x-axis direction peak values and y-axis coordinates corresponding to the y-axis direction peak values; and
and generating a wafer map using the pitch in the x-axis direction and the pitch in the y-axis direction. 제11항에 있어서, 상기 웨이퍼 맵 생성 단계는,
상기 웨이퍼 이미지로부터 샷 표시 마크들을 검출하여 샷 영역들을 검출하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.The method of claim 11, wherein the generating of the wafer map comprises:
and detecting shot regions by detecting shot indication marks from the wafer image. 제12항에 있어서, 상기 샷 영역들을 검출하는 단계는,
상기 x축 좌표들과 상기 y축 좌표들을 조합하여 복수의 2차원 좌표들을 획득하는 단계;
상기 2차원 좌표들 중 어느 하나를 선택하는 단계;
상기 선택된 2차원 좌표를 포함하는 제1 분석 영역을 설정하는 단계;
상기 제1 분석 영역으로부터 x축 방향 및 y축 방향으로 각각 x축 피치 및 y축 피치만큼 이동하면서 제2 분석 영역들과 제3 분석 영역들을 각각 설정하는 단계;
상기 제1 분석 영역과 제2 분석 영역들 사이의 유사도 분석을 통해 x축 방향으로 샷 표시 마크들을 검출하는 단계; 및
상기 제1 분석 영역과 제3 분석 영역들 사이의 유사도 분석을 통해 y축 방향으로 샷 표시 마크들을 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.The method of claim 12, wherein the detecting of the shot regions comprises:
obtaining a plurality of two-dimensional coordinates by combining the x-axis coordinates and the y-axis coordinates;
selecting any one of the two-dimensional coordinates;
setting a first analysis area including the selected two-dimensional coordinates;
setting second and third analysis regions, respectively, while moving from the first analysis region by an x-axis pitch and a y-axis pitch in an x-axis direction and a y-axis direction, respectively;
detecting shot mark marks in the x-axis direction through similarity analysis between the first analysis area and the second analysis area; and
and detecting shot mark marks in the y-axis direction through similarity analysis between the first analysis area and the third analysis area. 제12항에 있어서, 상기 샷 영역들을 검출하는 단계는,
상기 x축 좌표들과 상기 y축 좌표들을 이용하여 상기 웨이퍼 이미지 상에 x축 방향 가상선들과 y축 방향 가상선들을 표시하는 단계;
상기 x축 방향 가상선들과 y축 방향 가상선들의 교차점들을 각각 포함하는 분석 영역들을 설정하는 단계;
x축 방향으로 상기 분석 영역들 사이의 유사도 분석을 통해 x축 방향으로 샷 표시 마크들을 검출하는 단계; 및
y축 방향으로 상기 분석 영역들 사이의 유사도 분석을 통해 y축 방향으로 샷 표시 마크들을 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.The method of claim 12, wherein the detecting of the shot regions comprises:
displaying x-axis direction virtual lines and y-axis direction virtual lines on the wafer image using the x-axis coordinates and the y-axis coordinates;
setting analysis regions each including intersections of the x-axis direction virtual lines and the y-axis direction virtual lines;
detecting shot mark marks in the x-axis direction through similarity analysis between the analysis regions in the x-axis direction; and
and detecting shot mark marks in the y-axis direction through similarity analysis between the analysis regions in the y-axis direction. 복수의 반도체 다이들이 형성된 웨이퍼를 촬상하여 웨이퍼 이미지를 획득하는 단계;
상기 반도체 다이들이 x축 방향 및 y축 방향으로 정렬되도록 상기 웨이퍼 이미지를 정렬하는 단계;
상기 웨이퍼 이미지 상에 검사 대상 다이들로만 이루어진 제1 샷 영역들과 검사 대상 다이들과 상기 웨이퍼의 에지 영역을 포함하는 제2 샷 영역들을 설정하는 단계;
상기 제1 샷 영역들과 기준 샷 이미지를 비교하여 상기 제1 샷 영역들로부터 결함들을 검출하는 단계; 및
상기 제2 샷 영역들의 검사 대상 다이들과 상기 기준 샷 이미지의 일부 영역들을 비교하여 상기 제2 샷 영역들로부터 결함들을 검출하는 단계를 포함하되,
상기 웨이퍼 이미지의 정렬 단계는, 상기 웨이퍼의 중심에 대하여 노치 또는 플랫존 부분이 기 설정된 방향에 위치되도록 상기 웨이퍼 이미지를 1차 회전시키는 단계와, 상기 반도체 다이들이 x축 방향 및 y축 방향을 따라 정렬되도록 상기 웨이퍼 이미지를 2차 회전시키는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.acquiring a wafer image by imaging a wafer on which a plurality of semiconductor dies are formed;
aligning the wafer image such that the semiconductor dies are aligned in an x-axis direction and a y-axis direction;
setting first shot regions including only dies to be inspected and second shot regions including dies to be inspected and an edge region of the wafer on the wafer image;
detecting defects from the first shot regions by comparing the first shot regions with a reference shot image; and
detecting defects from the second shot regions by comparing the inspection target dies of the second shot regions with partial regions of the reference shot image;
The aligning of the wafer image may include: first rotating the wafer image so that a notch or a flat zone portion is positioned in a predetermined direction with respect to the center of the wafer; and rotating the wafer image a second time to align. 제15항에 있어서, 상기 제2 샷 영역들로부터 결함들을 검출하는 단계는,
상기 제2 샷 영역들의 검사 대상 다이들로부터 검사용 이미지들을 추출하는 단계;
상기 제2 샷 영역들의 검사 대상 다이들에 대응하는 상기 기준 샷 이미지의 일부 영역들로부터 기준 이미지들을 추출하는 단계; 및
상기 검사용 이미지들과 상기 기준 이미지들을 각각 비교하여 상기 제2 샷 영역들로부터 결함들을 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.16. The method of claim 15, wherein detecting defects from the second shot regions comprises:
extracting inspection images from inspection target dies of the second shot regions;
extracting reference images from some areas of the reference shot image corresponding to the inspection target dies of the second shot areas; and
and detecting defects from the second shot regions by comparing the inspection images with the reference images, respectively.
KR1020140164527A 2014-11-24 2014-11-24 Method of inspecting a wafer KR102350548B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140164527A KR102350548B1 (en) 2014-11-24 2014-11-24 Method of inspecting a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140164527A KR102350548B1 (en) 2014-11-24 2014-11-24 Method of inspecting a wafer

Publications (2)

Publication Number Publication Date
KR20160061747A KR20160061747A (en) 2016-06-01
KR102350548B1 true KR102350548B1 (en) 2022-01-14

Family

ID=56138253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140164527A KR102350548B1 (en) 2014-11-24 2014-11-24 Method of inspecting a wafer

Country Status (1)

Country Link
KR (1) KR102350548B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022092727A (en) * 2020-12-11 2022-06-23 株式会社日立ハイテク Computer system for observation device and method for processing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117710A (en) * 2004-06-11 2005-12-15 삼성전자주식회사 Method of detecting defect of a wafer
KR20070070485A (en) * 2005-12-29 2007-07-04 삼성전자주식회사 Method for detecting wafer having a abnormal pattern defect in limited area
TWI532116B (en) * 2010-04-11 2016-05-01 肯提克有限公司 Method and system for wafer registration
KR101199619B1 (en) * 2011-01-21 2012-11-08 세크론 주식회사 Method of forming a wafer map

Also Published As

Publication number Publication date
KR20160061747A (en) 2016-06-01

Similar Documents

Publication Publication Date Title
CN106537449B (en) Determining coordinates of a region of interest on a specimen
US9934565B2 (en) Systems and methods for automatically verifying correct die removal from film frames
JP5624326B2 (en) Method for accurately identifying the edge of an inspection area for an array area formed on a wafer, and a method for binning detected defects in an array area formed on a wafer
EP2850494A2 (en) Method and device for using substrate geometry to determine substrate analysis sampling
US10074167B2 (en) Reducing registration and design vicinity induced noise for intra-die inspection
CN102738029B (en) Method for detecting specific defect and system used for detecting specific defect
CN101459095B (en) Wafer on-line detection method and on-line detection device
TW201701383A (en) Outlier detection on pattern of interest image populations
KR101602580B1 (en) Method of inspecting a wafer
WO2021083581A1 (en) Fib-sem 3d tomography for measuring shape deviations of high aspect ratio structures
TW201805620A (en) Defect inspection device
KR102189285B1 (en) Method of obtaining location information of dies
KR102557190B1 (en) Pre-floor defect site review using design
WO2012132273A1 (en) Exterior inspection method and device for same
TWI732657B (en) Method for semiconductor wafer inspection and system thereof
US9318395B2 (en) Systems and methods for preparation of samples for sub-surface defect review
KR102350548B1 (en) Method of inspecting a wafer
KR101561785B1 (en) Method of forming a wafer map
US8055056B2 (en) Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same
JP4462037B2 (en) Method for distinguishing common defects between semiconductor wafers
KR20160140276A (en) Method of inspecting electronic components
US20180188185A1 (en) Semiconductor structure and method for reviewing defects
KR101561786B1 (en) Method of aligning a wafer image and method of inspecting a wafer
KR101661023B1 (en) Method for detecting defect of pattern
KR20070016041A (en) Method of inspecting a substrate using a double detection manner

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right