KR102324833B1 - 유기 발광 표시 장치 및 이의 제조 방법 - Google Patents

유기 발광 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102324833B1
KR102324833B1 KR1020170155063A KR20170155063A KR102324833B1 KR 102324833 B1 KR102324833 B1 KR 102324833B1 KR 1020170155063 A KR1020170155063 A KR 1020170155063A KR 20170155063 A KR20170155063 A KR 20170155063A KR 102324833 B1 KR102324833 B1 KR 102324833B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
thickness
charge generation
disposed
Prior art date
Application number
KR1020170155063A
Other languages
English (en)
Other versions
KR20190057749A (ko
Inventor
이민규
이문기
감윤석
송기욱
김동혁
손유이
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170155063A priority Critical patent/KR102324833B1/ko
Publication of KR20190057749A publication Critical patent/KR20190057749A/ko
Application granted granted Critical
Publication of KR102324833B1 publication Critical patent/KR102324833B1/ko

Links

Images

Classifications

    • H01L51/5048—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H01L27/3246—
    • H01L27/3262—
    • H01L51/5036—
    • H01L51/5203—
    • H01L51/5237—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 유기 발광 표시 장치 및 이의 제조 방법에 관한 것이다. 본 발명의 유기 발광 표시 장치는 기판 상에 배치되는 박막 트랜지스터, 박막 트랜지스터 상에 배치되는 평탄화층, 평탄화층 상에 배치되고, 제1 홈부 및 제2 홈부를 포함하는 커버층, 제1 홈부 내에 배치되는 제1 전극, 커버층 상에 배치되는 복수의 뱅크, 제1 전극 및 복수의 뱅크를 덮도록 배치되는 유기층 및 유기층을 덮도록 배치되는 제2 전극을 포함하고, 유기층은 적어도 하나의 전하 생성층을 포함하고 적어도 하나의 전하 생성층의 중앙 영역은 커버층의 제1 홈부 내에 배치되어, 적어도 하나의 전하 생성층의 외곽 영역과 단락되어 서브 화소의 누설 전류를 차단하여 색빠짐 현상을 개선할 수 있다.

Description

유기 발광 표시 장치 및 이의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 유기 발광 표시 장치 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 색빠짐현상을 개선하는 유기 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
유기 발광 표시 장치는 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 유기 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암비(contrast ratio: CR)도 우수하여, 차세대 디스플레이로서 연구되고 있다.
유기 발광 표시 장치는 자체 발광형 표시 장치로서, 전자(electron) 주입을 위한 캐소드와 정공(hole) 주입을 위한 애노드로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 여기자(exciton)가 여기 상태로부터 기저 상태로 떨어질 때 발광하는 유기 발광 소자를 이용한 표시 장치이다.
유기 발광 표시 장치는 빛이 방출되는 방향에 따라서 상부 발광(Top Emission) 방식, 하부 발광(Bottom Emission) 방식 및 양면 발광(Dual Emission) 방식 등이 있고, 구동 방식에 따라서는 수동 매트릭스형(Passive Matrix)과 능동 매트릭스형(Active Matrix) 등으로 나누어진다.
고 해상도로 디스플레이가 발전하면서 단위 면적당 픽셀 개수가 증가하고, 높은 휘도가 요구되고 있다. 다만, 유기 발광 표시 장치의 발광 구조 상 단위 면적 전류에 한계가 있고, 인가 전류의 증가로 인한 유기 발광 소자의 신뢰성 저하 및 소비 전력이 증가하는 문제점이 있다.
이에, 유기 발광 소자의 효율과 수명 향상 및 소비 전력 저감을 위한 다양한 유기 발광 소자 구조가 제안되고 있다.
구체적으로, 하나의 스택(stack), 즉, 하나의 발광부를 적용하는 단일 스택의 유기 발광 소자 구조뿐만 아니라, 향상된 효율 및 수명 특성을 구현하기 위해 복수 개의 스택(stack), 즉, 복수의 발광부의 적층을 이용하는 멀티 스택(multi stack) 구조의 유기 발광 소자가 제안되고 있다.
이와 같이 복수의 발광부의 적층을 이용한 멀티 스택 구조의 유기 발광 소자의 경우, 전자와 정공의 재결합(recombination)을 통해서 발광이 일어나는 발광 영역이 복수의 발광부 각각에 위치한다. 따라서, 멀티 스택 구조의 유기 발광 소자는 종래 단일 스택 구조의 유기 발광 소자 대비 높은 효율을 나타낼 수 있다. 또한 저전류 구동이 가능하여 유기 발광 소자의 발광 수명을 향상시킬 수 있었다.
이러한 멀티 스택 구조의 유기 발광 소자의 경우, 복수의 발광부 사이에 전자와 정공의 공급을 위한 전하 생성층이 필수적으로 필요하다. 그리고, N형 전하 생성층에 리튬을 도핑하여, 전하 생성층의 수명 및 효율을 상승시킬 수 있었다.
그러나, 전하 생성층의 높은 농도의 리튬 도핑으로 인하여, 서브 화소의 발광을 위해 발광부에 흐르는 구동 전류가 해당 서브 화소에 인접한 다른 서브 화소에 누설되어, 해당 서브 화소는 타겟 휘도를 출력하지 못하고 인접 서브 화소가 비정상적으로 발광하는 색빠짐현상이 발생하였다.
본 발명이 해결하고자 하는 과제는 평탄화층 상에 복수의 홈부를 구비하는 커버층을 포함하여, 색빠짐현상이 개선된 유기 발광 표시 장치 및 이의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판 상에 배치되는 박막 트랜지스터, 박막 트랜지스터 상에 배치되는 평탄화층, 평탄화층 상에 배치되고, 제1 홈부 및 제2 홈부를 포함하는 커버층, 제1 홈부 내에 배치되는 제1 전극, 커버층 상에 배치되는 복수의 뱅크, 제1 전극 및 복수의 뱅크를 덮도록 배치되는 유기층 및 유기층을 덮도록 배치되는 제2 전극을 포함하고, 유기층은 적어도 하나의 전하 생성층을 포함하고 적어도 하나의 전하 생성층의 중앙 영역은 커버층의 제1 홈부 내에 배치되어, 적어도 하나의 전하 생성층의 외곽 영역과 단락되어 서브 화소의 누설 전류를 차단하여 색빠짐 현상을 개선할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판 상에 박막 트랜지스터를 형성하는 단계, 박막 트랜지스터를 포함하는 기판 전면에 패시베이션층 및 평탄화층을 형성하는 단계, 박막 트랜지스터와 연결되는 제1 전극을 형성하는 단계, 제1 전극을 포함하는 기판 전면에 커버층을 적층하는 단계, 커버층 상에 서로 이격된 복수의 뱅크를 형성하는 단계, 커버층을 식각하여, 제1 홈부 및 제2 홈부를 형성하는 단계 및 복수의 뱅크를 포함하는 기판 전면에 유기층 및 제2 전극을 적층하는 단계를 포함하고, 제1 홈부 및 제2 홈부 형성 단계에서 복수의 뱅크를 마스크로 이용하여 커버층을 식각하여, 서브 화소의 누설 전류를 차단하여 색빠짐 현상을 개선할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 제1 N형 전하 생성층 및 제2 N형 전하 생성층에 리튬 도핑농도를 높이더라도, 해당 서브 화소의 구동 전류가 인접 서브 화소에 누설되는 정도가 현저히 감소하여, 해당 서브 화소의 누설 전류로 인한 색빠짐 현상이 개선되게 된다.
또한 서브 화소의 누설 전류가 감소함으로써, 서브 화소의 유기 발광 소자에 타겟 구동 전류 인가하기 위한 전압 또한 감소하게 되어, 유기 발광 표시 장치의 소비 전력이 감소되게 된다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 서브 화소의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 소자의 구조를 개략적으로 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수의 서브 화소의 단면도이다.
도 4a 및 도 4b는 도 3에 도시된 X영역의 확대도이다.
도 5a 및 도 5b는 도 3에 도시된 Y영역의 확대도이다.
도 6은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 순서도이다.
도 7a 내지 7e는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 공정 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 서브 화소의 단면도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)는 기판(110), 박막 트랜지스터(120) 및 유기 발광 소자(ED)를 포함한다. 도 1에서는 설명의 편의를 위해 유기 발광 표시 장치(100)의 하나의 서브 화소에 대한 단면도만을 도시하였다.
기판(110)은 유기 발광 표시 장치(100)의 다양한 구성요소들을 지지한다. 기판(110)은 절연 물질로 이루어질 수 있고, 예를 들어, 기판(110)은 유리, 폴리이미드(PI) 등과 같은 플라스틱 물질로 이루어질 수 있다.
기판(110) 상에 버퍼층(111)이 배치된다. 버퍼층(111)은 버퍼층(111) 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110)으로부터 유출되는 알칼리 성분 등을 차단한다. 버퍼층(111)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있다. 다만, 버퍼층(111)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 박막 트랜지스터(120)의 구조 및 타입 등에 기초하여 생략될 수도 있다.
버퍼층(111) 상에 박막 트랜지스터(120)가 배치된다. 박막 트랜지스터(120)는 액티브층(121), 게이트 전극(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다. 박막 트랜지스터(120)는 구동 박막 트랜지스터이고, 게이트 전극(122)이 액티브층(121) 상에 배치되는 탑 게이트 구조의 박막 트랜지스터(120)이다. 도 1에서는 설명의 편의를 위해, 유기 발광 표시 장치(100)에 포함될 수 있는 다양한 박막 트랜지스터(120) 중 구동 박막 트랜지스터만을 도시하였으나, 스위칭 박막 트랜지스터 등과 같은 다른 박막 트랜지스터도 유기 발광 표시 장치(100)에 포함될 수 있다.
또한, 본 명세서에서는 박막 트랜지스터(120)가 코플래너(coplanar) 구조인 것으로 설명하였으나, 스태거드(staggered) 구조 등과 같은 다른 구조로 박막 트랜지스터가 구현될 수도 있다.
박막 트랜지스터(120)의 액티브층(121)이 버퍼층(111) 상에 배치되고, 액티브층(121)과 버퍼층(111) 상에 게이트 전극(122)과 액티브층(121)을 절연시키기 위한 게이트 절연층(112)이 배치된다.
액티브층(121)은 비정실 실리콘(amorphous silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 산화물(oxide) 반도체 또는 유기물(organic) 반도체 등으로 형성될 수 있다. 액티브층(121)을 산화물 반도체로 형성할 경우, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 등으로 형성할 수 있으나, 이에 제한되는 것은 아니다.
게이트 절연층(112)은 액티브층(121)과 게이트 전극(122)을 절연시킨다. 게이트 절연층(112)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
게이트 절연층(112)에는 소스 전극(123) 및 드레인 전극(124) 각각이 액티브층(121)에 컨택하기 위한 컨택홀이 형성된다. 도 1에서 설명의 편의를 위해 게이트 절연층(112)이 평탄화된 것으로 도시되었으나, 게이트 절연층(112)은 하부에 배치된 구성요소들의 형상을 따라 형성될 수 있다.
게이트 절연층(112) 상에 게이트 전극(122)이 배치된다. 게이트 전극(122)은 도전성 금속, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo) 등 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되는 것은 아니다. 한편, 게이트 전극(122)은 액티브층(121)과 중첩하도록 게이트 절연층(112) 상에 배치될 수 있다.
게이트 전극(122) 상에 게이트 전극(122)과 소스 전극(123) 및 드레인 전극(124)을 절연시키기 위한 층간 절연층(113)이 배치된다. 층간 절연층(113)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 층간 절연층(113)에는 소스 전극(123) 및 드레인 전극(124) 각각이 액티브층(121)에 컨택하기 위한 컨택홀이 형성될 수 있다. 도 1에서는 설명의 편의를 위해 층간 절연층(113)이 평탄화된 것으로 도시되었으나, 층간 절연층(113)은 하부에 배치된 구성요소들의 형상을 따라 형성될 수 있다.
층간 절연층(113) 상에는 소스 전극(123) 및 드레인 전극(124)이 배치된다. 소스 전극(123) 및 드레인 전극(124)은 도전성 금속, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo) 등 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되는 것은 아니다. 소스 전극(123) 및 드레인 전극(124) 각각은 컨택홀을 통해 액티브층(121)에 전기적으로 연결될 수 있다.
박막 트랜지스터(120) 상에 패시베이션층(114)이 배치될 수 있다. 패시베이션층(114)은 박막 트랜지스터(120)를 보호하기 위한 절연층이다. 패시베이션층(114)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 패시베이션층(114)은 유기 발광 소자(ED)의 제1 전극(130)이 박막 트랜지스터(120)와 연결되기 위한 컨택홀을 포함할 수 있다. 다만, 패시베이션층(114)은 반드시 필요한 구성요소는 아니며, 유기 발광 표시 장치(100)의 설계에 따라 생략될 수도 있다.
패시베이션층(114) 상에 컬러필터층(115)이 배치될 수 있다. 즉, 컬러필터층(115)은 유기 발광 소자(ED)의 발광 영역에 대응하는 위치에 배치되어 유기 발광 소자(ED)에서 배면으로 방출되는 백색광을 서브 화소의 색상에 맞추어 색변환한다. 구체적으로, 도1 에 도시된 서브 화소의 색상이 적색인 경우, 컬러필터층(115)은 적색 안료를 포함할 수 있고, 서브 화소의 색상이 녹색인 경우, 컬러필터층(115)은 녹색 안료를 포함할 수 있고, 서브 화소의 색상이 청색인 경우, 컬러필터층(115)은 청색 안료를 포함할 수 있다. 그리고, 서브 화소의 색상이 백색인 경우, 컬러필터층(115)을 삭제할 수 있다.
패시베이션층(114) 및 컬러필터층(115) 상에는 평탄화층(116)이 배치된다. 평탄화층(116)은 박막 트랜지스터(120) 상부를 평탄화하기 위한 절연층으로서, 유기물로 이루어질 수 있다. 평탄화층(116)은 박막 트랜지스터(120)의 상부를 평탄화하여, 유기 발광 소자(ED)가 보다 신뢰성 있게 형성될 수 있다. 평탄화층(116)에는 박막 트랜지스터(120)의 드레인 전극(124)을 노출시키기 위한 컨택홀이 형성된다.
평탄화층(116) 상에 제1 전극(130), 유기층(140), 제2 전극(150)을 포함하는 유기 발광 소자(ED), 복수의 홈부(UC)를 포함하는 커버층(117) 및 뱅크(118)가 배치된다.
평탄화층(116)상에 적어도 하나의 홈부(UC)를 포함하는 커버층(117)이 배치된다.
커버층(117)은 유기층(140)의 일부인 전하 생성층을 단락시키기 위해 역테이퍼 형태 또는 언더컷(under-cut) 형태 단면을 갖는 복수의 홈부(UC)를 포함하고, 누설 전류 차단을 위해 유기절연물질 또는 무기절연물질로 구성될 수 있으며, 무기절연물질은 Al2O3, ZrO2, HfO2, TiO2, ZnO, Y2O3, CeO2, Ta2O5, La2O5, Nb2O5, SiO2, SiNx, AlN 중 하나로 구성될 수 있고, 유기절연물질은 벤조사이클로부텐(BCB) 과 아크릴(Acryl)계 수지 등으로 구성될 수 있다.
이에 대한 자세한 내용은 도 3 내지 5b를 참조하여 후술한다.
커버층(117) 상의 홈부(UC)가 배치되지 않는 영역에 아일랜드 형태로 형성되는 복수의 뱅크(118)가 배치된다. 복수의 뱅크(118)는 서브 화소의 발광 영역을 정의한다. 즉 뱅크(118) 사이에 배치된 유기 발광 소자(ED)가 발광을 하므로, 복수의 뱅크(118) 사이의 영역을 발광 영역으로 정의할 수 있다. 그리고, 복수의 뱅크(118)는 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 다만, 뱅크(118)는 후술할 바와 같이 커버층(117)과 별개의 공정을 통해, 서로 다른 기능과 역할을 하므로, 커버층(117)과 뱅크(118)은 서로 다른 물질로 구성될 수 있다.
유기 발광 소자(ED)는 뱅크(118)에 의해 정의된 발광 영역에서 광을 발광한다. 즉, 유기 발광 소자(ED)의 제1 전극(130) 중 뱅크(118)에 의해 커버되지 않은 영역에서만 광이 발광될 수 있다.
제1 전극(130) 및 제2 전극(150) 사이에 유기층(140)이 배치된다. 유기층(140) 각각은 광을 발광하는 최소 발광 단위로, 유기층(140)에는 필요에 따라 다양한 유기층들이 포함될 수 있다. 예를 들면, 유기층(140) 각각은 유기 발광층(organic emitting layer, EML)과 적어도 하나의 정공 수송층 및 전자 수송층을 포함할 수 있다. 이때, 유기층(140)을 포함하는 유기 발광 소자(ED)는 백색광을 발광하기 위한 유기 발광 소자(ED)이다.
이하에서는 도 2를 참조하여 본 발명의 일 실시예에 따른 유기 발광 소자(ED)의 구조를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 소자의 구조를 개략적으로 나타내는 도면이다. 도 2를 참조하면, 유기 발광 소자(ED)는 제1 전극(130), 제2 전극(150) 및 유기층(140)을 포함한다.
제1 전극(130)은 유기층(140)으로 정공을 공급하는 전극이다. 즉, 제1 전극(130)은 유기층(140) 중 제1 발광부(141)로 정공을 공급하는 애노드이다. 제1 전극(130)은 일함수가 높은 투명 도전성 물질로 이루어질 수 있다. 예를 들어, 제1 전극(130)은 틴 옥사이드(Tin Oxide; TO), 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 인듐 징크 옥사이드(Indium Zinc Oxide; IZO), 인듐 틴 징크 옥사이드(Indium Zinc Tin Oxide; ITZO) 등과 같은 투명 도전성 물질로 이루어질 수 있으며, 이에 제한되지 않는다. 몇몇 실시예에서, 유기 발광 소자(ED)가 탑 에미션(top emission) 방식의 유기 발광 표시 장치(100)에 적용되는 경우, 제1 전극(130) 하부에 은(Ag) 또는 은 합금(Ag alloy)과 같은 반사성이 우수한 물질로 이루어지는 반사층이 배치될 수 있다.
제2 전극(150)은 유기층(140)로 전자를 공급하는 전극이다. 즉, 제2 전극(150)은 유기층(140) 중 제3 발광부(145)로 전자를 공급하는 캐소드이다. 제2 전극(150)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예를 들어, 제2 전극(150)은 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 등과 같은 불투명 도전성 금속 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있다. 예를 들어, 제2 전극(150)은 마그네슘과 은의 합금(Mg:Ag)으로 이루어질 수 있다. 또는, 제2 전극(150)은 TCO(Transparent Conductive Oxide), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide)와 금속성 물질인 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg) 등의 복수의 층으로 이루어질 수 있으며, 이에 제한되지 않는다.
유기 발광 소자(ED)가 탑 에미션 방식의 유기 발광 표시 장치(100)에 적용되는 경우, 제1 발광부(141), 제2 발광부(143) 및 제3 발광부(145)에서 발생된 광이 제2 전극(150)을 통과하여 외부로 출사될 수 있도록, 제2 전극(150)은 투명 또는 반투과 특성을 가질 수 있다.
제1 전극(130)과 제2 전극(150) 사이에 유기층(140)이 배치된다. 유기층(140)은 제1 전극(130) 및 제2 전극(150)으로부터 공급된 전자와 정공의 결합에 의해 광이 발광하는 영역이다. 유기층(140)은 제1 발광부(141), 제1 전하 생성층(142), 제2 발광부(143), 제2 전하 생성층(144) 및 제3 발광부(145)를 포함한다.
이때, 이웃하는 발광부(141, 143, 145) 사이에 전하 생성층(142, 144)이 배치되어 이웃하는 발광부(141, 143, 145)가 전하 생성층(142, 44)으로부터 전하를 공급받을 수 있다. 구체적으로, 제1 발광부(141) 및 제2 발광부(143) 사이에 제1 전하 생성층(142)이 배치되고, 제2 발광부(143) 및 제3 발광부(145) 사이에 제2 전하 생성층(144)이 배치된다. 그리고 제1 발광부(141), 제2 발광부(143) 및 제3 발광부(145)는 제1 전하 생성층(142) 및 제2 전하 생성층(144)으로부터 전하를 공급받을 수 있다.
이때, 유기층(140)에서 최종적으로 발광하는 광은 제1 발광부(141), 제2 발광부(143) 및 제3 발광부(145) 각각에서 발광되는 광이 혼합되어 구현될 수 있다. 따라서, 구현하고자 하는 광의 색에 따라 유기층(140) 내의 설계 또한 달라질 수 있다.
제1 발광부(141)는 제1 전극(130) 상에 배치되는 정공 주입층(Hole Injection Layer; HIL), 제1 정공 수송층(Hole Transport Layer; HTL1), 제1 유기 발광층(B-EML1) 및 제1 전자 수송층(Electron Transport Layer; ETL1)을 포함한다.
정공 주입층(HIL)은 제1 전극(130) 상에 배치된다. 정공 주입층(HIL)은 제1 전극(130)으로부터 제1 유기 발광층(B-EML1)으로 정공의 주입을 원활하게 하는 유기층이다. 정공 주입층(HIL)은, 예를 들어, HAT-CN(dipyrazino[2,3-f:2',3'-h]quinoxaline-2,3,6,7,10.11-hexacarbonitrile), CuPc(phthalocyanine), F4-TCNQ(2,3,5,6-tetrafluoro-7,7,8,8-tetracyano-quinodimethane), 및 NPD(N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine) 중 어느 하나 이상을 포함하는 물질로 이루어질 수 있으며, 이에 제한되지 않는다.
정공 주입층(HIL) 상에 제1 정공 수송층(HTL1)이 배치된다. 제1 정공 수송층(HTL1)은 정공 주입층(HIL)으로부터 제1 유기 발광층(B-EML1)으로 정공을 원활하게 전달하는 유기층이다. 제1 정공 수송층(HTL1)은, 예를 들어, NPD(N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis(phenyl)-benzidine), s-TAD(2,2',7,7'-tetrakis(N,N-dimethylamino)-9,9-spirofluorene) 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine) 중 어느 하나 이상을 포함하는 물질로 이루어질 수 있으며, 이에 제한되지 않는다.
제1 유기 발광층(B-EML1)에서는 제1 전극(130)을 통해 공급된 정공과 제2 전극(150)을 통해 공급된 전자들이 재결합되므로 여기자(exciton)가 생성된다. 그리고, 여기자가 생성되는 영역은 발광 영역(Emission Zone, Emission Area) 또는 재결합 영역(Recombination Zone)이라고 할 수 있다.
제1 유기 발광층(B-EML1)은 제1 정공 수송층(HTL1) 및 제1 전자 수송층(ETL1) 사이에 배치된다. 제1 유기 발광층(B-EML1)은 형광 발광층으로, 제1 발광부(141) 내에서 여기자(exciton)이 형성되는 지점에 배치되고, 특정 색의 광을 발광할 수 있는 물질을 포함한다. 이때, 제1 유기 발광층(B-EML1)은 청색 광을 발광할 수 있는 물질을 포함할 수 있다.
제1 유기 발광층(B-EML1)은 호스트-도펀트 시스템(Host-Dopant System) 즉, 큰 중량비를 차지하는 호스트 물질에 발광 도펀트 물질이 소량의 중량비를 차지하도록 도핑된 시스템을 가질 수 있다.
이때, 제1 유기 발광층(B-EML1)은 복수의 호스트 물질들을 포함하거나, 단일 호스트 물질을 포함할 수 있다. 복수의 호스트 물질 또는 단일 호스트 물질을 포함하는 제1 유기 발광층(B-EML1)에는 청색 형광 도펀트 물질이 도핑된다. 즉, 제1 유기 발광층(B-EML1)은 청색 발광층이고, 제1 유기 발광층(B-EML1)에서 발광하는 광의 파장의 범위는 440nm 내지 480nm일 수 있다.
청색 형광 도펀트 물질은 청색 광을 발광할 수 있는 물질이다. 청색 형광 도펀트 물질이 도핑된 제1 유기 발광층(B-EML1)에서 발광하는 광의 EL 스펙트럼은 청색 파장 영역에서 피크를 가지거나, 진청색에 해당하는 파장 영역에서 피크를 가지거나, 하늘색에 해당하는 파장 영역에서 피크를 가질 수 있다.
청색 형광 도펀트 물질은 아릴 아민계 화합물이 치환된 파이렌(pyrene) 계열, (4,6-F2ppy)2Irpic FIrPic(bis(3,5-difluoro-2-(2-pyridyl)phenyl-(2-carboxyprdidyl)iridium), Ir(ppy)3(factris(2-phenylpyridine)iridium)(tris(2-phenylpyridine)iridium)을 포함하는 이리듐(Ir) 리간드 착물, spiro-DPVBi, spiro-6P, spiro-BDAVBi(2,7-bis[4-(diphenylamino)styryl]-9,9'-spirofluorene), 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자중 어느 하나 이상을 포함하는 물질로 이루어질 수 있으며, 이에 제한되지 않는다.
제1 유기 발광층(B-EML1) 상에 제1 전자 수송층(ETL1)이 배치된다. 제1 전자 수송층(ETL1)은 후술하게 될, 제1 N형 전하 생성층(N-CGL1)으로부터 전자를 공급받는다. 제1 전자 수송층(ETL1)은 공급받은 전자를 제1 유기 발광층(B-EML1)으로 전달한다.
또한, 제1 전자 수송층(ETL1)은 정공 저지층(Hole Blocking Layer; HBL)과 같은 기능을 할 수 있다. 정공 저지층은 제1 유기 발광층(B-EML1)에서 재결합에 참여하지 못한 정공이 새어나가는 것을 방지할 수 있다.
제1 전자 수송층(ETL1)은, 예를 들어, Liq(8-hydroxyquinolinolato-lithium), PBD(2-(4-biphenyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole), TAZ(3-(4-biphenyl)4-phenyl-5-tert-butylphenyl-1,2,4-triazole), BCP(2,9-Dimethyl-4,7-diphenyl-1,10-phenanthroline) 및 BAlq(bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminium) 중에서 어느 하나 이상으로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 전자수송층은 유기 발광 표시 장치(100)의 구조나 특성에 따라 생략될 수도 있다.
한편, 제1 전하 생성층(142)은 제1 발광부(141) 및 제2 발광부(143) 사이에 배치된다. 제1 전하 생성층(142)은 제1 발광부(141) 및 제2 발광부(143)로 전하를 공급하여 제1 발광부(141)와 제2 발광부(143)에서 전하 균형을 조절한다.
제1 전하 생성층(142)은 제1 N형 전하 생성층(N-CGL1) 및 제1 P형 전하 생성층(P-CGL1)을 포함한다. 제1 N형 전하 생성층(N-CGL1)은 제1 전자 수송층(ETL1) 상에 배치되고, 제1 P형 전하 생성층(P-CGL1)은 제1 N형 전하 생성층(N-CGL1) 및 제2 정공 수송층(HTL2) 사이에 배치된다. 제1 전하 생성층(142)은 제1 N형 전하 생성층(N-CGL1) 및 제1 P형 전하 생성층(P-CGL1)을 포함하는 복수의 층으로 구성될 수 있으나, 이에 제한되지 않고 단일층으로 구성될 수도 있다.
제1 N형 전하 생성층(N-CGL1)은 제1 발광부(141)로 전자를 주입한다. 제1 N형 전하 생성층(N-CGL1)은 N형 도펀트 물질 및 N형 호스트 물질을 포함할 수 있다. N형 도펀트 물질은 주기율표 상의 제1 족 및 제2 족의 금속 또는 전자를 주입할 수 있는 유기물 또는 이들의 혼합물일 수 있다. 예를 들어, N형 도펀트 물질은 알칼리 금속 및 알칼리 토금속 중 어느 하나일 수 있다. 즉, N형 전하 생성층(131)은 리튬(Li), 나트륨(Na), 칼륨(K), 또는 세슘(Cs)과 같은 알칼리 금속, 또는 마그네슘(Mg), 스트론튬(Sr), 바륨(Ba), 또는 라듐(Ra)과 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있지만, 이에 제한되지 않는다. N형 호스트 물질은, 전자를 전달할 수 있는 물질, 예를 들어, Alq3(tris(8-hydroxyquinolino)aluminum), Liq(8-hydroxyquinolinolato-lithium), PBD(2-(4-biphenylyl)-5-(4-tert-butylphenyl)-1,3,4oxadiazole), TAZ(3-(4-biphenyl)4-phenyl-5-tert-butylphenyl-1,2,4-triazole), spiro-PBD, 및 BAlq(bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminium), SAlq, TPBi(2,2',2-(1,3,5-benzinetriyl)-tris(1-phenyl-1-H-benzimidazole), 옥사디아졸(oxadiazole), 트리아졸(triazole), 페난트롤린(phenanthroline), 벤족사졸(benzoxazole) 또는 벤즈티아졸(benzthiazole)중 어느 하나 이상으로 이루어질 수 있으며, 이에 제한되지 않는다.
제1 P형 전하 생성층(P-CGL1)은 제2 발광부(143)로 정공을 주입한다. 제1 P형 전하 생성층(P-CGL1)은 P형 도펀트 물질 및 P형 호스트 물질을 포함할 수 있다. P형 도펀트 물질은 금속 산화물, 테트라플루오로-테트라시아노퀴노디메탄(F4-TCNQ), HAT-CN(Hexaazatriphenylene-hexacarbonitrile), 헥사아자트리페닐렌 등과 같은 유기물 또는 V2O5, MoOx, WO3 등과 같은 금속 물질로 이루어질 수 있지만, 이에 제한되지 않는다. P형 호스트 물질은, 정공을 전달할 수 있는 물질, 예를 들어, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)(N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine) 및 MTDATA(4,4',4-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine) 중 어느 하나 이상을 포함하는 물질로 이루어질 수 있으며, 이에 제한되지 않는다.
제2 발광부(143)는 제1 전하 생성층(142) 상에 배치된다. 제2 발광부(143)는 제2 정공 수송층(HTL2), 제2 유기 발광층(R-EML), 제3 유기 발광층(YG-EML) 및 제2 전자 수송층(ETL2)을 포함한다.
제2 정공 수송층(HTL2)은 제1 전하 생성층(142)의 제1 P형 전하 생성층(P-CGL1) 상에 배치된다. 제2 정공 수송층(HTL2)은 제1 P형 전하 생성층(P-CGL1)으로부터 제2 유기 발광층(R-EML) 및 제3 유기 발광층(YG-EML)으로 정공을 원활하게 전달하는 유기층이다. 제2 정공 수송층(HTL2)은 앞서 설명한 제1 발광부(141)의 제1 정공 수송층(HTL1)와 실질적으로 동일하므로, 중복 설명을 생략한다.
제3 유기 발광층(YG-EML) 상에 제2 전자 수송층(ETL2)이 배치된다. 제2 전자 수송층(ETL2)은 후술하게 될, 제2 N형 전하 생성층(N-CGL2)으로부터 전자를 공급받는다. 제2 전자 수송층(ETL2)은 공급받은 전자를, 제2 유기 발광층(R-EML) 및 제3 유기 발광층(YG-EML)으로 전달한다. 제2 전자 수송층(ETL2)은 앞서 설명한 제1 발광부(141)의 제1 전자 수송층(ETL1)과 실질적으로 동일하므로 중복 설명을 생략한다
제2 유기 발광층(R-EML) 및 제3 유기 발광층(YG-EML)은 제2 정공 수송층(HTL2) 및 제2 전자 수송층(ETL2) 사이에 배치된다. 제2 유기 발광층(R-EML) 및 제3 유기 발광층(YG-EML)은 인광 발광층으로, 제2 발광부(143) 내에서 여기자가 형성되는 지점에 배치되고, 특정 색의 광을 발광할 수 있는 물질을 포함한다. 이때, 제2 유기 발광층(R-EML)은 적색 광을 발광할 수 있는 물질을 포함하고, 제3 유기 발광층(YG-EML)은 황녹색 광을 발광할 수 있는 물질을 포함할 수 있다.
제2 유기 발광층(R-EML) 및 제3 유기 발광층(YG-EML)은 제1 유기 발광층(B-EML1)과 마찬가지로 호스트-도펀트 시스템을 가질 수 있다.
이때, 제2 유기 발광층(R-EML) 및 제3 유기 발광층(YG-EML) 각각은 두 개 이상의 호스트가 혼합된 혼합 호스트(mixed Host)와 적어도 하나의 도펀트를 포함할 수 있다. 그리고 혼합 호스트는 정공 타입 호스트(Hole-type Host) 및 전자 타입 호스트(Electron-type Host)를 포함할 수 있다. 혼합 호스트로 구성할 경우, 유기 발광층 내에서 호스트가 균일하게 증착될 수 있으므로, 유기 발광층의 효율이 향상될 수 있는 효과가 있다.
제2 유기 발광층(R-EML)은 인광 발광층으로, 제1 정공 타입 호스트 및 제1 전자 타입 호스트를 포함할 수 있고, 제2 유기 발광층(R-EML)에는 적색 인광 도펀트 물질이 도핑된다. 즉, 제2 유기 발광층(R-EML)은 적색 발광층일 수 있고, 제2 유기 발광층(R-EML)에서 발광하는 광의 파장의 범위는 600nm 내지 650nm일 수 있다.
적색 인광 도펀트 물질은 적색 광을 발광할 수 있는 물질이다. 적색 인광 도펀트 물질이 도핑된 제2 유기 발광층(R-EML)에서 발광하는 광의 EL 스펙트럼은 적색 파장 영역에서만 피크를 가질 수 있다.
적색 인광 도펀트 물질은 Ir(ppy)3(fac tris(2-phenylpyridine)iridium)(tris(2- phenylpyridine)iridium), PIQIr(acac)(bis(1-phenylisoquinoline) acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline) acetylacetonate iridium), PQIr(tris(1-phenylquinoline) iridium) Ir(piq)3(tris(1-phenylisoquinoline)iridium), Ir(piq)2(acac)(bis(1-phenylisoquinoline)(acetylacetonate)iridium)을 포함하는 이리듐(Ir) 리간드 착물, PtOEP(octaethylporphyrinporphine platinum) PBD:Eu(DBM)3(Phen) 또는 Perylene 중 어느 하나 이상을 포함하는 물질로 이루어질 수 있으며, 이에 제한되지 않는다.
제2 유기 발광층(R-EML) 상에 제3 유기 발광층(YG-EML)이 배치된다. 제3 유기 발광층(YG-EML) 각각은 동일한 제2 정공 타입 호스트 및 제2 전자 타입 호스트를 포함한다.
제3 유기 발광층(YG-EML)은 인광 발광층으로, 황녹색 인광 도펀트 물질이 도핑된다. 즉, 제3 유기 발광층(YG-EML)은 황녹색 발광층일 수 있고, 제3 유기 발광층(YG-EML)에서 발광하는 광의 파장의 범위는 510nm 내지 590nm일 수 있다.
황녹색 인광 도펀트 물질은 황녹색 영역 파장의 광을 발광할 수 있는 물질로서, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)(tris(2-phenylpyridine)iridium)을 포함하는 이리듐(Ir) 리간드 착물, 또는 Alq3(tris(8-hydroxyquinolino)aluminum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 물질로 이루어질 수 있으며, 이에 제한되지 않는다.
제2 전하 생성층(144)은 제2 발광부(143) 및 제3 발광부(145) 사이에 배치된다. 제2 전하 생성층(144)은 제2 N형 전하 생성층(N-CGL2) 및 제2 P형 전하 생성층(P-CGL2)을 포함한다. 제2 N형 전하 생성층(N-CGL2)은 제2 전자 수송층(ETL2) 상에 배치되고, 제2 P형 전하 생성층(P-CGL2)은 제2 N형 전하 생성층(N-CGL2) 및 제3 정공 수송층(HTL3) 사이에 배치된다. 한편, 제2 전하 생성층(144)은 앞서 설명한 제1 전하 생성층(142)과 실질적으로 동일하나 배치만 다른 것으로 중복 설명을 생략한다.
제3 발광부(145)는 제2 전하 생성층(144) 상에 배치된다. 제3 발광부(145)는 제3 정공 수송층(HTL3), 제4 유기 발광층(B-EML2) 및 제3 전자 수송층(ETL3)을 포함한다.
제3 정공 수송층(HTL3)은 제2 전하 생성층(144)의 제2 P형 전하 생성층(P-CGL2) 상에 배치된다. 제3 정공 수송층(HTL3)은 제2 P형 전하 생성층(P-CGL2)으로부터 제4 유기 발광층(B-EML2)으로 정공을 원활하게 전달하는 유기층이다. 제3 정공 수송층(HTL3)은 앞서 설명한 제1 발광부(141)의 제1 정공 수송층(HTL1)과 실질적으로 동일하므로, 중복 설명을 생략한다.
제4 유기 발광층(B-EML2) 상에 제3 전자 수송층(ETL3)이 배치된다. 제3 전자 수송층(ETL3)은 제2 전극(150)으로부터 전자를 공급받는다. 제3 전자 수송층(ETL3)은 공급받은 전자를 제4 유기 발광층(B-EML2)으로 전달한다. 제3 전자 수송층(ETL3)은 앞서 설명한 제1 발광부(141)의 제1 전자 수송층(ETL1)과 실질적으로 동일하므로 중복 설명을 생략한다.
제4 유기 발광층(B-EML2)은 제3 정공 수송층(HTL3) 및 제3 전자 수송층(ETL3) 사이에 배치된다. 제4 유기 발광층(B-EML2)은 제3 발광부(145) 내에서 여기자가 형성되는 지점에 배치되고, 특정 색의 광을 발광할 수 있는 물질을 포함한다. 이때, 제4 유기 발광층(B-EML2)은 청색 광을 발광할 수 있는 물질을 포함할 수 있다.
제4 유기 발광층(B-EML2)은 호스트-도펀트 시스템, 즉, 큰 중량비를 차지하는 호스트 물질에 발광 도펀트 물질이 소량의 중량비를 차지하도록 도핑된 시스템을 가질 수 있다.
이때, 제4 유기 발광층(B-EML2)은 복수의 호스트 물질들을 포함하거나, 단일 호스트 물질을 포함할 수 있다. 복수의 호스트 물질 또는 단일 호스트 물질을 포함하는 제4 유기 발광층(B-EML2)에는 청색 형광 도펀트 물질이 도핑된다. 즉, 제4 유기 발광층(B-EML2)은 청색 발광층일 수 있고, 제1 유기 발광층(B-EML1)에서 발광하는 광의 파장의 범위는 440nm 내지 480nm일 수 있다. 청색 형광 도펀트 물질은 앞서 제1 유기 발광층(B-EML1)의 청색 도펀트 물질과 실질적으로 동일하므로 중복 설명을 생략한다.
본 발명의 일 실시예에 따른 유기 발광 소자(ED)는 제1 발광부(141), 제2 발광부(143) 및 제3 발광부(145)가 적층되어 이루어지는 3 스택(stack) 구조를 갖는 유기 발광 소자(ED)이다. 또한, 제1 발광부(141) 및 제3 발광부(145)는 형광 발광부로 청색 광을 발광하고, 제2 발광부(143)는 인광 발광부로 적색 광 및 황녹색 광을 발광하므로 본 발명의 일 실시예에 따른 유기 발광 소자(ED)는 백색을 발광하는 유기 발광 소자(ED)일 수 있다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수의 서브 화소의 단면도이다.
설명의 편의를 위해, 도 3의 좌측에 형성된 박막 트랜지스터(120) 및 유기 발광 소자(ED)를 포함하는 서브 화소를 제1 서브 화소(SP1)로 정의하고, 우측에 형성된 박막 트랜지스터(120) 및 유기 발광 소자(ED)를 포함하는 서브 화소를 제2 서브 화소(SP2)로 정의한다.
제1 서브 화소(SP1)에는 컬러필터층(115)이 구비되고, 제2 서브 화소(SP2)에는 컬러필터층(115)이 구비되지 않으므로, 제1 서브 화소(SP1)는 유색의 서브 화소 즉, 적색, 녹색 및 청색의 서브 화소 일 수 있고, 제2 서브 화소(SP2)는 백색의 서브 화소 일 수 있다.
그리고, 커버층(117)은 복수의 홈부(UC)를 포함한다. 구체적으로, 커버층(117)은 서브 화소(SP1, SP2)에 배치되는 제1 홈부(UC1) 및 서브 화소(SP1, SP2)의 사이 영역에 배치되는 제2 홈부(UC2)를 포함한다. 즉, 커버층(117)의 제1 홈부(UC1)와 제2 홈부(UC2)는 서로 번갈아가며 배치된다.
서브 화소(SP1, SP2)에 배치되는 제1 홈부(UC1) 내에는 제1 전극(130) 및 유기층(140)의 일부가 배치되고, 서브 화소(SP1, SP2) 사이에 배치되는 제2 홈부(UC2) 내에는 유기층(140)의 일부만 배치된다.
제1 홈부(UC1)와 유기층의 관계에서 대해서 도 4a 및 도 4b를 참조하여 이하 설명한다.
도 4a 및 도 4b는 도 3에 도시된 X영역의 확대도이다.
도 4a에 도시된 바와 같이, 제1 홈부(UC1)의 하면의 폭(Wb)보다 제1 홈부(UC1)의 상면의 폭(Wt)이 좁다. 다시 말하면, 단위 길이당 제1 홈부(UC1)의 하면의 폭(Wb)보다 제1 홈부(UC1)의 상면의 폭(Wt)이 좁으므로, 제1 홈부(UC1)의 하면의 면적이 제1 홈부(UC1)의 상면의 면적보다 넓다. 즉, 제1 홈부(UC1)의 단면은 역테이퍼 형상일 수 있고, 다른 표현으로는 언더컷 형상일 수 있다.
그리고, 제1 홈부(UC1)의 깊이(h1)는 제1 전극(130)의 두께, 제1 발광부(141)의 두께 및 제1 전하 생성층(142)의 두께의 합보다는 깊고, 제1 전극(130)의 두께, 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께 및 제2 발광부(143)의 두께의 합보다는 얕다.
이로써, 언더컷 형상의 제1 홈부(UC1) 내부에는 제1 전극(130)이 배치될 수 있고, 외부와 단락된 제1 발광부(141)의 일 영역(141a)이 배치될 수 있고, 외부와 단락된 제1 전하 생성층(142)의 제1 중앙 영역(142a)이 배치될 수 있다.
즉, 제1 발광부(141)와 제1 전하 생성층(142)이 외부와 단락되어, 제1 발광부(141)는 일 영역(141a) 및 타 영역(141b)으로 물리적으로 분리될 수 있고, 제1 전하 생성층(142) 또한 제1 중앙 영역(142a) 및 제1 외곽 영역(142b)으로 물리적으로 분리될 수 있다.
이렇게, 언더컷 형상의 제1 홈부(UC1)로 인해, 제1 전하 생성층(142) 중 리튬 도핑된 제1 N형 전하 생성층(N-CGL1)이 단락되게 된다. 따라서, 발광 효율 및 수명을 상승시키기 위해 제1 N형 전하 생성층(N-CGL1)에 리튬 도핑농도를 높이더라도, 제1 N형 전하 생성층(N-CGL1) 자체가 단락되어, 해당 서브 화소의 구동 전류가 인접 서브 화소에 누설되는 정도가 현저히 감소하여, 해당 서브 화소의 누설 전류로 인한 색빠짐 현상이 개선되게 된다.
도 4b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제1 홈부(UC1)는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제1 홈부(UC1)와 형태는 동일하나 그 깊이(h1)만 깊어질 수 있다.
구체적으로, 제1 홈부(UC1)의 깊이(h1)는 제1 전극(130)의 두께, 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께, 제2 발광부(143)의 두께 및 제2 전하 생성층(144)의 두께의 합보다는 깊고, 제1 전극(130)의 두께, 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께, 제2 발광부(143)의 두께, 제2 전하 생성층(144) 및 제3 발광부(145)의 두께의 합보다는 얕다.
이로써, 언더컷 형상의 제1 홈부(UC1) 내부에는 제1 전극(130)이 배치될 수 있고, 외부와 단락된 제1 발광부(141)의 일 영역(141a)이 배치될 수 있고, 외부와 단락된 제1 전하 생성층(142)의 제1 중앙 영역(142a)이 배치될 수 있고, 외부와 단락된 제2 발광부(143)의 일 영역(143a)이 배치될 수 있고, 외부와 단락된 제2 전하 생성층(144)의 제2 중앙 영역(144a)이 배치될 수 있다.
즉, 제1 발광부(141), 제1 전하 생성층(142), 제2 발광부(143) 및 제2 전하 생성층(144)이 외부와 단락된다. 다시 말하면, 제1 발광부(141)는 일 영역(141a) 및 타 영역(141b)으로 물리적으로 분리될 수 있고, 제1 전하 생성층(142) 또한 제1 중앙 영역(142a) 및 제2 외곽 영역(142b)으로 물리적으로 분리될 수 있고, 제2 발광부(143) 또한 일 영역(143a) 및 타 영역(143b)으로 물리적으로 분리될 수 있고, 제2 전하 생성층(144) 또한 제2 중앙 영역(144a) 및 제2 외곽 영역(144b)으로 물리적으로 분리될 수 있다.
이렇게, 언더컷 형상의 제1 홈부(UC1)로 인해, 제1 전하 생성층(142) 및 제2 전하 생성층(144) 중 리튬 도핑된 제1 N형 전하 생성층(N-CGL1) 및 제2 N형 전하 생성층(N-CGL2)이 단락되게 된다.
즉, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 비해, 제2 N형 전하 생성층(N-CGL2)도 단락되게 된다.
따라서, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 제1 N형 전하 생성층(N-CGL1) 및 제2 N형 전하 생성층(N-CGL2) 모두를 단락 시키기 때문에, 해당 서브 화소에서 누설전류가 흐를 수 있는 경로를 모두 차단시킨다. 이에, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 보다 효과적으로 색빠짐 현상이 개선되게 된다.
제2 홈부(UC1)와 유기층의 관계에서 대해서 도 4a 및 도 4b를 참조하여 이하 설명한다.
도 5a 및 도 5b는 도 3에 도시된 Y영역의 확대도이다.
도 5a에 도시된 바와 같이, 제1 홈부(UC1)의 단면과 같이, 제2 홈부(UC2)의 하면의 폭(Wb)보다 제2 홈부(UC2)의 상면의 폭(Wt)이 좁다. 다시 말하면, 단위 길이당 제2 홈부(UC2)의 하면의 폭(Wb)보다 제2 홈부(UC2)의 상면의 폭(Wt)이 좁으므로, 제2 홈부(UC2)의 하면의 면적이 제2 홈부(UC2)의 상면의 면적보다 넓다. 즉, 제2 홈부(UC2)의 단면은 역테이퍼 형상일 수 있고, 다른 표현으로는 언더컷 형상일 수 있다.
그리고, 제2 홈부(UC2)의 깊이(h2)는 제1 발광부(141)의 두께 및 제1 전하 생성층(142)의 두께의 합보다는 깊고, 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께 및 제2 발광부(143)의 두께의 합보다는 얕다.
이로써, 언더컷 형상의 제2 홈부(UC2) 내부에는 외부와 단락된 제1 발광부(141)의 일 영역(141a)이 배치될 수 있고, 외부와 단락된 제1 전하 생성층(142)의 제1 중앙 영역(142a)이 배치될 수 있다.
즉, 제1 발광부(141)와 제1 전하 생성층(142)이 외부와 단락되어, 제1 발광부(141)는 일 영역(141a) 및 타 영역(141b)으로 물리적으로 분리될 수 있고, 제1 전하 생성층(142) 또한 제1 중앙 영역(142a) 및 제1 외곽 영역(142b)으로 물리적으로 분리될 수 있다.
이렇게, 언더컷 형상의 제2 홈부(UC2)이 추가로 형성됨으로써, 제1 전하 생성층(142) 중 리튬 도핑된 제1 N형 전하 생성층(N-CGL1)이 보다 많이 단락되게 된다. 따라서, 발광 효율 및 수명을 상승시키기 위해 제1 N형 전하 생성층(N-CGL1)에 리튬 도핑농도를 높이더라도, 제1 N형 전하 생성층(N-CGL1) 자체가 단락되어, 해당 서브 화소의 구동 전류가 인접 서브 화소에 누설되는 정도가 현저히 감소하여, 해당 서브 화소의 누설 전류로 인한 색빠짐 현상이 개선되게 된다.
도 5b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제2 홈부(UC2)는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제2 홈부(UC2)와 형태는 동일하나 그 깊이(h2)만 깊어질 수 있다.
구체적으로, 제2 홈부(UC2)의 깊이(h2)는 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께, 제2 발광부(143)의 두께 및 제2 전하 생성층(144)의 두께의 합보다는 깊고, 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께, 제2 발광부(143)의 두께, 제2 전하 생성층(144) 및 제3 발광부(145)의 두께의 합보다는 얕다.
이로써, 언더컷 형상의 제2 홈부(UC2) 내부에는 외부와 단락된 제1 발광부(141)의 일 영역(141a)이 배치될 수 있고, 외부와 단락된 제1 전하 생성층(142)의 제1 중앙 영역(142a)이 배치될 수 있고, 외부와 단락된 제2 발광부(143)의 일 영역(143a)이 배치될 수 있고, 외부와 단락된 제2 전하 생성층(144)의 제2 중앙 영역(144a)이 배치될 수 있다.
즉, 제1 발광부(141), 제1 전하 생성층(142), 제2 발광부(143) 및 제2 전하 생성층(144)이 외부와 단락된다. 다시 말하면, 제1 발광부(141)는 일 영역(141a) 및 타 영역(141b)으로 물리적으로 분리될 수 있고, 제1 전하 생성층(142) 또한 제1 중앙 영역(142a) 및 제2 외곽 영역(142b)으로 물리적으로 분리될 수 있고, 제2 발광부(143) 또한 일 영역(143a) 및 타 영역(143b)으로 물리적으로 분리될 수 있고, 제2 전하 생성층(144) 또한 제2 중앙 영역(144a) 및 제2 외곽 영역(144b)으로 물리적으로 분리될 수 있다.
이렇게, 언더컷 형상의 제2 홈부(UC2)로 인해, 제1 전하 생성층(142) 및 제2 전하 생성층(144) 중 리튬 도핑된 제1 N형 전하 생성층(N-CGL1) 및 제2 N형 전하 생성층(N-CGL2)이 단락되게 된다.
즉, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 비해, 제2 N형 전하 생성층(N-CGL2)도 단락되게 된다.
따라서, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 제1 N형 전하 생성층(N-CGL1) 및 제2 N형 전하 생성층(N-CGL2) 모두를 단락 시키기 때문에, 해당 서브 화소에서 누설전류가 흐를 수 있는 경로를 모두 차단시킨다. 이에, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 보다 효과적으로 색빠짐 현상이 개선되게 된다.
또한 서브 화소의 누설 전류가 감소함으로써, 서브 화소의 유기 발광 소자에 타겟 구동 전류 인가하기 위한 전압 또한 감소하게 되어, 유기 발광 표시 장치의 소비 전력이 감소되게 된다.
이하에서는 도 6 내지 6e를 참조하여, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명한다.
도 6은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 순서도이다.
도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법(S100)은 박막 트랜지스터 형성 단계(S110), 패시베이션층 및 평탄화층 형성 단계(S120), 제1 전극 형성 단계(S130), 커버층 적층 단계(S140), 뱅크 형성 단계(S150), 제1 홈부 및 제2 홈부 형성 단계(S160) 및 유기층 및 제2 전극 적층 단계(S170)를 포함한다.
이하, 설명하는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법(S100)에서 적층 방법은 통상의 금속유기화학증착(Metal Organic Chemical VaporDeposition, MOCVD) 방법뿐만 아니라, MBE(Molecular Beam Epitaxy), PECVD(Plasma Enhanced Chemical Vapor Deposion), VPE(Vapor Phase Epitaxy)등의 방법을 통해서 구현될 수 있다.
도 7a 내지 7e는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 공정 단면도이다.
박막 트랜지스터 형성 단계(S110)는 기판(110)상에 버퍼층(111) 및 박막 트랜지스터(120)를 형성하는 단계이다.
먼저 기판(110) 전면에 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중층을 적층하여, 버퍼층(111)을 형성한다. 다만, 버퍼층(111)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 박막 트랜지스터(120)의 구조 및 타입 등에 기초하여 생략될 수도 있다.
다음으로, 버퍼층(111)을 포함하는 기판(110) 전면에 액티브층(121)을 형성하고, 액티브층(121) 및 버퍼층(111)을 포함하는 기판(110) 전면에 게이트 절연막(112)을 적층하고, 게이트 절연막(112) 상에 액티브층(121)과 중첩되도록 게이트 전극(122)를 형성한다. 그리고, 게이트 전극(122) 및 게이트 절연막(112)를 포함하는 기판(110) 전면에 층간 절연층(113)을 적층하고, 게이트 절연막(112)과 층간 절연막(113)에 복수의 컨택홀을 형성하고, 층간 절연층(113)상에 복수의 컨택홀을 통해 연결되는 소스 전극(123) 및 드레인 전극(124)를 형성한다.
여기서, 게이트 절연막(112) 및 층간 절연막(113)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
그리고, 박막 트랜지스터(120)의 게이트 전극(122), 소스 전극(123) 및 드레인 전극(124)은 도전성 금속, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo) 등 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
그리고, 박막 트랜지스터(120)의 액티브층(121)은 비정실 실리콘(amorphous silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 산화물(oxide) 반도체 또는 유기물(organic) 반도체 등으로 형성될 수 있다. 액티브층(121)을 산화물 반도체로 형성할 경우, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 등으로 형성할 수 있으나, 이에 제한되는 것은 아니다.
패시베이션층 및 평탄화층 형성 단계(S120)에서는 박막 트랜지스터(120)가 형성된 기판 전면에 패시베이션층(114) 및 평탄화층(116)을 적층하고, 필요에 따라, 패시베이션층(114)과 평탄화층(116) 사이에 전술한 컬러필터층(150)을 추가로 형성할 수 있다.
여기서 패시베이션층(114) 및 평탄화층(116)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 전극 형성 단계(S130)에서는 도 5a에 도시된 바와 같이, 패시베이션층(114)과 평탄화층(116)에 박막 트랜지스터(120)의 드레인 전극(124)이 노출되도록 콘택홀을 형성하고, 평탄화층(116)상에 콘택홀을 통해 박막 트랜지스터(120)의 드레인 전극(124)과 연결되는 제1 전극(130)을 형성한다.
제1 전극(130)은 일함수가 높은 투명 도전성 물질로 이루어질 수 있다. 예를 들어, 제1 전극(130)은 틴 옥사이드(Tin Oxide; TO), 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 인듐 징크 옥사이드(Indium Zinc Oxide; IZO), 인듐 틴 징크 옥사이드(Indium Zinc Tin Oxide; ITZO) 등과 같은 투명 도전성 물질로 이루어질 수 있으며, 이에 제한되지 않는다.
커버층 적층 단계(S140)에서는 도 5b에 도시된 바와 같이, 제1 전극(130) 및 평탄화층(116)을 포함한 기판(110) 전면에 커버층(117)을 전체적으로 형성한다.
커버층(117)은 유기절연물질 또는 무기절연물질로 구성될 수 있으며, 무기절연물질은 Al2O3, ZrO2, HfO2, TiO2, ZnO, Y2O3, CeO2, Ta2O5, La2O5, Nb2O5, SiO2, SiNx, AlN 중 하나로 구성될 수 있고, 유기절연물질은 벤조사이클로부텐(BCB) 과 아크릴(Acryl)계 수지 등으로 구성될 수 있다.
뱅크 형성 단계(S150)에서는 도 5c에 도시된 바와 같이, 커버층(117) 상에 서로 이격되어 있는 아일랜드 형태로 복수의 뱅크(S150)를 형성할 수 있다.
구체적으로, 복수의 뱅크(118)는 제1 전극(130)과 중첩되지 않도록, 커버층(117) 상에 형성될 수 있고, 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 홈부 및 제2 홈부 형성 단계(S160)에서는 복수의 뱅크(118)를 마스크로 이용하여 커버층(117)을 식각함으로써, 제1 홈부(UC1) 및 제2 홈부(UC2)를 형성한다.
도 5d에 도시된 바와 같이, 복수의 뱅크(118)를 마스크로 이용하여 식각함으로써, 뱅크(118)가 형성되지 않는 부분의 커버층(117)을 식각하여, 제1 홈부(UC1) 및 제2 홈부(UC2)를 형성한다.
구체적으로, 복수의 뱅크는(118)는 제 1 전극(130)과 중첩되지 않도록 형성되므로, 커버층(117)중 제 1 전극(130)과 중첩되는 부분이 모두 식각되어, 제1 홈부(UC1)에 의해 제1 전극(130)이 노출된다. 그리고, 그 이외의 복수의 뱅크(118)가 형성되지 않는 부분도 일정 깊이로 식각되어, 제1 홈부(UC2)가 형성된다.
그리고, 제1 홈부 및 제2 홈부 형성 단계(S160)에서는 모든 방향으로 식각되는 등방성 식각이 되는 습식 식각이 이루어질 수 있다. 등방성 식각으로 인해, 제1 홈부(UC1) 및 제2 홈부(UC2)의 깊이가 깊어 질수록, 식각 면적이 넓게 된다.
따라서, 도 4a 내지 도 5b에 도시된 바와 같이, 제1 홈부(UC1) 및 제2 홈부(UC2)의 하면의 폭(Wb)보다 제1 홈부(UC1) 및 제2 홈부(UC2)의 상면의 폭(Wt)이 좁으므로, 제1 홈부(UC1) 및 제2 홈부(UC2)의 하면의 면적이 제1 홈부(UC1) 및 제2 홈부(UC2)의 상면의 면적보다 넓다. 즉, 제1 홈부(UC1) 및 제2 홈부(UC2)의 단면은 역테이퍼 형상일 수 있고, 다른 표현으로는 언더컷 형상일 수 있다.
그리고 도 4a 및 5a에 도시된 바와 같이, 제1 홈부 및 제2 홈부 형성 단계(S160)에서는, 제1 홈부(UC1)의 깊이(h1)는 제1 전극(130)의 두께, 제1 발광부(141)의 두께 및 제1 전하 생성층(142)의 두께의 합보다는 깊고, 제1 전극(130)의 두께, 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께 및 제2 발광부(143)의 두께의 합보다는 얕게 식각될 수 있다.
그리고, 제2 홈부(UC2)의 깊이(h2)는 제1 발광부(141)의 두께 및 제1 전하 생성층(142)의 두께의 합보다는 깊고, 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께 및 제2 발광부(143)의 두께의 합보다는 얕게 식각될 수 있다.
다른 실시예로서, 도 4b 및 5b에 도시된 바와 같이, 제1 홈부 및 제2 홈부 형성 단계(S160)에서는 제1 홈부(UC1)의 깊이(h1)는 제1 전극(130)의 두께, 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께, 제2 발광부(143)의 두께 및 제2 전하 생성층(144)의 두께의 합보다는 깊고, 제1 전극(130)의 두께, 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께, 제2 발광부(143)의 두께, 제2 전하 생성층(144) 및 제3 발광부(145)의 두께의 합보다는 얕게 식각될 수 있다.
제2 홈부(UC2)의 깊이(h2)는 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께, 제2 발광부(143)의 두께 및 제2 전하 생성층(144)의 두께의 합보다는 깊고, 제1 발광부(141)의 두께, 제1 전하 생성층(142)의 두께, 제2 발광부(143)의 두께, 제2 전하 생성층(144) 및 제3 발광부(145)의 두께의 합보다는 얕게 식각될 수 있다.
유기층 및 제2 전극 적층 단계(S170)에서는 도 5e 및 도 2에 도시된 바와 같이, 제1 전극(130)을 포함한 기판(110) 전면에 제1 발광부(141), 제1 전하 생성층(142), 제2 발광부(143), 제2 전하 생성층(144) 및 제3 발광부(145)를 순차적으로 적층하고, 유기층(140)을 포함한 기판(110) 전면에 제2 전극(150)을 적층한다.
제1 발광부(141), 제2 발광부(143) 및 제3 발광부(145)가 적층되어 이루어지는 3 스택(stack) 구조의 유기층(140) 에 대한 설명은 도 2를 참조하여 이미 전술하였으므로, 중복 설명은 생략한다.
제2 전극(150)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예를 들어, 제2 전극(150)은 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 등과 같은 불투명 도전성 금속 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있다. 예를 들어, 제2 전극(150)은 마그네슘과 은의 합금(Mg:Ag)으로 이루어질 수 있다. 또는, 제2 전극(150)은 TCO(Transparent Conductive Oxide), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide)와 금속성 물질인 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg) 등의 복수의 층으로 이루어질 수 있으며, 이에 제한되지 않는다.
이렇게, 언더컷 형상으로 커버층(117)에 제1 홈부(UC1) 및 제2 홈부(UC2)를 식각함으로써, 제1 전하 생성층(142) 중 리튬 도핑된 제1 N형 전하 생성층(N-CGL1) 및 제2 전하 생성층(144) 중 리튬 도핑된 제2 N형 전하 생성층(N-CGL2)이 단락되게 된다. 따라서, 발광 효율 및 수명을 상승시키기 위해 제1 N형 전하 생성층(N-CGL1) 및 제2 N형 전하 생성층(N-CGL2)에 리튬 도핑농도를 높이더라도, 제1 N형 전하 생성층(N-CGL1) 및 제2 N형 전하 생성층(N-CGL2) 자체가 단락되어, 해당 서브 화소의 구동 전류가 인접 서브 화소에 누설되는 정도가 현저히 감소하여, 해당 서브 화소의 누설 전류로 인한 색빠짐 현상이 개선되게 된다.
또한 서브 화소의 누설 전류가 감소함으로써, 서브 화소의 유기 발광 소자에 타겟 구동 전류 인가하기 위한 전압 또한 감소하게 되어, 유기 발광 표시 장치의 소비 전력이 감소되게 된다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판 상에 배치되는 박막 트랜지스터, 박막 트랜지스터 상에 배치되는 평탄화층, 평탄화층 상에 배치되고, 제1 홈부 및 제2 홈부를 포함하는 커버층, 제1 홈부 내에 배치되는 제1 전극, 커버층 상에 배치되는 복수의 뱅크, 제1 전극 및 복수의 뱅크를 덮도록 배치되는 유기층 및 유기층을 덮도록 배치되는 제2 전극을 포함하고, 유기층은 적어도 하나의 전하 생성층을 포함하고 적어도 하나의 전하 생성층의 중앙 영역은 커버층의 제1 홈부 내에 배치되어, 적어도 하나의 전하 생성층의 외곽 영역과 단락되어 서브 화소의 누설 전류를 차단하여 색빠짐 현상을 개선할 수 있다.
본 발명의 다른 특징에 따르면, 유기층은 제2 홈부 및 복수의 뱅크를 덮도록 배치되고, 적어도 하나의 전하 생성층의 중앙 영역은 커버층의 제2 홈부 내에 배치되어, 적어도 하나의 전하 생성층의 외곽 영역과 단락된다.
본 발명의 또 다른 특징에 따르면, 제1 홈부 및 제2 홈부는 복수의 뱅크 사이에 배치된다.
본 발명의 또 다른 특징에 따르면, 제1 홈부 하면의 면적보다 제1 홈부의 상면의 면적이 좁고, 제2 홈부 하면의 면적보다 제2 홈부의 상면의 면적이 좁다.
본 발명의 또 다른 특징에 따르면, 제1 홈부 및 제2 홈부의 단면은 언더컷(under-cut) 형상이다.
본 발명의 또 다른 특징에 따르면, 유기층은, 제1 유기 발광층을 포함하는 제1 발광부, 제1 발광부 상에 배치되는 제1 전하 생성층 및 제1 전하 생성층 상에 배치되고, 제2 유기 발광층 및 제3 유기 발광층을 포함하는 제2 발광부를 포함하고, 제1 전하 생성층은 제1 홈부 및 제2 홈부 내에 배치되는 제1 중앙 영역 및 제1 중앙 영역과 분리되고, 복수의 뱅크 상에 배치되는 제1 외곽 영역을 포함한다.
본 발명의 또 다른 특징에 따르면, 제1 유기 발광층은 청색 발광층이고, 제2 유기 발광층은 적색 발광층이고, 제3 유기 발광층은 황녹색 발광층이다.
본 발명의 또 다른 특징에 따르면, 제1 전하 생성층은 제1 N형 전하 생성층 및 제1 P형 전하 생성층을 포함하고, 제1 N형 전하 생성층은 알칼리 금속 및 알칼리 토금속으로 도핑된다.
본 발명의 또 다른 특징에 따르면, 제1 홈부의 깊이는 제1 전극의 두께, 제1 발광부의 두께 및 제1 전하 생성층의 두께의 합보다 깊고, 제2 홈부의 깊이는 제1 발광부의 두께 및 제1 전하 생성층의 두께의 합보다 깊다.
본 발명의 또 다른 특징에 따르면, 유기층은 제2 발광부 상에 배치되는 제2 전하 생성층 및 제2 전하 생성층 상에 배치되고, 제4 유기 발광층을 포함하는 제3 발광부를 더 포함하고, 제2 전하 생성층은 제1 홈부 및 제2 홈부 내에 배치되는 제2 중앙 영역 및 제2 중앙 영역과 분리되고, 복수의 뱅크 상에 배치되는 제2 외곽 영역을 포함한다.
본 발명의 또 다른 특징에 따르면, 제4 유기 발광층은 청색 발광층이다.
본 발명의 또 다른 특징에 따르면, 제2 전하 생성층은 제2 N형 전하 생성층 및 제2 P형 전하 생성층을 포함하고, 제2 N형 전하 생성층은 알칼리 금속 및 알칼리 토금속으로 도핑된다.
본 발명의 또 다른 특징에 따르면, 제1 홈부의 깊이는 제1 전극의 두께, 제1 발광부의 두께, 제1 전하 생성층의 두께, 제2 발광부의 두께 및 제2 전하 생성층의 두께의 합보다 깊고, 제2 홈부의 깊이는 제1 발광부의 두께, 제1 전하 생성층의 두께, 제2 발광부의 두께 및 제2 전하 생성층의 두께의 합보다 깊다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판 상에 박막 트랜지스터를 형성하는 단계, 박막 트랜지스터를 포함하는 기판 전면에 패시베이션층 및 평탄화층을 형성하는 단계, 박막 트랜지스터와 연결되는 제1 전극을 형성하는 단계, 제1 전극을 포함하는 기판 전면에 커버층을 적층하는 단계, 커버층 상에 서로 이격된 복수의 뱅크를 형성하는 단계, 커버층을 식각하여, 제1 홈부 및 제2 홈부를 형성하는 단계 및 복수의 뱅크를 포함하는 기판 전면에 유기층 및 제2 전극을 적층하는 단계를 포함하고, 제1 홈부 및 제2 홈부 형성 단계에서 복수의 뱅크를 마스크로 이용하여 커버층을 식각하여, 서브 화소의 누설 전류를 차단하여 색빠짐 현상을 개선할 수 있다.
본 발명의 다른 특징에 따르면, 제1 홈부 및 제2 홈부 형성 단계에서, 제1 홈부 하면의 면적보다 제1 홈부의 상면의 면적이 좁게 식각하고, 제2 홈부 하면의 면적보다 제2 홈부의 상면의 면적이 좁게 식각한다.
본 발명의 또 다른 특징에 따르면, 제1 홈부 및 제2 홈부 형성 단계에서, 제1 홈부 및 제2 홈부의 단면은 언더컷(under-cut) 형태로 식각한다.
본 발명의 또 다른 특징에 따르면, 유기층을 적층하는 단계는 제1 전극을 포함한 기판 전면에 제1 발광부를 적층하는 단계, 제1 발광부를 포함한 기판 전면에 제1 전하 생성층을 적층하는 단계, 제1 전하 생성층을 포함한 기판 전면에 제2 발광부를 적층하는 단계, 제2 발광부를 포함한 기판 전면에 제2 전하 생성층을 적층하는 단계 및 제2 전하 생성층을 포함한 기판 전면에 제3 발광부를 적층하는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 제1 홈부 및 제2 홈부 형성 단계에서, 제1 홈부의 깊이는 제1 전극의 두께, 제1 발광부의 두께 및 제1 전하 생성층의 두께의 합보다 깊게 식각하고, 제2 홈부의 깊이는 제1 발광부의 두께 및 제1 전하 생성층의 두께의 합보다 깊게 식각한다.
본 발명의 또 다른 특징에 따르면, 제1 홈부 및 제2 홈부 형성 단계에서, 제1 홈부의 깊이는 제1 전극의 두께, 제1 발광부의 두께, 제1 전하 생성층의 두께, 제2 발광부의 두께 및 제2 전하 생성층의 두께의 합보다 깊게 식각하고, 제2 홈부의 깊이는 제1 발광부의 두께, 제1 전하 생성층의 두께, 제2 발광부의 두께 및 제2 전하 생성층의 두께의 합보다 깊게 식각한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유기 발광 표시 장치
110: 기판
111: 버퍼층
112: 게이트 절연층
113: 층간 절연층
114: 패시베이션층
115: 컬러필터층
116: 평탄화층
117: 커버층
118: 뱅크
120: 박막 트랜지스터
121: 액티브층
122: 게이트 전극
123: 소스 전극
124: 드레인 전극
130: 제1 전극
140: 유기층
141: 제1 발광부
142: 제1 전하 생성층
143: 제2 발광부
144: 제2 전하 생성층
145: 제3 발광부
150: 제2 전극
ED: 유기 발광 소자
HIL: 정공 주입층
HTLn: 제n 정공 수송층
ETLn: 제n 전자 수송층
N-CGLn: 제n N형 전하 생성층
P-CGLn: 제n P형 전하 생성층
B-EML1: 제1 유기 발광층
R-EML: 제2 유기 발광층
YG-EML: 제3 유기 발광층
B-EML2: 제4 유기 발광층
UC1: 제1 홈부
UC2: 제2 홈부

Claims (21)

  1. 기판 상에 배치되는 박막 트랜지스터;
    상기 박막 트랜지스터 상에 배치되는 평탄화층;
    상기 평탄화층 상에 배치되고, 유기층의 일부를 분리시키는 제1 홈부 및 제2 홈부를 포함하는 커버층;
    상기 제1 홈부 내에 배치되는 제1 전극;
    상기 커버층 상에 배치되고, 화소의 발광 영역을 정의하는 복수의 뱅크;
    상기 제1 전극 및 상기 복수의 뱅크를 덮도록 배치되는 상기 유기층 및
    상기 유기층을 덮도록 배치되는 제2 전극을 포함하고,
    상기 유기층은 적어도 하나의 전하 생성층을 포함하고,
    상기 적어도 하나의 전하 생성층의 중앙 영역은 상기 커버층의 상기 제1 홈부 내에 배치되어, 상기 적어도 하나의 전하 생성층의 외곽 영역과 단락되는, 유기 발광 표시 장치.
  2. 제1항에 있어서,
    상기 유기층은 상기 제2 홈부 및 상기 복수의 뱅크를 덮도록 배치되고,
    상기 적어도 하나의 전하 생성층의 중앙 영역은 상기 커버층의 상기 제2 홈부 내에 배치되어, 상기 적어도 하나의 전하 생성층의 외곽 영역과 단락되는, 유기 발광 표시 장치.
  3. 제1항에 있어서,
    상기 커버층과 상기 복수의 뱅크는 서로 다른 물질로 구성되는, 유기 발광 표시 장치.
  4. 제1항에 있어서,
    상기 제1 홈부 및 상기 제2 홈부는 상기 복수의 뱅크 사이에 배치되는, 유기 발광 표시 장치.
  5. 제1항에 있어서,
    상기 제1 홈부 하면의 면적보다 상기 제1 홈부의 상면의 면적이 좁고, 상기 제2 홈부 하면의 면적보다 상기 제2 홈부의 상면의 면적이 좁은, 유기 발광 표시 장치.
  6. 제1항에 있어서,
    상기 제1 홈부 및 상기 제2 홈부의 단면은 언더컷(under-cut) 형상인, 유기 발광 표시 장치.
  7. 제1항에 있어서,
    상기 유기층은,
    제1 유기 발광층을 포함하는 제1 발광부;
    상기 제1 발광부 상에 배치되는 제1 전하 생성층 및
    상기 제1 전하 생성층 상에 배치되고, 제2 유기 발광층 및 제3 유기 발광층을 포함하는 제2 발광부를 포함하고,
    상기 제1 전하 생성층은 상기 제1 홈부 및 상기 제2 홈부 내에 배치되는 제1 중앙 영역 및 상기 제1 중앙 영역과 분리되고, 상기 복수의 뱅크 상에 배치되는 제1 외곽 영역을 포함하는, 유기 발광 표시 장치.
  8. 제7항에 있어서,
    상기 제1 유기 발광층은 청색 발광층이고,
    상기 제2 유기 발광층은 적색 발광층이고,
    상기 제3 유기 발광층은 황녹색 발광층인, 유기 발광 표시 장치.
  9. 제7항에 있어서,
    상기 제1 전하 생성층은 제1 N형 전하 생성층 및 제1 P형 전하 생성층을 포함하고,
    상기 제1 N형 전하 생성층은 알칼리 금속 및 알칼리 토금속으로 도핑되는, 유기 발광 표시 장치.
  10. 제7항에 있어서,
    상기 제1 홈부의 깊이는 상기 제1 전극의 두께, 상기 제1 발광부의 두께 및 상기 제1 전하 생성층의 두께의 합보다 깊고,
    상기 제2 홈부의 깊이는 상기 제1 발광부의 두께 및 상기 제1 전하 생성층의 두께의 합보다 깊은, 유기 발광 표시 장치.
  11. 제7항에 있어서,
    상기 유기층은,
    상기 제2 발광부 상에 배치되는 제2 전하 생성층 및
    상기 제2 전하 생성층 상에 배치되고, 제4 유기 발광층을 포함하는 제3 발광부를 더 포함하고
    상기 제2 전하 생성층은 상기 제1 홈부 및 상기 제2 홈부 내에 배치되는 제2 중앙 영역 및 상기 제2 중앙 영역과 분리되고, 상기 복수의 뱅크 상에 배치되는 제2 외곽 영역을 포함하는, 유기 발광 표시 장치.
  12. 제11항에 있어서,
    상기 제4 유기 발광층은 청색 발광층인, 유기 발광 표시 장치.
  13. 제11항에 있어서,
    상기 제2 전하 생성층은 제2 N형 전하 생성층 및 제2 P형 전하 생성층을 포함하고,
    상기 제2 N형 전하 생성층은 알칼리 금속 및 알칼리 토금속으로 도핑되는, 유기 발광 표시 장치.
  14. 제11항에 있어서,
    상기 제1 홈부의 깊이는 상기 제1 전극의 두께, 상기 제1 발광부의 두께, 상기 제1 전하 생성층의 두께, 상기 제2 발광부의 두께 및 상기 제2 전하 생성층의 두께의 합보다 깊고,
    상기 제2 홈부의 깊이는 상기 제1 발광부의 두께, 상기 제1 전하 생성층의 두께, 상기 제2 발광부의 두께 및 상기 제2 전하 생성층의 두께의 합보다 깊은, 유기 발광 표시 장치.
  15. 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터를 포함하는 상기 기판 전면에 패시베이션층 및 평탄화층을 형성하는 단계;
    상기 박막 트랜지스터와 연결되는 제1 전극을 형성하는 단계;
    상기 제1 전극을 포함하는 상기 기판 전면에 커버층을 적층하는 단계;
    상기 커버층 상에 화소의 발광 영역을 정의하는 서로 이격된 복수의 뱅크를 형성하는 단계;
    상기 커버층을 식각하여, 유기층의 일부를 분리시키는 제1 홈부 및 제2 홈부를 형성하는 단계 및
    상기 복수의 뱅크를 포함하는 상기 기판 전면에 상기 유기층 및 제2 전극을 적층하는 단계를 포함하고,
    상기 제1 홈부 및 제2 홈부 형성 단계에서,
    상기 복수의 뱅크를 마스크로 이용하여 상기 커버층을 식각하는, 유기 발광 표시 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 커버층과 상기 복수의 뱅크는 서로 다른 물질로 구성되는, 유기 발광 표시 장치의 제조 방법.
  17. 제15항에 있어서,
    상기 제1 홈부 및 제2 홈부 형성 단계에서
    상기 제1 홈부 하면의 면적보다 상기 제1 홈부의 상면의 면적이 좁게 식각하고, 상기 제2 홈부 하면의 면적보다 상기 제2 홈부의 상면의 면적이 좁게 식각하는, 유기 발광 표시 장치의 제조 방법.
  18. 제15항에 있어서,
    상기 제1 홈부 및 제2 홈부 형성 단계에서
    상기 제1 홈부 및 상기 제2 홈부의 단면은 언더컷(under-cut) 형태로 식각하는, 유기 발광 표시 장치의 제조 방법.
  19. 제15항에 있어서,
    상기 유기층을 적층하는 단계는,
    상기 제1 전극을 포함한 상기 기판 전면에 제1 발광부를 적층하는 단계;
    상기 제1 발광부를 포함한 상기 기판 전면에 제1 전하 생성층을 적층하는 단계;
    상기 제1 전하 생성층을 포함한 상기 기판 전면에 제2 발광부를 적층하는 단계;
    상기 제2 발광부를 포함한 상기 기판 전면에 제2 전하 생성층을 적층하는 단계 및
    상기 제2 전하 생성층을 포함한 상기 기판 전면에 제3 발광부를 적층하는 단계를 포함하는, 유기 발광 표시 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 제1 홈부 및 제2 홈부 형성 단계에서,
    상기 제1 홈부의 깊이는 상기 제1 전극의 두께, 상기 제1 발광부의 두께 및 상기 제1 전하 생성층의 두께의 합보다 깊게 식각하고,
    상기 제2 홈부의 깊이는 상기 제1 발광부의 두께 및 상기 제1 전하 생성층의 두께의 합보다 깊게 식각하는, 유기 발광 표시 장치의 제조 방법.
  21. 제19항에 있어서,
    상기 제1 홈부 및 제2 홈부 형성 단계에서,
    상기 제1 홈부의 깊이는 상기 제1 전극의 두께, 상기 제1 발광부의 두께, 상기 제1 전하 생성층의 두께, 상기 제2 발광부의 두께 및 상기 제2 전하 생성층의 두께의 합보다 깊게 식각하고,
    상기 제2 홈부의 깊이는 상기 제1 발광부의 두께, 상기 제1 전하 생성층의 두께, 상기 제2 발광부의 두께 및 상기 제2 전하 생성층의 두께의 합보다 깊게 식각하는, 유기 발광 표시 장치의 제조 방법.

KR1020170155063A 2017-11-20 2017-11-20 유기 발광 표시 장치 및 이의 제조 방법 KR102324833B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170155063A KR102324833B1 (ko) 2017-11-20 2017-11-20 유기 발광 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170155063A KR102324833B1 (ko) 2017-11-20 2017-11-20 유기 발광 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190057749A KR20190057749A (ko) 2019-05-29
KR102324833B1 true KR102324833B1 (ko) 2021-11-09

Family

ID=66672958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170155063A KR102324833B1 (ko) 2017-11-20 2017-11-20 유기 발광 표시 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102324833B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210083917A (ko) 2019-12-27 2021-07-07 엘지디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110101888A1 (en) 2009-11-04 2011-05-05 Seiko Epson Corporation Organic el device, method for manufacturing organic el device, and electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141338A (ko) * 2014-06-10 2015-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20160066234A (ko) * 2014-12-02 2016-06-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102584253B1 (ko) * 2014-12-12 2023-10-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110101888A1 (en) 2009-11-04 2011-05-05 Seiko Epson Corporation Organic el device, method for manufacturing organic el device, and electronic device

Also Published As

Publication number Publication date
KR20190057749A (ko) 2019-05-29

Similar Documents

Publication Publication Date Title
KR101666781B1 (ko) 유기 발광 소자
KR102050461B1 (ko) 유기 발광 소자
EP3499598B1 (en) Organic light-emitting diode and preparation method thereof, and display device
KR102645366B1 (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20170113780A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102353804B1 (ko) 유기 발광 소자
KR102497779B1 (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR102348376B1 (ko) 유기 발광 표시 장치
KR101941084B1 (ko) 유기전계발광소자
KR102324833B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20160082895A (ko) 유기 발광 소자와 그 제조 방법 및 그를 이용한 유기 발광 디스플레이 장치
KR102435038B1 (ko) 유기발광 표시장치
KR20180062232A (ko) 유기 발광 소자 및 그를 이용한 유기 발광 표시 장치
KR101958059B1 (ko) 유기 발광 표시 장치
KR20170123896A (ko) 유기 발광 표시 장치
KR20210085981A (ko) 유기 발광 표시 장치
KR20190067414A (ko) 전계 발광 표시 장치
KR20190056670A (ko) 전계 발광 표시 장치
KR20180062222A (ko) 유기 발광 소자 및 그를 이용한 유기 발광 표시 장치
KR20170123902A (ko) 유기발광 표시장치
KR20130057204A (ko) 유기발광다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant