KR102299451B1 - Divider/combiner with wide band characteristic - Google Patents
Divider/combiner with wide band characteristic Download PDFInfo
- Publication number
- KR102299451B1 KR102299451B1 KR1020160174435A KR20160174435A KR102299451B1 KR 102299451 B1 KR102299451 B1 KR 102299451B1 KR 1020160174435 A KR1020160174435 A KR 1020160174435A KR 20160174435 A KR20160174435 A KR 20160174435A KR 102299451 B1 KR102299451 B1 KR 102299451B1
- Authority
- KR
- South Korea
- Prior art keywords
- pair
- resistor
- transmission lines
- disposed
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/04—Coupling devices of the waveguide type with variable factor of coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
Landscapes
- Transmitters (AREA)
- Structure Of Printed Boards (AREA)
Abstract
광대역 특성을 갖는 분배/합성기가 개시된다. 상기 분배/합성기는 표면에 제1 내지 제3 저항이 실장되고, 제1층 내지 제6층을 포함하는 기판을 포함하고, 상기 제1층에는, 입력 포트, 상기 입력 포트로부터 분기되는 일단과 상기 제1 저항에 연결되는 타단을 갖는 한 쌍의 제1 전송 선로 및 상기 제3 저항과 연결되는 2개의 출력포트들이 배치되고, 상기 제2층에는, 제1 접지판이 배치되고, 상기 제3층에는, 상기 제1 접지판을 관통하는 한 쌍의 제1 비아에 의해 상기 제1 저항과 연결되는 일단과 상기 제1 접지판을 관통하는 한 쌍의 제2 비아에 의해 상기 제2 저항과 연결되는 타단을 갖는 한 쌍의 제2 전송 선로가 배치되고, 상기 제4층에는, 제2 접지판이 배치되고, 상기 제5층에는, 상기 제2 접지판을 관통하는 제3 비아에 의해 상기 한 쌍의 제2 전송 선로의 타단과 연결되는 일단과 상기 제1 및 제2 접지판을 동시에 관통하는 제4 비아에 의해 상기 제3 저항과 연결되는 타단을 갖는 한 쌍의 제3 전송 선로가 배치되고, 상기 제6층에는, 제3 접지판이 배치된다.A distributing/synthesizing device having broadband characteristics is disclosed. The distributor/synthesizer includes a substrate having first to third resistors mounted on a surface thereof and including first to sixth layers, and the first layer includes an input port, one end branched from the input port, and the A pair of first transmission lines having the other end connected to a first resistor and two output ports connected to the third resistor are disposed, a first ground plate is disposed on the second layer, and a first ground plate is disposed on the third layer , one end connected to the first resistor by a pair of first vias passing through the first ground plate and the other end connected to the second resistor by a pair of second vias passing through the first ground plate A pair of second transmission lines having a pair of third transmission lines having one end connected to the other end of the second transmission line and the other end connected to the third resistor by a fourth via passing through the first and second ground plates at the same time; On the sixth floor, a third grounding plate is arranged.
Description
본 발명은 무선 통신 시스템에서 적용되는 분배/합성기에 관한 것으로, 더욱 상세하게는, 광대역 특성을 갖는 분배/합성기에 관한 것이다. The present invention relates to a distributor/synthesizer applied in a wireless communication system, and more particularly, to a distributor/synthesizer having a broadband characteristic.
기존 시스템에서 신호를 분배나 합성을 위하여 윌킨슨 파워 분배기(및/또는 합성기)를 일반적으로 많이 사용하고 있다. 이러한 분배기(및/또는 합성기)는 신호의 정합을 위하여 λ/4 길이를 가지는 전송선로를 사용한다. In an existing system, a Wilkinson power divider (and/or a synthesizer) is generally used for distributing or synthesizing signals. Such a divider (and/or synthesizer) uses a transmission line having a length of λ/4 for signal matching.
한편, WCDMA 및 Wi-Fi/Bluetooth용 무선 통신 시스템에 적용되는 분배/합성기에서는 주파수 대역이 700MHz~25000MHz인 광대역 특성이 필요한데, 이러한 주파수 대역의 광대역 특성을 갖는 분배기(및/또는 합성기)에서 λ/4 길이를 갖도록 전송선로를 설계하는 것은 어려우며, 특히 소형화가 어렵다.On the other hand, in the divider/synthesizer applied to the wireless communication system for WCDMA and Wi-Fi/Bluetooth, a broadband characteristic with a frequency band of 700 MHz to 25000 MHz is required. It is difficult to design a transmission line to have a length of 4, and in particular, it is difficult to miniaturize it.
따라서, 본 발명의 목적은 WCDMA 및 Wi-Fi Bluetooth 시스템에서 요구하는 전체 대역(700MHz~25000MHz)에서 사용가능하며, 소형화를 위해 3차원 구조로 구현된 광대역 특성을 갖는 분배/합성기를 제공하는 데 있다. Accordingly, it is an object of the present invention to provide a distribution/synthesizer having broadband characteristics implemented in a three-dimensional structure for miniaturization and usable in the entire band (700 MHz to 25000 MHz) required by WCDMA and Wi-Fi Bluetooth systems. .
상술한 목적을 달성하기 위한 본 발명의 일면에 따른 광대역 특성을 갖는 분배/합성기는, 표면에 제1 내지 제3 저항이 실장되고, 제1층 내지 제6층을 포함하는 기판을 포함하고, 상기 제1층에는, 입력 포트, 상기 입력 포트로부터 분기되는 일단과 상기 제1 저항에 연결되는 타단을 갖는 한 쌍의 제1 전송 선로 및 상기 제3 저항과 연결되는 2개의 출력포트들이 배치되고, 상기 제2층에는, 제1 접지판이 배치되고, 상기 제3층에는, 상기 제1 접지판을 관통하는 한 쌍의 제1 비아에 의해 상기 제1 저항과 연결되는 일단과 상기 제1 접지판을 관통하는 한 쌍의 제2 비아에 의해 상기 제2 저항과 연결되는 타단을 갖는 한 쌍의 제2 전송 선로가 배치되고, 상기 제4층에는, 제2 접지판이 배치되고, 상기 제5층에는, 상기 제2 접지판을 관통하는 제3 비아에 의해 상기 한 쌍의 제2 전송 선로의 타단과 연결되는 일단과 상기 제1 및 제2 접지판을 동시에 관통하는 제4 비아에 의해 상기 제3 저항과 연결되는 타단을 갖는 한 쌍의 제3 전송 선로가 배치되고, 상기 제6층에는, 제3 접지판이 배치된다.Distributor/synthesizer having broadband characteristics according to an aspect of the present invention for achieving the above object includes a substrate having first to third resistors mounted on a surface, and a substrate including first to sixth layers, On the first layer, an input port, a pair of first transmission lines having one end branched from the input port and the other end connected to the first resistor, and two output ports connected to the third resistor are disposed, the A first ground plate is disposed on the second layer, and one end connected to the first resistor by a pair of first vias passing through the first ground plate and the first ground plate pass through the third layer A pair of second transmission lines having the other end connected to the second resistor by a pair of second vias to One end connected to the other end of the pair of second transmission lines by a third via passing through a second ground plate and a fourth via passing through the first and second ground plates at the same time are connected to the third resistor A pair of third transmission lines having the other end is disposed, and a third ground plate is disposed on the sixth layer.
본 발명에 따르면, 광대역 특성을 갖도록 다단구조로 설계된 분배/합성기를 기판 내에 3차원 구조로 임베딩함으로써, 광대역 특성을 가지며, 동시에 소형화가 가능하다.According to the present invention, by embedding a distributor/synthesizer designed in a multi-stage structure to have broadband characteristics in a three-dimensional structure in a substrate, it has broadband characteristics and at the same time, miniaturization is possible.
도 1은 본 발명의 실시 예에 따른 다단 회로로 설계된 분배/합성기의 등가회로도이다.
도 2는 본 발명의 실시 예에 따른 기판 내부에 임베딩된 분배/합성기의 3차원 구조도이다.
도 3은 도 2에 도시된 3차원 구조도를 측면에서 바라본 측면도이다.
도 4는 도 2에 도시된 3차원 구조도를 위에서 바라본 평면도이다.1 is an equivalent circuit diagram of a distributor/synthesizer designed as a multi-stage circuit according to an embodiment of the present invention.
2 is a three-dimensional structural diagram of a distributor/compositor embedded in a substrate according to an embodiment of the present invention.
3 is a side view of the three-dimensional structural diagram shown in FIG. 2 as viewed from the side.
FIG. 4 is a plan view of the three-dimensional structural diagram shown in FIG. 2 as viewed from above.
본 발명의 다양한 실시 예들은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나, 이는 본 발명의 다양한 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 다양한 실시예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.Various embodiments of the present invention can be made various changes and can have various embodiments, specific embodiments are illustrated in the drawings and related detailed descriptions are described. However, this is not intended to limit the various embodiments of the present invention to specific embodiments, and should be understood to include all changes and/or equivalents or substitutes included in the spirit and scope of the various embodiments of the present invention. In connection with the description of the drawings, like reference numerals have been used for like components.
본 발명의 실시 예들에서 사용될 수 있는 "포함한다" 또는 "포함할 수 있다" 등의 표현은 개시(disclosure)된 해당 기능, 동작 또는 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작 또는 구성요소 등을 제한하지 않는다. 또한, 본 발명의 다양한 실시 예에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Expressions such as “includes” or “may include” that may be used in embodiments of the present invention indicate the existence of a disclosed corresponding function, operation or component, and one or more additional functions, operations or configurations elements, etc. are not limited. In addition, in various embodiments of the present invention, terms such as "comprise" or "have" are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one It should be understood that it does not preclude the possibility of the presence or addition of or more other features or numbers, steps, operations, components, parts, or combinations thereof.
본 발명은 광대역 특성을 갖도록 다단 회로로 설계된 분배/합성기가 기판 내에 3차원 구조로 임베딩된다. 이에 따라, 본 발명의 분배/합성기는 광대역 특성을 가지며, 동시에 소형화된 부품으로 다양한 무선 통신 시스템에 적용될 수 있다.In the present invention, a distributor/synthesizer designed as a multi-stage circuit to have broadband characteristics is embedded in a three-dimensional structure in a substrate. Accordingly, the distributor/synthesizer of the present invention has broadband characteristics and can be applied to various wireless communication systems with miniaturized components at the same time.
도 1은 본 발명의 실시 예에 따른 다단로 설계된 분배/합성기의 등가 회로도이다.1 is an equivalent circuit diagram of a distributor/synthesizer designed in multiple stages according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 실시 예에 따른 다단 구조로 설계된 분배/합성기는 3단 구조의 윌킨스(wilkinson) 파워 분배/합성기일 수 있다. 그러나, 본 발명의 분배/합성기가 윌킨스 분배/합성기에 한정되는 것은 아니며, 광대역 특성과 함께 신호를 분배하고, 합성하는 모든 종류의 분배/합성기에 적용될 수 있음은 아래의 설명으로부터 자명하다.Referring to FIG. 1 , a splitter/synthesizer designed to have a multi-stage structure according to an embodiment of the present invention may be a Wilkinson power splitter/synthesizer having a three-stage structure. However, it is obvious from the following description that the divider/synthesizer of the present invention is not limited to the Wilkins divider/synthesizer, and can be applied to all kinds of divider/synthesizers that distribute and synthesize signals with broadband characteristics.
본 발명의 실시 예에 따른 분배/합성기(100)는 하나의 입력포트(P1), 두 개의 출력포트들(P2, P3) 및 하나의 입력포트(P1)와 두 개의 출력포트들(P2, P3)을 전기적으로 연결하는 3단 선로(STAGE1, STAGE2 및 STAGE3)를 포함한다. The distributor /
1단 선로(STAGE1)는 입력포트(P1)와 전기적으로 연결되는 분기 노드(BN: Branch Node)로부터 분기되는 2개의 제1 전송 선로들(TL1-1, TL1-2) 및 상기 전송 선로들(TL1-1, TL1-2)에 의해 형성되는 제1 선로 임피던스(Z1)과 출력 포트(P2, P3) 간의 격리도를 위한 제1 저항(R1)을 포함한다. 구체적으로, 제1-1 전송 선로(TL1-1)의 일단과 제1-2 전송 선로(RL1-2)의 일단은 분기 노드(BN)에 공통으로 연결되고, 제1 저항(R1)은 제1-1 전송 선로(TL1-1)의 타단과 제1-2 전송 선로(TL1-2)의 타단을 전기적으로 연결한다.The first stage line STAGE1 includes two first transmission lines TL1-1 and TL1-2 branching from a branch node BN electrically connected to the input port P1 and the transmission lines ( and a first resistor R1 for isolation between the first line impedance Z1 formed by TL1-1 and TL1-2 and the output ports P2 and P3. Specifically, one end of the 1-1 transmission line TL1-1 and one end of the 1-2 transmission line RL1-2 are commonly connected to the branch node BN, and the first resistor R1 is The other end of the 1-1 transmission line TL1-1 is electrically connected to the other end of the 1-2-th transmission line TL1-2.
2단 선로(STAGE2)는 2개의 제1 전송 선로들(TL1-1, TL1-2)과 전기적으로 각각 연결되는 2개의 제2 전송 선로들(TL2-1, TL2-2) 및 제2 전송 선로(TL2-1, TL2-2)에 의해 형성되는 제2 선로 임피던스(Z2)와 출력포트(P2, P3) 간의 격리도를 위한 제2 저항(R2)을 포함한다. 구체적으로, 제2-1 전송 선로(TL2-1)의 일단은 제1-1 전송 선로(TL1-1)의 타단과 전기적으로 연결되고, 제2-2 전송 선로(TL2-1)의 일단은 제1-2 전송 선로(TL1-2)의 타단과 전기적으로 연결된다. 그리고, 제2 저항(R2)은 제2-1 전송 선로(TL2-1)의 타단과 제2-2 전송 선로(TL2-2)의 타단을 전기적으로 연결한다.The second stage line STAGE2 includes two second transmission lines TL2-1 and TL2-2 and a second transmission line electrically connected to the two first transmission lines TL1-1 and TL1-2, respectively. and a second resistor R2 for isolation between the second line impedance Z2 formed by TL2-1 and TL2-2 and the output ports P2 and P3. Specifically, one end of the 2-1 transmission line TL2-1 is electrically connected to the other end of the 1-1 transmission line TL1-1, and one end of the 2-2 transmission line TL2-1 is It is electrically connected to the other end of the 1-2 th transmission line TL1 - 2 . And, the second resistor R2 electrically connects the other end of the 2-1 th transmission line TL2-1 and the other end of the 2-2 th transmission line TL2-2.
3단 선로(STAGE3)는 한 쌍의 제2 전송 선로들(TL2-1, TL2-2)과 전기적으로 각각 연결되는 2개의 제3 전송 선로들(TL3-1, TL3-2) 및 제3 전송 선로들에 의해 형성되는 제3 선로 임피던스(Z3)와 출력포트(P2, P3) 간의 격리도를 위한 제3 저항(R3)을 포함한다. 구체적으로, 제3-1 전송 선로(TL3-1)의 일단은 제2-1 전송 선로(TL2-1)의 타단과 전기적으로 연결되고, 제3-1 전송 선로(TL3-1)의 타단은 출력포트(P2)에 전기적으로 연결된다. 제3-2 전송 선로(TL3-2)의 일단은 제2-2 전송 선로(TL2-2)의 타단과 전기적으로 연결되고, 제3-2 전송 선로(TL3-2)의 타단은 출력포트(P3)에 전기적으로 연결된다. 그리고, 제3 저항(R3)은 제3-1 전송 선로(TL3-1)의 타단과 제3-2 전송 선로(TL3-2)의 타단을 전기적으로 연결한다. The three-stage line STAGE3 includes two third transmission lines TL3-1 and TL3-2 electrically connected to a pair of second transmission lines TL2-1 and TL2-2, respectively, and a third transmission line. and a third resistor R3 for isolation between the third line impedance Z3 formed by the lines and the output ports P2 and P3. Specifically, one end of the 3-1 th transmission line TL3-1 is electrically connected to the other end of the 2-1 th transmission line TL2-1, and the other end of the 3-1 th transmission line TL3-1 is It is electrically connected to the output port (P2). One end of the 3-2 transmission line TL3-2 is electrically connected to the other end of the 2-2 transmission line TL2-2, and the other end of the 3-2 transmission line TL3-2 has an output port ( P3) is electrically connected. And, the third resistor R3 electrically connects the other end of the 3-1 th transmission line TL3-1 and the other end of the 3-2 th transmission line TL3-2.
제1 내지 제3 선로 임피던스(Z1, Z2, Z3)와 제1 내지 제3 저항(R1, R2, R3)은 수식에 따라 계산되며, 700MHz~25000MHz의 주파수 대역을 구현하는 경우, 제1 내지 제3 선로 임피던스(Z1, Z2, Z3)는, 예를 들면, 각각 약 60옴, 70.7옴 및 87.2옴으로 설계될 수 있다. 그리고 격리도를 위한 제1 내지 제3 저항(R1, R2, R3)은, 예를 들면, 각각 약 100옴, 200옴, 300옴으로 설계될 수 있다.The first to third line impedances (Z1, Z2, Z3) and the first to third resistors (R1, R2, R3) are calculated according to the formulas, and when a frequency band of 700 MHz to 25000 MHz is implemented, the first to third The three-line impedances Z1, Z2, and Z3 may be designed to be, for example, about 60 ohms, 70.7 ohms, and 87.2 ohms, respectively. In addition, the first to third resistors R1 , R2 , and R3 for isolation may be designed to be, for example, about 100 ohms, 200 ohms, and 300 ohms, respectively.
도 2는 본 발명의 실시 예에 따른 기판 내부에 임베딩된 분배/합성기의 3차원 구조도이고, 도 3은 도 2에 도시된 3차원 구조도를 측면에서 바라본 측면도이다. 그리고, 도 4는 도 2에 도시된 3차원 구조도를 위에서 바라본 평면도이다.2 is a 3D structural diagram of a distributor/combiner embedded in a substrate according to an embodiment of the present invention, and FIG. 3 is a side view of the 3D structural diagram shown in FIG. 2 viewed from the side. And, FIG. 4 is a plan view of the three-dimensional structural diagram shown in FIG. 2 as viewed from above.
도 2 내지 4를 참조하면, 본 발명에서는, 분배/합성기(100)를 소형화된 부품 또는 모듈로 구현하기 위해, 기판 내에 3차원 구조로 임베딩된다.2 to 4, in the present invention, in order to implement the distributor/
구체적으로, 분배/합성기(100)는 제1 내지 제6층(L1~L6, 도 3에 도시됨)을 포함하도록 구성된 기판(110)을 포함하며, 각 층 사이에 개재된 절연층(pre-preg)을 더 포함할 수 있다.Specifically, the distributor/
기판(110) 표면에는 선로 임피던스와 출력 포트 간의 격리도를 위한 제1 내지 제3 저항(R1, R2, R3)이 실장된다. 이때, 제1 내지 제3 저항(R1, R2, R3)은 칩 형태의 부품일 수 있으며, 칩 형태의 저항을 사용하기 위해, 기판(110) 표면에 위치한다. 기판 표면에 실장되는 제1 내지 제3 저항(R1, R2, R3)은 동일선 상에 위치하도록 설계될 수 있다. 예를 들면, 도 4에 도시된 바와 같이, 입력포트(P1)와 2개의 출력포트들(P2, P3) 사이의 중심점(C)을 연결하는 가상의 선(10)을 가정할 때, 가상 선(10) 상에서 제2 저항(R2), 제1 저항(R1) 및 제3 저항(R3) 순으로 배치된다. 즉, 제2 저항(R2)이 입력포트(P1)로부터 가장 가깝게 배치되고, 상기 제3 저항(R3)이 입력포트(P1)로부터 가장 멀리 배치된다. 그리고, 제1 저항(R1)이 제2 저항(R2)과 제3 저항(R3) 사이에 위치하도록 설계된다. First to third resistors R1 , R2 , and R3 for isolation between the line impedance and the output port are mounted on the surface of the
제1층(L1)1st floor (L1)
제1 층(L1)에는 입력포트(P1), 공통 전송 선로(CTL) 및 한 쌍의 제1 전송 선로(TL1-1, TL1-2)가 배치된다.An input port P1, a common transmission line CTL, and a pair of first transmission lines TL1-1 and TL1-2 are disposed on the first layer L1.
공통 전송 선로(CTL)의 일단은 입력포트(P1)에 전기적으로 연결된다. One end of the common transmission line CTL is electrically connected to the input port P1.
한 쌍의 제1 전송 선로(TL1-1, TL1-2)의 일단은 공통 전송 선로(CTL)의 타단에 공통으로 연결되어, 한 쌍의 제1 전송 선로(TL1-1, TL1-2)는 공통 전송 선로(CTL)의 타단으로부터 분기된다.One end of the pair of first transmission lines TL1-1 and TL1-2 is commonly connected to the other end of the common transmission line CTL, and the pair of first transmission lines TL1-1 and TL1-2 are Branched from the other end of the common transmission line (CTL).
공통 전송 선로(CTL)의 타단으로부터 분기되는 한 쌍의 제1 전송 선로(TL1-1, TL1-2)은 공통 전송 선로(CTL)의 길이를 포함하여 λ/4 길이(도 3의 붉은색 화살표 점선)를 형성하도록 서로 대칭되는 모양으로 지그재그 형태로 연장된다. 도 2 및 4에서는 한 쌍의 제1 전송 선로들(TL1-1, TL1-2)이 구형파와 같은 지그재그 형태로 연장되는 예를 도시하고 있으나, 사인파와 같은 지그재그 형태로 연장될 수도 있다. 이와 같이, 한 쌍의 제1 전송 선로들(TL1-1, TL1-2)을 지그재그 형태로 설계함으로써, 한정된 기판(110) 면적 내에서 효율적으로 λ/4 길이를 갖는 전송 선로를 설계할 수 있다.A pair of first transmission lines TL1-1 and TL1-2 branching from the other end of the common transmission line CTL has a length of λ/4 including the length of the common transmission line CTL (red arrow in FIG. 3 ). Dotted lines) are extended in a zigzag form in a shape symmetrical to each other to form. 2 and 4 illustrate an example in which the pair of first transmission lines TL1-1 and TL1-2 extend in a zigzag shape such as a square wave, but may also extend in a zigzag shape such as a sine wave. As described above, by designing the pair of first transmission lines TL1-1 and TL1-2 in a zigzag shape, it is possible to efficiently design a transmission line having a length of λ/4 within a limited area of the
지그재그 형태로 연장되는 한 쌍의 제1 전송 선로(TL1-1, TL1-2)의 타단은 제1 저항(R1)에 전기적으로 연결됨으로써, 한 쌍의 제1 전송 선로(TL1-1, TL1-2)와 제1 저항은 1단 선로(STAGE)를 구성하게 된다.The other ends of the pair of first transmission lines TL1-1 and TL1-2 extending in a zigzag form are electrically connected to the first resistor R1, so that the pair of first transmission lines TL1-1 and TL1- 2) and the first resistor constitute the first stage line STAGE.
한편, 공통 전송 선로(CTL) 및 한 쌍의 제1 전송 선로(TL1-1, TL1-2)를 포함하는 전송 선로의 하부에는 아래에서 설명하는 제1 접지판(GP1)이 배치된다. 따라서, 공통 전송 선로(CTL)와 한 쌍의 제1 전송 선로(TL1-1, TL1-2)는 마이크로스트립 선로(microstrip line)로 설계된다.Meanwhile, a first ground plate GP1 described below is disposed below the transmission line including the common transmission line CTL and the pair of first transmission lines TL1-1 and TL1-2. Accordingly, the common transmission line CTL and the pair of first transmission lines TL1-1 and TL1-2 are designed as microstrip lines.
제2층(L2)2nd floor (L2)
제2 층(L2)은 제1 층(L1)의 하부 층으로, 제2 층(L2)에는 평판 형상의 제1 접지판(Ground Plane1: GP1)이 배치된다. The second layer L2 is a lower layer of the first layer L1 , and a flat first ground plane GP1 is disposed on the second layer L2 .
제1 접지판(GP1)에는 세 쌍의 홀(H1, H2, H3)이 형성된다.Three pairs of holes H1, H2, and H3 are formed in the first ground plate GP1.
한 쌍의 제1 홀(H1)은 한 쌍의 제1 비아(V1)이 관통되는 홀로서, 한 쌍의 제1 비아(V1)은 기판 표면에 실장된 제1 저항(R1)과 아래에서 설명될 제3 층(L3)에 배치된 한 쌍의 제2 전송 라인(TL2-1, 2-2)의 일단을 전기적으로 연결한다.The pair of first holes H1 is a hole through which the pair of first vias V1 passes, and the pair of first vias V1 is described below with the first resistor R1 mounted on the substrate surface. One end of the pair of second transmission lines TL2-1 and 2-2 disposed on the third layer L3 to be formed is electrically connected.
한 쌍의 제2 홀(H2)은 한 쌍의 제2 비아(V2)이 관통되는 홀로서, 한 쌍의 제2 비아(V2)은 제2 저항(R2)과 제3 층(L3)에 배치된 한 쌍의 제2 전송 라인(TL2-1, 2-2)의 타단을 전기적으로 연결한다.The pair of second holes H2 is a hole through which the pair of second vias V2 passes, and the pair of second vias V2 is disposed in the second resistor R2 and the third layer L3. The other ends of the pair of second transmission lines TL2-1 and 2-2 are electrically connected.
한 쌍의 제3 홀(H3)은 한 쌍의 제4 비아(V4)이 관통되는 홀로서, 한 쌍의 제4 비아(V4)은 기판 표면에 실장된 제3 저항(R2)과 아래에서 설명될 제5 층(L5)에 배치된 한 쌍의 제3 전송 라인(TL3-1, 3-2)의 타단을 전기적으로 연결한다.The pair of third holes H3 is a hole through which the pair of fourth vias V4 pass through, and the pair of fourth vias V4 is described below with the third resistor R2 mounted on the substrate surface. The other ends of the pair of third transmission lines TL3 - 1 and 3 - 2 arranged on the to-be-fifth layer L5 are electrically connected.
제3층(L3)3rd floor (L3)
제3 층(L3)은 제2 층(L2)의 하부 층으로, 제3 층(L3)에는 한 쌍의 제2 전송 라인(TL2-1, 2-2)이 배치된다.The third layer L3 is a lower layer of the second layer L2 , and a pair of second transmission lines TL2-1 and 2-2 is disposed on the third layer L3.
한 쌍의 제2 전송 라인(TL2-1, TL2-2)은 전술한 한 쌍의 제1 전송 라인(TL1-1, TL1-2)과 유사하게 서로 대칭되는 모양으로 지그재그 형태로 연장된다. 이때, 한 쌍의 제2 전송 라인(TL2-1, TL2-2)의 길이는 제1 비아(V1)의 길이를 포함하여 λ/4 길이(도 3의 파란색 화살표 점선)를 형성하도록 지그재그 형태로 연장된다. The pair of second transmission lines TL2-1 and TL2-2 extend in a zigzag form in a symmetrical shape similar to the pair of first transmission lines TL1-1 and TL1-2 described above. At this time, the length of the pair of second transmission lines TL2-1 and TL2-2 is in a zigzag shape to form a λ/4 length (the blue arrow dotted line in FIG. 3 ) including the length of the first via V1 . is extended
전술한 바와 같이, 한 쌍의 제2 전송 라인(TL2-1, TL2-2)의 일단은 한 쌍의 제1 비아(V1)에 의해 제1 저항(R1)과 연결되고, 한 쌍의 제2 전송 라인(TL2-1, TL2-2)의 타단은 한 쌍의 제2 비아(V2)에 제2 저항(R2)과 연결됨으로써, 한 쌍의 제2 전송 라인(TL2-1, TL2-2)과 제2 저항(R2)은 2단 선로(STAGE)를 구성하게 된다. As described above, one end of the pair of second transmission lines TL2-1 and TL2-2 is connected to the first resistor R1 by the pair of first vias V1, and the pair of second The other ends of the transmission lines TL2-1 and TL2-2 are connected to the second resistor R2 through the pair of second vias V2, so that the pair of second transmission lines TL2-1 and TL2-2 are connected to each other. and the second resistor R2 constitute a two-stage line STAGE.
한편, 한 쌍의 제2 전송 라인(TL2-1, TL2-2)의 하부에는 아래에서 설명될 제2 접지판(GP2)이 배치된다. 이에 따라, 한 쌍의 제2 전송 라인(TL2-1, TL2-2)은 제1 접지판(GP1)과 제2 접지판(GP2) 사이에 배치됨으로써, 스트립 선로(strip line)로 설계된다.Meanwhile, a second ground plate GP2 to be described below is disposed under the pair of second transmission lines TL2-1 and TL2-2. Accordingly, the pair of second transmission lines TL2-1 and TL2-2 are disposed between the first ground plate GP1 and the second ground plate GP2 to be designed as a strip line.
제4층(L4)4th floor (L4)
제4 층(L4)은 제3 층(L3)의 하부 층으로, 제4 층(L4)에는 평판 형상의 제2 접지판(GP2)이 배치된다.The fourth layer L4 is a lower layer of the third layer L3 , and a flat second ground plate GP2 is disposed on the fourth layer L4 .
제2 접지판(GP2)에는 두 쌍의 홀(H4, H5)이 형성된다.Two pairs of holes H4 and H5 are formed in the second ground plate GP2.
두 쌍의 홀(H4, H5) 중에서 한 쌍의 제4 홀(H4)은 한 쌍의 제3 비아(V3)이 관통되는 홀로서, 한 쌍의 제3 비아(V3)은 제3 층에 배치된 한 쌍의 제2 전송 선로(TL2-1, TL2-2)의 타단과 아래에서 설명될 제5 층에 배치되는 한 쌍의 제3 전송 선로(TL3-1, TL3-2)의 일단을 전기적으로 연결한다.Among the two pairs of holes H4 and H5, the pair of fourth holes H4 is a hole through which the pair of third vias V3 passes, and the pair of third vias V3 is disposed in the third layer. The other end of the pair of second transmission lines TL2-1 and TL2-2 and one end of the pair of third transmission lines TL3-1 and TL3-2 disposed in a fifth layer to be described below are electrically connected to each other. connect to
두 쌍의 홀(H4, H5) 중에서 다른 한 쌍의 제5 홀(H5)은 기판 표면에 실장된 제3 저항(R2)과 아래에서 설명될 제5 층(L5)에 배치된 한 쌍의 제3 전송 라인(TL3-1, 3-2)의 타단을 전기적으로 연결한다.Among the two pairs of holes H4 and H5, the other pair of fifth holes H5 includes a third resistor R2 mounted on the substrate surface and a pair of fifth holes disposed on a fifth layer L5 to be described below. 3 The other ends of the transmission lines TL3-1 and 3-2 are electrically connected.
제5층(L5)5th floor (L5)
제5 층(L5)은 제4 층(L4)의 하부 층으로, 제5 층(L5)에는 한 쌍의 제3 전송 라인(TL3-1, 3-2)이 배치된다.The fifth layer L5 is a lower layer of the fourth layer L4 , and a pair of third transmission lines TL3 - 1 and 3 - 2 are disposed in the fifth layer L5 .
전술한 한 쌍의 제1 전송 라인(TL1-1, TL1-2) 및 한 쌍의 제2 전송 라인(TL2-1, TL2-2)과 유사하게 서로 대칭되는 모양으로 지그재그 형태로 연장된다. 이때, 한 쌍의 제3 전송 라인(TL3-1, TL3-2)의 길이는 제3 비아(V3)의 길이와 제4 비아(V4)의 길이를 포함하여 λ/4 길이(도 3의 검은색 화살표 점선)를 형성하도록 지그재그 형태로 연장된다.Similar to the above-described pair of first transmission lines TL1-1 and TL1-2 and pair of second transmission lines TL2-1 and TL2-2, they extend in a zigzag form in a symmetrical shape. In this case, the length of the pair of third transmission lines TL3-1 and TL3-2 is λ/4 including the length of the third via V3 and the length of the fourth via V4 (black in FIG. 3 ). color arrows dotted line) to form a zigzag pattern.
전술한 바와 같이, 한 쌍의 제3 전송 라인(TL3-1, TL3-2)의 일단은 제3 비아(V3)에 의해 한 쌍의 제2 전송 라인(TL2-1, TL2-2)의 타단과 전기적으로 연결되고, 한 쌍의 제3 전송 라인(TL3-1, TL3-2)의 타단은 제4 비아(V4)에 의해 기판 표면에 실장된 제3 저항(R3)과 전기적으로 연결됨으로써, 한 쌍의 제3 전송 라인(TL3-1, TL3-2)과 제3 저항(R3)은 전술한 3단 선로(STAGE3)를 구성하게 된다.As described above, one end of the pair of third transmission lines TL3-1 and TL3-2 is connected to the other end of the pair of second transmission lines TL2-1 and TL2-2 by the third via V3. The terminal is electrically connected, and the other end of the pair of third transmission lines TL3-1 and TL3-2 is electrically connected to the third resistor R3 mounted on the surface of the substrate by the fourth via V4, The pair of third transmission lines TL3-1 and TL3-2 and the third resistor R3 constitute the aforementioned three-stage line STAGE3.
제6층(L5)6th floor (L5)
제6층(L5)은 제5 층(L5)의 하부 층으로, 제6 층(L6)에는 평판 형상의 제3 접지판(GP3)이 배치된다. 이에 따라, 전술한 한 쌍의 제3 전송 라인(TL3-1, TL3-2)은 제2 접지판(GP2)과 제3 접지판(GP3) 사이에 배치됨으로써, 한 쌍의 제3 전송 라인(TL3-1, TL3-2)은 전술한 한 쌍의 제2 전송 라인(TL2-1, TL2-2)과 마찬가지로, 스트립 선로로 설계된다.The sixth layer L5 is a lower layer of the fifth layer L5 , and a flat third ground plate GP3 is disposed on the sixth layer L6 . Accordingly, the above-described pair of third transmission lines TL3-1 and TL3-2 is disposed between the second ground plate GP2 and the third ground plate GP3, so that the pair of third transmission lines ( TL3-1 and TL3-2 are designed as strip lines, like the pair of second transmission lines TL2-1 and TL2-2 described above.
이상 설명한 바와 같이, 분배/합성기(100)를 3단 선로로 구현하고, 각 단에 포함된 칩 형태의 저항들(R1, R2, R3)은 기판 표면에 실장하고, 한 쌍의 전송 선로들은 서로 다른 층에 배치한 상태에서, 이들(저항들과 한 쌍의 전송 라인들)을 비아(V1, V2, V3, V4)을 통해 각 단이 매칭되도록 3차원 구조로 설계함으로써, 광대역 특성을 가지며, 동시에 소형화된 부품 또는 모듈로 구현될 수 있다.As described above, the distributor/
한편, 도 3은 측면에서 바라본 3차원 구조의 분배/합성기(100)를 도시한 것이므로, 실제로는 각 비아가 짝을 이루는 다른 비아를 가린 상태이기 때문에, 4개의 비아들만이 도시되지만, 실제로는 2개씩 쌍으로 존재함을 유의해야 한다. 동일한 이유로, 도 3에서는 출력 포트(P2)가 출력 포트(P3)에 의해 가려진 상태이므로, 출력 포트(P3)만이 도시됨을 유의해야 한다.On the other hand, since FIG. 3 shows the distributor/
이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the present invention has been mainly described with respect to the embodiment, but this is only an example and does not limit the present invention. It can be seen that various modifications and applications not exemplified are possible. For example, each component specifically shown in the embodiment of the present invention can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.
Claims (8)
상기 제1층에는, 입력 포트, 상기 입력 포트로부터 분기되는 일단과 상기 제1 저항에 연결되는 타단을 갖는 한 쌍의 제1 전송 선로 및 상기 제3 저항과 연결되는 2개의 출력포트들이 배치되고,
상기 제2층에는, 제1 접지판이 배치되고,
상기 제3층에는, 상기 제1 접지판을 관통하는 한 쌍의 제1 비아에 의해 상기 제1 저항과 연결되는 일단과 상기 제1 접지판을 관통하는 한 쌍의 제2 비아에 의해 상기 제2 저항과 연결되는 타단을 갖는 한 쌍의 제2 전송 선로가 배치되고,
상기 제4층에는, 제2 접지판이 배치되고,
상기 제5층에는, 상기 제2 접지판을 관통하는 제3 비아에 의해 상기 한 쌍의 제2 전송 선로의 타단과 연결되는 일단과 상기 제1 및 제2 접지판을 동시에 관통하는 제4 비아에 의해 상기 제3 저항과 연결되는 타단을 갖는 한 쌍의 제3 전송 선로가 배치되고,
상기 제6층에는, 제3 접지판이 배치되고,
상기 제1 내지 제3 저항은 상기 2개의 출력포트들 사이의 중심점과 상기 입력 포트를 연결하는 선 상에 일렬로 배치되며, 상기 제2 저항이 상기 입력 포트에 가장 가깝게 배치되며, 상기 제3 저항이 상기 입력 포트로부터 가장 멀리 배치되며, 상기 제1 저항이 상기 제2 저항과 상기 제3 저항 사이에 배치되는 경우, 상기 제1 저항은 상기 제3 저항보다 작은 저항값을 가지며, 상기 제2 저항은 제1 저항보다 크고, 상기 제3 저항보다 작은 저항값을 갖는 광대역 특성을 갖는 분배/합성기.
A substrate having first to third resistors mounted on its surface, and a substrate including first to sixth layers,
In the first layer, an input port, a pair of first transmission lines having one end branched from the input port and the other end connected to the first resistor, and two output ports connected to the third resistor are disposed,
A first ground plate is disposed on the second layer,
In the third layer, one end connected to the first resistor by a pair of first vias passing through the first ground plate and the second via by a pair of second vias passing through the first ground plate A pair of second transmission lines having the other end connected to the resistor are disposed,
A second ground plate is disposed on the fourth layer,
In the fifth layer, one end connected to the other end of the pair of second transmission lines by a third via passing through the second ground plate and a fourth via passing through the first and second ground plates simultaneously. A pair of third transmission lines having the other end connected to the third resistor by
A third ground plate is disposed on the sixth layer,
The first to third resistors are arranged in a line on a line connecting a center point between the two output ports and the input port, the second resistor is disposed closest to the input port, and the third resistor It is disposed furthest from the input port, and when the first resistor is disposed between the second resistor and the third resistor, the first resistor has a smaller resistance value than the third resistor, and the second resistor A divider/synthesizer having a broadband characteristic having a resistance value greater than the first resistance and smaller than the third resistance.
2개의 전송 선로가 짝을 이루어 서로 대칭되는 지그재그 형태로 연장됨을 특징으로 하는 광대역 특성을 갖는 분배/합성기.
The method of claim 1, wherein each of the pair of first to third transmission lines comprises:
A distribution/synthesizer having broadband characteristics, characterized in that two transmission lines are paired and extend in a zigzag pattern symmetrical to each other.
[2] The distributor/synthesizer of claim 1, wherein the pair of first transmission lines are microstrip lines, and the pair of second and second transmission lines are strip lines.
상기 한 쌍의 제1 비아가 관통되는 한 쌍의 제1 홀;
상기 한 쌍의 제2 비아가 관통되는 한 쌍의 제2 홀; 및
상기 한 쌍의 제4 비아가 관통되는 한 쌍의 제3 홀;
을 구비함을 특징으로 하는 광대역 특성을 갖는 분배/합성기.
The method of claim 1, wherein the first ground plate,
a pair of first holes through which the pair of first vias pass;
a pair of second holes through which the pair of second vias pass; and
a pair of third holes through which the pair of fourth vias pass;
Distributor / synthesizer having broadband characteristics, characterized in that it comprises a.
상기 한 쌍의 제3 비아가 관통되는 한 쌍의 제4 홀; 및
상기 한 쌍의 제4 비아가 관통되는 한 쌍의 제5 홀;
을 구비함을 특징으로 하는 광대역 특성을 갖는 분배/합성기.
The method of claim 1, wherein the second ground plate,
a pair of fourth holes through which the pair of third vias are penetrated; and
a pair of fifth holes through which the pair of fourth vias pass;
Distributor / synthesizer having broadband characteristics, characterized in that it comprises a.
상기 한 쌍의 제1 비아의 길이를 포함하여 λ/4 길이를 갖도록 연장됨을 특징으로 하는 광대역 특성을 갖는 분배/합성기.
The method of claim 1, wherein the pair of second transmission lines,
Distributor/synthesizer having broadband characteristics, characterized in that it extends to have a length of λ/4 including the length of the pair of first vias.
상기 한 쌍의 제3 비아의 길이와 상기 제4 비아의 길이를 포함하여 λ/4 길이를 갖도록 연장됨을 특징으로 하는 광대역 특성을 갖는 분배/합성기.
The method of claim 1, wherein the pair of third transmission lines,
Distributor/synthesizer having broadband characteristics, characterized in that it extends to have a length of λ/4 including a length of the pair of third vias and a length of the fourth via.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160174435A KR102299451B1 (en) | 2016-12-20 | 2016-12-20 | Divider/combiner with wide band characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160174435A KR102299451B1 (en) | 2016-12-20 | 2016-12-20 | Divider/combiner with wide band characteristic |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180071611A KR20180071611A (en) | 2018-06-28 |
| KR102299451B1 true KR102299451B1 (en) | 2021-09-08 |
Family
ID=62780056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160174435A KR102299451B1 (en) | 2016-12-20 | 2016-12-20 | Divider/combiner with wide band characteristic |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102299451B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102636487B1 (en) | 2018-10-26 | 2024-02-14 | 삼성전자주식회사 | Signal transfer line for a test equipment and an automatic test equipment for testing semiconductor devices using the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094316A (en) * | 1999-09-27 | 2001-04-06 | Murata Mfg Co Ltd | Power distributor/synthesizer and mobile object communication machine using the same |
| US6861923B2 (en) | 2002-03-19 | 2005-03-01 | Nokia Corporation | Power divider/combiner with a multilayer structure |
-
2016
- 2016-12-20 KR KR1020160174435A patent/KR102299451B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094316A (en) * | 1999-09-27 | 2001-04-06 | Murata Mfg Co Ltd | Power distributor/synthesizer and mobile object communication machine using the same |
| US6861923B2 (en) | 2002-03-19 | 2005-03-01 | Nokia Corporation | Power divider/combiner with a multilayer structure |
Non-Patent Citations (2)
| Title |
|---|
| 비특허문헌 |
| 임종식, 한상민, 윤원상 외 1명, 한국정보기술학회논문지14(1), 11 - 18 (8 pages), 2016년 1월, 1부.* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180071611A (en) | 2018-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10461393B2 (en) | Bidirectional coupler, monitor circuit, and front-end circuit | |
| US10535912B2 (en) | Wideband gysel power divider | |
| US8395460B2 (en) | Low loss RF transceiver combiner | |
| US8773216B2 (en) | Selectivity of a dual coupler | |
| US11158934B2 (en) | Base station antenna | |
| US9030369B2 (en) | Terminationless power splitter/combiner | |
| US9502746B2 (en) | 180 degree hybrid coupler and dual-linearly polarized antenna feed network | |
| CN112103665B (en) | Radio frequency feed network, phased array antenna and communication equipment | |
| CA2735026A1 (en) | Power combiner/distributor and transmitter using the power combiner/distributor | |
| US6078227A (en) | Dual quadrature branchline in-phase power combiner and power splitter | |
| US6778037B1 (en) | Means for handling high-frequency energy | |
| KR102299451B1 (en) | Divider/combiner with wide band characteristic | |
| US9437914B2 (en) | Power processing circuit and multiplex amplification circuit | |
| CN109997311B (en) | Wiring board, coupler module, and communication device | |
| EP3080865B1 (en) | Power divider and power combiner | |
| KR20140025208A (en) | Wilkinson power divider/combiner having a stub members | |
| CN105811063B (en) | Power processing circuit, No. two amplifying circuits and multichannel amplifying circuit | |
| US8643447B2 (en) | Terminal circuit and bi-directional coupler using the terminal circuit | |
| CN104091983B (en) | The self-supported I/Q of miniature microwave and millimeter wave variable paraphase orthogonal filter | |
| KR100893683B1 (en) | Hybrid coupler | |
| KR20100078589A (en) | Power divider | |
| EP1042843A1 (en) | Rf three-way combiner/splitter | |
| US11217871B2 (en) | Distributor and synthesizer | |
| CN109428143B (en) | Three-frequency balanced coupler based on 180-degree ideal inverter | |
| US9084286B2 (en) | Front end module and method of operation in different circuit environments |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |