KR102294612B1 - 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 - Google Patents
방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 Download PDFInfo
- Publication number
- KR102294612B1 KR102294612B1 KR1020197029719A KR20197029719A KR102294612B1 KR 102294612 B1 KR102294612 B1 KR 102294612B1 KR 1020197029719 A KR1020197029719 A KR 1020197029719A KR 20197029719 A KR20197029719 A KR 20197029719A KR 102294612 B1 KR102294612 B1 KR 102294612B1
- Authority
- KR
- South Korea
- Prior art keywords
- container
- data
- time
- field
- plp
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/0413—MIMO systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2649—Demodulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2657—Carrier synchronisation
- H04L27/2659—Coarse or integer frequency offset determination and synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2657—Carrier synchronisation
- H04L27/266—Fine or fractional frequency offset determination and synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2673—Details of algorithms characterised by synchronisation parameters
- H04L27/2675—Pilot or known symbols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
- H04L27/2692—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with preamble design, i.e. with negotiation of the synchronisation sequence with transmitter or sequence linked to the algorithm used at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
- H04H60/35—Arrangements for identifying or recognising characteristics with a direct linkage to broadcast information or to broadcast space-time, e.g. for identifying broadcast stations or for identifying users
- H04H60/38—Arrangements for identifying or recognising characteristics with a direct linkage to broadcast information or to broadcast space-time, e.g. for identifying broadcast stations or for identifying users for identifying broadcast time or space
- H04H60/40—Arrangements for identifying or recognising characteristics with a direct linkage to broadcast information or to broadcast space-time, e.g. for identifying broadcast stations or for identifying users for identifying broadcast time or space for identifying broadcast time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
부트스트랩 영역, 프리앰블 영역, 및 데이터 영역으로 구분되는 신호 프레임을 포함하는 방송 신호를 수신하여 OFDM 방식으로 복조하는 복조부, 상기 복조된 방송 신호로부터 상기 신호 프레임을 파싱하는 프레임 파싱부, 상기 파싱된 신호 프레임의 프리앰블 영역으로 수신되는 프리앰블 데이터를 처리하여 시간 정보를 포함하는 L1 시그널링 데이터를 추출하는 L1 시그널링 처리부, 상기 파싱된 신호 프레임의 데이터 영역으로 수신되는 적어도 하나의 PLP (Physical Layer Pipe)의 PLP 데이터를 처리하여 적어도 하나의 데이터 패킷을 추출하는 PLP 데이터 처리부, 및 상기 추출된 시간 정보를 포함하는 제1 컨테이너를 생성하고, 상기 추출된 적어도 하나의 데이터 패킷을 포함하는 제2 컨테이너를 생성하는 컨테이너 인캡슐레이션부를 포함하며, 상기 제1 컨테이너와 상기 제2 컨테이너 각각은 제1 헤더, 제2 헤더, 및 페이로드를 포함하고, 상기 제1 헤더는 해당 컨테이너의 시작 위치를 지시하는 시작 위치 정보를 포함하고, 상기 제1 컨테이너의 시작 위치 정보와 상기 제2 컨테이너의 시작 위치 정보는 같은 값을 가지며, 상기 제2 헤더는 상기 제1 컨테이너와 상기 제2 컨테이너를 구분하기 위한 컨테이너 식별 정보를 포함한다.
Description
본 발명은 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송수신 방법에 관한 것이다.
아날로그 방송 신호 송신이 종료됨에 따라, 디지털 방송 신호를 송수신하기 위한 다양한 기술이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호에 비해 더 많은 양의 비디오/오디오 데이터를 포함할 수 있고, 비디오/오디오 데이터뿐만 아니라 다양한 종류의 부가 데이터를 더 포함할 수 있다.
즉, 디지털 방송 시스템은 HD(High Definition) 이미지, 멀티채널(multi channel, 다채널) 오디오, 및 다양한 부가 서비스를 제공할 수 있다. 그러나, 디지털 방송을 위해서는, 많은 양의 데이터 전송에 대한 데이터 전송 효율, 송수신 네트워크의 견고성(robustness), 및 모바일 수신 장치를 고려한 네트워크 유연성(flexibility)이 향상되어야 한다.
본 발명의 목적은 많은 양의 데이터 전송에 대한 데이터 전송 효율, 송수신 네트워크의 견고성, 및 모바일 수신 장치를 고려한 네트워크 유연성을 향상시키기 위한 방송 신호 송신 장치 및 송신 방법 그리고, 방송 신호 수신 장치 및 수신 방법을 제공함에 있다.
본 발명의 다른 목적은 송신 시스템으로부터 제공된 시간 정보를 효율적으로 상위 레이어로 전달하기 위한 방송 신호 수신 장치 및 수신 방법을 제공함에 있다.
본 발명의 또 다른 목적은 송신 시스템으로부터 제공된 시간 정보를 피지컬 레이어에서 컨테이너 포맷으로 인캡슐레이션하여 상위 레이어로 전달하기 위한 방송 신호 수신 장치 및 수신 방법을 제공함에 있다.
상술한 목적 및 다른 이점을 달성하기 위해, 본 발명의 일 실시예에 따른 방송 신호 수신 방법은 부트스트랩 영역, 프리앰블 영역, 및 데이터 영역으로 구분되는 신호 프레임을 포함하는 방송 신호를 수신하는 단계, 수신된 방송 신호를 OFDM (Orthogonal Frequency Division Multiplexing) 방식으로 복조하는 단계, 상기 복조된 방송 신호로부터 상기 신호 프레임을 파싱하는 단계, 상기 파싱된 신호 프레임의 프리앰블 영역으로 수신되는 프리앰블 데이터를 처리하여 시간 정보를 포함하는 L1 시그널링 데이터를 추출하는 단계, 상기 파싱된 신호 프레임의 데이터 영역으로 수신되는 적어도 하나의 PLP (Physical Layer Pipe)의 PLP 데이터를 처리하여 적어도 하나의 데이터 패킷을 추출하는 단계, 및 상기 추출된 시간 정보를 포함하는 제1 컨테이너를 생성하고, 상기 추출된 적어도 하나의 데이터 패킷을 포함하는 제2 컨테이너를 생성하는 단계를 포함하며, 상기 제1 컨테이너와 상기 제2 컨테이너 각각은 제1 헤더, 제2 헤더, 및 페이로드를 포함하고, 상기 제1 헤더는 해당 컨테이너의 시작 위치를 지시하는 시작 위치 정보를 포함하고, 상기 제1 컨테이너의 시작 위치 정보와 상기 제2 컨테이너의 시작 위치 정보는 같은 값을 가지며, 상기 제2 헤더는 상기 제1 컨테이너와 상기 제2 컨테이너를 구분하기 위한 컨테이너 식별 정보를 포함하는 것을 일 실시예로 한다.
상기 제1 컨테이너의 제2 헤더는 상기 컨테이너 식별 정보를 포함하는 시간 모드 필드와 상기 시간 정보를 포함하는 시간 정보 필드를 포함하고, 상기 제2 컨테이너의 제2 헤더는 상기 컨테이너 식별 정보를 포함하는 시간 모드 필드를 포함하지만 상기 시간 정보 필드는 포함하지 않는 것을 일 실시예로 한다.
상기 제1 컨테이너의 제2 헤더에 포함된 시간 모드 필드는 상기 제1 컨테이너가 시간 정보 컨테이너임을 지시하는 시간 플래그 필드와 상기 시간 정보 필드에 포함되는 시간 정보의 정밀도(precision)를 지시하는 시간 타입 필드를 포함하며, 상기 제1 컨테이너의 제2 헤더에 포함된 시간 정보 필드는 상기 시간 타입 필드에 의해 지시되는 정밀도의 시간 정보를 포함하는 것을 일 실시예로 한다.
상기 제2 컨테이너의 제2 헤더에 포함된 시간 모드 필드는 상기 제2 컨테이너가 데이터 컨테이너임을 지시하는 시간 플래그 필드와 더미 데이터를 포함하는 시간 타입 필드를 포함하는 것을 일 실시예로 한다.
상기 제1 컨테이너의 제1 헤더와 상기 제2 컨테이너의 제1 헤더는 각각 에러 지시 정보를 더 포함하고, 상기 제1 컨테이너의 제1 헤더에 포함된 에러 지시 정보는 상기 L1 시그널링 데이터의 에러 여부를 지시하고, 상기 제2 컨테이너의 제1 헤더에 포함된 에러 지시 정보는 상기 적어도 하나의 데이터 패킷의 에러 여부를 지시하는 것을 일 실시예로 한다.
상기 제2 컨테이너의 제1 헤더는 상기 적어도 하나의 데이터 패킷이 속한 PLP를 식별하기 위한 PLP 식별 정보와 상기 적어도 하나의 데이터 패킷의 길이를 식별하기 위한 길이 식별 정보를 더 포함하는 것을 일 실시예로 한다.
상기 제1 컨테이너의 페이로드는 디버깅을 위한 디버깅 정보를 포함하고, 상기 제2 컨테이너의 페이로드는 상기 적어도 하나의 데이터 패킷을 포함하는 것을 일 실시예로 한다.
본 발명에 따른 방송 신호 수신 방법은 상기 제1 컨테이너와 상기 제2 컨테이너를 수신하는 단계, 상기 수신된 컨테이너의 제2 헤더에 포함된 컨테이너 식별 정보를 기반으로 수신된 컨테이너가 상기 제1 컨테이너인지 상기 제2 컨테이너인지를 식별하는 단계, 및 상기 식별 단계에서 식별된 컨테이너가 상기 제1 컨테이너이면 상기 식별된 컨테이너로부터 상기 시간 정보를 추출하고, 상기 식별된 컨테이너가 제2 컨테이너이면 상기 식별된 컨테이너로부터 상기 적어도 하나의 데이터 패킷을 추출하는 단계를 더 포함하는 것을 일 실시예로 한다.
본 발명에 따른 방송 신호 수신 장치는 부트스트랩 영역, 프리앰블 영역, 및 데이터 영역으로 구분되는 신호 프레임을 포함하는 방송 신호를 수신하여 OFDM 방식으로 복조하는 복조부, 상기 복조된 방송 신호로부터 상기 신호 프레임을 파싱하는 프레임 파싱부, 상기 파싱된 신호 프레임의 프리앰블 영역으로 수신되는 프리앰블 데이터를 처리하여 시간 정보를 포함하는 L1 시그널링 데이터를 추출하는 L1 시그널링 처리부, 상기 파싱된 신호 프레임의 데이터 영역으로 수신되는 적어도 하나의 PLP (Physical Layer Pipe)의 PLP 데이터를 처리하여 적어도 하나의 데이터 패킷을 추출하는 PLP 데이터 처리부, 및 상기 추출된 시간 정보를 포함하는 제1 컨테이너를 생성하고, 상기 추출된 적어도 하나의 데이터 패킷을 포함하는 제2 컨테이너를 생성하는 컨테이너 인캡슐레이션부를 포함하며, 상기 제1 컨테이너와 상기 제2 컨테이너 각각은 제1 헤더, 제2 헤더, 및 페이로드를 포함하고, 상기 제1 헤더는 해당 컨테이너의 시작 위치를 지시하는 시작 위치 정보를 포함하고, 상기 제1 컨테이너의 시작 위치 정보와 상기 제2 컨테이너의 시작 위치 정보는 같은 값을 가지며, 상기 제2 헤더는 상기 제1 컨테이너와 상기 제2 컨테이너를 구분하기 위한 컨테이너 식별 정보를 포함하는 것을 일 실시예로 한다.
상기 제1 컨테이너의 제2 헤더는 상기 컨테이너 식별 정보를 포함하는 시간 모드 필드와 상기 시간 정보를 포함하는 시간 정보 필드를 포함하고, 상기 제2 컨테이너의 제2 헤더는 상기 컨테이너 식별 정보를 포함하는 시간 모드 필드를 포함하지만 상기 시간 정보 필드는 포함하지 않는 것을 일 실시예로 한다.
상기 제1 컨테이너의 제2 헤더에 포함된 시간 모드 필드는 상기 제1 컨테이너가 시간 정보 컨테이너임을 지시하는 시간 플래그 필드와 상기 시간 정보 필드에 포함되는 시간 정보의 정밀도(precision)를 지시하는 시간 타입 필드를 포함하며, 상기 제1 컨테이너의 제2 헤더에 포함된 시간 정보 필드는 상기 시간 타입 필드에 의해 지시되는 정밀도의 시간 정보를 포함하는 것을 일 실시예로 한다.
상기 제2 컨테이너의 제2 헤더에 포함된 시간 모드 필드는 상기 제2 컨테이너가 데이터 컨테이너임을 지시하는 시간 플래그 필드와 더미 데이터를 포함하는 시간 타입 필드를 포함하는 것을 일 실시예로 한다.
상기 제1 컨테이너의 제1 헤더와 상기 제2 컨테이너의 제1 헤더는 각각 에러 지시 정보를 더 포함하고, 상기 제1 컨테이너의 제1 헤더에 포함된 에러 지시 정보는 상기 L1 시그널링 데이터의 에러 여부를 지시하고, 상기 제2 컨테이너의 제1 헤더에 포함된 에러 지시 정보는 상기 적어도 하나의 데이터 패킷의 에러 여부를 지시하는 것을 일 실시예로 한다.
상기 제1 컨테이너의 페이로드는 디버깅을 위한 디버깅 정보를 포함하고, 상기 제2 컨테이너의 페이로드는 상기 적어도 하나의 데이터 패킷을 포함하는 것을 일 실시예로 한다.
본 발명에 따른 방송 신호 수신 장치는 상기 제1 컨테이너와 상기 제2 컨테이너를 수신하고, 상기 수신된 컨테이너의 제2 헤더에 포함된 컨테이너 식별 정보를 기반으로 수신된 컨테이너가 상기 제1 컨테이너인지 상기 제2 컨테이너인지를 식별하며, 상기 식별된 컨테이너가 상기 제1 컨테이너이면 상기 식별된 컨테이너로부터 상기 시간 정보를 추출하고, 상기 식별된 컨테이너가 제2 컨테이너이면 상기 식별된 컨테이너로부터 상기 적어도 하나의 데이터 패킷을 추출하는 시스템 디코더를 더 포함하는 것을 일 실시예로 한다.
본 발명은 서비스 특성에 따라 데이터를 처리하여 각 서비스 또는 서비스 컴포넌트에 대한 QoS (Quality of Service)를 제어함으로써 다양한 방송 서비스를 제공할 수 있다.
본 발명은 동일한 RF (radio frequency) 신호 대역폭을 통해 다양한 방송 서비스 또는 프로덕트(product)를 전송함으로써 전송 유연성(flexibility)을 달성할 수 있다.
본 발명은 MIMO (Multiple-Input Multiple-Output) 시스템을 이용하여 데이터 전송 효율 및 방송 신호의 송수신 견고성(Robustness)을 향상시킬 수 있다.
본 발명에 따르면, 모바일 수신 장치를 사용하거나 실내 환경에 있더라도, 에러 없이 디지털 방송 신호를 수신할 수 있다.
본 발명의 수신 시스템은 송신 시스템으로부터 제공된 시간 정보를 피지컬 레이어에서 컨테이너 포맷으로 인캡슐레이션하여 시스템 디코더를 포함하는 상위 레이어로 제공함으로써, 시스템 디코더에서 효율적으로 시스템 디코딩 동작을 수행할 수 있게 된다.
본 발명에 대해 더욱 이해하기 위해 포함되며 본 출원에 포함되고 그 일부를 구성하는 첨부된 도면은 본 발명의 원리를 설명하는 상세한 설명과 함께 본 발명의 실시예를 나타낸다.
도 1은 본 발명에 따른 송신 시스템의 일 실시예를 보인 구성 블록도
도 2는 본 발명에 따른 특정 PLP를 위한 BICM부의 일 실시예를 보인 상세 구성 블록도
도 3(a), 도 3(b)는 본 발명에 따른 타입 A의 블록 인터리빙 과정의 일 실시예를 보인 도면
도 4(a), 도 4(b)는 본 발명에 따른 타입 B의 블록 인터리빙 과정의 일 실시예를 보인 도면
도 5는 본 발명에 따른 송신 시스템의 프레임 빌딩부 의 일 실시예를 보인 상세 블록도
도 6(a), 도 6(b)는 본 발명에 따른 CTI 모드의 타임 인터리버와 HTI 모드의 타임 인터리버의 일 실시예를 보인 구성 블록도
도 7은 본 발명에 따른 신호 프레임의 구조의 일 실시예를 보인 도면
도 8(a)는 본 발명에 따른 L1 시그널링 데이터의 블록 인터리빙 과정의 일 실시예를 보인 도면
도 8(b)는 본 발명에 따른 L1 시그널링 데이터의 비트 디먹싱 과정의 일 실시예를 보인 도면
도 9는 본 발명에 따른 L1 시그널링 데이터 중 L1-Basic 시그널링 데이터의 신택스 구조의 일 실시예를 보인 도면
도 10 내지 도 12는 본 발명에 따른 L1 시그널링 데이터 중 L1-Detail 시그널링 데이터의 신택스 구조의 일 실시예를 보인 도면
도 13은 본 발명에 따른 시간 정보를 획득하는 시간 정보 위치와 프리앰블로 전송되는 시간 정보의 일 실시예를 보인 도면
도 14는 본 발명에 따른 수신 시스템의 일 실시예를 보인 구성 블록도
도 15는 도 14의 수신 시스템에 포함된 PLP 데이터 처리부와 L1 시그널링 처리부의 일 실시예를 보인 상세 블록도
도 16(a), 도 16(b)는 본 발명에 따른 CTI 모드의 타임 디인터리버와 HTI 모드의 타임 디인터리버의 일 실시예를 보인 구성 블록도
도 17은 본 발명에 따른 수신 시스템의 역 BICM부 내 디코딩부의 일 실시예를 보인 구성 블록도
도 18은 본 발명에 따른 데이터 컨테이너의 구조의 일 실시예를 보인 도면
도 19는 본 발명의 따른 시간 정보를 포함하는 데이터 컨테이너 구조의 일 실시예를 보인 도면
도 20(a)와 도 20(b)는 본 발명에 따른 시간 정보와 베이스밴드 패킷을 포함하는 데이터 컨테이너를 전송하는 실시예들을 보인 도면
도 21은 본 발명에 따른 시간 정보와 베이스밴드 패킷을 포함하는 데이터 컨테이너를 전송하는 다른 실시예를 보인 도면
도 22(a), 도 22(b)는 본 발명에 따른 시간 정보와 베이스밴드 패킷을 포함하는 데이터 컨테이너를 전송하는 또 다른 실시예들을 보인 도면
도 23은 본 발명에 따른 시간 정보 컨테이너의 구조의 일 실시예를 보인 도면
도 24는 본 발명에 따른 시간 정보를 포함하는 시간 정보 컨테이너와 데이터 패킷을 포함하는 데이터 컨테이너를 전송하는 일 실시예를 보인 도면
도 25는 본 발명에 따른 데이터 컨테이너의 구조의 또 다른 실시예를 보인 도면
도 26은 본 발명에 따른 시간 정보 컨테이너의 구조의 또 다른 실시예를 보인 도면
도 1은 본 발명에 따른 송신 시스템의 일 실시예를 보인 구성 블록도
도 2는 본 발명에 따른 특정 PLP를 위한 BICM부의 일 실시예를 보인 상세 구성 블록도
도 3(a), 도 3(b)는 본 발명에 따른 타입 A의 블록 인터리빙 과정의 일 실시예를 보인 도면
도 4(a), 도 4(b)는 본 발명에 따른 타입 B의 블록 인터리빙 과정의 일 실시예를 보인 도면
도 5는 본 발명에 따른 송신 시스템의 프레임 빌딩부 의 일 실시예를 보인 상세 블록도
도 6(a), 도 6(b)는 본 발명에 따른 CTI 모드의 타임 인터리버와 HTI 모드의 타임 인터리버의 일 실시예를 보인 구성 블록도
도 7은 본 발명에 따른 신호 프레임의 구조의 일 실시예를 보인 도면
도 8(a)는 본 발명에 따른 L1 시그널링 데이터의 블록 인터리빙 과정의 일 실시예를 보인 도면
도 8(b)는 본 발명에 따른 L1 시그널링 데이터의 비트 디먹싱 과정의 일 실시예를 보인 도면
도 9는 본 발명에 따른 L1 시그널링 데이터 중 L1-Basic 시그널링 데이터의 신택스 구조의 일 실시예를 보인 도면
도 10 내지 도 12는 본 발명에 따른 L1 시그널링 데이터 중 L1-Detail 시그널링 데이터의 신택스 구조의 일 실시예를 보인 도면
도 13은 본 발명에 따른 시간 정보를 획득하는 시간 정보 위치와 프리앰블로 전송되는 시간 정보의 일 실시예를 보인 도면
도 14는 본 발명에 따른 수신 시스템의 일 실시예를 보인 구성 블록도
도 15는 도 14의 수신 시스템에 포함된 PLP 데이터 처리부와 L1 시그널링 처리부의 일 실시예를 보인 상세 블록도
도 16(a), 도 16(b)는 본 발명에 따른 CTI 모드의 타임 디인터리버와 HTI 모드의 타임 디인터리버의 일 실시예를 보인 구성 블록도
도 17은 본 발명에 따른 수신 시스템의 역 BICM부 내 디코딩부의 일 실시예를 보인 구성 블록도
도 18은 본 발명에 따른 데이터 컨테이너의 구조의 일 실시예를 보인 도면
도 19는 본 발명의 따른 시간 정보를 포함하는 데이터 컨테이너 구조의 일 실시예를 보인 도면
도 20(a)와 도 20(b)는 본 발명에 따른 시간 정보와 베이스밴드 패킷을 포함하는 데이터 컨테이너를 전송하는 실시예들을 보인 도면
도 21은 본 발명에 따른 시간 정보와 베이스밴드 패킷을 포함하는 데이터 컨테이너를 전송하는 다른 실시예를 보인 도면
도 22(a), 도 22(b)는 본 발명에 따른 시간 정보와 베이스밴드 패킷을 포함하는 데이터 컨테이너를 전송하는 또 다른 실시예들을 보인 도면
도 23은 본 발명에 따른 시간 정보 컨테이너의 구조의 일 실시예를 보인 도면
도 24는 본 발명에 따른 시간 정보를 포함하는 시간 정보 컨테이너와 데이터 패킷을 포함하는 데이터 컨테이너를 전송하는 일 실시예를 보인 도면
도 25는 본 발명에 따른 데이터 컨테이너의 구조의 또 다른 실시예를 보인 도면
도 26은 본 발명에 따른 시간 정보 컨테이너의 구조의 또 다른 실시예를 보인 도면
발명의 실시를 위한 최선의 형태
본 발명의 바람직한 실시예에 대해 구체적으로 설명하며, 그 예는 첨부된 도면에 나타낸다. 첨부된 도면을 참조한 아래의 상세한 설명은 본 발명의 실시예에 따라 구현될 수 있는 실시예만을 나타내기보다는 본 발명의 바람직한 실시예를 설명하기 위한 것이다. 다음의 상세한 설명은 본 발명에 대한 철저한 이해를 제공하기 위해 세부 사항을 포함한다. 그러나 본 발명이 이러한 세부 사항 없이 실행될 수 있다는 것은 당업자에게 자명하다.
본 발명에서 사용되는 대부분의 용어는 해당 분야에서 널리 사용되는 일반적인 것들에서 선택되지만, 일부 용어는 출원인에 의해 임의로 선택되며 그 의미는 필요에 따라 다음 설명에서 자세히 서술한다. 따라서 본 발명은 용어의 단순한 명칭이나 의미가 아닌 용어의 의도된 의미에 근거하여 이해되어야 한다.
본 발명은 차세대 방송 서비스에 대한 방송 신호 송신 및 수신 장치 및 방법을 제공한다.
본 발명의 일 실시예에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 포함한다. 본 발명은 일 실시예에 따라 비-MIMO (non-Multiple Input Multiple Output) 또는 MIMO 방식을 통해 차세대 방송 서비스에 대한 방송 신호를 처리할 수 있다. 본 발명의 일 실시예에 따른 비-MIMO 방식은 MISO (Multiple Input Single Output) 방식, SISO (Single Input Single Output) 방식 등을 포함할 수 있다.
이하에서는 설명의 편의를 위해 MISO 또는 MIMO 방식은 두 개의 안테나를 사용하지만, 본 발명은 두 개 이상의 안테나를 사용하는 시스템에 적용될 수 있다.
본 발명은 특정 용도에 요구되는 성능을 달성하면서 수신기 복잡도를 최소화하기 위해 최적화된 피지컬 프로파일 (또는 시스템)을 제안한다.
본 발명은 또한 다중화 방식으로 TDM (Time Division Multiplexing), FDM (Frequency Division Multiplexing), LDM (Layered Division Multiplexing) 방식 중 적어도 하나를 이용하여 차세대 방송 서비스에 대한 방송 신호를 처리할 수 있다.
본 발명은 차세대 방송 서비스에 대한 방송 신호를 처리할 때 MIMO 방식과 LDM 방식은 같이 사용하지 않는 것을 일 실시예로 한다. 이는 하나의 실시예이며, MIMO 방식과 LDM 방식을 같이 사용할 수도 있다.
그리고 본 발명에서 전송 서브캐리어 개수(NoC)는 OFDM 심볼에서 FFT 크기와 모드에 따라서 전송할 수 있는 전체 서브캐리어 개수이고, 유효 데이터 서브캐리어 개수는 OFDM 심볼의 전체 서브캐리어에서 파일럿 및 널(null) 셀, 예약(reserved) 톤을 제외하고 데이터를 전송할 수 있는 서브캐리어 개수이다.
본 발명에서는 3 종류의 FFT 사이즈 즉, 8K, 16K, 32K를 적용하는 것을 일 실시예로 한다.
그리고 본 발명에서 데이터 파이프 (Data Pipe, DP)는 견고성(robustness) 제어를 위한 기본 단위이며, 하나 또는 다수의 서비스 또는 하나 또는 다수의 서비스 컴포넌트가 하나의 데이터 파이프에 의해 전달될 수 있다. 즉, 데이터 파이프는 하나 이상의 서비스 또는 하나 이상의 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련 메타 데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널이다. 그리고 본 발명에서 PLP (Physical Layer Pipe)는 상술한 DP와 동일한 개념으로 사용되는 피지컬 패스(physical path)로서, 호칭은 설계자의 의도에 따라 변경 가능하다. 또한 본 발명에서는 상기 서비스와 프로덕트(product)를 혼용하여 사용하기로 한다. 상기 프로덕트는 상기 서비스와 동일한 의미를 가질수도 있고, 상기 서비스를 포함하는 상위 의미를 가질 수도 있다. 이때, 상기 복수개의 PLP들은 다른 종류의 데이터 스트림들을 전송할 수 있으며, 그 모든 데이터 스트림들은 하나의 서비스 또는 컴플리트 딜리버리된 프로덕트(complete delivered product)를 조립(assemble)하는데 필요하다. 또한, 멀티플 딜리버리된 프로덕트들을 조립하기 위해 필요한 데이터 스트림들이 같은 레벨의 로버스트로 전송된다면, 그 데이터 스트림들은 PLP들을 공유(share)할 수 있다. 이에 더하여, 싱글 딜리버리된 프로덕트를 조립하기 위해 필요한 데이터 스트림들은 최대 4개의 PLP들을 통해 전송되는 것을 일 실시예로 한다. 다시 말해, 하나의 서비스 또는 하나의 프로덕트를 조립하기 위해 동시 복구를 요구하는 콘텐트를 전송하는 최대 PLP들의 개수는 하나의 프레임 내에서 4개이다(The maximum number of PLPs in a frame carrying content requiring simultaneous recovery to assemble a single delivered product is four).
또한 본 발명에서 신호 프레임(또는 프레임 또는 A3 프레임 또는 피지컬 레이어 프레임이라 하기도 함)은 크게 3개의 영역으로 구분하며, 신호 프레임의 맨 앞에 위치한 제1 영역은 부트스트랩(또는 부트스트랩 영역)이라 하고, 상기 제1 영역 바로 다음에 위치하는 제2 영역은 프리앰블(또는 프리앰블 영역)이라 하며, 상기 제2 영역 다음에 위치하는 제3 영역은 데이터 영역이라 하기로 한다.
상기 부트스트랩 영역에는 부트스트랩 데이터가 포함된다. 하나의 부트 스트랩의 시작부터 다음 부트 스트랩의 시작까지의 정확한 타임 주기는 첫 부트스트랩에 의해 지시된 베이스밴드 샘플링 레이트의 샘플 시간의 정수 배가 되는 것을 일 실시예로 한다. 상기 프리앰블 영역에는 해당 프레임의 나머지에 적용 가능한 L1 (Layer 1) 시그널링 데이터(또는 L1 콘트롤 시그널링 데이터라 함)가 포함된다. 상기 데이터 영역은 다시 하나 이상의 서브프레임들로 구분된다. 만일 하나의 신호 프레임에 복수개의 서브프레임들이 존재한다면, 복수개의 서브프레임들은 시간에 따라 연속적으로 위치한다(be concatenated together in time). 하나의 서브프레임은 신호 프레임 내의 타임-프리퀀시 자원(time-frequency resources)의 집합(set)으로 구성된다.
상기 L1 시그널링 데이터는 피지컬 레이어 파라미터들을 구성하기 위해 필요한 정보를 제공한다. 상기 L1 시그널링 데이터는 L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터를 포함한다. 이때 부트스트랩 데이터를 상기 L1 시그널링 데이터에 포함시킬 수도 있다. 각 영역에 포함되는 정보 및/또는 데이터에 대해서는 뒤에서 상세히 다루기로 한다.
그리고 이후 설명되는 L1 시그널링 데이터에 포함되는 정보 중 L1B로 시작하는 정보는 L1-Basic 시그널링 데이터에 포함되는 정보이고, L1D로 시작하는 정보는 L1-Detail 시그널링 데이터에 포함되는 정보인 것을 일 실시예로 한다.
송신 시스템
도 1은 본 발명의 일 실시예에 따른 피지컬 레이어의 방송 신호 송신 장치(또는 송신 시스템이라 함)의 구조를 나타낸다.
도 1의 방송 신호 송신 장치는 제1 인풋 포맷팅부(1100), 제1 BICM (bit interleaved coding & modulation) 부(1200), 제1 프레임 빌딩부(1300), 제1 OFDM (orthogonal frequency division multiplexing) 제네레이션부(1600), 및 L1 시그널링 처리부(1700)를 포함한다.
도 1의 방송 신호 송신 장치는 제2 인풋 포맷팅부(1150)와 LDM 처리부(1300)를 더 포함할 수 있으며, 본 발명에 LDM 방식이 적용될 때 추가로 필요한 블록들이다.
도 1의 방송 신호 송신 장치는 MIMO 처리부(1400)와 제2 OFDM 제네레이션부(1650)을 더 포함할 수 있으며, 본 발명에 MIMO 방식이 적용될 때 추가로 필요한 블록들이다.
즉, 상기 제2 인풋 포맷팅부(1150)와 LDM 처리부(1300)는 LDM 방식에서만 사용되고, 상기 제1 BICM부(1200)의 MIMO 디먹스(1203), 제2 매퍼(1205), MIMO 처리부(1400), 및 제2 OFDM 제네레이션부(1650)은 MIMO 방식에서만 사용된다. 그리고, 제1 인풋 포맷팅부(1100), 제1 BICM부(1200)에서 MIMO 디먹스(1203)과 제2 매퍼(1205)를 제외한 나머지 블록, 제1 프레임 빌딩부(1300), 및 제1 OFDM 제네레이션부(1600)는 LDM 방식과 MIMO 방식에 공통으로 사용된다. 상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
상기 제1 인풋 포맷팅부(1100)는 인캡슐레이터(1101)와 BBP 포맷터(1102)를 포함하는 것을 일 실시예로 한다. 그리고 도면에 도시되지 않았지만, 상기 제1 인풋 포맷팅부(1100)는 스케쥴러를 더 포함할 수 있으며, 상기 스케쥴러는 상기 BBP 포맷터(1102)를 제어하는 것을 일 실시예로 한다.
본 발명에서 상기 인캡슐레이터(1101)로 입력되는 데이터는 IP 스트림/패킷 및 MPEG2-TS 등이 될 수 있으며, 다른 스트림 타입은 일반(generic) 스트림으로 다루어진다.
상기 인캡슐레이터(1101)는 IP 패킷과 MPEG-TS 패킷을 포함한 모든 타입의 입력 패킷들을 단일 포맷의 패킷으로 인캡슐레이션한다. 본 발명은 이 패킷을 ALP (ATSC Link-Layer Protocol) 패킷이라 명명하기로 한다. 상기 ALP 패킷은 본 발명의 이해를 돕기 위한 하나의 실시예이며, 설계자에 따라 다른 이름으로 명명될 수도 있다.
각 ALP 패킷은 헤더와 페이로드로 구성되며, 입력 패킷은 적어도 하나의 ALP 패킷의 페이로드에 포함된다. 이때 하나의 입력 패킷이 하나의 ALP 패킷의 페이로드에 포함될 수도 있고, 하나의 입력 패킷이 복수개로 나누어져 복수개의 ALP 패킷의 페이로드에 포함될 수도 있으며, 복수개의 입력 패킷들이 하나의 ALP 패킷의 페이로드에 포함될 수도 있다. 상기 ALP 패킷의 헤더는 항상 베이스 헤더를 포함하며, 추가 (additional) 헤더와 선택 (optional) 헤더가 더 부가될 수도 있다. 상기 베이스 헤더는 고정 길이(예, 2 바이트)를 가지며 해당 ALP 패킷으로 패킷화되기 전의 입력 패킷의 타입 또는 프로토콜을 지시하는 정보를 포함한다.
이때, 입력 패킷들이 IP 패킷들인 경우, IP 패킷들의 오버헤드를 줄이기 위해 IP 패킷들의 헤더를 압축한 후 적어도 하나의 ALP 패킷으로 인캡슐레이션할 수 있다. 그리고 입력 패킷들이 TS 패킷들일 경우, TS 패킷들의 오버헤드를 줄이기 위해 각 TS 패킷에서 동기 바이트를 삭제한 후 적어도 하나의 ALP 패킷으로 인캡슐레이션할 수 있다. 또한 TS 패킷들과 TS 널 패킷들로 이루어지는 스트림으로부터 TS 널 패킷들을 식별하여 삭제한 후 적어도 하나의 ALP 패킷으로 인캡슐레이션할 수 있다. 이때 상기 삭제된 TS 널 패킷들의 개수를 식별하기 위한 정보가 수신기로 전송되는 것을 일 실시예로 한다. 본 발명은 일 실시예로, 상기 삭제된 TS 널 패킷들의 개수를 식별하기 위한 정보는 해당 ALP 패킷의 헤더 내 DNP(Deleted Null Packets) 필드에 시그널링하여 전송한다.
그리고 각 ALP 패킷의 길이는 가변적이며, 길이 정보는 해당 ALP 패킷의 헤더에 시그널링되는 것을 일 실시예로 한다.
이때 상기 인캡슐레이터(1101)는 상위 레이어 예를 들면, 링크 레이어에 구비될 수도 있다. 이 경우 피지컬 레이어에서 상기 인캡슐레이터(1101)는 생략되며, 상기 BBP 포맷터(1102)는 링크 레이어에서 제공되는 ALP 패킷들을 수신하는 것을 일 실시예로 한다.
상기 BBP 포맷터(1102)는 적어도 하나의 ALP 패킷을 포함하는 BBP 페이로드에 BBP 헤더를 부가하여 베이스밴드 패킷을 생성한다. 본 발명은 상기 생성된 베이스밴드 패킷에 대해 스크램블링을 수행하는 것을 일 실시예로 한다. 상기 스크램블링은 랜더마이징이라 칭하기도 한다.
상기 베이스밴드 패킷도 헤더와 페이로드로 구성되며, 상기 헤더는 다시 베이스 필드를 포함하고, 옵셔널 필드와 확장(extension) 필드가 추가로 포함될 수도 있다.
이때 ALP 패킷들은 입력된 순서대로 베이스밴드 패킷의 페이로드에 할당되는 것을 일 실시예로 한다. 만일 입력되는 ALP 패킷들의 개수가 해당 베이스밴드 패킷을 채우기에 충분하지 않다면 해당 베이스밴드 패킷을 온전히 채우기 위해 패딩이 사용될 수 있으며, 이를 위해 해당 베이스밴드 패킷에 패딩이 사용되었는지 여부를 식별하기 위한 정보가 해당 베이스밴드 패킷의 헤더에 시그널링되는 것을 일 실시예로 한다.
또한 하나의 ALP 패킷이 2개 이상의 베이스밴드 패킷들로 나누어(split)질 수도 있으므로 베이스밴드 패킷의 페이로드의 시작이 반드시 ALP 패킷의 시작을 나타내지는 않는다. 이를 위해 베이스밴드 패킷의 베이스 필드는 그 베이스밴드 패킷에서 시작하는 첫번째 ALP 패킷의 시작 위치 정보를 포인터 필드를 이용하여 시그널링하는 것을 일 실시예로 한다. 상기 포인터 필드의 값은 그 베이스밴드의 페이로드의 시작부터 그 베이스밴드 패킷에서 시작하는 첫번째 ALP 패킷의 시작까지의 오프셋(바이트 단위)인 것을 일 실시예로 한다.
상기 베이스 필드는 모드(mode) 필드를 더 포함하며, 상기 모드 필드는 베이스 필드의 길이가 1바이트인지 2바이트인지를 나타낸다. 상기 모드 필드가 해당 베이스 필드의 길이가 1바이트임을 지시하면 상기 모드 필드 다음에 하위 7비트로 구성되는 포인터 필드가 포함되고, 2바이트임을 지시하면 상기 모드 필드 다음에 하위 7비트와 상위 6비트로 구성된 포인터 필드와 2비트의 OFI (Optional Field Indicator) 필드가 포함된다. 상기 OFI 필드는 해당 베이스밴드 패킷의 헤더 확장 모드를 나타내며, 옵셔널 필드 및 확장 필드의 포함 여부도 시그널링한다.
일 예로, 상기 OFI 필드 값이 01(즉, short extension mode) 또는 10 (즉, long extension mode)인 경우, 옵셔널 필드의 EXT_TYPE 필드 값을 111로 설정함으로써, 확장 필드는 패딩만을 위해 사용할 수 있다.
상기 제1 인풋 포맷팅부(1100)에서 인캡슐레이션 및 BBP 포맷팅 동작은 PLP별로 독립적으로 수행되는 것을 일 실시예로 한다.
본 발명에서 제2 인풋 포맷팅부(1150)의 구성은 제1 인풋 포맷팅부(1100)의 구성과 동일하므로 제1 인풋 포맷팅부(1100)의 상세 설명을 참조하기로 하고 상기 제2 인풋 포맷팅부(1150)의 상세 설명을 생략하기로 한다.
상기 제1 인풋 포맷팅부(1100)에서 스크램블링이 수행된 베이스밴드 패킷들은 제1 BICM부(1200)로 입력되어 FEC (Forward Error Correction) 인코딩, 비트 인터리빙, 심볼 매핑 (또는 constellation mapping이라 하기도 함)이 순차적으로 수행된다.
이를 위해 상기 제1 BICM부(1200)는 인코딩부(1201), 비트 인터리버(1202), 및 제1 매퍼(1204)를 포함한다. 그리고 본 발명에 MIMO 방식이 적용될 경우, MIMO 디먹스(1203) 및 제2 매퍼(1205)가 더 구비된다.
이때 상기 제1 BICM부(1200)는 PLP별로 동작한다. 즉, PLP별로 독립적인 FEC 인코딩, 비트 인터리빙, 심볼 매핑이 적용된다.
도 2는 n번째 PLP(PLPn)을 위한 BICM부의 상세 블록도를 나타낸다.
도 2에서 인코딩부(2100)는 상기 제1 인풋 포맷팅부(1100)에서 n번째 PLP를 위해 생성된 베이스밴드 패킷을 입력받아 FEC 인코딩을 수행하여 FEC 프레임을 생성한다.
이때 상기 인코딩부(2100)는 아웃터 인코더(2101)와 이너 인코더(2102)로 구성되며, 아웃터 인코더(2101)는 3가지 옵션이 있다. 즉, 입력되는 베이스밴드 패킷의 데이터에 대해 BCH 인코딩이 수행될 수도 있고, CRC 인코딩이 수행될 수도 있으며, 아웃터 인코딩이 수행되지 않을 수도 있다. 여기서, BCH 인코딩은 에러 정정 기능과 에러 검출 기능을 모두 제공하고, CRC 인코딩은 에러 검출 기능만을 제공한다. 만일 BCH 인코딩이 수행된다면 192 비트 (즉, FEC 프레임 길이가 64800 비트일때) 또는 168 비트 (즉, FEC 프레임 길이가 16200 비트일때)의 아웃터 코드 패리티가 상기 베이스밴드 패킷에 부가된다. 그리고 CRC 인코딩이 수행된다면 32 비트의 아웃터 코드 패리티가 상기 베이스밴드 패킷에 부가된다.
상기 이너 인코더(2102)는 순환 구조의 LDPC 코드들(cyclic-structured LDPC codes)을 사용되는(employed) 것을 일 실시예로 한다. 즉, 상기 아웃터 인코더(2101)에서 BCH 인코딩이 수행된 데이터 또는 CRC 인코딩이 수행된 데이터 또는 상기 아웃터 인코더(2101)를 바이패스하는 데이터에 대해 특정 코드 레이트로 LDPC 인코딩을 수행하여 이너 코드 패리티를 생성한다. 본 발명에서 LDPC 인코딩을 위해 적용되는 코드 레이트는 2/15, 3/15, 4/15, 5/15, 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15 중 하나인 것을 일 실시예로 한다. 특히 본 발명에서는 FEC 프레임 길이가 16K일 때는 코드 레이트들 6/15, 7/15, 9/15, 11/15, 및 13/15 중 어느 하나의 코드 레이트로 LDPC 인코딩을 수행하고, FEC 프레임 길이가 64K일 때는 코드 레이트 10/15로 LDPC 인코딩을 수행하는 것을 일 실시예로 한다.
만일 아웃터 인코더(2101)에서 아웃터 인코딩이 수행되어 아웃터 코드 패리티가 생성되었다면 상기 이너 코드 패리티는 상기 아웃터 코드 패리티 다음에 부가되고, 아웃터 인코딩이 수행되지 않았다면 상기 베이스밴드 패킷 다음에 부가된다. 즉, 상기 이너 인코더(2102)의 출력이 FEC 프레임이 되는데, 상기 FEC 프레임은 하나의 베이스밴드 패킷, 아웃터 코드 패리티, 및 이너 코드 패리티로 구성될 수도 있고, 하나의 베이스밴드 패킷과 이너 코드 패리티로 구성될 수도 있다.
이때 하나의 FEC 프레임은 하나의 베이스밴드 패킷을 포함하는 것을 일 실시예로 하며, 64800 비트 또는 16200 비트의 길이를 가진다. 이는, FEC 프레임의 크기는 코드 길이(즉, 16200 비트 또는 64800 비트)에 의해서만 결정됨을 의미한다. 그리고 하나의 베이스밴드 패킷은 Kpayload 크기의 고정 길이를 가지며, 그 길이는 해당 PLP를 위해 선택된 이너 코드 레이트, 코드 길이, 및 아웃터 코드 타입 (즉, BCH 인코딩, CRC 인코딩, None)에 의해 결정되는 것을 일 실시예로 한다.
상기 이너 인코더(2102)는 타입 A와 타입 B의 두가지 다른 부호화 구조(coding structures)가 사용되며, 타입 A는 낮은 코드 레이트에서 더 좋은 성능을 보이는 반면, 타입 B는 높은 코드 레이트에서 더 좋은 성능을 보인다. 예를 들어, FEC 프레임 길이가 64800 비트라면, 코드 레이트 2/15, 3/15, 4/15, 5/15, 7/15에는 타입 A가, 코드 레이트 6/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15에는 타입 B가 적용될 수 있다. 다른 예로, FEC 프레임 길이가 16200 비트라면, 코드 레이트 2/15, 3/15, 4/15, 5/15에는 타입 A가, 코드 레이트 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15에는 타입 B가 적용될 수 있다.
상기 이너 인코더(2102)에서 생성된 FEC 프레임의 데이터는 비트 인터리버(2200)으로 출력된다.
상기 비트 인터리버(2200)는 패리티 인터리버, 그룹 와이즈(group-wise) 인터리버, 및 블록 인터리버로 구성된다.
상기 패리티 인터리버는 입력되는 FEC 프레임의 패리티 비트들에 대해서만 인터리빙을 수행하고 정보 비트들에 대해서는 인터리빙을 수행하지 않는 것을 일 실시예로 한다. 또한 상기 패리티 인터리버는 타입 A의 LDPC 코드들에는 사용되지 않고, 타입 B LDPC 코드들에서만 사용되는 것을 일 실시예로 한다. 이는 하나의 실시예이며, 반대로 타입 A의 LDPC 코드들에서만 사용되고, 타입 B LDPC 코드들에서는 사용되지 않을 수도 있고, 또는 타입 A/B LDPC 코드들에 모두 사용될 수도 있다. 상기 패리티 인터리버는 LDPC 패리티 체크 매트릭스(LDPC parity-check matrix)의 계단 구조(staircase structure)의 패리티 부분을 상기 매트릭스의 정보 파트와 유사한 quasi-cyclic 구조로 변환하기 위해 수행된다.
상기 패리티 인터리브된 FEC 프레임의 비트들은 복수개의 그룹으로 나누어(split)진 후 그룹 와이즈 인터리버에서 그룹 와이즈 인터리빙을 위한 퍼뮤테이션 순서(permutation order)를 기반으로 그룹 단위로 인터리빙된다. 이때 각 그룹은 360 비트들로 구성되는 것을 일 실시예로 한다.
상기 그룹 와이즈 인터리버에서 그룹 인터리브된 데이터(즉, LDPC 코드워드)는 블록 인터리버로 출력되어 블록 인터리빙된다.
이때 상기 블록 인터리빙은 타입 A 블록 인터리버와 타입 B 블록 인터리버 중 하나가 선택되어 수행되는 것을 일 실시예로 한다. 이때 타입 A 블록 인터리버 또는 타입 B 블록 인터리버의 선택은 LDPC 타입과 컨스텔레이션 조합(constellation combinations)에 의해 결정된다.
도 3(a), 도 3(b)는 타입 A의 블록 인터리빙 과정을 도시한 도면으로서, 도 3(a)는 LDPC 코드워드를 메모리에 쓰는 과정을, 도 3(b)는 상기 메모리에 쓰여진 LDPC 코드워드를 읽는 과정을 보여준다.
상기 타입 A의 블록 인터리버에서 메모리는 파트 1과 파트 2로 구성된다. 이때 파트 1과 파트 2는 블록 인터리버의 로우(row) 크기와 비트 그룹 크기(예, 360) 정보를 이용하여 계산된다. 파트 1에서 비트 그룹을 구성하는 비트들은 도 3(a)A에서와 같이 같은 로우에 쓰여지며, 파트 1에서 쓰기가 완료되면 파트 2에서는 비트 그룹을 구성하는 비트들은 적어도 2개 로우들에 걸쳐 쓰여진다. 한편, 상기 메모리에 쓰기가 완료된 후 상기 메모리로부터 비트들을 읽을 때는 도 3(b)에서와 같이 컬럼(column) 방향으로 읽어낸다. 결과적으로 같은 컬럼 방향에서 읽어지는 비트들은 하나의 변조 셀에 매핑된다.
도 4(a), 도 4(b)는 타입 B의 블록 인터리빙 과정을 도시한 도면으로서, 특히 변조 차수가 256QAM일 때의 타입 B의 블록 인터리빙 과정을 보이고 있다. 이때 도 4(a)는 LDPC 코드워드를 메모리에 쓰는 과정을, 도 4(b)는 상기 메모리에 쓰여진 LDPC 코드워드를 읽는 과정을 보여준다.
상기 타입 B의 블록 인터리버에서도 타입 A의 블록 인터리버와 유사하게 메모리는 파트 1과 파트 2로 구성된다. 하지만 타입 B의 파트 1과 파트 2는 타입 A 블록 인터리버의 파트 1/파트 2와는 다르게 동작한다. 이때 타입 B 블록 인터리버에서 메모리의 컬럼의 크기를 결정하는 파라미터 NQCB_IG는 변조 차수에 따라 결정된다. 예를 들어, QPSK에서 파라미터 NQCB_IG는 2, 16QAM에서는 4, 64QAM에서는 6, 256QAM에서는 8, 1024QAM에서는 9, 4096QAM에서는 12로 정의된다.
그리고 NQCB_IG개의 비트 그룹에 대해서 파트 1은 그룹 와이즈 인터리버의 출력 비트 단위로 동작된다.
만일 256QAM을 고려한 타입 B 블록 인터리빙을 예로 든다면, 파트 1의 경우, 타입 B 블록 인터리버의 메모리는 NQCB_IG개의 컬럼과 360개의 로우(row)를 갖는다. 이때 그룹 와이즈 인터리버에서 출력되는 비트들은 도 4(a)에서와 같이 컬럼 방향으로 쓰여지며, 쓰기가 완료되면 도 4(b)에서와 같이 로우 방향으로 읽어낸다. 이때 각 로우의 비트들은 하나의 변조 셀에 매핑된다. 그리고 파트 2의 경우, 파트 1의 반복된 동작(repeated operation)으로부터 제외된 나머지 비트들이 블록 인터리빙 과정없이 연속적으로 변조 셀에 매핑되는 것을 일 실시예로 한다.
상기 비트 인터리버(2200)에서 비트 인터리빙된 비트들은 매퍼(2300)에서 IQ 플레인(plane) 상의 복소수 값을 가지는 QAM 컨스텔레이션 포인트들로 매핑된다. 이때 매퍼(2300)로의 입력은 비트 인터리브된 FEC 프레임들의 스트림이고, 상기 매퍼(2300)의 출력은 셀들이며, 필요한 경우 하나의 FEC 블록으로 그룹화될 수 있다.
상기 매퍼(2300)는 데이터 셀들을 생성하기 위해 입력되는 FEC 프레임을 구성하는 비트들을 병렬 서브 스트림으로 디멀티플렉싱하는 디멀티플렉서와 상기 디멀티플렉서에서 출력되는 데이터 셀들을 컨스텔레이션 값들로 매핑하는 비트-IQ 매핑 블록으로 구성된다. 이때 서브 스트림의 개수는 변조 차수(modulation order)에 의해 결정된다. 예를 들어, 변조 차수가 16QAM이면, 서브 스트림의 개수는 4개가 되고, 64QAM이면 서브 스트림의 개수는 6이 된다.
본 발명에서 변조 차수는 균등(uniform) QPSK 변조와 5개의 불균일 컨스텔레이션 (non-uniform constellation, NUC) 사이즈들, 예를 들어, 16QAM, 64QAM, 256QAM, 1024QAM, 4096QAM으로 정의된다. 이때 각각의 NUC 변조 차수와 코드 레이트의 조합에 따라 다른 컨스텔레이션이 존재할 수 있지만, 코드 길이(예, 64800비트 또는 16200비트)에 따라서는 컨스텔레이션이 변하지 않는 것을 일 실시예로 한다. 이는 코드 레이트와 변조 차수가 일정하게 유지되면 각 코드 길이에 대해 같은 컨스텔레이션이 사용되는 것을 의미한다.
상기 비트-IQ 매핑 블록은 균일 QPSK 변조, 불균일 컨스텔레이션 (16QAM, 64QAM, 256QAM, 1024QAM, 4096QAM))을 이용해서 비트 인터리버 또는 디멀티플렉서로부터 출력되는 데이터 셀들을 변조하여 파워가 정규화된 컨스텔레이션 포인트를 제공할 수 있다.
이때 QPSK 컨스텔레이션은 1차원 QAM 형태이며, 모든 코드 레이트에 대해 같은 컨스텔레이션이 사용되는 것을 일 실시예로 한다.
상기 16QAM, 64QAM 및 256QAM과 같은 비균일 컨스텔레이션은 2차원 quadrant-symmetric QAM 컨스텔레이션들이며, 단일 사분면으로부터의 대칭을 이용하여 만들어지는(constructed) 것을 일 실시예로 한다. 한편, 수신기에서 QAM 디매핑을 하는 동안의 복잡도를 줄이기 위해 1024QAM과 4096QAM과 같은 비균일 컨스텔레이션은 I 성분과 Q 성분에 모두에 대하여 비균일 1차원 PAM (pulse amplitude modulation) 컨스텔레이션으로부터 유도되는 것을 일 실시예로 한다.
만일 본 발명에 LDM 방식이 적용된다면, 상기 매퍼(2300)에서 출력되는 데이터는 LDM 처리부(1300)로 입력된다. 상기 LDM은 하나의 RF 채널로 전송 전 다른 파워 레벨들로 복수의 PLP들을 결합(combine)하는 컨스텔레이션 중첩 기술(constellation superposition technology)이다. 이때 각각의 데이터 스트림은 서로 다른 변조와 채널 코딩 스킴을 가질 수 있다. 본 발명에서는 2 레이어의 LDM을 일 실시예로 설명하기로 한다. 이때 2 레이어는 각각 코어 레이어(core layer)와 인핸스드 레이어(enhanced layer)라 칭하기로 한다. 이는 하나의 실시예이며, 각 레이어의 이름은 설계자에 따라 다른 이름으로 칭해질 수도 있다.
상기 LDM 처리부(1300)는 타임 인터리빙 전 2개 이상의 PLP들을 결합한다. 각 레이어는 하나 이상의 PLP들로 이루어진다. 본 발명에서는 코어 레이어의 PLP는 설명의 편의상 코어 PLP라 혼용하여 사용하고, 인핸스드 레이어의 PLP는 설명의 편의상 인핸스드 PLP와 혼용하여 사용하기로 한다.
그리고 상기 코어 레이어는 상기 인핸스드 레이어와 같거나, 인핸스드 레이어보다 더 로버스트한 변조 및 코딩(ModCod) 결합을 사용하는 것을 일 실시예로 한다. 특히 각 PLP는 코드 길이와 코드 레이트를 포함하는 서로 다른 FEC 인코딩 및 컨스텔레이션 매핑을 사용할 수 있다. 이는 하나의 실시예이며, 코드 길이는 같게 할 수도 있고, 코드 레이트나 컨스텔레이션 매핑을 같게 할 수도 있다.
상기 LDM 처리부(1300)의 출력은 제1 프레임 빌딩부(1500)로 입력된다. 상기 제1 프레임 빌딩부(1500)는 타임 인터리버(1501), 프레임 빌더(1502), 및 프리퀀시 인터리버(1503)를 포함하는 것을 일 실시예로 한다. 상기 타임 인터리버(1501)와 프레임 빌더(1502)의 입력은 한 개 이상의 PLP로 구성될 수 있다. 반면에 프레임 빌더(1502)의 출력은 파이널 프레임에서 순차적으로 배치되는 프리앰블 또는 데이터 등의 OFDM 심볼들이며, 프리퀀시 인터리빙은 OFDM 심볼들에 대해 수행되는 것을 일 실시예로 한다.
상기 타임 인터리버(1501)에서 노 타임(no time) 인터리빙, 컨벌루셔널 타임 인터리버(Convolutional Time Interleaver, CTI) 모드, 하이브리드 타임 인터리버(Hybrid Time Interleaver, HTI) 모드 중 하나가 각 PLP에 적용될 수 있다. 그리고 타임 인터리버 모드는 L1-Detail 시그널링 데이터의 L1D_plp_TI_mode 필드에 시그널링된다. 또한 인핸스드 PLP를 위한 타임 인터리버 모드는 상기 인핸스드 PLP와 레이어드 디비젼 다중화(layered division multplexed) 코어 PLP(또는 PLP들)의 타임 인터리버 모드는 동일한 것을 일 실시예로 한다.
하나의 서비스 또는 하나의 컴플리트 딜리버리된 프로덕트가 고정 셀 레이트(constant cell rate)의 싱글 PLP로 구성되거나, 또는 고정 셀 레이트의 싱글 코어 PLP와 상기 싱글 코어 PLP와 레이어드 디비젼 다중화된 하나 이상의 인핸스드 PLP들로 구성된다면, 그 서비스 또는 그 컴플리트 딜리버리된 프로덕트를 구성하는 PLP (또는 PLP들)은 노 타임 인터리빙, CTI 모드, 또는 HTI 모드 중 하나가 적용될 수 있다. 반면에, 컴플리트 딜리버리된 프로덕트들이 위에서 설명된 것들과 다른 특징을 갖는 PLP들로 구성된다면, 컴플리트 딜리버리된 프로덕트들을 구성하는 해당 PLP들은 노 타임 인터리빙 또는 HTI 모드 중 하나가 적용될 수 있다.
또한 특정 서비스 또는 특정 컴플리트 딜리버리된 프로덕트의 PLP들을 위한 타임 인터리버 모드(또는 모드들)는 동일한 RF 채널을 통해 전송되는 다른 서비스들 또는 다른 프로덕트들의 PLP(또는 PLP들)를 위한 타임 인터리버 모드(또는 모드들)와 독립적으로 적용되는 것을 일 실시예로 한다. 그리고 특정 서비스 또는 특정 컴플리트 딜리버리된 프로덕트가 복수의 코어 PLP들 및/또는 레이어드 디비젼 다중화되지 않은 PLP들을 포함한다면, 그 PLP들은 동일한 또는 다른 타임 인터리빙 모드들 (즉, 노 타임 인터리빙 및/또는 HTI 모드)이 적용될 수도 있고, 및/또는 동일한 또는 다른 타임 인터리버 파라미터들이 적용될 수도 있다.
다른 예로, 하나의 서비스가 다수의 컴포넌트들로 구성되고, 각 컴포넌트가 각각의 PLP를 통해 전송되는 경우, 각각의 PLP는 노 타임 인터리빙 또는 HTI 모드로 동작될 수 있으며, 이때 HTI 모드의 파라미터는 각각 다를 수 있다.
또한 특정 서비스 또는 특정 컴플리트 딜리버리된 프로덕트가 LDM되지 않은 멀티플 코어 PLP들을 포함하고, 그 코어 PLP들 모두가 HTI 모드를 사용한다면, 그 코어 PLP들 모두는 인트라-서브 프레임 인터리빙을 사용하거나 또는 인터-서브 프레임 인터리빙을 사용하는 것을 일 실시예로 한다. 그리고 특정 서비스 또는 특정 컴플리트 딜리버리된 프로덕트가 LDM되지 않은 코어 PLP들을 포함하고, 그 코어 PLP들 중 적어도 하나가 노 타임 인터리빙 모드를 사용한다면, 그 코어 PLP들 중 HTI 모드로 구성되는 PLP는 인트라 서브 프레임 인터리빙을 사용하는 것을 일 실시예로 한다.
만일 특정 PLP에 대해 타임 인터리빙이 적용되지 않는다면, 그 PLP의 셀들은 같은 순서로 지연없이 출력되는 것을 일 실시예로 한다.
또 다른 예로, 하나의 서비스 또는 하나의 컴플리트 딜리버리된 프로덕트를 위한 타임 인터리버(TI) 메모리의 최대 크기, MTI = 219 셀이다. 다만 싱글 서비스 또는 싱글 컴플리트 딜리버리된 프로덕트를 위한 TI 메모리의 최대 사이즈가 MTI = 220 셀이 되는 확장된(extended) 인터리빙 모드는 제외된다. 이때 TI 메모리 사이즈는 모든 필요한 파트들, 즉 CTI 모드의 컨벌루셔널 타임 인터리버, HTI 모드의 셀, 블록, 지연 라인 인터리버들을 포함한다. 즉, 각 PLP에 할당되는 TI 메모리의 사이즈는 그 PLP로 전송되는 데이터 량에 의해 결정된다.
예를 들어, CTI 모드에서 전체 TI 메모리 사이즈는 그 컨벌루셔널 타임 인터리버의 configured depth에 따라 해당 CTI와 관련된 PLP에 의해 사용될 수 있다. 다른 예로, HTI 모드에서 전체 메모리는 동일한 서비스 또는 동일한 컴플리트 딜리버리된 프로덕트의 컴포넌트들을 전송하는 PLP들 사이에서 공유되며, 각 PLP에 할당되는 메모리는 그 PLP가 전송하는 데이터 량에 의해 결정된다.
확장된(extended) 인터리빙 모드는 LDM에 적용되지 않으며, QPSK 변조에 대해서만 선택적으로 적용되는 것을 일 실시예로 한다. 이때 확장 인터리빙 모드는 L1D_plp_TI_extended_Interleaving 필드에 시그널링되어 전송된다. CTI 모드에서 확장 인터리빙이 사용되면, 타임 인터리빙 깊이를 확장할 수 있으며, 상기 타임 인터리빙 깊이는 L1-detail 시그널링 데이터의 L1D_plp_CTI_depth 필드에 시그널링된다. HTI 모드에서 특정 PLP를 위해 확장된 인터리빙이 사용되면, 최대 타임 인터리빙 메모리 사이즈는 220 셀이며, 인터리빙 프레임(IF) 당 FEC 블록들의 최대 개수 NBLOCK_IF_MAX은 517을 초과할 수 없다. HTI 모드에서 특정 PLP를 위해 확장된 인터리빙이 사용되지 않으면, 최대 타임 인터리빙 메모리 사이즈는 219 셀이며, IF당 FEC 블록의 최대 개수 NBLOCK_IF_MAX은 258을 초과할 수 없다.
도 5는 본 발명에 따른 제1 프레임 빌딩부(1500)의 일 실시예를 보인 구성 블록도로서, PLP별로 타임 인터리빙을 수행하기 위해 n개의 타임 인터리버를 포함하는 타임 인터리빙부(1501), 상기 타임 인터리빙부(1501)의 하나 이상의 타임 인터리버들에서 출력되는 PLP들을 기반으로 신호 프레임을 생성하는 프레임 빌더(1502), 및 상기 프레임 빌더(1502)의 출력에 대해 프리퀀시 인터리빙을 수행하는 프리퀀시 인터리버(1503)를 포함할 수 있다.
다음은 n번째 PLP의 타임 인터리빙 과정에 대해 상세히 설명하기로 한다. 다른 PLP의 타임 인터리빙 과정은 아래 설명할 n번째 PLP의 타임 인터리빙 과정을 참조하면 되므로 본 발명에서는 상세 설명을 생략할 것이다.
도 6(a)은 본 발명의 n번째 PLP에 적용되는 CTI 모드를 위한 컨벌루션 타임 인터리버를 보인 구성 블록도이다. 즉, 제1 BICM부(1200) 또는 LDM 처리부(1300)로부터 연속된 셀들(a sequence of cells)을 입력받아 컨벌루셔널 인터리빙을 수행한다. 상기 컨벌루셔널 타임 인터리버와 관련된 시그널링 정보는 L1D_plp_CTI_depth 필드, L1D_plp_CTI_start_row 필드, 및 L1D_plp_CTI_fec_block_start 필드에 시그널링되며, 각 필드의 설명은 뒤에서 상세히 하기로 한다.
도 6(b)는 본 발명의 n번째 PLP에 적용되는 HTI 모드를 위한 하이브리드 타임 인터리버를 보인 구성 블록로서, 셀 인터리버(1511), 블록 인터리버(1513), 및 지연 라인(1515)을 포함하는 것을 일 실시예로 한다. 이때 블록 인터리버(1513)는 트위스트(twisted) 블록 인터리버(TBI)라 하기도 하며, 지연 라인(1515)은 컨벌루셔널 지연 라인(CDL) 또는 컨벌루셔널 인터리버라 하기도 한다.
상기 셀 인터리버(1511)는 FEC 블록들 단위로 입력 셀들을 입력받아 각 FEC 블록 내 셀들을 인터리빙하여 TI 블록들로 배열(arrange)한다. 상기 셀 인터리버(1511)에서 셀 인터리빙은 메모리에 FEC 블록을 리니어(linear)하게 쓰고, 슈도 랜덤하게(pseudo-randomly) 읽어냄으로써 수행된다. 이때 메모리에 리니어하게 쓰여진 FEC 블록을 슈도 랜덤하게 읽어내기 위해 사용되는 퍼뮤테이션 시퀀스(permutation sequence)는 TI 블록 내에서 매 FEC 블록마다 바뀌며, 서로 다른 퍼뮤테이션 시퀀스는 하나의 퍼뮤테이션 랜덤 시퀀스를 천이시킴으로써 발생되는 것을 일 실시예로 한다.
하지만 본 발명에서 셀 인터리버(1511)의 사용은 선택적이며, 그 사용 여부가 L1-detail 시그널링 데이터에 포함되는 파라미터인 L1D_plp_HTI_cell_interleaver 필드에 시그널링되는 것을 일 실시예로 한다.
본 발명에서 하나의 TI 블록은 하나 이상의 셀 인터리브된 FEC 블록들로 구성되거나(이 경우 L1D_plp_HTI_cell_interleaver 필드 값은 1임), 또는 제1 BICM부(1200)에서 직접적으로(directly) 출력되는 하나 이상의 FEC 블록들로 구성되는(이 경우 L1D_plp_HTI_cell_interleaver 필드 값은 0임) 것을 일 실시예로 한다.
상기 블록 인터리버(1513)는 TI 블록들을 트위스트 블록 인터리빙함으로써 인트라-서브프레임 인터리빙을 수행한다.
상기 트위스트 블록 인터리빙은 입력 셀들을 메모리에 시리얼하게 컬럼 방향(column-wise)으로 쓰고, 대각선 방향(diagonal_wise)으로 처음 로우(가장 왼쪽 컬럼을 시작으로 로우를 따라 오른쪽으로)부터 마지막 로우까지 읽어냄으로써 수행된다.
특히 본 발명의 일 실시예에 따른 블록 인터리버(1513)는 첫 번째 FEC 블록을 타임 인터리빙 메모리의 첫 번째 로우에 컬럼 방향으로 쓰고, 두 번째 FEC 블록은 다음 로우에 쓰며, 동일한 방식으로 TI 블록 내의 나머지 FEC 블록들을 쓴다.
이때 블록 인터리버(1513)의 메모리의 컬럼들의 개수 (NFEC_TI_MAX)가 블록 인터리빙을 위해 입력되는 FEC 블록들의 개수 (NFEC_TI (n,s))보다 크다면 버츄얼 FEC 블록(virtual FEC block)이 상기 메모리에 포함된다. 그러므로 하나의 TI 블록에 포함되는 버츄얼 FEC 블록의 개수, NFEC_TI_Diff(n,s) = NFEC_TI_MAX - NFEC_TI (n,s)와 같이 정의된다. 즉, 버츄얼 FEC 블록은 다른 FEC 블록 개수를 가지는 TI 블록 간에 동일한 트위스트 블록 인터리빙 동작 수행을 위해 고려된 것이다. 그러므로, NFEC_TI_Diff(n,s) ≠ 0은 셀 레이트에 따라 TI 블록간 FEC 블록 개수(또는 컬럼)가 서로 다름을 의미한다. 본 발명에서는 읽기 과정에서 버츄얼 FEC 블록에 속하는 버츄얼 셀들은 읽어내지 않고 스킵(skip)되는 것을 일 실시예로 한다.
본 발명에서는 하나의 TI 블록에 포함되는 버츄얼 FEC 블록들은 메모리에서 동일한 TI 블록에 포함된 데이터 FEC 블록들의 앞(ahead)에 위치하는 것을 일 실시예로 한다. 이는 수신기 측에서 단일 메모리로 타임 디인터리빙을 달성하기 위해서이다.
이때 블록 인터리빙 어레이(array)에서 메모리에 쓰여진 셀들을 대각선 방향(diagonal_wise)으로 읽는 과정은 데이터 및 버츄얼 셀들의 위치를 계산하여 수행된다.
상기 지연 라인(1515)은 블록 인터리빙된 TI 블록의 셀들에 대해 인터-서브프레임 인터리빙을 수행한다. 그 결과로 하나의 블록 인터리브된 TI 블록은 다수(several)의 서브프레임들에 스프레드(spread)된다. 이때 상기 지연 라인(1515)의 사용은 선택적이며, 그 사용 여부가 L1-detail 시그널링 데이터에 포함되는 파라미터인 L1D_plp_HTI_inter_subframe 필드에 시그널링되는 것을 일 실시예로 한다.
본 발명에서 타임 인터리버(1501)로 입력되는 FEC 블록들은 인터리빙 프레임(IF)들로 그룹화될 수 있다. 상기 인터리빙 프레임들은 피지컬 레이어 프레임들과 독립적인 구조이다. 이때 IF 내 FEC 블록들의 개수 NBLOCK_IF(n)는 최소 1개부터 최대 NBLOCK_IF_MAX 내에서 변할 수 있으며, IF간 FEC 블록 개수는 서로 다를 수 있다. 그리고 IF 내 FEC 블록들의 개수에 관련된 정보는 L1-detail 시그널링 데이터의 L1D_plp_HTI_num_ti_block 필드에 시그널링된다.
이때 각 IF는 하나의 서브프레임에 직접 매핑되거나 다수의 서브프레임들에 분산(spread)될 수 있다. 그리고 각 IF는 하나 이상의 TI 블록(NTI)들로 디바이드될 수 있으며, 이때 TI 블록은 셀 인터리버(1511), 블록 인터리버(1513), 및 지연 라인(1515) 동작을 위한 기본 단위이다. 하나의 IF 블록 내 TI 블록들의 개수는 약간 다른 개수의 FEC 블록들을 포함할 수 있다.
그리고 인트라-서브프레임 인터리빙 모드 (즉, L1D_plp_HTI_inter_subframe 필드=0)에서 하나의 IF는 하나 이상의 TI 블록들을 포함할 수 있고, IF 내 TI 블록들은 서로 다른 개수의 FEC 블록들을 가질 수 있다. 즉, 인트라-서브프레임 인터리빙 모드에서 하나의 IF는 하나의 서브프레임에 매핑되며, 인터리빙 프레임이 하나 이상의 TI 블록들로 구성될 경우 PLP의 전송 비트레이트을 증대시킬 수 있다. 이때 인터리빙 프레임 당 TI 블록들의 개수는 L1-detail 시그널링 데이터의 L1D_plp_HTI_num_ti_block 필드에 시그널링된다.
반면에, 인터-서브프레임 인터리빙 모드 (즉, L1D_plp_HTI_inter_subframe 필드=1)에서 하나의 IF는 복수의 서브프레임들에 분산되어 매핑될 수 있으며, 하나의 IF는 하나의 TI 블록을 포함하는 것을 일 실시예로 한다. 이러한 인터-서브프레임 인터리빙 모드는 낮은 전송 데이터 서비스에 대해 시간 다이버시티 성능을 향상시킬 수 있다. 이때 하나의 IF가 분산되는 서브프레임의 개수는 L1-detail 시그널링 데이터의 L1D_plp_HTI_num_ti_block 필드에 시그널링된다.
또한, L1D_plp_HTI_num_ti_block 필드 값이 1이면 L1D_plp_HTI_inter_subframe 필드 값에 상관없이 하나의 TI 블록이 하나의 서브프레임에 매핑된다.
이상에서와 같이 HTI 모드는 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙(옵셔널)을 제공한다.
상기 타임 인터리버(1501)에서 타임 인터리빙된 데이터는 프레임 빌더(1502)로 입력된다.
본 발명에서 L1 시그널링 데이터는 타임 인터리빙을 수행하지 않는 것을 일 실시예로 한다.
상기 프레임 빌더(1502)로 입력되는 데이터는 셀 형태(form)의 하나 이상의 PLP들의 데이터이며, 상기 프레임 빌더(1502)에서 입력 셀들은 신호 프레임 내 각 서브프레임의 데이터 심볼들의 셀들에 매핑된다. 또한 상기 프레임 빌더(1502)는 L1 시그널링 처리부(1700)에서 출력되는 셀 형태의 L1 시그널링 데이터를 입력받으며, 입력 셀들은 해당 신호 프레임 내 프리앰블의 프리앰블 심볼(들)의 셀들에 매핑한다. 상기 프레임 빌더(1502)의 출력은 프레임 심볼들이다. 상기 프레임 심볼들은 옵셔널 프리퀀시 인터리빙 및 OFDM 제네레이션부(1600)의 파일럿 삽입 전 프리퀀시 도메인의 셋트를 나타내며, 상기 OFDM 제네레이션부(1600)의 IFFT와 가드 인터발 삽입을 통해 타임 도메인 OFDM 심볼들로 변환(즉, 변조)된다.
도 7은 본 발명에 따른 신호 프레임의 일 실시예를 보인 것으로서, 상기 프레임 빌더(1502)에서는 프리앰블 영역(1523) 및 데이터 영역(1525)이 만들어진다. 부트스트랩 영역(1521)은 OFDM 제네레이션부(1600)에서 만들어진다.
본 발명에서 하나의 서브프레임은 신호 프레임 내의 타임-프리퀀시 리소스들(resources)의 셋트(set)로 구성된다. 특히 하나의 서브프레임은 프리퀀시 차원(frequency dimension)에서 구성된 캐리어들의 풀 레인지(full range)을 포괄(span)하며, 타임 차원에서는 정수개의 OFDM 심볼들로 구성된다.
본 발명에서는 서브프레임의 파형(waveform) 속성들(attributes)이 서브프레임 타입을 구성하는 것을 일 실시예로 한다. 상기 파형 속성들에는 FFT 사이즈, 가드 인터발 길이(guard interval length), 스캐터드(scattered) 파일럿 패턴, 유효한 캐리어들(useful carriers)의 개수 (즉, NoC), 프리퀀시 인터리버의 사용 유무 및 그 서브프레임이 SISO 모드인지, MISO 모드인지, 또는 MIMO 모드인지 여부 중 적어도 하나가 포함되는 것을 일 실시예로 한다. 만일 하나의 서브프레임이 MISO를 위해 구성되면, 그 서브프레임의 서브프레임 타입을 정의하는 파형 속성들은 송신기들의 개수(the number of transmitters)와 필터들의 타임 도메인 스팬(time domain span)을 추가적으로 포함한다. 본 발명에서 서브프레임의 파형 속성들은 그 서브프레임이 지속되는 동안 변경되지 않는 것을 일 실시예로 한다. 또한 신호 프레임은 동일한 서브프레임 타입의 다수의 서브프레임들을 포함할 수도 있고, 및/또는 다른 서브프레임 타입들의 다수의 서브프레임들을 포함할 수도 있다. 동일한 신호 프레임 내 서브프레임들은 다른 개수의 OFDM 심볼들을 포함할 수 있다. 그리고 상기 프리앰블의 FFT 사이즈와 시그널링된 GI 길이는 신호 프레임의 첫번째 서브프레임의 FFT 사이즈와 시그널링된 GI 길이와 동일한 것을 일 실시예로 한다.
특정 PLP는 동일한 서브프레임 타입의 서브프레임들에만 매핑되는 것을 일 실시예로 한다. 이때, 특정 PLP가 RF 채널 내 다수의 서브프레임들을 통해 타임 인터리브되면, 이들 서브프레임들은 동일한 서브프레임 타입이며, 동일한 신호 프레임 및/또는 다른 신호 프레임들에 위치될 수 있다. 이것은 PLP들보다 더 많은 서브프레임들이 하나의 프레임에 있을 수 있다는 것을 의미한다. 이때 하나의 프레임 내 서브프레임들의 개수는 PLP들의 최대 개수를 초과할 수 있으나, PLP들의 최대 개수는 하나의 프레임 내 서브프레임들의 개수와 상관없이 결정되는 것을 일 실시예로 한다.
본 발명에서 신호 프레임의 길이는 타임 정렬 프레임(time-aligned frame)과 심볼 정렬(symbol-aligned frame) 프레임 중에서 한가지 방식으로 지정되는 것을 일 실시예로 한다. 상기 타임 정렬 프레임에서 전체 프레임 길이는 부트스트랩(1521), 프리앰블(1523), 및 서브프레임들(1525)의 합과 같다. 상기 심볼 정렬 프레임은 OFDM 심볼의 가드 인터발 길이에 대해서 시그널링한 길이 이외에는 어떠한 추가 샘플을 삽입하지 않는 것을 일 실시예로 한다. 상기 타임 정렬 프레임은 L1 시그널링 데이터의 L1-basic 시그널링 데이터에 포함되는 L1B_frame_length_mode 필드를 0으로 설정함에 의해 식별할 수 있고, 상기 심볼 정렬 프레임은 상기 L1B_frame_length_mode 필드를 1으로 설정함에 의해 식별할 수 있다.
본 발명에서 모든 서브프레임은 적어도 4xDy개의 데이터 및 서브프레임 바운더리 심볼들을 포함하는 것을 일 실시예로 한다. 여기서 Dy는 타임 방향의 스캐터드 파일럿 길이를 지정하는 파라미터이다. 즉, Dx는 타임 방향으로 스캐터드 파일럿 간 이격 거리를 나타낸다.
본 발명에서 캐리어들의 개수(NoC)는 다음 식(equation) NoC = NoCmax - Cred_coff x Cunit로 정의된다. 여기서 Cred_coff는 양의 정수 값으로 감소(reduce)되어질 캐리어들의 개수를 결정하기 위해 제어 유닛(Cunit)에 곱해지는 계수(coefficient)이다. Cred_coff는 0부터 4까지의 값을 가지며, 그 값은 L1 시그널링 데이터에 포함되는 파라미터들 예를 들어, L1B_preamble_reduced_carriers 필드, L1D_reduced_carriers 필드 및 L1B_first_sub_reduced carriers 필드에 시그널링된다. 상기 NoCmax는 NoC의 최대 개수를 나타내고, Cunit는 제어 유닛을 나타내며, Cunit = max(Dx)의 값은 8K FFT의 경우 96, 16 FFT의 경우 192, 그리고 32K FFT의 경우 384를 각각 갖는 것을 일 실시예로 한다. 여기서 Dx는 프리퀀시 방향의 스캐터드 파일럿 길이를 지정하는 파라미터이다. 즉, Dx는 프리퀀시 방향으로 스캐터드 파일럿 간 이격 거리를 나타낸다.
본 발명에서 각 서브프레임은 서브프레임 바운더리 심볼(없거나 하나), 데이터 심볼들, 서브프레임 바운더리 심볼(없거나 하나) 순으로 구성된다. 즉, 서브프레임 바운더리 심볼들은 해당 서브프레임에 없을 수도 있으며, 이 경우 해당 서브프레임은 데이터 심볼들로만 구성된다. 본 발명에서 서브프레임 바운더리 심볼들은 수신기에서 정확한 채널 추정이 용이하도록 데이터 심볼들보다 높은 밀도(density)의 스캐터드 파일럿을 갖는 것을 일 실시예로 한다.
본 발명에서 하나의 데이터 심볼은 해당 서브프레임의 스캐터드 파일럿 패턴에 따라 스캐터드 파일럿 밀도를 갖는 것을 일 실시예로 한다. 상기 스캐터드 파일럿 패턴은 L1 시그널링 데이터에 시그널링된다.
그리고 FFT 사이즈가 32K인 서브프레임에 포함되는 데이터 및 서브프레임 바운더리 심볼들의 개수의 합(sum)은 첫번째 서브프레임을 제외하고는 항상 짝수인 것을 일 실시예로 한다. 또한 첫번째 서브프레임은 프리앰블, 서브프레임 바운더리 및 데이터 심볼들의 개수의 합이 짝수인 것을 일 실시예로 한다.
또한, 서브프레임의 시작에 서브프레임 바운더리 심볼이 존재하면, 그 서브프레임 바운더리 심볼 바로 뒤에는 동일한 서브프레임 내의 모든 데이터 심볼들이 위치하는 것을 일 실시예로 한다. 그리고 서브프레임의 끝에 서브프레임 바운더리 심볼이 존재하면, 그 서브프레임 바운더리 심볼은 동일한 서브프레임의 마지막 데이터 심볼의 바로 뒤에 위치하는 것을 일 실시예로 한다.
본 발명에서 프리앰블은 하나 이상의 프리앰블 심볼들로 구성되며, 해당 프레임을 위하여 L1 시그널링 데이터를 전송한다.
그리고 프리앰블 심볼들의 FFT 사이즈, 가드 인터발 길이, 스캐터드 파일럿 패턴, 및 L1-Basic 시그널링 데이터의 FEC 모드는 부트스트랩의 preamble_structure 파라미터에 시그널링되며, 프리앰블 심볼들의 개수(Np)는 L1 시그널링 데이터에서 시그널링되는 것을 일 실시예로 한다. 여기서 프레임 내의 모든 프리앰블 심볼에서 FFT 사이즈, 가드 인터발 길이(length)는 동일한 것을 일 실시예로 한다. 특히, L1-Basic 시그널링 데이터의 FEC 모드를 알면, 송/수신 시스템에서 L1-Basic 시그널링 데이터의 처리에 필요한 정보를 알 수 있다.
첫번째 프리앰블 심볼의 NoC는 주어진 FFT 사이즈에 대해서 최소 개수가 사용되는 반면에, 나머지 프리앰블 심볼들의 NoC는 L1 시그널링 데이터의 L1-basic에 시그널링될 수 있다. 또한 프리퀀시 인터리빙은 모든 프리앰블 심볼들에 항상 적용되는 것을 일 실시예로 한다.
L1 시그널링 데이터를 프리앰블 심볼(또는 심볼들)에 매핑할 때, L1-Basic 셀들은 첫번째 프리앰 심볼의 유효 셀들(available cells)에만 매핑되고, L1-Detail 셀들은 첫번째 프리앰블 심볼에서 L1-Basic 셀들을 매핑하고 남아있는 유효 셀들(available cells)과 다른 프리앰블 심볼들의 유효 셀들에 인터리브되고 매핑되는 것을 일 실시예로 한다. 그리고 마지막 프리앰블 심볼에서 L1-Detail 셀들을 위해 사용되지 않는 유효 셀들은 프리앰블 데이터 셀들을 위해 사용되는 것을 일 실시예로 한다.
본 발명에서 MISO 또는 MIMO 방식은 어떤 프리앰블 심볼에도 적용되지 않는 것을 일 실시예로 한다. 한편, LDM 방식은 L1-Basic 및 L1-Detail 데이터를 전송하는 프리앰블의 어떤 셀들에도 적용되지 않지만, 마지막 프리앰블 심볼로 전송되는 페이로드 데이터 셀들에는 적용되는 것을 일 실시예로 한다.
또한 본 발명에서는 정확한 서브프레임 구성(exact subframe configuration) 및 PLP 다중화 파라미터들(multiplexing parameters)에 따라, PLP 데이터는 서브프레임 내의 유효 데이터 셀들(available data cells)에 풀로(fully) 또는 부분적으로(partially) 매핑된다. 그런데 유효 데이터 셀 전부에 PLP 데이터가 매핑되지 않는 경우에 빈 데이터 셀들(즉, unoccupied data cells)이 발생하게 된다. 이때 일정한 송신 파워(constant transmit power)를 보장하기 위해서, 본 발명은 빈 데이터 셀들에 PN (psedo-random) 더미 변조 값들을 할당하는 것을 일 실시예로 한다.
본 발명에서는 두 타입의 PLP가 존재하는데, 하나는 비분산(non-dispersed) PLP 타입이고, 다른 하나는 분산 PLP 타입이다. 본 발명에서 각 PLP는 비분산 PLP 및 분산 PLP 중 한가지 타입을 갖는 것을 일 실시예로 한다. 이때 LDM 방식의 인핸스드 레이어의 PLP는 제외되는 것을 일 실시예로 한다.
본 발명에서 비분산 PLP의 데이터 셀들은 해당 서브프레임의 인접한(contiguous) 데이터 셀 인덱스들에 할당되는 것을 일 실시예로 한다. 즉, 비분산 PLP에 할당된 가장 낮은 데이터 셀 인덱스와 동일한 비분산 PLP에 할당된 가장 높은 데이터 셀 사이의 모든 데이터 셀 인덱스들은 동일한 비분산 PLP에 할당된다.
그리고 본 발명에서 분산 PLP는 두개 이상의 서브 슬라이스들로 디바이드되는 것을 일 실시예로 한다. 분산 PLP의 어느 한 서브 슬라이스 내의 데이터 셀들은 해당 서브프레임의 인접한(contiguous) 데이터 셀 인덱스들에 할당된다. 그러나 동일한 분산 PLP 내에 연속된 2개의 서브 슬라이스들은 서로 인접한(contiguous) 데이터 셀 인덱스들을 갖지 않는 것을 일 실시예로 한다. 즉, 분산 PLP의 서브 슬라이스에 할당된 최저 데이터 셀 인덱스와 동일한 분산 PLP의 직전 서브 슬라이스에 할당된 최고 데이터 셀 인덱스의 차이는 1보다 커야 한다.
하나의 서브프레임 내 특정 분산 PLP의 모든 서브 슬라이스(마지막 서브 슬라이스는 제외)는 동일한 비제로(non-zero) 사이즈를 갖는 것을 일 실시예로 한다. 하나의 서브프레임 내 특정 분산 PLP의 마지막 서브 슬라이스의 사이즈는 0보다 크면서 동일한 서브프레임 내 동일한 PLP의 다른 서브 슬라이스들의 사이즈보다 작거나 같다. 분산 PLP의 서브 슬라이스의 가장 낮은 데이터 셀 인덱스와 동일한 PLP의 다음 서브 슬라이스의 가장 낮은 데이터 셀 인덱스 사이의 서브 슬라이스 간격(interval)은 서브프레임 내 그 PLP의 모든 서브 슬라이스들에 대해 동일한 것을 일 실시예로 한다. 이때 상기 서브 슬라이스 간격은 L1 시그널링 데이터의 L1D_plp_subslice_interval 필드에 시그널링된다.
그리고 하나의 서브프레임 내 하나의 분산 PLP를 위한 서브 슬라이스들의 개수, 서브 슬라이스 사이즈, 서브 슬라이스 간격은 동일한 서브프레임 내 다른 모든 분산 PLP들의 서브 슬라이스들의 개수, 서브 슬라이스 사이즈, 및 서브 슬라이스 간격과 독립적이며, 또한 독립적으로 시그널링된다. 이에 더하여, 하나의 서브프레임 내 하나의 분산 PLP를 위한 서브 슬라이스들의 개수, 서브 슬라이스 사이즈, 서브 슬라이스 간격은 다른 모든 서브프레임들에 포함된 동일한 PLP의 서브 슬라이스들의 개수, 서브 슬라이스 사이즈, 및 서브 슬라이스 간격과 독립적이며, 또한 독립적으로 시그널링된다. 만일 LDM 방식이 사용되면, 서브 슬라이스들의 개수와 서브 슬라이스 간격(interval)은 분산 코어 레이어 PLP들에 대해서만 시그널링된다. 그리고 비분산 PLP는 서브 슬라이스되지 않으며, 그것과 관련된 어떠한 서브 슬라이싱 파라미터들도 갖지 않는다.
본 발명에서 PLP의 타입은 L1 시그널링 데이터의 L1D_plp_type 필드에 시그널링된다. 이때 상기 L1D_plp_type 필드는 해당 PLP가 존재하는 각 서브프레임에 독립적으로 포함되는 것을 일 실시예로 한다. 하나의 PLP는 서로 다른 두개의 서브프레임에 대해서 서로 다른 PLP 타입을 사용할 수 있다. 즉, 하나의 PLP는 그 PLP가 존재하는 두개의 다른 서브프레임들에서 같은 타입을 가질 필요는 없다. 그리고 LDM 방식이 사용되는 경우에 상기 L1D_plp_type 필드는 코어 레이어 PLP에게만 존재하는 것을 일 실시예로 한다. 즉, 인핸스드 레이어의 PLP는 특정 PLP 타입을 가지지 않으므로 L1D_plp_type 필드가 존재하지 않는다.
본 발명에서 PLP의 시작 위치(starting position)는 L1 시그널링 데이터의 L1D_plp_start 필드에 시그널링되며, 상기 L1D_plp_start 필드는 PLP 타입과 상관없이 서브프레임 내의 PLP의 시작 위치를 알려준다. PLP의 시작 위치는 해당 PLP의 첫번째 데이터 셀 값을 유지(hold)하기 위해 할당된 데이터 셀의 인덱스이다.
본 발명에서 PLP의 길이는 L1 시그널링 데이터의 L1D_plp_size 필드에 시그널링되며, 상기 L1D_plp_size 필드는 현재 서브프레임에서 해당 PLP에 포함된 데이터 셀들의 총 개수를 지시한다.
특정 서브프레임에서 특정 PLP의 시작 위치 및 길이는 다른 모든 서브프레임들에서 동일한 PLP의 시작 위치 및 길이와 독립적이며, 또한 독립적으로 시그널링된다. LDM 방식의 사용 여부와 상관없이 서브프레임에 존재하는 모든 PLP의 시작 위치 및 길이는 시그널링되는 것을 일 실시예로 한다.
본 발명에서는 PLP의 셀 할당 파라미터들(예, 시작 위치, 길이, 및 서브 슬라이싱 파라미터들)에 따라 그 PLP에 할당된 모든 데이터 셀들은 현재 서브프레임의 유효한 데이터 셀(valid data cell) 인덱스들의 범위 내에 있게 된다. 여기서, 상기 서브 슬라이싱 파라미터들은 분산 PLP에서만 포함된다. 또한 서브프레임 내 각 데이터 셀은 LDM 레이어 당 최대 하나의 PLP에 할당되는 것을 일 실시예로 한다.
본 발명에서는 다중화 방식으로 싱글 PLP 다중화, LDM (layered division multiplexing), TDM (time division multiplexing), FDM (frequency division multiplexing), TFDM (time-frequency division multiplexing) 중 적어도 하나가 적용될 수 있다.
상기 싱글 PLP 다중화의 예로서, 오직 하나의 코어 레이어 PLP가 존재할 경우, 타임 인터리버의 출력이 프레임 내 데이터 심볼에 순차적으로 매핑될 수 있다.
상기 TDM 방식은 서브프레임 내 복수의 PLP들을 타임에 따라서 연결(concatenation in time)하는 비분산 PLP를 사용하는 것을 일 실시예로 한다.
상기 LDM 방식을 사용할 경우, 서브프레임 내 각 PLP는 코어 레이어 PLP 또는 인핸스드 레이어 PLP 중 하나로 분류되며, 각 레이어를 구분하기 위한 값은 L1 시그널링 데이터의 L1D_plp_layer 필드에 시그널링된다. 서브프레임 내에서 각 코어 레이어 PLP는 하나의 타임 인터리버 그룹을 나타낸다. 그러므로, 각 코어 레이어 PLP는 서브프레임 내 각각의 타임 인터리버 그룹에 정확하게 속하고, 그 PLP에 대한 타임 인터리빙 파라미터들을 포함하는 L1 시그널링 데이터와 직접적으로 관련있다. 한편, 각 인핸스드 레이어 PLP는 서브프레임 내 하나 이상의 타임 인터리버 그룹들과 관련있지만 타임 인터리빙에 관련된 L1 시그널링 데이터와는 직접적으로 연관성은 없다. 그러므로 인핸스드 레이어 PLP는 그것과 관련된 타임 인터리버 그룹(또는 그룹들)의 타임 인터리빙을 따르는 것을 일 실시예로 한다. 본 발명에서 타임 인터리버 그룹들은 관련된 코어 레이어 PLP가 그 서브프레임을 위한 콘트롤 시그널링에서 나타나는 순서에 따라 그 서브프레임 내에 인덱스되는 것을 일 실시예로 한다.
상기 FDM 방식은 서브프레임 내 복수의 PLP들을 분산 PLP들로 구성함으로써 얻어진다. 각 분산 PLP의 서브 슬라이스 간격은 현재 서브프레임 구성을 위한 데이터 심볼 당 데이터 셀들의 개수로 설정하는 것을 일 실시예로 한다. 또한 서브프레임에서 프리퀀시 인터리빙이 사용되지 않는 경우에만 FDM 효과를 얻을 수 있다.
상기 TFDM 방식은 FDM을 구성하기 위해 사용되는 방법에서 PLP 사이즈 및 서브 슬라이스 관련 파라미터들을 적절히 설정함으로써 이루어진다. 그리고 하나 이상의 비분산 PLP들이 선택적으로 TFDM 서브프레임에 포함될 수 있다.
다음은 상기 프레임 빌딩부(1500)의 프리퀀시 인터리버(1503)에 대해 설명하기로 한다.
본 발명에서 프리퀀시 인터리빙은 서브프레임에 포함되는 데이터 심볼에 대해서는 선택적이나 프리앰블에 포함되는 프리앰블 심볼에 대해서는 필수적이다. 즉, 서브프레임 바운더리 심볼들과 데이터 심볼들 내 데이터 셀들에 대해서는 사용되거나 사용되지 않을 수 있으며, 그 사용 여부는 L1 시그널링 데이터의 L1D_frequency_interleaver 필드에 시그널링된다. 상기 프리퀀시 인터리버(1503)는 하나의 OFDM 심볼 내 데이터 셀들에 대해 동작한다.
본 발명에 따른 프리퀀시 인터리버(1503)는 입력되는 셀들을 랜덤하게 인터리빙하여 프리퀀시 다이버시티를 제공할 수 있다. 또한, 상기 프리퀀시 인터리버(1503)는 단일 프레임에서 최대의 인터리빙 이득을 얻기 위해 다른 인터리빙 시드(seed) 순서를 이용하여 두 개의 순차적인 OFDM 심볼로 구성된 OFDM 심볼 페어(pair, 쌍)에 대응하는 데이터 또는 OFDM 심볼 하나에 대응하는 데이터에 대해 동작할 수 있다.
이때 상기 프리퀀스 인터리버(1503)로 입력되는 셀들은 다음과 같이 정의될 수 있다.
상기 프리퀀시 인터리버(1503)에서 입력 셀들을 프리퀀시 인터리빙하기 위해서는 인터리빙 시퀀스가 필요하다. 상기 인터리빙 시퀀스는 인터리빙 어드레스 또는 프리퀀시 인터리빙 시퀀스와 동일한 의미이며, 설명의 편의를 위해 서로 혼용하여 사용하기로 한다.
즉, 본 발명에서 프리퀀시 인터리버(1503)은 적어도 하나 이상의 OFDM 심볼, 즉 각 OFDM 심볼 또는 페어(pair)된 두 개의 OFDM 심볼 (페어 와이즈 (pair-wise) OFDM 심볼 또는 각 OFDM 심볼 페어)의 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하여 프리퀀시 인터리빙을 수행함으로써, 프리퀀시 다이버시티를 획득할 수 있다.
이를 위해 상기 프리퀀시 인터리버(1503)는 인터리빙 시퀀스를 발생시키는 프리퀀시 인터리빙 어드레스 제네레이터를 포함하는 것을 일 실시예로 한다.
상기 프리퀀시 인터리빙 어드레스 제네레이터는 베이직 인터리빙 시퀀스 제네레이터, 심볼 오프셋 제네레이터, 연산 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다. 상기 베이직 인터리빙 시퀀스 제네레이터는 베이직 랜덤 어드레스 제네레이터(basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함할 수 있다. 상기 베이직 인터리빙 시퀀스 제네레이터는 1비트 토글 블록을 더 포함할 수 있으며 콘트롤 유닛의 콘트롤에 따라 베이직 인터리빙 시퀀스의 최상위 비트로서 토글된다.
이때, FFT 사이즈에 따라 상기 베이직 인터리빙 시퀀스 제네레이터에서, 
비트 바이너리 워드 
는 다음의 과정을 통해 발생된다.
8K FFT 사이즈: 
16K FFT 사이즈: 
32K FFT 사이즈:
여기서, 여기서, 
는 XOR 연산을 나타내고, 
이며, 파라미터 
는 아래 표 1에 정의된다. 즉, 표 1은 FFT 모드 즉, FFT 사이즈에 따른 
값을 보이고 있다.
상기 와이어 퍼뮤테이션 블록은 베이직 랜덤 어드레스 제네레이터에서 발생하는 시퀀스 내 비트들의 순서를 바꾸는 것을 일 실시예로 한다. 이 경우, 와이어 퍼뮤테이션 블록은 FFT 사이즈에 따라 기 설정된 와이어 퍼뮤테이션 표(table) (즉, 표 2 내지 표 4 중 하나)를 사용하여 비트들의 순서를 바꿀 수 있다.
즉, FFT 사이즈가 8K일 때, 상기 와이어 퍼뮤테이션 블록은 하기의 표 2와 같이 기 설정된 와이어 퍼뮤테이션 표를 사용하여 13비트의 베이직 랜덤 시퀀스의 비트들의 순서를 바꾼 후 상기 연산 오퍼레이터로 출력하는 것을 일 실시예로 한다. 즉, 8K FFT 사이즈의 경우, OFDM 심볼 페어를 구성하는 각 심볼에 대응하는 데이터 셀들마다 다른 와이어 퍼뮤테이션들이 사용되는 것을 일 실시예로 한다. 다시 말해, 8K FFT 사이즈의 경우, OFDM 심볼 페어를 구성하는 홀수번째 심볼과 짝수번째 심볼에 대응하는 베이직 랜덤 어드레스 제네레이터의 출력 벡터를 셔플(shuffle)하는 두개의 다른 와이어 퍼뮤테이션들이 적용된다. 이것은 동일한 베이직 랜덤 어드레스 제네레이터가 하나의 심볼 페어를 위해 사용되더라도, 다른 와이어 퍼뮤테이션들이 하나의 심볼 페어를 위해 다른 인터리빙 시퀀스를 발생하는 것을 나타낸다.
아래 표 2는 FFT 사이즈가 8K일 때, 베이직 랜덤 어드레스 제네레이터에서 출력되는 비트 워드 
와 와이어 퍼뮤테이션 블록에서 와이어 퍼뮤테이션에 의해 그 포지션이 변경되는 비트 워드 
의 관계를 보이고 있다. 즉, 하기 표 2에서 첫번째 컬럼은 입력된 비트 시퀀스의 비트 포지션을 나타내고, 두번째 및 세번째 컬럼은 와이어 퍼뮤테이션에 의해 변경되는 비트 포지션을 나타낸다. 그리고 두번째 컬럼의 비트 포지션은 입력 OFDM 심볼 페어의 짝수번째 심볼에 적용되고, 세번째 컬럼의 비트 포지션은 입력 OFDM 심볼 페어의 홀수번째 심볼에 대응된다.
FFT 사이즈가 16K일 때, 상기 와이어 퍼뮤테이션 블록은 하기의 표 3과 같이 기 설정된 와이어 퍼뮤테이션 표를 사용하여 14비트 베이직 랜덤 시퀀스의 비트들의 순서를 바꾼 후 상기 연산 오퍼레이터로 출력하는 것을 일 실시예로 한다. 16K FFT 사이즈의 경우, OFDM 심볼 페어를 구성하는 각 심볼들에 대응하는 데이터 셀들에 대해 동일한 와이어 퍼뮤테이션 표가 사용될 수도 있고, 또는 OFDM 심볼 페어를 구성하는 각 심볼에 대응하는 데이터 셀들마다 다른 와이어 퍼뮤테이션이 사용될 수도 있다. 일 실시예로, 16K 모드의 경우, OFDM 심볼 페어를 구성하는 홀수번째 심볼과 짝수번째 심볼에 대응하는 베이직 랜덤 어드레스 제네레이터의 출력 벡터를 셔플(shuffle)하는 두개의 다른 와이어 퍼뮤테이션들이 적용된다. 이것은 동일한 베이직 랜덤 어드레스 제네레이터가 하나의 심볼 페어를 위해 사용되더라도, 다른 와이어 퍼뮤테이션들이 하나의 심볼 페어를 위해 다른 인터리빙 시퀀스를 발생하는 것을 나타낸다.
아래 표 3은 FFT 사이즈가 16K일 때 베이직 랜덤 어드레스 제네레이터에서 출력되는 비트 워드 
와 와이어 퍼뮤테이션 블록에서 와이어 퍼뮤테이션에 의해 그 포지션이 변경되는 비트 워드 
의 관계를 보이고 있다. 즉, 하기 표 3에서도 첫번째 컬럼은 입력된 비트 시퀀스의 비트 포지션을 나타내고, 두번째 및 세번째 컬럼은 와이어 퍼뮤테이션에 의해 변경되는 비트 포지션을 나타낸다. 8K FFT 사이즈와 마찬가지로, 두번째 컬럼의 비트 포지션은 입력 OFDM 심볼 페어의 짝수번째 심볼에 적용되고, 세번째 컬럼의 비트 포지션은 입력 OFDM 심볼 페어의 홀수번째 심볼에 대응된다.
FFT 사이즈가 32K일 때, 상기 와이어 퍼뮤테이션 블록은 하기 표 4와 같이 기설정된 와이어 퍼뮤테이션 표를 사용하여 15비트 베이직 랜덤 시퀀스의 비트들의 순서를 바꾼 후 상기 연산 오퍼레이터로 출력하는 것을 일 실시예로 한다.
32K FFT 사이즈의 경우, OFDM 심볼 페어를 구성하는 각 심볼들에 대응하는 데이터 셀들에 대해 동일한 와이어 퍼뮤테이션이 사용되는 것을 일 실시예로 한다. 이것은 싱글 퍼뮤테이션이 32K FFT 사이즈를 위해 사용되며, 그것은 동일한 인터리빙 시퀀스가 심볼 페어마다(every symbol pair) 사용되는 것을 나타낸다.
아래 표 4는 FFT 사이즈가 32K일 때, 베이직 랜덤 어드레스 제네레이터에서 출력되는 비트 워드 
와 와이어 퍼뮤테이션 블록에서 와이어 퍼뮤테이션에 의해 그 포지션이 변경되는 비트 워드 
의 관계를 보이고 있다. 하기 표 4에서 첫번째 컬럼은 입력된 비트 시퀀스의 비트 포지션을 나타내고, 두번째 컬럼은 와이어 퍼뮤테이션에 의해 변경되는 비트 포지션을 나타낸다. 즉, 두번째 컬럼의 비트 포지션이 입력 OFDM 심볼 페어의 짝수번째 심볼과 홀수번째 심볼에 동일하게 적용된다.
위의 표 2내지 표 4의 변경된 비트 포지션은 본 발명의 이해를 돕기 위한 일 실시예이며, 각 FFT 사이즈의 비트 포지션은 설계자에 의해 변경될 수 있다.
전술한 바와 같이 본 발명은 8K와 16K FFT 사이즈들에 대해서는, 위의 표 2와 표 3에서 보는 바와 같이 2개의 다른 와이어 퍼뮤테이션들이 사용된다. 즉, 주어진 심볼 
에 대해, 사용된 특정 와이어 퍼뮤테이션은 표 2와 표 3의 (
mod 2)의 값에 의해 결정된다. 이것은 다른 인터리빙 시퀀스가 매 심볼마다 사용되는 것을 지시한다.
이에 반해, 32K FFT 사이즈에 대해서는, 싱글 퍼뮤테이션이 표 4에서 보는 바와 같이 사용된다. 이것은 다른 인터리빙 시퀀스가 매 심볼 페어마다 사용되는 것을 지시한다.
상기 심볼 오프셋 제네레이터는 매 2개 OFDM 심볼마다 새로운 오프셋 시퀀스를 발생하는 것을 일 실시예로 한다. 즉, 상기 심볼 오프셋 제네레이터는 OFDM 심볼 페어 단위로 동작한다. 다시 말해, 심볼 오프셋 값은 2개의 연속적인 심볼들 (
and 
)에서 동일(constant)하다.
상기 연산 오퍼레이터는 상기 베이직 인터리빙 시퀀스 제네레이터의 출력과 상기 심볼 오프셋 제네레이터의 출력을 입력받아 배타적 오아(XOR) 연산을 수행하는 것을 일 실시예로 한다. 상기 연산 오퍼레이터의 출력 시퀀스가 인터리빙 시퀀스(즉, 인터리빙 어드레스)가 된다.
상기 어드레스 체크 블록은 상기 연산 오퍼레이터에서 출력되는 인터리빙 시퀀스(즉, 인터리빙 어드레스)가 프리퀀시 인터리빙되는 특정 OFDM 심볼에 대한 허용 가능한 캐리어 인덱스들의 범위 내에 있는지를 판단한다(validate).
상기 어드레스 체크 블록은 상기 연산 오퍼레이터의 출력이 심볼 내 전체 데이터 셀 개수를 초과하는지 판단하여, 만일 발생된 어드레스 값이 데이터 셀 개수보다 크면 그 출력은 무시한다.
전술한 바와 같이, 본 발명에서는 각 FFT 사이즈별로 해당 FFT 사이즈에 대응하는 길이의 인터리빙 시퀀스가 생성되며, 인터리빙 시퀀스를 생성하는 과정이 각 FFT 사이즈마다 조금씩 차이가 난다.
상기 제1 프레임 빌딩부(1500)에서 출력되는 신호 프레임 내 프리앰블 심볼(들) 및 데이터 심볼들은 제1 OFDM 제네레이션부(1600)으로 입력된다.
상기 제1 OFDM 제네레이션부(1600)은 파일럿 삽입기(1601), MISO 처리부(1602), IFFT부(1603), 가드 인터발 삽입기(1605), 및 부트스트랩 삽입기(1606)를 포함하는 것을 일 실시예로 한다. 그리고 PAPR (Peak-to-Average-Power Reduction) 부(1604)가 상기 IFFT부(1603)와 가드 인터발 삽입기(1605) 사이에 삽입될 수 있으며, 이는 선택적이다.
상기 제1 OFDM 제네레이션부(1600)로 입력되는 심볼들은 파일럿 삽입, MISO 처리, PAPR 처리, 및 IFFT 후 타임 도메인 OFDM 심볼로 변환된 후 가드 인터발 삽입 및 부트스트랩 심볼(들) 삽입 과정을 거쳐 수신기로 전송된다.
신호 프레임 내 다양한 셀들이 송/수신기에 알려진 레퍼런스 정보로 변조된다. 그리고 레퍼런스 정보를 포함하는 셀들이 부스트된 파워 레벨(boosted power level)로 전송될 수 있다. 본 발명에서는 이러한 셀들을 파일럿이라 칭한다.
상기 파일럿 삽입기(1601)에서 삽입되는 파일럿 타입에는 스캐터드 파일럿(Scattered Pilot, SP), 컨티뉴얼 파일럿(Continual Pilot, CP), 엣지 파일럿, 프리앰블 파일럿, 및 서브프레임 바운더리 파일럿으로 구성된다. 이와 같은 파일럿은 채널 동기, 채널 추정, 위상 잡음 추정 등 다양하게 이용될 수 있다.
다음의 표 5는 본 발명의 심볼 타입에 따라 적용될 수 있는 파일럿 타입의 예들을 보인 것이다.
예를 들면, 위의 표 5에서 보는 바와 같이, 스캐터드 파일럿 셀들은 모든 데이터 심볼들에 삽입되어 전송되며, 프리앰블 심볼(들)과 서브프레임 바운더리 심볼(들)에는 삽입되지 않는다. 그리고 스캐터드 파일럿 패턴은 L1 시그널링 데이터에 시그널링된다.
본 발명에서 스캐터드 파일럿의 크기(amplitude)는 파라미터 L1D_scattered_pilot_boost 필드 값 및 스캐터드 파일럿 패턴으로부터 계산될 수 있다.
본 발명에서 컨티뉴얼 파일럿 셀들은 프리앰블 심볼들, 임의의 서브프레임 바운더리 심볼들을 포함하는 프레임의 모든 심볼들에 삽입되어 전송된다. 상기 CP 위치들은 추가적인 CP 셋트의 추가적인 위치와 커먼 CP 셋트로부터 결정된다. 이때 커먼 CP 셋트는 스캐터드 파일럿과 겹치지 않도록 설계된 파일럿이고, 추가 CP 셋트는 매 데이터 심볼 내 유효 데이터 캐리어 개수가 일정하도록 설계된 파일럿이다. 그러므로 경우에 따라 추가 CP는 스케터드 파일럿과 겹칠 수 있다. 즉, 추가 CP 셋트는 FFT 사이즈와 파일럿 패턴에 따라 심볼 내 스캐터드 파일럿과 겹치는 개수가 발생할 수 있다. 본 발명에서 16K FFT 사이즈와 8K FFT 사이즈에 사용되는 커먼 CP의 위치들은 32K FFT 사이즈의 커먼 CP 셋트의 위치들로부터 계산되는 것을 일 실시예로 한다.
본 발명에서 엣지 파일럿은 프리앰블 심볼(들)을 제외한 신호 프레임 내 모든 심볼에 적용된다.
본 발명에서 프리앰블 파일럿은 정확한 프리앰블 신호의 등화를 위해 서브프레임에 삽입되는 스캐터드 파일럿에 비해 상대적을 많이 삽입되는 것을 일 실시예로 한다. 또는 프레임의 프리앰블에 삽입되는 프리앰블 파일럿들은 동일한 프레임의 첫번째 서브프레임의 스캐터드 파일럿들과 적어도 같은 밀도(dense)가 되도록 선택되는 것을 일 실시예로 한다.
본 발명에서 프리앰블 파일럿은 정확한 프리앰블 신호의 등화를 위해 서브프레임에 삽입되는 스캐터드 파일럿에 비해 상대적을 많이 삽입되는 것을 일 실시예로 한다. 또는 프레임의 프리앰블에 삽입되는 프리앰블 파일럿들은 동일한 프레임의 첫번째 서브프레임의 스캐터드 파일럿들과 적어도 같은 밀도(dense)가 되도록 선택되는 것을 일 실시예로 한다. 프리앰블 심볼(들)의 파일럿 셀들은 부스트된 파워 레벨로 전송되는 것을 일 실시예로 한다.
본 발명에서 서브프레임 바운더리 심볼들을 위한 파일럿들은 동일한 서브프레임의 인근(surrounding) 노멀 데이터 심볼들을 위한 파일럿들보다 더 밀집(denser)된다.
상기 파일럿 삽입기(1601)에서 파일럿들이 삽입된 심볼들은 MISO 처리부(1602)로 입력된다. 상기 MISO 처리부(1602)에서 TDCFS (Transmit Diversity Code Filter Set)는 잠재적 파괴 인터퍼런스(potential destructive interference)를 최소화하기 위해, 싱글 프리퀀시 네트워크에서 다수의 송신기들로부터 신호들을 인위적으로 역상관(decorrelates)하는 MISO pre-distortion 기술이며, 상기 파일럿 삽입기(1601)의 출력에 이 기술이 적용되는 것을 일 실시예로 한다.
본 발명에서 MISO는 서브프레임의 OFDM 심볼들에만 적용되고 부트스트랩 또는 프리앰블에는 적용되지 않는 것을 일 실시예로 한다. 그리고 MISO 적용 여부는 L1 시그널링 데이터의 L1B_first_sub_miso 필드 및 L1D_miso 필드에 시그널링된다.
본 발명에서 IFFT부(1603)은 신호 프레임의 데이터 심볼들과 프리앰블 심볼(들)을 타임 도메인의 심볼들로 변환한다. 모든 심볼들은 데이터와 레퍼런스 정보(즉, 파일럿)을 포함하고, 각 심볼은 NoC 캐리어들의 셋트로 구성된다.
상기 PAPR부(1604)는 선택적이며, TR(tone reservation) 및/또는 ACE (Active Constellation Extension) 기법을 이용하여 상기 IFFT부(1603)에서 타임 도메인으로 변환된 심볼들의 PAPR를 감소시킬 수 있다.
상기 가드 인터발 삽입기(1605)는 각 심볼에 가드 인터발을 삽입한다. 본 발명에서는 각 심볼의 유효 데이터 구간 전에 가드 인터발을 삽입하는 것을 일 실시예로 한다.
상기 부트스트랩 삽입기(1606)는 부트스트랩 심볼(들)을 각 신호 프레임의 시작에 삽입하여 부트스트랩을 형성한다.
다음은 본 발명에 적용되는 부트스트랩에 대한 설명이다. 본 발명에서 부트스트랩은 디지털 전송 신호로 유니버셜 엔트리 포인트를 제공하며, 모든 수신기에 알려진 고정된 구성(configuration) (예, 샘플링 레이트, 신호 대역폭(bandwidth), 서브 캐리어 스페이싱, 타임 도메인 구조)을 이용하는 것을 일 실시예로 한다.
본 발명에서 부트스트랩은 하나 이상의 심볼들로 구성되며, 첫번째 심볼(즉, 부트스트랩 심볼 0)은 신호 디스커버리, coarse 동기, 프리퀀시 오프셋 추정, 초기 채널 추정이 가능하도록 각 프레임 주기(period)의 시작 부분에 동기 심볼로 시작한다. 나머지 심볼(들)은 해당 프레임의 나머지의 수신 및 디코딩을 위한 콘트롤 시그널링(이하 부트스트랩 시그널링 정보라 함)를 포함한다.
본 발명에서 부트스트랩 버전은 메인 버전 넘버와 마이너 버전 넘버로 구분된다. 메인 버전은 bootstrap_major_version에 코드로 표시하고, 마이너 버전은 bootstrap_minor_version에 코드로 표시한다. 이때, Zadoff-Chu (ZC) 루트(root)와 PN 시퀀스 시드(seed)가 부트스트랩 심볼 콘텐츠를 위한 베이스 인코딩 시퀀스를 생성하는데 사용되는 것을 일 실시예로 한다. 메이저 버전 넘버는 특정 시그널 타입에 해당하는 ZC 루트를 선택하여 시그널링된다. 마이너 버전 넘버는 특정 메이저 버전 내에 존재하는데 적당한 PN 시퀀스 시드를 선택하여 시그널링된다.
본 발명에서 각 부트스트랩 심볼에 사용되는 값들은 프리퀀시 도메인에서 PN 시퀀스에 의해 변조(modulated)된 ZC 시퀀스이다. 상기 ZC 루트와 PN 시드는 위에서 설명한 바와 같이 해당 부트스트랩의 메이저 및 마이너 버전들을 시그널링한다.
그리고 PN 시퀀스로 변조된 ZC 시퀀스는 복소수 시퀀스를 가지며 IFFT 입력에서 각 서브캐리어에 적용된다. 이때 PN 시퀀스는 개별 복소수 서브캐리어들에 위상 회전(phase retation)을 인가하고 이에 따라 원래의 ZC 시퀀스의 바람직한 CAZAC (Constant Amplitude Zero Auto-Correlation) 특성을 유지하게 된다. 상기 PN 시퀀스는 자기상관응답(autocorrelation response)에서 스퓨리어스 피크들(spurious peaks)을 억압함에 의해 동일 루트 시퀀스의 사이클릭 쉬프트들 사이에 추가적인 신호 분리(additional signal separation)를 제공한다.
본 발명에서 부트스트랩 심볼들은 그 심볼의 위치에 따라 두가지 구조를 가진다. 즉, 부트스트랩 심볼 0, 즉 초기 심볼은 동기 검출을 위해 사용되는데 CAB 구조를 사용하며, 나머지 부트스트랩 심볼(들)은 BCA 구조를 사용하는 것을 일 실시예로 한다.
그리고 상기 부트스트랩 심볼들에 시그널링되어 전송되는 콘트롤 시그널링을 부트스트랩 시그널링 정보라 하기로 한다.
본 발명에서 부트스트랩 심볼 1에 시그널링되는 정보는 ea_wake_up_1 필드, min_time_to_next 필드 및 system_bandwidth 필드를 포함하는 것을 일 실시예로 한다.
상기 ea_wake_up_1 필드는 긴급 경고 웨이크업 필드로서, 긴급 상황 존재 여부를 지시한다.
상기 min_time_to_next 필드는 현재 프레임 A의 시작부터 현재 프레임 A와 동일한 메이저/마이너 버전의 다음 프레임 B의 시작까지의 최소 시간을 표시한다.
상기 system_bandwidth 필드는 현재 피지컬 레이어 프레임의 부트스트랩 이후 부분을 위해 사용되는 시스템 대역폭을 나타낸다.
본 발명에서 부트스트랩 심볼 2에 시그널링되는 정보는 ea_wake_up_2 필드와 bsr_coefficient 필드를 포함하는 것을 일 실시예로 한다.
상기 ea_wake_up_2 필드는 상기 부트스트랩 심볼 1의 상기 ea_wake_up_1 필드와 함께 긴급 상황 존재 여부를 지시한다.
상기 bsr_coefficient 필드는 현재 피지컬 레이어 프레임의 부트스트랩 이후 신호에 대한 표본화율을 나타낸다.
본 발명에서 부트스트랩 심볼 3에 시그널링되는 정보는 preamble_structure 필드이다. 이 필드는 마지막 부트스트랩 심볼 다음에 위치하는 하나 이상의 프리앰블 심볼에 대한 전송 파라미터를 시그널링한다.
한편 본 발명은 위에서 언급한 바와 같이 MIMO 방식이 적용될 수도 있다. 특히 2x2 MIMO 안테나 시스템을 적용한다고 가정할 경우, 송신 시스템은 제1 인풋 포맷팅부(1100), 제1 BICM부(1200), MIMO 처리부(1400), 제1, 제2 프레임 빌딩부(1500, 1550), 및 제1, 제2 OFDM 제네레이션부(1600, 1650)를 포함하는 것을 일 실시예로 한다. 상기 MIMO 처리부(1400)는 MIMO 프리코딩(precoding)부라 하기도 한다.
상기 제1 인풋 포맷팅부(1100), MIMO 디먹스(1203)와 제2 매퍼(1205)를 제외한 제1 BCIM부(1200), 제1 프레임 빌딩부(1500), 및 제1 OFDM 제네레이션 블록(1600)은 상세 설명은 지금까지 설명하였으로 여기서는 생략하기로 한다. 또한 상기 제2 프레임 빌딩부(1550)의 구성은 상기 제1 프레임 빌딩부(1500)의 구성과 동일하므로, 상기 제1 프레임 빌딩부(1500)의 상세 설명을 참조하기로 하고 상기 제2 프레임 빌딩부(1550)의 상세 설명은 생략하기로 하고, 상기 제2 OFDM 제네레이션부(1650)의 구성은 상기 제1 OFDM 제네레이션부(1600)의 구성과 동일하므로, 상기 제1 OFDM 제네레이션부(1600)의 상세 설명을 참조하기로 하고 상기 제2 OFDM 제네레이션부(1650)의 상세 설명은 생략하기로 한다.
일반적으로 MIMO 기술은 단일 RF 채널에서 서로 다른 2개의 데이터 스트림을 전송하는 공간 다중화(spatial multiplexing) 기법을 적용함으로써, 추가적인 공간 다이버시티(spatial diversity)를 통해 로버스트니스를 증대시킬 수 있고, 및/또는 채널 용량을 증대시킬 수 있다. 특히 공간 다중화 이득은 SIMO(Single-Input Multiple-Output)/MISO (Multiple-Input Single-Output)와 달리 MIMO 기술을 통해서만 획득되며, 추가적인 전송 전력 증가 없이 단일 안테나를 통한 전송 채널 용량 한계를 극복할 수 있다.
본 발명에서 송/수신부는 수평/수직 2개 극성을 가지는 크로스 극성화된(cross-polarized) 안테나를 사용하는 것을 일 실시예로 한다.
상기 MIMO 디먹스(1203)는 MIMO 처리를 위해 단일 셀 워드 스트림을 이중 셀 워드 스트림으로 분리하는 데 사용된다. 즉, 상기 비트 인트리버(1202)의 출력 비트를 제1 입력 신호(예를 들어, 짝수 벡터)와 제2 입력 신호(예를 들어, 홀수 벡터)로 분리하고, 제1 입력 신호는 제1 매퍼(1204)로, 제2 입력 신호는 제2 매퍼(1205)로 출력한다.
상기 제1 매퍼(1204)와 제2 매퍼(1205)는 각각 입력 신호를 IQ 플레인(plane) 상의 복소수 값을 가지는 QAM 컨스텔레이션 포인트들로 매핑한다. 상기 제1 매퍼(1204)와 제2 매퍼(1205)의 상세 동작은 위에서 설명한 매퍼(2300)의 설명을 참조하기로 하고, 여기서는 생략한다. 다만, MIMO 처리를 위해 본 발명은 동일한 컨스텔레이션들이 MIMO를 위해 사용되며, 동일한 모듈레이션 차수가 2개의 송신 안테나로부터 전송된다.
상기 제1 매퍼(1204)와 제2 매퍼(1205)의 출력은 상기 MIMO 처리부(1400)로 입력된다.
상기 MIMO 처리부(1400)는 한쌍의 셀 심볼을 입력받아 프리코딩한 후 한쌍의 셀 심볼을 출력한다. 본 발명에서 MIMO 처리부(1400)는 MIMO 프리코딩 방식은 수신기 측에서의 비교적 작은 복잡도 증가로 용량 증가를 제공하기 위한 FR-SM (full-rate spatial multiplexing) 방식을 사용할 수 있다. 그리고 본 발명에서 MIMO 처리는 PLP레벨에서 적용된다.
본 발명에서 256QAM과 16200 비트 길이를 갖는 FEC 코드들의 조합은 MIMO에서 허용되지 않는 것을 일 실시예로 한다. 그리고 본 발명에서 MIMO 처리는 부트스트랩과 프리앰블에는 적용되지 않는 것을 일 실시예로 한다. 또한 시그널링 엘레먼트들에도 적용되지 않는 것을 일 실시예로 한다. 그리고 MIMO는 ACE, LDM, 채널 본딩 어느것과도 함께 사용되지 않는 것을 일 실시예로 한다.
L1 시그널링
한편, 본 발명에서 L1 시그널링은 피지컬 레이어 파라미터들을 구성하기 위해 필요한 정보를 제공한다. 이러한 L1 시그널링은 L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터로 나뉘어지며, 프리앰블 심볼들로 전송된다. 본 발명은 일 실시예로, 부트스트랩 심볼들로 전송되는 부트스트랩 시그널링 정보도 L1 시그널링에 포함시킬 수 있다.
상기 L1-Basic 시그널링 데이터는 시스템의 가장 기본적인 시스템 시그널링 정보이며, L1-Detail 시그널링 데이터의 디코딩에 필요한 파라미터들을 정의한다. L1-Basic 시그널링 데이터의 길이는 200비트로 고정되는 것을 일 실시예로 한다.
상기 L1-Detail 시그널링 데이터는 데이터 콘텐스트(data context)와 그것의 디코딩에 필요한 정보를 자세히 정의한다. 그리고 L1-Detail 시그널링 데이터의 길이는 프레임간(from frame to frame)에 가변이다.
도 1에서 L1 시그널링 처리부(1700)는 L1 시그널링의 보호(protection)를 위한 처리를 수행하는 블록으로서, L1-Basic 시그널링 데이터의 보호(protection)를 위한 처리를 수행하는 L1-Basic 처리부와 L1-Detail 시그널링 데이터의 보호를 위한 처리를 수행하는 L1-Detail 처리부를 포함한다.
상기 L1-Basic 처리부는 L1-Basic 시그널링 데이터에 대해 스크램블링, BCH 인코딩, 제로 패딩(zero padding), LDPC 인코딩, 패리티 퍼뮤테이션, 반복/펑처링(repetition/puncturing), 제로 제거(zero removing), 비트 디먹스, 및 컨스텔레이션 매핑을 순차적으로 수행한 후 상기 프레임 빌딩부(1500)로 출력한다. 이 중에 일부 기능은 해당 조건이 만족되는 경우에만 수행되거나 또는 조건없이 생략될 수도 있다. 만일 MIMO 방식이 적용되면 상기 L1-Basic 처리부에서 처리된 L1-Basic 시그널링 데이터는 제1, 제2 프레임 빌딩부(1500, 1550)로 출력된다.
상기 L1-Detail 처리부는 L1-Detail 시그널링 데이터에 대해 세그멘테이션, 스크램블링, BCH 인코딩, 제로 패딩(zero padding), LDPC 인코딩, 패리티 퍼뮤테이션, 반복/펑처링(repetition/puncturing), 제로 제거(zero removing), 비트 디먹스, 및 컨스텔레이션 매핑을 순차적으로 수행한 후 상기 프레임 빌딩부(1500)로 출력한다. 상기 L1-Detail 처리부는 상기 L1-Detail 시그널링 데이터에 추가의 패리티 생성, 생성된 추가의 패리티 데이터에 대한 비트 디먹스, 및 컨스텔레이션 매핑을 더 수행할 수 있다. 이 중에 일부 기능은 해당 조건이 만족되는 경우에만 수행되거나 또는 조건없이 생략될 수도 있다. 만일 MIMO 방식이 적용되면 상기 L1-Detail 처리부에서 처리된 L1-Detail 시그널링 데이터는 제1, 제2 프레임 빌딩부(1500, 1550)로 출력된다.
즉, L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터는 BCH 외부 코드와 LDPC 내부 코드의 연접 방식으로 인코딩된다. 이때 넓은 SNR 범위를 지원하는 적합한 다양한 강건성 레벨을 제공하기 위해 L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터의 보호 레벨은 LDPC 부호, 변조 차수, 그리고 쇼트닝/펑처링 파라미터를 기준으로 7가지 모드로 분류된다. 각각의 모드는 LDPC 부호, 변조 차수, 컨스텔레이션 그리고, 쇼트닝/펑처링 패턴에 대한 서로 다른 조합을 가지는 것을 일 실시예로 한다.
본 발명에서는 하나의 인코드된 블록이 포함하는 정보 비트들의 개수를 Ksig이라 하기로 한다. 이때 Ksig 길이의 L1 시그널링 비트들이 하나의 LDPC 인코드된 블록에 대응된다. 본 발명에서 L1-Basic 시그널링 데이터에 대한 Ksig 값은 200으로 고정되어 있으나 L1-Detail 시그널링 데이터의 비트 개수는 가변이기 때문에 L1-Detail 시그널링 데이터에 대한 Ksig 값은 변수이다. 그러므로, L1-Detail 시그널링 데이터의 비트 개수가 Ksig의 최대값보다 큰 경우, 세그멘테이션 연산이 L1-Detail 시그널링 데이터에 추가적으로 적용된다.
그리고 L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터에 대해 BCH 인코드된 비트의 길이가 LDPC 인코드될 비트의 길이보다 작을 경우, 그 차이만큼 LDPC 인코드될 비트에 제로 패딩 비트들로 채워지는 제로 패딩이 수행된 후 LDPC 인코딩이 수행된다. 그러므로, 제로 패딩은 이 조건이 만족되는 경우에만 수행된다. 제로 패딩이 수행된 경우, 제로 패딩 비트들은 전송되지 않고 반복/펑처링 과정 후 제거된다.
또한 본 발명에서 L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터에 대해 비트 디먹싱을 수행할 때 블록 인터리빙이 수행된 후 디먹싱되는 것을 일 실시예로 한다.
도 8(a)는 L1-Basic 처리부와 L1-Detail 처리부에 각각 구비되는 비트 디먹스 블록 내 블록 인터리버의 블록 인터리빙 과정의 일 실시예를 보인 도면이고, 도 8(b)는 블록 인터리빙 후 디먹싱 과정의 일 실시예를 보인 도면이다.
먼저, 도 8(a)를 보면, 비트 디먹싱을 위해 입력되는 비트들(예, NFEC 또는 NFEC + NFEC repeat의 길이는 블록 인터리버 메모리의 컬럼 방향으로 시리얼하게(serially) 쓰여지며, 이때 컬럼들의 개수는 변조 차수와 같다.
읽기 연산에서는 하나의 컨스텔레이션 심볼을 위한 비트들을 로우 방향으로 연속적으로(sequentially) 읽어들인 후 비트 디먹싱으로 보내며(fed), 이 같은 연산은 마지막 컬럼까지 계속된다.
각각의 블록 인터리비된 그룹은 컨스텔레이션 매핑 이전에 하나의 그룹 내의 비트 단위(bit-by-bit)로 디멀티플렉싱된다.
본 발명에서는 변조 차수에 따라 두가지 매핑 규칙이 있다. 즉, QPSK의 경우 심볼 내의 비트의 신뢰도(reliability)는 동일한 것을 일 실시예로 한다. 따라서, 블록 인터리버로부터 읽어들인 하나의 비트 그룹은 인터리빙 과정을 거치지 않고 바로 QAM 심볼로 매핑된다. 한편, 고차 변조(higher order modulation)인 경우에는 하나의 비트 그룹은 아래에 설명된 규칙에 따라 QAM 심볼로 매핑된다.
Sdemux_in (i) = {bi(0),bi(1),bi(2),...,bi(ηMOD-1)},
Sdemux_out (i) = {ci(0),ci(1),ci(2),...,ci(ηMOD-1)},
ci(0)={bi(i%ηMOD),ci(1)={bi((i+1)%ηMOD),...,ci(ηMOD-1)={bi((i+ηMOD-1)%ηMOD)
여기서, i%ηMOD는 i를 ηMOD로 나눈 나머지를 의미하고, i 는 블록 인터리빙에서 로우 인덱스에 해당하는 비트 그룹 인덱스를 나타낸다. 즉, 각 QAM 심볼을 매핑하는 출력 비트 그룹 S demux_out (i) 은 비트 그룹 인덱스 i 에 따라 S demux_in (i) 부터 사이클릭 쉬프트된다(cyclically shifted). 도 8(b)는 본 발명의 16-NUC에 대한 비트 디먹싱 과정의 일 예를 보이고 있다.
도 9는 본 발명에 따른 L1-Basic 시그널링 데이터의 신택스의 일 실시예를 보인 도면이다.
다음 필드들은 시스템 및 프레임에 관련된 파라미터들이다.
L1B_version 필드는 L1-Basic 시그널링 구조의 버전을 나타낸다.
L1B_mimo_scattered_pilot_encoding 필드는 현지 프레임의 MIMO 서브프레임들이 어떤 MIMO 파일럿 인코딩 방법을 사용하는지를 나타낸다.
L1B_lls_flag 필드는 현재 프레임의 한 개 이상의 PLP들에 LLS (Low level signaling)이 존재하는지 여부를 나타낸다.
L1B_time_info_flag 필드는 현재 프레임에 시간 정보 (time information)가 존재하는지 유무를 나타낸다. 본 발명에서 상기 L1B_time_info_flag 필드는 하기 표 6에서와 같이 2비트를 이용하여 현재 프레임에 시간 정보가 존재하는지 여부와, 시간 정보가 존재하는 경우에는 그 시간 정보가 어느 정밀도(precision, 즉 단위)까지 시그널링되는지를 나타내는 것을 일 실시예로 한다. 예를 들어, 상기 L1B_time_info_flag 필드 값이 00이면 현재 프레임에 시간 정보가 없음을 지시한다. 한편 상기 L1B_time_info_flag 필드 값이 01이면 현재 프레임에 시간 정보가 존재하고, 그 시간 정보는 ms 정밀도 (precision) (즉, 밀리 세크 단위의 시간 정보)까지 시그널링되는 것을 지시한다. 그리고, 상기 L1B_time_info_flag 필드 값이 10이면 현재 프레임에 시간 정보가 존재하고, 그 시간 정보는 us 정밀도 (즉, 마이크로 세크 단위의 시간 정보)까지 시그널링되는 것을 지시하고, 상기 L1B_time_info_flag 필드 값이 11이면 현재 프레임에 시간 정보가 존재하고, 그 시간 정보는 ns 정밀도 (즉, 나노 세크 단위의 시간 정보)까지 시그널링되는 것을 지시한다.
그리고, 상기 L1B_time_info_flag 필드 값에서 지시하는 정밀도를 갖는 실제 시간 정보는 상기 L1-Detail 시그널링 데이터에 시그널링되는 것을 일 실시예로 한다.
L1B_return_channel_flag 필드는 현재 프레임, 현재 프리퀀시 대역, 현재 방송망의 전용 리턴 채널 (dedicated return channel, DRC)의 존재 유무를 나타낸다.
L1B_papr_reduction 필드는 하기 표 7에서와 같이 PAPR reduction의 사용 여부, 사용되었다면 현재 프레임 내 평균 파워 비(average power ratio)를 줄이기 위해 어떤 기법이 사용되었는지 등을 나타낸다. 현재 프레임의 첫번째 프리앰블 심볼을 제외한 다른 모든 OFDM 심볼에 PAPR reduction 기술이 적용될 수 있다. L1B_frame_length_mode 필드는 현재 프레임이 데이터 페이로드 OFDM 심볼들(즉, non-preamble OFDM 심볼들)의 가드 인터발 구간에 추가된 초과 샘플(excess sample)의 배치를 갖는 타임 정렬된 프레임일 때 (즉, 프리앰블이 아닌 OFDM 심볼), 0으로 설정된다. 반대로, 현재 프레임이 초과 샘플 배치가 없는 심볼-정렬된 프레임일 때는 1로 설정된다.
L1B_frame_length 필드는 타임 정렬된 프레임일 때는 현재 프레임과 연관된 부트스트랩의 첫 샘플의 시작부터 현재 프레임의 마지막 샘플의 끝까지의 타임 간격(time period)을 나타낸다.
L1B_excess_samples_per_symbol 필드는 타임 정렬된 프레임일때만 존재하며, 현재 프레임의 부트스트랩 이후 부분의 프리앰블이 아닌 각 OFDM 심볼(즉, non-Preamble OFDM symbol)의 가드 인터발에 포함된 초과 샘플들의 개수를 나타낸다.
L1B_time_offset 필드는 심볼 정렬된 프레임일때만 존재하며, 샘플 주기들(sample periods)의 개수를 나타낸다.
L1B_additional_samples 필드는 심볼 정렬된 프레임일때만 존재하며, 추가 샘플들의 개수를 나타낸다.
L1B_num_subframes 필드는 현재 프레임 내 서브프레임들의 개수를 나타내는데, 현재 프레임 내의 서브프레임들의 개수보다 1만큼 적게 설정된다.
다음 필드들은 프리앰블의 남은 부분 즉, L1-Detail 시그널링 데이터를 디코드하기 위해 필요한 정보를 제공하는 파라미터들이다.
L1B_preamble_num_symbols 필드는 첫번째 프리앰블 심볼을 제외한 나머지 프리앰블이 포함하고 있는 OFDM 심볼들의 개수를 나타낸다.
L1B_preamble_reduced_carriers 필드는 프리앰블에서 사용하고 있는 FFT 사이즈별로 정의되어 있는 캐리어들의 최대 개수를 감소시키기 위한 캐리어들의 콘트롤 유닛들의 개수를 나타낸다. 상기 캐리어 감소는 첫번째 프리앰블 심볼을 제외한 현재 프레임의 모든 프리앰블 심볼들에 적용될 수 있다.
L1B_L1_Detail_content_tag 필드는 현재 프레임의 L1-Detail 시그널링 데이터의 내용이 현재 프레임과 같은 메이저 버전과 마이너 버전의 부트스트랩을 가지는 이전 프레임의 L1-Detail 시그널링 데이터과 비교하여 변경되었을 경우 1씩 증가된다. 하지만 예외적으로 다음 시그널링 필드들, 즉 L1D_time_sec, L1D_time_msec, L1D_time_usec, L1D_time_nsec (including the presence or absence of any of these listed time fields), L1D_plp_lls_flag, L1D_plp_fec_block_start, L1D_plp_CTI_fec_block_start, 그리고 L1D_plp_CTI_start_row 필드들은 변경이 있어도 L1B_L1_Detail_content_tag 필드 값은 증가하지 않는다.
L1B_L1_Detail_size_bytes 필드는 L1-Detail 시그널링 데이터의 사이즈를 나타낸다. 이때 다음 프레임의 L1-Detail 시그널링 데이터를 위해 현재 프레임 내에 추가된 패리티는 포함되지 않는다.
L1B_L1_Detail_fec_type 필드는 L1-Detail 시그널링 데이터의 보호(protection)을 위한 FEC 타입을 나타낸다.
L1B_L1_Detail_additional_parity_mode 필드는 Additional Parity Mode를 나타낸다.
L1B_L1_Detail_total_cells 필드는 현재 프레임을 위해 결합되는 코드되고 변조된 L1-Detail 시그널링 데이터와 다음 프레임의 L1-Detail 시그널링 데이터의 변조된 추가 패리티 비트들의 전체 사이즈를 OFDM 셀 단위로 나타낸다.
다음 필드들은 첫번째 서브프레임을 위한 파라미터들이며, 현재 프레임의 첫번째 서브프레임은 L1-Detail 시그널링 데이터가 디코드될 때까지 기다릴 필요없이 수신단에서 해당 첫번째 서브프레임이 즉각적으로 초기 OFDM 처리를 할 수 있도록 L1-Basic 시그널링 데이터에 시그널링되는 것을 일 실시예로 한다.
L1B_first_sub_mimo 필드는 MIMO가 현재 프레임의 첫번째 서브프레임에 사용되었는지 여부를 나타낸다.
L1B_first_sub_miso 필드는 MISO가 현재 프레임의 첫번째 서브프레임에 사용되었는지 여부를 나타낸다.
L1B_first_sub_fft_size 필드는 현재 프레임의 첫번째 서브프레임에 관련된 FFT 사이즈를 나타낸다. 한 프레임 내 프리앰블의 FFT 사이즈는 동일 프레임 내 첫번째 서브프레임의 FFT 사이즈와 같은 것을 일 실시예로 한다.
L1B_first_sub_reduced_carriers 필드는 현재 프레임의 첫번째 서브프레임에서 사용하고 있는 FFT 사이즈별로 정의되어 있는 캐리어들의 최대 개수를 감소시키기 위한 콘트롤 유닛 값을 나타낸다.
L1B_first_sub_guard_interval 필드는 현재 프레임의 첫번째 서브프레임에 있는 OFDM 심볼들의 가드 인터발 길이를 나타낸다. 한 프레임 내 첫번째 서브프레임을 위해 시그널링된 가드 인터발 길이는 동일 프레임 내 프리앰블을 위해 인디케이트되는 가드 인터발 길이와 같은 것을 일 실시예로 한다.
L1B_first_sub_num_ofdm_symbols 필드는 현재 프레임의 첫번째 서브프레임에 포함되는 OFDM 심볼들의 개수를 나타낸다.
L1B_first_sub_scattered_pilot_pattern 필드는 현재 프레임의 첫번째 서브프레임의 스캐더드 파일럿 패턴을 나타낸다.
L1B_first_sub_scattered_pilot_boost 필드는 스캐터드 파일럿 패턴과 결합되어 현재 프레임의 첫번째 서브프레임의 스캐터드 파일럿의 파워를 나타낸다.
L1B_first_sub_sbs_first 필드는 현재 프레임의 첫번째 서브프레임의 첫번째 심볼이 서브프레임 바운더리 심볼인지 아닌지를 나타낸다.
L1B_first_sub_sbs_last 필드는 현재 프레임의 첫번째 서브프레임의 마지막 심볼이 서브프레임 바운더리 심볼인지 여부를 나타낸다.
도 10 내지 도 12는 본 발명에 따른 L1-Detail 시그널링 데이터의 신택스의 일 실시예를 보인 도면이다.
다음 필드들은 기본 파라미터들(miscellaneous parameters)이다.
L1D_version 필드는 현재 프레임에 사용되고 있는 L1-Detail 시그널링 구조의 버전을 나타낸다.
L1D_time_sec 필드는 32비트를 이용하여 시간 정보의 seconds component를 나타낸다.
L1D_time_msec 필드는 10비트를 이용하여 시간 정보의 milliseconds component를 나타낸다. 예를 들어, 1초 미만의 시간 정보의 포션이 0.123456789라면, 상기 L1D_time_msec 필드는 123이 된다. L1D_time_usec 필드는 10비트를 이용하여 시간 정보의 microseconds component를 나타낸다. 예를 들어, 1초 미만의 시간 정보의 포션이 0.123456789라면, 상기 L1D_time_usec 필드는 456이 된다.
L1D_time_nsec 필드는 10비트를 이용하여 시간 정보의 nanoseconds component를 나타낸다. 예를 들어, 1초 미만의 시간 정보의 포션이 0.123456789라면, 상기 L1D_time_nsec 필드는 789이 된다.
즉, 상기 L1 Detail 시그널링 데이터는 상기 L1 Basic 시그널링 데이터에서 시그널링된 L1B_time_info_flag 필드 값에 따라 상기 L1D_time_sec 필드, L1D_time_msec 필드, L1D_time_usec 필드, 및 L1D_time_nsec 필드 중 적어도 하나를 이용하여 현재 프레임 내 특정 위치에서 획득한 시간 정보를 전송한다.
일 예로, 상기 L1B_time_info_flag 필드 값이 00이 아니면 상기 L1 Detail 시그널링 데이터는 상기 L1D_time_sec 필드와 L1D_time_msec 필드를 포함하고, 상기 L1B_time_info_flag 필드 값이 01이 아니면 상기 L1 Detail 시그널링 데이터는 상기 L1D_time_usec 필드를 더 포함하고, 상기 L1B_time_info_flag 필드 값이 10이 아니면 상기 L1 Detail 시그널링 데이터는 상기 L1D_time_nsec 필드를 추가적으로 더 포함하여, 현재 프레임의 특정 위치에서 획득한 시간 정보를 시그널링한다.
예를 들어, 상기 L1B_time_info_flag 필드 값이 10이면, 상기 L1 Detail 시그널링 데이터는 L1D_time_sec 필드, L1D_time_msec 필드, 및 L1D_time_usec 필드를 포함하며, 상기 필드들을 통해 마이크로 세크 단위의 시간 정보를 전송한다. 즉, 밀리 세크 단위의 시간 정보를 전송하는 42비트의 필드(즉, 32비트의 L1D_time_sec 필드와 10비트의 L1D_time_msec 필드)에 10비트의 L1D_time_usec 필드를 추가하여 마이크로 세크 단위의 시간 정보를 전송한다.
다른 예로, 상기 L1B_time_info_flag 필드 값이 11이면, 상기 L1 Detail 시그널링 데이터는 L1D_time_sec 필드, L1D_time_msec 필드, L1D_time_usec 필드, 및 L1D_time_nsec 필드를 포함하며, 상기 필드들을 통해 나노 세크 단위의 시간 정보를 전송한다. 즉, 마이크로 세크 단위의 시간 정보를 전송하는 52비트의 필드(즉, 32비트의 L1D_time_sec 필드, 10비트의 L1D_time_msec 필드, 및 10비트의 L1D_time_usec 필드)에 10비트의 L1D_time_nsec 필드를 추가하여 나노 세크 단위의 시간 정보를 전송한다.
도 13는 본 발명에 따른 시간 정보를 획득하는 시간 정보 위치와 프리앰블로 전송되는 시간 정보의 일 실시예를 보이고 있다.
즉, 도 13의 시간 정보 위치에서 획득한 시간을 포함하는 시간 정보가 프리앰블에 삽입되는 L1 Detail 시그널링 데이터의 L1D_time_sec 필드, L1D_time_msec 필드, L1D_time_usec 필드, L1D_time_nsec 필드 중 적어도 하나에 시그널링되어 전송된다.
본 발명에서 시간 정보 위치(time information position)는 도 13에서 보는 바와 같이 시간 정보가 포함되는 프레임 내 부트스트랩의 첫번째 심볼의 첫번째 샘플 위치인 것을 일 실시예로 한다. 그러므로 이때의 시간 정보는 부트스트랩의 첫번째 심볼의 첫번째 샘플이 전송된 시간(precise time)을 지시하는 것을 일 실시예로 한다.
예를 들어, 상기 시간 정보 위치에서 획득한 정확한 시간이 2016년 2월 12일, 17:31:24였다면, 1970년 1월 1일, PTP (Precision Time Protocol) 에폭(epoch) 이후로 정확하게 1455298284 초가 흘렀고(elapse), 따라서 상기 시간 정보를 위한 필드들을 통해 전송되는 값은 0x56BE16EC가 된다. 상기 시간 정보는 5초 간격으로 적어도 한번은 전송되는 것을 일 실시예로 한다.
다음 필드들은 L1-Detail 채널 본딩을 위한 파라미터들이다. 본 발명은 다중 RF 채널을 결합하여 전송 데이터 율을 증가시킬 수 있는 채널 본딩(channel bonding) 방법을 적용할 수 있으며, 이 경우 시그널링되는 필드들이다.
L1D_num_rf 필드는 현재 채널 프리퀀시를 제외한 현재 시스템의 채널 본딩과 관련된 프리퀀시의 개수를 나타낸다.
L1D_rf_id 필드는 채널 본딩과 관련된 다른 RF 채널들의 IDs를 구분한다.
L1D_rf_frequency 필드는 다른 RF 채널의 중심 프리퀀시를 나타낸다. 이때 상기 L1D_rf_frequency 필드는 L1D_num_rf 필드 값에 의해 지시되는 프리퀀시의 개수만큼 반복되면서 해당 RF 채널의 중심 프리퀀시는 나타낸다.
다음 필드들, 즉 L1D_mimo 필드, L1D_miso 필드, L1D_fft_size 필드, L1D_reduced_carriers 필드, L1D_guard_interval 필드, L1D_num_ofdm_symbols 필드, L1D_scattered_pilot_pattern 필드, L1D_scattered_pilot_boost 필드, L1D_sbs_first 필드, 및 L1D_sbs_last 필드들은 서브프레임들에 관련된 파라미터들로서, 현재 프레임에 포함된 서브프레임들의 개수만큼 반복되며, 각 필드의 설명은 L1-Basic 시그널링 데이터에 시그널링된 필드들의 설명을 참조하기로 하고, 여기서는 생략한다.
L1D_subframe_multiplex 필드는 현재 서브프레임이 타임으로 인접된(concatenated in time) 서브프레임과 타임 디비젼 다중화되었는지 여부를 나타낸다.
L1D_frequency_interleaver 필드는 현재 서브프레임을 위해 프리퀀시 인터리버가 사용되었는지 유무를 나타낸다.
L1D_sbs_null_cells 필드는 현재 서브프레임에서 서브프레임 바운더리 심볼에 포함된 널 셀들의 개수를 나타낸다.
다음 필드들은 PLP에 관련된 파라미터들이다.
L1D_num_plp 필드는 현재 서브프레임에서 사용되는 PLP들의 개수를 나타낸다.
L1D_plp_id 필드는 현재 PLP의 식별자를 나타낸다.
L1D_plp_lls_flag 필드는 현재 PLP에 LLS 정보가 포함되는지 여부를 나타낸다.
L1D_plp_size 필드는 현재 서브프레임 내 현재 PLP에 할당된 데이터 셀들의 개수를 나타낸다. 상기 L1D_plp_size 필드 값은 0보다 큰 것을 일 실시예로 한다.
L1D_plp_scrambler_type 필드는 해당 PLP의 스크림블링 방식을 나타낸다.
L1D_plp_fec_type 필드는 현재 PLP의 인코딩에 사용되는 FEC 방식을 표 7처럼 나타낸다.
L1D_plp_mod 필드는 현재 PLP에 사용된 변조 방식을 나타낸다.
L1D_plp_cod 필드는 현재 PLP에 사용된 코드 레이트를 나타낸다.
L1D_plp_TI_mode 필드는 현재 PLP의 타임 인터리브 모드를 나타낸다.
L1D_plp_fec block_start 필드는 현재 서브프레임 동안 현재 PLP에서 시작하는 첫번째 FEC 블록의 시작 위치를 나타낸다.
다음 필드들은 LDM에 관련된 파라미터들이다.
L1D_plp_layer 필드는 현재 PLP의 레이어 인덱스와 동일하게 설정된다.
L1D_plp_ldm_injection_level 필드는 코어 레이어와 비교하여 인핸스드 레이어의 인젝션 레벨을 상대적으로 나타낸다.
다음 필드들은 PLP 기반의 채널 본딩 파라미터들이며, L1D_num_rf=0이면, 다음 필드들은 L1-Detail 시그널링 데이터에 포함되지 않는다.
L1D_plp_num_channel_bonded 필드는 현재 채널 프리퀀시를 제외한 현재 시스템의 채널 본딩 PLP와 관련된 프리퀀시의 개수를 표시한다.
L1D_plp_bonded_rf_id 필드는 현재 PLP와 채널 본딩을 수행하는 채널 RF의 식별자를 나타낸다.
L1D_plp_channel_bonding_format 필드는 현재 PLP에 대한 채널 본딩 포맷을 나타낸다.
다음 필드들은 PLP 기반의 MIMO와 관련된 파라미터들이다.
L1D_plp_mimo_stream_combining 필드는 MIMO 프리코딩의 스트림 조합 옵션이 주어진 PLP에 사용되었는지 여부를 나타낸다.
L1D_plp_mimo_IQ_interleaving 필드는 주어진 PLP에 MIMO 프리코딩의 IQ 극성 인터리빙 옵션이 사용되었는지 여부를 나타낸다.
L1D_plp_mimo_PH 필드는 주어진 PLP에 MIMO 프리코딩의 위상 호핑 옵션이 사용되었는지 여부를 나타낸다.
다음 필드들은 셀 다중화에 관련된 파라미터들이다.
L1D_plp_start 필드는 현재 서브프레임에서 현재 PLP의 첫번째 데이터 셀의 인덱스와 동일하게 설정된다.
L1D_plp_type 필드는 PLP의 타입이 분산 PLP인지, 비분산 PLP인지를 나타낸다.
L1D_plp_num_subslices 필드는 현재 서브프레임의 현재 PLP에 사용되는 서브 슬라이스들의 개수를 나타낸다. 이 필드는 상기 L1D_plp_type 필드 값이 1일 때, 즉 현재 PLP의 타입이 분산형(dispersed)일 때에만 L1 Detail 시그널링 데이터에 포함된다.
L1D_plp_subslice_interval 필드는 동일한 PLP에 대해서 현재 서브 슬라이스의 시작으로부터 다음 서브 슬라이스의 시작까지 순차적 인덱스 데이터 셀들의 개수와 동일하게 설정된다.
다음 필드들은 타임 인터리빙에 관련된 파라미터들이다.
L1D_plp_TI_extended_interleaving 필드는 확장된 인터리빙(extended interleaving)이 해당 PLP를 위해 사용되는지 여부를 나타낸다.
다음 필드들은 타임 인터리빙에 관련된 파라미터들 중 컨벌루셔널 타임 인터리버에 관련된 파라미터들(Convolutional Time Interleaver Mode Parameters)이다.
L1D_plp_CTI_depth 필드는 컨벌루셔널 인터리버(메모리)의 로우들의 개수를 나타낸다.
L1D_plp_CTI_start_row 필드는 서브프레임의 시작에서 컨벌루셔널 인터리버의 시작 스위치의 위치를 나타낸다.
L1D_plp_CTI_fec_block_start 필드는 현재 또는 그 다음 서브 프레임에서 현재 PLP의 CTI 전 첫번째 완벽한 FEC 블록의 첫번째 셀의 CTI 후 위치를 지시한다. 즉, 상기 필드는 현재 또는 다음 서브프레임 내에 CTI를 통과한(leaving) 현재 PLP의 첫번째 완전한 FEC 블록의 시작 위치를 나타낸다.
다음 필드들은 타임 인터리빙에 관련된 파라미터들 중 하이브리드 타임 인터리버에 관련된 파라미터들(Hybrid Time Interleaver (Mode) Parameters)이다.
L1D_plp_HTI_inter_subframe 필드는 하이브리드 타임 인터리빙 모드를 나타낸다.
L1D_plp_HTI_num_ti_blocks 필드는 인트라 서브프레임 모드에서는 인터리빙 프레임당 TI 블록들의 개수를 나타내고, 인터 서브프레임 모드에서는 하나의 TI 블록의 셀들이 전송되는 서브프레임들의 개수를 나타낸다.
L1D_plp_HTI_num_fec_blocks_max 필드는 현재 PLP에 대한 인터리빙 프레임 당 FEC 블록의 최대 개수를 나타낸다.
L1D_plp_HTI_num_fec_blocks 필드는 현재 PLP에 대한 현재 인터리빙 프레임에 포함된 FEC 블록들의 개수를 나타낸다.
L1D_plp_HTI_cell_interleaver 필드는 셀 인터리버가 사용되는지 여부를 나타낸다.
수신 시스템
도 14는 본 발명에 따른 수신 시스템의 일 실시예를 보인 구성 블록도로서, 크게 베이스밴드 처리부(3000)와 시스템 온 칩(System on Chip, SoC)부(3050)를 포함한다. 상기 베이스밴드 처리부(3000)는 수신 데이터 처리부(3001), PLP 데이터 처리부(3010), L1 시그널링 처리부(3020), 및 컨테이너 인캡슐레이션부(3030)를 포함할 수 있다. 본 발명에서 상기 베이스밴드 처리부(3000)는 피지컬 레이어 처리부라 하고, 상기 시스템 온 칩부(3050)는 상위 레이어 (upper layer) 처리부라 하기도 한다. 그리고 상기 베이스밴드 처리부(3030)는 하나의 칩으로 구현될 수 있다. 이때 상기 베이스밴드 처리부(3030)와 상기 시스템 온 칩부(3050)는 각각의 칩으로 구현될 수도 있고, 기능이 동일한 단일 칩으로 구현될 수도 있다.
상기 수신 데이터 처리부(3001)는 하나 이상의 안테나로부터 방송 신호를 수신하여 복조 및 파싱을 수행하여, 방송 신호의 프레임 내 프리앰블 영역에 포함된 프리앰블 데이터는 L1 시그널링 처리부(3020)로 출력하고, 상기 프레임 내 데이터 영역에 포함된 하나 이상의 PLP들의 PLP 데이터는 PLP 데이터 처리부(3010)로 출력한다. 본 발명에서 MIMO를 지원하면 방송 신호를 수신하는 안테나는 2개 이상이 될 수 있다.
상기 PLP 데이터 처리부(3010)는 상기 수신 데이터 처리부(3001)에서 출력되는 PLP 데이터를 처리하여 베이스밴드 패킷들을 복원한 후 상기 컨테이너 인캡슐레이션부(3030)로 출력하는 것을 일 실시예로 한다. 그리고 상기 L1 시그널링 처리부(3020)는 상기 수신 데이터 처리부(3001)에서 출력되는 프리앰블 데이터에 포함된 L1 Basic 시그널링 데이터와 L1 Detail 시그널링 데이터를 처리하여 상기 L1 Basic 시그널링 데이터에 시그널링된 정보와 상기 L1 Detail 시그널링 데이터에 시그널링된 정보를 필요한 블록들에 제공한다. 예를 들어, 상기 L1 Basic 시그널링 데이터에 시그널링된 L1B_time_info_flag 필드 값, 그리고 상기 L1B_time_info_flag 필드 값에 따라 L1D_time_sec 필드, L1D_time_msec 필드, L1D_time_usec 필드, 및 L1D_time_nsec 필드 중 적어도 하나의 필드 값이 시간 정보로서 상기 컨테이너 인캡슐레이션부(3030)로 제공되는 것을 일 실시예로 한다.
본 발명에서 상기 수신 데이터 처리부(3001), 상기 PLP 데이터 처리부(3010), 및 상기 L1 시그널링 처리부(3020)는 도 1의 송신 시스템의 역과정을 수행하는 것을 일 실시예로 한다. 하지만, 송신 시스템의 역과정 중 일부 과정은 해당 조건이 만족되는 경우에만 상기 수신 시스템에서 수행되거나 또는 조건없이 상기 수신 시스템에서 생략될 수도 있다.
도 15는 도 14의 수신 데이터 처리부(3001)의 상세 블록도, PLP 데이터 처리부(3010)의 상세 블록도, 및 L1 시그널링 처리부(3020)의 상세 블록도의 일 실시예를 보이고 있다. 도 15에서 일부 블록들은 설계자의 의도에 따라 생략될 수도 있고, 일부 블록들은 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
상기 수신 데이터 처리부(3001)는 제1 OFDM 복조부(3100)와 제2 OFDM 복조부(3150)만 포함될 수도 있고, 또는 상기 제1 OFDM 복조부(3100), 제2 OFDM 복조부(3150), 제1 프레임 파싱부(3200), 및 제2 프레임 파싱부(3250)를 포함할 수도 있다. 본 발명은 상기 수신 데이터 처리부(3001)에 상기 제1 OFDM 복조부(3100), 제2 OFDM 복조부(3150), 제1 프레임 파싱부(3200), 및 제2 프레임 파싱부(3250)가 포함되는 것을 일 실시예로 한다.
그리고 도 15에서 제1 OFDM 복조부(3100), 제1 프레임 파싱부(3200), 제2 디매퍼(3502)와 MIMO 먹스(3503)를 제외한 제1 역 BICM부(3500), 제1 아웃풋 처리부(3600), 및 L1 시그널링 처리부(3020)는 LDM 방식과 MIMO 방식에 공통으로 적용되는 기본 블록들이다. 그리고 본 발명에 LDM 방식이 적용된 경우, LDM 처리부(3400), 제2 역 BICM부(3550), 및 제2 아웃풋 포맷팅부(3650)가 더 필요하다. 또한 본 발명에 MIMO 방식이 적용된 경우, 제2 OFDM 복조부(3150), 제2 프레임 파싱부(3250), MIMO 처리부(3300), 및 제1 역 BICM부(3500)의 제2 디매퍼(3502)와 MIMO 먹스(3503)가 더 필요하다. 상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
상기 제1 OFDM 복조부(3100)는 튜너(3101), 부트스트랩 검출기(3102), 가드 인터발 검출기(3103), FFT부(3104), 채널 등화기(3105), 및 MISO 처리부(3106)를 포함할 수 있다. 상기 MISO 처리부(3106)는 MISO 디코더라 칭하기도 한다. 그리고 각 블록의 순서는 본 발명의 이해를 돕기 위한 일 실시예이며, 설계자에 따라 일부 블록들의 순서는 바뀔 수도 있고, 새로운 블록이 더 추가될 수도 있다.
상기 튜너(3101)는 제1 안테나를 통해 특정 채널의 방송 신호를 수신하여 부트스트랩 검출기(3102)로 출력한다.
상기 부트스트랩 검출기(3102)는 입력 신호로부터 해당 프레임 내 부트스트랩을 검출하고, 검출된 부트스트랩으로 전송되는 부트스트랩 심볼들로부터 부트스트랩 정보를 추출한다. 일 예로, 상기 부트스트랩 검출기(3102)는 부트스트랩 시퀀스를 이용하여 부트스트랩 에너지 검출을 수행함에 의해 상기 부트스트랩을 검출할 수 있다. 그리고 상기 부트스트랩 심볼들로부터 추출된 부트스트랩 정보는 이 정보를 필요로 하는 블록들로 제공될 수도 있고, 및/또는 나중 사용을 위해 저장부(도시되지 않음)에 저장될 수도 있다.
일 예로, 상기 부트스트랩 심볼들로부터 추출된 부트스트랩 정보는 긴급 경고를 위한 웨이크 업 정보, 버전 정보, 프리앰블 심볼들의 구조 예를 들어, 프리앰블 심볼들의 FFT 사이즈, 가드 인터발, 스캐터드 파일럿 패턴, 및 L1-Basic 시그널링 데이터의 FEC 모드 등을 포함할 수 있다. 상기 프리앰블 심볼들의 FFT 사이즈는 상기 프리퀀시 디인터리버(3201)에서 프리앰블 심볼들의 프리퀀시 디인터리빙에 이용될 수 있다.
본 발명에서 프레임 내의 모든 프리앰블 심볼에서 FFT 사이즈, 가드 인터발 길이(length)는 동일한 것을 일 실시예로 한다. 또한 상기 프리앰블의 FFT 사이즈, GI 길이는 상기 프레임 내 첫번째 서브 프레임의 FFT 사이즈, GI 길이와 동일한 것을 일 실시예로 한다. 그리고, 본 발명은 상기 부트스트랩 정보로부터 현재 수신한 신호가 어떤 프레임 구성을 갖고 있는지 알아 낼 수 있다. 또한 상기 부트스트랩 검출기(3202)에서 부트스트랩 정보가 추출되면, 입력된 신호로부터 부트스트랩 심볼들이 삭제된 후 가드 인터발 검출기(3103)로 출력되는 것을 일 실시예로 한다.
상기 가드 인터발 검출기(3103)는 입력된 신호로부터 가드 인터발을 검출하여 삭제한 후 FFT부(3104)로 출력한다.
이때 상기 부트스트랩 검출기(3102)와 가드 인터발 검출기(3103) 사이에는 상기 부트스트랩 정보를 이용하여 타임 동기와 프리퀀시 동기를 수행하는 동기화 블록이 더 포함될 수 있다. 또는 상기 동기화 블록은 상기 가드 인터발 검출기(3103)의 출력단에 포함될 수도 있다.
상기 FFT부(3104)는 입력된 신호를 프리퀀시 도메인으로 변환하여 채널 등화기(3105)로 출력한다. 상기 채널 등화기(3105)는 송신 시스템에서 삽입된 파일럿들을 이용하여 전송 채널을 추정하고, 추정된 전송 채널을 이용하여 수신된 신호의 왜곡을 보상한 후 MISO 처리부(3106)로 출력한다.
본 발명에서 MISO 방식은 서브프레임의 OFDM 심볼들에만 적용되고 부트스트랩 또는 프리앰블에는 적용되지 않는 것을 일 실시예로 한다. 그리고 각 서브프레임별로 MISO 방식이 적용되는지 여부는 L1 시그널링 데이터의 L1B_first_sub_miso 필드 및 L1D_miso 필드에 시그널링되어 있다.
따라서 상기 MISO 처리부(3106)는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1B_first_sub_miso 필드와 L1D_miso 필드를 이용하여 해당 서브프레임에 대해 MISO 디코딩 여부를 결정하고, 해당 서브프레임에 대해 송신 시스템의 역과정으로 MISO 디코딩을 수행하거나, 또는 MISO 디코딩을 스킵한다.
상기 프레임 파싱부(3200)는 프리퀀시 디인터리버(3201), 프레임 파서(3202), 및 타임 디인터리버(3203)를 포함할 수 있다.
본 발명의 송신 시스템에서 프리퀀시 인터리빙은 프리앰블 심볼들에 대해서는 필수이고, 서브프레임에 포함되는 데이터 심볼들에 대해서는 선택적이다. 그리고 서브프레임별로 프리퀀시 인터리빙 수행 여부는 L1-Detail 시그널링 데이터의 L1D_frequency_interleaver 필드에 시그널링된다.
따라서, 상기 프리퀀시 디인터리버(3201)는 상기 제1 OFDM 복조부(3100)에서 출력되는 프리앰블 심볼들에 대해서는 송신 시스템의 역과정으로 프리퀀시 디인터리빙을 수행한 후 L1 시그널링 처리부(3020)로 출력한다.
상기 L1 시그널링 처리부(3020)는 L1-Basic 시그널링 데이터에 대해 송신측의 역과정을 수행하는 L1-Basic 처리부와 L1-Detail 시그널링 데이터에 대해 송신측의 역과정을 수행하는 L1-Detail 처리부를 포함할 수 있다.
상기 L1-Basic 처리부는 상기 프리앰블 심볼들로 전송되는 L1 시그널링 데이터 중 L1-Basic 시그널링 데이터에 대해 송신 시스템의 역과정으로 컨스텔레이션 디매핑, 비트 먹스, 제로 패딩, 디펑처링, 패리티 디퍼뮤테이션, LDPC 디코딩, 제로 제거, BCH 디코딩, 및 디스크램블링을 순차적으로 수행하여 L1-Basic 시그널링 데이터에 포함된 정보들을 추출한다. 이 중에 일부 기능은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해 수행될 수도 있다. 그리고 상기 L1-Basic 시그널링 데이터에서 추출된 정보는 이 정보를 필요로 하는 블록들로 제공될 수도 있고, 및/또는 나중 사용을 위해 저장부(도시되지 않음)에 저장될 수도 있다. 이때, 상기 L1-Basic 시그널링 데이터에서 추출된 L1B_first_sub_miso 필드 값은 상기 MISO 처리부(3106)로 출력되는 것을 일 실시예로 한다. 또한, 상기 L1-Basic 시그널링 데이터에서 추출된 L1B_time_info_flag 필드 값은 상기 L1-Detail 처리부로 출력되는 것을 일 실시예로 한다. 상기 L1B_time_info_flag 필드는 현재 프레임에 시간 정보가 존재하는지 유무와 시간 정보가 존재할 때, 그 시간 정보가 어느 정밀도(precision)까지 포함되는지를 지시한다. 한편, 상기 L1B_time_info_flag 필드 값에 의해 지시되는 정밀도를 갖고 해당 프레임 내 기 설정된 시간 정보 위치에서 획득한 시간을 포함하는 실제 시간 정보는 L1 Detail 시그널링 데이터에 시그널링되어 수신된다.
상기 L1-Detail 처리부는 상기 프리앰블 심볼들로 전송되는 L1 시그널링 데이터 중 L1-Detail 시그널링 데이터에 대해 송신 시스템의 역과정으로 컨스텔레이션 디매핑, 비트 먹스, 제로 패딩, 디펑처링, 패리티 디퍼뮤테이션, LDPC 디코딩, 제로 제거, BCH 디코딩, 디스크램블링, 및 디세그멘테이션을 순차적으로 수행하여 L1-Detail 시그널링 데이터에 포함된 정보들을 추출한다. 상기 L1-Detail 처리부는 상기 송신 시스템에서 L1-Detail 시그널링 데이터에 패리티 데이터를 추가하였다면, 추가된 패리티 데이터에 대해 컨스텔레이션 디매핑, 비트 먹스를 더 수행하여 상기 패리티 데이터를 추출할 수도 있다. 이 중에 일부 기능은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해 수행될 수도 있다. 그리고 상기 L1-Detail 시그널링 데이터에서 추출된 정보는 이 정보를 필요로 하는 블록들로 제공될 수도 있고, 및/또는 나중 사용을 위해 저장부(도시되지 않음)에 저장될 수도 있다. 이때, L1-Detail 시그널링 데이터에서 추출된 L1D_miso 필드 값은 상기 MISO 처리부(3106)로 출력되고, L1D_frequency_interleaver 필드 값은 상기 프리퀀시 디인터리버(3201)로 출력되는 것을 일 실시예로 한다.
또한 상기 L1 Basic 시그널링 데이터와 L1-Detail 시그널링 데이터에서 추출된 시간 정보는 상기 컨테이너 인캡슐레이션부(3030)로 출력되는 것을 일 실시예로 한다. 즉, 상기 L1-Detail 처리부는 상기 L1-Basic 처리부에서 출력되는 L1B_time_info_flag 필드 값을 기반으로 상기 L1-Detail 시그널링 데이터에 시그널링된 시간 정보를 추출한다.
예를 들어, 상기 L1B_time_info_flag 필드 값이 00라면, 현재 프레임에 시간 정보가 존재하지 않으므로, 상기 L1-Detail 시그널링 데이터에 시그널링된 시간 정보도 없다. 이 경우, 상기 컨테이너 인캡슐레이션부(3030)로 출력되는 시간 정보는 현재 프레임에 시간 정보가 없음을 지시하는 L1B_time_info_flag 필드 값이 된다.
한편, 상기 L1B_time_info_flag 필드 값이 00이 아니면, 즉, 상기 L1B_time_info_flag 필드 값이 01, 10, 11 중 하나이면 현재 프레임에 시간 정보가 존재함을 의미하며, 상기 L1B_time_info_flag 필드 값이 01인지, 10인지, 11인지에 따라 L1-Detail 시그널링 데이터는 L1D_time_sec 필드, L1D_time_msec 필드, L1D_time_usec 필드, L1D_time_nsec 필드 중 적어도 하나를 포함한다. 그러므로, 상기 L1-Detail 처리부는 상기 L1B_time_info_flag 필드 값이 01인지, 10인지, 11인지에 따라 상기 L1D_time_sec 필드, L1D_time_msec 필드, L1D_time_usec 필드, L1D_time_nsec 필드 중 적어도 하나로부터 시간 정보를 추출하여 상기 컨테이너 인캡슐레이션부(3030)로 출력한다.
예를 들어, 상기 L1B_time_info_flag 필드 값이 01이면, 상기 L1-Detail 처리부는 상기 L1D_time_sec 필드와 L1D_time_msec 필드로부터 밀리 세크 단위의 시간 정보를 추출하여 상기 컨테이너 인캡슐레이션부(3030)로 출력한다.
다른 예로, 상기 L1B_time_info_flag 필드 값이 10이면, 상기 L1-Detail 처리부는 상기 L1D_time_sec 필드, L1D_time_msec 필드, 및 L1D_time_usec 필드로부터 마이크로 세크 단위의 시간 정보를 추출하여 상기 컨테이너 인캡슐레이션부(3030)로 출력한다.
또 다른 예로, 상기 L1B_time_info_flag 필드 값이 11이면, 상기 L1-Detail 처리부는 상기 L1D_time_sec 필드, L1D_time_msec 필드, L1D_time_usec 필드, 및 L1D_time_nsec 필드로부터 나노 세크 단위의 시간 정보를 추출하여 상기 컨테이너 인캡슐레이션부(3030)로 출력한다.
상기 L1 Detail 시그널링 데이터에 시그널링된 시간 정보는 도 13에서와 같이 해당 프레임 내 부트스트랩 중 첫번째 심볼의 첫번째 샘플(즉, 시간 정보 위치)이 전송된 시간에 대응하는 것을 일 실시예로 한다.
한편, 상기 프리퀀시 디인터리버(3201)는 상기 L1 시그널링 처리부(3020)에서 제공하는 L1D_frequency_interleaver 필드 값을 기반으로 해당 서브프레임에 대해 프리퀀시 디인터리빙을 수행하거나, 프리퀀시 디인터리빙을 스킵한다.
본 발명은 상기 L1D_frequency_interleaver 필드 값을 기반으로 해당 서브프레임에 대해 프리퀀시 디인터리빙을 수행할 경우, 하나의 메모리를 이용하여 프리퀀시 디인터리빙을 수행하는 것을 일 실시예로 한다. 상기 프리퀀시 디인터리빙은 하나의 OFDM 심볼 내 데이터 셀들에 대해 동작한다.
상기 프리퀀시 디인터리버(3202)에서 상기 프리퀀시 디인터리빙이 수행된 프리앰블 심볼(들)과 상기 프리퀀시 디인터리빙이 수행되거나 또는 프리퀀시 디인터리빙 과정을 스킵한 서브프레임(들)의 심볼들을 포함하는 프레임은 상기 프레임 파서(3202)로 출력되어 파싱된다. 상기 프레임 파서(3202)에서 파싱된 서브프레임(들)에 포함된 PLP들은 PLP별로 동작하는 타임 디인터리버(3203)로 출력된다.
본 발명의 송신 시스템에서 타임 인터리빙은 3가지 모드 즉, 노 타임(no time) 인터리빙 모드, 컨벌루셔널 타임 인터리버(Convolutional Time Interleaver, CTI) 모드, 하이브리드 타임 인터리버(Hybrid Time Interleaver, HTI) 모드 중 하나가 각 PLP에 독립적으로 적용되는 것을 일 실시예로 설명하였다. 각 모드별 상세 설명은 위의 송신 시스템의 타임 인터리빙 설명에서 이미 하였으므로 여기서는 생략하기로 한다.
도 16(a)는 본 발명에 따른 n번째 PLP에 CTI 모드가 적용될 때의 컨벌루셔널 타임 디인터리버의 구성 블록도의 일 실시예를 보이고 있고, 도 16(b)는 본 발명에 따른 n번째 PLP에 HTI 모드가 적용될 때의 하이브리드 타임 디인터리버의 구성 블록도의 일 실시예를 보이고 있다.
도 16(a)의 컨벌루셔널 타임 디인터리버는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_CTI_depth 필드, L1D_plp_CTI_start_row 필드, 및 L1D_plp_CTI_fec_block_start 필드 값을 이용하여 위에서 설명된 송신측의 역과정으로 해당 PLP 데이터에 대해 컨벌루셔널 타임 디인터리빙을 수행한다.
도 16(b)의 하이브리드 타임 디인터리버는 컨벌루셔널 디인터리버(4101), 블록 디인터리버(4103), 및 셀 디인터리버(4105)를 포함하는 것을 일 실시예로 한다. 여기서 컨벌루셔널 디인터리버(4101)와 셀 디인터리버(4105)는 송신 시스템에서와 같이 그 사용이 선택적이다.
본 발명에서 컨벌루셔널 디인터리버(4101)의 사용 여부는 L1-detail 시그널링 데이터에 포함되는 L1D_plp_HTI_inter_subframe 필드를 기반으로 결정하고, 상기 셀 디인터리버(4105)의 사용 여부는 L1-detail 시그널링 데이터에 포함되는 L1D_plp_HTI_cell_interleaver 필드 값을 기반으로 결정하는 것을 일 실시예로 한다.
따라서 도 16(b)의 하이브리드 타임 디인터리버는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_HTI_inter_subframe 필드, L1D_plp_HTI_num_ti_blocks 필드, L1D_plp_HTI_num_fec_blocks_max 필드, L1D_plp_HTI_num_fec_blocks 필드, L1D_plp_HTI_cell_interleaver 필드 값을 이용하여 위에서 설명된 송신측의 역과정으로 해당 PLP 데이터에 대해 하이브리드 타임 디인터리빙을 수행한다.
본 발명에 MIMO 방식이 적용된 경우, 상기 타임 디인터리빙된 해당 PLP 데이터는 MIMO 처리부(3300)로 출력되고, 본 발명에 LDM 방식이 적용된 경우, 상기 타임 인터리빙된 해당 PLP 데이터는 MIMO 처리부(3300)는 스킵하거나 바이패스하고 LDM 처리부(3400)로 출력된다. 또한 본 발명에서 MIMO 방식도, LDM 방식도 모두 적용되지 않은 경우에는 상기 타임 인터리빙된 해당 PLP 데이터는 상기 MIMO 처리부(3300)와 LDM 처리부(3400)를 스킵하거나 바이패스하고 제1 역 BICM부(3500)로 출력된다. 본 발명에서 MIMO 방식의 사용 여부, LDM 방식의 사용 여부는 L1 시그널링 데이터에 시그널링된 정보에 의해 알 수 있다.
본 발명에 LDM 방식이 적용된 경우, 상기 LDM 처리부(3400)는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_layer 필드와 L1D_plp_ldm_injection_level 필드를 이용하여 송신 시스템의 LDM 처리부의 역과정을 수행함에 의해 입력된 PLP 데이터로부터 코어 레이어 PLP 데이터와 인핸스드 레이어 PLP 데이터를 분리한 후 분리된 코어 레이어 PLP 데이터는 제1 역 BICM부(3500)로 출력하고, 분리된 인핸스드 레이어 PLP 데이터는 제2 역 BICM부(3550)로 출력한다.
상기 제1 역 BICM부(3500)에서 제1 디매퍼(3501), 비트 디인터리버(3504), 디코딩부(3505)는 MIMO 방식과 LDM 방식 중 어느 하나가 적용되거나 모두 적용되지 않을 때의 기본 블록들이다. 상기 제1 역 BICM부(3500)도 송신 시스템에서와 같이 PLP별로 동작한다.
상기 제1 디매퍼(3501)는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_mod 필드를 이용하여 송신 시스템의 매퍼(2300)의 역과정으로 해당 PLP의 PLP 데이터에 대해 심볼 디매핑을 수행하고, 상기 비트 디인터리버(3504)는 송신 시스템의 비트 인터리버(2200)의 역과정으로 심볼 디매핑된 해당 PLP 데이터에 대해 비트 디인터리빙을 수행하며, 상세 설명은 송신 시스템의 설명을 참조하기로 하고 여기서는 생략한다. 이때, 상기 비트 디인터리버(3504)의 출력은 해당 PLP의 FEC 프레임이며, 상기 FEC 프레임은 적어도 하나의 베이스밴드 패킷을 포함한다.
상기 디코딩부(3505)는 도 17에서와 같이 이너 디코더(4301)와 아웃터 디코더(4303)로 구성된다. 상기 이너 디코더(4301)는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_fec_type 필드와 L1D_plp_cod 필드를 이용하여 송신 시스템의 이너 인코더(2102)의 역과정으로 해당 PLP의 FEC 프레임에 대해 LDPC 디코딩을 수행한다. 상기 LDPC 디코딩이 수행되면 상기 FEC 프레임으로부터 이너 코드 패리티 비트들은 제거된다.
본 발명의 수신 시스템에서도 아웃터 디코더(4303)는 3가지 옵션이 있다. 즉, LDPC 디코딩 후 이너 코드 패리티 비트들이 제거된 FEC 프레임에 대해 BCH 디코딩이 수행될 수도 있고, CRC 디코딩이 수행될 수도 있으며, 아웃터 디코딩이 수행되지 않을 수도 있다. 상기 아웃터 디코더(4303)는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_fec_type 필드를 이용하여 송신 시스템의 아웃터 인코더(2101)의 역과정으로 BCH 디코딩과 CRC 디코딩 중 하나를 수행하거나, 아웃터 디코딩 과정을 스킵한다. 만일, 상기 아웃터 디코더(4303)에서 상기 FEC 프레임에 대해 BCH 디코딩 또는 CRC 디코딩이 수행되면, 상기 FEC 프레임으로부터 아웃터 코드 패리티 비트들도 제거된다.
그리고 상기 아웃터 디코더(4303)에서 아웃터 코드 패리티 비트들이 상기 FEC 프레임으로부터 제거되면 FEC 프레임 페이로드 즉, 해당 PLP의 베이스밴드 패킷만 남게 된다. 한편, 송신 시스템에서 아웃터 인코딩이 수행되지 않은 경우, 수신 시스템에서도 아웃터 디코딩은 수행되지 않으며, 이 경우 이너 디코더(4301)에서 이너 코드 패리티 비트들이 상기 FEC 프레임으로부터 제거되면 해당 PLP의 베이스밴드 패킷만 남게 된다.
이는 송신 시스템에서 각 PLP별로 해당 PLP의 베이스밴드 패킷에 대해 아웃터 인코딩(옵셔널)과 이너 인코딩이 수행되어 해당 PLP의 베이스밴드 패킷에 아웃터 코드 패리티 비트들(옵셔널)과 이너 코드 패리티 비트들이 부가된 것이 FEC 프레임이기 때문이다. 다시 말해, 상기 디코딩부(3505)의 입력은 해당 PLP의 FEC 프레임이고, 상기 디코딩부(3505)의 출력은 해당 PLP의 베이스밴드 패킷이다.
상기 디코딩부(3505)에서 출력되는 베이스밴드 패킷은 제1 아웃풋 처리부(3600)로 입력된다. 즉, 상기 제1 역 BICM부(3500)에서 송신측의 역과정을 수행함에 의해 복원한 베이스밴드 패킷은 제1 아웃풋 처리부(3600)로 출력된다. 상기 베이스밴드 패킷의 상세 설명은 송신 시스템에서의 설명을 참조하기로 하고 여기서는 생략한다.
상기 제1 아웃풋 처리부(3600)는 BBP 디포맷터(3601)와 디캡슐레이터(3602)를 포함할 수 있다.
상기 BBP 디포맷터(3601)는 입력되는 해당 PLP의 베이스밴드 패킷을 디스크램블링한 후, 디스크램블링된 베이스밴드 패킷의 헤더 정보를 기반으로 해당 베이스밴드 패킷의 페이로드에 포함된 적어도 하나의 ALP 패킷을 추출하여 상기 디캡슐레이터(3602)로 출력한다. 상기 디캡슐레이터(3602)는 입력되는 적어도 하나의 ALP 패킷으로부터 방송 서비스 데이터를 포함하는 TS (Transport Stream) 패킷 또는 IP (Internal Protocol) 패킷을 복원한다. 만일 상기 방송 서비스 데이터가 TS 패킷들에 포함되어 있다면, 상기 디캡슐레이터(3602)는 TS 패킷들에 대해서는 헤더 내 DNP (Deleted Null Packets) 필드를 이용하여 송신 시스템에서 삭제했던 널 패킷들을 복원한다. 또한 상기 방송 서비스 데이터는 IP 패킷들에 포함되어 있을 수도 있고, 상기 IP 패킷들의 헤더는 압축되어 있을 수도 있다. 상기 IP 패킷들의 헤더가 압축되어 있는 경우, 송신측의 역과정을 수행하여 압축을 해제한다.
본 발명에서 인핸스드 레이어의 PLP 데이터를 처리하는 제2 역 BICM부(3550)는 제2 디매퍼(3502)와 MIMO 먹스(3503)를 제외한 나머지 블록들이 상기 제1 역 BICM부(3500)의 블록들과 동일한 블록들을 포함하므로, 상기 제2 역 BICM부(3550)의 상세 설명은 생략하기로 한다.
또한 본 발명에서 인핸스드 레이어의 PLP 데이터를 처리하는 제2 아웃풋 처리부(3650)는 제1 아웃풋 처리부(3600)와 동일한 블록들을 포함하므로, 상기 제2 아웃풋 처리부(3650)의 상세 설명도 생략하기로 한다.
한편, 본 발명에서 MIMO 방식이 적용된 경우, 제1 OFDM 복조부(3100)는 제1 안테나를 통해 수신되는 방송 신호를 OFDM 복조하고, 제2 OFDM 복조부(3150)는 제2 안테나를 통해 수신되는 방송 신호를 OFDM 복조하는 것을 일 실시예로 한다.
이때 제2 OFDM 복조부(3150)와 제2 프레임 파싱부(3250)는 각각 제1 OFDM 복조부(3100) 및 제1 프레임 파싱부(3200)와 동일한 블록들을 포함하므로, 상기 제2 OFDM 복조부(3150)와 제2 프레임 파싱부(3250)의 상세 설명은 생략하기로 한다.
본 발명에서 MIMO 방식은 프리앰블 심볼에는 적용되지 않으며, LDM 방식과 함께 사용되지 않는 것을 일 실시예로 한다.
상기 MIMO 처리부(3300)는 L1 시그널링 데이터 중 적어도 L1B_first_sub_mimo 필드와 L1D_mimo 필드를 기반으로 제1 프레임 파싱부(3200)에서 타임 인터리브된 데이터와 제2 프레임 파싱부(3250)에서 타임 인터리브된 데이터를 입력받아 송신측의 역과정으로 MIMO 디코딩을 수행한 후 제1 역 BICM부(3500)의 제1 디매퍼(3501)와 제2 디매퍼(3502)로 각각 출력하는 것을 일 실시예로 한다. 본 발명에서는 비교적 작은 복잡도 증가로 용량 증가를 제공하기 위해 FR-SM (full-rate spatial multiplexing) 방식을 이용하여 MIMO 디코딩하는 것을 일 실시예로 한다. 그리고 본 발명에서 MIMO 처리는 PLP 레벨에서 적용되는 것을 일 실시예로 한다.
본 발명의 송신 시스템에서는 MIMO 처리를 위해 동일한 컨스텔레이션들이 MIMO를 위해 사용되며, 동일한 모듈레이션 차수가 2개의 송신 안테나로부터 전송된다.
따라서, 상기 제1 디매퍼(3501)와 제2 디매퍼(3502)는 위의 내용을 기반으로 각각 컨스텔레이션 디매핑을 수행한다.
상기 제1 디매퍼(3501)에서 컨스텔레이션 디매핑되어 출력되는 특정 셀의 신호를 제1 출력 신호라 하고, 상기 제2 디매퍼(3502)에서 컨스텔레이션 디매핑되어 출력되는 동일한 셀의 신호를 제2 출력 신호라 하기로 한다. 상기 MIMO 먹스(3503)는 제1 출력 신호와 제2 출력 신호를 하나의 신호로 먹싱하여 상기 비트 디인터리버(3504)로 출력한다. 상기 비트 디인터리버(3504)의 동작 및 그 이후의 동작은 위에서 설명하였으므로 여기서는 생략한다.
한편 상기 PLP 데이터 처리부(3010)의 출력은 상기 컨테이너 인캡슐레이션부(3030)로 입력된다.
상기 컨테이너 인캡슐레이션부(3030)는 상기 PLP 데이터 처리부(3010)의 출력을 데이터 컨테이너 포맷으로 인캡슐레이션하는 것을 일 실시예로 한다.
본 발명에서 데이터 컨테이너는 컨테이너 헤더와 컨테이너 페이로드로 구성되며, 상기 PLP 데이터 처리부(3010)의 출력은 상기 컨테이너 페이로드에 포함되는 것을 일 실시예로 한다. 즉, 상기 컨테이너 인캡슐레이션부(3030)는 상기 PLP 데이터 처리부(3010)의 출력 데이터로 컨테이너 페이로드를 구성하고, 상기 컨테이너 페이로드에 컨테이너 헤더를 추가하여 데이터 컨테이너를 생성하는 것을 일 실시예로 한다.
지금까지는 상기 제1 아웃풋 처리부(3600)가 상기 PLP 데이터 처리부(3010)에 포함되는 것을 일 실시예로 설명하였다. 이 경우 상기 PLP 데이터 처리부(3010)에서 출력되는 데이터는 TS 패킷들 또는 IP 패킷들이며, 이 TS 패킷들 또는 IP 패킷들이 상기 컨테이너 인캡슐레이션부(3030)에서 하나 이상의 데이터 컨테이너로 인캡슐레이션된다.
본 발명은 다른 실시예로, 상기 제1 아웃풋 처리부(3600)가 상기 PLP 데이터 처리부(3010)에 포함되지 않을 수 있다. 이 경우, 상기 PLP 데이터 처리부(3010)에서는 출력되는 데이터의 단위는 베이스밴드 패킷이다.
이때, 상기 제1 아웃풋 처리부(3600)는 상기 컨테이너 인캡슐레이션부(3030)에 포함될 수 있다. 이 경우 상기 컨테이너 인캡슐레이션부(3030)에 포함되는 제1 아웃풋 처리부(3600)는, 위에서 설명한 것처럼, 상기 PLP 데이터 처리부(3010)에서 출력되는 베이스밴드 패킷으로부터 적어도 하나의 ALP 패킷을 추출하고, 상기 추출된 적어도 하나의 ALP 패킷으로부터 TS 패킷들 또는 IP 패킷들을 복원한다. 그리고 복원된 TS 패킷들 또는 IP 패킷들을 적어도 하나의 데이터 컨테이너로 인캡슐레이션한다.
다른 실시예로, 상기 제 1 아웃풋 처리부(3600)의 BBP 디포맷터는 상기 컨테이너 인캡슐레이션부(3030)에 포함되고, 상기 제 1 아웃풋 처리부(3600)의 디캡슐레이터는 링크 레이어에 포함될 수도 있다. 이 경우, 상기 컨테이너 인캡슐레이션부(3030)에 포함되는 제1 아웃풋 처리부(3600)는, 위에서 설명한 것처럼, 상기 PLP 데이터 처리부(3010)에서 출력되는 베이스밴드 패킷으로부터 적어도 하나의 ALP 패킷을 추출한다. 그리고 추출된 적어도 하나의 ALP 패킷을 적어도 하나의 데이터 컨테이너로 인캡슐레이션한다.
또 다른 실시예로, 상기 제 1 아웃풋 처리부(3600)의 BBP 디포맷터는 상기 PLP 데이터 처리부(3010)에 포함되고, 상기 제 1 아웃풋 처리부(3600)의 디캡슐레이터는 링크 레이어에 포함될 수도 있다. 이 경우, 상기 PLP 데이터 처리부(3010)에 포함되는 제1 아웃풋 처리부(3600)는, 위에서 설명한 것처럼, 상기 PLP 데이터 처리부(3010)의 제1 역 BICM부(3500)에서 출력되는 베이스밴드 패킷으로부터 적어도 하나의 ALP 패킷을 추출하여 상기 컨테이너 인캡슐레이션부(3030)로 출력한다. 즉, 상기 PLP 데이터 처리부(3010)에서 출력되는 데이터의 단위는 ALP 패킷이다. 상기 컨테이너 인캡슐레이션부(3030)는 상기 PLP 데이터 처리부(3010)에서 출력되는 적어도 하나의 ALP 패킷을 적어도 하나의 데이터 컨테이너로 인캡슐레이션한다.
또 다른 실시예로, 상기 제1 아웃풋 처리부(3600)는 상기 PLP 데이터 처리부(3010)와 상기 컨테이너 인캡슐레이션부(3030)에 포함되지 않을 수 있다. 즉, 상기 제1 아웃풋 처리부(3600)는 시스템 온 칩부(3050)나 링크 레이어에 포함될 수 있다. 이 경우, 상기 PLP 데이터 처리부(3010)에서 출력되는 데이터의 단위는 베이스밴드 패킷이고, 상기 컨테이너 인캡슐레이션부(3030)는 상기 베이스밴드 패킷을 적어도 하나의 데이터 컨테이너로 인캡슐레이션한다.
만일, LDM 방식이 이용된다면, 상기 제2 아웃풋 처리부(3600)는 상기 제1 아웃풋 처리부(3500)와 같은 방식으로 위치가 결정된다.
지금까지 설명한 것처럼, 상기 PLP 데이터 처리부(3010)에서는 베이스밴드 패킷, ALP 패킷, TS 패킷, IP 패킷 중 하나가 출력될 수 있으므로, 본 발명에서는 설명의 편의를 위해 이러한 패킷을 데이터 패킷이라 하기로 한다. 다시 말해, 상기 데이터 패킷은 베이스밴드 패킷, ALP 패킷, TS 패킷, IP 패킷 중 하나가 될 수 있다.
또한 본 발명은 상기 데이터 패킷이 상기 컨테이너 인캡슐레이션부(3030)로 입력되어 적어도 하나의 데이터 컨테이너로 인캡슐레이션되는 것을 일 실시예로 한다.
이때, 상기 PLP 데이터 처리부(3010)는 상기 데이터 패킷의 길이 정보와 상기 데이터 패킷에 에러가 있는지 유무를 지시하는 correct 신호, 상기 데이터 패킷의 타겟 PLP를 식별하기 위한 PLP_ID를 추가적으로 상기 컨테이너 인캡슐레이션부(3030)로 출력한다. 예를 들어, 상기 PLP 데이터 처리부(3010)에서 출력되는 데이터 패킷이 베이스밴드 패킷이면, 상기 길이 정보는 상기 베이스밴드 패킷의 길이를 식별하기 위한 정보를 포함한다. 그리고, 상기 PLP 데이터 처리부(3010)에서 출력되는 데이터 패킷이 ALP 패킷이면 상기 길이 정보는 상기 ALP 패킷의 길이를 식별하기 위한 정보를 포함한다. 또한 상기 PLP 데이터 처리부(3010)에서 출력되는 데이터 패킷이 TS 패킷이거나 IP 패킷이면, 상기 길이 정보는 해당 TS 패킷의 길이 또는 해당 IP 패킷의 길이를 식별하기 위한 정보를 포함한다.
그리고 상기 L1 시그널링 처리부(3020)는 L1 Basic 시그널링 데이터와 L1 Detail 시그널링 데이터로부터 시간 정보가 추출되면, 추출된 시간 정보를 상기 컨테이너 인캡슐레이션부(3030)로 출력한다. 이는 하나의 실시예이며, 상기 시간 정보 외에 다른 L1 시그널링 정보도 상기 컨테이너 인캡슐레이션부(3030)로 출력될 수 있다.
예를 들어, 상기 컨테이너 인캡슐레이션부(3030)로 출력되는 데이터 패킷이 베이스밴드 패킷이라면, 상기 베이스밴드 패킷의 길이는 타겟 PLP를 위해 선택된 아웃터 코드 타입, 이너 코드 레이트, 그리고 코드 길이에 의해 식별될 수 있다. 따라서, 상기 베이스밴드 패킷의 길이를 식별하기 위한 정보는 상기 베이스밴드 패킷의 실제 길이 값이 될 수도 있고, 또는 L1 시그널링 데이터로부터 추출된 해당 PLP의 아웃터 코드 타입, 이너 코드 레이트, 그리고 코드 길이 정보가 될 수도 있다. 또는 상기 L1 시그널링 처리부(3020)에서 추출된 L1D_plp_fec_type 필드 값과 L1D_plp_cod 필드 값이 될 수도 있다.
본 발명은 설명의 편의를 위해 상기 L1 시그널링 처리부(3020)에서 상기 컨테이너 인캡슐레이션부(3030)에 제공하는 L1 시그널링 데이터를 인캡슐레이션을 위한 정보 또는 인캡슐레이션 정보라 하기로 한다.
도 18은 본 발명에 따른 데이터 컨테이너의 구조를 보인 일 실시예로서, 컨테이너 헤더(5100)와 컨테이너 페이로드(5200)로 구성된다.
상기 컨테이너 페이로드(5200)에 포함되는 데이터 패킷은 베이스밴드 패킷이 될 수도 있고, ALP 패킷이 될 수도 있으며, 또는 TS 패킷이나 IP 패킷이 될 수도 있다. 이때, 상기 컨테이너 페이로드(5200)에는 하나의 데이터 패킷만 포함될 수도 있고, 복수개의 데이터 패킷들이 포함될 수도 있다. 상기 컨테이너 페이로드(5200)의 길이는 해당 컨테이너 페이로드(5200)에 포함되는 데이터 패킷의 길이, 데이터 패킷의 타입 및 데이터 패킷의 개수에 따라 달라질 수 있다.
상기 컨테이너 페이로드(5200)에 포함되는 데이터 패킷이 베이스밴드 패킷이라면, 상기 컨테이너 페이로드(5200)에는 하나의 베이스밴드 패킷만 포함되는 것을 일 실시예로 한다. 이 경우, 상기 컨테이너 페이로드(5200)의 길이가 상기 베이스밴드 패킷의 길이보다 크면, 상기 베이스밴드 패킷이 매핑되고 남은 페이로드 영역은 0과 같은 더미 데이터로 채우는 것을 일 실시예로 한다. 그리고 상기 베이스밴드 패킷은 전술한 바와 같이 BBP 헤더와 BBP 페이로드로 구성되는데, 상기 BBP 헤더는 1바이트 또는 2바이트의 베이스 필드를 필수적으로 포함하고, 옵셔널 필드와 확장 필드를 추가로 포함할 수 있다. 상기 BBP 헤더의 상세 설명은 위에서 하였으므로, 여기서는 생략하기로 한다.
도 18은 본 발명에 따른 컨테이너 페이로드(5200)에 하나의 베이스밴드 패킷이 포함되고, 그 베이스밴드 패킷의 헤더는 1 바이트 또는 2 바이트의 베이스 필드만 포함된 예를 보이고 있다.
한편, 상기 컨테이너 헤더(5100)는 4 바이트의 시작 구분자(start delimiter) 필드, 1 바이트의 타입 (type) 필드, 2 바이트의 길이(length) 필드, 및 1 바이트의 연속 카운터(continuity counter) 필드를 포함하는 것을 일 실시예로 한다.
상기 시작 구분자 필드는 해당 컨테이너의 시작 위치를 지시하는 것을 일 실시예로 한다. 특히, 상기 시작 구분자 필드는 해당 컨테이너 헤더(5100)의 시작 위치를 찾을 때 이용할 수 있다. 본 발명에서는 상기 시작 구분자 필드 값으로 0x5A5A5A5A가 할당되는 것을 일 실시예로 한다. 이는 본 발명의 이해를 돕기 위한 하나의 실시예이며, 상기 시작 구분자 필드 값은 시스템 설계자에 의해 변경될 수 있으므로 상기 값으로 제한되지 않을 것이다.
상기 타입 필드는 해당 컨테이너 페이로드(5200)에 포함되는 데이터 패킷의 특징을 지시한다. 예를 들어, 하나의 베이스밴드 패킷이 해당 컨테이너 페이로드에 포함된다면, 상기 타입 필드는 상기 베이스밴드 패킷의 특징을 지시한다. 이를 위해, 상기 타입 필드는 다시 1 비트의 에러 모드 (error mode) 필드, 1 비트의 에러 (error) 필드, 6 비트의 PLP_ID 필드로 나누어진다. 하기 표 8은 상기 에러 모드 필드와 상기 에러 필드와의 관계를 나타낸다.
상기 표8에서 에러 모드 필드는 그 다음에 오는 에러 필드의 사용 여부를 지시한다. 일 예로, 상기 에러 모드 필드 값이 0이면, 해당 컨테이너 헤더(5100)에서 에러 필드는 사용되지 않음을 지시한다. 다른 예로, 상기 에러 모드 필드 값이 1이면, 해당 컨테이너 헤더(5100)에서 에러 필드가 사용되며, 상기 에러 필드를 통해 해당 베이스밴드 패킷에 에러가 있는지 유무를 지시한다.
즉, 전술한 바와 같이, 본 발명의 송신 시스템의 아웃터 인코더에서는 3가지 옵션이 있었다. 다시 말해, 송신 시스템에서는 베이스밴드 패킷에 대해 BCH 인코딩을 수행할 수도 있고, CRC 인코딩을 수행할 수도 있으며, 아웃터 인코딩을 수행하지 않을 수도 있다. 여기서, BCH 인코딩은 에러 정정 기능과 에러 검출 기능을 모두 제공하고, CRC 인코딩은 에러 검출 기능만을 제공한다. 그리고 수신 시스템에서는 송신 시스템의 역과정으로 아웃터 디코딩을 수행하므로, 송신 시스템에서 BCH 인코딩 또는 CRC 인코딩을 수행한 경우, 수신 시스템에서는 에러 검출 기능을 갖게 된다. 하지만, 전송 효율 등을 위해 송신 시스템에서 아웃터 인코딩을 수행하지 않은 경우, 수신 시스템에서는 에러 검출 기능이 없다.
그리고, 상기 수신 시스템에서 아웃터 디코딩이 이루어지지 않으면, 해당 베이스밴드 패킷에 에러가 있는지 유무를 알 수 없다. 이 경우 상기 에러 모드 필드 값은 0으로 설정되고, 상기 에러 모드 필드 다음에 위치한 에러 필드는 사용되지 않는다. 한편, 상기 에러 모드 필드 값이 1이면, 그 다음에 위치한 에러 필드는 해당 컨테이너 페이로드(5200)에 포함되는 베이스밴드 패킷의 에러 유무를 지시한다.
일 예로, 상기 에러 필드 값이 0이면, 해당 컨테이너 페이로드(5200)에 포함된 베이스밴드 패킷에 에러가 없음을 지시하고, 상기 에러 필드 값이 1이면, 해당 컨테이너 페이로드(5200)에 포함된 베이스밴드 패킷에 에러가 있음을 지시한다. 여기서, 상기 에러 필드 값이 1이면, BCH 디코딩(옵셔널)과 LDPC 디코딩에 의해 에러 정정을 수행한 후에도 해당 베이스밴드 패킷에 에러가 남아 있음을 의미한다.
본 발명에서는 설명의 편의를 위해 상기 에러 필드를 에러 인디케이터라 칭하기도 하고, 상기 에러 모드 필드와 에러 필드의 조합을 에러 인디케이터라 칭하기도 한다. 본 발명은 다른 실시예로, 상기 컨테이너 페이로드(5200)에 복수개의 데이터 패킷들이 매핑되고, 매핑된 복수개의 데이터 패킷들 중 적어도 하나의 데이터 패킷에 에러가 있으면, 상기 에러 인디케이터를 통해 에러 있음을 지시할 수도 있다.
상기 PLP_ID 필드는 해당 컨테이너 페이로드(5200)에 포함되는 데이터 패킷의 타겟 PLP의 식별자를 지시한다. 상기 컨테이너 인캡슐레이션부(3030)는 상기 컨테이너 헤더(5100)의 PLP_ID 필드 값을 설정하기 위해 상기 L1 시그널링 처리부(3020)에서 추출된 PLP_ID 필드 값을 상기 L1 시그널링 처리부(3020)로부터 제공받는 것을 일 실시예로 한다. 이때 상기 컨테이너 헤더(5100)의 PLP_ID 필드 값은 상기 L1 시그널링 처리부(3020)에서 제공되는 PLP_ID 필드 값과 동일하게 설정되는 것을 일 실시예로 한다.
상기 길이 필드는 해당 컨테이너 페이로드(5200)에 포함되는 데이터 패킷의 길이를 바이트 단위로 나타내는 것을 일 실시예로 한다. 만일 상기 컨테이너 페이로드(5200)에 하나의 베이스밴드 패킷이 매핑되었다면, 상기 길이 필드는 상기 베이스밴드 패킷의 길이를 나타낸다. 이때, 상기 베이스밴드 패킷의 길이는 타겟 PLP를 위해 선택된 아웃터 코드 타입, 이너 코드 레이트, 그리고 코드 길이에 의해 결정되며, 249 바이트(즉, 1992 비트)에서 7020 바이트(즉, 56160 비트) 사이 값을 가진다. 본 발명은 다른 실시예로, 상기 컨테이너 페이로드(5200)에 복수개의 데이터 패킷들이 매핑되면, 상기 길이 필드는 상기 컨테이너 페이로드(5200)의 길이를 지시할 수도 있다. 또한 본 발명에 따른 데이터 컨테이너의 길이는 고정될 수도 있고, 가변될 수도 있다. 만일 데이터 컨테이너의 길이가 가변적이라면, 상기 길이 필드에 해당 데이터 컨테이너의 길이를 식별하기 위한 정보를 시그널링할 수도 있다.
상기 연속 카운터 필드는 0에서 255까지 증가하며, 상기 컨테이너 인캡슐레이션부(3030)로 동일한 PLP_ID를 갖는 데이터 패킷이 입력될 때마다 1씩 증가하는 것을 일 실시예로 한다. 본 발명에서는 상기 연속 카운터 필드를 이용하여 특정 PLP (또는 하나의 서브 프레임이나 하나의 프레임)내 데이터 패킷들의 연속성을 확인할 수 있다. 본 발명은 다른 실시예로, 상기 컨테이너 페이로드(5200)에 복수개의 데이터 패킷들이 매핑되면, 상기 연속 카운터 필드는 상기 컨테이너 페이로드(5200)에 포함되는 데이터 패킷들의 개수를 카운트할 수도 있다. 이 경우, 동일한 PLP_ID를 갖는 복수개의 데이터 패킷들이 상기 컨테이너 페이로드(5200)에 매핑되는 것을 일 실시예로 한다.
도 18의 데이터 컨테이너의 컨테이너 헤더(5100)에 할당되는 필드의 순서, 위치, 의미는 본 발명의 이해를 돕기 위한 일 실시예일 뿐이며, 컨테이너 헤더(5100)에 할당되는 필드의 순서, 위치, 의미, 추가 할당되는 필드의 수는 당업자에 의해 용이하게 변경될 수 있으므로 본 발명은 상기 실시예로 한정되지 않을 것이다.
전술한 바와 같이 상기 컨테이너 인캡슐레이션부(3030)에서 생성된 데이터 컨테이너는 시스템 디코더를 포함하는 시스템 온 칩부(3050)으로 제공된다.
상기 시스템 온 칩부(3050)는 상기 데이터 컨테이너의 컨테이너 헤더(5100)에 시그널링된 헤더 정보를 기반으로 해당 컨테이너 페이로드(5200)에 포함된 데이터 패킷을 추출하고, 추출된 데이터 패킷으로부터 서비스 또는 프로덕트를 위한 오디오 및/또는 비디오 데이터를 분리하여 복원하는 것을 일 실시예로 한다.
이를 위해 상기 시스템 온 칩부(3050)는 수신된 데이터 컨네이너의 컨테이너 페이로드(5200)에 포함된 데이터 패킷을 추출하고, 추출된 데이터 패킷으로부터 오디오 데이터와 비디오 데이터를 분리하는 시스템 디코더, 상기 분리된 오디오 데이터를 디코딩하는 오디오 디코더, 및 상기 분리된 비디오 데이터를 디코딩하는 비디오 디코더를 포함하는 것을 일 실시예로 한다. 또한 상기 시스템 온 칩부(3050)는 상기 컨테이너 인캡슐레이션부(3030)에서 출력되는 데이터 컨테이너로부터 데이터 패킷의 추출, 추출된 데이터 패킷으로부터 오디오 데이터와 비디오 데이터의 분리, 분리된 오디오 데이터와 비디오 데이터의 디코딩, 재생, 및 립싱크 등을 제어하는 제어기를 더 포함할 수 있다. 상기 제어기는 상기 시스템 온 칩부(3050)의 외부에 구비될 수도 있다. 이에 더하여, 상기 시스템 온 칩부(3050)는 비용, 기술, 제어기의 처리 능력 등에 따라 CAS(Conditional Access System) 제어, 외부 저장 장치 제어, 3D (Dimensional) 제어, 화질 향상 제어 등을 수행할 수도 있다.
상기 시스템 온 칩부(3050)의 동작은 하드웨어, 펌웨어, 미들웨어, 소프트웨어 중 어느 하나로 이루어질 수도 있고, 또는 그러한 것 중 적어도 두개의 결합으로 이루어질 수도 있다.
그리고 상기 시스템 온 칩부(3050)에서는 PCR (Program Clock Reference) 클럭 복원, 오디오 데이터와 비디오 데이터의 출력을 동기화하는 립싱크 등을 수행하기 위해서는 기준 시간이 필요하다.
상기 시스템 온 칩부(3050)는 송신 시스템에서 전송한 시간 정보를 기준 시간으로 이용하는 것을 일 실시예로 한다.
상기 시스템 온 칩부(3050)에서 상기 시간 정보를 기준 시간으로 사용하려면, 먼저 상기 컨테이너 인캡슐레이션부(3030)는 상기 L1 시그널링 처리부(3020)로부터 받은 시간 정보를 상기 시스템 온 칩부(3050)로 전달해야 한다.
상기 L1 시그널링 처리부(3020)에서 상기 컨테이너 인캡슐레이션부(3030)로 전송하는 시간 정보는 L1 Basic 시그널링 데이터에 포함된 L1B_time_info_flag 필드 값 및 상기 L1B_time_info_flag 필드 값에 따라 L1 Detail 시그널링 데이터에 포함된 L1D_time_sec 필드, L1D_time_msec 필드, L1D_time_usec 필드, 및 L1D_time_nsec 필드 중 적어도 하나의 필드 값으로부터 획득한 정보에 대응한다.
이때 상기 L1 Basic 시그널링 데이터의 L1B_time_info_flag 필드 값이 00을 지시하면, 상기 L1 Detail 시그널링 데이터는 L1D_time_sec 필드, L1D_time_msec 필드, L1D_time_usec 필드, 및 L1D_time_nsec 필드 중 어느 것도 포함하지 않으며, 이 경우 현재 프레임에 시간 정보가 없음을 지시하는 L1B_time_info_flag 필드 값만 상기 컨테이너 인캡슐레이션부(3030)로 전송된다.
상기 L1D_time_sec 필드, L1D_time_msec 필드, L1D_time_usec 필드, 및 L1D_time_nsec 필드 중 적어도 하나의 필드에서 추출한 시간 정보는 송신 시스템에서 상기 시간 정보가 포함되는 해당 프레임 내 부트스트랩 중 첫번째 심볼의 첫번째 샘플이 전송된 시간인 것을 일 실시예로 한다.
본 발명은 상기 컨테이너 인캡슐레이션부(3050)에서 상기 L1 시그널링 처리부(3020)로부터 제공된 시간 정보를 상기 시스템 온 칩부(3050)로 전달하는 다양한 실시예들을 설명하기로 한다.
상기 시스템 온 칩부(3050)는 상기 컨테이너 인캡슐레이션부(3020)에서 제공하는 시간 정보를 기준 시간으로 설정하고, 상기 기준 시간을 기반으로 다양한 시간 정보를 만들거나 기존 시간을 보정하는 것을 일 실시예로 한다. 예를 들어, 상기 기준 시간을 기반으로 PCR 복원, 시스템 타임 클럭, 비디오 데이터나 오디오 데이터가 디코딩되어야 하는 시간, 비디오 데이터와 오디오 데이터가 재생되어야 하는 시간 등을 만들어내거나 보정할 수 있다. 특히, 본 발명에서는 오디오 데이터와 비디오 데이터를 동시에 재생할 때 상기 기준 시간을 기반으로 오디오 데이터와 비디오 데이터의 동기를 맞추는 것을 일 실시예로 한다. 즉, 상기 시간 정보에 포함된 시간은 오디오 데이터와 비디오 데이터의 립싱크를 맞추기 위한 기준 시간으로 사용된다. 일 예로, 상기 기준 시간으로 시스템 타임 클럭을 만들어내고, 이 시스템 타임 클럭을 이용하여 오디오 데이터와 비디오 데이터의 립싱크를 맞출수도 있다.
도 19는 본 발명의 컨테이너 인캡슐레이션부(3030)에서 상기 시스템 온 칩부(3050)로 시간 정보를 전달하기 위한 데이터 컨테이너 구조의 일 실시예를 보이고 있다.
즉, 도 19는 도 18와 같은 데이터 컨테이너의 일부에 시간 정보를 포함시켜 상기 시스템 온 칩부(3050)로 제공하는 데이터 컨테이너 구조의 일 실시예이다.
도 19의 데이터 컨테이너는 컨테이너 헤더(5100)와 컨테이너 페이로드(5200) 사이에 시간 정보 전송을 위한 필드(5300)를 추가하는 예를 보이고 있다.
도 19에서 상기 시간 정보 전송을 위한 필드(5300)를 제외한 나머지는 도 18의 상세 설명을 참조하기로 하고 여기서는 생략한다.
본 발명은 설명의 편의를 위해 상기 시간 정보 전송을 위한 필드(5300)를 컨테이너 시간 필드라 하기로 한다. 상기 컨테이너 시간 필드란 용어는 출원인에 의해 임의로 선택된 용어로서 시스템 설계자에 따라 변경될 수 있으므로, 본 발명은 용어의 단순한 명칭이나 의미가 아닌 용어의 의도된 의미에 근거하여 이해되어야 한다.
본 발명은 상기 컨테이너 시간 필드(5300)에 9 바이트를 할당하는 것을 일 실시예로 한다. 또한 본 발명은 상기 컨테이너 시간 필드(5300)를 해당 데이터 컨테이너의 컨테이너 헤더와 컨테이너 페이로드 중 어느 하나에 포함시킬 수도 있다. 본 발명에서는 상기 컨테이너 시간 필드(5300)를 컨테이너 헤더(5100)에 포함시키는 것을 일 실시예로 한다. 이 경우, 상기 컨테이너 헤더는 8 바이트에서 17 바이트로 확장된다.
상기 컨테이너 시간 필드(5300)는 1 바이트의 시간 모드 필드(5310)와 8 바이트의 시간 정보 필드(5320)를 포함하는 것을 일 실시예로 한다.
상기 시간 모드 필드(5310)는 상기 시간 정보 필드(5320)에 시간 정보가 존재하는지 유무와 상기 시간 정보 필드(5320)에 시간 정보가 존재할 경우에 상기 시간 정보 필드(5320)에 존재하는 시간 정보의 정밀도를 지시하는 것을 일 실시예로 한다. 즉, 상기 시간 모드 필드(5310)에 시그널링되는 정보는 상기 L1 Basic 시그널링 데이터로부터 추출되어 제공된 L1B_time_info_flag 필드 값에 기반한다.
본 발명에서 시간 모드 필드(5310)는 다시 최상위 1 비트의 시간 플래그 필드와 하위 7비트의 시간 타입 필드로 구분하는 것을 일 실시예로 한다.
상기 시간 플래그 필드는 해당 데이터 컨테이너로 전송되는 시간 정보가 유효한지 여부를 지시하는 것을 일 실시예로 한다. 예를 들어, 상기 시간 플래그 필드 값이 1이면 해당 데이터 컨테이너로 전송되는 시간 정보가 유효하고, 0이면 시간 정보가 유효하지 않다고 지시한다.
상기 시간 타입 필드는 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도(precision)를 지시한다. 특히, 상기 시간 타입 필드는 상기 시간 플래그 필드 값이 1일 때, 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도를 지시하는 것을 일 실시예로 한다. 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도는 해당 프레임의 프리앰블에서 추출한 시간 정보의 정밀도와 동일한 것을 일 실시예로 한다. 또한, 상기 시간 타입 필드는 상기 시간 정보 필드(5320)에 시간 정보가 없을때에도 이를 지시하는 것을 일 실시예로 한다. 즉, 상기 시간 타입 필드는 상기 L1 Basic 시그널링 데이터에 포함된 L1B_time_info_flag 필드의 의미와 유사하다.
예를 들어, 상기 시간 타입 필드 값이 0x80이면, 상기 시간 정보 필드(5320)에 포함되는 시간 정보가 없음을 지시한다. 이 경우 상기 시간 정보 필드(5320)는 0과 같은 더미 비트들로 모두 채우는 것을 일 실시예로 한다.
다른 예로, 상기 시간 타입 필드 값이 0x81이면, 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도는 밀리 세크(ms)임을 지시한다. 이 경우, 상기 시간 정보 필드(5320)의 64 비트들(즉, 8바이트) 중 상위 48비트들은 밀리 세크 단위의 시간 정보를 포함하고, 나머지 비트들은 더미 데이터를 포함하는 것을 일 실시예로 한다.
또 다른 예로, 상기 시간 타입 필드 값이 0x82이면, 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도는 마이크로 세크(us)임을 지시한다. 이 경우, 상기 시간 정보 필드(5320)의 64 비트들(즉, 8바이트) 중 상위 52비트들은 마이크로 세크 단위의 시간 정보를 포함하고, 나머지 비트들은 더미 데이터를 포함하는 것을 일 실시예로 한다.
또 다른 예로, 상기 시간 타입 필드 값이 0x83이면, 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도는 나노 세크(ns)임을 지시한다. 이 경우, 상기 시간 정보 필드(5320)의 64 비트들(즉, 8바이트) 중 상위 64비트들은 나노 세크 단위의 시간 정보를 포함하고, 나머지 비트들은 더미 데이터를 포함하는 것을 일 실시예로 한다.
도 20(a)와 도 20(b)는 상기 컨테이너 인캡슐레이션부(3030)에서 시간 정보와 베이스밴드 패킷을 포함하는 데이터 컨테이너를 생성하여 상기 시스템 온 칩부(3050)로 출력하는 실시예들을 보이고 있다. 도 20(a), 도 20(b)에서 CH는 컨테이너 헤더를 의미하고, CP는 컨테이너 페이로드를 의미한다. 도 20(a), 도 20(b)에서 보인 모든 데이터 컨테이너는 도 19와 같은 구조를 갖는 것을 일 실시예로 한다. 즉, 각 데이터 컨테이너는 컨테이너 헤더와 컨테이너 페이로드를 포함하고, 상기 컨테이너 헤더는 4바이트의 시작 구분자(start delimiter) 필드, 1바이트의 타입 필드, 2바이트의 길이 필드, 1바이트의 연속 카운터 필드, 및 9바이트의 컨테이너 시간 필드를 포함한다. 그리고 상기 컨테이너 페이로드는 상기 PLP 데이터 처리부(3010)에서 출력되는 적어도 하나의 데이터 패킷을 포함한다. 도 20(a), 도 20(b)에서 데이터 패킷은 베이스밴드 패킷인 것을 일 실시예로 한다.
도 20(a), 도 20(b)에서 컨테이너 페이로드에 포함되는 베이스밴드 패킷의 사이즈(또는 길이)가 해당 컨테이너 페이로드의 사이즈(또는 길이)보다 작다면, 상기 컨테이너 페이로드의 나머지는 0과 같은 더미 데이터로 채워지는 것을 일 실시예로 한다. 상기 더미 데이터는 D로 표시된다.
본 발명에서는 도 20(a)와 같이 하나의 프레임 내 프리앰블 영역의 L1 시그널링 데이터에 시간 정보가 포함되고, 데이터 영역에는 복수개의 FEC 블록들이 포함되어 있다고 가정하면, 상기 컨테이너 인캡슐레이션부(3030)에서는 상기 FEC 블록들의 개수만큼 데이터 컨테이너들을 생성하고, 각 데이터 컨테이너의 컨테이너 시간 필드(5300)에 상기 L1 시그널링 데이터에서 추출한 시간 정보를 동일하게 시그널링할 수 있다. 즉, A에 해당하는 시간 정보를 전송하는 프레임을 기반으로 생성된 모든 데이터 컨테이너들은 각각 A에 해당하는 시간 정보를 포함하는 컨테이너 헤더와 해당 FEC 블록 내 베이스밴드 패킷을 포함하는 컨테이너 페이로드로 구성될 수 있다.
또한 본 발명에서는 위와 같은 가정하에, 도 20(b)와 같이 첫번째 데이터 컨테이너의 컨테이너 시간 필드(5300)에만 상기 L1 시그널링 데이터에서 추출한 시간 정보를 시그널링하고, 나머지 데이터 컨테이너의 컨테이너 시간 필드(5300)에는 시간 정보 없음을 시그널링할 수도 있다. 즉, A에 해당하는 시간 정보를 전송하는 프레임을 기반으로 생성된 모든 데이터 컨테이너들 중 첫번째 데이터 컨테이너의 컨테이너 헤더에만 A에 해당하는 시간 정보를 시그널링하고, 나머지 데이터 컨테이너들의 컨테이너 헤더에는 시간 정보가 없음을 시그널링할 수 있다.
본 발명은 또 다른 실시예로, A에 해당하는 시간 정보를 전송하는 프레임을 기반으로 생성된 모든 데이터 컨테이너들 중 첫번째 데이터 컨테이너는 도 19와 같이 컨테이너 시간 필드(5300)를 포함하는 구조의 데이터 컨테이너를 생성하여 출력하고, 나머지 데이터 컨테이너들은 도 18와 같이 컨테이너 시간 필드(5300)가 없는 구조의 데이터 컨테이너를 생성하여 출력할 수도 있다. 이때 상기 L1 시그널링 데이터에서 추출한 A에 해당하는 시간 정보는 첫번째 데이터 컨테이너의 컨테이너 시간 필드(5300)에 시그널링되어 출력된다.
이때, 도 19와 같은 구조의 데이터 컨테이너를 사용하여 시간 정보를 전송하는 경우, 타임 인터리빙(TI) 모드에 따라 서로 다른 성능을 가질 수 있다.
도 21은 TI 모드가 HTI 모드일 때, 상기 컨테이너 인캡슐레이션부(3030)에서 도 19와 같이 시간 정보를 포함하는 데이터 컨테이너를 생성하여 상기 시스템 온 칩부(3050)로 전송하는 예를 보이고 있다. HTI 모드에서 하나의 프레임(또는 서브 프레임)은 정수개의 FEC 블록들로 구성된다.
도 21에서 N번째 프레임의 프리앰블의 L1 시그널링 데이터에 시간 정보가 포함되어 수신된다면, 상기 L1 시그널링 데이터에서 추출한 시간 정보를 포함하는 데이터 컨테이너(C0)는 N번째 프레임의 첫번째 FEC 블록의 디코딩이 완료되는 시점에서 상기 시스템 온 칩부(3050)로 전송된다. 이때 상기 시간 정보를 포함하는 데이터 컨테이너(C0)의 페이로드에는 N-1번째 프레임의 마지막 FEC 블록으로부터 추출된 베이스밴드 패킷이 포함된다.
그리고 N+1번째 프레임의 프리앰블의 L1 시그널링 데이터에도 시간 정보가 포함되어 수신된다면, 상기 L1 시그널링 데이터에서 추출한 시간 정보를 포함하는 데이터 컨테이너(C4)는 N+1번째 프레임 내 첫번째 FEC 블록의 디코딩이 완료되는 시점에서 상기 시스템 온 칩부(3050)로 전송된다. 이때에도 상기 시간 정보를 포함하는 데이터 컨테이너(C4)의 페이로드에는 N번째 프레임의 마지막 FEC 블록으로부터 추출된 베이스밴드 패킷이 포함된다.
즉, HTI 모드에서는 시간 정보를 포함하는 프리앰블의 디코딩 완료 시점부터 상기 프리앰블에서 추출한 시간 정보를 포함하는 데이터 컨테이너를 상기 시스템 온 칩부(3050)로 전송하는 시점까지 항상 동일한 시간(즉, 디코딩 레이턴시)이 걸린다. 따라서, 상기 시스템 온 칩부(3050)에서는 수신되는 데이터 컨테이너에 포함된 시간 정보를 기준 시간으로 이용하여 PCR 복원, 립싱크 제어 등을 정상적으로 수행할 수 있다. 상기 시스템 온 칩부(3050)의 동작은 위에서 설명하였으므로 여기서는 생략하기로 한다.
도 22(a)와 도 22(b)는 TI 모드가 CTI 모드일 때, 상기 컨테이너 인캡슐레이션부(3030)에서 도 19와 같이 시간 정보를 포함하는 데이터 컨테이너를 생성하여 상기 시스템 온 칩부(3050)로 전송하는 예를 보이고 있다.
이때 CTI 모드에서 하나의 프레임(또는 서브 프레임)은 정수개의 FEC 블록들로 이루어지지 않을 수도 있다. 즉, CTI 모드에서는 HTI 모드와는 다르게 정수개의 FEC 블록들로 하나의 프레임(또는 서브 프레임)을 구성하기 위해 더미 변조값들의 삽입을 요구하지 않는다.
그러므로, 도 22(a), 도 22(b)에서와 같이 하나의 FEC 블록이 두개의 프레임 상에서 스프레드될 수 있다. 즉, 도 22(a), 도 22(b)에서 N번째 프레임의 마지막 FEC 블록과 N+1번째 프레임의 첫번째 FEC 블록 각각은 완전한 FEC 블록이 아니며, 두 FEC 블록이 합쳐져야 완전한 FEC 블록이 된다. N+1번째 프레임에서 첫번째 완전한 FEC 블록은 FEC5로 명명된 FEC 블록이며, 첫번째 완전한 FEC 블록의 시작 위치는 L1 Detail 시그널링 데이터의 L1D_plp_CTI_fec_block_start 필드에 시그널링된다. 도 22(a), 도 22(b)에서와 같이 하나의 FEC 블록이 두개의 프레임 상에서 스프레드될 때에도, 프리앰블에 포함된 시간 정보를 포함하는 데이터 컨테이너는 상기 프리앰블 다음에 위치한 첫번째 FEC 블록(즉, FEC4)의 디코딩이 완료되는 시점에서 상기 시스템 온 칩부(3050)로 전송된다. 그러므로, 하나의 FEC 블록이 두 프레임에 스프레드되는 양에 따라 시간 정보를 포함하는 프리앰블의 디코딩 완료 시점부터 상기 프리앰블에서 추출한 시간 정보를 포함하는 데이터 컨테이너를 상기 시스템 온 칩부(3050)로 전송하는 시점까지 걸리는 시간이 달라진다(variation 발생). 즉, 다른 디코딩 레이턴시를 가진다. 이 경우, 상기 시스템 온 칩부(3050)에서는 수신된 데이터 컨테이너에 포함된 시간 정보를 기준 시간으로 이용하여 PCR 복원, 립싱크 제어 등을 수행할 때 문제가 발생할 수 있다. 즉, 하나의 FEC 블록이 두 프레임에 스프레드되면서 발생되는 variation에 의해 데이터 컨테이너에서 추출한 시간 정보에 오차가 생기게 되고 이로 인해 립싱크가 정확히 맞지 않는 등의 문제가 발생하게 된다.
본 발명은 위의 문제를 방지하기 위하여 시간 정보만을 전송하는 컨테이너를 제안한다. 본 발명은 시간 정보만을 전송하는 컨테이너를 시간 정보 컨테이너라 하기로 한다. 즉, 시간 정보 컨테이너에는 데이터 패킷이 포함되지 않으며, 데이터 패킷은 도 18과 같은 데이터 컨테이너를 통해 전송된다. 본 발명은 설명의 편의를 위해 시간 정보 컨테이너를 제1 컨테이너, 데이터 컨테이너를 제2 컨테이너라 칭하기로 한다. 이는 하나의 실시예이며, 그 반대도 가능하다.
도 23은 본 발명에 따른 시간 정보 컨테이너의 구조를 보인 일 실시예로서, 컨테이너 헤더와 컨테이너 페이로드로 구성된다.
본 발명에 따른 시간 정보 컨테이너는 데이터 패킷을 포함하지 않으므로, 본 발명의 시간 정보 컨테이너의 컨테이너 페이로드(6300)는 더미 데이터로 채우는 것을 일 실시예로 한다.
그리고 본 발명에 따른 시간 정보 컨테이너의 컨테이너 헤더는 해당 컨테이너에 대한 정보를 포함하는 6 바이트의 제1 헤더(6100)와 시간 정보를 포함하는 9 바이트의 제2 헤더(6200)로 구분하는 것을 일 실시예로 한다.
상기 제1 헤더(6100)는 4 바이트의 시작 구분자(start delimiter) 필드, 1 바이트의 타입 (type) 필드, 및 1 바이트의 연속 카운터(continuity counter) 필드를 포함하는 것을 일 실시예로 한다.
상기 시작 구분자 필드는 해당 시간 정보 컨테이너의 시작 위치를 지시하는 것을 일 실시예로 한다. 특히, 상기 시작 구분자 필드는 해당 컨테이너 헤더(6100)의 시작 위치를 찾을 때 이용할 수 있다. 또한 본 발명에서는 상기 시작 구분자 필드를 데이터 컨테이너와 시간 정보 컨테이너를 구분하는 식별자로 이용하는 것을 일 실시예로 한다.
본 발명에서는 상기 시작 구분자 필드 값으로 0x3C3C3C3C가 할당되는 것을 일 실시예로 한다. 이는 하나의 실시예이며, 상기 시작 구분자 필드 값은 시스템 설계자에 의해 변경될 수 있으므로 상기 필드 값은 상기된 실시예로 한정되지 않을 것이다.
상기 타입 필드는 해당 컨테이너 페이로드(6200)에 포함되는 데이터의 특징을 지시한다. 이때 컨테이너 페이로드(6200)는 0과 같은 더미 데이터로 채워지므로 상기 제1 헤더(6100)에서 타입 필드를 삭제할 수도 있다. 만일 도 23과 같이 제1 헤더(6100)에 타입 필드가 포함된다면, 상기 타입 필드도 0과 같은 더미 데이터로 채우는 것을 일 실시예로 한다.
상기 연속 카운터 필드는 0에서 255까지 증가하며, 시간 정보 컨테이너가 생성될 때마다 1씩 증가하는 것을 일 실시예로 한다. 또는 시간 정보 컨테이너의 연속 카운터 필드와 데이터 컨테이너의 연속 카운터 필드를 조합하여 한 프레임 내에서 생성되는 컨테이너의 개수를 식별하기 위해 사용될 수도 있다.
본 발명에서 시간 정보 컨테이너의 길이는 고정될 수도 있고, 가변될 수도 있다. 만일 시간 정보 컨테이너의 길이가 가변적이라면, 상기 제1 헤더(6100)에 2 바이트의 길이 필드를 추가하고, 상기 길이 필드에 해당 시간 정보 컨테이너의 길이를 식별하기 위한 정보를 시그널링할 수도 있다. 만일 시간 정보 컨테이너의 길이가 고정적이고, 상기 길이 필드가 제1 헤더(6100)에 포함된다면 상기 길이 필드는 해당 시간 콘테이너의 고정된 길이 값을 가질 수도 있고, 아니면 0과 같은 더미 데이터로 채울 수도 있다. 도 23의 시간 정보 컨테이너는 188 바이트의 고정 길이를 갖는 것을 일 실시예로 하고 있으며, 도 23에서 컨테이너 헤더는 15 바이트라고 가정하였으므로, 컨테이너 페이로드(6300)는 173 바이트의 더미 데이터를 포함한다. 그리고 길이 필드를 이용하여 해당 컨테이너의 길이가 188 바이트임을 지시할 수도 있다.
상기 제2 헤더(6200)는 컨테이너 시간 필드라 하기로 하며, 도 19의 컨테이너 시간 필드(5200)와 동일한 의미, 기능을 가진다.
즉, 상기 제2 헤더(6200)도 시간 모드 필드(5310)와 시간 정보 필드(5320)를 포함한다.
상기 시간 모드 필드(5310)는 상기 시간 정보 필드(5320)에 시간 정보가 존재하는지 유무와 상기 시간 정보 필드(5320)에 시간 정보가 존재할 경우에 상기 시간 정보 필드(5320)에 존재하는 시간 정보의 정밀도를 지시하는 것을 일 실시예로 한다.
본 발명에서 시간 모드 필드(5310)는 다시 최상위 1 비트의 시간 플래그 필드와 하위 7비트의 시간 타입 필드로 구분하는 것을 일 실시예로 한다.
상기 시간 플래그 필드는 해당 데이터 컨테이너로 전송되는 시간 정보가 유효한지 여부를 지시하는 것을 일 실시예로 한다. 예를 들어, 상기 시간 플래그 필드 값이 1이면 해당 데이터 컨테이너로 전송되는 시간 정보가 유효하고, 0이면 시간 정보가 유효하지 않다고 지시한다.
상기 시간 타입 필드는 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도(precision)를 지시한다. 특히, 상기 시간 타입 필드는 상기 시간 플래그 필드 값이 1일 때, 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도를 지시하는 것을 일 실시예로 한다. 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도는 해당 프레임의 프리앰블에서 추출한 시간 정보의 정밀도와 동일한 것을 일 실시예로 한다. 또한, 상기 시간 타입 필드는 상기 시간 정보 필드(5320)에 시간 정보가 없을때에도 이를 지시하는 것을 일 실시예로 한다. 즉, 상기 시간 타입 필드는 상기 L1 Basic 시그널링 데이터에 포함된 L1B_time_info_flag 필드의 의미와 유사하다.
예를 들어, 상기 시간 타입 필드 값이 0x80이면, 상기 시간 정보 필드(5320)에 포함되는 시간 정보가 없음을 지시한다. 이 경우 상기 시간 정보 필드(5320)는 0과 같은 더미 비트들로 모두 채우는 것을 일 실시예로 한다.
다른 예로, 상기 시간 타입 필드 값이 0x81이면, 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도는 밀리 세크(ms)임을 지시한다. 이 경우, 상기 시간 정보 필드(5320)의 64 비트들(즉, 8바이트) 중 상위 48비트들은 밀리 세크 단위의 시간 정보를 포함하고, 나머지 비트들은 더미 데이터를 포함하는 것을 일 실시예로 한다.
또 다른 예로, 상기 시간 타입 필드 값이 0x82이면, 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도는 마이크로 세크(us)임을 지시한다. 이 경우, 상기 시간 정보 필드(5320)의 64 비트들(즉, 8바이트) 중 상위 52비트들은 마이크로 세크 단위의 시간 정보를 포함하고, 나머지 비트들은 더미 데이터를 포함하는 것을 일 실시예로 한다.
또 다른 예로, 상기 시간 타입 필드 값이 0x83이면, 상기 시간 정보 필드(5320)에 포함되는 시간 정보의 정밀도는 나노 세크(ns)임을 지시한다. 이 경우, 상기 시간 정보 필드(5320)의 64 비트들(즉, 8바이트) 중 상위 64비트들은 나노 세크 단위의 시간 정보를 포함하고, 나머지 비트들은 더미 데이터를 포함하는 것을 일 실시예로 한다.
도 23의 시간 정보 컨테이너의 컨테이너 헤더(6100)에 할당되는 필드의 순서, 위치, 의미는 본 발명의 이해를 돕기 위한 일 실시예일 뿐이며, 컨테이너 헤더(6100)에 할당되는 필드의 순서, 위치, 의미, 추가 할당되는 필드의 수는 당업자에 의해 용이하게 변경될 수 있으므로 본 발명은 상기 실시예로 한정되지 않을 것이다.
본 발명에 따른 컨테이너 인캡슐레이션부(3050)는 상기 PLP 데이터 처리부(3010)에서 출력되는 데이터 패킷을 데이터 컨테이너로 인캡슐레이션하고, L1 시그널링 처리부(3020)에서 출력되는 시간 정보를 시간 정보 컨테이너로 인캡슐레이션하여 시스템 온 칩부(3050)로 출력하는 것을 일 실시예로 한다.
상기 시스템 온 칩부(3050)는 상기 시간 정보 컨테이너로부터는 시간 정보를 추출하여 PCR 복원, 립싱크 제어 등의 기준 시간으로 이용하는 것을 일 실시예로 한다. 그리고 상기 데이터 컨테이너로부터 데이터 패킷을 추출하고, 추출된 데이터 패킷으로부터 서비스 또는 프로덕트를 위한 오디오 데이터 및/또는 비디오 데이터를 분리한 후, 분리된 오디오 데이터 및/또는 비디오 데이터에 대해 디코딩을 수행하는 것을 일 실시예로 한다. 만일 데이터 패킷이 베이스밴드 패킷이라면 상기 베이스밴드 패킷으로부터 적어도 하나의 ALP 패킷을 추출하고, 추출된 적어도 하나의 ALP 패킷으로부터 TS 패킷 또는 IP 패킷을 추출하는 과정을 더 거칠 수도 있다.
도 24는 본 발명에 따른 컨테이너 인캡슐레이션부(3030)에서 각 프레임마다 적어도 하나의 시간 정보 컨테이너와 하나 이상의 데이터 컨테이너를 생성하여 시스템 온 칩부(3050)로 전송하는 예를 보이고 있다.
도 24에서 CH는 컨테이너 헤더를 의미하고, CP는 컨테이너 페이로드를 의미한다. 그리고 더미 데이터는 D로 표시한다.
예를 들어, A라는 시간 정보를 가진 프레임과 B라는 시간 정보를 가진 프레임이 있다고 가정할 때, 상기 컨테이너 인캡슐레이션부(3030)는 각 프레임의 프리앰블의 디코딩이 완료되는 시점에서 해당 프레임의 프리앰블에서 추출된 시간 정보를 포함하는 시간 정보 컨테이너를 시스템 온 칩부(3050)로 전송한다.
즉, A라는 시간 정보를 가진 프레임의 프리앰블의 디코딩이 완료된 시점에서 전송되는 시간 정보 컨테이너는 제1 헤더(6100)의 시작 구분자 필드를 이용하여 해당 컨테이너가 시간 정보 컨테이너임을 지시하고, 길이 필드를 이용하여 상기 시간 정보 컨테이너의 길이는 188 바이트임을 지시한다. 그리고 제2 헤더(6200)의 시간 모드 필드(5310)를 0x81로 셋팅하여, 상기 시간 정보 필드(5320)에 시간 정보가 있으며, 그 시간 정보의 정밀도는 밀리 세크임을 지시한다. 그리고 상기 시간 정보 필드(5320)에 A라는 시간 정보를 밀리 세크 단위로 포함시킨다. 상기 A라는 시간 정보를 포함하는 프레임에서 시간 정보 컨테이너가 전송되고 나면 상기 프레임의 데이터 영역에서 추출된 데이터 패킷들을 포함하는 복수개의 데이터 컨테이너가 시스템 온 칩부(3050)로 전송된다. 이때 상기 복수개의 데이터 컨테이너는 시간 정보를 포함하지 않는다.
만일 상기 프레임의 프리앰블에 시간 정보가 포함되어 있지 않다면, 상기 컨테이너 인캡슐레이션부(3030)는 해당 시간 정보 컨테이너의 제2 헤더(6100)의 시간 모드 필드(5310)를 0x80으로 셋팅하여, 해당 시간 정보 컨테이너에 시간 정보가 포함되어 있지 않음을 지시한다.
상기 컨테이너 인캡슐레이션부(3030)는 B라는 시간 정보를 가진 프레임에 대해서도 위와 유사한 과정을 거쳐 하나의 시간 정보 컨테이너와 하나 이상의 데이터 컨테이너를 시스템 온 칩부(3050)로 전송된다.
한편, 전술한 데이터 컨테이너의 시작 구분자(start delimiter) 필드 값은 0x5A5A5A5A가 할당되고, 시간 정보 컨테이너의 시작 구분자 필드 값은 0x3C3C3C3C가 할당되는 것을 일 실시예로 설명하였다. 즉, 데이터 컨테이너의 시작 구분자 필드 값과 시간 정보 컨테이너의 시작 구분자 필드 값을 다르게 할당함으로써, 각 컨테이너의 시작 위치를 지시함과 더불어 데이터 컨테이너와 시간 정보 컨테이너를 구분하였다.
이 경우, 시스템 온 칩부(3050)에서 컨테이너 파싱(container parsing)시 서로 다른 패스(path)를 가져야 하고 이로 인해 구현시 로드가 발생하는 단점이 있을 수 있다.
본 발명은 이러한 단점을 해소하기 위해, 데이터 컨테이너의 시작 구분자 필드 값과 시간 정보 컨테이너의 시작 구분자 필드 값을 동일한 값으로 할당하는 것을 제안한다. 본 발명은 데이터 컨테이너의 시작 구분자 필드 값과 시간 정보 컨테이너의 시작 구분자 필드 값으로 0x5A5A5A5A를 할당하는 것을 일 실시예로 한다. 상기 필드 값은 본 발명의 이해를 돕기 위한 하나의 실시예이며, 설계자에 따라 다른 값으로 할당될 수도 있으므로, 상기 필드 값으로 본 발명은 한정되지 않을 것이다.
도 25는 본 발명의 또 다른 실시예에 따른 데이터 컨테이너의 구조를 보인 도면이고, 도 26은 본 발명의 또 다른 실시예에 따른 시간 정보 컨테이너의 구조를 보인 도면이다.
본 발명은 설명의 편의를 위해 도 26의 시간 정보 컨테이너를 제1 컨테이너, 도 25의 데이터 컨테이너를 제2 컨테이너라 칭하기로 한다. 이는 하나의 실시예이며, 그 반대도 가능하다.
도 25의 데이터 컨테이너와 도 26의 시간 정보 컨테이너는 제1 컨테이너 헤더, 제2 컨테이너 헤더, 그리고 컨테이너 페이로드를 포함하는 구조를 가지는 것을 일 실시예로 한다. 상기 제1 컨테이너 헤더는 설명의 편의를 위해 제1 헤더라 칭하기도 하며, 제2 컨테이너 헤더는 제2 헤더라 칭하기도 한다.
상기 제1 컨테이너 헤더는 4 바이트의 시작 구분자(start delimiter) 필드, 1 바이트의 타입 (type) 필드, 2 바이트의 길이(length) 필드, 및 1 바이트의 연속 카운터(continuity counter) 필드를 포함하는 것을 일 실시예로 한다.
그리고 본 발명은 데이터 컨테이너와 시간 정보 컨테이너를 구분하기 위해 시간 모드 필드를 이용하는 것을 일 실시예로 한다.
이를 위해, 도 25의 데이터 컨테이너의 제2 컨테이너 헤더는 1 바이트의 시간 모드 필드를 포함하고, 도 26의 시간 정보 컨테이너의 제2 컨테이너 헤더는 1 바이트의 시간 모드 필드와 8 바이트의 시간 정보 필드를 포함하는 것을 일 실시예로 한다. 상세 내용은 뒤에서 설명하기로 한다.
다음은 도 25의 데이터 컨테이너의 각 필드의 상세 설명이다.
즉, 도 25의 데이터 컨테이너는 제1 컨테이너 헤더(6100), 제2 컨테이너 헤더(6200), 그리고 컨테이너 페이로드(6300)을 포함한다.
상기 제1 컨테이너 헤더(6100)는 4 바이트의 시작 구분자(start delimiter) 필드, 1 바이트의 타입 (type) 필드, 2 바이트의 길이(length) 필드, 및 1 바이트의 연속 카운터(continuity counter) 필드를 포함하는 것을 일 실시예로 한다.
상기 시작 구분자 필드는 해당 컨테이너의 시작 위치를 지시하는 것을 일 실시예로 한다. 특히, 상기 시작 구분자 필드는 해당 컨테이너의 제1 컨테이너 헤더(6100)의 시작 위치를 찾을 때 이용할 수 있다. 본 발명에서는 상기 시작 구분자 필드 값으로 0x5A5A5A5A가 할당되는 것을 일 실시예로 한다.
상기 타입 필드는 해당 컨테이너의 컨테이너 페이로드(6300)에 포함되는 데이터 패킷의 특징을 지시한다. 예를 들어, 하나의 베이스밴드 패킷이 해당 컨테이너 페이로드에 포함된다면, 상기 타입 필드는 상기 베이스밴드 패킷의 특징을 지시한다. 이를 위해, 상기 타입 필드는 다시 1 비트의 에러 모드 (error mode) 필드, 1 비트의 에러 (error) 필드, 6 비트의 PLP_ID 필드로 나누어진다.
상기 에러 모드 필드는 그 다음에 오는 에러 필드의 사용 여부를 지시한다. 일 예로, 상기 에러 모드 필드 값이 0이면, 해당 컨테이너의 제1 컨테이너 헤더(6100)에서 에러 필드는 사용되지 않음을 지시한다. 다른 예로, 상기 에러 모드 필드 값이 1이면, 해당 컨테이너의 제1 컨테이너 헤더(6100)에서 에러 필드가 사용되며, 상기 에러 필드를 통해 해당 베이스밴드 패킷에 에러가 있는지 유무를 지시한다.
일 예로, 상기 에러 필드 값이 0이면, 해당 컨테이너 페이로드(6300)에 포함된 베이스밴드 패킷에 에러가 없음을 지시하고, 상기 에러 필드 값이 1이면, 해당 컨테이너 페이로드(6300)에 포함된 베이스밴드 패킷에 에러가 있음을 지시한다. 여기서, 상기 에러 필드 값이 1이면, BCH 디코딩(옵셔널)과 LDPC 디코딩에 의해 에러 정정을 수행한 후에도 해당 베이스밴드 패킷에 에러가 남아 있음을 의미한다.
본 발명에서는 설명의 편의를 위해 상기 에러 필드를 에러 지시자(indicator 또는 indication information)라 칭하기도 하고, 상기 에러 모드 필드와 에러 필드의 조합을 에러 지시자라 칭하기도 한다.
상기 PLP_ID 필드는 해당 컨테이너 페이로드(6300)에 포함되는 데이터 패킷의 타겟 PLP의 식별자를 지시한다. 상기 컨테이너 인캡슐레이션부(3030)는 상기 제1 컨테이너 헤더(6100)의 PLP_ID 필드 값을 설정하기 위해 상기 L1 시그널링 처리부(3020)에서 추출된 PLP_ID 필드 값을 상기 L1 시그널링 처리부(3020)로부터 제공받는 것을 일 실시예로 한다. 이때 상기 제1 컨테이너 헤더(6100)의 PLP_ID 필드 값은 상기 L1 시그널링 처리부(3020)에서 제공되는 PLP_ID 필드 값과 동일하게 설정되는 것을 일 실시예로 한다.
상기 길이 필드는 해당 컨테이너 페이로드(6300)에 포함되는 데이터 패킷의 길이를 바이트 단위로 나타내는 것을 일 실시예로 한다. 만일 상기 컨테이너 페이로드(6300)에 하나의 베이스밴드 패킷이 매핑되었다면, 상기 길이 필드는 상기 베이스밴드 패킷의 길이를 나타낸다. 이때, 상기 베이스밴드 패킷의 길이는 타겟 PLP를 위해 선택된 아웃터 코드 타입, 이너 코드 레이트, 그리고 코드 길이에 의해 결정되며, 249 바이트(즉, 1992 비트)에서 7020 바이트(즉, 56160 비트) 사이 값을 가진다. 본 발명은 다른 실시예로, 상기 컨테이너 페이로드(6300)에 복수개의 데이터 패킷들이 매핑되면, 상기 길이 필드는 상기 컨테이너 페이로드(6300)의 길이를 지시할 수도 있다. 또한 본 발명에 따른 데이터 컨테이너의 길이는 고정될 수도 있고, 가변될 수도 있다. 만일 데이터 컨테이너의 길이가 가변적이라면, 상기 길이 필드에 해당 데이터 컨테이너의 길이를 식별하기 위한 정보를 시그널링할 수도 있다.
상기 연속 카운터 필드는 0에서 255까지 증가하며, 상기 컨테이너 인캡슐레이션부(3030)로 동일한 PLP_ID를 갖는 데이터 패킷이 입력될 때마다 1씩 증가하는 것을 일 실시예로 한다. 본 발명에서는 상기 연속 카운터 필드를 이용하여 특정 PLP (또는 하나의 서브 프레임이나 하나의 프레임)내 데이터 패킷들의 연속성을 확인할 수 있다. 이를 위해, 복수개의 PLP를 전송하는 경우, 각 PLP ID별로 상기 연속 카운터 필드를 따로 동작시킨다. 본 발명은 다른 실시예로, 상기 컨테이너 페이로드(6300)에 복수개의 데이터 패킷들이 매핑되면, 상기 연속 카운터 필드는 상기 컨테이너 페이로드(6300)에 포함되는 데이터 패킷들의 개수를 카운트할 수도 있다. 이 경우, 동일한 PLP_ID를 갖는 복수개의 데이터 패킷들이 상기 컨테이너 페이로드(6300)에 매핑되는 것을 일 실시예로 한다.
상기 제1 컨테이너 헤더(6100)에 할당되는 필드의 순서, 위치, 의미는 본 발명의 이해를 돕기 위한 일 실시예일 뿐이며, 제1 컨테이너 헤더(6100)에 할당되는 필드의 순서, 위치, 의미, 추가 할당되는 필드의 수는 당업자에 의해 용이하게 변경될 수 있으므로 본 발명은 상기 실시예로 한정되지 않을 것이다.
상기 제2 컨테이너 헤더(6200)는 1 바이트의 시간 모드 필드(6210)를 포함하는 것을 일 실시예로 한다.
본 발명은 상기 시간 모드 필드(6210)를 유효하지 않은(invalid) 값 예를 들어, '0'으로 설정함으로써, 해당 컨테이너가 데이터 컨테이너임을 식별하도록 하는 것을 일 실시예로 한다. 본 발명은 일 실시예로, 시간 모드 필드(6210) 내 최상위 1 비트의 시간 플래그 필드를 '0'으로 설정함으로써, 해당 컨테이너가 데이터 컨테이너임을 지시한다. 이 경우, 시간 모드 필드(6210) 내 나머지 7비트 값은 어느 값이든 상관없으며, 본 발명에서는 모두 0로 채우는 것을 일 실시예로 한다.
즉, 시스템 디코더를 포함하는 시스템 온 칩부(3050)는 수신된 컨테이너의 제2 헤더 내 시간 모드 필드(6210)의 시간 플래그 필드 값이 유효하지 않은 값 즉, 0이면, 수신된 컨테이너는 시간 정보를 포함하지 않는 데이터 컨테이너라고 판정하고, 그에 따른 동작을 수행한다.
다음은 도 26의 시간 정보 컨테이너의 각 필드의 상세 설명이다.
즉, 도 26의 시간 정보 컨테이너는 제1 컨테이너 헤더(7100), 제2 컨테이너 헤더(7200), 그리고 컨테이너 페이로드(7300)을 포함한다.
본 발명에 따른 시간 정보 컨테이너의 컨테이너 페이로드(7300)는 데이터 패킷을 포함하지 않는다.
본 발명은 일 실시예로, 상기 컨테이너 페이로드(7300)는 더미 데이터로 채운 후 시스템 온 칩부(3050)로 전송할 수 있다.
본 발명은 다른 실시예로, 상기 컨테이너 페이로드(7300)의 일부 또는 전체에 제어 정보 예를 들어, 디버깅 정보를 포함하여 시스템 온 칩부(3050)로 전송할 수 있다. 만일 상기 컨테이너 페이로드(7300)의 일부에 디버깅 정보를 포함시킨다면, 나머지는 더미 데이터로 채우는 것을 일 실시예로 한다. 본 발명은 171 바이트의 컨테이너 페이로드 중 4 바이트는 디버깅 정보를 포함하고, 나머지 167 바이트는 0과 같은 더미 데이터를 포함하는 것을 일 실시예로 한다.
상기 디버깅 정보는 상기 시스템 온 칩부(3050)의 내부와 외부 사이의 인터페이스 상에 문제가 있거나 또는 각각의 칩이 갖고 있는 구현상의 문제가 있을 때, 이러한 문제를 디버깅할 수 있도록 하는 정보이다. 예를 들어, 상기 시스템 온 칩부(3050)에서 수신된 정보와 상기 시스템 온 칩부(3050)에서 체크한 정보간에 차이가 있을 때, 이러한 차이도 디버깅 정보에 해당된다. 다른 예로, 두개의 시간 정보 컨테이너 간의 수신 시간 간격과 디버깅 정보에 포함된 동일한 두개의 시간 정보 컨테이너 간의 수신 시간 간격에 차이가 발생했을 때, 이러한 차이도 디버깅 정보에 해당된다.
상기 제1 컨테이너 헤더(7100)는 4 바이트의 시작 구분자(start delimiter) 필드, 1 바이트의 타입 (type) 필드, 2 바이트의 길이(length) 필드, 및 1 바이트의 연속 카운터(continuity counter) 필드를 포함하는 것을 일 실시예로 한다.
상기 시작 구분자 필드는 해당 컨테이너의 시작 위치를 지시하는 것을 일 실시예로 한다. 특히, 상기 시작 구분자 필드는 해당 컨테이너의 제1 컨테이너 헤더(7100)의 시작 위치를 찾을 때 이용할 수 있다. 본 발명에서는 상기 시작 구분자 필드 값으로 0x5A5A5A5A가 할당되는 것을 일 실시예로 한다. 즉, 상기 도 25의 데이터 컨테이너의 제1 컨테이너 헤더(6100)에 포함되는 시작 구분자 필드와 상기 도 26의 시간 정보 컨테이너의 제1 컨테이너 헤더(7100)에 포함되는 시작 구분자 필드는 동일한 값 예를 들어, 0x5A5A5A5A가 할당된다.
상기 타입 필드는 컨테이너 페이로드(7300)에 포함되는 데이터의 특징을 지시한다. 본 발명에서 시간 정보 컨테이너의 컨테이너 페이로드(7300)는 데이터 패킷을 포함하지 않으므로, 상기 타입 필드도 0과 같은 더미 데이터로 채우는 것을 일 실시예로 한다.
본 발명은 다른 실시예로, 상기 타입 필드의 에러 모드와 에러 필드를 이용하여 L1 시그널링 정보의 에러 여부를 지시할 수도 있다.
일 예로, 상기 에러 모드 필드 값이 0이면, 해당 컨테이너의 제1 컨테이너 헤더(7100)에서 에러 필드는 사용되지 않음을 지시한다. 다른 예로, 상기 에러 모드 필드 값이 1이면, 해당 컨테이너의 제1 컨테이너 헤더(7100)에서 에러 필드가 사용되며, 상기 에러 필드를 통해 해당 베이스밴드 패킷에 에러가 있는지 유무를 지시한다. 그리고, 상기 에러 필드 값이 0이면, 디코딩된 L1 시그널링 정보에 에러가 없음을 지시하고, 상기 에러 필드 값이 1이면, 디코딩된 L1 시그널링 정보에 에러가 있음을 지시한다. 여기서, 상기 에러 필드 값이 1이면, BCH 디코딩과 LDPC 디코딩에 의해 에러 정정을 수행한 후에도 L1 시그널링 정보에 에러가 남아 있음을 의미한다.
본 발명에서는 설명의 편의를 위해 상기 에러 필드를 에러 지시자(indicator 또는 indication information)라 칭하기도 하고, 상기 에러 모드 필드와 에러 필드의 조합을 에러 지시자라 칭하기도 한다.
상기 길이 필드는 컨테이너 페이로드(7300)의 길이를 바이트 단위로 표시하는 것을 일 실시예로 한다. 본 발명에서는 171 바이트를 표시하는 것을 일 실시예로 한다. 본 발명은 다른 실시예로, 시간 정보 컨테이너의 길이가 가변적이라면, 상기 길이 필드를 이용하여 해당 시간 정보 컨테이너의 길이를 식별하기 위한 정보를 시그널링할 수도 있다.
상기 연속 카운터 필드는 0에서 255까지 증가하며, 시간 정보 컨테이너가 생성될 때마다 1씩 증가하는 것을 일 실시예로 한다. 또는 시간 정보 컨테이너의 연속 카운터 필드와 데이터 컨테이너의 연속 카운터 필드를 조합하여 한 프레임 내에서 생성되는 컨테이너의 개수를 식별하기 위해 사용될 수도 있다.
상기 제2 컨테이너 헤더(7200)는 컨테이너 시간 필드라 하기로 하며, 시간 모드 필드(7210)와 시간 정보 필드(7220)를 포함한다.
상기 시간 모드 필드(7210)는 상기 시간 정보 필드(7220)에 시간 정보가 존재하는지 유무와 상기 시간 정보 필드(7220)에 시간 정보가 존재할 경우에 상기 시간 정보 필드(7220)에 존재하는 시간 정보의 정밀도를 지시하는 것을 일 실시예로 한다.
본 발명에서 시간 모드 필드(7210)는 다시 최상위 1 비트의 시간 플래그 필드, 다음 상위 4비트의 미래 사용을 위한 리저브드 필드(RFU), 그리고 하위 3비트의 시간 타입 필드로 구분하는 것을 일 실시예로 한다.
상기 시간 플래그 필드는 해당 시간 정보 컨테이너로 전송되는 시간 정보가 유효한지 여부를 지시하는 것을 일 실시예로 한다.
그런데, 본 발명에서는 상기 시간 플래그 필드를 이용하여 데이터 컨테이너와 시간 정보 컨테이너를 구분하기 때문에, 상기 시간 정보 컨테이너에 포함되는 시간 플래그 필드 값은 항상 유효한 값 즉 '1'로 설정되는 것을 일 실시예로 한다.
상기 시간 타입 필드는 상기 시간 정보 필드(7220)에 포함되는 시간 정보의 정밀도(precision)를 지시한다. 특히, 상기 시간 타입 필드는 상기 시간 플래그 필드 값이 1일 때, 상기 시간 정보 필드(7220)에 포함되는 시간 정보의 정밀도를 지시하는 것을 일 실시예로 한다. 상기 시간 정보 필드(7220)에 포함되는 시간 정보의 정밀도는 해당 프레임의 프리앰블에서 추출한 시간 정보의 정밀도와 동일한 것을 일 실시예로 한다. 또한, 상기 시간 타입 필드는 상기 시간 정보 필드(7220)에 시간 정보가 없을때에도 이를 지시하는 것을 일 실시예로 한다. 즉, 상기 시간 타입 필드는 상기 L1 Basic 시그널링 데이터에 포함된 L1B_time_info_flag 필드의 의미와 유사하다.
예를 들어, 상기 시간 타입 필드 값이 '000'이면, 상기 시간 정보 필드(7220)에 포함되는 시간 정보가 없음을 지시한다. 이 경우 상기 시간 정보 필드(7220)는 0과 같은 더미 비트들로 모두 채우는 것을 일 실시예로 한다. 이 경우는 L1B_time_info_flag 필드 값이 00 즉, 현재 프레임에 시간 정보가 없음을 지시할 때 적용할 수 있다.
다른 예로, 상기 시간 타입 필드 값이 '001'이면, 상기 시간 정보 필드(7220)에 포함되는 시간 정보의 정밀도는 밀리 세크(ms)임을 지시한다. 이 경우, 상기 시간 정보 필드(7220)의 64 비트들(즉, 8바이트) 중 상위 48비트들은 밀리 세크 단위의 시간 정보를 포함하고, 나머지 비트들은 더미 데이터를 포함하는 것을 일 실시예로 한다.
또 다른 예로, 상기 시간 타입 필드 값이 '010'이면, 상기 시간 정보 필드(7220)에 포함되는 시간 정보의 정밀도는 마이크로 세크(us)임을 지시한다. 이 경우, 상기 시간 정보 필드(7220)의 64 비트들(즉, 8바이트) 중 상위 52비트들은 마이크로 세크 단위의 시간 정보를 포함하고, 나머지 비트들은 더미 데이터를 포함하는 것을 일 실시예로 한다.
또 다른 예로, 상기 시간 타입 필드 값이 '011'이면, 상기 시간 정보 필드(7220)에 포함되는 시간 정보의 정밀도는 나노 세크(ns)임을 지시한다. 이 경우, 상기 시간 정보 필드(7220)의 64 비트들(즉, 8바이트) 중 상위 64비트들은 나노 세크 단위의 시간 정보를 포함하고, 나머지 비트들은 더미 데이터를 포함하는 것을 일 실시예로 한다.
도 26의 시간 정보 컨테이너의 제1, 제2 컨테이너 헤더(7100, 7200)에 할당되는 필드의 순서, 위치, 의미는 본 발명의 이해를 돕기 위한 일 실시예일 뿐이며, 제1, 제2 컨테이너 헤더(7100, 7200)에 할당되는 필드의 순서, 위치, 의미, 추가 할당되는 필드의 수는 당업자에 의해 용이하게 변경될 수 있으므로 본 발명은 상기 실시예로 한정되지 않을 것이다.
이와 같이 본 발명에 따른 컨테이너 인캡슐레이션부(3050)는 상기 PLP 데이터 처리부(3010)에서 출력되는 데이터 패킷을 도 25의 데이터 컨테이너로 인캡슐레이션하고, L1 시그널링 처리부(3020)에서 출력되는 시간 정보를 도 26의 시간 정보 컨테이너로 인캡슐레이션하여 시스템 온 칩부(3050)로 출력하는 것을 일 실시예로 한다.
상기 시스템 온 칩부(3050)는 컨테이너가 수신되면, 컨테이너 내 제2 헤더의 시간 모드 필드의 시간 플래그 필드 값을 이용하여 수신된 컨테이너가 데이터 컨테이너인지, 시간 정보 컨테이너인지를 식별한다. 예를 들어, 상기 시간 플래그 필드 값이 유효하지 않은 값 예를 들어, 0이라면 수신된 컨테이너는 데이터 컨테이너라고 결정하고, 유효한 값 예를 들어, 1이라면 수신된 컨테이너는 시간 정보 컨테이너라고 결정한다.
상기 시스템 온 칩부(3050)는 결정 결과에 따라 상기 시간 정보 컨테이너로부터는 시간 정보를 추출하여 PCR 복원, 립싱크 제어 등의 기준 시간으로 이용하는 것을 일 실시예로 한다. 이에 더하여, 상기 시간 정보 컨테이너의 컨테이너 페이로드에 포함된 디버깅 정보를 추출하여 디버깅을 위해 외부로 출력하는 것을 일 실시예로 한다.
그리고 상기 데이터 컨테이너로부터는 데이터 패킷을 추출하고, 추출된 데이터 패킷으로부터 서비스 또는 프로덕트를 위한 오디오 데이터 및/또는 비디오 데이터를 분리한 후, 분리된 오디오 데이터 및/또는 비디오 데이터에 대해 디코딩을 수행하는 것을 일 실시예로 한다. 만일 데이터 패킷이 베이스밴드 패킷이라면 상기 베이스밴드 패킷으로부터 적어도 하나의 ALP 패킷을 추출하고, 추출된 적어도 하나의 ALP 패킷으로부터 TS 패킷 또는 IP 패킷을 추출하는 과정을 더 거칠 수도 있다.
이를 위해 상기 시스템 온 칩부(3050)는 수신된 데이터 컨네이너의 컨테이너 페이로드(6300)에 포함된 데이터 패킷을 추출하고, 추출된 데이터 패킷으로부터 오디오 데이터와 비디오 데이터를 분리하는 시스템 디코더, 상기 분리된 오디오 데이터를 디코딩하는 오디오 디코더, 및 상기 분리된 비디오 데이터를 디코딩하는 비디오 디코더를 포함하는 것을 일 실시예로 한다. 상기 시스템 디코더는 상기 시간 정보 컨테이너로부터 시간 정보를 추출하여 PCR 복원, 립싱크 제어 등의 기준 시간으로 이용할 수도 있다. 다른 예로, 상기 시스템 온 칩부(3050)는 시간 정보 추출, PCR 복원, 립싱크 제어 등을 위해 제어기를 더 포함할 수 있다. 상기 제어기는 상기 시스템 온 칩부(3050)의 외부에 구비될 수도 있다. 이에 더하여, 상기 시스템 온 칩부(3050)는 비용, 기술, 제어기의 처리 능력 등에 따라 CAS(Conditional Access System) 제어, 외부 저장 장치 제어, 3D (Dimensional) 제어, 화질 향상 제어 등을 수행할 수도 있다.
본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 이해된다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.
본 명세서에서 장치 및 방법 발명이 모두 언급되고, 장치 및 방법 발명 모두의 설명은 서로 보완하여 적용될 수 있다.
본 발명의 일 실시예들에 따른 모듈, 유닛 또는 블록은 메모리(또는 저장 유닛)에 저장된 연속된 수행 과정들을 실행하는 프로세서/하드웨어일 수 있다. 상술한 실시예의 각 단계 또는 방법들은 하드웨어/프로세서들에 의해 수행될 수 있다. 또한, 본 발명이 제시하는 방법들은 코드로서 실행될 수 있다. 이 코드는 프로세서가 읽을 수 있는 저장매체에 쓰여질 수 있고, 본 발명의 실시예들에 따른 장치가 제공하는 프로세서에 의해 읽혀질 수 있다.
발명의 실시를 위한 형태
다양한 실시예가 본 발명을 실시하기 위한 최선의 형태에서 설명되었다.
본 발명은 일련의 방송 신호 제공 분야에서 이용된다. 본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 자명하다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.
Claims (33)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 레이어 1 (L1) 시그널링 데이터와 적어도 하나의 피지컬 레이어 파이프 (PLP)의 PLP 데이터를 포함하는 방송 신호를 수신하는 단계;
상기 L1 시그널링 데이터에 포함된 시간 정보를 처리하여 출력하는 단계;
상기 PLP 데이터에 포함된 적어도 하나의 데이터 패킷을 처리하여 출력하는 단계; 및
상기 출력되는 시간 정보를 포함하는 제1 컨테이너와 상기 출력되는 적어도 하나의 데이터 패킷을 포함하는 제2 컨테이너를 생성하는 단계를 포함하며,
상기 제1 컨테이너는 제1 헤더와 제1 페이로드로 구성되고,
상기 제1 헤더는 상기 제1 컨테이너의 시작 포인트를 지시하기 위한 제1 시작 포인트 지시 정보와 상기 제1 컨테이너를 식별하기 위한 제1 컨테이너 식별 정보를 포함하고,
상기 제2 컨테이너는 제2 헤더와 제2 페이로드로 구성되고,
상기 제2 헤더는 상기 제2 컨테이너의 시작 포인트를 지시하기 위한 제2 시작 포인트 지시 정보와 상기 제2 컨테이너를 식별하기 위한 제2 컨테이너 식별 정보를 포함하는 것을 특징으로 하는 방송 신호 수신 방법. - 제 16 항에 있어서,
상기 제1 시작 포인트 지시 정보와 상기 제2 시작 포인트 지시 정보는 같은 값을 갖는 것을 특징으로 하는 방송 신호 수신 방법. - 제 16 항에 있어서,
상기 제1 헤더는 상기 제1 컨테이너 식별 정보를 포함하는 시간 모드 필드와 상기 시간 정보를 포함하는 시간 정보 필드를 포함하고,
상기 제2 헤더는 상기 제2 컨테이너 식별 정보를 포함하는 시간 모드 필드는 포함하지만 상기 시간 정보를 포함하는 시간 정보 필드는 포함하지 않는 것을 특징으로 하는 방송 신호 수신 방법. - 제 18 항에 있어서,
상기 제1 헤더에 포함된 시간 모드 필드는 상기 제1 컨테이너가 시간 정보 컨테이너인 것을 지시하기 위한 시간 플래그 필드와 상기 시간 정보 필드에 포함된 시간 정보의 정밀도(precision)을 지시하기 위한 시간 타입 필드를 포함하는 것을 특징으로 하는 방송 신호 수신 방법. - 제 18 항에 있어서,
상기 제2 헤더에 포함된 시간 모드 필드는 상기 제2 컨테이너가 데이터 컨테이너인 것을 지시하기 위한 시간 플래그 필드와 더미 데이터를 포함하는 시간 타입 필드를 포함하는 것을 특징으로 하는 방송 신호 수신 방법. - 제 16 항에 있어서,
상기 제1 헤더는 상기 L1 시그널링 데이터에 포함된 에러 존재를 지시하기 위한 제1 에러 지시 정보를 더 포함하고,
상기 제2 헤더는 상기 적어도 하나의 데이터 패킷에 포함된 에러 존재를 지시하기 위한 제2 에러 지시 정보를 더 포함하는 것을 특징으로 하는 방송 신호 수신 방법. - 제 16 항에 있어서,
상기 제2 헤더는 상기 적어도 하나의 데이터 패킷이 속한 PLP를 식별하기 위한 PLP 식별 정보와 상기 적어도 하나의 데이터 패킷의 길이를 식별하기 위한 길이 식별 정보를 더 포함하는 것을 특징으로 하는 방송 신호 수신 방법. - 제 16 항에 있어서,
상기 제1 페이로드는 디버깅을 위한 디버깅 정보를 포함하고,
상기 제2 페이로드는 상기 적어도 하나의 데이터 패킷을 포함하는 것을 특징으로 하는 방송 신호 수신 방법. - 제 16 항에 있어서,
컨테이너를 수신하는 단계; 및
상기 수신된 컨테이너에 포함된 컨테이너 식별 정보를 기반으로 상기 수신된 컨테이너가 상기 제1 컨테이너인지 상기 제2 컨테이너인지를 식별하는 단계를 더 포함하고,
상기 식별된 컨테이너가 상기 제1 컨테이너이면, 상기 식별된 컨테이너로부터 상기 시간 정보가 추출되고,
상기 식별된 컨테이너가 상기 제2 컨테이너이면, 상기 식별된 컨테이너로부터 상기 적어도 하나의 데이터 패킷이 추출되는 것을 특징으로 하는 방송 신호 수신 방법. - 레이어 1 (L1) 시그널링 데이터와 적어도 하나의 피지컬 레이어 파이프 (PLP)의 PLP 데이터를 포함하는 방송 신호를 수신하는 수신기;
상기 L1 시그널링 데이터에 포함된 시간 정보를 처리하여 출력하는 L1 시그널링 처리기;
상기 PLP 데이터에 포함된 적어도 하나의 데이터 패킷을 처리하여 출력하는 PLP 처리기; 및
상기 출력되는 시간 정보를 포함하는 제1 컨테이너와 상기 출력되는 적어도 하나의 데이터 패킷을 포함하는 제2 컨테이너를 생성하는 컨테이너 인캡슐레이터를 포함하며,
상기 제1 컨테이너는 제1 헤더와 제1 페이로드로 구성되고,
상기 제1 헤더는 상기 제1 컨테이너의 시작 포인트를 지시하기 위한 제1 시작 포인트 지시 정보와 상기 제1 컨테이너를 식별하기 위한 제1 컨테이너 식별 정보를 포함하고,
상기 제2 컨테이너는 제2 헤더와 제2 페이로드로 구성되고,
상기 제2 헤더는 상기 제2 컨테이너의 시작 포인트를 지시하기 위한 제2 시작 포인트 지시 정보와 상기 제2 컨테이너를 식별하기 위한 제2 컨테이너 식별 정보를 포함하는 것을 특징으로 하는 방송 신호 수신 장치. - 제 25 항에 있어서,
상기 제1 시작 포인트 지시 정보와 상기 제2 시작 포인트 지시 정보는 같은 값을 갖는 것을 특징으로 하는 방송 신호 수신 장치. - 제 25 항에 있어서,
상기 제1 헤더는 상기 제1 컨테이너 식별 정보를 포함하는 시간 모드 필드와 상기 시간 정보를 포함하는 시간 정보 필드를 포함하고,
상기 제2 헤더는 상기 제2 컨테이너 식별 정보를 포함하는 시간 모드 필드는 포함하지만 상기 시간 정보를 포함하는 시간 정보 필드는 포함하지 않는 것을 특징으로 하는 방송 신호 수신 장치. - 제 27 항에 있어서,
상기 제1 헤더에 포함된 시간 모드 필드는 상기 제1 컨테이너가 시간 정보 컨테이너인 것을 지시하기 위한 시간 플래그 필드와 상기 시간 정보 필드에 포함된 시간 정보의 정밀도(precision)을 지시하기 위한 시간 타입 필드를 포함하는 것을 특징으로 하는 방송 신호 수신 장치. - 제 27 항에 있어서,
상기 제2 헤더에 포함된 시간 모드 필드는 상기 제2 컨테이너가 데이터 컨테이너인 것을 지시하기 위한 시간 플래그 필드와 더미 데이터를 포함하는 시간 타입 필드를 포함하는 것을 특징으로 하는 방송 신호 수신 장치. - 제 25 항에 있어서,
상기 제1 헤더는 상기 L1 시그널링 데이터에 포함된 에러 존재를 지시하기 위한 제1 에러 지시 정보를 더 포함하고,
상기 제2 헤더는 상기 적어도 하나의 데이터 패킷에 포함된 에러 존재를 지시하기 위한 제2 에러 지시 정보를 더 포함하는 것을 특징으로 하는 방송 신호 수신 장치. - 제 25 항에 있어서,
상기 제2 헤더는 상기 적어도 하나의 데이터 패킷이 속한 PLP를 식별하기 위한 PLP 식별 정보와 상기 적어도 하나의 데이터 패킷의 길이를 식별하기 위한 길이 식별 정보를 더 포함하는 것을 특징으로 하는 방송 신호 수신 장치. - 제 25 항에 있어서,
상기 제1 페이로드는 디버깅을 위한 디버깅 정보를 포함하고,
상기 제2 페이로드는 상기 적어도 하나의 데이터 패킷을 포함하는 것을 특징으로 하는 방송 신호 수신 장치. - 제 25 항에 있어서,
컨테이너를 수신하고, 상기 수신된 컨테이너에 포함된 컨테이너 식별 정보를 기반으로 상기 수신된 컨테이너가 상기 제1 컨테이너인지 상기 제2 컨테이너인지를 식별하는 시스템 디코더를 더 포함하고,
상기 시스템 디코더는 상기 식별된 컨테이너가 상기 제1 컨테이너이면, 상기 식별된 컨테이너로부터 상기 시간 정보를 추출하고,
상기 시스템 디코더는 상기 식별된 컨테이너가 상기 제2 컨테이너이면, 상기 식별된 컨테이너로부터 상기 적어도 하나의 데이터 패킷을 추출하는 것을 특징으로 하는 방송 신호 수신 장치.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2017/002750 WO2018169100A1 (ko) | 2017-03-14 | 2017-03-14 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190122842A KR20190122842A (ko) | 2019-10-30 |
| KR102294612B1 true KR102294612B1 (ko) | 2021-08-27 |
Family
ID=63522226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197029719A KR102294612B1 (ko) | 2017-03-14 | 2017-03-14 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10708106B2 (ko) |
| KR (1) | KR102294612B1 (ko) |
| WO (1) | WO2018169100A1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102553322B1 (ko) * | 2015-04-20 | 2023-07-10 | 한국전자통신연구원 | 레이어드 디비전 멀티플렉싱을 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법 |
| WO2018216999A1 (ko) * | 2017-05-24 | 2018-11-29 | 한국전자통신연구원 | Miso 동작을 위한 게이트웨이 시그널링 방법 및 이를 위한 장치 |
| KR102465266B1 (ko) * | 2017-05-24 | 2022-11-11 | 한국전자통신연구원 | Miso 동작을 위한 게이트웨이 시그널링 방법 및 이를 위한 장치 |
| WO2018226028A1 (ko) * | 2017-06-07 | 2018-12-13 | 한국전자통신연구원 | 주파수/타이밍 옵셋을 위한 게이트웨이 시그널링 방법 및 이를 위한 장치 |
| KR20180133804A (ko) * | 2017-06-07 | 2018-12-17 | 한국전자통신연구원 | 주파수/타이밍 옵셋을 위한 게이트웨이 시그널링 방법 및 이를 위한 장치 |
| KR102557444B1 (ko) * | 2017-11-10 | 2023-07-20 | 한국전자통신연구원 | 인젝션 레벨 정보에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 이용하는 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법 |
| KR101967299B1 (ko) * | 2017-12-19 | 2019-04-09 | 엘지전자 주식회사 | 방송 신호를 수신하는 차량용 수신 장치 및 방송 신호를 수신하는 차량용 수신 방법 |
| JP2021118467A (ja) * | 2020-01-28 | 2021-08-10 | ソニーセミコンダクタソリューションズ株式会社 | 情報処理装置、情報処理方法、並びにプログラム |
| WO2021221189A1 (ko) * | 2020-04-28 | 2021-11-04 | 엘지전자 주식회사 | 신호 처리 장치 및 이를 구비하는 영상표시장치 |
| KR102658319B1 (ko) * | 2021-11-18 | 2024-04-18 | 한국전자통신연구원 | 계층 분할 다중화 기술과 다중 송수신 안테나 기술의 결합 정보를 시그널링하는 방송 신호 송신 방법 및 이를 이용한 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150372845A1 (en) | 2014-01-16 | 2015-12-24 | Sony Corporation | Data processing devices and data processing methods |
| WO2016195420A1 (ko) | 2015-06-04 | 2016-12-08 | 엘지전자(주) | 방송 신호 송수신 장치 및 방법 |
| US20170006355A1 (en) | 2015-06-30 | 2017-01-05 | Lg Electronics Inc. | Apparatus and method for sending and receiving broadcast signals |
| US20170013026A1 (en) | 2014-11-12 | 2017-01-12 | Lg Electronics Inc. | Broadcasting signal transmission device, broadcasting signal reception device, broadcasting signal transmission method, and broadcasting signal reception method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9769635B2 (en) * | 2010-11-23 | 2017-09-19 | Lg Electronics Inc. | Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, and broadcast signal transceiving method in broadcasting signal transmitting and receiving apparatuses |
| US20130034032A1 (en) * | 2011-08-05 | 2013-02-07 | Nokia Corporation | Accessing Service Guide Information in a Broadcast System |
| US10547884B2 (en) * | 2014-06-24 | 2020-01-28 | Samsung Electronics Co., Ltd. | Technique for transmitting and receiving system time information in broadcasting system |
| KR20160052313A (ko) * | 2014-11-04 | 2016-05-12 | 삼성전자주식회사 | 송신 장치, 수신 장치 및 그 신호 처리 방법 |
-
2017
- 2017-03-14 KR KR1020197029719A patent/KR102294612B1/ko active IP Right Grant
- 2017-03-14 WO PCT/KR2017/002750 patent/WO2018169100A1/ko active Application Filing
- 2017-03-14 US US16/493,352 patent/US10708106B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150372845A1 (en) | 2014-01-16 | 2015-12-24 | Sony Corporation | Data processing devices and data processing methods |
| US20170013026A1 (en) | 2014-11-12 | 2017-01-12 | Lg Electronics Inc. | Broadcasting signal transmission device, broadcasting signal reception device, broadcasting signal transmission method, and broadcasting signal reception method |
| WO2016195420A1 (ko) | 2015-06-04 | 2016-12-08 | 엘지전자(주) | 방송 신호 송수신 장치 및 방법 |
| US20170006355A1 (en) | 2015-06-30 | 2017-01-05 | Lg Electronics Inc. | Apparatus and method for sending and receiving broadcast signals |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190122842A (ko) | 2019-10-30 |
| WO2018169100A1 (ko) | 2018-09-20 |
| US20200136877A1 (en) | 2020-04-30 |
| US10708106B2 (en) | 2020-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102294612B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
| US11742986B2 (en) | Broadcast signal transmission device, broadcast signal reception device, broadcast signal transmission method, and broadcast signal reception method | |
| KR101964653B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
| CN113395136B (zh) | 用于处理广播信号的广播发送器、广播接收器和方法 | |
| KR101853051B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 | |
| JP6392463B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 | |
| KR102004274B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
| EP3039845B1 (en) | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals | |
| KR102024610B1 (ko) | 방송 신호 송수신 장치 및 방법 | |
| KR101984602B1 (ko) | 방송 신호 송수신 장치 및 방법 | |
| KR102024612B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
| JP6453460B2 (ja) | 放送信号受信装置及び放送信号受信方法 | |
| KR101889796B1 (ko) | 방송 신호 송수신 장치 및 방법 | |
| KR20160052313A (ko) | 송신 장치, 수신 장치 및 그 신호 처리 방법 | |
| TW201626731A (zh) | 發送及接收廣播信號的裝置及方法 | |
| US10938525B2 (en) | Device for transmitting broadcast signals, device for receiving broadcast signals, method for transmitting broadcast signals, and method for receiving broadcast signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |