KR102290007B1 - Gate driver including discharge circuit - Google Patents

Gate driver including discharge circuit Download PDF

Info

Publication number
KR102290007B1
KR102290007B1 KR1020190142513A KR20190142513A KR102290007B1 KR 102290007 B1 KR102290007 B1 KR 102290007B1 KR 1020190142513 A KR1020190142513 A KR 1020190142513A KR 20190142513 A KR20190142513 A KR 20190142513A KR 102290007 B1 KR102290007 B1 KR 102290007B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
switch
power semiconductor
capacitor
resistor
Prior art date
Application number
KR1020190142513A
Other languages
Korean (ko)
Other versions
KR20210056003A (en
Inventor
소재환
김래영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020190142513A priority Critical patent/KR102290007B1/en
Publication of KR20210056003A publication Critical patent/KR20210056003A/en
Application granted granted Critical
Publication of KR102290007B1 publication Critical patent/KR102290007B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Abstract

본 발명은 게이트 드라이버에 대한 것으로서, 보다 상세하게는 방전 회로가 포함된 게이트 드라이버에 대한 것이다. 본 발명의 일 실시 예에 따른 게이트 드라이버는, 제1 전원과 전력 반도체 소자를 연결하거나 연결 해제하는 제1 스위치, 제1 전원과 전력 반도체 소자의 연결에 따라 충전되고, 연결 초기 충전에 상응하는 전류를 전력 반도체 소자에 제공하는 커패시터 및 제1 전원과 전력 반도체 소자의 연결이 해제되면 커패시터에 충전된 전하를 방전시키기 위해 턴온되는 제2 스위치를 포함할 수 있다. 본 발명에 따른 게이트 드라이버는, 구비된 별도의 방전 회로를 통해 턴오프 동작 모드로 전환시 고속 충전 커패시터에 충전된 전하가 빠르게 방전될 수 있다. The present invention relates to a gate driver, and more particularly, to a gate driver including a discharge circuit. A gate driver according to an embodiment of the present invention is charged according to a first switch for connecting or disconnecting a first power source and a power semiconductor device, and a connection between the first power source and a power semiconductor device, and a current corresponding to the initial charging of the connection and a second switch turned on to discharge charges charged in the capacitor when the first power source and the power semiconductor device are disconnected from each other. In the gate driver according to the present invention, the charge charged in the fast charging capacitor can be rapidly discharged when the turn-off operation mode is switched to the turn-off operation mode through a separate discharging circuit provided therein.

Description

방전 회로가 포함된 게이트 드라이버{GATE DRIVER INCLUDING DISCHARGE CIRCUIT}Gate Driver with Discharge Circuit {GATE DRIVER INCLUDING DISCHARGE CIRCUIT}

본 발명은 게이트 드라이버에 대한 것으로서, 보다 상세하게는 방전 회로가 포함된 게이트 드라이버에 대한 것이다. The present invention relates to a gate driver, and more particularly, to a gate driver including a discharge circuit.

전력 변환 시스템, 가전 시스템 등 전력 반도체 소자의 스위칭을 통해서 구동되는 시스템은 높은 스위칭 주파수를 통해 고전력 밀도를 달성하고자 하는 전력 변환 기기를 포함한다. 이러한 전력 변환 기기는 고속 온/오프될 때 에너지의 변화가 크기 때문에 전력 변환 기기의 충격을 완화하기 위해 게이트 드라이버(Gate Driver)를 포함한다. A system driven through switching of a power semiconductor device, such as a power conversion system and a home appliance system, includes a power conversion device for achieving high power density through a high switching frequency. Such a power conversion device includes a gate driver in order to mitigate the impact of the power conversion device because the energy change is large when the power conversion device is turned on/off at high speed.

도 1은 종래의 전력 반도체 소자를 구동하기 위한 게이트 드라이버 회로를 예시한 도면이다. 1 is a diagram illustrating a gate driver circuit for driving a conventional power semiconductor device.

도 1을 참조하면, 게이트 드라이버 회로는 고속 충전 커패시터(103)를 가진 게이트 드라이버 회로부(100)를 포함할 수 있다. 게이트 드라이버 회로부(100)는 턴온(turn-on) 시 정상 상태 구동 전류를 전력 반도체 소자에 공급하기 위한 제1 저항(101), 턴온(turn-on) 시 초기 충전 전류를 제한하기 위한 제2 저항(102), 턴온(turn-on) 시 초기 충전 전류를 흘려주기 위한 고속 충전 커패시터(Cs)(103), 턴오프(turn-off) 시 전력 반도체 소자의 오프(off)를 위한 저항(104)을 포함한다. 제어 신호(Signal) 입력에 따라 동작하는 게이트 드라이버 IC(General Gate Driver IC)에 따라 게이트 드라이버 회로부(100)가 동작하는데, 게이트 드라이버 회로(100)의 동작은 아래와 같이 2가지 동작 모드로 나눠진다.Referring to FIG. 1 , the gate driver circuit may include a gate driver circuit unit 100 having a fast charging capacitor 103 . The gate driver circuit unit 100 includes a first resistor 101 for supplying a steady-state driving current to the power semiconductor device when turned on, and a second resistor for limiting an initial charging current when turned on. (102), a fast-charging capacitor (Cs) 103 for passing the initial charging current when turned on (turn-on), a resistor 104 for turning off the power semiconductor device when turning off (turn-off) includes The gate driver circuit unit 100 operates according to a gate driver IC (General Gate Driver IC) that operates according to a control signal input. The operation of the gate driver circuit 100 is divided into two operation modes as follows.

먼저 턴온(Turn-on) 동작 모드 시, 과도 상황에서 전력 반도체 소자의 빠른 온(ON)을 위해 고속 충전 커패시터(Cs)(103)와 제2 저항(102)을 통해 피크(peak)값이 제한된 전류가 전력 반도체 소자에 주입될 수 있다. 정상 상태 상황에서 고속 충전 커패시터(Cs)(103)를 통한 과도 전류 경로(path)는 끊어질 수 있으며, 전력 반도체 소자에 인가되는 전압(Vgs)은 전력 반도체 소자(Dp)의 도통에 의한 도통 전압(Vclamp)에 상응할 수 있다. 따라서 고속 충전 커패시터(Cs)(103)에는 일정한 전압(VCC-Vclamp)이 충전될 수 있다. 또한 정상 상태 구동 전류가 정상 상태 저항(101)을 통해 전력 반도체 소자에 주입되는 것으로 동작이 이어진다.First, in the turn-on operation mode, the peak value is limited through the fast charging capacitor (Cs) 103 and the second resistor 102 for fast ON of the power semiconductor device in a transient situation. A current may be injected into the power semiconductor device. In a steady state situation, the transient current path through the fast charging capacitor (Cs) 103 may be cut off, and the voltage Vgs applied to the power semiconductor device is the conduction voltage due to the conduction of the power semiconductor device Dp. (Vclamp). Accordingly, a constant voltage (VCC-Vclamp) may be charged in the fast charging capacitor (Cs) 103 . In addition, the operation continues with the steady-state driving current being injected into the power semiconductor device through the steady-state resistor 101 .

이후, 턴오프(Turn-off) 동작 모드 시, 고속 충전 커패시터(Cs)(103)의 충전 전압은 제1 저항(101)과 제2 저항(102)을 통해 방전될 수 있고, 전력 반도체 소자에 인가되는 전압(Vgs)은 VDD에 상응할 수 있다. Thereafter, in the turn-off operation mode, the charging voltage of the fast charging capacitor (Cs) 103 may be discharged through the first resistor 101 and the second resistor 102 , and may be applied to the power semiconductor device. The applied voltage Vgs may correspond to VDD.

도 1의 예시에서, 높은 VCC가 사용될 경우, 전력 반도체 소자의 턴온 구간 동안 고속 충전 커패시터(Cs)(103)에 충전된 전압(VCC-Vclamp)이 전력 반도체 소자의 턴오프 동작 모드 시 VDD값에 음의 방향으로 추가되어 나타날 수 있다. 이로 인해 전력 반도체 소자에 인가되는 전압(Vgs)이 VDD-(VCC-Vclamp)로 변경될 수 있고, 변경된 전압이 전력 반도체 소자의 구동 전압 범위를 벗어나면 전력반도체 소자의 소손(燒損)으로 이어질 수 있다. In the example of FIG. 1 , when a high VCC is used, the voltage (VCC-Vclamp) charged in the fast charging capacitor (Cs) 103 during the turn-on period of the power semiconductor device is VDD value in the turn-off operation mode of the power semiconductor device. It can be added in a negative direction. Due to this, the voltage (Vgs) applied to the power semiconductor device may be changed to VDD-(VCC-Vclamp), and if the changed voltage is out of the driving voltage range of the power semiconductor device, it will lead to burnout of the power semiconductor device. can

이러한 문제점을 방지하기 위해서 고속 충전 커패시터(Cs)(103)에 추가적인 C를 결합하는 것에 의해서 Cs의 방전을 촉진할 수 있으나 이는 전력 반도체 소자의 턴온 동작 모드에서 스위칭 속도를 저해하는 요소로 나타날 수 있다. In order to prevent this problem, the discharge of Cs may be promoted by coupling additional C to the fast charging capacitor (Cs) 103, but this may appear as a factor inhibiting the switching speed in the turn-on operation mode of the power semiconductor device. .

또한 낮은 VCC 사용을 통해 전력 반도체 소자의 턴오프 동작 모드에서 전력 반도체 소자에 인가되는 전압(Vgs)에 인가되는 전압(VDD-(VCC-Vclamp))의 크기가 전력 반도체 소자의 구동 범위 내에 있도록 하더라도, 높은 저항값의 제1 저항(101)으로 인해서 고속 충전 커패시터 (Cs)(103)의 방전에 오랜 시간이 요구될 수 있다. 이는 전력 스위칭 소자의 다음 턴온(turn-on) 시에 전력 반도체 소자에 인가되는 전압(Vgs)의 슬루 레이트(slew rate)를 저해하여 정상적인 스위칭을 방해할 수 있다. In addition, even if the magnitude of the voltage (VDD-(VCC-Vclamp)) applied to the voltage (Vgs) applied to the power semiconductor device in the turn-off operation mode of the power semiconductor device is within the driving range of the power semiconductor device through the use of low VCC , a long time may be required for discharging of the fast charging capacitor (Cs) 103 due to the high resistance value of the first resistor 101 . This may interfere with normal switching by inhibiting the slew rate of the voltage Vgs applied to the power semiconductor device during the next turn-on of the power switching device.

한편, 상기 정상적인 스위칭 방해 문제를 극복하기 위해 고속 충전 커패시터 (Cs)(103)의 방전 시간을 충분히 확보한다면 높은 스위칭 주파수를 적용할 수 없게 된다. On the other hand, if the discharge time of the fast charging capacitor (Cs) 103 is sufficiently secured in order to overcome the normal switching disturbance problem, a high switching frequency cannot be applied.

따라서 전력 반도체 소자의 고속 스위칭을 위해서는 턴오프 동작 모드로 전환시 고속 충전 커패시터(Cs)(103)의 빠른 방전이 요구된다. Therefore, for high-speed switching of the power semiconductor device, fast discharging of the fast charging capacitor (Cs) 103 is required when switching to the turn-off operation mode.

턴오프 동작 모드로 전환시 고속 충전 커패시터에 충전된 전하가 빠르게 방전될 수 있는 게이트 드라이버를 제공하고자 한다. An object of the present invention is to provide a gate driver capable of rapidly discharging charges charged in a fast-charging capacitor when switching to a turn-off operation mode.

본 발명의 일 실시 예에 따른 게이트 드라이버는, 제1 전원과 전력 반도체 소자를 연결하거나 연결 해제하는 제1 스위치; 상기 제1 전원과 상기 전력 반도체 소자의 연결에 따라 충전되고, 상기 연결 초기 충전에 상응하는 전류를 상기 전력 반도체 소자에 제공하는 커패시터; 및 상기 제1 전원과 상기 전력 반도체 소자의 연결이 해제되면 상기 커패시터에 충전된 전하를 방전시키기 위해 턴온되는 제2 스위치;를 포함할 수 있다. A gate driver according to an embodiment of the present invention includes a first switch for connecting or disconnecting a first power source and a power semiconductor device; a capacitor charged according to the connection between the first power source and the power semiconductor device, the capacitor providing a current corresponding to the initial charging of the connection to the power semiconductor device; and a second switch turned on to discharge charges charged in the capacitor when the first power source and the power semiconductor device are disconnected.

실시예에 따라, 상기 게이트 드라이버는, 상기 제2 스위치의 턴온에 따라 상기 커패시터의 전하를 방전시키는 방전저항;을 더 포함할 수 있다.In some embodiments, the gate driver may further include a discharge resistor configured to discharge the charge of the capacitor according to a turn-on of the second switch.

실시예에 따라, 상기 제2 스위치는, 내부저항을 포함하는 NMOS(N-channel　MOS)로 형성되고, 상기 제2 스위치의 턴온에 따라 상기 내부저항이 상기 커패시터의 전하를 방전시킬 수 있다. In some embodiments, the second switch may be formed of an N-channel MOS (NMOS) including an internal resistance, and the internal resistance may discharge the charge of the capacitor according to the turn-on of the second switch.

실시예에 따라, 상기 게이트 드라이버는, 상기 제1 스위치와 연결되고, 상기 제1 전원과 상기 전력 반도체 소자가 연결되면, 상기 제1 전원에 의한 정상 상태 구동 전류를 상기 전력 반도체 소자에 공급하기 위한 제1 저항;을 더 포함하되, 상기 제1 저항은 상기 제2 스위치의 턴온 시점에서 상기 커패시터의 전하를 방전시킬 수 있다. According to an embodiment, the gate driver is connected to the first switch, and when the first power source and the power semiconductor device are connected, the gate driver is configured to supply a steady state driving current by the first power source to the power semiconductor device. A first resistor may be further included, wherein the first resistor may discharge the charge of the capacitor when the second switch is turned on.

실시예에 따라, 상기 게이트 드라이버는, 상기 제1 스위치와 연결되고, 상기 제1 전원과 상기 전력 반도체 소자가 연결되면, 초기 충전 전류를 제한하기 위한 제2 저항;을 더 포함하되, 상기 제2 저항은 상기 제2 스위치의 턴온 시점에서 상기 커패시터의 전하를 방전시킬 수 있다. According to an embodiment, the gate driver may further include a second resistor connected to the first switch and configured to limit an initial charging current when the first power source and the power semiconductor device are connected. The resistor may discharge the charge of the capacitor when the second switch is turned on.

실시예에 따라, 상기 제2 스위치는, NMOS(N-channel　MOS)로 형성되되, 상기 NMOS의 드레인(Drain)은 상기 방전저항에 직렬 연결되고, 상기 NMOS의 소스(Source)는 상기 전력 반도체 소자와 연결되고, 상기 NMOS의 게이트(Gate)는 게이트 저항과 연결되며, 상기 게이트 저항은 그라운드(GND)와 연결될 수 있다. According to an embodiment, the second switch is formed of an N-channel MOS (NMOS), a drain of the NMOS is connected in series to the discharge resistor, and a source of the NMOS is the power semiconductor device. may be connected to, a gate of the NMOS may be connected to a gate resistor, and the gate resistor may be connected to a ground GND.

실시예에 따라, 상기 방전저항의 일단에 상응하는 노드는 상기 제2 스위치에 연결되고, 상기 방전저항의 타단에 상응하는 노드는 상기 커패시터 및 상기 제2 저항과 연결될 수 있다. In some embodiments, a node corresponding to one end of the discharge resistor may be connected to the second switch, and a node corresponding to the other end of the discharge resistor may be connected to the capacitor and the second resistor.

실시예에 따라, 상기 게이트 드라이버는, 제2 전원과 상기 전력 반도체 소자를 연결하거나 연결 해제하되, 상기 제1 스위치와 교차적으로 동작하는 제2 스위치;를 더 포함할 수 있다. According to an embodiment, the gate driver may further include a second switch that connects or disconnects a second power source and the power semiconductor device, but operates to cross the first switch.

실시예에 따라, 상기 게이트 드라이버는, 상기 제2 스위치와 연결되고, 상기 제2 전원에 의한 전류를 상기 전력 반도체 소자에 공급하기 위한 제3 저항;을 더 포함하되, 상기 방전저항의 일단에 상응하는 노드는 상기 제2 스위치에 연결되고, 상기 방전저항의 타단에 상응하는 노드는 상기 커패시터 및 상기 제3 저항과 연결될 수 있다. According to an embodiment, the gate driver may further include a third resistor connected to the second switch and configured to supply a current by the second power to the power semiconductor device, but corresponding to one end of the discharge resistor. A node may be connected to the second switch, and a node corresponding to the other end of the discharge resistor may be connected to the capacitor and the third resistor.

본 발명에 따른 게이트 드라이버는, 구비된 별도의 방전 회로를 통해 턴오프 동작 모드로 전환시 고속 충전 커패시터에 충전된 전하가 빠르게 방전될 수 있다. In the gate driver according to the present invention, the charge charged in the fast charging capacitor can be rapidly discharged when the turn-off operation mode is switched to the turn-off operation mode through a separate discharging circuit provided therein.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 전력 반도체 소자를 구동하기 위한 게이트 드라이버 회로를 예시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 전력 반도체 소자 구동 시스템에 대한 블록 구성도이다.
도 3은 본 발명의 일 실시예에 따른 전력 반도체 소자 구동 시스템에 대한 회로도이다.
도 4는 본 발명의 일 실시예에 따른 전력 반도체 소자 구동 시스템의 턴온 동작 모드 시의 회로도이다.
도 5는 본 발명의 일 실시예에 따른 전력 반도체 소자 구동 시스템의 턴오프 동작 모드 시의 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 전력 반도체 소자 구동 시스템에 대한 회로도이다.
도 7은 본 발명의 다른 실시예에 따른 전력 반도체 소자 구동 시스템의 턴온 동작 모드 시의 회로도이다.
도 8은 본 발명의 다른 실시예에 따른 전력 반도체 소자 구동 시스템의 턴오프 동작 모드 시의 회로도이다. In order to more fully understand the drawings recited in the Detailed Description of the Invention, a brief description of each drawing is provided.
1 is a diagram illustrating a gate driver circuit for driving a conventional power semiconductor device.
2 is a block diagram of a power semiconductor device driving system according to an embodiment of the present invention.
3 is a circuit diagram of a power semiconductor device driving system according to an embodiment of the present invention.
4 is a circuit diagram in a turn-on operation mode of a power semiconductor device driving system according to an embodiment of the present invention.
5 is a circuit diagram in a turn-off operation mode of a power semiconductor device driving system according to an embodiment of the present invention.
6 is a circuit diagram of a power semiconductor device driving system according to another embodiment of the present invention.
7 is a circuit diagram in a turn-on operation mode of a power semiconductor device driving system according to another embodiment of the present invention.
8 is a circuit diagram in a turn-off operation mode of a power semiconductor device driving system according to another embodiment of the present invention.

본 발명의 기술적 사상에 따른 예시적인 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다.Exemplary embodiments according to the technical spirit of the present invention are provided to more completely explain the technical spirit of the present invention to those of ordinary skill in the art, and the following embodiments are modified in various other forms may be, and the scope of the technical spirit of the present invention is not limited to the following embodiments. Rather, these embodiments are provided so as to more fully and complete the present disclosure and to fully convey the technical spirit of the present invention to those skilled in the art.

본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 기술적 사상의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들면, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.Although the terms first, second, etc. are used herein to describe various members, regions, layers, regions, and/or components, these members, parts, regions, layers, regions, and/or components refer to these terms. It is obvious that it should not be limited by These terms do not imply a specific order, upper and lower, or superiority, and are used only to distinguish one member, region, region, or component from another member, region, region, or component. Accordingly, the first member, region, region, or component to be described below may refer to the second member, region, region, or component without departing from the teachings of the present invention. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명의 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것이다.Unless defined otherwise, all terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which the concept of the present invention belongs, including technical and scientific terms. Also, commonly used terms as defined in the dictionary should be construed as having a meaning consistent with what they mean in the context of the relevant technology, and unless explicitly defined herein, in an overly formal sense. shall not be interpreted.

여기에서 사용된 '및/또는' 용어는 언급된 부재들의 각각 및 하나 이상의 모든 조합을 포함한다.As used herein, the term 'and/or' includes each and every combination of one or more of the recited elements.

이하에서는 첨부한 도면들을 참조하여 본 발명의 기술적 사상에 의한 실시예들에 대해 상세히 설명한다.Hereinafter, embodiments according to the technical spirit of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 전력 반도체 소자 구동 시스템에 대한 블록 구성도이다. 2 is a block diagram of a power semiconductor device driving system according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 전력 반도체 소자 구동 시스템은 전원(110), 게이트 드라이버(120) 및 전력 반도체 소자(130)를 포함할 수 있다. Referring to FIG. 2 , a system for driving a power semiconductor device according to an embodiment of the present invention may include a power source 110 , a gate driver 120 , and a power semiconductor device 130 .

전원(110)은 전력 반도체 소자(130)의 구동을 위한 전력을 공급할 수 있다. 전원(110)은 상이한 두 개의 전력원을 포함할 수 있으며, 콘트롤러(미도시)의 제어 신호에 따라 전력 반도체 소자(130)에 각각 연결될 수 있다. 이에 의해 전력 반도체 소자(130)는 스위칭 동작을 수행할 수 있다. The power source 110 may supply power for driving the power semiconductor device 130 . The power source 110 may include two different power sources, and may be respectively connected to the power semiconductor device 130 according to a control signal of a controller (not shown). Accordingly, the power semiconductor device 130 may perform a switching operation.

게이트 드라이버(120)는 전력 반도체 소자(130)에 상이한 전력원이 반복적으로 스위칭될 때의 충격을 완화할 수 있다. 예를 들어, 게이트 드라이버(120)는 구비된 커패시터를 통해 전원(110)의 전력을 전력 반도체 소자(130)에 제공할 수 있다. 따라서, 전력 반도체 소자(130)는 전원(110)의 제1 전력원과 제2 전력원이 고속으로 스위칭되더라도 충격을 받지 않을 수 있다. The gate driver 120 may mitigate an impact when different power sources are repeatedly switched to the power semiconductor device 130 . For example, the gate driver 120 may provide the power of the power source 110 to the power semiconductor device 130 through the provided capacitor. Accordingly, the power semiconductor device 130 may not receive a shock even if the first power source and the second power source of the power source 110 are switched at high speed.

전력 반도체 소자(Power semiconductor device)(130)는 전력 장치용　반도체 소자로서, 전력의 변환이나 제어용으로 활용될 수 있는 소자일 수 있다. 전력 반도체 소자(130)는 정류 다이오드,　전력 MOSFET,　절연 게이트 양극성 트랜지스터　(IGBT),　사이리스터,　트라이액　(triac) 등과 같은 소자일 수 있다. The power semiconductor device 130 is a semiconductor device for a power device, and may be a device that can be used for power conversion or control. The power semiconductor device 130 may be a device such as a rectifier diode, a power MOSFET, an insulated gate bipolar transistor (IGBT), a thyristor, a triac, or the like.

이하, 본 발명의 일 실시예에 따른 게이트 드라이버(120)의 동작에 대해 보다 구체적으로 설명한다. Hereinafter, the operation of the gate driver 120 according to an embodiment of the present invention will be described in more detail.

도 3은 본 발명의 일 실시예에 따른 전력 반도체 소자 구동 시스템에 대한 회로도이다. 3 is a circuit diagram of a power semiconductor device driving system according to an embodiment of the present invention.

도 3을 참조하면, 전원(110)은 2개의 서로 상이한 전력원을 포함할 수 있다. 즉 전원(110)은 제1 전압원(Vcc)(210) 및 제2 전압원(Vdd)(220)를 포함할 수 있다. Referring to FIG. 3 , the power source 110 may include two different power sources. That is, the power source 110 may include a first voltage source (Vcc) 210 and a second voltage source (Vdd) 220 .

게이트 드라이버(120)는 제1 전압원(210)을 전력 반도체 소자(130)와 연결하기 위한 제1 스위치(230), 제2 전압원(220)을 전력 반도체 소자(130)와 연결하기 위한 제3 스위치(240)를 포함할 수 있다(제2 스위치(267)에 대해서는 후술할 것임). 제1 스위치(230)와 제3 스위치(240)는 콘트롤러(미도시)의 제어신호에 의해 교차적으로 동작될 수 있다. 즉, 제1 스위치(230)와 제3 스위치(240)는 콘트롤러(미도시)의 제어신호에 의해 동시에 온(On) 상태로 유지될 수 없고, 둘 중 어느 하나의 스위치만 온 상태로 유지될 수 있다. 따라서, 제1 전압원(210)과 제2 전압원(220)은 동시에 전력 반도체 소자(130)와 연결될 수 없다. The gate driver 120 includes a first switch 230 for connecting the first voltage source 210 to the power semiconductor device 130 , and a third switch for connecting the second voltage source 220 to the power semiconductor device 130 . 240 may be included ( the second switch 267 will be described later ). The first switch 230 and the third switch 240 may be alternately operated by a control signal of a controller (not shown). That is, the first switch 230 and the third switch 240 cannot be maintained in an on state at the same time by a control signal of a controller (not shown), and only one of the two switches can be maintained in an on state. can Accordingly, the first voltage source 210 and the second voltage source 220 cannot be simultaneously connected to the power semiconductor device 130 .

또한, 게이트 드라이버(120)는 제1 전압원(210)이 연결된 상태(이하, '턴온(turn-on) 상태'라 칭함)에서 정상 상태 구동 전류를 전력 반도체 소자에 공급하기 위한 제1 저항(250), 턴온(turn-on) 상태 직후 전력 반도체 소자(130)에 제공되는 초기 전류를 제한하기 위한 제2 저항(255), 턴온(turn-on) 상태 직후 초기 충전 전류를 전력 반도체 소자(130)로 제공할 수 있는 제1 커패시터(260) 및 제2 전압원(220)이 연결된 상태(이하, '턴오프(turn-off) 상태'라 칭함)에서 전력 반도체 소자의 오프(off)를 위한 제3 저항(257)을 포함한다. In addition, the gate driver 120 includes a first resistor 250 for supplying a steady state driving current to the power semiconductor device in a state in which the first voltage source 210 is connected (hereinafter, referred to as a 'turn-on state'). ), a second resistor 255 for limiting the initial current provided to the power semiconductor device 130 immediately after the turn-on state, and the initial charging current immediately after the turn-on state to the power semiconductor device 130 A third for turning off the power semiconductor device in a state in which the first capacitor 260 and the second voltage source 220, which can be provided as a resistor 257 .

특히, 본 발명의 일 실시예에 따른 게이트 드라이버(120)는 턴오프 상태에서 제1 커패시터(260)의 전하를 고속으로 방전시키기 위한 방전저항(265) 및 제3 스위치(240)와 연동하여 턴온되는 제2 스위치(267)을 더 포함할 수 있다. 제2 스위치(267)는 제3 스위치(240)와 동시에 온(on)/오프(off)될 수 있다. 다른 표현으로, 제2 스위치(267)는 제1 스위치(230)와 교차로 동작될 수 있다. 즉, 제1 스위치(230)가 온(on)되면, 제2 스위치(267)는 오프(off)될 수 있고, 제1 스위치(230)가 오프(off)되면, 제2 스위치(267)는 온(on)될 수 있다. In particular, the gate driver 120 according to an embodiment of the present invention is turned on in conjunction with the discharge resistor 265 and the third switch 240 for rapidly discharging the charge of the first capacitor 260 in the turned-off state. A second switch 267 may be further included. The second switch 267 may be turned on/off simultaneously with the third switch 240 . In other words, the second switch 267 may be operated alternately with the first switch 230 . That is, when the first switch 230 is on, the second switch 267 may be off, and when the first switch 230 is off, the second switch 267 is can be turned on.

한편, 도 3에서 전력 반도체 소자(130)는 제2 커패시터(270)와 다이오드(280)를 포함하는 것으로 도시하였으나, 이는 전력 반도체 소자(130)임을 나타내기 위한 것에 불과하다. 따라서, 본 발명의 실시예들에 따른 전력 반도체 소자(130)의 구성은 도 3에 도시된 구성에 한정되지 않는다. Meanwhile, in FIG. 3 , the power semiconductor device 130 is illustrated as including the second capacitor 270 and the diode 280 , but this is only to indicate the power semiconductor device 130 . Accordingly, the configuration of the power semiconductor device 130 according to embodiments of the present invention is not limited to the configuration shown in FIG. 3 .

본 발명의 일 실시예에 따른 게이트 드라이버(120)는 콘트롤러(미도시)의 제어신호에 따라 턴온 상태 또는 턴오프 상태로 동작될 수 있다. 이하, 도 4 및 도 5를 참조하여, 도 3의 실시예 따른 전력 반도체 소자 구동 시스템의 턴온 상태에서의 동작 및 턴오프 상태에서의 동작에 대해 보다 구체적으로 설명한다. The gate driver 120 according to an embodiment of the present invention may be operated in a turn-on state or a turn-off state according to a control signal from a controller (not shown). Hereinafter, an operation in a turn-on state and an operation in a turn-off state of the power semiconductor device driving system according to the embodiment of FIG. 3 will be described in more detail with reference to FIGS. 4 and 5 .

도 4는 본 발명의 일 실시예에 따른 전력 반도체 소자 구동 시스템의 턴온 동작 모드 시의 회로도이다. 4 is a circuit diagram in a turn-on operation mode of a power semiconductor device driving system according to an embodiment of the present invention.

도 4를 참조하면, 게이트 드라이버(120)는 턴온 동작 모드 상태에서, 제1 스위치(230)가 온(ON)되어(제3 스위치(240)는 오프(OFF) 상태임) 제1 전압원(210)이 전력 반도체 소자(130)에 연결되도록 할 수 있다. 턴온 동작 모드 상태에서, 전력 반도체 소자(130)가 턴온 상태를 유지하기 위한 전류는 제1 저항(250)을 통해 전력 반도체 소자(130)로 흐르게 되고, 전력 반도체 소자(130)가 빠르게 턴온하기 위해 필요한 과도 전류는 제2 저항(255) 및 제1 커패시터(260)를 통해 흐르게 된다. Referring to FIG. 4 , in the gate driver 120 in the turn-on operation mode, the first switch 230 is turned on (the third switch 240 is in the OFF state) and the first voltage source 210 ) may be connected to the power semiconductor device 130 . In the turn-on operation mode, the current for maintaining the turned-on state of the power semiconductor device 130 flows to the power semiconductor device 130 through the first resistor 250, and the power semiconductor device 130 rapidly turns on. The necessary transient current flows through the second resistor 255 and the first capacitor 260 .

이때 전력 반도체 소자(130)에 인가되는 전압(즉, 제2 커패시터(270)에 인가되는 전압(Vgs))은 전력 반도체 소자(280)의 도통 전압으로 인해 Vclamp가 될 수 있다. 또한, 제1 커패시터(260)에는 제1 전압에서 Vclamp를 뺀 전압(즉, Vcc-Vclamp)이 충전될 수 있다. At this time, the voltage applied to the power semiconductor device 130 (ie, the voltage Vgs applied to the second capacitor 270 ) may become Vclamp due to the conduction voltage of the power semiconductor device 280 . Also, a voltage obtained by subtracting Vclamp from the first voltage (ie, Vcc-Vclamp) may be charged in the first capacitor 260 .

턴온 동작 모드 상태에서, 제2 스위치(267)는 오프(off) 상태일 수 있다. In the turn-on operation mode state, the second switch 267 may be in an off state.

도 5는 본 발명의 일 실시예에 따른 전력 반도체 소자 구동 시스템의 턴오프 동작 모드 시의 회로도이다. 5 is a circuit diagram in a turn-off operation mode of a power semiconductor device driving system according to an embodiment of the present invention.

도 5를 참조하면, 게이트 드라이버(120)는 턴오프 동작 모드 상태에서, 제3 스위치(240)가 온(ON)되어(제1 스위치(230)는 (OFF) 상태임) 제2 전압원(220)이 전력 반도체 소자(130)에 연결되도록 할 수 있다. 턴오프 동작 모드 상태에서, 전력 반도체 소자(130)의 내부 제2 커패시터(270)에 충전되었던 전하량이 제3 저항(257)을 통해 방전될 수 있고, 제2 커패시터(270)에는 제2 전압원(220)(VDD)에 상응하는 전압이 인가될 수 있다.Referring to FIG. 5 , in the gate driver 120 in the turn-off operation mode, the third switch 240 is on (the first switch 230 is in the (OFF) state) and the second voltage source 220 ) may be connected to the power semiconductor device 130 . In the turn-off operation mode state, the amount of charge charged in the internal second capacitor 270 of the power semiconductor device 130 may be discharged through the third resistor 257, and the second voltage source ( 220) (VDD) may be applied.

이와 동시에, 제2 스위치(267)는 온(ON)되어 제1 커패시터(260)에 충전되어 있던 전압(즉, Vcc-Vclamp)이 방전저항(265)에 의해 방전될 수 있다. 또한, 제1 커패시터(260)에 충전되어 있던 전압(즉, Vcc-Vclamp)은 제2 스위치(267)의 온(ON)에 따라 제1 저항(250) 및 제2 저항(255)에 의해 방전될 수도 있다. At the same time, the second switch 267 is turned on so that the voltage (ie, Vcc-Vclamp) charged in the first capacitor 260 may be discharged by the discharge resistor 265 . In addition, the voltage (ie, Vcc-Vclamp) charged in the first capacitor 260 is discharged by the first resistor 250 and the second resistor 255 according to the ON of the second switch 267 . could be

즉, 제2 스위치(267)가 온(ON)되면 제1 커패시터(260)에 충전되어 있던 전압(즉, Vcc-Vclamp)은 제1 저항(250), 제2 저항(255) 및 방전저항(265)에 의해 방전될 수 있다. 이때 제1 저항(250)과 제2 저항(255)이 동일 루프(LOOP)에 형성될 수 있고, 방전저항(265)는 제1 저항(255) 및 제2 저항(255)과는 다른 루크(LOOP)에 형성될 수 있다. That is, when the second switch 267 is turned on, the voltage charged in the first capacitor 260 (ie, Vcc-Vclamp) is the first resistor 250 , the second resistor 255 , and the discharge resistor ( 265) can be discharged. In this case, the first resistor 250 and the second resistor 255 may be formed in the same loop LOOP, and the discharge resistor 265 may have a different loop from the first resistor 255 and the second resistor 255. LOOP) may be formed.

도 5의 예시에서는 제2 스위치(267)가 NMOS(N-channel　MOS)로 구현된 경우가 예시된다. 도 5에서, NMOS(267)의 게이트(G)와 소스(S)에 (-)제2 전압원(-VDD[V])에 상응하는 전압이 인가되면 NMOS(267)가 온(ON) 되고, 이를 통해 제1 커패시터(267)에 충전되어 있던 전압이 방전저항(265), NMOS(267)의 드레인-소스 및 게이트 저항(410)을 통해서 방전될 수 있다. 이후 NMOS(267)의 게이트(G)와 소스(S)에 (+)제1 전압원(Vcc[V])에 상응하는 전압이 인가되면 NMOS(267)가 오프(OFF)되고, 이를 통해 제1 커패시터(267)가 재충전될 수 있다. 즉, 제2 스위치(267)가 NMOS(N-channel　MOS)로 구현된 경우 제2 스위치(267)를 온/오프를 제어하기 위한 별도의 제어신호(예를 들어, PWM 신호)가 불필요할 수 있음은 자명하다. 즉, 제1 스위치(230) 및 제3 스위치(240)가 번갈아가면서 온(ON)됨에 따라 NMOS인 제2 스위치(267)의 게이트(G)와 소스(S)에 상이한 극성의 전압이 번갈아 인가될 수 있으므로, 제2 스위치(267)를 온/오프를 제어하기 위한 별도의 제어신호가 불필요할 수 있는 것이다. In the example of FIG. 5 , a case in which the second switch 267 is implemented as an N-channel MOS (NMOS) is exemplified. 5, when a voltage corresponding to the (-) second voltage source (-VDD[V]) is applied to the gate (G) and the source (S) of the NMOS 267, the NMOS 267 is turned on, Through this, the voltage charged in the first capacitor 267 may be discharged through the discharge resistor 265 and the drain-source and gate resistor 410 of the NMOS 267 . After that, when a voltage corresponding to the (+) first voltage source Vcc[V] is applied to the gate G and the source S of the NMOS 267, the NMOS 267 is turned OFF, and through this, the first Capacitor 267 may be recharged. That is, when the second switch 267 is implemented as an N-channel MOS (NMOS), a separate control signal (eg, a PWM signal) for controlling the on/off of the second switch 267 may be unnecessary. It is self-evident that That is, as the first switch 230 and the third switch 240 are alternately turned on, voltages of different polarities are alternately applied to the gate G and the source S of the second switch 267, which is an NMOS. Therefore, a separate control signal for controlling the on/off of the second switch 267 may be unnecessary.

도 3 내지 도 5를 참조하여 상술한 바와 같이, 본 발명의 일 실시예에 따른 게이트 드라이버(120)는 내부에 포함된 제1 커패시터(260)에 충전된 전압을 제1 저항(250) 및 제2 저항(255)을 통해 방전시킬 뿐 아니라, 별도의 루프를 통한 방전저항(265)을 통해서도 방전시키므로 고속으로 제1 커패시터(260)를 방전시킬 수 있다. As described above with reference to FIGS. 3 to 5 , the gate driver 120 according to an embodiment of the present invention applies the voltage charged in the first capacitor 260 included therein to the first resistor 250 and the second resistor 250 . The first capacitor 260 can be discharged at high speed because it is discharged not only through the second resistor 255 but also through the discharge resistor 265 through a separate loop.

이하, 도 6 내지 도 8을 참조하여 본 발명의 다른 실시예에 따른 전력 반도체 소자 구동 시스템에 대하여 설명한다. Hereinafter, a power semiconductor device driving system according to another embodiment of the present invention will be described with reference to FIGS. 6 to 8 .

도 6은 본 발명의 다른 실시예에 따른 전력 반도체 소자 구동 시스템에 대한 회로도이다. 6 is a circuit diagram of a power semiconductor device driving system according to another embodiment of the present invention.

도 6의 실시예와 도 3의 실시예를 비교하면, 제1 커패시터(260, 550)와 제2 저항(255, 545) 사이 노드(600)가 제3 저항(257, 547)의 일측에 연결되어 있는지 여부가 상이할 뿐이다. 도 3의 실시예에서 그 노드(600)에 상응하는 부분은 제3 저항(257)의 일측에 연결되어 있지 않은 반면, 도 6의 실시예에서 그 노드(600)는 제3 저항(547)의 일측에 연결되어 있다. Comparing the embodiment of FIG. 6 and the embodiment of FIG. 3 , a node 600 between the first capacitors 260 and 550 and the second resistors 255 and 545 is connected to one side of the third resistors 257 and 547 . It just depends on whether or not it's done. In the embodiment of FIG. 3 , the portion corresponding to the node 600 is not connected to one side of the third resistor 257 , whereas in the embodiment of FIG. 6 , the node 600 is connected to the third resistor 547 . connected to one side.

이하, 도 7 및 도 8을 참조하여 본 발명의 다른 실시예에 따른 전력 반도체 소자 구동 시스템의 턴온 상태에서의 동작 및 턴오프 상태에서의 동작에 대해 구체적으로 설명한다. Hereinafter, an operation in a turn-on state and an operation in a turn-off state of the power semiconductor device driving system according to another embodiment of the present invention will be described in detail with reference to FIGS. 7 and 8 .

도 7은 본 발명의 다른 실시예에 따른 전력 반도체 소자 구동 시스템의 턴온 동작 모드 시의 회로도이다. 7 is a circuit diagram in a turn-on operation mode of a power semiconductor device driving system according to another embodiment of the present invention.

도 7을 참조하면, 본 발명의 다른 실시예에 따른 전력 반도체 소자 구동 시스템의 턴온 동작 모드 시의 회로도는 도 4의 예시에 따른 회로도와 동일하다. 즉, 본 발명의 다른 실시예에 따른 전력 반도체 소자 구동 시스템의 턴온 동작 모드는 본 발명의 일 실시예(도 4 참조)에 따른 전력 반도체 소자 구동 시스템의 턴온 동작 모드와 동일하다. 따라서, 제1 커패시터(550)에는 제1 전압에서 Vclamp를 뺀 전압(즉, Vcc-Vclamp)이 충전될 수 있다. Referring to FIG. 7 , a circuit diagram in a turn-on operation mode of a power semiconductor device driving system according to another embodiment of the present invention is the same as the circuit diagram according to the example of FIG. 4 . That is, the turn-on operation mode of the power semiconductor device driving system according to another embodiment of the present invention is the same as the turn-on operation mode of the power semiconductor device driving system according to the embodiment (see FIG. 4 ) of the present invention. Accordingly, a voltage obtained by subtracting Vclamp from the first voltage (ie, Vcc-Vclamp) may be charged in the first capacitor 550 .

도 8은 본 발명의 다른 실시예에 따른 전력 반도체 소자 구동 시스템의 턴오프 동작 모드 시의 회로도이다. 8 is a circuit diagram in a turn-off operation mode of a power semiconductor device driving system according to another embodiment of the present invention.

도 8을 참조하면, 본 발명의 다른 실시예에 따른 게이트 드라이버(120)는 턴오프 동작 모드 상태에서, 제3 스위치(535)가 온(ON)되어(제1 스위치(530)는 (OFF) 상태임) 제2 전압원(520)이 전력 반도체 소자(130)에 연결되도록 할 수 있다. 턴오프 동작 모드 상태에서, 전력 반도체 소자(130)의 내부 제2 커패시터(560)에 충전되었던 전하량이 제3 저항(547)을 통해 방전될 수 있고, 제2 커패시터(560)에는 제2 전압원(520)(VDD)에 상응하는 전압이 인가될 수 있다. Referring to FIG. 8 , in the gate driver 120 according to another embodiment of the present invention, in the turn-off operation mode, the third switch 535 is turned on (the first switch 530 is turned off). state) the second voltage source 520 may be connected to the power semiconductor device 130 . In the turn-off operation mode state, the amount of charge charged in the internal second capacitor 560 of the power semiconductor device 130 may be discharged through the third resistor 547, and the second voltage source ( A voltage corresponding to 520 (VDD) may be applied.

이와 동시에, 제2 스위치(557)는 온(ON)되어 제1 커패시터(550)에 충전되어 있던 전압(즉, Vcc-Vclamp)이 방전저항(555)에 의해 방전될 수 있다. 또한, 제1 커패시터(550)에 충전되어 있던 전압(즉, Vcc-Vclamp)은 제2 스위치(557)의 온(ON)에 따라 제1 저항(540) 및 제2 저항(545)에 의해 방전될 수도 있다. At the same time, the second switch 557 is turned on so that the voltage (ie, Vcc-Vclamp) charged in the first capacitor 550 may be discharged by the discharge resistor 555 . In addition, the voltage (ie, Vcc-Vclamp) charged in the first capacitor 550 is discharged by the first resistor 540 and the second resistor 545 according to the ON of the second switch 557 . could be

즉, 제1 커패시터(260, 550)와 제2 저항(255, 545) 사이 노드(600)가 제3 저항(257, 547)의 일측에 연결되어 있어도 그렇지 않은 경우와 유사하게 1 커패시터(550)에 충전되어 있던 전압(즉, Vcc-Vclamp)이 제1 저항(540)저항(545) 및 방전저항(555)를 통해 방전될 수 있는 것이다. That is, even if the node 600 between the first capacitors 260 and 550 and the second resistors 255 and 545 is connected to one side of the third resistors 257 and 547, similarly to the case where it is not, the first capacitor 550 is The voltage (ie, Vcc-Vclamp) charged in the , may be discharged through the first resistor 540 , the resistor 545 and the discharge resistor 555 .

도 8 예시에서는 제2 스위치(557)가 NMOS(N-channel　MOS)로 구현된 경우가 예시된다. 도 8에서, NMOS(557)의 게이트(G)와 소스(S)에 (-)제2 전압원(-VDD[V])에 상응하는 전압이 인가되면 NMOS(557)가 온(ON) 되고, 이를 통해 제1 커패시터(550)에 충전되어 있던 전압이 방전저항(555), NMOS(557)의 드레인-소스 및 게이트 저항(710)을 통해서 방전될 수 있다. In the example of FIG. 8 , a case in which the second switch 557 is implemented as an N-channel MOS (NMOS) is exemplified. 8, when a voltage corresponding to the (-) second voltage source (-VDD[V]) is applied to the gate (G) and the source (S) of the NMOS 557, the NMOS 557 is turned on, Through this, the voltage charged in the first capacitor 550 may be discharged through the discharge resistor 555 , the drain-source of the NMOS 557 , and the gate resistor 710 .

도 6 내지 도 8을 참조하여 상술한 바와 같이, 본 발명의 다른 실시예에 따른 게이트 드라이버(120)도 내부에 포함된 제1 커패시터(550)에 충전된 전압을 제1 저항(540) 및 제2 저항(545)을 통해 방전시킬 뿐 아니라, 별도의 루프를 통한 방전저항(555)을 통해서도 방전시키므로 고속으로 제1 커패시터(550)를 방전시킬 수 있다.As described above with reference to FIGS. 6 to 8 , the gate driver 120 according to another embodiment of the present invention also applies the voltage charged in the first capacitor 550 included therein to the first resistor 540 and the second resistor 540 . The first capacitor 550 can be discharged at high speed because it is discharged not only through the second resistor 545 but also through the discharge resistor 555 through a separate loop.

이상에서는, 본 발명의 일 실시예에 따른 커패시터(260, 550)에 충전된 전하를 방전저항(265, 555)가 방전시키는 경우를 예시로 설명하였으나, 방전저항(265, 555)가 없어도 제2 스위치(267, 557) 내부에 형성된 내부저항(미도시)이 커패시터(260, 550)에 충전된 전하를 방전시킬 수 있을 것이다. 예를 들어, 제2 스위치(267, 557)는 내부저항을 포함하는 NMOS(N-channel　MOS)로 형성될 수 있고, 제2 스위치(267, 557)의 턴온에 따라 내부저항(미도시)이 커패시터(260, 550)의 전하를 방전시킬 수 있다. 즉, 방전저항(265, 555)의 역할을 제2 스위치(267, 557)의 내부저항이 대체할 수 있는 것이다. In the above, a case in which the discharge resistors 265 and 555 discharge the charges charged in the capacitors 260 and 550 according to an embodiment of the present invention has been described as an example, but even without the discharge resistors 265 and 555, the second An internal resistance (not shown) formed inside the switches 267 and 557 may discharge charges charged in the capacitors 260 and 550 . For example, the second switches 267 and 557 may be formed of NMOS (N-channel MOS) including internal resistance, and internal resistance (not shown) may decrease according to the turn-on of the second switches 267 and 557 . Charges of the capacitors 260 and 550 may be discharged. That is, the internal resistance of the second switches 267 and 557 can replace the role of the discharge resistors 265 and 555 .

또한, 본 발명을 바람직한 실시 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시 예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다. In addition, although the present invention has been described in detail with reference to a preferred embodiment, the present invention is not limited to the above embodiment, and various modifications and changes by those skilled in the art within the technical spirit and scope of the present invention This is possible.

110: 전원
120: 게이트 드라이버
130: 전력 반도체 소자110: power
120: gate driver
130: power semiconductor device

Claims (9)

삭제delete 제1 전원과 전력 반도체 소자를 연결하거나 연결 해제하는 제1 스위치;
상기 제1 전원과 상기 전력 반도체 소자의 연결에 따라 충전되고, 상기 연결의 초기 충전에 상응하는 전류를 상기 전력 반도체 소자에 제공하는 커패시터;
일단이 상기 커패시터와 연결되고 상기 제1 전원과 상기 전력 반도체 소자의 연결이 해제되면 상기 커패시터에 충전된 전하를 방전시키기 위해 턴온되는 제2 스위치;
일단이 상기 제2 스위치의 타단과 연결되고, 타단이 상기 커패시터와 연결되며, 상기 제2 스위치의 턴온에 따라 상기 커패시터의 전하를 방전시키는 방전저항;
을 포함하는 게이트 드라이버.
a first switch for connecting or disconnecting the first power source and the power semiconductor device;
a capacitor charged according to the connection between the first power source and the power semiconductor device, the capacitor providing a current corresponding to the initial charge of the connection to the power semiconductor device;
a second switch having one end connected to the capacitor and turned on to discharge charges charged in the capacitor when the first power source and the power semiconductor device are disconnected;
a discharge resistor having one end connected to the other end of the second switch, the other end connected to the capacitor, and discharging the charge of the capacitor according to the turn-on of the second switch;
gate driver containing
 제1 전원과 전력 반도체 소자를 연결하거나 연결 해제하는 제1 스위치;
상기 제1 전원과 상기 전력 반도체 소자의 연결에 따라 충전되고, 상기 연결의 초기 충전에 상응하는 전류를 상기 전력 반도체 소자에 제공하는 커패시터;
양단이 상기 커패시터의 양단과 연결되고, 상기 제1 전원과 상기 전력 반도체 소자의 연결이 해제되면 상기 커패시터에 충전된 전하를 방전시키기 위해 턴온되는 제2 스위치;
를 포함하되,
상기 제2 스위치는, 내부저항을 포함하는 NMOS(N-channel　MOS)로 형성되고, 상기 제2 스위치의 턴온에 따라 상기 내부저항이 상기 커패시터의 전하를 방전시키는, 게이트 드라이버.
a first switch for connecting or disconnecting the first power source and the power semiconductor device;
a capacitor charged according to the connection between the first power source and the power semiconductor device, the capacitor providing a current corresponding to the initial charge of the connection to the power semiconductor device;
a second switch having both ends connected to both ends of the capacitor and turned on to discharge charges charged in the capacitor when the first power source and the power semiconductor device are disconnected;
including,
The second switch is formed of an N-channel MOS (NMOS) including an internal resistance, and the internal resistance discharges the charge of the capacitor according to a turn-on of the second switch.
 제2항 또는 제3항에 있어서,
상기 제1 스위치와 연결되고, 상기 제1 전원과 상기 전력 반도체 소자가 연결되면, 상기 제1 전원에 의한 정상 상태 구동 전류를 상기 전력 반도체 소자에 공급하기 위한 제1 저항;
을 더 포함하되,
상기 제1 저항은 상기 제2 스위치의 턴온 시점에서 상기 커패시터의 전하를 방전시키는, 게이트 드라이버.
4. The method of claim 2 or 3,
a first resistor connected to the first switch and configured to supply a steady-state driving current by the first power source to the power semiconductor device when the first power supply and the power semiconductor device are connected;
further comprising,
The first resistor discharges the charge of the capacitor when the second switch is turned on.
 제2항 또는 제3항에 있어서,
상기 제1 스위치와 연결되고, 상기 제1 전원과 상기 전력 반도체 소자가 연결되면, 초기 충전 전류를 제한하기 위한 제2 저항;
을 더 포함하되,
상기 제2 저항은 상기 제2 스위치의 턴온 시점에서 상기 커패시터의 전하를 방전시키는, 게이트 드라이버.
4. The method of claim 2 or 3,
a second resistor connected to the first switch and configured to limit an initial charging current when the first power source and the power semiconductor device are connected;
further comprising,
The second resistor discharges the charge of the capacitor when the second switch is turned on.
 제2항에 있어서,
상기 제2 스위치는, NMOS(N-channel　MOS)로 형성되되,
상기 NMOS의 드레인(Drain)은 상기 방전저항에 직렬 연결되고, 상기 NMOS의 소스(Source)는 상기 전력 반도체 소자와 연결되고, 상기 NMOS의 게이트(Gate)는 게이트 저항과 연결되며, 상기 게이트 저항은 그라운드(GND)와 연결되는, 게이트 드라이버.
3. The method of claim 2,
The second switch is formed of an N-channel MOS (NMOS),
A drain of the NMOS is connected in series to the discharge resistor, a source of the NMOS is connected to the power semiconductor device, a gate of the NMOS is connected to a gate resistor, and the gate resistance is A gate driver connected to ground (GND).
 제5항에 있어서,
상기 방전저항의 일단에 상응하는 노드는 상기 제2 스위치에 연결되고, 상기 방전저항의 타단에 상응하는 노드는 상기 커패시터 및 상기 제2 저항과 연결되는, 게이트 드라이버.
6. The method of claim 5,
A node corresponding to one end of the discharge resistor is connected to the second switch, and a node corresponding to the other end of the discharge resistor is connected to the capacitor and the second resistor.
 제1 전원과 전력 반도체 소자를 연결하거나 연결 해제하는 제1 스위치;
상기 제1 전원과 상기 전력 반도체 소자의 연결에 따라 충전되고, 상기 연결의 초기 충전에 상응하는 전류를 상기 전력 반도체 소자에 제공하는 커패시터;
상기 제1 전원과 상기 전력 반도체 소자의 연결이 해제되면 상기 커패시터에 충전된 전하를 방전시키기 위해 턴온되는 제2 스위치; 및
제2 전원과 상기 전력 반도체 소자를 연결하거나 연결 해제하되, 상기 제1 스위치와 교차적으로 동작하는 제3 스위치;
를 포함하는 게이트 드라이버.
a first switch for connecting or disconnecting the first power source and the power semiconductor device;
a capacitor charged according to the connection between the first power source and the power semiconductor device, the capacitor providing a current corresponding to the initial charge of the connection to the power semiconductor device;
a second switch turned on to discharge charges charged in the capacitor when the first power source and the power semiconductor device are disconnected; and
a third switch for connecting or disconnecting a second power source and the power semiconductor device, the third switch alternating with the first switch;
gate driver containing
 제8항에 있어서,
상기 제2 스위치의 턴온에 따라 상기 커패시터의 전하를 방전시키는 방전저항; 및
상기 제3 스위치와 연결되고, 상기 제2 전원에 의한 전류를 상기 전력 반도체 소자에 공급하기 위한 제3 저항;
을 더 포함하되,
상기 방전저항의 일단에 상응하는 노드는 상기 제2 스위치에 연결되고, 상기 방전저항의 타단에 상응하는 노드는 상기 커패시터 및 상기 제3 저항과 연결되는, 게이트 드라이버.











9. The method of claim 8,
a discharge resistor for discharging the charge of the capacitor according to the turn-on of the second switch; and
a third resistor connected to the third switch and configured to supply a current by the second power to the power semiconductor device;
further comprising,
A node corresponding to one end of the discharge resistor is connected to the second switch, and a node corresponding to the other end of the discharge resistor is connected to the capacitor and the third resistor.
KR1020190142513A 2019-11-08 2019-11-08 Gate driver including discharge circuit KR102290007B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190142513A KR102290007B1 (en) 2019-11-08 2019-11-08 Gate driver including discharge circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190142513A KR102290007B1 (en) 2019-11-08 2019-11-08 Gate driver including discharge circuit

Publications (2)

Publication Number Publication Date
KR20210056003A KR20210056003A (en) 2021-05-18
KR102290007B1 true KR102290007B1 (en) 2021-08-17

Family

ID=76158709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190142513A KR102290007B1 (en) 2019-11-08 2019-11-08 Gate driver including discharge circuit

Country Status (1)

Country Link
KR (1) KR102290007B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300016A (en) 2001-04-02 2002-10-11 Toshiba Corp Gate drive means and gate drive circuit
JP2006238547A (en) 2005-02-23 2006-09-07 Nissan Motor Co Ltd Drive circuit of voltage drive element
WO2017081856A1 (en) * 2015-11-09 2017-05-18 パナソニックＩｐマネジメント株式会社 Switching circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300016A (en) 2001-04-02 2002-10-11 Toshiba Corp Gate drive means and gate drive circuit
JP2006238547A (en) 2005-02-23 2006-09-07 Nissan Motor Co Ltd Drive circuit of voltage drive element
WO2017081856A1 (en) * 2015-11-09 2017-05-18 パナソニックＩｐマネジメント株式会社 Switching circuit

Also Published As

Publication number Publication date
KR20210056003A (en) 2021-05-18

Similar Documents

Publication Publication Date Title
US8040162B2 (en) Switch matrix drive circuit for a power element
USRE43015E1 (en) Capacitive high-side switch driver for a power converter
US7514967B2 (en) Driver for voltage driven type switching element
US9019000B2 (en) Driver circuit having a storage device for driving switching device
KR101974024B1 (en) Undervoltage lockout circuit, switch control circuit and power supply device comprising the undervoltage lockout circuit
KR101541632B1 (en) Driver for semiconductor switch element
JP6086101B2 (en) Semiconductor device
US9923471B2 (en) DC-DC converters having a half-bridge node, controllers therefor and methods of controlling the same
AU726077B2 (en) Gate control circuit for voltage drive switching element
US9871440B2 (en) Internal power supply circuit and semiconductor device
JP2007174134A (en) High-speed gate drive circuit
US10305412B2 (en) Semiconductor device
CN110943722A (en) Driving circuit
US10116292B2 (en) IGBT gate driving circuit
JP2017079534A (en) Gate control circuit
US6917227B1 (en) Efficient gate driver for power device
US7535127B2 (en) Solid state relay driver
JP4003833B2 (en) Driving circuit for electric field control type semiconductor device
US8446207B2 (en) Load driving circuit
KR102290007B1 (en) Gate driver including discharge circuit
KR20150093114A (en) Isolated high speed switch
KR20190108785A (en) Power source converter, apparatus for driving switching element and apparatus for driving load
CN114204926A (en) Semiconductor device with a plurality of semiconductor chips
US8638129B2 (en) Power circuit
JP3937800B2 (en) Semiconductor switch element drive circuit and semiconductor relay using the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant