KR102284040B1 - Hetero-junction silicon solar cell and method of fabricating the same - Google Patents

Hetero-junction silicon solar cell and method of fabricating the same Download PDF

Info

Publication number
KR102284040B1
KR102284040B1 KR1020190155758A KR20190155758A KR102284040B1 KR 102284040 B1 KR102284040 B1 KR 102284040B1 KR 1020190155758 A KR1020190155758 A KR 1020190155758A KR 20190155758 A KR20190155758 A KR 20190155758A KR 102284040 B1 KR102284040 B1 KR 102284040B1
Authority
KR
South Korea
Prior art keywords
layer
perovskite
electrode layer
crystalline silicon
silicon wafer
Prior art date
Application number
KR1020190155758A
Other languages
Korean (ko)
Other versions
KR20210066475A (en
Inventor
권기청
김우재
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020190155758A priority Critical patent/KR102284040B1/en
Publication of KR20210066475A publication Critical patent/KR20210066475A/en
Application granted granted Critical
Publication of KR102284040B1 publication Critical patent/KR102284040B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명의 실시예에 따른 이종접합 실리콘 태양전지는, 결정질 실리콘 웨이퍼, 상기 결정질 실리콘 웨이퍼의 일면에 형성되는 페로브스카이트(perovskite) 물질을 포함하는 페로브스카이트 층, 상기 페로브스카이트 층의 일면에 형성되고, 정공수송 물질을 포함하는 정공수송 층, 상기 결정질 실리콘 웨이퍼의 타면에 형성되는 제1 전극 층 및 상기 정공수송 층의 일면에 형성되며, 상기 제1 전극 층이 가지는 극성과는 다른 극성을 가지는 제2 전극 층을 포함할 수 있다.Heterojunction silicon solar cell according to an embodiment of the present invention, a crystalline silicon wafer, a perovskite layer comprising a perovskite material formed on one surface of the crystalline silicon wafer, the perovskite layer It is formed on one surface of the hole transport layer containing a hole transport material, the first electrode layer formed on the other surface of the crystalline silicon wafer and the hole transport layer is formed on one surface of the hole transport layer, and the polarity of the first electrode layer is different from A second electrode layer having a different polarity may be included.

Description

이종접합 실리콘 태양전지 및 이를 제조하는 방법 {Hetero-junction silicon solar cell and method of fabricating the same}Hetero-junction silicon solar cell and method of fabricating the same

본 발명은 이종접합 실리콘 태양전지 및 이를 제조하는 방법에 관한 것이다.The present invention relates to a heterojunction silicon solar cell and a method for manufacturing the same.

최근에는 태양전지의 효율을 개선하기 위해 이종 접합 태양전지에 대한 연구가 많이 진행 되고 있으며, 대표적인 이종 접합 태양전지로는 진성-비정질 실리콘(i-a-Si)을 패시베이션 층으로 사용하는 태양전지와, 박막의 터널 산화막(Thin Tunnel Oxide)을 패시베이션 층으로 사용하는 태양전지가 있다.Recently, a lot of research on heterojunction solar cells has been conducted to improve the efficiency of solar cells. Representative heterojunction solar cells include a solar cell using intrinsic-amorphous silicon (ia-Si) as a passivation layer, and a thin film. There is a solar cell that uses a thin tunnel oxide film as a passivation layer.

이러한 이종 접합 태양전지는 태양전지용 반도체 기판의 전면 및 후면에 각각 형성되어 광학적 기능(반사방지막 및 반사막 기능) 및 전기적 기능(금속 전극과의 콘택 등)을 수행하는 투명 도전막(TCO, Transparent Conductive Oxide)을 구비한다.These heterojunction solar cells are formed on the front and rear surfaces of the semiconductor substrate for solar cells, respectively, and perform optical functions (anti-reflection film and reflective film function) and electrical functions (contact with metal electrodes, etc.) ) is provided.

한국 공개 특허 제10-2019-0026484호 (공개)Korean Patent Publication No. 10-2019-0026484 (published)

본 발명은 상기 전술한 종래의 문제점을 해결하기 위해 비용을 절감할 수 있는 저가형 초고효율 차세대 이종접합 실리콘 태양전지 및 이를 제조하는 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a low-cost, ultra-high-efficiency next-generation heterojunction silicon solar cell capable of reducing costs in order to solve the above-mentioned conventional problems, and a method for manufacturing the same.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 이종접합 실리콘 태양전지는, 결정질 실리콘 웨이퍼, 상기 결정질 실리콘 웨이퍼의 일면에 형성되는 페로브스카이트(perovskite) 물질을 포함하는 페로브스카이트 층, 상기 페로브스카이트 층의 일면에 형성되고, 정공수송 물질을 포함하는 정공수송 층, 상기 결정질 실리콘 웨이퍼의 타면에 형성되는 제1 전극 층 및 상기 정공수송 층의 일면에 형성되며, 상기 제1 전극 층이 가지는 극성과는 다른 극성을 가지는 제2 전극 층을 포함할 수 있다.A heterojunction silicon solar cell according to an embodiment of the present invention for achieving the above object is a crystalline silicon wafer, a perovskite layer comprising a perovskite material formed on one surface of the crystalline silicon wafer, A hole transport layer formed on one surface of the perovskite layer and comprising a hole transport material, a first electrode layer formed on the other surface of the crystalline silicon wafer, and one surface of the hole transport layer, the first electrode A second electrode layer having a polarity different from that of the layer may be included.

또한, 상기 페로브스카이트 층은, 페로브스카이트 물질을 초음파 스프레이를 이용하여 초음파로 분사하고, 상기 초음파 스프레이로부터 페로브스카이트 물질이 분사되는 경로의 양측에 배치되는 방전전극으로부터 발생되는 플라즈마에 의해 플라즈마 처리된 페로브스카이트 물질이 상기 결정질 실리콘 웨이퍼의 일면에 코팅될 수 있다.In addition, the perovskite layer, the perovskite material is sprayed by ultrasonic waves using an ultrasonic spray, plasma generated from the discharge electrodes disposed on both sides of the path in which the perovskite material is sprayed from the ultrasonic spray The plasma-treated perovskite material may be coated on one surface of the crystalline silicon wafer.

또한, 상기 제1 전극 층은, 상기 결정질 실리콘 웨이퍼의 타면에 형성되는 진성 비정질 실리콘 층, 상기 진성 비정질 실리콘 층의 일면에 형성되는 제1 타입 비정질 실리콘 층, 상기 제1 타입 비정질 실리콘 층의 일면에 형성되는 제1 투명 전극 층 및 상기 제1 투명 전극 층의 일면에 이격 배열되어 형성되는 제1 도전성 전극 층을 더 포함할 수 있다.In addition, the first electrode layer may include an intrinsic amorphous silicon layer formed on the other surface of the crystalline silicon wafer, a first type amorphous silicon layer formed on one surface of the intrinsic amorphous silicon layer, and one surface of the first type amorphous silicon layer. It may further include a first transparent electrode layer formed and a first conductive electrode layer formed to be spaced apart from one surface of the first transparent electrode layer.

또한, 상기 제2 전극 층은, 상기 정공수송 층의 일면에 형성되는 제2 투명 전극 층 및 상기 제2 투명 전극 층의 일면에 이격 배열되어 형성되는 제2 도전성 전극 층을 더 포함할 수 있다.In addition, the second electrode layer may further include a second transparent electrode layer formed on one surface of the hole transport layer and a second conductive electrode layer formed to be spaced apart from one surface of the second transparent electrode layer.

또한, 상기 제1 투명 전극 층 및 상기 제2 투명 전극 층은, ZnO, ITO(indium-tin oxide) 또는 FTO(fluorine-dopedtin oxide) 중 적어도 하나를 포함할 수 있다. In addition, the first transparent electrode layer and the second transparent electrode layer may include at least one of ZnO, indium-tin oxide (ITO), and fluorine-dopedtin oxide (FTO).

또한, 상기 페로브스카이트 층의 표면에 플라즈마 열 처리를 함에 따라 상기 페로브스카이트 층의 적어도 일 표면을 결정화시킴으로써, 상기 페로브스카이트 층과 상기 정공수송 층 사이에 형성되는 박막 층을 포함할 수 있다.In addition, a thin film layer formed between the perovskite layer and the hole transport layer by crystallizing at least one surface of the perovskite layer by subjecting the surface of the perovskite layer to plasma heat treatment can do.

또한, 상기 결정질 실리콘 웨이퍼의 표면에 친수성 및 소수성을 부여하기 위하여 플라즈마 스프레이 코팅을 함에 따라 상기 결정질 실리콘 웨이퍼의 표면에 형성되는 플라즈마 코팅 층;을 더 포함하고, 상기 페로브스카이트 층은 상기 플라즈마 코팅 층의 일표면에 형성될 수 있다. In addition, a plasma coating layer formed on the surface of the crystalline silicon wafer by plasma spray coating to impart hydrophilicity and hydrophobicity to the surface of the crystalline silicon wafer; further comprising, wherein the perovskite layer is the plasma coating It may be formed on one surface of the layer.

또한, 상기 페로브스카이트 층과 상기 결정질 실리콘 웨이퍼의 접합에 따른 밴드 갭은 1. 15 내지 1. 40 eV으로 형성될 수 있다.In addition, the band gap according to the bonding of the perovskite layer and the crystalline silicon wafer may be 1.15 to 1.40 eV.

상술한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 이종접합 실리콘 태양전지는, 결정질 실리콘 웨이퍼, 상기 결정질 실리콘 웨이퍼의 일면에 형성되는 페로브스카이트(perovskite) 물질을 포함하는 페로브스카이트 층, 상기 페로브스카이트 층의 일면에 형성되고, 전자수송 물질을 포함하는 전자수송 층, 상기 결정질 실리콘 웨이퍼의 타면에 형성되는 제1 전극 층 및 상기 정자수송 층의 일면에 형성되며, 상기 제1 전극 층이 가지는 극성과는 다른 극성을 가지는 제2 전극 층을 포함할 수 있다.A heterojunction silicon solar cell according to another embodiment of the present invention for achieving the above object is a crystalline silicon wafer, a perovskite including a perovskite material formed on one surface of the crystalline silicon wafer layer, an electron transport layer formed on one surface of the perovskite layer and comprising an electron transport material, a first electrode layer formed on the other surface of the crystalline silicon wafer, and one surface of the sperm transport layer, the first A second electrode layer having a polarity different from that of the first electrode layer may be included.

또한, 상기 페로브스카이트 층은, 페로브스카이트 물질을 초음파 스프레이를 이용하여 초음파로 분사하고, 상기 초음파 스프레이로부터 페로브스카이트 물질이 분사되는 경로의 양측에 배치되는 방전전극으로부터 발생되는 플라즈마에 의해 플라즈마 처리된 페로브스카이트 물질이 상기 결정질 실리콘 웨이퍼의 일면에 코팅될 수 있다.In addition, the perovskite layer, the perovskite material is sprayed by ultrasonic waves using an ultrasonic spray, plasma generated from the discharge electrodes disposed on both sides of the path in which the perovskite material is sprayed from the ultrasonic spray The plasma-treated perovskite material may be coated on one surface of the crystalline silicon wafer.

또한, 상기 제1 전극 층은, 상기 결정질 실리콘 웨이퍼의 타면에 형성되는 진성 비정질 실리콘 층; 상기 진성 비정질 실리콘 층의 일면에 형성되는 제1 타입 비정질 실리콘 층; 상기 제1 타입 비정질 실리콘 층의 일면에 형성되는 제1 투명 전극 층; 및 상기 제1 투명 전극 층의 일면에 이격 배열되어 형성되는 제1 도전성 전극 층;을 더 포함하고, 상기 제2 전극 층은, 상기 정공수송 층의 일면에 형성되는 제2 투명 전극 층; 및 상기 제2 투명 전극 층의 일면에 이격 배열되어 형성되는 제2 도전성 전극 층;을 더 포함할 수 있다.In addition, the first electrode layer may include an intrinsic amorphous silicon layer formed on the other surface of the crystalline silicon wafer; a first type amorphous silicon layer formed on one surface of the intrinsic amorphous silicon layer; a first transparent electrode layer formed on one surface of the first type amorphous silicon layer; and a first conductive electrode layer spaced apart from and formed on one surface of the first transparent electrode layer, wherein the second electrode layer includes: a second transparent electrode layer formed on one surface of the hole transport layer; and a second conductive electrode layer spaced apart from and formed on one surface of the second transparent electrode layer.

상술한 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 이종접합 실리콘 태양전지 제조 방법은, 결정질 실리콘 웨이퍼의 일면에 원격 플라즈마 초음파 스프레이 공정을 이용하여 페로브스카이트(perovskite) 물질을 포함하는 페로브스카이트 층을 형성시키는 단계, 상기 페로브스카이트 층의 일면에 정공수송 물질을 포함하는 정공수송 층 또는 전자수송 물질을 포함하는 전자수송 층을 형성시키는 단계 및 상기 정공수송 층 또는 상기 전자수송 층의 일면에 상기 결정질 실리콘 웨이퍼의 타면에 형성되는 제1 전극 층이 가지는 극성과는 다른 극성을 가지는 제2 전극 층을 형성시키는 단계를 포함할 수 있다. A method for manufacturing a heterojunction silicon solar cell according to another embodiment of the present invention for achieving the above object, comprising a perovskite material on one surface of a crystalline silicon wafer using a remote plasma ultrasonic spray process Forming a perovskite layer, forming a hole transport layer comprising a hole transport material or an electron transport layer comprising an electron transport material on one surface of the perovskite layer, and the hole transport layer or the electron The method may include forming a second electrode layer having a polarity different from that of the first electrode layer formed on the other surface of the crystalline silicon wafer on one surface of the transport layer.

또한, 상기 제2 전극 층을 형성시키는 단계는, 상기 정공수송 층 또는 전자수송 층의 일면에 제2 투명 전극 층을 형성시키는 단계 및 상기 제2 투명 전극 층의 일면에 제2 도전성 전극 층을 이격 배열하여 형성시키는 단계를 더 포함할 수 있다.In addition, the forming of the second electrode layer may include forming a second transparent electrode layer on one surface of the hole transport layer or electron transport layer and spaced apart a second conductive electrode layer on one surface of the second transparent electrode layer. It may further include the step of forming by arranging.

또한, 상기 페로브스카이트 층의 표면에 플라즈마 열 처리를 함에 따라 상기 페로브스카이트 층의 적어도 일 표면을 결정화시킴으로써, 상기 페로브스카이트 층과 상기 정공수송 층 또는 상기 전자수송 층 사이에 박막 층을 형성시키는 단계를 더 포함할 수 있다.In addition, by subjecting the surface of the perovskite layer to plasma heat treatment to crystallize at least one surface of the perovskite layer, a thin film between the perovskite layer and the hole transport layer or the electron transport layer It may further include the step of forming a layer.

본 발명의 실시예에 따른 이종접합 실리콘 태양전지 및 이를 제조하는 방법은 단일 태양전지로 구현되기 때문에 효율이 매우 높고, 플라즈마 처리를 통해 제작된 단일 태양전지이므로 높은 개방 전압을 출력할 수 있는 효과가 있다.The heterojunction silicon solar cell and the method for manufacturing the same according to an embodiment of the present invention have very high efficiency because they are implemented as a single solar cell, and have an effect of outputting a high open-circuit voltage because they are a single solar cell manufactured through plasma processing. there is.

도1은 본 발명의 일 실시예에 따른 이종접합 실리콘 태양전지를 구성하는 적층 구조를 개략적으로 도시한 도면이다.
도2는 본 발명의 또 다른 일 실시예에 따른 이종접합 실리콘 태양전지를 도시한 도면이다.
도3은 본 발명의 일 실시예에 따라 결정질 실리콘 웨이퍼 위에 각 층이 적층되는 과정에 대하여 개략적으로 도시한 도면이다.
도4는 본 발명의 일 실시예에 따른 페로브스카이트 층을 원격 플라즈마 초음파 스프레이 코팅하는 방법을 설명하기 위해 도시한 참고도이다.
도5는 본 발명의 일 실시예에 따른 페로브스카이트 층을 원격 플라즈마 처리하여 결정화하는 과정을 설명하기 위해 도시한 참고도이다.
도6은 대기압 플라즈마 처리 여부에 따른 페로브스카이트 층과 결정질 실리콘 웨이퍼의 이종접합 상태를 비교하기 위해 도시한 도면이다.
도7은 대기압 플라즈마 처리 여부에 따른 페로브스카이트 층과 결정질 실리콘 웨이퍼의 이종접합 상태를 비교하기 위해 도시한 도면이다.1 is a diagram schematically illustrating a stacked structure constituting a heterojunction silicon solar cell according to an embodiment of the present invention.
2 is a view showing a heterojunction silicon solar cell according to another embodiment of the present invention.
3 is a diagram schematically illustrating a process in which each layer is stacked on a crystalline silicon wafer according to an embodiment of the present invention.
4 is a reference diagram illustrating a method for remote plasma ultrasonic spray coating of a perovskite layer according to an embodiment of the present invention.
5 is a reference diagram illustrating a process of crystallizing a perovskite layer by remote plasma treatment according to an embodiment of the present invention.
6 is a diagram illustrating a comparison of the heterojunction state of the perovskite layer and the crystalline silicon wafer according to whether or not the atmospheric pressure plasma treatment is performed.
7 is a diagram illustrating a comparison of the heterojunction state of the perovskite layer and the crystalline silicon wafer according to whether or not the atmospheric pressure plasma treatment is performed.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계 없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다. Hereinafter, the present invention will be described in detail by describing preferred embodiments of the present invention with reference to the accompanying drawings. However, the present invention may be embodied in various different forms, and is not limited to the described embodiments. In addition, in order to clearly explain the present invention, parts irrelevant to the description are omitted, and the same reference numerals in the drawings indicate the same members.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 “...부”, “...기”, “모듈”, “블록”등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로구현될 수 있다.Throughout the specification, when a part "includes" a certain component, it does not exclude other components unless otherwise stated, but may further include other components. In addition, terms such as “…unit”, “…group”, “module”, and “block” described in the specification mean a unit that processes at least one function or operation, which is hardware, software, or hardware. and a combination of software.

이하, 본 발명의 일 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.

이하에서는 본 발명의 실시예에 따른 이종접합 실리콘 태양전지의 구성을 관련된 도면을 참조하여 상세히 설명한다.Hereinafter, the configuration of the heterojunction silicon solar cell according to an embodiment of the present invention will be described in detail with reference to the related drawings.

도1은 본 발명의 일 실시예에 따른 이종접합 실리콘 태양전지를 구성하는 적층 구조를 개략적으로 도시한 도면이다.1 is a diagram schematically illustrating a stacked structure constituting a heterojunction silicon solar cell according to an embodiment of the present invention.

본 발명의 실시예에 따른 이종접합 실리콘 태양전지(100)는 제1 전극 층(110), 결정질 실리콘 웨이퍼(120), 페로브스카이트 층(130), 페로브스카이트 접합 층(140), 및 제2 전극 층(150)이 적층 접합된 구조로 구성될 수 있다.The heterojunction silicon solar cell 100 according to an embodiment of the present invention includes a first electrode layer 110 , a crystalline silicon wafer 120 , a perovskite layer 130 , a perovskite junction layer 140 , and a structure in which the second electrode layer 150 is laminated and bonded.

본 실시예에 따른 제1 전극 층(110)은 이종접합 실리콘 태양전지(100)의 최하단부에 형성되는 제1 도전성 전극 층(112), 제1 도전성 전극 층의 상부면에 형성되는 제1 투명 전극 층(114), 제1 투명 전극 층(114)의 상부면에 형성되는 제1 타입 비정질 실리콘 층(116) 및 제1 타입 비정질 실리콘 층(116)의 상부면에 형성되는 진성 비정질 실리콘 층(118)을 더 포함할 수 있다.The first electrode layer 110 according to the present embodiment includes the first conductive electrode layer 112 formed on the lowermost end of the heterojunction silicon solar cell 100 and the first transparent electrode formed on the upper surface of the first conductive electrode layer. layer 114 , a first type amorphous silicon layer 116 formed on the upper surface of the first transparent electrode layer 114 , and an intrinsic amorphous silicon layer 118 formed on the upper surface of the first type amorphous silicon layer 116 . ) may be further included.

그리고, 본 실시예에 따른 제2 전극 층(150)은 페로브스카이트 접합 층(140)의 상면에 형성되는 제2 투명 전극 층(152) 및 제2 투명 전극 층(152)의 상면에 형성되는 제2 도전성 전극 층(154)을 더 포함할 수 있다.In addition, the second electrode layer 150 according to the present embodiment is formed on the upper surface of the second transparent electrode layer 152 and the second transparent electrode layer 152 formed on the upper surface of the perovskite bonding layer 140 . A second conductive electrode layer 154 may be further included.

제1 투명 전극 층(114)과 제2 투명 전극 층(152)은 페로브스카이트 층(130)과 결정질 실리콘 웨이퍼(120)에서 생성된 전하를 각각 제1 도전성 전극 층(112)및 제2 도전성 전극 층(154)으로 이송하며, 이에 더불어 페로브스카이트 층(130) 및 페로브스카이트 접합 층(140)을 수분 및 기타 수명저하 요소로부터 보호하는 역할을 한다.The first transparent electrode layer 114 and the second transparent electrode layer 152 transfer charges generated in the perovskite layer 130 and the crystalline silicon wafer 120 to the first conductive electrode layer 112 and the second transparent electrode layer, respectively. It transfers to the conductive electrode layer 154, and in addition serves to protect the perovskite layer 130 and the perovskite bonding layer 140 from moisture and other life-decreasing factors.

여기서, 제1 투명 전극 층(114)과 제2 투명 전극 층(152)은 동일 또는 상이하게, ZnO, ITO(indium-tin oxide) 또는 FTO(fluorine-doped tin oxide)일 수 있으나, 이에 제한되는 것은 아니고, 전도성을 가지면서 투명한 물질이 사용될 수 있다. 예컨대, 투명 전도성 산화물로는 ITO (Indium Tin Oxide), IWO(Indium Tungsten Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO(Aluminum doped Zinc Oxide), FTO (Fluorine Tin Oxide) 또는 ZnO 등이 사용될 수 있다.Here, the first transparent electrode layer 114 and the second transparent electrode layer 152 may be, identically or differently, ZnO, indium-tin oxide (ITO), or fluorine-doped tin oxide (FTO), but is limited thereto. However, a transparent material having conductivity may be used. For example, as the transparent conductive oxide, ITO (Indium Tin Oxide), IWO (Indium Tungsten Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide) , GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO (Aluminum doped Zinc Oxide), FTO (Fluorine Tin Oxide) or ZnO may be used.

본 발명의 제1 도전성 전극 층(112)은 상기 제1 투명 전극 층(114)의 하부면에 기 설정된 간격 거리로 이격 배열된 형태로 형성될 수 있고, 마찬가지로 본 발명의 제2 도전성 전극 층(154)은 제2 투명 전극 층(152)의 상부면에 상기 간격 거리로 이격 배열된 형태로 형성될 수 있다. The first conductive electrode layer 112 of the present invention may be formed in a form spaced apart from the lower surface of the first transparent electrode layer 114 by a predetermined distance, and similarly, the second conductive electrode layer ( 154 may be formed on the upper surface of the second transparent electrode layer 152 to be spaced apart from each other by the distance.

그러나, 상술한 바와 같은 이격 배열되어 형성되는 제1 도전성 전극 층(112) 및 제2 도전성 전극층(154)는 일 실시예 일 뿐이며, 제1 투명 전극 층(114) 및 제2 투명 전극 층(152)과 동일하거나 유사한 크기 및 형상으로 형성될 수도 있다.However, the first conductive electrode layer 112 and the second conductive electrode layer 154 formed to be spaced apart as described above are only an example, and the first transparent electrode layer 114 and the second transparent electrode layer 152 are only an example. ) and may be formed in the same or similar size and shape.

제1 도전성 전극 층(112) 및 제2 도전성 전극 층(154)은 페로브스카이트 층(130)과 결정질 실리콘 웨이퍼(120)에서 생성된 전하를 수집하는 역할을 한다. 예컨대, 제1 도전성 전극 층(112) 및 제2 도전성 전극 층(154)는 탄소질 전도성 소재 또는 금속성 소재를 사용하여 구현될 수 있다. 탄소질 소재로는 그래핀 또는 카본나노튜브 등이 사용될 수 있으며, 금속성 소재로는 금속(Ag) 나노 와이어, Au/Ag/Cu/Mg/Mo/Ti와 같은 다층 구조의 금속 박막이 사용될 수 있다.The first conductive electrode layer 112 and the second conductive electrode layer 154 serve to collect charges generated in the perovskite layer 130 and the crystalline silicon wafer 120 . For example, the first conductive electrode layer 112 and the second conductive electrode layer 154 may be implemented using a carbonaceous conductive material or a metallic material. As the carbonaceous material, graphene or carbon nanotubes may be used, and as the metallic material, a metal thin film having a multilayer structure such as a metal (Ag) nanowire or Au/Ag/Cu/Mg/Mo/Ti may be used. .

본 발명의 실시예에 따른 이종접합 실리콘 태양전지(100)는 두 종류의 운반자 수송 매질(transport medium 또는 charge selective contact)인, 전자 수송 매질(electron transport medium, ETM) 및 정공 수송 매질(hole transport medium, HTM) 사이에 위치한 페로브스카이트를 광흡수층으로 하는 기본 구조를 갖는다. 레오브스카이트는 흡수계수가 크고(strong solar absorption) 낮은 비발광 캐리어 재결합율(low non-radiative carrier recombination rate)의 특징을 가지고 있으며, 운반자 이동도가 크며 비발광 캐리어 재결합을 유발하는 결함이 밴드갭 내에 또는 깊은 준위에 형성되지 않는 특성으로 인해 변환효율을 증가시킨다.The heterojunction silicon solar cell 100 according to an embodiment of the present invention is an electron transport medium (ETM) and a hole transport medium, which are two types of transport medium or charge selective contact. , HTM) has a basic structure with perovskite as the light absorption layer. Reovskite has a large absorption coefficient (strong solar absorption) and a low non-radiative carrier recombination rate. It increases the conversion efficiency due to the property that it is not formed in or at the deep level.

즉, 본 발명의 이종접합 실리콘 태양전지(100)의 결정질 실리콘 웨이퍼(120)가 n형 결정질 실리콘 기판으로 구현되는 경우, 페로브스카이트 층(130)과 접합되어 마련되는 페로브스카이트 접합 층(140)은 정공수송 층(HTM)으로 마련되고, 또 다른 실시예로 결정질 실리콘 웨이퍼(120)가 p형 결정질 실리콘 기판으로 구현되는 경우에는, 페로브스카이트 접합 층(140)은 전자수송 층(ETM)으로 마련되어야 한다.That is, when the crystalline silicon wafer 120 of the heterojunction silicon solar cell 100 of the present invention is implemented as an n-type crystalline silicon substrate, the perovskite junction layer is provided by bonding to the perovskite layer 130 . Reference numeral 140 is provided as a hole transport layer (HTM), and in another embodiment, when the crystalline silicon wafer 120 is implemented as a p-type crystalline silicon substrate, the perovskite junction layer 140 is an electron transport layer. (ETM) must be provided.

즉, 본 발명의 결정질 실리콘 웨이퍼(120)가 n형(n-type) 단결정 실리콘 기판인 경우, 페로브스카이트 접합 층(140)은 p형(p-type)의 정공 수송 층으로 작용하는 금속 화합물 층으로 구현될 수 있다. 또한 이와는 반대로, 결정질 실리콘 웨이퍼(120)가 p형 단결정 실리콘 기판인 경우, 페로브스카이트 접합 층(140)은 n형의 전자 수송 층으로 작용할 수 있는 금속 화합물 층으로 구현될 수 있다.That is, when the crystalline silicon wafer 120 of the present invention is an n-type single-crystal silicon substrate, the perovskite junction layer 140 is a metal that acts as a p-type hole transport layer. It may be implemented as a compound layer. Also, on the contrary, when the crystalline silicon wafer 120 is a p-type single crystal silicon substrate, the perovskite junction layer 140 may be implemented as a metal compound layer that can act as an n-type electron transport layer.

페로브스카이트 접합 층(140)이 정공 수송 층으로서 마련되는 경우, 페로브스카이트 접합 층(140)은 결정질 실리콘 웨이퍼(120)에서 생성된 전하를 제2 투명 전극 층(152) 및 제2 도전성 전극 층(154)으로 수송할 수 있다. 본 실시예에 따른 페로브스카이트 접합 층(140)은 Spiro-OMeTAD 등의 정공전달물질(HTM)을 사용할 수 있고, 스핀코팅, 진공기상증착, 스프레이 코팅 등의 방법을 통해 증착될 수 있다.When the perovskite bonding layer 140 is provided as a hole transport layer, the perovskite bonding layer 140 transfers charges generated in the crystalline silicon wafer 120 to the second transparent electrode layer 152 and the second may be transported to the conductive electrode layer 154 . The perovskite bonding layer 140 according to the present embodiment may use a hole transport material (HTM) such as Spiro-OMeTAD, and may be deposited through a method such as spin coating, vacuum vapor deposition, or spray coating.

본 발명의 페로브스카이트 층(130)은 페로브스카이트 구조를 가지는 화합물을 포함하는 광 활성층으로서, 페로브스카이트 구조는 AMX3 (여기서, A는 1가의 유기 암모늄 양이온 또는 금속 양이온; M은 2가의 금속 금속 양이온; X는 할로겐 음이온을 의미한다)으로 표시될 수 있다. 페로브스카이트 구조를 가지는 화합물의 비제한적인 예로는 CH3NH3PbI3, CH3NH3PbIxCl3-x, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x 등이 있다. 예컨대, 페로브스카이트 층(130)은 스핀코팅, 진공기상증착, 스프레이 코팅 등의 방법을 통해 증착될 수 있다. 증착된 페로브스카이트 층(130)은 열처리법, 플라즈마 처리법 등을 통해 결정화가 될 수 있다.The perovskite layer 130 of the present invention is a photoactive layer including a compound having a perovskite structure, and the perovskite structure is AMX 3 (where A is a monovalent organic ammonium cation or metal cation; M is a divalent metal metal cation; X means a halogen anion). Non-limiting examples of compounds having a perovskite structure include CH 3 NH 3 PbI 3 , CH 3 NH 3 PbIxCl 3-x , CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbCl x Br 3- x , HC(NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 ) (HC(NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x . For example, the perovskite layer 130 may be deposited through a method such as spin coating, vacuum vapor deposition, spray coating, or the like. The deposited perovskite layer 130 may be crystallized through a heat treatment method, a plasma treatment method, or the like.

본 발명의 결정질 실리콘 웨이퍼(120)는 n형 또는 p형으로 구현될 수 있지만, n형으로 구현됨이 바람직하다. n형으로 마련되는 결정질 실리콘 웨이퍼(120)는 인(P) 등이 도핑된다. 결정질 실리콘 층은 광의 높은 흡수를 위해 표면 조직화(texturing) 공정을 거쳐 생성될 수 있다. 표면 조직화 공정은 습식 식각, 건식 식각 등의 공정을 이용할 수 있다. 표면조직화 형상은 피라미드, 기둥, 바늘 등의 형상으로 구현될 수 있다.The crystalline silicon wafer 120 of the present invention may be implemented as an n-type or a p-type, but is preferably implemented as an n-type. The n-type crystalline silicon wafer 120 is doped with phosphorus (P) or the like. The crystalline silicon layer may be produced through a surface texturing process for high absorption of light. For the surface texturing process, a process such as wet etching or dry etching may be used. The surface texture shape may be implemented in the shape of a pyramid, a column, a needle, or the like.

본 발명에서의 제1 타입 비정질 실리콘 층(116)은, Si 합금(alloy)의 조성과 도핑(dopping) 농도 등의 제어를 통해, n 타입의 Si 합금 또는 Si을 포함하는 층 내의 밴드 갭과 일함수(work function)을 제어할 수 있다The first type amorphous silicon layer 116 in the present invention, through the control of the composition and doping concentration of the Si alloy (alloy), such as, the band gap in the n-type Si alloy or Si-containing layer and work You can control the work function

여기서, 제1 타입 비정질 실리콘 층은 페로브스카이트 층에서 광전 변환된 전자를 태양전지 내의 다른 구성요소(예를 들어, 도전성 구조물)로 전달 및 수송해주는 역할을 수행한다. 이때, 제1 타입 비정질 실리콘 층은 전자 전도성 유기믈 층, 전자 전도성 무기물 층 또는 실리콘(Si)을 포함한 층으로 형성될 수 있다.Here, the first type amorphous silicon layer serves to transfer and transport electrons photoelectrically converted in the perovskite layer to other components (eg, conductive structures) in the solar cell. In this case, the first type amorphous silicon layer may be formed of an electron conductive organic layer, an electron conductive inorganic layer, or a layer including silicon (Si).

전자 전도성 유기물은 통상의 태양전지에서 n형 반도체로 사용되는 유기물일 수 있다. 구체적이며 비 한정적인 일 예로, 전자 전도성 유기물은 풀러렌(C60, C70, C74, C76, C78, C82, C95), PCBM([6,6]-phenyl-C61butyric acid methyl ester)) 및 C71-PCBM, C84-PCBM, PC70BM([6,6]-phenyl-C70butyric acid methyl ester)을 포함하는 풀러렌-유도체 (Fulleren-derivative), PBI(polybenzimidazole), PTCBI(3,4,9,10-perylenetetracarboxylicbisbenzimidazole), F4-TCNQ(tetra uorotetracyanoquinodimethane) 또는 이들의 혼합물을 포함할 수 있다.The electron conductive organic material may be an organic material used as an n-type semiconductor in a typical solar cell. As a specific and non-limiting example, the electron conductive organic material is fullerene (C 60 , C 70 , C 74 , C 76 , C 78 , C 82 , C 95 ), PCBM ([6,6]-phenyl-C61butyric acid methyl ester )) and fullerene-derivatives including C71-PCBM, C84-PCBM, PC70BM ([6,6]-phenyl-C70butyric acid methyl ester), polybenzimidazole (PBI), PTCBI (3,4,9) , 10-perylenetetracarboxylicbisbenzimidazole), F4-TCNQ (tetra uorotetracyanoquinodimethane), or a mixture thereof.

전자전도성 무기물은 통상의 양자점 기반 태양전지 또는 염료 감응형 태양전지에서, 전자 전달을 위해 통상적으로 사용되는 금속산화물일 수 있다. 구체적이며 비 한정적인 일 예로, 금속산화물은 Ti산화물, Zn산화물, In산화물, Sn산화물, W산화물, Nb산화물, Mo산화물, Mg산화물, Ba 산화물, Zr산화물, Sr산화물, Yr산화물, La산화물, V산화물, Al산 화물, Y산화물, Sc산화물, Sm산화물, Ga산화물, In산화물 및 SrTi산화물에서 하나 또는 둘 이상 선택된 물질을 들 수 있으며, 이들의 혼합물 또는 이들의 복합체(composite)를 들 수 있다.The electron conductive inorganic material may be a metal oxide commonly used for electron transfer in a conventional quantum dot-based solar cell or a dye-sensitized solar cell. As a specific and non-limiting example, the metal oxide is Ti oxide, Zn oxide, In oxide, Sn oxide, W oxide, Nb oxide, Mo oxide, Mg oxide, Ba oxide, Zr oxide, Sr oxide, Yr oxide, La oxide, One or two or more materials selected from V oxide, Al oxide, Y oxide, Sc oxide, Sm oxide, Ga oxide, In oxide, and SrTi oxide may be used, and mixtures or composites thereof may be used. .

본 발명의 제1 투명 전극 층(114)의 상면에 형성되는 제1 타입 비정질 실리콘 층(116)은 n형(n-type)이며 실리콘(Si)을 포함하는 층으로 이루어진 전자전달층으로서, 보다 구체적으로, 비정질 실리콘(n-a-Si), 비정질 실리콘 산화물(n-a-SiO), 비정질 실리콘 질화물(n-a-SiN), 비정질 실리콘 탄화물(n-a-SiC), 비정질 실리콘 산질화물(n-a-SiON), 비정질 실리콘 탄질화물(n-a-SiCN), 비정질 실리콘 게르마늄(n-a-SiGe), 마이크로결정 실리콘(n-uc-Si), 마이크로결정 실리콘 산화물(n-uc-SiO), 마이크로결정 실리콘 탄화물(n-uc-SiC), 마이크로결정 실리콘 질화물(n-uc-SiN), 마이크로결정 실리콘 게르마늄(n-uc-SiGe) 중 하나 또는 둘 이상을 포함하는 재료로 이루어 질 수 있다.The first type amorphous silicon layer 116 formed on the upper surface of the first transparent electrode layer 114 of the present invention is an n-type (n-type) electron transport layer consisting of a layer containing silicon (Si), more Specifically, amorphous silicon (na-Si), amorphous silicon oxide (na-SiO), amorphous silicon nitride (na-SiN), amorphous silicon carbide (na-SiC), amorphous silicon oxynitride (na-SiON), amorphous silicon Carbonitride (na-SiCN), amorphous silicon germanium (na-SiGe), microcrystalline silicon (n-uc-Si), microcrystalline silicon oxide (n-uc-SiO), microcrystalline silicon carbide (n-uc-SiC) ), microcrystalline silicon nitride (n-uc-SiN), and microcrystalline silicon germanium (n-uc-SiGe).

그리고, 본 발명의 진성 비정질 실리콘 층(118)은 i-a-Si:H 층으로서, 제1 타입 비정질 실리콘 층(116)의 상면에 형성되고, 결정질 실리콘 웨이퍼(120)의 하면에 형성될 수 있다. 진성 비정질 실리콘 층(118)은 결정질 실리콘 웨이퍼(120)와 비정질 실리콘 층(116) 사이의 절연층 역할을 한다. 전지의 역포화 밀도를 줄여 개방전압을 높이고 온도 증가에 의한 개방전압의 감소를 줄이는 역할을 한다. 진성 비정질 실리콘 층(118)은 예컨대 8~10 nm의 두께로 형성될 수 있다.In addition, the intrinsic amorphous silicon layer 118 of the present invention is an i-a-Si:H layer and may be formed on the upper surface of the first type amorphous silicon layer 116 and formed on the lower surface of the crystalline silicon wafer 120 . The intrinsic amorphous silicon layer 118 serves as an insulating layer between the crystalline silicon wafer 120 and the amorphous silicon layer 116 . It serves to increase the open circuit voltage by reducing the reverse saturation density of the battery and reduce the decrease in the open circuit voltage due to an increase in temperature. The intrinsic amorphous silicon layer 118 may be formed to a thickness of, for example, 8 to 10 nm.

상술한 바와 같은 본 발명의 이종접합 실리콘 태양전지는 1.15 내지 1.40 eV의 밴드갭 에너지를 가질 수 있다. The heterojunction silicon solar cell of the present invention as described above may have a bandgap energy of 1.15 to 1.40 eV.

도2는 본 발명의 또 다른 일 실시예에 따른 이종접합 실리콘 태양전지를 도시한 도면이다. 보다 구체적으로, 도2는 상술한 본 발명의 태양전지를 구성하는 각 층의 표면 텍스처를 나타낸 단면도이다.2 is a view showing a heterojunction silicon solar cell according to another embodiment of the present invention. More specifically, FIG. 2 is a cross-sectional view showing the surface texture of each layer constituting the solar cell of the present invention described above.

본 발명과 같은 단일접합 태양전지에서는 도2에 도시된 바와 같이, 표면에서의 입사광의 반사율을 줄이고 태양전지로 입사된 광의 경로를 증가시키기 위해, 표면이 텍스처 구조로 형성될 수 있다. 따라서 본 발명에서의 태양전지(100)의 표면 또한 텍스처를 형성시킬 수 있다. In the single junction solar cell of the present invention, as shown in FIG. 2 , the surface may be formed in a textured structure in order to reduce the reflectance of the incident light on the surface and increase the path of the incident light to the solar cell. Therefore, the surface of the solar cell 100 in the present invention may also form a texture.

보다 구체적으로는, 본 발명의 결정질 실리콘 웨이퍼는 피라미드 형상의 요철을 가지는 텍스처가 형성된다. 일 예로, 본 발명의 결정질 실리콘 웨이퍼는 깊이 3 ~ 5 μm 수준에 텍스처(도2에서 골의 깊이)가 전면에 균일하게 형성될 수 있다.More specifically, in the crystalline silicon wafer of the present invention, a texture having a pyramid-shaped unevenness is formed. For example, in the crystalline silicon wafer of the present invention, a texture (the depth of the valley in FIG. 2 ) may be uniformly formed on the entire surface at a depth of 3 to 5 μm.

일 실시예에 따른 도2를 참조하면, 본 발명의 태양전지(100)는 결정질 실리콘 웨이퍼(120)의 상면에 형성되는 페로브스카이트 층(140)이 복수의 페로브스카이트 층들(142, 144, 146)이 적층된 형태로 구현될 수 있다.Referring to FIG. 2 according to an embodiment, in the solar cell 100 of the present invention, the perovskite layer 140 formed on the upper surface of the crystalline silicon wafer 120 includes a plurality of perovskite layers 142, 144 and 146) may be implemented in a stacked form.

이와 같이 복수의 페로브스카이트 층들을 적층시키는 이유는, 넓은 밴드갭 제어를 위한 조성 변화를 구현하기 위한 것으로서, 밴드캡을 넓게 제어함에 따라 더 높은 개방전압을 얻을 수 있다.The reason for stacking the plurality of perovskite layers in this way is to implement a composition change for wide bandgap control, and a higher open-circuit voltage can be obtained by widening the bandcap.

도3은 본 발명의 일 실시예에 따라 결정질 실리콘 웨이퍼 위에 각 층이 적층되는 과정에 대하여 개략적으로 도시한 도면이다.3 is a diagram schematically illustrating a process in which each layer is stacked on a crystalline silicon wafer according to an embodiment of the present invention.

도3의 (a)는 결정질 실리콘 웨이퍼(120)의 위에 페로브스카이트 층(130)을 형성시키는 과정을 도시한 도면이다. 본 발명의 이종접합 실리콘 태양전지(100)의 결정질 실리콘 웨이퍼(120)의 상면에 접합되는 페로브스카이트 층(130)은 원격 플라즈마 초음파 스프레이 방식으로 코팅될 수 있다.3A is a diagram illustrating a process of forming the perovskite layer 130 on the crystalline silicon wafer 120 . The perovskite layer 130 bonded to the upper surface of the crystalline silicon wafer 120 of the heterojunction silicon solar cell 100 of the present invention may be coated by a remote plasma ultrasonic spray method.

도4는 본 발명의 일 실시예에 따른 페로브스카이트 층을 원격 플라즈마 초음파 스프레이 코팅하는 방법을 설명하기 위해 도시한 참고도이다.4 is a reference diagram illustrating a method for remote plasma ultrasonic spray coating of a perovskite layer according to an embodiment of the present invention.

도4에 도시된 바와 같이, 본 발명의 페로브스카이트 층(130)은 원격 플라즈마 초음파 스프레이 코팅 장치(400)를 통해 결정질 실리콘 웨이퍼(120)의 위에 코팅될 수 있다. As shown in FIG. 4 , the perovskite layer 130 of the present invention may be coated on the crystalline silicon wafer 120 through a remote plasma ultrasonic spray coating apparatus 400 .

본 발명은 페로브스카이트 층(130)을 형성시키기 위하여 도4에 도시된 바와 같은 원격 플라즈마 초음파 스프레이 코팅 장치(400)를 이용할 수 있다. 원격 플라즈마 초음파 스프레이 코팅 장치(400)는 플라즈마 발생부(420), 초음파 스프레이 발생부(440), 전원부(460), 및 센서부(480)를 포함하여 구성될 수 있다.The present invention may use a remote plasma ultrasonic spray coating apparatus 400 as shown in FIG. 4 to form the perovskite layer 130 . The remote plasma ultrasonic spray coating apparatus 400 may be configured to include a plasma generator 420 , an ultrasonic spray generator 440 , a power supply 460 , and a sensor 480 .

상기 원격 플라즈마 초음파 스프레이 코팅 장치(400)(이하, 원격 플라즈마 코팅 장치)는 아래에 구비된 결정질 실리콘 웨이퍼(120)의 일면(상면)에 페로브스카이트를 도포시킴으로써 코팅할 수 있다. 보다 자세하게는, 초음파 스프레이 발생부(440)는 결정질 실리콘 웨이퍼(120)의 수직하는 방향으로 위치하여, 결정질 실리콘 웨이어(120) 위에서 페로브스카이트(금속 산화물)의 코팅 입자를 잘게 쪼개어 스프레이 방식으로 분사한다. The remote plasma ultrasonic spray coating apparatus 400 (hereinafter, remote plasma coating apparatus) may be coated by applying perovskite to one surface (upper surface) of the crystalline silicon wafer 120 provided below. In more detail, the ultrasonic spray generator 440 is positioned in the vertical direction of the crystalline silicon wafer 120 , and splits the coated particles of perovskite (metal oxide) on the crystalline silicon wafer 120 finely and sprays it. spray with

그리고, 플라즈마 발생부(420)는 원격 플라즈마 코팅 장치의 하우징을 이루는 양쪽 측벽에 부착되어 상기 초음파 스프레이 발생부(440)로부터 페로브스카이트가 분사되는 방향으로부터 수직하는 방향으로 대기압 플라즈마를 발생시킨다. 여기서, 플라즈마 발생부(420)는 전극일 수 있고, 전극으로 구현되는 플라즈마 발생부(420)는 전원부(460)로부터 대기압 플라즈마 방전을 위한 특정 주파수의 RF 전원을 입력받을 수 있고, 보다 상세하게는 여기서 특정 주파수의 RF 전원은 13.56 MHz 주파수를 갖는 전원일 수 있다. 즉, 플라즈마 발생부(420)는 RF 전원을 인가 받아, 초음파 스프레이 발생부(440)로부터 분사되는 페로브스카이트 스프레이를 향하여 플라즈마를 발생시킨다And, the plasma generating unit 420 is attached to both sidewalls constituting the housing of the remote plasma coating device to generate atmospheric pressure plasma in a direction perpendicular to the direction in which the perovskite is sprayed from the ultrasonic spray generating unit 440 . Here, the plasma generating unit 420 may be an electrode, and the plasma generating unit 420 implemented as an electrode may receive RF power of a specific frequency for atmospheric pressure plasma discharge from the power source 460 , and more specifically, Here, the RF power of a specific frequency may be a power having a frequency of 13.56 MHz. That is, the plasma generating unit 420 receives RF power and generates plasma toward the perovskite spray sprayed from the ultrasonic spray generating unit 440 .

이에 따라, 상기 결정질 실리콘 웨이퍼(120)의 상면에는 플라즈마 상태의 초음파 페로브스카이트다 분사됨에 따라 결정질 실리콘 웨이퍼(120) 위에 페로브스카이트 층(130)이 코팅됨으로써, 형성되는 페로브스카이트 층(130)에 친수성과 소수성이 부여된다.Accordingly, the perovskite layer 130 is formed by coating the perovskite layer 130 on the crystalline silicon wafer 120 as ultrasonic perovskite in a plasma state is sprayed on the upper surface of the crystalline silicon wafer 120 . Hydrophilicity and hydrophobicity are given to (130).

또한, 도4에서 센서부(480)는 플라즈마 장치의 그라운드 전극에 연결됨으로써, 동일한 그라운드 전위를 가지도록 할 수 있다. In addition, in FIG. 4 , the sensor unit 480 is connected to the ground electrode of the plasma device, so that it can have the same ground potential.

이와 같이, 원격 플라즈마 초음파 스프레이 방식을 이용함으로써, 대면적 실리콘 기판(웨이퍼) 위에 페로브스카이트 층을 코팅시킬 수 있을 뿐만 아니라, 저비용으로도 우수한 단차 피복성을 확보할 수 있다. As described above, by using the remote plasma ultrasonic spray method, it is possible to not only coat the perovskite layer on a large-area silicon substrate (wafer), but also secure excellent step coverage at low cost.

다시 도3을 참고한다. 도3의 (a)와 같이, 결정질 실리콘 웨이퍼(120) 위에 원격 플라즈마 코팅 장치(30)를 이용하여 페로브스카이트 층을 코팅한 후, 도3의 (b)에 도시된 바와 같이 대기압 플라즈마 발생기(32)를 이용하여 코팅된 페로브스카이트 층에 대기압 플라즈마 처리를 통해 상기 (a) 단계에서 생성된 페로브스카이트 층(130)의 표면 결함 및 결정화를 제어함으로써 상기 페로브스카이트 층(130)의 표면 처리를 수행한다. Reference is again made to FIG. 3 . After coating the perovskite layer using the remote plasma coating device 30 on the crystalline silicon wafer 120 as shown in (a) of FIG. 3, an atmospheric pressure plasma generator as shown in (b) of FIG. The perovskite layer ( 130) to perform the surface treatment.

또한, 도3의 (a) 과정인 결정질 실리콘 웨이퍼 위에 원격 플라즈마 코팅 장치를 이용하여 페로브스카이트 층을 코딩하기 전에 실리콘 웨이퍼 표면위에 박막코팅이 잘 될 수 있도록 미리 도3의 (b)와 같은 과정을 거칠 수도 있다. 도3의 (b) 과정을 인가된 전력(Power), 유속, 플라즈마와 기판사이 간격 등을 조절하여 실리콘 웨이퍼 상에 증착/코팅되는 페로브스카이트 박막의 접착력 향상을 위해 표면장력 및 접촉각을 향상시키는 역할으로도 사용할 수도 있다.In addition, before coding the perovskite layer using a remote plasma coating device on the crystalline silicon wafer, which is the process of FIG. You may go through the process. The surface tension and contact angle are improved to improve the adhesion of the perovskite thin film deposited/coated on the silicon wafer by controlling the applied power, the flow rate, and the distance between the plasma and the substrate in the process of FIG. 3 (b). It can also be used as a role.

도5는 본 발명의 일 실시예에 따른 페로브스카이트 층을 원격 플라즈마 처리하여 결정화하는 과정을 설명하기 위해 도시한 참고도이다. 도5를 참조하면, 본 발명의 대기압 플라즈마 장치는 가스 분사구(500), 가스 발생부(510), MFC(mass flow controller)(520), 전원 공급부(530), DC/AC 인버터(540), 오실레이터(550), AC 전류 프로브(560), 및 AC 전압 프로브(570)를 포함하여 구성될 수 있다.5 is a reference diagram illustrating a process of crystallizing a perovskite layer by remote plasma treatment according to an embodiment of the present invention. 5, the atmospheric pressure plasma apparatus of the present invention includes a gas injection port 500, a gas generator 510, a mass flow controller (MFC) 520, a power supply unit 530, a DC/AC inverter 540, It may include an oscillator 550 , an AC current probe 560 , and an AC voltage probe 570 .

도5는 본 대기압 플라즈마 공정을 진행하기 위해 마련된 플레이트(580) 위에 준비된 결정질 실리콘 웨이퍼(120) 위에 코팅된 페로브스카이트 층(130)의 표면 처리를 진행하는 모습을 나타낸 것이다. 5 shows a state in which the surface treatment of the perovskite layer 130 coated on the crystalline silicon wafer 120 prepared on the plate 580 prepared for the present atmospheric pressure plasma process is performed.

즉, 도5와 같이, 대기압 플라즈마 장치를 통해 페로브스카이트 층(130)의 표면이 결정화됨으로써, 상기 페로브스카이트 층(130) 위에 결정화된 박막 층(132)이 형성될 수 있다. 참조번호 134는 대면적 대기압 플라즈마 발생기이다. 넓은 면적에 균일한 플라즈마를 발생시킴으로써, 그 열과 플라즈마 소스와 그라운드 사이의 전기장을 통해 페르브스카이트 결정화 공정이 가능하다. 이때 대기압 플라즈마 발생기는 DBD 방전일 수 있다.That is, as shown in FIG. 5 , the surface of the perovskite layer 130 is crystallized through an atmospheric pressure plasma apparatus, so that the crystallized thin film layer 132 may be formed on the perovskite layer 130 . Reference numeral 134 denotes a large-area atmospheric pressure plasma generator. By generating a uniform plasma over a large area, the pervskite crystallization process is possible through the heat and the electric field between the plasma source and the ground. In this case, the atmospheric pressure plasma generator may be a DBD discharge.

이와 같이, 대기압 플라즈마 방식을 이용함으로써, 별도의 열처리를 하지 않고도 페로브스카이트 층의 표면을 결정화시킬 수 있다.As such, by using the atmospheric pressure plasma method, it is possible to crystallize the surface of the perovskite layer without additional heat treatment.

다시 도3을 참고하면, 상기 도5를 참조하여 설명한 바와 같이 대기압 플라즈마 장치(32)를 이용하여 페로브스카이트 층을 결정화(130)시킴으로써 표면처리를 한 후, 도5의 (c)와 같이 표면 처리된 페로브스카이트 층(130)의 위에 제2 투명 전극 층(152)을 형성시킨다. 일 실시예에 따른 제2 투명 전극 층(152)은 ZnO, ITO(indium-tin oxide) 또는 FTO(fluorine-doped tin oxide)으로 구현될 수 있다.Referring back to FIG. 3, as described with reference to FIG. 5, the surface is treated by crystallizing 130 the perovskite layer using the atmospheric pressure plasma device 32, and then, as shown in FIG. 5(c). A second transparent electrode layer 152 is formed on the surface-treated perovskite layer 130 . The second transparent electrode layer 152 according to an embodiment may be implemented with ZnO, indium-tin oxide (ITO), or fluorine-doped tin oxide (FTO).

이때, 본 발명의 실시예에 따른 이종접합 실리콘 태양전지(100)는 페로브스카이트 층(130)과 상기 제2 투명 전극 층(152) 사이에 정공수송 층(140) 또는 전자수송 층(140)이 형성되는 것을 특징으로 하지만, 본 발명의 다른 실시예에 따른 이종접합 실리콘 태양전지(100)는 페로브스카이트 층(130)을 생성할 때, 페로브스카이트 뿐만 아니라, 정공수송 물질 또는 전자수송 물질을 혼합하여 형성(130+140)할 수도 있다. At this time, in the heterojunction silicon solar cell 100 according to the embodiment of the present invention, the hole transport layer 140 or the electron transport layer 140 is disposed between the perovskite layer 130 and the second transparent electrode layer 152 . ) is formed, but in the heterojunction silicon solar cell 100 according to another embodiment of the present invention, when generating the perovskite layer 130, not only the perovskite, but also the hole transport material or It may be formed (130+140) by mixing an electron transporting material.

예컨대, 결정질 실리콘 웨이퍼(120)가 n 형(n-type) 실리콘 웨이퍼인 경우, 그 위에 형성되는 페로브스카이트 층(130)이 정공수송 매질을 함께 포함하여 적층되거나, 페로브스카이트 층(130) 위에 정공수송 층(140)이 형성될 수 있다.For example, when the crystalline silicon wafer 120 is an n-type silicon wafer, the perovskite layer 130 formed thereon is laminated including a hole transport medium, or a perovskite layer ( The hole transport layer 140 may be formed on the 130 ).

마찬가지로, 결정질 실리콘 웨이퍼(120)가 p 형(p-type) 실리콘 웨이퍼인 경우, 그 위에 형성되는 페로브스카이트 층(130)이 전자수송 매질을 함께 포함하여 적층되거나, 페로브스카이트 층(130) 위에 전자수송 층(140)이 형성될 수 있다. Similarly, when the crystalline silicon wafer 120 is a p-type silicon wafer, the perovskite layer 130 formed thereon is laminated with an electron transport medium, or a perovskite layer ( The electron transport layer 140 may be formed on the 130 ).

상술한 바와 같이, 페로브스카이트 층(130+140) 위에 제2 투명 전극 층(152)이 생성된 후, 도3의 (d)에 도시된 바와 같이, 제2 투명 전극 층(152)의 상면에 제2 도전성 전극 층(154)이 형성되고, 결정질 실리콘 웨이퍼(120)의 후면에 제1 전극 층(110)이 형성된다. As described above, after the second transparent electrode layer 152 is generated on the perovskite layer 130+140, as shown in FIG. 3D, the second transparent electrode layer 152 is formed. The second conductive electrode layer 154 is formed on the upper surface, and the first electrode layer 110 is formed on the rear surface of the crystalline silicon wafer 120 .

도3에서는 결정질 실리콘 웨이퍼(120)의 후면에 제1 전극 층(110)이 형성되는 것으로 도시하였으나, 이에 꼭 한정되는 것은 아니고, 본 발명의 이종접합 실리콘 태양전지(100)의 결정질 실리콘 웨이퍼(120)의 후면에는 제1 도전성 전극 층(112)만 형성되어도 무방하다.3 shows that the first electrode layer 110 is formed on the rear surface of the crystalline silicon wafer 120, but is not limited thereto, and the crystalline silicon wafer 120 of the heterojunction silicon solar cell 100 of the present invention. ), only the first conductive electrode layer 112 may be formed on the rear surface.

전술한 바와 같은 본 발명의 이종접합 실리콘 태양전지는 아래 <표1>과 같은 효율치를 달성할 수 있다.The heterojunction silicon solar cell of the present invention as described above can achieve efficiency values as shown in Table 1 below.

Figure 112019123061018-pat00001
Figure 112019123061018-pat00001

도6 및 도7은 대기압 플라즈마 처리 여부에 따른 페로브스카이트 층과 결정질 실리콘 웨이퍼의 이종접합 상태를 비교하기 위해 도시한 도면이다.6 and 7 are diagrams for comparing the heterojunction state of the perovskite layer and the crystalline silicon wafer according to the atmospheric pressure plasma treatment or not.

먼저 도6의 (a)는 페로브스카이트 층(perovskite)에 대기압 플라즈마 처리를 하지 않고, 페로브스카이트 층(perovskite)과 결정질 실리콘 웨이퍼의 각 일면에 전극을 접합시킨 것을 나타내는 도면이고, 도6의 (b)는 페로브스카이트 층(130)의 상면에 페로브스카이트 층(130)의 표면을 결정화시키기 위한 표면 처리(132)를 하고, 참조번호 134 를 위한 플라즈마 처리를 한 후, 페로브스카이트 층(130) 및 결정질 실리콘 웨이퍼(120)의 각 일면에 제1 전극층(110)과 제2 전극층(150)을 접합시킨 것을 나타내는 도면이다.First, Figure 6 (a) is a diagram showing that the perovskite layer (perovskite) is not subjected to atmospheric pressure plasma treatment, and electrodes are bonded to each side of the perovskite layer (perovskite) and the crystalline silicon wafer, 6(b) is a surface treatment 132 for crystallizing the surface of the perovskite layer 130 on the upper surface of the perovskite layer 130, and plasma treatment for reference number 134, It is a view showing that the first electrode layer 110 and the second electrode layer 150 are bonded to each side of the perovskite layer 130 and the crystalline silicon wafer 120 .

도7은 도6의 (a)와 (b) 각각 접합한 결과에 따른 태양전지의 성능비교를 나타낸 도면이다. 도7의 (a)는 도6의 (a)와 같은 A-type의 접합결과에 따라 출력 가능한 전압 및 전류와 도6의 (b)와 같은 B-type의 접합결과에 따라 출력 가능한 전압 및 전류를 나타낸 그래프이다. 그리고, 도7의 (b)는 상기 A-type과 B-type의 개방전압(Voc), 온도단락 광 전류밀도(Jsc), 곡선인자(FF), 변화효율(Eff)을 비교한 표이다. 도7에 도시된 바와 같이, 대기압 플라즈마 처리를 하여 구현된 태양전지가 대기압 플라즈마 처리를 하지 않은 태양전지에 비해 성능이 훨씬 높게 나타남을 확인할 수 있다.7 is a view showing a performance comparison of solar cells according to the bonding results of FIGS. 6 (a) and (b) respectively. Fig. 7(a) shows the voltage and current outputable according to the A-type junction result as shown in Fig. 6(a) and the outputable voltage and current according to the B-type junction result as shown in Fig. 6(b). is a graph showing And, (b) of FIG. 7 is a table comparing the open circuit voltage (Voc), the temperature short photo current density (Jsc), the curve factor (FF), and the change efficiency (Eff) of the A-type and the B-type. As shown in FIG. 7 , it can be seen that the solar cell implemented by the atmospheric pressure plasma treatment has much higher performance than the solar cell that is not subjected to the atmospheric pressure plasma treatment.

제조 실시예 1Preparation Example 1

이하, 본 발명의 이종접합 실리콘 태양전지의 제조 방법에 대하여 후술한다. Hereinafter, a method for manufacturing the heterojunction silicon solar cell of the present invention will be described below.

1) 먼저 본 발명의 태양전지를 제조함에 있어, n형(n-type)의 결정질 실리콘 웨이퍼인 기판을 준비한다. 보다 구체적으로, 결정질 실리콘 웨이퍼의 상면인 제1 면 및 하면인 제2 면을 평탄화한 후, 상기 제1 및 제2 면 중 적어도 하나 이상의 면이 요철을 가지도록 텍스처링하여 텍스처링 패턴을 형성한다. 이때, 결정질 실리콘 웨이퍼의 텍스처 구조 도입은 습식화학 에칭법, 건식화학 에칭법, 전기화학 에칭법, 기계적 에칭법 중 어느 하나의 방법이 이용될 수 있으나, 이에 반드시 제한되는 것은 아니다. 일 예로, 결정질 실리콘 웨이퍼의 제1 면 및 제2 면 중 적어도 하나 이상을 염기성 수용액 내에서 식각하여 텍스쳐 구조를 도입할 수 있다.1) First, in manufacturing the solar cell of the present invention, a substrate that is an n-type crystalline silicon wafer is prepared. More specifically, after planarizing the first surface, which is the upper surface, and the second surface, which is the lower surface, of the crystalline silicon wafer, at least one of the first and second surfaces is textured to have irregularities to form a texturing pattern. In this case, any one of a wet chemical etching method, a dry chemical etching method, an electrochemical etching method, and a mechanical etching method may be used to introduce the texture structure of the crystalline silicon wafer, but is not limited thereto. For example, at least one of the first and second surfaces of the crystalline silicon wafer may be etched in a basic aqueous solution to introduce a textured structure.

보다 구체적으로, 먼저 면을 따라 슬라이스한 두께 180 ㎛, 4inch 크기의 인(P) 등의 도우너(doner)가 도핑된 n형 실리콘 단결정 기판을 준비한다. 다음으로 상온~150의 온도 범위에서 8 중량%의 수산화나트륨(NaOH) 수용액 또는 수산화칼륨(KOH) 수용액에 유기용제 이소프로필알콜(IPA), 인산염 K3PO4, 반응 조절제 및/또는 계면활성제 등의 첨가제를 포함한 수용액을 이용하여 기판 표면을 식각한다.More specifically, first, an n-type silicon single crystal substrate doped with a donor such as phosphorus (P) having a thickness of 180 μm and a size of 4 inches, sliced along the plane, is prepared. Next, an additive such as an organic solvent isopropyl alcohol (IPA), phosphate K3PO4, a reaction regulator and/or a surfactant is added to an 8 wt% aqueous solution of sodium hydroxide (NaOH) or potassium hydroxide (KOH) in a temperature range of room temperature to 150. The substrate surface is etched using an aqueous solution containing

실리콘 웨이퍼는 반사율 저감을 통한 광전류 확보를 위해 표면 조직화(texturing) 공정을 수행한다. 표면 조직화 공정은 KOH, NaOH 등의 염기성 물질을 이용한 습싱 공정을 사용함으로써 수행된다. 식각 공정을 통해 결정질 실리콘 웨이퍼에는 피라미드 형상의 요철을 가지는 텍스쳐가 형성된다. 결정질 실리콘 웨이퍼 상에는 깊이 5㎛ 수준의 텍스쳐가 전면에 균일하게 형성된다. 표면 조직화된 텍스쳐는 피라미드구조로 구현된다. A silicon wafer is subjected to a surface texturing process to secure photocurrent by reducing reflectance. The surface texture process is performed by using a wet process using a basic material such as KOH or NaOH. A texture having a pyramid shape is formed on the crystalline silicon wafer through the etching process. A texture with a depth of 5 μm is uniformly formed on the entire surface of the crystalline silicon wafer. The surface textured texture is implemented as a pyramid structure.

2) 먼저 텍스쳐가 균일하게 형성된 n형 결정질 실리콘 웨이퍼의 하부면에 패시베이션 층으로 진성 비정질 실리콘(i-a-Si:H)층을 실리콘 소스 물질(SiH4)과 수소(H2)를 이용하여 PECVD법으로 증착한다. PECVD법은 일반적인 CVD법 대비 공정온도를 낮출 수 있다는 장점이 있어, 이종접합 실리콘 태양 전지의 제조 방법으로 특히 바람직하다. 진성 비정질 실리콘 층은 10nm 두께로 형성된다.2) First, a PECVD method using a silicon source material (SiH 4 ) and hydrogen (H 2 ) to form an intrinsic amorphous silicon (ia-Si:H) layer as a passivation layer on the lower surface of an n-type crystalline silicon wafer having a uniform texture. deposited with The PECVD method has the advantage of lowering the process temperature compared to the general CVD method, and is particularly preferable as a method for manufacturing a heterojunction silicon solar cell. An intrinsic amorphous silicon layer is formed to a thickness of 10 nm.

3) 다음으로, 상기 실리콘 결정질 기판과 동일한 도전형의 불순물로 도핑된 제1 타입 비정질 실리콘 층을 형성한다. 구체적으로 PECVD 공정을 이용하여, SiH4의 가스와 H2 가스, 그리고 도판트(dopant) 가스로서 B2H6 가스를 반응물로 이용한다. 이 때 PECVD 공정의 온도는 500도이고, 압력 조건은 10-2 Torr 이다. 따라서 이와 같은 공정조건에 의해 본 발명의 전자전달층은 n 타입 비정질 실리콘(n-a-Si)가 증착된다. 제1 타입 비정질 실리콘 층은 10nm 두께로 형성된다.3) Next, a first type amorphous silicon layer doped with an impurity of the same conductivity type as that of the silicon crystalline substrate is formed. Specifically, using a PECVD process, a gas of SiH 4 , H 2 gas, and B 2 H 6 gas as a dopant gas are used as reactants. At this time, the temperature of the PECVD process is 500 degrees, and the pressure condition is 10 -2 Torr. Accordingly, n-type amorphous silicon (na-Si) is deposited on the electron transport layer of the present invention by such process conditions. A first type amorphous silicon layer is formed to a thickness of 10 nm.

4) 다음으로, 결정질 실리콘 웨이퍼의 계면에 플라즈마 처리를 이종접합 태양전지의 친수성과 소수성을 높여준다. 4) Next, plasma treatment is applied to the interface of the crystalline silicon wafer to increase the hydrophilicity and hydrophobicity of the heterojunction solar cell.

이때, 결정질 실리콘 웨이퍼의 계면에 처리하는 플라즈마 공정으로는, 공정가스 아르곤(Ar), 유량 30lpm, 300 W 전력으로 5분간 결정질 실리콘 웨이퍼의 계면을 플라즈마 처리한다. At this time, as a plasma process for treating the interface of the crystalline silicon wafer, the interface of the crystalline silicon wafer is plasma-treated for 5 minutes with a process gas argon (Ar), a flow rate of 30 lpm, and a power of 300 W.

5) 그리고, 이렇게 플라즈마 처리된 결정질 실리콘 웨이퍼의 상면에 원격 초음파 플라즈마 스프레이 방식으로 페로브스카이트 층을 코팅하고, 이에 따라 p-n접합을 형성한다. 보다 구체적으로는, 도4에 도시된 바와 같은 원격 플라즈마 초음파 스프레이 장치를 이용하여 CH3NH3PbI3의 구조를 가지는 페로브스카이트를 플라즈마 처리된 결정질 실리콘 웨이퍼의 상면에 코팅하는 것이다.5) Then, a perovskite layer is coated on the upper surface of the plasma-treated crystalline silicon wafer by remote ultrasonic plasma spraying, thereby forming a pn junction. More specifically, by using a remote plasma ultrasonic spray apparatus as shown in FIG. 4, perovskite having a structure of CH 3 NH 3 PbI 3 is coated on the upper surface of the plasma-treated crystalline silicon wafer.

페로브스카이트는 메틸암모늄납요오드화물(CH3NH3Pbl3) 물질이 사용된다. 페로브스카이트 층 코팅은 스프레이 코팅 방법을 통해 코팅된다. The perovskite is methylammonium lead iodide (CH 3 NH 3 Pbl 3 ) The material is used. The perovskite layer coating is coated via a spray coating method.

6) 다음으로, 페로브스카이트 층 위에 열처리 공정을 통해 결정화 공정을 진행한다. 열처리 공정에 있어서, 온도 150 도, 박막 층의 두께 500 nm, 시간 10 분 등으로 설정하여 처리한다.6) Next, a crystallization process is performed through a heat treatment process on the perovskite layer. In the heat treatment step, the temperature is set to 150°C, the thickness of the thin film layer is 500 nm, the time is 10 minutes, and the like.

7) 그리고, 정공수송 층을 형성한다. 전극으로의 원활한 캐리어 수송을 위해 스프레이 코팅 방법을 이용하여 정공수송 층을 형성하는 공정이다. 코팅 후, 대기압 플라즈마 공정을 통해 소성을 진행한다.7) Then, a hole transport layer is formed. It is a process of forming a hole transport layer using a spray coating method for smooth carrier transport to an electrode. After coating, firing is performed through an atmospheric pressure plasma process.

8) 그리고, 제1 타입 비정질 실리콘 층의 하부면에 제1 투명 전극 층과 제1 도전성 전극 층을 형성하고, 정공수송 층의 상부면에 제2 투명 전극 층과 제1 도전성 전극 층을 형성한다.8) Then, a first transparent electrode layer and a first conductive electrode layer are formed on the lower surface of the first type amorphous silicon layer, and a second transparent electrode layer and a first conductive electrode layer are formed on the upper surface of the hole transport layer. .

이때, 비정질 실리콘 내부의 수소결합 파괴를 방지하기 위해, 제1 투명 전극 층 및 제1 도전성 전극 층의 공정온도는 250도 이하로 제한된다. 마찬가지로, 제2 투명 전극 층 및 제2 도전성 전극 층의 공정온도 또한 상기 제1 전극 층과 동일하다. 따라서 이 경우, 제2 전극 층은 제1 전극 층 보다 먼저 형성되거나 또는 제2 전극 층과 제1 전극 층은 동시에 형성될 수 있다.At this time, in order to prevent hydrogen bond breakage inside the amorphous silicon, the process temperature of the first transparent electrode layer and the first conductive electrode layer is limited to 250 degrees or less. Similarly, the process temperature of the second transparent electrode layer and the second conductive electrode layer is also the same as that of the first electrode layer. Accordingly, in this case, the second electrode layer may be formed before the first electrode layer, or the second electrode layer and the first electrode layer may be formed simultaneously.

제1 투명 전극 층 및 제2 투명 전극 층의 재료로 ITO(Indium Tin Oxide)의 투명 전도성 산화물을 사용하여, 상기 제1 및 제2 투명 전극 층은 스퍼터링을 통해 증착될 수 있다.Using a transparent conductive oxide of indium tin oxide (ITO) as a material for the first transparent electrode layer and the second transparent electrode layer, the first and second transparent electrode layers may be deposited through sputtering.

상기 제1 및 제2 투명 전극 층을 형성한 후, 제1 및 제2 도전성 전극 층을 형성한다. 물론, 상기 제1 및 제2 투명 전극 층을 형성하지 않고 바로 제1 및 제2 도전성 전극 층을 형성할 수도 있으나, 비정질 실리콘은 금속 그리드인 도전성 전극 층을 통해 캐리어(carrier)를 모으기에는 상대적으로 캐리어(carrier) 이동도가 낮으므로 투명 전극 층을 형성하는 것이 보다 바람직하다.After forming the first and second transparent electrode layers, first and second conductive electrode layers are formed. Of course, the first and second conductive electrode layers may be directly formed without forming the first and second transparent electrode layers, but amorphous silicon is relatively difficult to collect carriers through the conductive electrode layer, which is a metal grid. Since carrier mobility is low, it is more preferable to form a transparent electrode layer.

이 때 제1 및 제2 도전성 전극 층은 제1 및 제2 투명 전극 층 상에 제2 전극 페이스트를 스크린 프린팅법으로 인쇄하고, 제2 온도(제1 온도와 동일)를 갖는 열처리에 의해 형성된다.At this time, the first and second conductive electrode layers are formed by printing a second electrode paste on the first and second transparent electrode layers by a screen printing method, and heat treatment having a second temperature (same as the first temperature). .

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and various modifications, changes, and substitutions are possible within the range that does not depart from the essential characteristics of the present invention by those of ordinary skill in the art to which the present invention pertains. will be. Accordingly, the embodiments disclosed in the present invention and the accompanying drawings are for explaining, not limiting, the technical spirit of the present invention, and the scope of the technical spirit of the present invention is not limited by these embodiments and the accompanying drawings. . The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 이종접합 실리콘 태양전지
112: 제1 도전성 전극 층
114: 제1 투명 전극 층
116: 제1 타입 비정질 실리콘 층
118: 진성 비정질 실리콘 층
120: 결정질 실리콘 웨이퍼
130: 페로브스카이트 층
140: 정공수송 층
152: 제2 투명 전극 층
154: 제2 도전성 전극 층100: heterojunction silicon solar cell
112: first conductive electrode layer
114: first transparent electrode layer
116: first type amorphous silicon layer
118: intrinsic amorphous silicon layer
120: crystalline silicon wafer
130: perovskite layer
140: hole transport layer
152: second transparent electrode layer
154: second conductive electrode layer

Claims (16)

단일 태양전지로,
결정질 실리콘 웨이퍼;
상기 결정질 실리콘 웨이퍼의 표면에 친수성 및 소수성을 부여하기 위하여 플라즈마 스프레이 코팅을 함에 따라 상기 결정질 실리콘 웨이퍼의 표면에 형성되는 플라즈마 코팅 층;
상기 플라즈마 코팅 층의 일표면에 형성되는 페로브스카이트(perovskite) 물질을 포함하는 페로브스카이트 층;
상기 페로브스카이트 층의 표면에 플라즈마 열 처리를 함에 따라 상기 페로브스카이트 층의 적어도 일 표면을 결정화시킴으로써, 상기 페로브스카이트 층의 일면에 형성되는 박막 층;
상기 박막 층의 일면에 형성되고, 정공수송 물질을 포함하는 정공수송 층;
상기 결정질 실리콘 웨이퍼의 타면에 형성되는 제1 전극 층; 및
상기 정공수송 층의 일면에 형성되며, 상기 제1 전극 층이 가지는 극성과는 다른 극성을 가지는 제2 전극 층;을 포함하며,
상기 페로브스카이트 층은, 복수의 페로브스카이트 층들이 적층된 형태로 구현되고, 페로브스카이트 물질을 초음파 스프레이를 이용하여 초음파로 분사하고, 상기 초음파 스프레이로부터 페로브스카이트 물질이 분사되는 경로의 양측에 배치되는 방전전극으로부터 발생되는 플라즈마에 의해 플라즈마 처리된 페로브스카이트 물질이 상기 플라즈마 코팅 층의 일면에 코팅되며,
상기 제1 전극 층은, 상기 결정질 실리콘 웨이퍼의 타면에 형성되는 진성 비정질 실리콘 층; 상기 진성 비정질 실리콘 층의 일면에 형성되는 제1 타입 비정질 실리콘 층; 상기 제1 타입 비정질 실리콘 층의 일면에 형성되는 제1 투명 전극 층; 및 상기 제1 투명 전극 층의 일면에 이격 배열되어 형성되는 제1 도전성 전극 층;을 포함하고,
상기 제2 전극 층은, 상기 정공수송 층의 일면에 형성되는 제2 투명 전극 층; 및 상기 제2 투명 전극 층의 일면에 이격 배열되어 형성되는 제2 도전성 전극 층;을 포함하는 이종접합 실리콘 태양전지.single solar cell,
crystalline silicon wafers;
a plasma coating layer formed on the surface of the crystalline silicon wafer by plasma spray coating to impart hydrophilicity and hydrophobicity to the surface of the crystalline silicon wafer;
a perovskite layer comprising a perovskite material formed on one surface of the plasma coating layer;
a thin film layer formed on one surface of the perovskite layer by crystallizing at least one surface of the perovskite layer by plasma heat treatment on the surface of the perovskite layer;
a hole transport layer formed on one surface of the thin film layer and including a hole transport material;
a first electrode layer formed on the other surface of the crystalline silicon wafer; and
a second electrode layer formed on one surface of the hole transport layer and having a polarity different from that of the first electrode layer;
The perovskite layer is implemented in a form in which a plurality of perovskite layers are stacked, and the perovskite material is ultrasonically sprayed using an ultrasonic spray, and the perovskite material is sprayed from the ultrasonic spray. A plasma-treated perovskite material is coated on one surface of the plasma coating layer by plasma generated from the discharge electrodes disposed on both sides of the path,
The first electrode layer may include an intrinsic amorphous silicon layer formed on the other surface of the crystalline silicon wafer; a first type amorphous silicon layer formed on one surface of the intrinsic amorphous silicon layer; a first transparent electrode layer formed on one surface of the first type amorphous silicon layer; and a first conductive electrode layer formed to be spaced apart from one surface of the first transparent electrode layer and formed.
The second electrode layer may include a second transparent electrode layer formed on one surface of the hole transport layer; and a second conductive electrode layer spaced apart from and formed on one surface of the second transparent electrode layer. 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 제1 투명 전극 층 및 상기 제2 투명 전극 층은, ZnO, ITO(indium-tin oxide) 및 FTO(fluorine-doped tin oxide)로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 이종접합 실리콘 태양전지. According to claim 1,
The first transparent electrode layer and the second transparent electrode layer, ZnO, ITO (indium-tin oxide) and FTO (fluorine-doped tin oxide) heterojunction comprising at least one selected from the group consisting of silicon solar cell. 삭제delete 삭제delete 제1항에 있어서,
상기 페로브스카이트 층과 상기 결정질 실리콘 웨이퍼의 접합에 따른 밴드 갭은 1. 15 내지 1. 40 eV으로 형성되는 것을 특징으로 하는 이종접합 실리콘 태양전지.According to claim 1,
A band gap according to the bonding of the perovskite layer and the crystalline silicon wafer is 1. 15 to 1. 40 eV. 단일 태양전지로,
결정질 실리콘 웨이퍼;
상기 결정질 실리콘 웨이퍼의 표면에 친수성 및 소수성을 부여하기 위하여 플라즈마 스프레이 코팅을 함에 따라 상기 결정질 실리콘 웨이퍼의 표면에 형성되는 플라즈마 코팅 층;
상기 플라즈마 코팅 층의 일표면에 형성되는 페로브스카이트(perovskite) 물질을 포함하는 페로브스카이트 층;
상기 페로브스카이트 층의 표면에 플라즈마 열 처리를 함에 따라 상기 페로브스카이트 층의 적어도 일 표면을 결정화시킴으로써, 상기 페로브스카이트 층의 일면에 형성되는 박막 층;
상기 박막 층의 일면에 형성되고, 전자수송 물질을 포함하는 전자수송 층;
상기 결정질 실리콘 웨이퍼의 타면에 형성되는 제1 전극 층; 및
상기 전자수송 층의 일면에 형성되며, 상기 제1 전극 층이 가지는 극성과는 다른 극성을 가지는 제2 전극 층;을 포함하며,
상기 페로브스카이트 층은, 복수의 페로브스카이트 층들이 적층된 형태로 구현되고, 페로브스카이트 물질을 초음파 스프레이를 이용하여 초음파로 분사하고, 상기 초음파 스프레이로부터 페로브스카이트 물질이 분사되는 경로의 양측에 배치되는 방전전극으로부터 발생되는 플라즈마에 의해 플라즈마 처리된 페로브스카이트 물질이 상기 결정질 실리콘 웨이퍼의 일면에 코팅되며,
상기 제1 전극 층은, 상기 결정질 실리콘 웨이퍼의 타면에 형성되는 진성 비정질 실리콘 층; 상기 진성 비정질 실리콘 층의 일면에 형성되는 제1 타입 비정질 실리콘 층; 상기 제1 타입 비정질 실리콘 층의 일면에 형성되는 제1 투명 전극 층; 및 상기 제1 투명 전극 층의 일면에 이격 배열되어 형성되는 제1 도전성 전극 층;을 포함하고,
상기 제2 전극 층은, 상기 전자수송 층의 일면에 형성되는 제2 투명 전극 층; 및 상기 제2 투명 전극 층의 일면에 이격 배열되어 형성되는 제2 도전성 전극 층;을 포함하는 이종접합 실리콘 태양전지.single solar cell,
crystalline silicon wafers;
a plasma coating layer formed on the surface of the crystalline silicon wafer by plasma spray coating to impart hydrophilicity and hydrophobicity to the surface of the crystalline silicon wafer;
a perovskite layer comprising a perovskite material formed on one surface of the plasma coating layer;
a thin film layer formed on one surface of the perovskite layer by crystallizing at least one surface of the perovskite layer by plasma heat treatment on the surface of the perovskite layer;
an electron transport layer formed on one surface of the thin film layer and including an electron transport material;
a first electrode layer formed on the other surface of the crystalline silicon wafer; and
a second electrode layer formed on one surface of the electron transport layer and having a polarity different from that of the first electrode layer;
The perovskite layer is implemented in a form in which a plurality of perovskite layers are stacked, and the perovskite material is ultrasonically sprayed using an ultrasonic spray, and the perovskite material is sprayed from the ultrasonic spray. A plasma-treated perovskite material is coated on one surface of the crystalline silicon wafer by plasma generated from the discharge electrodes disposed on both sides of the path,
The first electrode layer may include an intrinsic amorphous silicon layer formed on the other surface of the crystalline silicon wafer; a first type amorphous silicon layer formed on one surface of the intrinsic amorphous silicon layer; a first transparent electrode layer formed on one surface of the first type amorphous silicon layer; and a first conductive electrode layer formed to be spaced apart from one surface of the first transparent electrode layer and formed.
The second electrode layer may include a second transparent electrode layer formed on one surface of the electron transport layer; and a second conductive electrode layer spaced apart from and formed on one surface of the second transparent electrode layer. 삭제delete 삭제delete 제9항에 있어서,
상기 제1 투명 전극 층 및 상기 제2 투명 전극 층은, ZnO, ITO(indium-tin oxide) 또는 FTO(fluorine-dopedtin oxide) 중 적어도 하나를 포함하는 것을 특징으로 하는 이종접합 실리콘 태양전지. 10. The method of claim 9,
The first transparent electrode layer and the second transparent electrode layer, ZnO, ITO (indium-tin oxide), or FTO (fluorine-dopedtin oxide) heterojunction silicon solar cell, characterized in that it comprises at least one. 단일 태양전지의 제조 방법으로,
결정질 실리콘 웨이퍼의 표면에 친수성 및 소수성을 부여하기 위하여 플라즈마 스프레이 코팅을 함에 따라 상기 결정질 실리콘 웨이퍼의 표면에 플라즈마 코팅 층을 형성시키는 단계;
상기 플라즈마 코팅 층의 일표면에 원격 플라즈마 초음파 스프레이 공정을 이용하여 페로브스카이트(perovskite) 물질을 포함하는 페로브스카이트 층을 형성시키는 단계;
상기 페로브스카이트 층의 표면에 플라즈마 열 처리를 함에 따라 상기 페로브스카이트 층의 적어도 일 표면을 결정화시킴으로써, 상기 페로브스카이트 층의 일면에 박막 층을 형성시키는 단계;
상기 박막 층의 일면에 정공수송 물질을 포함하는 정공수송 층 또는 전자수송 물질을 포함하는 전자수송 층을 형성시키는 단계; 및
상기 정공수송 층 또는 상기 전자수송 층의 일면에 상기 결정질 실리콘 웨이퍼의 타면에 형성되는 제1 전극 층이 가지는 극성과는 다른 극성을 가지는 제2 전극 층을 형성시키는 단계;를 포함하며,
상기 페로브스카이트 층은, 복수의 페로브스카이트 층들이 적층된 형태로 구현되고, 페로브스카이트 물질을 초음파 스프레이를 이용하여 초음파로 분사하고, 상기 초음파 스프레이로부터 페로브스카이트 물질이 분사되는 경로의 양측에 배치되는 방전전극으로부터 발생되는 플라즈마에 의해 플라즈마 처리된 페로브스카이트 물질이 상기 플라즈마 코팅 층의 일면에 코팅되며,
상기 제2 전극 층을 형성시키는 단계는, 상기 정공수송 층 또는 전자수송 층의 일면에 제2 투명 전극 층을 형성시키는 단계; 및 상기 제2 투명 전극 층의 일면에 제2 도전성 전극 층을 이격 배열하여 형성시키는 단계;를 포함하며,
상기 결정질 실리콘 웨이퍼의 타면에 형성되는 상기 제1 전극 층은, 상기 결정질 실리콘 웨이퍼의 타면에 형성되는 진성 비정질 실리콘 층; 상기 진성 비정질 실리콘 층의 일면에 형성되는 제1 타입 비정질 실리콘 층; 상기 제1 타입 비정질 실리콘 층의 일면에 형성되는 제1 투명 전극 층; 및 상기 제1 투명 전극 층의 일면에 이격 배열되어 형성되는 제1 도전성 전극 층;을 포함하는 이종접합 실리콘 태양전지 제조 방법.A method for manufacturing a single solar cell,
forming a plasma coating layer on the surface of the crystalline silicon wafer by plasma spray coating to impart hydrophilicity and hydrophobicity to the surface of the crystalline silicon wafer;
forming a perovskite layer comprising a perovskite material on one surface of the plasma coating layer using a remote plasma ultrasonic spray process;
forming a thin film layer on one surface of the perovskite layer by crystallizing at least one surface of the perovskite layer by subjecting the surface of the perovskite layer to plasma heat treatment;
forming a hole transport layer including a hole transport material or an electron transport layer including an electron transport material on one surface of the thin film layer; and
Forming a second electrode layer having a polarity different from that of the first electrode layer formed on the other surface of the crystalline silicon wafer on one surface of the hole transport layer or the electron transport layer;
The perovskite layer is implemented in a form in which a plurality of perovskite layers are stacked, and the perovskite material is ultrasonically sprayed using an ultrasonic spray, and the perovskite material is sprayed from the ultrasonic spray. A plasma-treated perovskite material is coated on one surface of the plasma coating layer by plasma generated from the discharge electrodes disposed on both sides of the path,
The forming of the second electrode layer may include: forming a second transparent electrode layer on one surface of the hole transport layer or the electron transport layer; and forming a second conductive electrode layer spaced apart from one another on one surface of the second transparent electrode layer.
The first electrode layer formed on the other surface of the crystalline silicon wafer may include an intrinsic amorphous silicon layer formed on the other surface of the crystalline silicon wafer; a first type amorphous silicon layer formed on one surface of the intrinsic amorphous silicon layer; a first transparent electrode layer formed on one surface of the first type amorphous silicon layer; and a first conductive electrode layer spaced apart from and formed on one surface of the first transparent electrode layer. 삭제delete 삭제delete 삭제delete
KR1020190155758A 2019-11-28 2019-11-28 Hetero-junction silicon solar cell and method of fabricating the same KR102284040B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190155758A KR102284040B1 (en) 2019-11-28 2019-11-28 Hetero-junction silicon solar cell and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190155758A KR102284040B1 (en) 2019-11-28 2019-11-28 Hetero-junction silicon solar cell and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20210066475A KR20210066475A (en) 2021-06-07
KR102284040B1 true KR102284040B1 (en) 2021-07-29

Family

ID=76374304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190155758A KR102284040B1 (en) 2019-11-28 2019-11-28 Hetero-junction silicon solar cell and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR102284040B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015535390A (en) * 2012-09-18 2015-12-10 イシス イノベイション リミテッド Optoelectronic device
US20180204709A1 (en) * 2017-01-18 2018-07-19 The Board Of Trustees Of The Leland Stanford Junior University Method for forming perovskite layers using atmospheric pressure plasma

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160076839A (en) * 2014-12-23 2016-07-01 성균관대학교산학협력단 Perovskite solar cell comprising surface treated electron carrier with hydrophilic group and method fabricating thereof
KR102541127B1 (en) 2017-09-05 2023-06-09 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 Tandem solar cell and manufacturing method the same
KR20190089394A (en) * 2018-01-22 2019-07-31 엘지전자 주식회사 Solar cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015535390A (en) * 2012-09-18 2015-12-10 イシス イノベイション リミテッド Optoelectronic device
US20180204709A1 (en) * 2017-01-18 2018-07-19 The Board Of Trustees Of The Leland Stanford Junior University Method for forming perovskite layers using atmospheric pressure plasma

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Energy Environ. Mater. 2019, 2(2) 119-143
Richard Swartwout 외 2명. Scalable Deposition Methods for Large-Area Production of Perovskite Thin Films. ENERGY & ENVIRONMENTAL MATERIALS, 119-143p, 2019 공개*

Also Published As

Publication number Publication date
KR20210066475A (en) 2021-06-07

Similar Documents

Publication Publication Date Title
EP3270432B1 (en) Tandem solar cell and tandem solar cell module comprising the same
US11251324B2 (en) Method for manufacturing perovskite silicon tandem solar cell
US10944017B2 (en) Stacked photoelectric conversion device and method for producing same
KR20190010197A (en) Perovskite solar cell and tandem solar cell including the same
US11133481B2 (en) Method for manufacturing solar cell
CN112086535B (en) Laminated battery
JP2009164544A (en) Passivation layer structure of solar cell, and fabricating method thereof
KR102367784B1 (en) Tandem solar cell, tanden solar cell module comprising the same and method for manufacturing thereof
JP2008053731A (en) Nano-wire in thin film silicon solar cell
US11616160B2 (en) Tandem solar cell
WO2022073518A1 (en) Laminated battery and method for fabrication thereof
JP5001985B2 (en) A method of forming a GexSi1-x buffer layer of a solar energy battery on a silicon wafer.
KR20190026484A (en) Tandem solar cell and manufacturing method the same
US20210126147A1 (en) Perovskite silicon tandem solar cell and manufacturing method thereof
KR20200140833A (en) Method for manufacturing perovskite-based photovoltaic device, and the photovoltaic device
KR102284040B1 (en) Hetero-junction silicon solar cell and method of fabricating the same
US20090056809A1 (en) Solar cell
KR102591913B1 (en) Solar cell
US20210005832A1 (en) Tandem solar cell manufacturing method
EP4322235A1 (en) Perovskite solar cell and tandem solar cell comprising same
KR20190021135A (en) Method of manufacturing solar cell
CN115863456A (en) perovskite/TOPCon tandem solar cell
AU2021467183A1 (en) Solar cell and manufacturing method therefor
Chang et al. Solution-Processed Organic Hole Selective Layer Achieves 81.6% Fill Factor in Conventional Silicon Solar Cells
Hagar et al. A new approach for Multi junction solar cells from off the shelf individual cells: GaAs/Si

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant