KR102282438B1

KR102282438B1 - 영상 레이더를 위한 데이터 패킷 생성 장치 및 방법

Info

Publication number: KR102282438B1
Application number: KR1020200027834A
Authority: KR
Inventors: 김현철; 우재춘
Original assignee: 엘아이지넥스원 주식회사
Priority date: 2020-03-05
Filing date: 2020-03-05
Publication date: 2021-07-27

Abstract

본 발명의 버퍼 및 프로세서를 포함하는 데이터 패킷 생성 장치에 의한 데이터 패킷 생성 방법은 버퍼가, 입력신호에 대한 샘플링을 통해 획득한 데이터 샘플들을 포함하는 블록을 생성하는 단계, 프로세서가, 데이터 샘플들의 최대 유효비트를 계산하는 단계, 프로세서가, 계산된 최대 유효비트를 고려하여 데이터 샘플들에 포함된 불필요 비트를 제거하는 단계 및 버퍼가, 불필요 비트가 제거된 데이터 샘플들을 포함하는 데이터 패킷을 생성하여 출력하는 단계;를 수행할 수 있다.

Description

영상 레이더를 위한 데이터 패킷 생성 장치 및 방법{Apparatus and Method for Generating Data Packet for Image Radar}

본 발명은 영상 데이터 패킷 생성 방법에 관한 것이다. 보다 상세하게는, 본 발명은 영상 레이더/레이다 데이터 수신 또는 전송 시에 이용되는 데이터 패킷 생성 방법에 관한 것이다.

영상 레이더는 일반적으로 낮은 레벨의 신호를 수신하여 신호 처리 후 영상을 생성하게 된다. 하지만, 무인항공기에 탑재되어 있는 형태나 위성과 같이 사용자가 데이터를 계속적으로 획득하지 못하는 상황에서는 생성된 데이터의 저장이 필요하며, 데이터 저장용량의 한계 및 전송속도의 한계 때문에 압축 등 데이터량 저감 방안 또는 생성 데이터의 최소화가 필요하다.

종래에는 영상 레이더 수신 신호에 대한 데이터 생성하고자 하는 경우, 수신하는 신호를 하드웨어에 정의되어 있는 비트수를 이용하여 별도의 데이터 저감 없이 생성하거나, 데이터 량을 줄이기 위해 적응형 양자화 방식을 이용하였다. 하지만, 하드웨어에 정의되어 있는 비트수를 이용하여 생성하는 방식은 필요한 유효비트 외 정의되어 있는 모든 비트수만큼 데이터를 생성하여 불필요한 데이터가 포함되는 문제가 있으며, 적응형 양자화 방식 역시 재 양자화에 따른 신호 품질 저하 문제가 있다.

한국 공개 특허 제10-319280호 (등록)

상기 전술한 종래의 문제점을 해결하기 위하여 신호 품질의 저하 없이 데이터량 감소가 가능한 데이터 패킷 생성 방법을 제공하는 것을 목적으로 한다.

본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 버퍼 및 프로세서를 포함하는 데이터 패킷 생성 장치에 의한 데이터 패킷 생성 방법은 상기 버퍼가, 입력신호에 대한 샘플링을 통해 획득한 데이터 샘플들을 포함하는 블록을 생성하는 단계, 상기 프로세서가, 상기 데이터 샘플들의 최대 유효비트를 계산하는 단계, 상기 프로세서가, 상기 계산된 최대 유효비트를 고려하여 상기 데이터 샘플들에 포함된 불필요 비트를 제거하는 단계 및 상기 버퍼가, 상기 불필요 비트가 제거된 데이터 샘플들을 포함하는 데이터 패킷을 생성하여 출력하는 단계를 수행할 수 있다.

또한, 상기 프로세서가 상기 입력신호에 대하여 샘플링을 통해 샘플링 신호를 생성한 후, 상기 샘플링 신호를 양자화하여 상기 데이터 샘플들을 생성하는 단계를 더 포함할 수 있다.

또한, 상기 프로세서가, 상기 양자화된 데이터 샘플을 입력 받으면, 상기 입력된 데이터 샘플의 최대값을 계산하는 단계를 더 포함하고, 상기 입력된 데이터 샘플의 최대값을 계산하는 단계는 상기 입력되는 데이터 샘플의 최대값에 대한 비교 연산을 수행하며, 상기 입력되는 데이터 샘플의 최대값이 현재 설정되어 있는 최대값보다 큰 경우 상기 입력된 데이터 샘플의 최대값으로 설정 최대값을 설정할 수 있다.

또한, 상기 프로세서가, 상기 프로세서가, 상기 입력된 데이터 샘플의 최대값을 계산하는 단계는, 미리 설정하고자 하는 설정 최대값을 제1 최대값으로 설정하는 단계; 상기 샘플링 신호를 양자화함에 따라 생성된 데이터 샘플의 제2 최대값을 확인하는 단계; 및 상기 확인된 데이터 샘플의 제2 최대값과 상기 제1 최대값의 크기를 비교한 결과에 따라 상기 설정 최대값을 변경여부를 결정하는 단계를 더 포함할 수 있다.

또한, 상기 프로세서는, 상기 제1 최대값으로 설정된 설정 최대값과 상기 생성된 데이터 샘플들의 최대값을 비교함에 따라 최종 결정되는 최종 설정 최대값을 이용하여 상기 데이터 샘플들의 최대 유효비트를 계산할 수 있다.

또한, 상기 버퍼는 상기 블록 내 상기 불필요 비트가 제거된 각 데이터 샘플의 유효 비트를 직렬화하여 데이터 패킷을 생성하며, 상기 데이터 패킷은 적으로 출력버퍼에 쌓이는 데이터 샘플들의 조합으로 이루어질 수 있다.

또한, 상기 버퍼는 상기 획득한 데이터 샘플들을 기 설정된 블록 길이만큼 누적 저장하고, 상기 기 설정된 블록 길이만큼 누적 저장된 데이터 샘플들을 포함하는 상기 블록을 생성할 수 있다.

또한, 상기 입력신호는 외부에서 송신한 레이더 신호가 표적에 반사되어 돌아오는 레이더 신호일 수 있다.

상기 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 데이터 패킷 생성 장치는 입력신호에 대한 샘플링을 통해 획득한 데이터 샘플들을 포함하는 블록을 생성하는 블록 관리부; 상기 블록에 포함된 데이터 샘플들의 최대값을 산출하고, 산출된 최대값을 이용하여 상기 데이터 샘플들의 최대 유효비트를 계산하는 유효비트 계산부; 상기 계산된 최대 유효비트를 고려하여 상기 데이터 샘플들에 포함된 불필요 비트를 제거하는 불필요 비트 제거부; 및 상기 불필요 비트가 제거된 데이터 샘플들을 포함하는 데이터 패킷을 생성하여 출력하는 출력 버퍼;를 포함할 수 있다.

또한, 상기 블록 관리부는 상기 입력신호에 대하여 샘플링을 통해 샘플링 신호를 생성한 후, 상기 샘플링 신호를 양자화하여 상기 데이터 샘플들을 생성하는 신호 양자화부를 더 포함할 수 있다.

또한, 상기 양자화된 데이터 샘플을 입력 받으면, 상기 입력된 데이터 샘플의 최대값을 계산하는 최대값 계산부를 더 포함하고, 상기 최대값 계산부는 상기 입력되는 데이터 샘플의 최대값에 대한 비교 연산을 수행하며, 상기 입력되는 데이터 샘플의 최대값이 현재 설정되어 있는 최대값보다 큰 경우 상기 입력된 데이터 샘플의 최대값으로 설정 최대값을 설정할 수 있다.

또한, 상기 블록 관리부는 상기 획득한 데이터 샘플들을 기 설정된 블록 길이만큼 누적 저장하고, 상기 기 설정된 블록 길이만큼 누적 저장된 데이터 샘플들을 포함하는 상기 블록을 생성할 수 있다.

본 발명의 실시예에 따른 데이터 패킷 생성 방법은 신호 레벨이 작은 신호를 연속적으로 획득하는 일반적인 레이더/레이다 신호를 획득하는 상황에서도 신호 품질의 저하 없이 데이터량의 감소가 가능하다.

또한, 블록길이만큼 샘플 신호를 누적 후 최대 유효비트를 판단함으로써 돌발적으로 발생하는 큰 레벨의 신호에 대해서도 신호 품질의 저하 없이 데이터 획득이 가능하다.

또한, 일반적인 압축과 다르게 신호에 대한 추가 가공이 없어, 생성된 패킷의 수신부에서 블록 길이만 알고 있다면 추가 압축해제 동작 없이도 원 신호를 복원할 수 있는 효과가 있다.

도1은 본 발명의 일 실시예에 따른 데이터 패킷 생성 장치의 구성을 개략적으로 도시한 블록도이다.
도2는 본 발명의 일 실시예에 따른 프로세서의 세부 구성을 개략적으로 도시한 블록도이다.
도3은 본 발명의 일 실시예에 따른 버퍼의 세부 구성을 개략적으로 도시한 블록도이다.
도4는 본 발명의 일 실시예에 따른 데이터 패킷 생성 방법을 설명하기 위해 도시한 개념도이다.
도5는 도4를 참조하여 설명한 본 발명의 일 실시예에 따른 데이터 패킷 생성 방법을 시간의 흐름에 따라 도시한 흐름도이다.
도6은 본 발명의 다른 실시예에 따른 데이터 패킷 생성 방법을 설명하기 위해 도시한 개념도이다.
도7은 도6을 참조하여 설명한 본 발명의 일 실시예에 따른 데이터 패킷 생성 방법을 시간의 흐름에 따라 도시한 흐름도이다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계 없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 “...부”, “...기”, “모듈”, “블록”등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.

이하, 본 발명의 일 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

이하에서는 본 발명의 실시예에 따른 데이터 패킷 생성 장치 및 이에 따른 데이터 패킷 생성 방법의 구성 및 동작 원리를 관련된 도면을 참조하여 상세히 설명한다.

도1은 본 발명의 일 실시예에 따른 데이터 패킷 생성 장치의 구성을 개략적으로 도시한 블록도이다. 도1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 데이터 패킷 생성 장치는, 메모리(100), 프로세서(200), 및 버퍼(300)를 포함하는 컴퓨팅 디바이스로 구현될 수 있다.

메모리(100)는, 컴퓨팅 장치(10)인 데이터 패킷 생성 장치에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(100)는, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다

프로세서(200)는 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 메모리(100)에 저장되어 있던 신호 또는 데이터를 처리하고, 결과 데이터를 버퍼에 저장할 수 있다. 여기서, 상기 프로세서(200)는 메모리(100)와 버퍼(300) 사이에 데이터 량을 저감시키기 위해 데이터 처리 또는 연산 동작을 수행하는 구성이고, 본 발명의 데이터 패킷 생성 장치는 상기 프로세서와는 독립적으로 또는 함께 운영 가능한 보조 프로세서 (예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다.

버퍼(300)는 동작 메모리일 수 있다. 버퍼(300)는 외부 장치로부터 수신되 는 데이터, 메모리(100)로부터 읽어지는 데이터, 그리고 데이터 패킷 생성 장치(10)의 구동을 위해 요구되는 다양한 데이터를 저장할 수 있다. 버퍼(300)는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM), PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 다양한 랜덤 액세스 메모리들 중 적어도 하나를 포함할 수 있다. 본 발명의 기술적 사상을 간결하고 명확하게 설명하기 위하여, 메모리(100)는 DRAM인 것으로 가정된다. 그러나, 메모리(100)는 DRAM으로 한정되지 않으며, 본 발명의 기술적 사상으로부터 괴리되지 않고 다양하게 적용 및 응용될 수 있다.

도2는 본 발명의 일 실시예에 따른 프로세서의 세부 구성을 개략적으로 도시한 블록도이다. 도2를 참조하면, 본 발명의 실시예에 따른 프로세서(200)는 최대값 계산부(220), 유효비트 계산부(240), 및 불필요 비트 제거부(260)를 더 포함할 수 있다.

도3은 본 발명의 일 실시예에 따른 버퍼의 세부 구성을 개략적으로 도시한 블록도이다. 도3을 참조하면, 본 발명의 실시예에 따른 버퍼(300)는 입력 버퍼(320), 블록 관리부(340), 및 출력 버퍼(360)를 더 포함하여 구성될 수 있다.

상기 도2 및 도3에 따른 본 발명의 프로세서(200) 및 버퍼(300)의 세부 구성들에 대한 설명은 이하 도4 내지 도7을 참조한 설명에서 보다 구체적으로 후술하도록 한다.

도4는 본 발명의 일 실시예에 따른 데이터 패킷 생성 방법을 설명하기 위해 도시한 개념도이다.

도4a는 본 발명의 일 실시예에 따른 데이터 패킷 생성 방법을 설명하기 위해 도시한 개념도이고, 도4b는 본 발명의 일 실시예에 따른 필드 프로그램 가능한 게이트 어레이(field programmable gate array, FPGA)로 구현된 로직을 통해 구현된 데이터 패킷 생성 방법을 설명하기 위해 도시한 개념도이다.

본 발명의 일 실시예에 따른 데이터 패킷 생성 방법은 자원이 많은 일반적인 PC나 실시간 임베디드 시스템 또는 비 실시간 임베디드 시스템에서 구현할 수 있는 방법이다.

본 발명의 데이터 패킷 생성 장치(10)는 적응형 데이터 패킷 생성을 위하여 본 방법이 운용되기 이전에 사용자가 미리 최대 유효 비트(N) 및 하나의 블록에 포함될 샘플 수(M)을 입력 설정하여야 한다. 또한, 본 발명의 데이터 패킷 생성 장치(10)는 동작 시작 단계에서 최대값을 설정 최대값(예, 최대값=0)으로 초기화한다. 여기서, 상기 N 비트는 운용 전 하드웨어의 유효비트로 선언되거나 사용자에 의해 결정되는 것일 수 있다.

도4에는 도시하지 않았으나, 본 발명의 프로세서(200)는 신호 양자화부(미도시)를 더 포함할 수 있고, 신호 양자화부는 입력되는 입력 신호에 대하여 샘플링을 수행하여 샘플링 신호를 생성하고, 샘플링 수행을 통해 생성된 샘플링 신호를 N 비트의 디지털 신호로 양자화 함에 따라 데이터 샘플들을 생성할 수 있다. 또 다른 실시예로, 본 발명의 프로세서(200)는 샘플링 신호에 대하여 N 비트의 양자화된 디지털 신호를 입력 받는 것으로 구현될 수도 있다.

여기서, 입력 신호란 외부에서 송신한 레이더 신호 또는 레이다 신호가 표적에 반사되어 돌아오는 수신 신호를 의미하는 것이고, 이때 표적이란 획득된 신호에서 의미있는 부분(대상 객체)을 의미하는 것이다.

최대값 계산부(220)는 이렇게 양자화된 데이터 샘플을 입력 받으면, 입력된 데이터 샘플의 최대값을 계산한다. 여기서, 데이터 샘플의 최대값이란, 해당 데이터 샘플의 최대 신호 레벨을 의미하는 것이다. 보다 구체적으로는, 이진화 신호인 데이터 샘플의 십진수 값을 의미하는 것일 수 있다.

최대값 계산부(220)는 입력되는 데이터 샘플의 최대값에 대한 비교 연산을 수행하며, 입력되는 데이터 샘플의 최대값이 현재 설정되어 있는 최대값보다 큰 경우 상기 입력된 데이터 샘플의 최대값으로 설정 최대값을 설정할 수 있다.

일 실시예로, 최대값 계산부(220)는 운용 초기 단계에 설정 최대값을 제1 최대값인 0으로 초기화하여 설정하고, 이후에 입력된 제1 데이터 샘플에 대하여 계산한 데이터 샘플의 최대값인 제2 최대값과 비교하여, 제1 최대값이 제2 최대값보다 작으면 제2 최대값을 설정 최대값으로 변경 설정하고, 제1 최대값이 제2 최대값보다 크면 제1 최대값을 설정 최대값으로 유지할 수 있다. 그리고, 최대값 계산부(220)는 제1 데이터 샘플이 입력된 이후에 입력되는 제2 데이터 샘플의 제3 최대값을 계산하여, 현재 설정되어 있는 설정 최대값과 상기 제3 최대값을 비교하여, 현재 설정되어 있는 설정 최대값이 상기 제3 최대값보다 작으면 제3 최대값을 설정 최대값으로 변경 설정하고, 현재 설정되어 있는 설정 최대값이 상기 제3 최대값보다 크면, 현재 설정되어 있는 설정 최대값을 변경하지 않고 유지한다.

이와 같이, 본 발명의 실시예에 따른 최대값 계산부(220)는 미리 정해진 블록 길이(M)에 따른 블록을 구성하는 데이터 샘플들 각각에 대한 최대값을 계산하고, 계산된 최대값과 설정 최대값을 비교하여 설정 최대값을 유지하거나 변경할 수 있다.

최대값 계산부(220)가 데이터 샘플의 최대값을 계산한 후, 최대값 계산부(220)는 해당 데이터 샘플을 입력 버퍼(320)로 전달하고, 입력 버퍼(320)는 최대값 계산부(220)로부터 전달 받은 상기 해당 데이터 샘플을 저장한다.

그리고, 최대값 계산부(220)는 데이터 샘플의 최대값을 계산하고 난 후, 해당 데이터 샘플을 블록 관리부(340)에도 전달한다. 블록 관리부(340)는 하나의 블록 생성을 위하여, 전달 받은 데이터 샘플의 개수를 누적한다..

블록 관리부(340)는 최대값 계산부(220)로부터 순차적으로 전달 받은 복수의 데이터 샘플들이 미리 사용자에 의해 정해진 블록 길이(M)만큼 누적되면, 유효비트 계산부(240)로 출력 여부에 대한 enable 신호를 인가할 수 있다.

즉, 블록 관리부(340)는 미리 설정된 블록 길이(M)만큼 데이터 샘플들이 누적되면, 상기 데이터 샘플들을 포함하는 블록을 생성하고, 생성된 블록을 유효비트 계산부(240)로 출력할 수 있다. 다른 실시예에 따르면, 블록 관리부(340)는 데이터 샘플들은 샘플 단위로 출력할 수도 있다.

유효비트 계산부(240)는 최대값 계산부(220)로부터 계산된 상기 블록을 구성하는 데이터 샘플들에 대한 설정 최대값을 이용하여 최대 유효비트를 계산할 수 있다.

일 실시예에 따르면, 본 발명의 유효비트 계산부(240)는 ceil(log2(설정 최대값))으로 상기 최대 유효비트를 계산할 수 있다.

그리고, 유효비트 계산부(240)는 계산한 최대 유효비트를 기초로 출력 비트를 계산할 수 있다. 예컨대, 유효비트 계산부(240)는 ceil(log₂(최대 유효비트))로 상기 출력 비트를 계산할 수 있다.

유효비트 계산부(240)는 상술한 바와 같이 하나의 블록에 대하여 계산한 최대 유효비트 및 출력 비트를 불필요 비트 제거부(260)에 전달하고, 불필요 비트 제거부(260)는 전달 받은 최대 유효비트 및 출력 비트를 고려하여, 입력 버퍼(320)로부터 전달 받은 상기 블록을 구성하는 데이터 샘플들 중 불필요하다고 판단되는 불필요 비트를 제거할 수 있다.

불필요 비트 제거부(260)는 상기 블록 내 데이터 샘플의 불필요 비트가 제거된 유효비트만을 출력 버퍼(360)로 출력한다. 본 발명의 실시예에 따른 불필요 비트 제거부(260)는 도면에는 도시하지 않았으나, 유효비트 선언부 출력 로직과, 실제 블록 내 샘플의 불필요 비트를 제거하는 유효비트 출력 로직으로 구분될 수 있고, 유효비트 계산부(240)에서 계산된 최대 유효비트에 대해 유효비트 선언부를 생성한 뒤 출력 버퍼(360)에 저장할 수 있다.

출력 버퍼(360)는 블록 내 불필요 비트가 제거된 각 데이터 샘플의 유효 비트를 직렬화하여 데이터 패킷을 생성하게 되며, 이는 자동적으로 출력 버퍼(360)에 쌓이는 데이터 샘플들의 조합으로 이루어질 수 있다.

도 4b를 참조하면, 신호 양자화부(미도시)는 아날로그-디지털 변환회로(Analog-to-Digital Converter, ADC)로 구현될 수 있으며, 입력기일 수 있다.

도 4b를 참조하면, 입력 버퍼(320)는 입력 버퍼(322)로 구현되고, 블록 관리부(340)는 블록 관리 로직(342)으로 구현될 수 있다. 최대값 계산부(220)는 최대값 계산 로직(222)으로 구현될 수 있고, 유효비트 계산부(240)는 유효비트 판단 로직(242)으로 구현될 수 있다. 불필요 비트 제거부(260)는 불필요 비트 제거 로직(262)으로 구현되고, 출력 버퍼(360)는 출력 버퍼(362)로 구현될 수 있다. 여기서, 입력 버퍼(322), 블록 관리 로직(342), 최대값 계산 로직(222), 유효비트 판단 로직(242), 불필요 비트 제거 로직(262) 및 출력 버퍼(362)는 처리기일 수 있다.

각각의 로직이 수행하는 동작은 상술한 신호 양자화부, 입력 버퍼(320), 블록 관리부(340), 유효비트 계산부(240), 불필요 비트 제거부(260) 및 출력 버퍼(360)가 수행하는 동작과 같다.

도5는 도4를 참조하여 설명한 본 발명의 일 실시예에 따른 데이터 패킷 생성 방법을 시간의 흐름에 따라 도시한 흐름도이다.

일 실시예인 도5를 참조하면, 본 발명의 데이터 패킷 생성 방법은 먼저 S502 단계에서 프로세서(200)가 설정 최대값을 초기화한다. 예컨대, 프로세서(200)는 설정 최대값을 제1 최대값인 0으로 설정함으로써 설정 최대값을 초기화할 수 있다.

그리고, S504 단계에서 최대값 계산부(220)는 양자화된 신호인 제1 데이터 샘플을 입력 받는다. S506 단계에서 최대값 계산부(220)는 S504 단계에서 입력된 제1 데이터 샘플의 최대값을 계산하고, 계산된 제1 데이터 샘플의 제2 최대값과 S502 단계에서 설정된 설정 최대값(제1 최대값)을 비교한다. 비교 결과, 제2 최대값이 설정 최대값(제1 최대값)보다 작으면 S510 단계로 진행되고, 제1 최대값이 설정 최대값(제1 최대값)보다 크면, S508 단계로 진행되어 최대값 계산부(220)는 제1 데이터 샘플의 제2 최대값을 설정 최대값으로 설정한다.

상기와 같은 방법으로, 설정 최대값이 유지되거나 변경됨에 따라 S510 단계에서 블록 관리부(340)는 제1 데이터 샘플을 포함한 샘플의 입력 개수를 누적한다.

그리고, S512 단계에서 블록 관리부(340)는 S510 단계에서의 계수값이 사용자에 의해 미리 설정된 블록길이(M)만큼 누적되었는지 여부를 확인한다. 누적된 데이터 샘플들의 길이가 미리 설정된 블록길이(M)보다 크면 S516 단계로 진행되어 입력 버퍼(320)가 데이터 샘플을 저장하고, 누적된 데이터 샘플들의 길이가 미리 설정된 블록길이(M)보다 작으면 S514 단계로 진행되어 입력 버퍼(320)가 데이터 샘플을 저장하고, 누적된 데이터 샘플들의 길이가 미리 설정된 블록길이(M)보다 작으면 S514 단계로 진행되어 입력 버퍼(320)가 데이터 샘플을 저장한다.

이때, 도5에 도시된 S510 내지 S516 단계는 매우 짧은 시간차이를 두고 거의 동시적으로 수행되는 과정일 수 있다.

S514 단계 이후에, 다시 S504 단계로 돌아가 최대값 계산부(220)는 제1 데이터 샘플 입력 이후에 입력되는 제2 데이터 샘플을 입력 받고, S506 단계로 다시 진행되어 제2 데이터 샘플의 제3 최대값을 계산하여, 현재 설정되어 있는 설정 최대값과 제3 최대값을 비교하여, S508 단계에서 설정 최대값을 제3 최대값으로 변경하거나, S506 단계에서 설정 최대값을 변경하지 않고 바로 S510 단계로 진행됨에 따라 제2 데이터 샘플을 포함한 데이터 샘플 개수를 누적한다.

상술한 바와 같은 반복적인 동작을 통해 입력되는 데이터 샘플들이 미리 설정된 블록길이(M)만큼 누적되면, S516 단계로 진행되어 입력 버퍼(320)는 최종 데이터 샘플을 저장하고, S518 단계에서 유효비트 계산부(240)는 상술한 바와 같은 동작을 통해 최종 결정된 최종 설정 최대값을 기초로 블록 내 데이터 샘플들에 대한 최대 유효비트 및 출력 비트를 계산한다.

그리고, 불필요 비트 제거부(260)는 유효비트 계산부(240)에 의해 계산된 최대 유효비트 및 출력 비트를 고려하여 S520 단계에서 블록 내 각 데이터 샘플의 불필요한 불필요 비트를 제거한다.

이에 따라, S522 단계에서 불필요 비트 제거부(260)는 상기 데이터 샘플 당 유효한 유효비트만으로 구성된 데이터 패킷을 생성하여 출력 버퍼(360)로 전달하고, 출력 버퍼(360)는 S524 단계에서 생성된 데이터 패킷을 출력할 수 있다.

도6은 본 발명의 다른 실시예에 따른 데이터 패킷 생성 방법을 설명하기 위해 도시한 개념도이다.

도6a는 본 발명의 다른 실시예에 따른 데이터 패킷 생성 방법을 설명하기 위해 도시한 개념도이고, 도6b는 본 발명의 다른 실시예에 따른 필드 프로그램 가능한 게이트 어레이(field programmable gate array, FPGA)로 구현된 로직을 통해 구현된 데이터 패킷 생성 방법을 설명하기 위해 도시한 개념도이다.

일 실시예인 도6에 따른 본 발명의 데이터 패킷 생성 장치(10)는 도4에서 설명한 데이터 패킷 생성 장치(10)와 마찬가지로, 적응형 데이터 패킷 생성을 위하여 본 방법이 운용되기 이전에 사용자가 미리 최대 유효 비트(N) 및 하나의 블록에 포함될 샘플 수(M)을 입력 설정하여야 한다. 또한, 본 발명의 데이터 패킷 생성 장치(10)는 동작 시작 단계에서 최대값을 설정 최대값(예, 최대값=0)으로 초기화한다. 여기서, 상기 N 비트는 운용 전 하드웨어의 유효비트로 선언되거나 사용자에 의해 결정되는 것일 수 있다.

도6에는 도시하지 않았으나, 본 발명의 프로세서(200)는 신호 양자화부(미도시)를 더 포함할 수 있고, 신호 양자화부는 입력되는 입력 신호에 대하여 샘플링을 수행하여 샘플링 신호를 생성하고, 샘플링 수행을 통해 생성된 샘플링 신호를 N 비트의 디지털 신호로 양자화 함에 따라 데이터 샘플들을 생성할 수 있다. 또 다른 실시예로, 본 발명의 버퍼(300)는 샘플링 신호에 대하여 N 비트의 양자화된 디지털 신호를 입력 받는 것으로 구현될 수도 있다.

입력 버퍼(320)는 이렇게 양자화된 데이터 샘플을 입력 받아, 블록 관리부(340에 상기 입력된 데이터 샘플을 전달한다.

먼저, 블록 관리부(340)는 입력 버퍼(320)로부터 전달 받은 데이터 샘플을 블록 내에 누적시킬 수 있다. 블록 관리부(340)는 입력 버퍼(320)에 순차적으로 입력되는 데이터 샘플들을 전달 받고, 전달 받은 데이터 개수를 누적하여, 그 누적값이 미리 설정된 블록길이(M)만큼 누적되면, 유효비트 계산부(240)로 enable 신호를 인가하고, 입력 버퍼(320)로 블록을 구성하는 데이터 샘플들에 대한 정보를 포함하는 신호를 인가시킬 수 있다.

이에 따라, 최대값 계산부(220)는 입력 버퍼(320)로부터 전달 받은 상기 블록을 구성하는 데이터 샘플들의 최대값을 계산한다. 여기서, 데이터 샘플의 최대값이란, 상기 블록을 구성하는 데이터 샘플들의 최대 신호 레벨을 의미하는 것이다. 보다 구체적으로는, 이진화 신호인 데이터 샘플의 십진수 값을 의미하는 것일 수 있다.

최대값 계산부(220)는 1 블록 단위의 데이터 샘플들을 이용하여 최대값을 계산할 수 있고, 보다 구체적으로는 ceil(log2(Max(Abs(1 block sample))))으로 상기 1 블록 단위의 데이터 샘플들에 대한 최대값을 계산할 수 있다. 최대값 계산부(220)는 계산된 최대값을 유효비트 계산부(240)로 전달한다.

유효비트 계산부(240)는 전달 받은 최대값을 기초로 상기 1 블록 단위의 데이터 샘플들에 대한 최대 유효비트를 계산한다. 일 실시예로, 유효비트 계산부(240)는 ceil(log2(최대값))으로 데이터 샘플들의 최대 유효비트를 계산할 수 있다.

또한, 유효비트 계산부(240)는 상기 계산된 최대 유효비트를 기초로 출력 비트를 계산한다. 일 실시예로, 유효비트 계산부(240)는 ceil(log₂(최대 유효비트))로 데이터 샘플들의 출력 비트를 계산할 수 있다.

불필요 비트 제거부(260)는 입력 버퍼(320)로부터 전달 받은 1 블록 단위의 데이터 샘플들을 전달 받고, 유효비트 계산부(240)로부터 계산된 최대 유효비트 및 출력 비트에 대한 정보를 전달 받아, 상기 1 블록 단위의 데이터 샘플들 중 불필요한 불필요 비트를 제거함으로써, 상기 1 블록 단위의 데이터 샘플들의 유효비트만을 출력 버퍼(360)로 전달한다.

도 6b를 참조하면, 신호 양자화부(미도시)는 아날로그-디지털 변환회로(Analog-to-Digital Converter, ADC)로 구현될 수 있으며, 입력기일 수 있다.

도 6b를 참조하면, 입력 버퍼(320)는 입력 버퍼(322)로 구현되고, 블록 관리부(340)는 블록 관리 로직(342)으로 구현될 수 있다. 최대값 계산부(220)는 최대값 계산 로직(222)으로 구현될 수 있고, 유효비트 계산부(240)는 유효비트 판단 로직(242)으로 구현될 수 있다. 불필요 비트 제거부(260)는 불필요 비트 제거 로직(262)으로 구현되고, 출력 버퍼(360)는 출력 버퍼(362)로 구현될 수 있다. 여기서, 입력 버퍼(322), 블록 관리 로직(342), 최대값 계산 로직(222), 유효비트 판단 로직(244), 불필요 비트 제거 로직(262) 및 출력 버퍼(362)는 처리기일 수 있다.

도 4b 및 도 6b는 데이터 패킷 생성 장치가 필드 프로그램 가능한 게이트 어레이(field programmable gate array, FPGA)로 구현된 로직 각각의 수행 순서 및 동작이 서로 상이하며, 데이터 패킷 생성 방법의 다른 예를 나타낼 수 있다.

도7은 도6을 참조하여 설명한 본 발명의 일 실시예에 따른 데이터 패킷 생성 방법을 시간의 흐름에 따라 도시한 흐름도이다.

일 실시예인 도7을 참조하면, 본 발명의 데이터 패킷 생성 방법은 먼저 S702 단계에서 프로세서(200)가 설정 최대값을 초기화한다. 예컨대, 프로세서(200)는 설정 최대값을 제1 최대값인 0으로 설정함으로써 설정 최대값을 초기화할 수 있다.

그리고, S704 단계에서 입력 버퍼(320)는 양자화된 신호인 제1 데이터 샘플을 입력 받는다.

그리고, S706 단계에서 블록 관리부(340)는 제1 데이터 샘플을 누적시킨다.

그리고, S708 단계에서 블록 관리부(340)는 누적 저장된 데이터 샘플이 사용자에 의해 미리 설정된 블록길이(M)만큼 누적되었는지 여부를 확인한다. 누적된 데이터 샘플들의 길이가 미리 설정된 블록길이(M)보다 크면 S710 단계로 진행되어 입력 버퍼(320)가 데이터 샘플을 저장하고, 누적된 데이터 샘플들의 길이가 미리 설정된 블록길이(M)보다 작으면 S712 단계로 진행되어 입력 버퍼(320)가 데이터 샘플을 저장한다.

입력 버퍼(320) 및 블록 관리부(340)는 입력되는 데이터 샘플들이 상기 미리 설정된 블록길이(M)만큼 누적될 때까지 상기 S704 내지 S708 단계를 반복 동작한다.

입력된 데이터 샘플들이 미리 설정된 블록길이(M)만큼 누적되었다면, S714 단계에서 최대값 계산부(220)는 입력 버퍼(320)로부터 전달 받은 상기 블록을 구성하는 데이터 샘플들의 최대값을 계산한다.

S716 단계에서 유효비트 계산부(240)는 전달 받은 최대값을 기초로 1 블록 단위의 데이터 샘플들에 대한 최대 유효비트를 계산하고, 상기 계산된 최대 유효비트를 기초로 출력 비트를 계산한다.

불필요 비트 제거부(260)는 입력 버퍼(320)로부터 전달 받은 1 블록 단위의 데이터 샘플들을 전달 받고, 유효비트 계산부(240)로부터 계산된 최대 유효비트 및 출력 비트에 대한 정보를 전달 받아, S718 단계에서 상기 1 블록 단위의 데이터 샘플들 중 불필요한 불필요 비트를 제거함으로써, 상기 1 블록 단위의 데이터 샘플들의 유효비트만을 출력 버퍼(360)로 전달한다.

이에 따라, S720 단계에서 불필요 비트 제거부(260)는 상기 데이터 샘플 당 유효한 유효비트를 출력 버퍼(360)로 전달하고, S722 단계에서 출력 버퍼(360)는 불필요 비트 제거부(260)로부터 전달 받은 유효비트들을 직렬화하여 데이터 패킷을 생성하여, 생성된 데이터 패킷을 출력할 수 있다.

데이터 패킷 생성 장치는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.

데이터 패킷 생성 장치는 하드웨어적 요소가 마련된 컴퓨팅 디바이스 또는 서버에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스 또는 서버는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.

이상에서 설명한 본 발명의 실시예를 구성하는 모든 구성요소들이 하나로 결합하거나 결합하여 동작하는 것으로 기재되어 있다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 컴퓨터 프로그램은 네트워크로 연결된 컴퓨터 시스템 상에 분산되어 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수도 있다. 또한, 이와 같은 컴퓨터 프로그램은 USB 메모리, CD 디스크, 플래쉬 메모리 등과 같은 컴퓨터가 읽을 수 있는 기록매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 기록매체로서는 자기 기록매체, 광 기록매체 등이 포함될 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

10: 데이터 패킷 생성 장치
100: 메모리
200: 프로세서
220: 최대값 계산부
240: 유효비트 계산부
260: 불필요 비트 제거부
300: 버퍼
320: 입력 버퍼
340: 블록 관리부
360: 출력 버퍼

Claims

버퍼 및 프로세서를 포함하는 데이터 패킷 생성 장치에 의한 데이터 패킷 생성 방법에 있어서,
상기 프로세서가, 입력신호에 대하여 샘플링을 통해 샘플링 신호를 생성한 후, 상기 샘플링 신호를 양자화하여 데이터 샘플들을 생성하는 단계;
상기 프로세서가, 상기 양자화된 데이터 샘플을 입력 받으면, 상기 입력된 데이터 샘플의 최대값을 계산하는 단계;
상기 버퍼가, 상기 최대값을 입력 받으면, 입력신호에 대한 샘플링을 통해 획득한 데이터 샘플들을 포함하는 블록을 생성하는 단계;
상기 프로세서가, 상기 데이터 샘플들의 최대 유효비트를 계산하는 단계;
상기 프로세서가, 상기 계산된 최대 유효비트를 고려하여 상기 데이터 샘플들에 포함된 불필요 비트를 제거하는 단계; 및
상기 버퍼가, 상기 불필요 비트가 제거된 데이터 샘플들을 포함하는 데이터 패킷을 생성하여 출력하는 단계;를 수행하고,
상기 입력된 데이터 샘플의 최대값을 계산하는 단계는,
미리 설정하고자 하는 설정 최대값을 제1 최대값으로 설정하는 단계;
상기 샘플링 신호를 양자화함에 따라 생성된 데이터 샘플의 제2 최대값을 확인하는 단계; 및
상기 확인된 데이터 샘플의 제2 최대값과 상기 제1 최대값의 크기를 비교한 결과에 따라 상기 설정 최대값의 변경여부를 결정하는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 생성 방법.
삭제
제1항에 있어서,
상기 입력된 데이터 샘플의 최대값을 계산하는 단계는 상기 입력된 데이터 샘플의 최대값에 대한 비교 연산을 수행하며, 상기 입력된 데이터 샘플의 최대값이 현재 설정되어 있는 최대값보다 큰 경우 상기 입력된 데이터 샘플의 최대값으로 설정 최대값을 설정하는 것을 특징으로 하는 데이터 패킷 생성 방법.
삭제
제3항에 있어서,
상기 프로세서는, 상기 제1 최대값으로 설정된 설정 최대값과 상기 생성된 데이터 샘플들의 최대값을 비교함에 따라 최종 결정되는 최종 설정 최대값을 이용하여 상기 데이터 샘플들의 최대 유효비트를 계산하는 것을 특징으로 하는 데이터 패킷 생성 방법.
제1항에 있어서,
상기 버퍼는 상기 블록 내 상기 불필요 비트가 제거된 각 데이터 샘플의 유효 비트를 직렬화하여 데이터 패킷을 생성하며,
상기 데이터 패킷은 자동적으로 출력버퍼에 쌓이는 데이터 샘플들의 조합으로 이루어지는 것을 특징으로 하는 데이터 패킷 생성 방법.
제1항에 있어서,
상기 버퍼는 상기 획득한 데이터 샘플들을 기 설정된 블록 길이만큼 누적 저장하고, 상기 기 설정된 블록 길이만큼 누적 저장된 데이터 샘플들을 포함하는 상기 블록을 생성하는 것을 특징으로 하는 데이터 패킷 생성 방법.
제1항에 있어서,
상기 입력신호는 외부에서 송신한 레이더 신호가 표적에 반사되어 돌아오는 레이더 신호인 것을 특징으로 하는 데이터 패킷 생성 방법.
데이터 패킷 생성 장치에 있어서,
입력신호에 대한 샘플링을 통해 획득한 데이터 샘플들을 포함하는 블록을 생성하는 블록 관리부;
상기 블록에 포함된 데이터 샘플들의 최대값을 산출하고, 산출된 최대값을 이용하여 상기 데이터 샘플들의 최대 유효비트를 계산하는 유효비트 계산부;
상기 계산된 최대 유효비트를 고려하여 상기 데이터 샘플들에 포함된 불필요 비트를 제거하는 불필요 비트 제거부; 및
상기 불필요 비트가 제거된 데이터 샘플들을 포함하는 데이터 패킷을 생성하여 출력하는 출력 버퍼;를 포함하고,
상기 블록 관리부는 상기 입력신호에 대하여 샘플링을 통해 샘플링 신호를 생성한 후, 상기 샘플링 신호를 양자화하여 상기 데이터 샘플들을 생성하는 신호 양자화부를 포함하며,
상기 데이터 패킷 생성 장치는 상기 양자화된 데이터 샘플을 입력 받으면, 상기 입력된 데이터 샘플의 최대값을 계산하는 최대값 계산부를 더 포함하고,
상기 최대값 계산부는 미리 설정하고자 하는 설정 최대값을 제1 최대값으로 설정하고, 상기 샘플링 신호를 양자화함에 따라 생성된 데이터 샘플의 제2 최대값을 확인하며, 상기 확인된 데이터 샘플의 제2 최대값과 상기 제1 최대값의 크기를 비교한 결과에 따라 상기 설정 최대값의 변경여부를 결정하는 것을 특징으로 하는 데이터 패킷 생성 장치.
삭제
제9항에 있어서,
상기 최대값 계산부는 상기 입력된 데이터 샘플의 최대값에 대한 비교 연산을 수행하며, 상기 입력된 데이터 샘플의 최대값이 현재 설정되어 있는 최대값보다 큰 경우 상기 입력된 데이터 샘플의 최대값으로 설정 최대값을 설정하는 것을 특징으로 하는 데이터 패킷 생성 장치.
제9항에 있어서,
상기 블록 관리부는 상기 획득한 데이터 샘플들을 기 설정된 블록 길이만큼 누적 저장하고, 상기 기 설정된 블록 길이만큼 누적 저장된 데이터 샘플들을 포함하는 상기 블록을 생성하는 것을 특징으로 하는 데이터 패킷 생성 장치.
제9항에 있어서,
상기 입력신호는 외부에서 송신한 레이더 신호가 표적에 반사되어 돌아오는 레이더 신호인 것을 특징으로 하는 데이터 패킷 생성 장치.