KR102278218B1 - Operating method of charge pump-based non-volatile flip-flop for removing read errors in the data restore mode - Google Patents

Operating method of charge pump-based non-volatile flip-flop for removing read errors in the data restore mode Download PDF

Info

Publication number
KR102278218B1
KR102278218B1 KR1020200048476A KR20200048476A KR102278218B1 KR 102278218 B1 KR102278218 B1 KR 102278218B1 KR 1020200048476 A KR1020200048476 A KR 1020200048476A KR 20200048476 A KR20200048476 A KR 20200048476A KR 102278218 B1 KR102278218 B1 KR 102278218B1
Authority
KR
South Korea
Prior art keywords
mtj
nmos
voltage
auxiliary
capacitor
Prior art date
Application number
KR1020200048476A
Other languages
Korean (ko)
Inventor
나태희
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Priority to KR1020200048476A priority Critical patent/KR102278218B1/en
Application granted granted Critical
Publication of KR102278218B1 publication Critical patent/KR102278218B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Static Random-Access Memory (AREA)

Abstract

Disclosed is an operation method of a nonvolatile flip-flop in a data recovery mode. The present invention can maximize the effect of offset removal by blocking a connection between a first magnetic tunnel junction (MTJ) and a second MTJ in an offset canceling step of the data recovery mode of the nonvolatile flip-flop. In addition, the present invention can minimize a read error due to a change in resistance of the MTJ in the data recovery mode of the nonvolatile flip-flop.

Description

읽기 오류의 제거가 가능한 차지 펌프 기반의 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법{OPERATING METHOD OF CHARGE PUMP-BASED NON-VOLATILE FLIP-FLOP FOR REMOVING READ ERRORS IN THE DATA RESTORE MODE}Method of operation in data recovery mode of a charge pump-based non-volatile flip-flop capable of eliminating read errors

본 발명은 읽기 오류의 제거가 가능한 차지 펌프 기반의 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법에 대한 것이다.The present invention relates to a method of operating a charge pump-based nonvolatile flip-flop capable of removing a read error in a data recovery mode.

비휘발성 플립플롭은 전원 공급이 차단된 상태에서도 데이터를 보존할 수 있는 특징을 가지고 있으며, 이러한 비휘발성 플립플롭에는 데이터를 저장하기 위한 소자로 자기 터널 접합(Magnetic Tunnel Junction: MTJ)이 사용된다.The nonvolatile flip-flop has a characteristic of retaining data even when the power supply is cut off, and a magnetic tunnel junction (MTJ) is used as an element for storing data in the nonvolatile flip-flop.

비휘발성 플립플롭의 동작은 전원이 공급된 상태에서 데이터 쓰기 동작을 수행하는 동작 모드와 전원이 공급되지 않는 상태에서 데이터를 보존하는 슬립 모드 및 MTJ에 저장된 데이터를 읽어들이기 위한 데이터 복원 모드로 구분될 수 있다.The operation of the nonvolatile flip-flop can be divided into an operation mode in which data write operation is performed while power is supplied, a sleep mode that preserves data when power is not supplied, and a data recovery mode to read data stored in the MTJ. can

선행기술문헌인 'Song, B., Choi, S., Kang, S. H., et al, "Offset-cancellation sensingcircuit-based nonvolatile flip-flop operating in near-threshold voltage region," IEEE Trans. Circuits Syst. I, Reg. Papers, 2019, 66, (8), pp.2693-2972.'에서는 도 1에 도시된 구조와 같은 비휘발성 플립플롭을 제시하고 있다.Prior art literature 'Song, B., Choi, S., Kang, S. H., et al, "Offset-cancellation sensingcircuit-based nonvolatile flip-flop operating in near-threshold voltage region," IEEE Trans. Circuits Syst. I, Reg. Papers, 2019, 66, (8), pp.2693-2972.' presents a non-volatile flip-flop having the structure shown in FIG. 1 .

도 1을 참조하면, 상기 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)은 마스터 래치(10), 상기 마스터 래치(10)에 연결되는 슬레이브 래치(20), 상기 슬레이브 래치(20)에 연결되는 센싱 회로(30) 및 데이터의 쓰기를 수행하는 데이터 쓰기 회로(40)로 구성된다. 이때, 상기 센싱 회로(30)는 데이터의 저장을 위한 제1 MTJ(Magnetic Tunnel Junction)(11)와 제2 MTJ(12)를 포함하도록 구성된다.Referring to FIG. 1 , the nonvolatile flip-flop 1 presented in the prior art document is a master latch 10 , a slave latch 20 connected to the master latch 10 , and the slave latch 20 . It is composed of a sensing circuit 30 connected thereto and a data writing circuit 40 for writing data. In this case, the sensing circuit 30 is configured to include a first magnetic tunnel junction (MTJ) 11 and a second MTJ 12 for data storage.

관련해서, 도 2에는 상기 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)의 데이터 복원 모드에서의 동작 과정이 도시되어 있다.In relation to this, FIG. 2 shows an operation process of the nonvolatile flip-flop 1 in the data recovery mode presented in the prior art document.

이하에서는 도 2를 참조하여, 상기 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)의 데이터 복원 모드에서의 동작을 설명하기로 한다.Hereinafter, with reference to FIG. 2 , the operation of the nonvolatile flip-flop 1 in the data recovery mode presented in the prior art document will be described.

(a) 단계는 프리차지(precharge) 단계로, 전원을 통해 상기 센싱 회로(30)에 제1 전압(VDD)을 인가하여 제1 NMOS(13)와 제2 NMOS(14)의 게이트 전압을 상기 제1 전압(VDD)으로 변화시킴으로써, 제1 커패시터(15)와 제2 커패시터(16)를 제1 전압(VDD)으로 충전한다.Step (a) is a precharge step, and the first voltage V DD is applied to the sensing circuit 30 through a power supply to increase the gate voltages of the first NMOS 13 and the second NMOS 14 . By changing to the first voltage V DD , the first capacitor 15 and the second capacitor 16 are charged to the first voltage V DD .

(b) 단계는 오프셋 캔슬링(offset-cancelling) 단계로, 상기 전원을 오프시켜 상기 전원과 상기 센싱 회로(30) 간의 연결을 차단한다. 이때, 상기 제1 NMOS(13)와 상기 제2 NMOS(14)는 다이오드 연결 구성(diode-connected configuration)이 되고, 이에 따라, 상기 제1 커패시터(15)와 상기 제2 커패시터(16)가 방전되기 시작하여 상기 제1 커패시터(15)와 상기 제2 커패시터(16)의 충전 전압이 상기 제1 NMOS(13)와 상기 제2 NMOS(14)의 문턱 전압(Vth)에 도달하게 된다. 이로 인해, 상기 제1 NMOS(13)와 상기 제2 NMOS(14)의 게이트에는 상기 문턱 전압(Vth)만 남게 되기 때문에 상기 제1 NMOS(13)와 상기 제2 NMOS(14)의 전류를 결정하는 오버드라이브 전압이 상기 문턱 전압(Vth)과 무관해진다. 즉, 상기 문턱 전압(Vth)의 미스매치를 어느 정도 제거하는 효과가 있어서 오프셋에 약간의 내성이 생긴다Step (b) is an offset-cancelling step, and the power is turned off to cut off the connection between the power and the sensing circuit 30 . At this time, the first NMOS 13 and the second NMOS 14 have a diode-connected configuration, and accordingly, the first capacitor 15 and the second capacitor 16 are discharged. The charging voltage of the first capacitor 15 and the second capacitor 16 reaches the threshold voltage V th of the first NMOS 13 and the second NMOS 14 . As a result, only the threshold voltage V th remains at the gates of the first NMOS 13 and the second NMOS 14 , so that the currents of the first NMOS 13 and the second NMOS 14 are reduced. The determined overdrive voltage becomes independent of the threshold voltage V th . That is, there is an effect of removing the mismatch of the threshold voltage (V th ) to some extent, so that some resistance to the offset occurs.

(c) 단계는 리-프리차지(Re-precharge) 단계로, 제1 출력 전압(VOUTB)과 제2 출력 전압(VOUT)이 그라운드(GND)로 충전된다. 이때, 상기 제1 커패시터(15)와 상기 제2 커패시터(16)의 충전 전압은 상기 문턱 전압(Vth)으로 유지된다.Step (c) is a re-precharge step, in which the first output voltage V OUTB and the second output voltage V OUT are charged to the ground GND. In this case, the charging voltages of the first capacitor 15 and the second capacitor 16 are maintained at the threshold voltage V th .

(d) 단계는 비교 단계로, 상기 제1 MTJ(11)와 상기 제2 MTJ(12)에 저장되어 있는 데이터를 복원하기 위해서, 상기 제1 MTJ(11)와 상기 제2 MTJ(12) 간의 저항 비교를 수행한다. 관련해서, (d) 단계에서는 상기 전원을 통해 상기 센싱 회로(30)에 상기 제1 전압(VDD)을 다시 인가한다. 이때, (d) 단계에서는 상기 제1 커패시터(15)와 상기 제2 커패시터(16)의 교차 결합(cross-coupled)으로 인해, 포지티브 피드백(positive feedback)이 발생하고, 이를 통해, 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT)이 변화한다. 이때, (d) 단계에서는 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT) 간의 차이를 기초로 상기 제1 MTJ(11)와 상기 제2 MTJ(12) 간의 저항 비교를 수행하게 된다.Step (d) is a comparison step, between the first MTJ 11 and the second MTJ 12 in order to restore data stored in the first MTJ 11 and the second MTJ 12 . Perform a resistance comparison. In relation to this, in step (d), the first voltage V DD is again applied to the sensing circuit 30 through the power source. At this time, in step (d), due to the cross-coupled of the first capacitor 15 and the second capacitor 16, a positive feedback occurs, and through this, the first output The voltage V OUTB and the second output voltage V OUT change. At this time, in step (d), the resistance comparison between the first MTJ 11 and the second MTJ 12 is performed based on the difference between the first output voltage V OUTB and the second output voltage V OUT . will perform

만약, 상기 제1 MTJ(11)의 저항이 상기 제2 MTJ(12)보다 작다고 가정(데이터 '0'이 저장되어 있는 상황)하는 경우, 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT)보다 빠르게 증가하게 된다. 관련해서, 상기 제1 출력 전압(VOUTB)은 capacitive coupling에 의해 제2 NMOS(14)의 게이트에 전달된다. 따라서, 제2 NMOS(14)의 게이트 전압은 '상기 문턱 전압(Vth) + 상기 제1 출력 전압(VOUTB)'이 된다. 마찬가지로 제1 NMOS(13)의 게이트 전압은 '상기 문턱 전압(Vth) + 상기 제2 출력 전압(VOUT)'이 된다. 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT) 보다 높기 때문에, 제2 NMOS(14)에 의해 상기 제2 출력 전압(VOUT)은 방전되어 감소하게 된다. 반면, 제1 NMOS(13)의 게이트 전압은 낮기 때문에 상기 제1 출력 전압(VOUTB)은 제1 NMOS(13)에 의해 증가하게 된다. 이러한 과정이 반복되어(positive feedback), 상기 제1 출력 전압(VOUTB)은 계속 증가, 상기 제2 출력 전압(VOUT)은 계속 감소하게 된다. If it is assumed that the resistance of the first MTJ 11 is smaller than that of the second MTJ 12 (data '0' is stored), the first output voltage V OUTB is the second output voltage. It increases faster than the voltage (V OUT ). In this regard, the first output voltage V OUTB is transferred to the gate of the second NMOS 14 by capacitive coupling. Accordingly, the gate voltage of the second NMOS 14 becomes 'the threshold voltage (V th ) + the first output voltage (V OUTB )'. Similarly, the gate voltage of the first NMOS 13 becomes 'the threshold voltage (V th ) + the second output voltage (V OUT )'. The first output voltage (V OUTB) is the second output voltage is higher than (V OUT), a second NMOS (14) the second output voltage (V OUT) is reduced by the discharge. On the other hand, since the gate voltage of the first NMOS 13 is low, the first output voltage V OUTB is increased by the first NMOS 13 . This process is repeated (positive feedback), so that the first output voltage V OUTB continues to increase and the second output voltage V OUT continues to decrease.

상기 선행기술문헌에 제시된 비휘발성 플립플롭(1)은 오프셋 캔슬링 단계를 통해 문턱 전압(Vth)의 미스매치로 인해 발생되는 오프셋을 제거할 수 있어, 낮은 전원을 통해서도 데이터를 복원할 수 있는 장점이 있다.The nonvolatile flip-flop 1 presented in the prior art document can remove the offset generated due to the mismatch of the threshold voltage (V th ) through the offset canceling step, so that data can be restored even through a low power supply. There is this.

하지만, 상기 선행기술문헌에 제시된 비휘발성 플립플롭(1)은 오프셋 캔슬링 단계에서 상기 제1 MTJ(11)와 상기 제2 MTJ(12)의 연결을 완전히 차단하지 못하기 때문에 오프셋 제거의 효과가 극대화되지 못하는 문제가 존재한다.However, since the nonvolatile flip-flop 1 presented in the prior art document does not completely block the connection between the first MTJ 11 and the second MTJ 12 in the offset canceling step, the effect of removing the offset is maximized. There are problems that cannot be done.

따라서, 상기 선행기술문헌에 제시된 비휘발성 플립플롭(1)의 데이터 복원 모드의 동작을 구성하는 오프셋 캔슬링 단계에서 상기 제1 MTJ(11)와 상기 제2 MTJ(12) 간의 연결을 완전히 차단하여 오프셋 제거의 효과를 극대화할 수 있는 개선 방안에 대한 연구가 필요하다.Therefore, in the offset canceling step constituting the operation of the data recovery mode of the nonvolatile flip-flop 1 presented in the prior art document, the connection between the first MTJ 11 and the second MTJ 12 is completely blocked to offset the offset. Research on improvement measures that can maximize the effect of removal is needed.

또한, MTJ는 도 3에 도시된 그림과 같이, 상단 전극(top electrode)에서 하단 전극(bottom electrode)으로 전류가 흐르는 경우, 낮은 저항(RL)을 갖게 되고, 하단 전극에서 상단 전극으로 전류가 흐르는 경우, 높은 저항(RH)을 갖게 되는 특성을 가지고 있다. In addition, the MTJ has a low resistance (R L ) when current flows from the top electrode to the bottom electrode, as shown in the figure shown in FIG. 3 , and the current flows from the bottom electrode to the top electrode When flowing, it has a characteristic of having a high resistance (R H ).

즉, MTJ는 전류가 흐르는 방향에 따라 저항이 가변되는 특성을 가지고 있다. 따라서, 데이터 쓰기 과정에서, MTJ에 인가되는 전류의 방향을 적절히 조정하여 MTJ의 저항을 낮은 저항(RL) 또는 높은 저항(RH)으로 변화시킴으로써, MTJ에 소정의 데이터를 저장할 수 있게 된다.That is, the MTJ has a characteristic that the resistance varies according to the direction in which the current flows. Accordingly, in the data writing process, by appropriately adjusting the direction of the current applied to the MTJ to change the resistance of the MTJ to a low resistance (R L ) or a high resistance (R H ), predetermined data can be stored in the MTJ.

관련해서, 앞서 도 2를 통해 설명한 데이터 복원 모드에서의 동작은 상기 제1 MTJ(11)와 상기 제2 MTJ(12)의 저항이 낮은 저항(RL)인지 높은 저항(RH)인지 판별하여 MTJ에 저장된 데이터가 어떤 데이터인지를 구별하는 과정이라고 볼 수 있다.In relation to this, the operation in the data recovery mode described above with reference to FIG. 2 is performed by determining whether the resistance of the first MTJ 11 and the second MTJ 12 is a low resistance (R L ) or a high resistance ( RH ). It can be seen as a process of distinguishing what kind of data is stored in the MTJ.

하지만, 선행기술문헌에서 제시하고 있는 종래의 비휘발성 플립플롭(1)은 도 1에 도시된 그림과 같이, 상기 제1 MTJ(11)와 상기 제2 MTJ(12)의 상단 전극이 각각 전원측 노드에 연결되어 있고, 하단 전극이 각각 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT)이 출력되는 노드에 연결되어 있어서, 데이터 복원 모드의 (d) 단계에서 도 2에 도시된 그림처럼, 상기 제1 MTJ(11)와 상기 제2 MTJ(12)에 붉은색 화살표 방향인 상단 전극에서 하단 전극으로 읽기 전류가 흐르게 되면, MTJ의 특성에 의해 상기 제1 MTJ(11)와 상기 제2 MTJ(12)의 저항이 낮은 저항(RL)으로 변화될 수 있다.However, in the conventional nonvolatile flip-flop 1 presented in the prior art literature, as shown in FIG. 1 , the upper electrodes of the first MTJ 11 and the second MTJ 12 are power-side nodes, respectively. is connected to, and the lower electrode is connected to a node from which the first output voltage V OUTB and the second output voltage V OUT are output, respectively, as shown in FIG. 2 in step (d) of the data recovery mode As shown in the figure, when a read current flows from the upper electrode in the direction of the red arrow to the lower electrode in the first MTJ 11 and the second MTJ 12, the first MTJ 11 and The resistance of the second MTJ 12 may be changed to a low resistance R L .

전술한 예시에서 상기 제1 MTJ(11)의 저항이 상기 제2 MTJ(12)보다 작다고 가정하였기 때문에, 상기 제1 MTJ(11)의 저항은 낮은 저항(RL)으로, 상기 제2 MTJ(12)의 저항은 높은 저항(RH)으로 구성되어 있는 상황이라고 볼 수 있다. 이로 인해, (d) 단계에서 상기 제1 MTJ(11)와 상기 제2 MTJ(12)에 붉은색 화살표 방향인 상단 전극에서 하단 전극으로 읽기 전류가 흐르게 되면, 상기 제1 MTJ(11)에 대해서는 문제가 없지만, 상기 제2 MTJ(12)에 대해서는 저항이 높은 저항(RH)에서 낮은 저항(RL)으로 변화되는 문제가 발생할 수 있다.In the above example, since it is assumed that the resistance of the first MTJ 11 is smaller than that of the second MTJ 12 , the resistance of the first MTJ 11 is a low resistance R L , and the second MTJ ( The resistance of 12) can be seen as a situation composed of a high resistance (R H ). For this reason, when a read current flows from the upper electrode to the lower electrode in the direction of the red arrow in the first MTJ 11 and the second MTJ 12 in step (d), the first MTJ 11 is Although there is no problem, there may be a problem in that the resistance of the second MTJ 12 is changed from a high resistance R H to a low resistance R L .

특히, 상기 제2 출력 전압(VOUT)이 점점 감소하게 되기 때문에, 상기 전원을 통해 상기 센싱 회로(30)에 인가되는 상기 제1 전압(VDD)과 전위차로 인해, 상기 제2 MTJ(12)에 인가되는 읽기 전류가 점점 증가하게 되고, 이로 인해 상기 제2 MTJ(12)의 저항이 높은 저항(RH)에서 낮은 저항(RL)으로 쉽게 변하는 문제가 발생할 수 있다.In particular, since the second output voltage V OUT gradually decreases, due to a potential difference from the first voltage V DD applied to the sensing circuit 30 through the power source, the second MTJ 12 ) gradually increases, and this may cause a problem in that the resistance of the second MTJ 12 easily changes from a high resistance (RH ) to a low resistance (R L ).

데이터 복원 모드에서는 상기 제1 MTJ(11)와 상기 제2 MTJ(12) 간의 저항을 비교하여 MTJ에 어떤 데이터가 저장되어 있는지를 판별해야 하는데, 상기 제2 MTJ(12)의 저항이 높은 저항(RH)에서 낮은 저항(RL)으로 변화해 버리면, 상기 제1 MTJ(11)의 저항과 상기 제2 MTJ(12)의 저항 간의 차이가 없어져 버려서 데이터 읽기 실패가 발생할 가능성이 높아진다.In the data recovery mode, it is necessary to compare the resistance between the first MTJ 11 and the second MTJ 12 to determine which data is stored in the MTJ. When the resistance R H is changed from the resistance R L to the low resistance R L , the difference between the resistance of the first MTJ 11 and the resistance of the second MTJ 12 is lost, and the possibility of data read failure increases.

따라서, 상기 선행기술문헌에 제시된 비휘발성 플립플롭(1)의 데이터 복원 모드에서 MTJ의 저항 변화로 인한 읽기 오류를 최소화할 수 있는 기술에 대한 연구가 필요하다.Therefore, it is necessary to study a technique for minimizing a read error due to a change in resistance of the MTJ in the data recovery mode of the nonvolatile flip-flop 1 presented in the prior art document.

Song, B., Choi, S., Kang, S. H., et al, "Offset-cancellation sensingcircuit-based nonvolatile flip-flop operating in near-threshold voltage region," IEEE Trans. Circuits Syst. I, Reg. Papers, 2019, 66, (8), pp.2693-2972.(2019년 8월 공개)Song, B., Choi, S., Kang, S. H., et al, "Offset-cancellation sensingcircuit-based nonvolatile flip-flop operating in near-threshold voltage region," IEEE Trans. Circuits Syst. I, Reg. Papers, 2019, 66, (8), pp.2693-2972. (Published in August 2019)

본 발명은 비휘발성 플립플롭의 데이터 복원 모드의 오프셋 캔슬링 단계에서 제1 MTJ(Magnetic Tunnel Junction)와 제2 MTJ 간의 연결이 차단되도록 함으로써, 오프셋 제거의 효과가 극대화될 수 있도록 한다.The present invention allows the effect of offset removal to be maximized by blocking the connection between the first magnetic tunnel junction (MTJ) and the second MTJ in the offset canceling step of the data recovery mode of the nonvolatile flip-flop.

또한, 본 발명은 비휘발성 플립플롭의 데이터 복원 모드에서 MTJ의 저항 변화로 인한 읽기 오류를 최소화할 수 있는 기술을 제시하고자 한다.Another object of the present invention is to propose a technique capable of minimizing a read error due to a change in resistance of an MTJ in a data recovery mode of a nonvolatile flip-flop.

본 발명의 일실시예에 따른 마스터 래치(110), 상기 마스터 래치(110)에 연결되는 슬레이브 래치(120), 상기 슬레이브 래치(120)에 연결되는 센싱 회로(130) - 상기 센싱 회로(130)는 데이터의 저장을 위한 제1 MTJ(Magnetic Tunnel Junction)(111)와 제2 MTJ(112)를 포함함 - 및 데이터의 쓰기를 수행하는 데이터 쓰기 회로(140)로 구성된 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법은 전원(101)을 통해 상기 센싱 회로(130)에 제1 전압(VDD)을 인가하여 제1 NMOS(N채널 MOSFET)(113)와 제2 NMOS(114)의 게이트 전압을 상기 제1 전압(VDD)으로 변화시킴으로써, 제1 커패시터(115)와 제2 커패시터(116)를 제1 전압(VDD)으로 충전하는 프리차지(precharge) 단계, 상기 전원(101)을 오프시켜, 상기 전원(101)과 상기 센싱 회로(130) 간의 연결을 차단하고, 상기 제1 NMOS(113)와 상기 제2 NMOS(114)가 다이오드 연결 구성(diode-connected configuration)이 됨에 따라, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)가 방전되어 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압이 상기 제1 NMOS(113)와 상기 제2 NMOS(114)의 문턱 전압(Vth)에 도달하도록 함으로써, 상기 문턱 전압(Vth)의 미스매치로 인해 발생되는 오프셋(offset)을 제거하는 오프셋 캔슬링 단계, 제1 출력 전압(VOUTB)과 제2 출력 전압(VOUT)이 그라운드(GND)로 충전 - 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압은 상기 문턱 전압(Vth)으로 유지됨 - 되도록 하는 리-프리차지(Re-precharge) 단계 및 상기 전원(101)을 통해 상기 센싱 회로(130)에 상기 제1 전압(VDD)을 다시 인가하고, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 교차 결합(cross-coupled)으로 인한 포지티브 피드백(positive feedback)에 기반하여 변화하는 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT)의 차이를 기초로, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터를 복원하기 위한 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 저항 비교를 수행하는 비교 단계를 포함하고, 상기 제1 MTJ(111)의 하단 전극(bottom electrode)에는 상기 전원(101)과 상기 제1 MTJ(111) 간의 연결/차단을 스위칭하기 위한 제1 보조 NMOS(117)가 연결되고, 상기 제2 MTJ(112)의 하단 전극에는 상기 전원(101)과 상기 제2 MTJ(112) 간의 연결/차단을 스위칭하기 위한 제2 보조 NMOS(118)가 연결되며, 상기 제1 MTJ(111)의 상단 전극(top electrode)은 상기 제1 출력 전압(VOUTB)이 출력되는 노드로서 상기 제1 NMOS(113)에 연결되고, 상기 제2 MTJ(112)의 상단 전극은 상기 제2 출력 전압(VOUT)이 출력되는 노드로서 상기 제2 NMOS(114)에 연결되며, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)에는 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 온/오프를 제어하기 위해, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 제어 전압(VC)을 인가하는 차지 펌프(Charge Pump)(119)가 연결되어 있고, 상기 오프셋 캔슬링 단계는 상기 차지 펌프(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 상기 제어 전압(Vc)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 보조 문턱 전압(Vsubth)보다 작게 조정하여 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 오프시킴으로써, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단한다.The master latch 110, the slave latch 120 connected to the master latch 110, the sensing circuit 130 connected to the slave latch 120 - the sensing circuit 130 according to an embodiment of the present invention includes a first Magnetic Tunnel Junction (MTJ) 111 and a second MTJ 112 for data storage - and data recovery of a non-volatile flip-flop composed of a data writing circuit 140 for writing data In the mode of operation, a first voltage (V DD ) is applied to the sensing circuit 130 through a power source 101 to gate voltages of the first NMOS (N-channel MOSFET) 113 and the second NMOS 114 . A precharge step of charging the first capacitor 115 and the second capacitor 116 to the first voltage V DD by changing the to the first voltage (V DD ), the power supply (101) off to cut off the connection between the power supply 101 and the sensing circuit 130, and as the first NMOS 113 and the second NMOS 114 become a diode-connected configuration, The first capacitor 115 and the second capacitor 116 are discharged so that the charging voltages of the first capacitor 115 and the second capacitor 116 are changed to the first NMOS 113 and the second NMOS ( 114), an offset canceling step of removing an offset generated due to a mismatch of the threshold voltage (V th ) by reaching the threshold voltage (V th ), the first output voltage (V OUTB ) and the second Re-pre-charge so that the output voltage V OUT is charged to the ground GND - the charging voltage of the first capacitor 115 and the second capacitor 116 is maintained at the threshold voltage V th ; Re-precharge) step and re-applying the first voltage (V DD ) to the sensing circuit 130 through the power source 101 , and the first capacitor 1 15) and the second output voltage (V OUTB ) and the second output voltage (V OUT ) that change based on a positive feedback due to cross-coupled of the second capacitor ( 116 ) Based on the difference between the first MTJ 111 and the second MTJ 112 to restore data stored in the first MTJ 111 and the second MTJ 112, a resistance comparison between the first MTJ 111 and the second MTJ 112 is performed. A first auxiliary NMOS 117 for switching connection/disconnection between the power source 101 and the first MTJ 111 at the bottom electrode of the first MTJ 111 is connected, and a second auxiliary NMOS 118 for switching connection/disconnection between the power source 101 and the second MTJ 112 is connected to the lower electrode of the second MTJ 112 , and the first A top electrode of the MTJ 111 is a node from which the first output voltage V OUTB is output, and is connected to the first NMOS 113 , and the top electrode of the second MTJ 112 is the first A node from which the second output voltage V OUT is output is connected to the second NMOS 114 , and the first auxiliary NMOS 117 and the second auxiliary NMOS 118 include the first auxiliary NMOS 117 and the second auxiliary NMOS 118 . A charge pump that applies a control voltage V C to gates of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 to control on/off of the second auxiliary NMOS 118 . Pump) 119 is connected, and in the offset canceling step, the control voltage Vc is applied to the gates of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 through the charge pump 119 . ) to be smaller than the auxiliary threshold voltage (V subth ) of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 to adjust the size of the first auxiliary NMO By turning off the S 117 and the second auxiliary NMOS 118 , the connection between the first MTJ 111 and the second MTJ 112 is cut off.

본 발명은 비휘발성 플립플롭의 데이터 복원 모드의 오프셋 캔슬링 단계에서 제1 MTJ(Magnetic Tunnel Junction)와 제2 MTJ 간의 연결이 차단되도록 함으로써, 오프셋 제거의 효과를 극대화할 수 있다.According to the present invention, the effect of offset removal can be maximized by blocking the connection between the first magnetic tunnel junction (MTJ) and the second MTJ in the offset canceling step of the data recovery mode of the nonvolatile flip-flop.

또한, 본 발명은 비휘발성 플립플롭의 데이터 복원 모드에서 MTJ의 저항 변화로 인한 읽기 오류를 최소화할 수 있다.In addition, the present invention can minimize a read error due to a change in the resistance of the MTJ in the data recovery mode of the nonvolatile flip-flop.

도 1과 도 2는 선행기술문헌에 개시된 비휘발성 플립플롭의 구조와 동작을 설명하기 위한 도면이다.
도 3은 MTJ의 동작 특성을 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 비휘발성 플립플롭의 구조를 도시한 도면이다.
도 5는 본 발명의 일실시예에 따른 비휘발성 플립플롭의 동작 방법을 도시한 순서도이다.1 and 2 are diagrams for explaining the structure and operation of a nonvolatile flip-flop disclosed in the prior art document.
3 is a diagram for explaining the operation characteristics of the MTJ.
4 is a diagram illustrating a structure of a nonvolatile flip-flop according to an embodiment of the present invention.
5 is a flowchart illustrating a method of operating a nonvolatile flip-flop according to an embodiment of the present invention.

이하에서는 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하기로 한다. 이러한 설명은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였으며, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 본 명세서 상에서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 사람에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. These descriptions are not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. While describing each drawing, like reference numerals are used for similar components, and unless otherwise defined, all terms used in this specification, including technical or scientific terms, refer to those of ordinary skill in the art to which the present invention belongs. It has the same meaning as is commonly understood by those who have it.

본 문서에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 본 발명의 다양한 실시예들에 있어서, 각 구성요소들, 기능 블록들 또는 수단들은 하나 또는 그 이상의 하부 구성요소로 구성될 수 있고, 각 구성요소들이 수행하는 전기, 전자, 기계적 기능들은 전자회로, 집적회로, ASIC(Application Specific Integrated Circuit) 등 공지된 다양한 소자들 또는 기계적 요소들로 구현될 수 있으며, 각각 별개로 구현되거나 2 이상이 하나로 통합되어 구현될 수도 있다. In this document, when a part "includes" a certain component, it means that other components may be further included, rather than excluding other components, unless otherwise stated. In addition, in various embodiments of the present invention, each of the components, functional blocks or means may be composed of one or more sub-components, and the electrical, electronic, and mechanical functions performed by each component are electronic. A circuit, an integrated circuit, an ASIC (Application Specific Integrated Circuit), etc. may be implemented with various well-known devices or mechanical elements, and may be implemented separately or two or more may be integrated into one.

도 4는 본 발명의 일실시예에 따른 비휘발성 플립플롭의 구조를 도시한 도면이다.4 is a diagram illustrating a structure of a nonvolatile flip-flop according to an embodiment of the present invention.

도 4를 참조하면, 본 발명에 따른 비휘발성 플립플롭(100)은 도 1에 도시된 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)과 같이, 마스터 래치(110), 상기 마스터 래치(110)에 연결되는 슬레이브 래치(120), 상기 슬레이브 래치(120)에 연결되는 센싱 회로(130)(상기 센싱 회로(130)는 데이터의 저장을 위한 제1 MTJ(Magnetic Tunnel Junction)(111)와 제2 MTJ(112)를 포함함) 및 데이터의 쓰기를 수행하는 데이터 쓰기 회로(140)로 구성된다.Referring to FIG. 4 , the nonvolatile flip-flop 100 according to the present invention has a master latch 110 and a master latch similar to the nonvolatile flip-flop 1 presented in the prior art document shown in FIG. 1 . A slave latch 120 connected to 110), a sensing circuit 130 connected to the slave latch 120 (the sensing circuit 130 includes a first MTJ (Magnetic Tunnel Junction) 111 for storing data and The second MTJ 112 is included) and a data write circuit 140 for writing data.

이때, 본 발명에 따른 비휘발성 플립플롭(100)은 도 1에 도시된 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)과 달리, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결과 차단을 조정하기 위한 제1 보조 NMOS(117)와 제2 보조 NMOS(118)를 추가로 구비한다.In this case, the nonvolatile flip-flop 100 according to the present invention differs from the nonvolatile flip-flop 1 presented in the prior art document shown in FIG. 1 , the first MTJ 111 and the second MTJ 112 . ), a first auxiliary NMOS 117 and a second auxiliary NMOS 118 for adjusting the connection and blocking between the two are additionally provided.

이때, 상기 제1 MTJ(111)의 하단 전극(bottom electrode)에 상기 제1 보조 NMOS(117)가 연결되어, 전원(101)과 상기 제1 MTJ(111) 간의 연결/차단을 스위칭하게 되고, 상기 제2 MTJ(112)의 하단 전극에 상기 제2 보조 NMOS(118)가 연결되어, 상기 전원(101)과 상기 제2 MTJ(112) 간의 연결/차단을 스위칭하게 된다.At this time, the first auxiliary NMOS 117 is connected to the bottom electrode of the first MTJ 111 to switch the connection/disconnection between the power supply 101 and the first MTJ 111, The second auxiliary NMOS 118 is connected to the lower electrode of the second MTJ 112 to switch connection/disconnection between the power source 101 and the second MTJ 112 .

그리고, 상기 제1 MTJ(111)의 상단 전극(top electrode)은 제1 출력 전압(VOUTB)이 출력되는 노드로서 제1 NMOS(113)에 연결되고, 상기 제2 MTJ(112)의 상단 전극은 제2 출력 전압(VOUT)이 출력되는 노드로서 상기 제2 NMOS(114)에 연결된다.In addition, a top electrode of the first MTJ 111 is a node from which a first output voltage V OUTB is output, and is connected to the first NMOS 113 , and a top electrode of the second MTJ 112 . is a node from which the second output voltage V OUT is output and is connected to the second NMOS 114 .

즉, 본 발명에 따른 비휘발성 플립플롭(100)은 도 1에 도시된 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)과 달리, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)의 하단 전극이 전원측 노드에 연결되고, 상단 전극이 부하측 노드에 연결되도록 구성된다. 다시 말해서, 본 발명에 따른 비휘발성 플립플롭(100)에서의 상기 제1 MTJ(111)와 상기 제2 MTJ(112)는 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)의 상기 제1 MTJ(11)와 상기 제2 MTJ(12)의 연결 방향과 반대 방향으로 연결된다.That is, the nonvolatile flip-flop 100 according to the present invention is different from the nonvolatile flip-flop 1 presented in the prior art document shown in FIG. 1 , the first MTJ 111 and the second MTJ 112 . ) is configured such that the lower electrode is connected to the power supply side node, and the upper electrode is connected to the load side node. In other words, the first MTJ 111 and the second MTJ 112 in the nonvolatile flip-flop 100 according to the present invention are the first MTJs of the nonvolatile flip-flop 1 presented in the prior art document. The MTJ 11 and the second MTJ 12 are connected in a direction opposite to the connection direction.

그리고, 본 발명에 따른 비휘발성 플립플롭(100)은 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 온/오프를 제어하기 위해, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 제어 전압(VC)을 인가하는 차지 펌프(Charge Pump)(119)가 추가로 연결된다.In addition, the nonvolatile flip-flop 100 according to the present invention controls the on/off of the first auxiliary NMOS 117 and the second auxiliary NMOS 118, the first auxiliary NMOS 117 and the A charge pump 119 for applying a control voltage V C to the gate of the second auxiliary NMOS 118 is additionally connected.

이때, 본 발명에 따른 비휘발성 플립플롭(100)은 데이터 복원 모드에서, 상기 차지 펌프(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 제어 전압(VC)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 보조 문턱 전압(Vsubth)보다 높게 유지함으로써, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 유지하다가, 오프셋 캔슬링 단계에서 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)과 달리, 상기 차지 펌프(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 제어 전압(VC)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 보조 문턱 전압(Vsubth)보다 낮게 조정함으로써, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단할 수 있다.In this case, the nonvolatile flip-flop 100 according to the present invention is controlled to be applied to the gates of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 through the charge pump 119 in the data recovery mode. By maintaining the voltage V C higher than the auxiliary threshold voltage V subth of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 , the first MTJ 111 and the second MTJ While maintaining the connection between 112, the first auxiliary NMOS 117 and the second NMOS 117 and the second through the charge pump 119, unlike the nonvolatile flip-flop 1 presented in the prior art document in the offset canceling step. By adjusting the magnitude of the control voltage V C applied to the gate of the auxiliary NMOS 118 to be lower than the auxiliary threshold voltage V subth of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 , the A connection between the first MTJ 111 and the second MTJ 112 may be blocked.

이때, 본 발명에 따른 비휘발성 플립플롭(100)은 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결이 유지될 때, 상기 차지 펌프(119)를 통해서 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)에 인가되는 제어 전압(VC)의 크기를 상기 센싱 회로(130)에 인가되는 제1 전압(VDD)보다 큰 값으로 유지함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)에 의해 발생되는 보조 문턱 전압(Vsubth)의 미스매치를 방지할 수 있다.At this time, in the nonvolatile flip-flop 100 according to the present invention, when the connection between the first MTJ 111 and the second MTJ 112 is maintained, the first auxiliary NMOS ( 117 ) and the control voltage V C applied to the second auxiliary NMOS 118 are maintained at a value greater than the first voltage V DD applied to the sensing circuit 130 , so that the first auxiliary A mismatch between the NMOS 117 and the auxiliary threshold voltage V subth generated by the second auxiliary NMOS 118 may be prevented.

이렇게, 상기 차지 펌프(119)를 통해 출력되는 상기 제어 전압(VC)의 크기가 상기 센싱 회로(130)에 인가되는 상기 제1 전압(VDD)보다 큰 값으로 유지되도록 하기 위해, 상기 차지 펌프(119)는 상기 전원(101)과 연결됨으로써 상기 전원(101)을 통해 입력 전압을 인가받도록 구성될 수 있다.In this way, so that the level of the control voltage V C output through the charge pump 119 is maintained at a value greater than that of the first voltage V DD applied to the sensing circuit 130 , the charge The pump 119 may be configured to receive an input voltage through the power source 101 by being connected to the power source 101 .

이와 관련해서, 상기 전원(101)을 통해 상기 제1 전압(VDD)이 상기 차지 펌프(119)에 인가되면, 첫 번째 단계(phase)에서는 상기 차지 펌프(119)의 상단 터미널을 통해 상기 제1 전압(VDD)이 공급됨으로써, 충전 커패시터(CCP)가 상기 제1 전압(VDD)으로 충전되고, 두 번째 단계에서는 상기 차지 펌프(119)의 하단 터미널을 통해 상기 제1 전압(VDD)이 공급됨으로써, 용량성 결합(capacitive coupling)이 발생하게 되고, 이로 인해, 상기 차지 펌프(119)를 통해서 출력되는 제어 전압(VC)은 상기 제1 전압(VDD) 보다 큰 값을 갖게 된다.In this regard, when the first voltage V DD is applied to the charge pump 119 through the power supply 101 , in a first phase, the first voltage V DD is applied through the upper terminal of the charge pump 119 . By supplying one voltage (V DD ), the charging capacitor (C CP ) is charged to the first voltage (V DD ), and in a second step, the first voltage (V) is passed through the lower terminal of the charge pump 119 . DD ) is supplied, capacitive coupling occurs, and thus, the control voltage V C output through the charge pump 119 has a greater value than the first voltage V DD . will have

이하에서는, 도 5를 참조하여 본 발명의 일실시예에 따른 비휘발성 플립플롭(100)의 동작 방법을 설명하기로 한다.Hereinafter, an operating method of the nonvolatile flip-flop 100 according to an embodiment of the present invention will be described with reference to FIG. 5 .

단계(S510)은 프리차지(precharge) 단계로, 전원(101)을 통해 상기 센싱 회로(130)에 제1 전압(VDD)을 인가하여 제1 NMOS(113)와 제2 NMOS(114)의 게이트 전압을 상기 제1 전압(VDD)으로 변화시킴으로써, 제1 커패시터(115)와 제2 커패시터(116)를 제1 전압(VDD)으로 충전한다.Step S510 is a precharge step, and a first voltage V DD is applied to the sensing circuit 130 through the power source 101 , and the first NMOS 113 and the second NMOS 114 are connected to each other. By changing the gate voltage to the first voltage V DD , the first capacitor 115 and the second capacitor 116 are charged to the first voltage V DD .

이때, 단계(S510)에서는 상기 전원(101)을 통해 상기 차지 펌프(119)에 상기 제1 전압(VDD)을 입력 전압으로 인가하여, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 상기 제어 전압(Vc)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 상기 보조 문턱 전압(Vsubth)보다 크게 조정함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 온시켜, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 유지할 수 있다.In this case, in step S510 , the first voltage V DD is applied as an input voltage to the charge pump 119 through the power source 101 , and the first auxiliary NMOS 117 and the second auxiliary NMOS are applied. By adjusting the magnitude of the control voltage Vc applied to the gate of 118 to be greater than the auxiliary threshold voltage V subth of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 , the second By turning on the first auxiliary NMOS 117 and the second auxiliary NMOS 118 , the connection between the first MTJ 111 and the second MTJ 112 may be maintained.

단계(S520)은 오프셋 캔슬링 단계로, 상기 전원(101)을 오프시켜, 상기 전원(101)과 상기 센싱 회로(130) 간의 연결을 차단하고, 상기 제1 NMOS(113)와 상기 제2 NMOS(114)가 다이오드 연결 구성(diode-connected configuration)이 됨에 따라, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)가 방전되어 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압이 상기 제1 NMOS(113)와 상기 제2 NMOS(114)의 문턱 전압(Vth)에 도달하도록 함으로써, 상기 문턱 전압(Vth)의 미스매치로 인해 발생되는 오프셋을 제거한다.Step S520 is an offset canceling step, by turning off the power source 101 to cut off the connection between the power source 101 and the sensing circuit 130 , and the first NMOS 113 and the second NMOS ( As the 114 is in a diode-connected configuration, the first capacitor 115 and the second capacitor 116 are discharged, so that the first capacitor 115 and the second capacitor 116 are separated. By allowing the charging voltage to reach the threshold voltage V th of the first NMOS 113 and the second NMOS 114 , an offset generated due to a mismatch of the threshold voltage V th is removed.

이때, 단계(S520)에서는 상기 차지 펌프(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 상기 제어 전압(Vc)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 보조 문턱 전압(Vsubth)보다 작게 조정하여 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 오프시킴으로써, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단한다.At this time, in step S520 , the magnitude of the control voltage Vc applied to the gates of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 through the charge pump 119 is adjusted to the first auxiliary level. By adjusting the auxiliary threshold voltage V subth of the NMOS 117 and the second auxiliary NMOS 118 to be smaller than the auxiliary threshold voltage V subth to turn off the first auxiliary NMOS 117 and the second auxiliary NMOS 118 , the first MTJ The connection between the 111 and the second MTJ 112 is cut off.

이때, 본 발명의 일실시예에 따르면, 단계(S520)에서는 상기 전원(101)의 오프를 통해 상기 차지 펌프(119)에 인가되는 전압 입력을 차단하여, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 상기 제어 전압(Vc)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 상기 보조 문턱 전압(Vsubth)보다 작게 조정함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 오프시켜, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단할 수 있다.At this time, according to an embodiment of the present invention, in step S520 , the voltage input applied to the charge pump 119 is cut off by turning off the power source 101 , so that the first auxiliary NMOS 117 and the The control voltage Vc applied to the gate of the second auxiliary NMOS 118 is adjusted to be smaller than the auxiliary threshold voltage V subth of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 . By doing so, the first auxiliary NMOS 117 and the second auxiliary NMOS 118 may be turned off to cut off the connection between the first MTJ 111 and the second MTJ 112 .

단계(S530)은 리-프리차지(Re-precharge) 단계로, 제1 출력 전압(VOUTB)과 제2 출력 전압(VOUT)이 그라운드(GND)로 충전되도록 한다.(이때, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압은 상기 문턱 전압(Vth)으로 유지됨)Step S530 is a re-precharge step, and the first output voltage V OUTB and the second output voltage V OUT are charged to the ground GND. (In this case, the first The charging voltage of the capacitor 115 and the second capacitor 116 is maintained at the threshold voltage (V th ))

단계(S540)은 비교 단계로, 상기 전원(101)을 통해 상기 센싱 회로(130)에 상기 제1 전압(VDD)을 다시 인가하고, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 교차 결합(cross-coupled)으로 인한 포지티브 피드백(positive feedback)에 기반하여 변화하는 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT)의 차이를 기초로, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터를 복원하기 위한 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 저항 비교를 수행한다.Step S540 is a comparison step, in which the first voltage V DD is again applied to the sensing circuit 130 through the power supply 101 , and the first capacitor 115 and the second capacitor 116 are applied. ) based on a difference between the first output voltage V OUTB and the second output voltage V OUT that changes based on positive feedback due to cross-coupled, the first Resistance comparison between the first MTJ 111 and the second MTJ 112 is performed to restore data stored in the MTJ 111 and the second MTJ 112 .

이때, 본 발명의 일실시예에 따르면, 비휘발성 플립플롭(100)의 동작 방법은 단계(S540)에서, 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT)보다 큰 것으로 확인됨에 따라, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 작은 것으로 확인되는 경우, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터로 '0'을 복원하고, 단계(S540)에서, 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT)보다 작은 것으로 확인됨에 따라, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 큰 것으로 확인되는 경우, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터로 '1'을 복원하는 데이터 복원 단계를 더 포함할 수 있다.At this time, according to an embodiment of the present invention, in the operation method of the nonvolatile flip-flop 100 , in step S540 , the first output voltage V OUTB is greater than the second output voltage V OUT . As it is confirmed, when it is confirmed that the resistance of the first MTJ 111 is smaller than the resistance of the second MTJ 112 , the data stored in the first MTJ 111 and the second MTJ 112 . to restore '0', and in step S540 , as it is confirmed that the first output voltage V OUTB is smaller than the second output voltage V OUT , the resistance of the first MTJ 111 is When it is determined that the resistance of the second MTJ 112 is greater than that of the first MTJ 111 and the second MTJ 112, the method may further include a data restoration step of restoring '1' to the data stored in the first MTJ 111 and the second MTJ 112. can

본 발명에 따른 비휘발성 플립플롭(100)는 앞서 설명한 바와 같이, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)의 하단 전극이 전원측 노드에 연결되고, 상단 전극이 부하측 노드에 연결되도록 구성되어 있다. 이로 인해, 본 발명에 따른 비휘발성 플립플롭(100)은 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 저항 비교를 수행하는 과정에서 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저항 변화가 발생하지 않도록 동작할 수 있고, 이는 데이터 복원에 따른 오류 발생 가능성을 최소화하는 요소로 작용한다.As described above, in the nonvolatile flip-flop 100 according to the present invention, the lower electrodes of the first MTJ 111 and the second MTJ 112 are connected to the power supply node, and the upper electrode is connected to the load node. Consists of. For this reason, the nonvolatile flip-flop 100 according to the present invention performs the resistance comparison between the first MTJ 111 and the second MTJ 112 between the first MTJ 111 and the second MTJ. It can operate so that the resistance change in 112 does not occur, which acts as a factor to minimize the possibility of errors occurring due to data restoration.

관련해서, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 작은 상황을 가정해서, 단계(S540)의 비교 단계를 설명하면 다음과 같다.In relation to this, assuming that the resistance of the first MTJ 111 is smaller than the resistance of the second MTJ 112, the comparison step of step S540 will be described as follows.

우선, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 작은 상황을 가정하였기 때문에, 상기 제1 MTJ(111)는 낮은 저항(RL)으로 설정되어 있고, 상기 제2 MTJ(112)는 높은 저항(RH)으로 설정되어 있다.First, since it is assumed that the resistance of the first MTJ 111 is smaller than the resistance of the second MTJ 112 , the first MTJ 111 is set to a low resistance R L , and the 2 MTJ 112 is set to a high resistance (RH ).

단계(S540)에서 상기 제1 전압(VDD)이 상기 센싱 회로(130)에 인가되면, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 교차 결합으로 인한 포지티브 피드백에 의해, 상기 제1 출력 전압(VOUTB)은 계속 증가하게 되고, 상기 제2 출력 전압(VOUT)은 계속 감소하게 된다. 그리고, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에는 하단 전극에서 상단 전극 방향으로, 붉은색으로 표시한 읽기 전류 I1과 읽기 전류 I2가 각각 흐르게 된다.When the first voltage V DD is applied to the sensing circuit 130 in step S540 , by positive feedback due to the cross coupling of the first capacitor 115 and the second capacitor 116 , the The first output voltage V OUTB continues to increase, and the second output voltage V OUT continues to decrease. In addition, a read current I 1 and a read current I 2 indicated in red respectively flow from the lower electrode to the upper electrode in the first MTJ 111 and the second MTJ 112 .

MTJ의 특성상 MTJ의 하단 전극에서 상단 전극 방향으로 전류가 흐르는 경우, MTJ의 저항은 높은 저항(RH)으로 변하게 된다.If the current direction to the top electrode from the bottom electrode of the MTJ of the MTJ flowing nature, the resistance of the MTJ is changed to a high resistance (R H).

관련해서, 상기 제1 MTJ(111)의 저항은 낮은 저항(RL)을 가지고 있는 상황이라서, 상기 제1 MTJ(111)에서 읽기 전류 I1이 하단 전극에서 상단 전극 방향으로 흐르게 되면, 상기 제1 MTJ(111)의 저항은 그 특성으로 인해 높은 저항(RH)으로 변화될 위험이 있을 것이다. 하지만, 상기 제1 출력 전압(VOUTB)은 계속 증가하기 때문에 상기 제1 MTJ(111)의 양단의 전위차는 감소하게 되고, 이로 인해, 상기 제1 MTJ(111)에 흐르는 읽기 전류 I1의 크기는 매우 작아질 것이다. 그래서, 상기 읽기 전류 I1이 상기 제1 MTJ(111)에 미치는 영향이 미미하여 상기 제1 MTJ(111)의 저항은 낮은 저항(RL)에서 높은 저항(RH)으로 변화하지 않게 된다.In relation to this, since the resistance of the first MTJ 111 is a situation having a low resistance R L , when the read current I 1 flows from the lower electrode to the upper electrode in the first MTJ 111 , the second 1 The resistance of the MTJ 111 will be in danger of being changed to a high resistance (R H ) due to its characteristics. However, since the first output voltage V OUTB continues to increase, the potential difference between both ends of the first MTJ 111 is decreased, and thus, the read current I 1 flowing through the first MTJ 111 is decreased. will be very small. Therefore, the effect of the read current I 1 on the first MTJ 111 is insignificant, so that the resistance of the first MTJ 111 does not change from the low resistance R L to the high resistance R H .

그리고, 상기 제2 MTJ(112)에 대해서는 상기 제2 출력 전압(VOUT)이 감소하게 됨에 따라 상기 제2 MTJ(112)의 양단의 전위차가 증가하게 되고, 이로 인해, 상기 제2 MTJ(112)의 하단 전극에서 상단 전극 방향으로 흐르는 읽기 전류 I2는 큰 값을 가질 수 있다. 하지만, 상기 제2 MTJ(112)는 이미 높은 저항(RH)을 가지고 있는 상황이라서, 하단 전극에서 상단 전극 방향으로 읽기 전류 I2가 흐르더라도 상기 제2 MTJ(112)의 저항은 계속 높은 저항(RH)을 유지하게 된다.And, with respect to the second MTJ 112 , as the second output voltage V OUT decreases, the potential difference between both ends of the second MTJ 112 increases, and thus, the second MTJ 112 . ), the read current I 2 flowing from the lower electrode to the upper electrode may have a large value. However, since the second MTJ 112 already has a high resistance R H , the resistance of the second MTJ 112 continues to be high even if the read current I 2 flows from the bottom electrode to the top electrode direction. (R H ) will be maintained.

결국, 본 발명에 따른 비휘발성 플립플롭(100)은 상기 제1 MTJ(111)와 상기 제2 MTJ(112)의 연결을 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)에서의 MTJ의 연결 방향과 반대 방향으로 구성함으로써, 데이터 복원 과정에서 상기 제1 MTJ(111)와 상기 제2 MTJ(112)의 저항 변화로 인한 읽기 오류의 발생 가능성을 현저히 낮출 수 있다.As a result, the non-volatile flip-flop 100 according to the present invention provides a connection between the first MTJ 111 and the second MTJ 112 of the MTJ in the non-volatile flip-flop 1 in the prior art document. By configuring in the direction opposite to the connection direction, the possibility of a read error occurring due to a change in resistance of the first MTJ 111 and the second MTJ 112 in the data restoration process can be significantly reduced.

본 발명에 따른 비휘발성 플립플롭(100)은 상기 프리차지 단계, 상기 오프셋 캔슬링 단계, 상기 리-프리차지 단계 및 상기 비교 단계를 구분하기 위한 논리 신호를 출력할 수 있는 논리 신호 출력부와 해당 논리 신호를 기반으로, 각 단계를 구분할 수 있는 단계 구분부의 구성을 더 포함할 수 있다.The nonvolatile flip-flop 100 according to the present invention includes a logic signal output unit capable of outputting a logic signal for distinguishing the precharge step, the offset canceling step, the re-precharge step, and the comparison step, and a corresponding logic Based on the signal, it may further include a configuration of a step divider capable of classifying each step.

관련해서, 상기 논리 신호 출력부는 상기 프리차지 단계, 상기 오프셋 캔슬링 단계, 상기 리-프리차지 단계 및 상기 비교 단계에 대응되는 소정의 논리 소자로 구성될 수 있고, 이때, 상기 논리 신호 출력부는 비휘발성 플립플롭(100)이 각 단계에 진입하였을 때, 대응되는 단계에 따른 논리 소자를 통해 '1'의 논리 값을 출력하도록 구성될 수 있다.In this regard, the logic signal output unit may include a predetermined logic element corresponding to the pre-charging step, the offset canceling step, the re-precharging step, and the comparing step, wherein the logic signal output unit is non-volatile. When the flip-flop 100 enters each stage, it may be configured to output a logic value of '1' through a logic element according to the corresponding stage.

이때, 상기 단계 구분부는 상기 프리차지 단계, 상기 오프셋 캔슬링 단계, 상기 리-프리차지 단계 및 상기 비교 단계에 대응되는 논리 소자 중 '1'의 논리 값이 출력되는 논리 소자가 무엇인지 확인함으로써, 비휘발성 플립플롭(100)이 현재 어느 단계에 진입하였는지를 구분할 수 있다.In this case, the step dividing unit determines which logic element outputs a logic value of '1' among the logic elements corresponding to the precharge step, the offset canceling step, the re-precharge step, and the comparison step, It is possible to distinguish which stage the volatile flip-flop 100 has currently entered.

이때, 본 발명에 따른 비휘발성 플립플롭(100)은 상기 단계 구분부를 통해 상기 프리차지 단계, 상기 오프셋 캔슬링 단계, 상기 리-프리차지 단계 및 상기 비교 단계를 구분해서, 상기 프리차지 단계 및 상기 비교 단계에서는 상기 제1 MTJ(111)와 상기 제2 MTJ(112)가 서로 연결되도록 상기 차지 펌프(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 제어 전압(VC)을 상기 보조 문턱 전압(Vsubth)보다 큰 값으로 인가할 수 있고, 상기 오프셋 캔슬링 단계에서는 상기 제1 MTJ(111)와 상기 제2 MTJ(112)가 서로 차단되도록 상기 차지 펌프(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 제어 전압(VC)을 상기 보조 문턱 전압(Vsubth)보다 낮은 값으로 조정할 수 있다.At this time, the nonvolatile flip-flop 100 according to the present invention distinguishes the precharge step, the offset canceling step, the re-precharge step, and the comparison step through the step dividing unit, and the precharge step and the comparison step are distinguished. In the step, the gates of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 are controlled through the charge pump 119 so that the first MTJ 111 and the second MTJ 112 are connected to each other. A voltage V C may be applied to a value greater than the auxiliary threshold voltage V subth , and in the offset canceling step, the charge pump may block the first MTJ 111 and the second MTJ 112 from each other. The control voltage V C applied to the gates of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 may be adjusted to a value lower than the auxiliary threshold voltage V subth through 119 .

본 발명의 일실시예에 따르면, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)는 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결과 차단을 조정하기 위한 다양한 스위칭 소자들(예컨대, PMOS, BJT 등)로 대체될 수 있다.According to an embodiment of the present invention, the first auxiliary NMOS 117 and the second auxiliary NMOS 118 are configured to adjust the connection and disconnection between the first MTJ 111 and the second MTJ 112 . It may be replaced with various switching elements (eg, PMOS, BJT, etc.).

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, the present invention has been described with specific matters such as specific components and limited embodiments and drawings, but these are provided to help a more general understanding of the present invention, and the present invention is not limited to the above embodiments. , various modifications and variations are possible from these descriptions by those of ordinary skill in the art to which the present invention pertains.

따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.Therefore, the spirit of the present invention should not be limited to the described embodiments, and not only the claims to be described later, but also all those with equivalent or equivalent modifications to the claims will be said to belong to the scope of the spirit of the present invention. .

100: 비휘발성 플립플롭
110: 마스터 래치 120: 슬레이브 래치
130: 센싱 회로 140: 데이터 쓰기 회로
101: 전원
111: 제1 MTJ 112: 제2 MTJ
113: 제1 NMOS 114: 제2 NMOS
115: 제1 커패시터 116: 제2 커패시터
117: 제1 보조 NMOS 118: 제2 보조 NMOS
119: 차지 펌프100: non-volatile flip-flop
110: master latch 120: slave latch
130: sensing circuit 140: data writing circuit
101: power
111: first MTJ 112: second MTJ
113: first NMOS 114: second NMOS
115: first capacitor 116: second capacitor
117: first auxiliary NMOS 118: second auxiliary NMOS
119: charge pump

Claims (4)

마스터 래치(110), 상기 마스터 래치(110)에 연결되는 슬레이브 래치(120), 상기 슬레이브 래치(120)에 연결되는 센싱 회로(130) - 상기 센싱 회로(130)는 데이터의 저장을 위한 제1 MTJ(Magnetic Tunnel Junction)(111)와 제2 MTJ(112)를 포함함 - 및 데이터의 쓰기를 수행하는 데이터 쓰기 회로(140)로 구성된 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법에 있어서,
전원(101)을 통해 상기 센싱 회로(130)에 제1 전압(VDD)을 인가하여 제1 NMOS(N채널 MOSFET)(113)와 제2 NMOS(114)의 게이트 전압을 상기 제1 전압(VDD)으로 변화시킴으로써, 제1 커패시터(115)와 제2 커패시터(116)를 제1 전압(VDD)으로 충전하는 프리차지(precharge) 단계;
상기 전원(101)을 오프시켜, 상기 전원(101)과 상기 센싱 회로(130) 간의 연결을 차단하고, 상기 제1 NMOS(113)와 상기 제2 NMOS(114)가 다이오드 연결 구성(diode-connected configuration)이 됨에 따라, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)가 방전되어 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압이 상기 제1 NMOS(113)와 상기 제2 NMOS(114)의 문턱 전압(Vth)에 도달하도록 함으로써, 상기 문턱 전압(Vth)의 미스매치로 인해 발생되는 오프셋(offset)을 제거하는 오프셋 캔슬링 단계;
제1 출력 전압(VOUTB)과 제2 출력 전압(VOUT)이 그라운드(GND)로 충전 - 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압은 상기 문턱 전압(Vth)으로 유지됨 - 되도록 하는 리-프리차지(Re-precharge) 단계; 및
상기 전원(101)을 통해 상기 센싱 회로(130)에 상기 제1 전압(VDD)을 다시 인가하고, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 교차 결합(cross-coupled)으로 인한 포지티브 피드백(positive feedback)에 기반하여 변화하는 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT)의 차이를 기초로, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터를 복원하기 위한 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 저항 비교를 수행하는 비교 단계
를 포함하고,
상기 제1 MTJ(111)의 하단 전극(bottom electrode)에는 상기 전원(101)과 상기 제1 MTJ(111) 간의 연결/차단을 스위칭하기 위한 제1 보조 NMOS(117)가 연결되고, 상기 제2 MTJ(112)의 하단 전극에는 상기 전원(101)과 상기 제2 MTJ(112) 간의 연결/차단을 스위칭하기 위한 제2 보조 NMOS(118)가 연결되며,
상기 제1 MTJ(111)의 상단 전극(top electrode)은 상기 제1 출력 전압(VOUTB)이 출력되는 노드로서 상기 제1 NMOS(113)에 연결되고, 상기 제2 MTJ(112)의 상단 전극은 상기 제2 출력 전압(VOUT)이 출력되는 노드로서 상기 제2 NMOS(114)에 연결되며,
상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)에는 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 온/오프를 제어하기 위해, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 제어 전압(VC)을 인가하는 차지 펌프(Charge Pump)(119)가 연결되어 있고,
상기 오프셋 캔슬링 단계는
상기 차지 펌프(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 상기 제어 전압(Vc)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 보조 문턱 전압(Vsubth)보다 작게 조정하여 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 오프시킴으로써, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단하는 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법.The master latch 110, the slave latch 120 connected to the master latch 110, the sensing circuit 130 connected to the slave latch 120 - The sensing circuit 130 is a first for storing data A method of operating in a data recovery mode of a nonvolatile flip-flop comprising a magnetic tunnel junction (MTJ) (111) and a second MTJ (112) and a data writing circuit (140) for writing data,
A first voltage (V DD ) is applied to the sensing circuit 130 through a power supply 101 to change the gate voltages of the first NMOS (N-channel MOSFET) 113 and the second NMOS 114 to the first voltage ( a precharge step of charging the first capacitor 115 and the second capacitor 116 to a first voltage V DD by changing to V DD ;
The power source 101 is turned off to cut off the connection between the power source 101 and the sensing circuit 130 , and the first NMOS 113 and the second NMOS 114 are diode-connected. configuration), the first capacitor 115 and the second capacitor 116 are discharged to increase the charging voltage of the first capacitor 115 and the second capacitor 116 to the first NMOS 113 . a method for canceling offset by the second so as to reach the threshold voltage (V th) of the NMOS (114), removes an offset (offset) is caused by a mismatch in the threshold voltage (V th);
The first output voltage V OUTB and the second output voltage V OUT are charged to the ground GND - the charging voltage of the first capacitor 115 and the second capacitor 116 is the threshold voltage V th ) maintained - a re-precharge step to make it possible; and
The first voltage V DD is again applied to the sensing circuit 130 through the power supply 101 , and the first capacitor 115 and the second capacitor 116 are cross-coupled. Based on the difference between the first output voltage (V OUTB ) and the second output voltage (V OUT ), which is changed based on positive feedback due to , the first MTJ 111 and the second MTJ Comparison step of performing a resistance comparison between the first MTJ 111 and the second MTJ 112 to restore the data stored in (112)
including,
A first auxiliary NMOS 117 for switching connection/disconnection between the power source 101 and the first MTJ 111 is connected to a bottom electrode of the first MTJ 111 , and the second A second auxiliary NMOS 118 for switching connection/disconnection between the power source 101 and the second MTJ 112 is connected to the lower electrode of the MTJ 112,
A top electrode of the first MTJ 111 is a node from which the first output voltage V OUTB is output, and is connected to the first NMOS 113 , and a top electrode of the second MTJ 112 . is connected to the second NMOS 114 as a node to which the second output voltage V OUT is output,
The first auxiliary NMOS 117 and the second auxiliary NMOS 118 have the first auxiliary NMOS ( 117) and a charge pump 119 for applying a control voltage V C to the gate of the second auxiliary NMOS 118 are connected,
The offset canceling step is
The level of the control voltage Vc applied to the gates of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 through the charge pump 119 is determined by the first auxiliary NMOS 117 and the second auxiliary NMOS 117 . The first auxiliary NMOS 117 and the second auxiliary NMOS 118 are turned off by adjusting the auxiliary threshold voltage V subth of the second auxiliary NMOS 118 to be smaller than the auxiliary threshold voltage V subth . A method of operating in a data recovery mode of a non-volatile flip-flop that blocks the connection between the MTJs (112). 삭제delete 제1항에 있어서,
상기 비교 단계에서, 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT)보다 큰 것으로 확인됨에 따라, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 작은 것으로 확인되는 경우, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터로 '0'을 복원하고, 상기 비교 단계에서, 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT)보다 작은 것으로 확인됨에 따라, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 큰 것으로 확인되는 경우, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터로 '1'을 복원하는 데이터 복원 단계
를 더 포함하는 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법.According to claim 1,
In the comparison step, as it is confirmed that the first output voltage V OUTB is greater than the second output voltage V OUT , the resistance of the first MTJ 111 is the resistance of the second MTJ 112 . When it is determined to be smaller than '0' is restored to the data stored in the first MTJ 111 and the second MTJ 112, and in the comparison step, the first output voltage V OUTB is As it is confirmed that it is smaller than the second output voltage V OUT , when it is confirmed that the resistance of the first MTJ 111 is greater than the resistance of the second MTJ 112 , the first MTJ 111 and Data restoration step of restoring '1' to the data stored in the second MTJ 112
Operating method in data recovery mode of the nonvolatile flip-flop further comprising a. 제1항 또는 제3항 중 어느 한 항에 기재된 방법에 따른 동작을 수행하는 비휘발성 플립플롭.A non-volatile flip-flop for performing an operation according to the method of any one of claims 1 to 3.
KR1020200048476A 2020-04-22 2020-04-22 Operating method of charge pump-based non-volatile flip-flop for removing read errors in the data restore mode KR102278218B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200048476A KR102278218B1 (en) 2020-04-22 2020-04-22 Operating method of charge pump-based non-volatile flip-flop for removing read errors in the data restore mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200048476A KR102278218B1 (en) 2020-04-22 2020-04-22 Operating method of charge pump-based non-volatile flip-flop for removing read errors in the data restore mode

Publications (1)

Publication Number Publication Date
KR102278218B1 true KR102278218B1 (en) 2021-07-15

Family

ID=76890231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200048476A KR102278218B1 (en) 2020-04-22 2020-04-22 Operating method of charge pump-based non-volatile flip-flop for removing read errors in the data restore mode

Country Status (1)

Country Link
KR (1) KR102278218B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130042589A (en) * 2010-07-30 2013-04-26 퀄컴 인코포레이티드 Latching circuit
KR20170100786A (en) * 2016-02-26 2017-09-05 연세대학교 산학협력단 Parallel connected non-volatile flip-flop and operating method for the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130042589A (en) * 2010-07-30 2013-04-26 퀄컴 인코포레이티드 Latching circuit
KR20170100786A (en) * 2016-02-26 2017-09-05 연세대학교 산학협력단 Parallel connected non-volatile flip-flop and operating method for the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
B. Song 외, "Offset-Cancellation Sensing-Circuit-Based Nonvolatile Flip-Flop Operating in Near-Threshold ...," IEEE Transactions on Circuits and Systems-I: Regular Papers, vol. 66, no. 8, 2019. 08. *
Song, B., Choi, S., Kang, S. H., et al, "Offset-cancellation sensingcircuit-based nonvolatile flip-flop operating in near-threshold voltage region," IEEE Trans. Circuits Syst. I, Reg. Papers, 2019, 66, (8), pp.2693-2972.(2019년 8월 공개)

Similar Documents

Publication Publication Date Title
US7605644B2 (en) Integrated circuit power-on control and programmable comparator
EP2241009B1 (en) Low-swing cmos input circuit
US6144237A (en) Power on reset circuit
JPH07326194A (en) Voltage booster for nonvolatile memory
JP3068482B2 (en) Constant voltage circuit
US6031389A (en) Slew rate limited output driver
US10454468B1 (en) Method and apparatus for band-gap based power-on-reset including fast, low power and accurate brownout detection
US20140266306A1 (en) High speed dynamic latch
CN109765961B (en) System-on-chip
KR102278218B1 (en) Operating method of charge pump-based non-volatile flip-flop for removing read errors in the data restore mode
KR102220044B1 (en) Method of operating a non-volatile flip-flop in the data restore mode
US9570977B2 (en) Charge pump initialization device, integrated circuit having charge pump initialization device, and method of operation
KR102239742B1 (en) Operating method of non-volatile flip-flop for removing read errors in the data restore mode
US20140070851A1 (en) Semiconductor device
US20230213955A1 (en) Low voltage drop output regulator for preventing inrush current and method for controlling thereof
KR100523830B1 (en) Method for controlling the charging and discharging phases of a back-up capacitor
US20170149424A1 (en) Ultra Low Power Reduced Coupling Clocked Comparator
CN1734938B (en) Semiconductor integrated circuit
US10783936B2 (en) Reading device and logic device
US11322975B1 (en) Power source switching
US6040734A (en) Supply voltages switch circuit
JPH0794969A (en) High-speed electric current sensing amplifier
JPS592438A (en) Dynamic logical circuit
JP2009534782A5 (en)
JP2009534782A (en) Memory circuit and memory element sensing method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant