KR102277819B1 - Semiconductor process component, apparatus and method for coating the same - Google Patents

Semiconductor process component, apparatus and method for coating the same Download PDF

Info

Publication number
KR102277819B1
KR102277819B1 KR1020190081828A KR20190081828A KR102277819B1 KR 102277819 B1 KR102277819 B1 KR 102277819B1 KR 1020190081828 A KR1020190081828 A KR 1020190081828A KR 20190081828 A KR20190081828 A KR 20190081828A KR 102277819 B1 KR102277819 B1 KR 102277819B1
Authority
KR
South Korea
Prior art keywords
coating
fluorine
semiconductor process
component
coating layer
Prior art date
Application number
KR1020190081828A
Other languages
Korean (ko)
Other versions
KR20210006052A (en
Inventor
윤영배
강지철
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020190081828A priority Critical patent/KR102277819B1/en
Publication of KR20210006052A publication Critical patent/KR20210006052A/en
Application granted granted Critical
Publication of KR102277819B1 publication Critical patent/KR102277819B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

반도체 공정 부품, 상기 반도체 공정 부품을 코팅하는 장치 및 방법이 제공된다. 반도체 공정 부품 코팅 장치는 반도체 공정 부품의 코팅 공정을 위한 공간을 제공하는 코팅 공정 챔버와, 상기 코팅 공정 챔버에 구비되어 상기 반도체 공정 부품을 지지하는 부품 지지부, 및 상기 반도체 공정 부품으로 파우더 형태의 이트리아(Y2O3) 및 플루오르(F) 함유 가스를 분사하고, 상기 플루오르 함유 가스를 플라즈마로 여기시켜 상기 반도체 공정 부품의 표면에 이트륨옥시불소(YOF) 코팅층 또는 불화이트륨(YF3) 코팅층을 형성하는 분사부를 포함한다.A semiconductor processing component, an apparatus and method for coating the semiconductor processing component are provided. A semiconductor process component coating apparatus includes a coating process chamber providing a space for a coating process of a semiconductor process part, a component support provided in the coating process chamber to support the semiconductor process part, and a powder-type part of the semiconductor process part. Tria (Y 2 O 3 ) and fluorine (F)-containing gas is sprayed, and the fluorine-containing gas is excited with plasma to form a yttrium oxyfluorine (YOF) coating layer or a yttrium fluoride (YF 3 ) coating layer on the surface of the semiconductor process part. It includes a spraying portion to form.

Description

반도체 공정 부품, 상기 반도체 공정 부품을 코팅하는 장치 및 방법{Semiconductor process component, apparatus and method for coating the same}A semiconductor process component, an apparatus and method for coating the semiconductor process component TECHNICAL FIELD

본 발명은 반도체 공정 부품, 상기 반도체 공정 부품을 코팅하는 장치 및 방법에 관한 것이다.The present invention relates to semiconductor processing components, apparatus and methods for coating the semiconductor processing components.

반도체 장치 또는 디스플레이 장치를 제조할 때에는, 사진, 식각, 애싱, 이온주입, 박막증착, 세정 등 다양한 공정이 실시된다. 여기서, 사진공정은 도포, 노광, 그리고 현상 공정을 포함한다. 기판 상에 감광액을 도포하고(즉, 도포 공정), 감광막이 형성된 기판 상에 회로 패턴을 노광하며(즉, 노광 공정), 기판의 노광처리된 영역을 선택적으로 현상한다(즉, 현상 공정).When manufacturing a semiconductor device or a display device, various processes such as photography, etching, ashing, ion implantation, thin film deposition, and cleaning are performed. Here, the photographic process includes coating, exposure, and developing processes. A photoresist is applied on a substrate (ie, a coating process), a circuit pattern is exposed on the substrate on which a photosensitive film is formed (ie, an exposure process), and an exposed area of the substrate is selectively developed (ie, a developing process).

일반적으로 반도체 제조공정에서 웨이퍼 또는 기판에 박막을 증착하기 위한 기상화학증착(CVD) 장치에서는 고품질의 박막을 낮은 온도에서 증착하기 위하여 플라즈마를 이용하여 반응가스를 활성화시켜 웨이퍼나 기판에 박막을 증착하도록 하고 있다.In general, in a chemical vapor deposition (CVD) apparatus for depositing a thin film on a wafer or substrate in a semiconductor manufacturing process, a reaction gas is activated using plasma to deposit a thin film on a wafer or substrate in order to deposit a high-quality thin film at a low temperature. are doing

플라즈마에 의한 손상을 방지하기 위하여 공정 챔버를 포함한 반도체 공정 부품의 표면에는 코팅막이 형성될 수 있다.A coating film may be formed on a surface of a semiconductor process component including a process chamber to prevent damage by plasma.

본 발명이 해결하고자 하는 과제는 반도체 공정 부품, 상기 반도체 공정 부품을 코팅하는 장치 및 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor process component, an apparatus and a method for coating the semiconductor process component.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 과제를 달성하기 위한 본 발명의 반도체 공정 부품 코팅 장치의 일 면(aspect)은, 반도체 공정 부품의 코팅을 위한 코팅 처리 공간을 제공하는 코팅 공정 챔버와, 상기 코팅 공정 챔버에 구비되어 상기 반도체 공정 부품을 지지하는 부품 지지부, 및 상기 반도체 공정 부품으로 파우더 형태의 이트리아(Y2O3) 및 플루오르(F) 함유 가스를 분사하고, 상기 플루오르 함유 가스를 플라즈마로 여기시켜 상기 반도체 공정 부품의 표면에 이트륨옥시불소(YOF) 코팅층 또는 불화이트륨(YF3) 코팅층을 형성하는 분사부를 포함한다.One aspect of the semiconductor process component coating apparatus of the present invention for achieving the above object is a coating process chamber that provides a coating processing space for coating semiconductor process parts, and is provided in the coating process chamber and the semiconductor process A component support for supporting a component, and a powder-type yttria (Y 2 O 3 ) and fluorine (F)-containing gas is sprayed to the semiconductor processing component, and the fluorine-containing gas is excited by plasma to the surface of the semiconductor processing component Yttrium oxyfluorine (YOF) coating layer or yttrium fluoride (YF 3 ) It includes a spraying unit to form a coating layer.

상기 반도체 공정 부품 코팅 장치는 상기 이트륨옥시불소 코팅층의 성분 비율이 사전에 설정된 Y:O:F의 비율을 갖도록 하기 위하여 플루오르의 농도를 조절하는 제어 모듈을 더 포함한다.The semiconductor process component coating apparatus further includes a control module for adjusting the concentration of fluorine so that the component ratio of the yttrium oxyfluorine coating layer has a predetermined Y:O:F ratio.

상기 반도체 공정 부품은, 기판의 처리 공간을 제공하는 공정 챔버와, 상기 처리 공간의 하부에 배치되어 상기 기판을 지지하는 기판 지지부, 및 상기 처리 공간의 내부에 배치되어 상기 기판에 대한 공정에 이용할 플라즈마를 발생시키는 플라즈마 발생부 중 적어도 하나를 포함한다.The semiconductor process component may include a process chamber providing a processing space of a substrate, a substrate support disposed below the processing space to support the substrate, and a plasma disposed inside the processing space to be used for processing the substrate It includes at least one of the plasma generating unit for generating.

상기 과제를 달성하기 위한 본 발명의 반도체 공정 부품 코팅 방법의 일 면은, 반도체 공정 부품으로 파우더 형태의 이트리아(Y2O3)가 분사되는 단계와, 상기 분사된 이트리아로 플루오르(F) 함유 가스가 분사되는 단계와, 상기 플루오르 함유 가스가 플라즈마로 여기되는 단계, 및 상기 분사된 이트리아가 상기 플라즈마에 의해 가열되어 상기 반도체 공정 부품의 표면에 이트륨옥시불소(YOF) 코팅층 또는 불화이트륨(YF3) 코팅층이 형성되는 단계를 포함한다.One aspect of the method for coating semiconductor process parts of the present invention for achieving the above object is a step of spraying yttria in powder form (Y 2 O 3 ) as a semiconductor process part, and the sprayed yttria as fluorine (F) The step of spraying the containing gas, the step of exciting the fluorine-containing gas into plasma, and the injected yttria is heated by the plasma to form a yttrium oxyfluoride (YOF) coating layer or yttrium fluoride ( YF 3 ) a coating layer is formed.

상기 반도체 공정 부품 코팅 방법은 상기 이트륨옥시불소 코팅층의 성분 비율이 사전에 설정된 Y:O:F의 비율을 갖도록 하기 위하여 플루오르의 농도가 조절되는 단계를 더 포함한다.The semiconductor process component coating method further includes the step of adjusting the concentration of fluorine so that the component ratio of the yttrium oxyfluorine coating layer has a predetermined Y:O:F ratio.

상기 과제를 달성하기 위한 본 발명의 반도체 공정 부품의 일 면은, 반도체 공정에 이용되는 부품 몸체, 및 상기 부품 몸체의 표면에 도포된 코팅층을 포함하되, 상기 코팅층은 파우더 형태의 이트리아(Y2O3)에 플라즈마로 여기된 플루오르 함유 가스가 반응하여 형성된 이트륨옥시불소(YOF) 코팅층 또는 불화이트륨(YF3) 코팅층을 포함한다.One side of the semiconductor process component of the present invention for achieving the above object includes a component body used in a semiconductor process, and a coating layer applied to the surface of the component body, wherein the coating layer is a powder-form yttria (Y 2 O 3 ) and a yttrium oxyfluorine (YOF) coating layer or a yttrium fluoride (YF 3 ) coating layer formed by reacting a plasma-excited fluorine-containing gas.

상기 이트륨옥시불소 코팅층의 성분 비율은 플루오르의 농도가 조절되어 설정된 Y:O:F의 비율을 갖는다.The component ratio of the yttrium oxyfluorine coating layer has a Y:O:F ratio set by controlling the concentration of fluorine.

상기 부품 몸체는, 기판의 처리 공간을 제공하는 공정 챔버와, 상기 처리 공간의 하부에 배치되어 상기 기판을 지지하는 기판 지지부, 및 상기 처리 공간의 내부에 배치되어 상기 기판에 대한 공정에 이용할 플라즈마를 발생시키는 플라즈마 발생부 중 적어도 하나를 포함한다.The component body may include a process chamber providing a processing space for a substrate, a substrate support disposed below the processing space to support the substrate, and a plasma to be used for processing the substrate disposed inside the processing space. It includes at least one of the plasma generating unit for generating.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

도 1은 본 발명의 일 실시예에 따른 반도체 공정 부품을 코팅하는 장치를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 반도체 공정 부품을 코팅하는 방법을 나타낸 흐름도이다.
도 3은 도 2의 단계 중 이트리아 파우더가 분사되는 것을 나타낸 도면이다.
도 4는 도 2의 단계 중 플루오르 함유 가스가 분사되는 것을 나타낸 도면이다.
도 5는 도 2의 단계 중 반도체 공정 부품의 표면에 코팅층이 형성되는 것을 나타낸 도면이다.1 is a view showing an apparatus for coating a semiconductor process component according to an embodiment of the present invention.
2 is a flowchart illustrating a method of coating a semiconductor process component according to an embodiment of the present invention.
FIG. 3 is a view showing that yttria powder is sprayed during the step of FIG. 2 .
FIG. 4 is a view showing that the fluorine-containing gas is injected during the step of FIG. 2 .
FIG. 5 is a view illustrating that a coating layer is formed on the surface of a semiconductor process component during the step of FIG. 2 .

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Advantages and features of the present invention, and a method for achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments published below, but may be implemented in various different forms, only these embodiments make the publication of the present invention complete, and common knowledge in the technical field to which the present invention pertains It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.Reference to an element or layer “on” or “on” another element or layer includes not only directly on the other element or layer, but also with intervening other layers or elements. include all On the other hand, reference to an element "directly on" or "immediately on" indicates that no intervening element or layer is interposed.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.Spatially relative terms "below", "beneath", "lower", "above", "upper", etc. It can be used to easily describe a correlation between an element or components and other elements or components. Spatially relative terms should be understood as terms including different orientations of the device during use or operation in addition to the orientation shown in the drawings. For example, if an element shown in the figures is turned over, an element described as "beneath" or "beneath" another element may be placed "above" the other element. Accordingly, the exemplary term “below” may include both directions below and above. The device may also be oriented in other orientations, and thus spatially relative terms may be interpreted according to orientation.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.Although first, second, etc. are used to describe various elements, components, and/or sections, it should be understood that these elements, components, and/or sections are not limited by these terms. These terms are only used to distinguish one element, component, or sections from another. Accordingly, it goes without saying that the first element, the first element, or the first section mentioned below may be the second element, the second element, or the second section within the spirit of the present invention.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing the embodiments and is not intended to limit the present invention. As used herein, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, "comprises" and/or "comprising" refers to the presence of one or more other components, steps, operations and/or elements mentioned. or addition is not excluded.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used herein may be used with the meaning commonly understood by those of ordinary skill in the art to which the present invention belongs. In addition, terms defined in a commonly used dictionary are not to be interpreted ideally or excessively unless clearly defined in particular.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and in the description with reference to the accompanying drawings, the same or corresponding components are given the same reference numbers regardless of the reference numerals and overlapped therewith. A description will be omitted.

도 1은 본 발명의 일 실시예에 따른 반도체 공정 부품을 코팅하는 장치를 나타낸 도면이다.1 is a view showing an apparatus for coating a semiconductor process component according to an embodiment of the present invention.

도 1을 참조하면, 반도체 공정 부품을 코팅하는 장치(이하, 반도체 공정 부품 코팅 장치라 한다)는 코팅 공정 챔버(100), 부품 지지부(200), 분사부(300), 재료 공급부(410, 420) 및 제어 모듈(미도시)를 포함하여 구성된다.Referring to FIG. 1 , an apparatus for coating a semiconductor process component (hereinafter, referred to as a semiconductor process component coating apparatus) includes a coating process chamber 100 , a component support unit 200 , a spray unit 300 , and material supply units 410 and 420 . ) and a control module (not shown).

코팅 공정 챔버(100)는 반도체 공정 부품(C)의 코팅을 위한 코팅 처리 공간(101)을 제공한다. 코팅 공정 챔버(100)의 바닥면에는 배출구(120)가 구비될 수 있다. 배출구(120)는 배출 라인(121)에 연결된다. 반도체 공정 부품(C)에 대한 코팅 처리 중 발생된 부산물 및 가스는 배출구(120) 및 배출 라인(121)을 통해 외부로 배출될 수 있다.The coating process chamber 100 provides a coating processing space 101 for coating the semiconductor process component (C). An outlet 120 may be provided on the bottom surface of the coating process chamber 100 . The outlet 120 is connected to the outlet line 121 . By-products and gases generated during the coating process for the semiconductor process component C may be discharged to the outside through the outlet 120 and the discharge line 121 .

부품 지지부(200)는 반도체 공정 부품(C)을 지지하는 역할을 수행한다. 부품 지지부(200)는 코팅 처리 공간(101)의 하부에 배치될 수 있다. 예를 들어, 부품 지지부(200)는 코팅 공정 챔버(100)의 바닥면에 안착되어 배치될 수 있다.The component support unit 200 serves to support the semiconductor process component (C). The component support 200 may be disposed below the coating processing space 101 . For example, the component support 200 may be disposed to be seated on the bottom surface of the coating process chamber 100 .

분사부(300)는 반도체 공정 부품(C)으로 코팅 재료를 분사하는 역할을 수행한다. 본 발명에서 코팅 재료는 파우더 형태의 이트리아(Y2O3) 및 플루오르(F) 함유 가스를 포함한다. 본 발명에서 플루오르 함유 가스는 플루오르가 함유된 가스를 나타낸다. 따라서, 플루오르 함유 가스에는 플루오르 이외의 다른 성분이 포함될 수 있다. 이트리아(Y2O3)는 파우더의 형태로 분사되고, 플루오르 함유 가스는 분사된 이후에 플라즈마로 여기될 수 있다. 이하, 파우더 형태의 이트리아를 이트리아 파우더라 한다.The spray unit 300 serves to spray the coating material to the semiconductor process component (C). In the present invention, the coating material includes a gas containing yttria (Y 2 O 3 ) and fluorine (F) in powder form. In the present invention, the fluorine-containing gas refers to a gas containing fluorine. Accordingly, the fluorine-containing gas may contain components other than fluorine. Yttria (Y 2 O 3 ) may be injected in the form of powder, and the fluorine-containing gas may be excited into plasma after being injected. Hereinafter, yttria in powder form is referred to as yttria powder.

분사부(300)는 예를 들어 용량 결합 플라즈마(CCP; Capacitively Coupled Plasma) 방식, 유도 결합 플라즈마(ICP; Inductively Coupled Plasma) 방식 또는 마이크로웨이브 플라즈마(Microwave Plasma) 방식으로 플라즈마를 발생시킬 수 있다. 도 1은 유도 결합 플라즈마 방식으로 플라즈마를 발생시키는 샤워헤드가 분사부(300)의 역할을 수행하는 것으로 도시하고 있는데, 이하 이를 위주로 설명하기로 한다.The injector 300 may generate plasma by, for example, a capacitively coupled plasma (CCP) method, an inductively coupled plasma (ICP) method, or a microwave plasma method. 1 shows that the showerhead generating plasma in an inductively coupled plasma method performs the role of the spraying unit 300 , which will be mainly described below.

분사부(300)는 코팅 처리 공간(101)의 상부에 배치될 수 있다. 이에, 분사부(300)에서 분사된 코팅 재료는 하측 방향으로 분사될 수 있다.The spray unit 300 may be disposed on the coating processing space 101 . Accordingly, the coating material sprayed from the spraying unit 300 may be sprayed in a downward direction.

이트리아 파우더 및 플루오르 함유 가스는 재료 유입구(110)를 통하여 코팅 처리 공간(101)으로 유입될 수 있다. 재료 유입구(110)에는 제1 유입 라인(111) 및 제2 유입 라인(112)이 연결될 수 있다. 이트리아 파우더는 제1 유입 라인(111)을 통해 이동하여 코팅 처리 공간(101)으로 유입되고, 플루오르 함유 가스는 제2 유입 라인(112)을 통해 이동하여 코팅 처리 공간(101)으로 유입될 수 있다.Yttria powder and fluorine-containing gas may be introduced into the coating processing space 101 through the material inlet 110 . A first inlet line 111 and a second inlet line 112 may be connected to the material inlet 110 . Yttria powder moves through the first inlet line 111 and flows into the coating processing space 101 , and the fluorine-containing gas moves through the second inlet line 112 to be introduced into the coating processing space 101 . have.

이트리아 파우더와 플루오르 함유 가스가 상호간에 반응하여 반도체 공정 부품(C)에 증착될 수 있다. 플루오르 함유 가스는 플라즈마로 여기된 이후에 이트리아 파우더와 반응할 수 있다. 이트리아 파우더는 플라즈마에 의해 가열되어 반도체 공정 부품(C)에 코팅층을 형성할 수 있다. 코팅층은 이트륨옥시불소(YOF) 코팅층 또는 불화이트륨(YF3) 코팅층일 수 있다.The yttria powder and the fluorine-containing gas may react with each other to be deposited on the semiconductor process component (C). The fluorine-containing gas may react with the yttria powder after being excited into the plasma. The yttria powder may be heated by plasma to form a coating layer on the semiconductor process component (C). The coating layer may be a yttrium oxyfluorine (YOF) coating layer or a yttrium fluoride (YF 3 ) coating layer.

본 발명에서 반도체 공정 부품(C)은 웨이퍼와 같은 기판의 처리 공간을 제공하는 공정 챔버(미도시), 처리 공간의 하부에 배치되어 기판을 지지하는 기판 지지부(미도시), 및 처리 공간의 내부에 배치되어 기판에 대한 공정에 이용할 플라즈마를 발생시키는 플라즈마 발생부(미도시) 중 적어도 하나를 포함할 수 있다. 공정 챔버에서 플라즈마를 이용한 공정이 수행되면서 반도체 공정 부품(C)에 플라즈마가 침투할 수 있다. 예를 들어, 플라즈마는 수소 플라즈마일 수 있다.In the present invention, the semiconductor process component (C) includes a process chamber (not shown) providing a processing space for a substrate such as a wafer, a substrate support part (not shown) disposed below the processing space to support the substrate, and the interior of the processing space It may include at least one of a plasma generator (not shown) disposed on the substrate to generate plasma to be used in a process for the substrate. While the process using plasma is performed in the process chamber, the plasma may penetrate into the semiconductor process component (C). For example, the plasma may be a hydrogen plasma.

반도체 공정 부품(C)에 플라즈마가 침투한 경우 반도체 공정 부품(C)에 결함이 발생될 수 있다. 이에, 본 발명의 실시예예 따른 반도체 공정 부품(C)의 표면에는 플라즈마의 침투를 방지하기 위한 코팅층이 형성될 수 있다. 코팅층이 형성됨에 따라 플라즈마에 의한 반도체 공정 부품(C)의 손상이 방지될 수 있다.When plasma penetrates into the semiconductor process component C, a defect may occur in the semiconductor process component C. Accordingly, a coating layer for preventing plasma penetration may be formed on the surface of the semiconductor process component (C) according to the embodiment of the present invention. As the coating layer is formed, damage to the semiconductor process component C by plasma may be prevented.

분사부(300)는 전극 플레이트(310), 분사 플레이트(320) 및 환형 유전 플레이트(330)를 포함하여 구성된다. 전극 플레이트(310)는 RF 전력을 입력 받을 수 있다. RF 전력은 전력 공급부(500)에 의하여 제공될 수 있다. 전극 플레이트(310)는 일측 넓은 면이 코팅 공정 챔버(100)의 내부 상측면에 밀착하도록 배치될 수 있다.The spray unit 300 includes an electrode plate 310 , a spray plate 320 , and an annular dielectric plate 330 . The electrode plate 310 may receive RF power. RF power may be provided by the power supply 500 . The electrode plate 310 may be disposed such that one wide surface of the electrode plate 310 is in close contact with the inner upper surface of the coating process chamber 100 .

분사 플레이트(320)는 전극 플레이트(310)의 하측에 배치되어 이트리아 파우더 및 플루오르 함유 가스를 분사하는 역할을 수행한다. 이를 위하여, 분사 플레이트(320)는 이트리아 파우더 및 플루오르 함유 가스를 분사하는 분사홀(SH)을 구비할 수 있다. 이트리아 파우더 및 플루오르 함유 가스는 분사홀(SH)을 관통하여 코팅 처리 공간(101)으로 유입될 수 있다.The spray plate 320 is disposed below the electrode plate 310 to spray the yttria powder and fluorine-containing gas. To this end, the injection plate 320 may include an injection hole SH for injecting the yttria powder and the fluorine-containing gas. Yttria powder and fluorine-containing gas may be introduced into the coating processing space 101 through the injection hole SH.

환형 유전 플레이트(330)는 전극 플레이트(310)와 분사 플레이트(320)를 전기적으로 분리하는 역할을 수행한다. 이를 위하여, 환형 유전 플레이트(330)는 유전 재질로 구성되어 전극 플레이트(310)와 분사 플레이트(320)의 사이에 구비될 수 있다. 환형 유전 플레이트(330)는 전극 플레이트(310) 및 분사 플레이트(320)의 사이의 가장자리에 환형으로 배치될 수 있다. 또한, 전극 플레이트(310)와 분사 플레이트(320)는 가장자리를 제외한 나머지 부분은 일정 거리만큼 이격될 수 있다. 이에, 전극 플레이트(310)와 분사 플레이트(320)의 사이에 일정 공간이 형성될 수 있다. 이하, 전극 플레이트(310)와 분사 플레이트(320)의 사이에 형성된 공간을 재료 확산 공간(102)이라 한다.The annular dielectric plate 330 serves to electrically separate the electrode plate 310 and the spray plate 320 . To this end, the annular dielectric plate 330 may be formed of a dielectric material and provided between the electrode plate 310 and the spray plate 320 . The annular dielectric plate 330 may be disposed in an annular shape at an edge between the electrode plate 310 and the injection plate 320 . Also, the electrode plate 310 and the injection plate 320 may be spaced apart from each other by a predetermined distance except for the edges. Accordingly, a certain space may be formed between the electrode plate 310 and the injection plate 320 . Hereinafter, a space formed between the electrode plate 310 and the spray plate 320 is referred to as a material diffusion space 102 .

재료 확산 공간(102)은 분사홀(SH)에 연통될 수 있다. 재료 확산 공간(102)으로 유입된 코팅 재료는 확산된 이후에 분사홀(SH)을 통해 분사될 수 있다. 이에, 코팅 처리 공간(101) 전역에 코팅 재료가 분사될 수 있게 된다.The material diffusion space 102 may communicate with the injection hole SH. The coating material introduced into the material diffusion space 102 may be sprayed through the spray hole SH after being diffused. Accordingly, the coating material may be sprayed throughout the coating processing space 101 .

플루오르 함유 가스가 분사된 이후에 전극 플레이트(310)로 RF 전력이 입력될 수 있다. RF 전력이 입력됨에 따라 플루오르 함유 가스는 플라즈마로 여기될 수 있다.After the fluorine-containing gas is injected, RF power may be input to the electrode plate 310 . As RF power is input, the fluorine-containing gas may be excited into a plasma.

히터(600)는 분사 플레이트(320)를 가열하는 역할을 수행한다. 분사 플레이트(320)로 주입된 코팅 재료는 가열된 이후에 분사홀(SH)을 통해 분사될 수 있다. 코팅 재료가 가열됨에 따라 이트리아 파우더와 플라즈마 간의 반응이 보다 활발하게 수행될 수 있다.The heater 600 serves to heat the spray plate 320 . The coating material injected into the spray plate 320 may be sprayed through the spray hole SH after being heated. As the coating material is heated, the reaction between the yttria powder and the plasma can be more actively performed.

재료 공급부(410, 420)는 코팅 재료를 공급하는 역할을 수행한다. 재료 공급부(410, 420)는 제1 재료 공급부(410) 및 제2 재료 공급부(420)를 포함할 수 있다. 제1 재료 공급부(410)는 이트리아 파우더(411)를 공급하고, 제2 재료 공급부(420)는 플루오르 함유 가스(421)를 공급할 수 있다. 이를 위하여, 제1 재료 공급부(410)는 이트리아 파우더(411)를 수용하고, 제2 재료 공급부(420)는 플루오르 함유 가스(421)를 수용할 수 있다.The material supply units 410 and 420 serve to supply the coating material. The material supply units 410 and 420 may include a first material supply unit 410 and a second material supply unit 420 . The first material supply unit 410 may supply the yttria powder 411 , and the second material supply unit 420 may supply the fluorine-containing gas 421 . To this end, the first material supply unit 410 may accommodate the yttria powder 411 , and the second material supply unit 420 may contain the fluorine-containing gas 421 .

제1 재료 공급부(410)와 재료 유입구(110)를 연결하는 제1 유입 라인(111)에는 제1 밸브(V1)가 구비되고, 이와 마찬가지로 제2 재료 공급부(420)와 재료 유입구(110)를 연결하는 제2 유입 라인(112)에는 제1 밸브(V2)가 구비될 수 있다.The first inlet line 111 connecting the first material supply unit 410 and the material inlet 110 is provided with a first valve V1, and similarly, the second material supply unit 420 and the material inlet 110 are connected to each other. A first valve V2 may be provided in the connecting second inlet line 112 .

반도체 공정 부품(C)에 대한 코팅 처리가 수행되는 경우 제1 밸브(V1) 및 제2 밸브(V2)가 제1 유입 라인(111) 및 제2 유입 라인(112)을 개방하여 이트리아 파우더(411) 및 플루오르 함유 가스(421)가 코팅 공정 챔버(100)의 코팅 처리 공간(101)으로 주입될 수 있다. 또한, 반도체 공정 부품(C)에 대한 코팅 처리가 완료된 경우 제1 밸브(V1) 및 제2 밸브(V2)가 제1 유입 라인(111) 및 제2 유입 라인(112)을 폐쇄하여 코팅 공정 챔버(100)의 내부로 이트리아 파우더(411) 및 플루오르 함유 가스(421)가 주입되는 것이 차단될 수 있다.When the coating treatment for the semiconductor process component (C) is performed, the first valve (V1) and the second valve (V2) open the first inlet line 111 and the second inlet line 112 to open the yttria powder ( 411 ) and a fluorine-containing gas 421 may be injected into the coating processing space 101 of the coating process chamber 100 . In addition, when the coating process for the semiconductor process component (C) is completed, the first valve (V1) and the second valve (V2) close the first inlet line 111 and the second inlet line 112 to the coating process chamber The injection of the yttria powder 411 and the fluorine-containing gas 421 into the 100 may be blocked.

제어 모듈은 분사부(300) 및 밸브(V1, V2)를 제어하는 역할을 수행한다. 제어 모듈의 제어에 의하여 분사부(300)는 코팅 재료를 분사할 수 있으며, 밸브(V1, V2)는 유입 라인(111, 112)을 통한 코팅 재료의 이동을 허용하거나 차단할 수 있다.The control module serves to control the injection unit 300 and the valves V1 and V2. The spraying unit 300 may spray the coating material under the control of the control module, and the valves V1 and V2 may allow or block the movement of the coating material through the inlet lines 111 and 112 .

또한, 본 발명의 실시예에 따른 제어 모듈은 이트륨옥시불소 코팅층의 성분 비율이 사전에 설정된 Y:O:F의 비율을 갖도록 하기 위하여 플루오르의 농도를 조절할 수 있다. 예를 들어, 제어 모듈은 이트륨(Y) 및 산소(O)에 대비한 플루오르(F)의 비율을 상승시키기 위하여 이트리아 파우더(411)의 양에 대한 플루오르 함유 가스(421)의 양를 상승시키고, 이트륨(Y) 및 산소(O)에 대비한 플루오르(F)의 비율을 감소시키기 위하여 이트리아 파우더(411)의 양에 대한 플루오르 함유 가스(421)의 양를 감소시킬 수 있다. 이트리아 파우더(411)의 양 및 플루오르 함유 가스(421)의 양 조절은 밸브(V1, V2)를 제어함으로써 수행될 수 있다.In addition, the control module according to an embodiment of the present invention may adjust the concentration of fluorine so that the component ratio of the yttrium oxyfluorine coating layer has a predetermined Y:O:F ratio. For example, the control module increases the amount of fluorine-containing gas 421 relative to the amount of yttria powder 411 to increase the ratio of fluorine (F) to yttrium (Y) and oxygen (O), In order to reduce the ratio of fluorine (F) to yttrium (Y) and oxygen (O), the amount of the fluorine-containing gas 421 relative to the amount of the yttria powder 411 may be reduced. Adjustment of the amount of the yttria powder 411 and the amount of the fluorine-containing gas 421 may be performed by controlling the valves V1 and V2.

Y:O:F의 비율이 조절됨에 따라 다양한 성능의 코팅층이 형성될 수 있게 된다.As the ratio of Y:O:F is adjusted, it is possible to form a coating layer having various performances.

도 2는 본 발명의 일 실시예에 따른 반도체 공정 부품을 코팅하는 방법을 나타낸 흐름도이고, 도 3은 도 2의 단계 중 이트리아 파우더가 분사되는 것을 나타낸 도면이고, 도 4는 도 2의 단계 중 플루오르 함유 가스가 분사되는 것을 나타낸 도면이며, 도 5는 도 2의 단계 중 반도체 공정 부품의 표면에 코팅층이 형성되는 것을 나타낸 도면이다.2 is a flowchart illustrating a method of coating a semiconductor process component according to an embodiment of the present invention, FIG. 3 is a view showing that yttria powder is sprayed during the step of FIG. 2, and FIG. 4 is a step of FIG. It is a view showing that fluorine-containing gas is sprayed, and FIG. 5 is a view showing that a coating layer is formed on the surface of a semiconductor process component during the step of FIG. 2 .

도 2를 참조하면, 반도체 공정 부품을 코팅하는 방법은 파우더 형태의 이트리아(Y2O3)가 분사되는 단계(S810), 플루오르 함유 가스(421)가 분사되는 단계(S820), 플루오르 함유 가스(421)가 플라즈마로 여기되는 단계(S830) 및 반도체 공정 부품(C)의 표면에 코팅층(CT)이 형성되는 단계(S840)를 포함한다.Referring to FIG. 2 , a method of coating a semiconductor process component includes a step of spraying yttria (Y 2 O 3 ) in powder form (S810), a step of spraying a fluorine-containing gas 421 (S820), and a fluorine-containing gas The step 421 is excited by plasma ( S830 ) and a coating layer CT is formed on the surface of the semiconductor process component C ( S840 ).

도 3을 참조하면, 반도체 공정 부품(C)으로 이트리아 파우더(411)가 분사될 수 있다(S810).Referring to FIG. 3 , the yttria powder 411 may be sprayed onto the semiconductor process component C ( S810 ).

분사부(300)는 제1 재료 공급부(410)로부터 공급된 이트리아 파우더(411)를 코팅 처리 공간(101)으로 분사할 수 있다. 분사 플레이트(320)에 형성된 복수의 분사홀(SH)을 통해 분사된 이트리아 파우더(411)는 반도체 공정 부품(C)의 상부면 전역에 걸쳐 분포될 수 있다.The injection unit 300 may inject the yttria powder 411 supplied from the first material supply unit 410 into the coating processing space 101 . The yttria powder 411 injected through the plurality of injection holes SH formed in the injection plate 320 may be distributed over the entire upper surface of the semiconductor process component C.

도 4를 참조하면, 이트리아 파우더(411)로 플루오르 함유 가스(421)가 분사될 수 있다(S820).Referring to FIG. 4 , a fluorine-containing gas 421 may be injected into the yttria powder 411 ( S820 ).

플루오르 함유 가스(421)가 분사된 이후에 분사부(300)로 RF 전력이 입력되어 플루오르 함유 가스(421)는 플라즈마로 여기될 수 있다(S830). 이트리아 파우더(411)는 분사된 플라즈마에 의해 가열될 수 있다.After the fluorine-containing gas 421 is injected, RF power is input to the injection unit 300 so that the fluorine-containing gas 421 may be excited into plasma (S830). The yttria powder 411 may be heated by the injected plasma.

도 5를 참조하면, 반도체 공정 부품(C)의 표면에 코팅층(CT)이 형성될 수 있다(S840).Referring to FIG. 5 , a coating layer CT may be formed on the surface of the semiconductor process component C ( S840 ).

이트리아 파우더(411)는 플라즈마에 의해 가열됨에 따라 반도체 공정 부품(C)의 표면에 코팅층(CT)을 형성할 수 있다. 코팅층(CT)은 이트륨옥시불소(YOF) 코팅층 또는 불화이트륨(YF3) 코팅층일 수 있다.The yttria powder 411 may form a coating layer CT on the surface of the semiconductor process component C as it is heated by plasma. The coating layer (CT) may be a yttrium oxyfluorine (YOF) coating layer or a yttrium fluoride (YF 3 ) coating layer.

코팅층(CT)이 이트륨옥시불소(YOF) 코팅층인 경우 이트륨옥시불소(YOF) 코팅층의 성분 비율이 사전에 설정된 Y:O:F의 비율을 갖도록 하기 위하여 플루오르의 농도가 조절될 수 있다.When the coating layer CT is a yttrium oxyfluorine (YOF) coating layer, the concentration of fluorine may be adjusted so that the component ratio of the yttrium oxyfluorine (YOF) coating layer has a predetermined Y:O:F ratio.

반도체 공정 부품(C)은 그 몸체에 코팅층(CT)이 형성될 수 있는 것으로서, 반도체 공정 부품(C)의 몸체는 예를 들어, 전술한 공정 챔버, 기판 지지부 및 플라즈마 발생부 중 적어도 하나를 포함한다. 코팅층(CT)에 의하여 플라즈마에 의한 몸체의 식각이 방지될 수 있다.The semiconductor process component (C) may have a coating layer (CT) formed on its body, and the body of the semiconductor process component (C) includes, for example, at least one of the above-described process chamber, substrate support and plasma generator. do. Etching of the body by plasma may be prevented by the coating layer CT.

이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described with reference to the above and the accompanying drawings, those of ordinary skill in the art to which the present invention pertains can practice the present invention in other specific forms without changing its technical spirit or essential features. You can understand that there is Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.

10: 반도체 공정 부품 코팅 장치 100: 코팅 공정 챔버
200: 부품 지지부 300: 분사부
410, 420: 재료 공급부10: semiconductor process component coating apparatus 100: coating process chamber
200: part support part 300: injection part
410, 420: material supply unit

Claims (8)

반도체 공정부품 코팅장치로서,
반도체 공정 부품의 코팅을 위한 코팅 처리 공간을 제공하는 코팅 공정챔버;
상기 코팅 공정 챔버에 구비되어 상기 반도체 공정 부품을 지지하는 부품 지지부;
상기 반도체 공정 부품으로 파우더 형태의 이트리아(Y2O3) 및 플루오르(F) 함유 가스를 분사하고, 상기 플루오르 함유 가스를 플라즈마로 여기시켜 상기 반도체 공정 부품의 표면에 이트륨옥시불소(YOF) 코팅층 또는 불화이트륨(YF3) 코팅층을 형성하는 분사부를 포함하되,
상기 분사부는,
RF 전력을 입력 받는 전극 플레이트와, 상기 전극 플레이트의 하측에 배치되어 이트리아 파우더 및 플루오르 함유 가스를 분사하는 분사 플레이트와, 상기 전극 플레이트와 상기 분사 플레이트를 전기적으로 분리하는 유전 플레이트를 포함하며,
상기 반도체 공정부품 코팅장치는,
상기 분사 플레이트를 가열하는 히터와,
상기 이트륨옥시불소 코팅층의 성분 비율이 사전에 설정된 Y:O:F의 비율을 갖도록 하기 위하여 플루오르의 농도를 조절하는 제어 모듈과,
기판의 처리 공간을 제공하는 공정 챔버와,
상기 처리 공간의 하부에 배치되어 상기 기판을 지지하는 기판 지지부와,
상기 처리 공간의 내부에 배치되어 상기 기판에 대한 공정에 이용할 플라즈마를 발생시키는 플라즈마 발생부를 더 포함하며,
상기 히터는 상기 분사 플레이트를 가열하는 역할을 수행하여, 상기 분사 플레이트로 주입된 코팅 재료는 가열된 이후에 분사홀을 통해 분사되도록 하는 것인, 반도체 공정부품 코팅장치.A semiconductor process component coating device comprising:
a coating process chamber providing a coating processing space for coating semiconductor process components;
a component support part provided in the coating process chamber to support the semiconductor process part;
A yttrium oxyfluoride (YOF) coating layer or yttrium fluoride coating layer or yttrium fluoride (YOF) coating layer or yttrium fluoride (YOF) is applied to the surface of the semiconductor process part by injecting powder-type yttria (Y2O3) and fluorine (F)-containing gas to the semiconductor process part, and excitation of the fluorine-containing gas with plasma (YF3) including a spraying unit forming a coating layer,
The spray unit,
An electrode plate receiving RF power, a spray plate disposed below the electrode plate for spraying yttria powder and fluorine-containing gas, and a dielectric plate electrically separating the electrode plate and the spray plate,
The semiconductor process component coating device,
a heater for heating the spray plate;
a control module for adjusting the concentration of fluorine so that the component ratio of the yttrium oxyfluorine coating layer has a preset Y:O:F ratio;
a process chamber providing a space for processing the substrate;
a substrate support portion disposed under the processing space to support the substrate;
Further comprising a plasma generator disposed inside the processing space to generate plasma to be used in the process of the substrate,
The heater serves to heat the spray plate, so that the coating material injected into the spray plate is heated and then sprayed through the spray hole. 반도체 공정부품 코팅장치의 분사부가 반도체 공정 부품으로 파우더 형태의 이트리아 및 플루오르 함유 가스를 분사하는 단계; 및
상기 분사부가 상기 플루오르 함유 가스를 플라즈마로 여기시켜 상기 반도체 공정 부품의 표면에 이트륨옥시불소(YOF) 코팅층 또는 불화이트륨(YF3) 코팅층이 형성되도록 하는 단계를 포함하되,
상기 분사부는,
RF 전력을 입력 받는 전극 플레이트와, 상기 전극 플레이트의 하측에 배치되어 이트리아 파우더 및 플루오르 함유 가스를 분사하는 분사 플레이트와, 상기 전극 플레이트와 상기 분사 플레이트를 전기적으로 분리하는 유전 플레이트를 포함하며,
상기 반도체 공정부품 코팅장치는,
상기 분사 플레이트를 가열하는 히터와,
상기 이트륨옥시불소 코팅층의 성분 비율이 사전에 설정된 Y:O:F의 비율을갖도록 하기 위하여 플루오르의 농도를 조절하는 제어 모듈과,
기판의 처리 공간을 제공하는 공정 챔버와,
상기 처리 공간의 하부에 배치되어 상기 기판을 지지하는 기판 지지부와,
상기 처리 공간의 내부에 배치되어 상기 기판에 대한 공정에 이용할 플라즈마를 발생시키는 플라즈마 발생부를 포함하며,
상기 히터는 상기 분사 플레이트를 가열하는 역할을 수행하여, 상기 분사 플레이트로 주입된 코팅 재료는 가열된 이후에 분사홀을 통해 분사되도록 하는 것인, 반도체 공정부품 코팅방법.The injection unit of the semiconductor processing component coating device spraying the powder-type yttria and fluorine-containing gas to the semiconductor processing component; and
Comprising the step of excitation of the fluorine-containing gas into plasma by the injection unit to form a yttrium oxyfluorine (YOF) coating layer or a yttrium fluoride (YF3) coating layer on the surface of the semiconductor process component,
The spray unit,
An electrode plate receiving RF power, a spray plate disposed below the electrode plate for spraying yttria powder and fluorine-containing gas, and a dielectric plate electrically separating the electrode plate and the spray plate,
The semiconductor process component coating device,
a heater for heating the spray plate;
a control module for adjusting the concentration of fluorine so that the component ratio of the yttrium oxyfluorine coating layer has a predetermined Y:O:F ratio;
a process chamber providing a space for processing the substrate;
a substrate support portion disposed under the processing space to support the substrate;
and a plasma generator disposed inside the processing space to generate plasma to be used in a process for the substrate,
The heater serves to heat the spray plate, so that the coating material injected into the spray plate is heated and then sprayed through the spray hole. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020190081828A 2019-07-08 2019-07-08 Semiconductor process component, apparatus and method for coating the same KR102277819B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190081828A KR102277819B1 (en) 2019-07-08 2019-07-08 Semiconductor process component, apparatus and method for coating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190081828A KR102277819B1 (en) 2019-07-08 2019-07-08 Semiconductor process component, apparatus and method for coating the same

Publications (2)

Publication Number Publication Date
KR20210006052A KR20210006052A (en) 2021-01-18
KR102277819B1 true KR102277819B1 (en) 2021-07-15

Family

ID=74236922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190081828A KR102277819B1 (en) 2019-07-08 2019-07-08 Semiconductor process component, apparatus and method for coating the same

Country Status (1)

Country Link
KR (1) KR102277819B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517083B1 (en) 2022-11-03 2023-04-03 주식회사 디에프텍 Coating surface treatment method to improve the elapsed time of semiconductor etch process equipment
KR102600456B1 (en) 2023-06-14 2023-11-10 주식회사 코닉스 Yttria alumina ceramic bonding type window for semiconductor etching process and manufacturing apparatus of the yttria alumina ceramic bonding type window for semiconductor etching process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293766B1 (en) 2011-02-11 2013-08-05 충남대학교산학협력단 Coating material for thermal spray and fabrication method and coating method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11572617B2 (en) * 2016-05-03 2023-02-07 Applied Materials, Inc. Protective metal oxy-fluoride coatings
KR20180101670A (en) * 2017-03-03 2018-09-13 세메스 주식회사 Aerosol deposition apparatus and aerosol deposition method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293766B1 (en) 2011-02-11 2013-08-05 충남대학교산학협력단 Coating material for thermal spray and fabrication method and coating method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517083B1 (en) 2022-11-03 2023-04-03 주식회사 디에프텍 Coating surface treatment method to improve the elapsed time of semiconductor etch process equipment
KR102600456B1 (en) 2023-06-14 2023-11-10 주식회사 코닉스 Yttria alumina ceramic bonding type window for semiconductor etching process and manufacturing apparatus of the yttria alumina ceramic bonding type window for semiconductor etching process

Also Published As

Publication number Publication date
KR20210006052A (en) 2021-01-18

Similar Documents

Publication Publication Date Title
US10867786B2 (en) Substrate processing method
KR102627544B1 (en) Low volume showerhead with faceplate holes for improved flow uniformity
JP7171165B2 (en) Showerhead curtain gas method and showerhead gas curtain system for membrane profile adjustment
US10147588B2 (en) System and method for increasing electron density levels in a plasma of a substrate processing system
KR101995449B1 (en) Substrate processing apparatus and substrate processing method
US20210140044A1 (en) Film forming method and film forming apparatus
US7510624B2 (en) Self-cooling gas delivery apparatus under high vacuum for high density plasma applications
US11120989B2 (en) Systems and methods for UV-based suppression of plasma instability
KR102277819B1 (en) Semiconductor process component, apparatus and method for coating the same
JP7447093B2 (en) Atomic layer treatment process using metastable active radical species
US20170067156A1 (en) Plasma Excitation for Spatial Atomic Layer Deposition (ALD) Reactors
WO2015105622A1 (en) Carbon film stress relaxation
KR20180002104A (en) Wafer Processing Apparatus And Method of depositing Thin film Using The Same
KR20210024199A (en) Minimize carbon loss when depositing ALD SiO2 on hardmask films
WO2020112923A1 (en) Throughput improvement with interval conditioning purging
TW202025287A (en) Target object processing method and plasma processing apparatus
KR102262052B1 (en) Apparatus for processing substrate
KR102189671B1 (en) Apparatus for treating substrate and method for producing semiconductor process component
KR102172590B1 (en) Apparatus for treating substrate
US20210027995A1 (en) Focus ring and substrate treating apparatus comprising the same
KR102108261B1 (en) Apparatus for treating substrate
KR102344256B1 (en) Apparatus for treating substrate
US20230130652A1 (en) Substrate treating method and chamber cleaning method
US20230022720A1 (en) Apparatus for treating substrate
KR20220064945A (en) Apparatus for treating substrate

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right