KR102266326B1 - Display control method for high color depth in small driving voltage gap - Google Patents

Display control method for high color depth in small driving voltage gap Download PDF

Info

Publication number
KR102266326B1
KR102266326B1 KR1020200008648A KR20200008648A KR102266326B1 KR 102266326 B1 KR102266326 B1 KR 102266326B1 KR 1020200008648 A KR1020200008648 A KR 1020200008648A KR 20200008648 A KR20200008648 A KR 20200008648A KR 102266326 B1 KR102266326 B1 KR 102266326B1
Authority
KR
South Korea
Prior art keywords
voltage
pixel
driving
bits
input unit
Prior art date
Application number
KR1020200008648A
Other languages
Korean (ko)
Other versions
KR102266326B9 (en
Inventor
이재훈
장진웅
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to KR1020200008648A priority Critical patent/KR102266326B1/en
Priority to KR1020210061989A priority patent/KR20210095089A/en
Application granted granted Critical
Publication of KR102266326B1 publication Critical patent/KR102266326B1/en
Publication of KR102266326B9 publication Critical patent/KR102266326B9/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Abstract

The present specification is to provide a display device capable of realizing a high color depth in a narrow driving voltage range. According to the present specification, the display device may drive pixel data by dividing the pixel data into high-order bits and low-order bits. At this time, it is characterized in that the current (or voltage) corresponding to the low-order bit is increased, but the driving time is reduced.

Description

작은 구동 전압에서 높은 색심도 구현을 위한 디스플레이 제어 방법{DISPLAY CONTROL METHOD FOR HIGH COLOR DEPTH IN SMALL DRIVING VOLTAGE GAP}DISPLAY CONTROL METHOD FOR HIGH COLOR DEPTH IN SMALL DRIVING VOLTAGE GAP

본 발명은 디스플레이의 제어 방법에 관한 것이며, 보다 상세하게는 작은 구동 전압에서 높은 색 해상도 구현을 위한 디스플레이 제어 방법에 관한 것이다. The present invention relates to a method for controlling a display, and more particularly, to a method for controlling a display for realizing high color resolution at a small driving voltage.

도 1은 일반적인 디스플레이 장치의 구성을 개략적으로 도시한 블럭도이다.1 is a block diagram schematically illustrating the configuration of a general display device.

도 1을 참고하면, 디스플레이 장치(10)는 디스플레이 패널(11), 스캔구동회로(12), 데이터구동회로(13) 및 제어부(14)를 포함할 수 있다. 상기 디스플레이 패널(11)은 복수의 픽셀(pixel, PX)을 포함할 수 있다. 상기 복수의 픽셀(PX)들은 m X n(m, n은 자연수)개가 매트릭스(matrix) 형태로 배열될 수 있다.Referring to FIG. 1 , the display device 10 may include a display panel 11 , a scan driving circuit 12 , a data driving circuit 13 , and a controller 14 . The display panel 11 may include a plurality of pixels (PX). The plurality of pixels PX may be arranged in a matrix form m X n (m, n is a natural number).

각각의 픽셀(PX)은 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 일 예로, 하나의 픽셀(PX)은 적색(R), 녹색(G), 청색(B)으로 구성된 발광소자를 포함할 수 있다.Each pixel PX may include a plurality of light emitting devices. The light emitting device may be a light emitting diode (LED). For example, one pixel PX may include a light emitting device composed of red (R), green (G), and blue (B).

각각의 픽셀(PX)은 복수의 발광소자를 구동시키는 픽셀구동회로를 포함할 수 있다. 상기 픽셀구동회로는 상기 스캔구동회로(12) 및/또는 데이터구동회로(13)에서 출력된 제어 신호에 의해 발광소자의 턴온 또는 턴오프 동작을 구동시킬 수 있다. 디스플레이 패널(11)의 구동 방식이 Active matrix 방식인 경우, 상기 픽셀구동회로는 적어도 하나의 박막 트랜지스터 및 적어도 하나의 커패시터 등을 포함할 수 있다. 상기 캐패시터에는 발광소자의 구동과 관련된 전압이 저장되고, 상기 캐패시터에 저장된 전압이 방전을 통해 하나의 프레임동안 발광소자가 빛을 발산하도록 한다.Each pixel PX may include a pixel driving circuit for driving a plurality of light emitting devices. The pixel driving circuit may drive a turn-on or turn-off operation of the light emitting device according to a control signal output from the scan driving circuit 12 and/or the data driving circuit 13 . When the driving method of the display panel 11 is an active matrix method, the pixel driving circuit may include at least one thin film transistor and at least one capacitor. The capacitor stores a voltage related to driving the light emitting device, and the voltage stored in the capacitor causes the light emitting device to emit light during one frame through discharge.

도 2는 일반적인 픽셀구동회로의 예시도이다.2 is an exemplary diagram of a general pixel driving circuit.

도 2를 참조하면, 일반적인 픽셀구동회로는 MOSFET으로 구현된 2개의 스위칭 소자를 포함할 수 있다. 먼저 하나의 MOSFET의 게이트 단자에는 스캔 라인이 연결되고, 드레인 단자에는 데이터 라인이 연결될 수 있다. 따라서, 상기 게이트 단자에 VScan 전압이 인가될 때, 상기 MOSFET은 턴온(Turn on)되고, 이때 드레인 단자에 인가된 VData 전압이 캐패시터(Cx)에 충전될 수 있다. 이후, 상기 VScan 전압이 OV가 되면, 상기 캐패시터(Cx)에 충전된 전압에 의해 나머지 MOSFET이 턴온(Turn on)되어 발광소자(LED)가 구동될 수 있다.Referring to FIG. 2 , a typical pixel driving circuit may include two switching elements implemented as MOSFETs. First, a scan line may be connected to a gate terminal of one MOSFET and a data line may be connected to a drain terminal. Accordingly, when the V Scan voltage is applied to the gate terminal, the MOSFET is turned on, and at this time, the V Data voltage applied to the drain terminal may be charged in the capacitor C x . Thereafter, when the V Scan voltage becomes OV, the remaining MOSFET is turned on by the voltage charged in the capacitor C x to drive the light emitting device LED.

도 3은 디스플레이 장치에 포함된 픽셀에 데이터를 입력하기 위한 신호 타이밍 참고도이다.3 is a signal timing reference diagram for inputting data to a pixel included in a display device.

도 2를 참조하면, 상기 스캔구동회로(12)는 복수의 스캔 라인들(Scan①~Scanⓜ)에 순차적으로 신호를 출력한다. 이를 통해, 복수의 픽셀들 중 어느 하나의 스캔 라인에 연결된 픽셀들만이 구동될 수 있다. 예를 들어, 제1 스캔 구동 기간 동안 제1 스캔 라인(Scan①)에 연결된 픽셀들이 구동하고, 제2 스캔 구동 기간 동안 제2 스캔 라인(Scan②)에 연결된 픽셀들이 구동할 수 있다.Referring to FIG. 2 , the scan driving circuit 12 sequentially outputs signals to a plurality of scan lines Scan① to Scanⓜ. Through this, only pixels connected to any one scan line among the plurality of pixels may be driven. For example, pixels connected to the first scan line Scan① may be driven during the first scan driving period, and pixels connected to the second scan line Scan② may be driven during the second scan driving period.

하나의 픽셀에는 복수의 발광소자가 포함되어 있으므로, 각 발광소자의 동작과 관련된 캐패시터를 충전하는 시간이 서로 겹치지 않게 할당될 수 있다. 따라서, 상기 데이터구동회로(13)는 데이터 라인들을 통해서 각 픽셀에게 계조(gradation) 전압을 출력할 수 있다. 하나의 데이터 라인은 종 방향으로 다수의 픽셀들과 연결되어 있지만, 상기 하나의 스캔 구동 기간 동안 스캔구동회로(12)에 의해 선택된 스캔 라인과 연결된 픽셀만이 구동될 수 있다. 예를 들어, 상기 데이터구동회로(13)는 상기 제1 스캔 라인(Scan①)에 연결된 픽셀들의 구동 기간 동안 제1 데이터 라인(Data①)에 연결된 픽셀에게 계조(gradation) 전압을 출력할 수 있다. 보다 구체적으로, 각각의 발광소자에 포함된 캐패시터에 계조(gradation) 전압을 충전할 수 있다.Since one pixel includes a plurality of light emitting devices, a time for charging a capacitor related to an operation of each light emitting device may be allocated without overlapping with each other. Accordingly, the data driving circuit 13 may output a gradation voltage to each pixel through data lines. Although one data line is connected to a plurality of pixels in the longitudinal direction, only pixels connected to the scan line selected by the scan driving circuit 12 may be driven during the one scan driving period. For example, the data driving circuit 13 may output a gradation voltage to a pixel connected to the first data line Data 1 during a driving period of the pixels connected to the first scan line Scan 1 . More specifically, a gradation voltage may be charged to a capacitor included in each light emitting device.

상기 계조 전압의 크기에 따라 한 프레임 동안 발광소자에 흐르는 전류의 크기가 결정되며, 전류의 크기 및 시간에 따라 발광소자가 발산하는 빛의 양이 결정된다. 따라서, 발광소자의 구동 전압 범위 내에서 계조 전압의 크기가 나누어진 만큼 높은 색심도(color depth)가 구현된다. 픽셀의 데이터 크기는 8bits, 10bits, 16bits 등 다양하게 설정될 수 있다. 대표적인 8bits(2^8=256)의 경우, 256단계의 색상 구현이 가능하며, 구동 전압을 256 단계로 구분해야 한다.The magnitude of the current flowing through the light emitting device during one frame is determined according to the level of the grayscale voltage, and the amount of light emitted by the light emitting device is determined according to the magnitude and time of the current. Accordingly, a high color depth is realized as much as the size of the grayscale voltage is divided within the driving voltage range of the light emitting device. The pixel data size can be set in various ways, such as 8bits, 10bits, 16bits, etc. In the case of representative 8bits (2^8=256), 256 levels of color can be implemented, and the driving voltage must be divided into 256 levels.

하지만, 최근 마이크로 LED와 같이, 발광소자(LED)의 크기가 작아진 만큼 픽셀의 구동 전압의 크기가 함께 작아졌다. 작아진 구동 전압 범위에서 종래 디스플레이와 같은 색심도를 구현하기 위해서는 동일하게 작아진 구동 전압 범위에서 256 단계로 나누어야 하는 문제가 발생한다.However, as in recent micro LEDs, as the size of the light emitting device (LED) has decreased, the size of the driving voltage of the pixel has also decreased. In order to realize the same color depth as a conventional display in a reduced driving voltage range, there is a problem in that the driving voltage range is divided into 256 steps in the same reduced driving voltage range.

도 4는 서로 다른 구동 전압 범위 내 계조 전압의 간격을 비교하기 위한 참고도이다.4 is a reference diagram for comparing intervals of gray voltages within different driving voltage ranges.

도 4를 참조하면, (a)는 종래 디스플레이의 픽셀 구동 전압에 따라 휘도 단계이며, (b)는 작아진 구동 전압에 따른 휘도 단계이다. 도 4에 도시된 예시는 모두 픽셀 데이터의 크기가 8bits인 예시이다. 그리고 (b)에 도시된 구동 전압의 범위가 (a)에 도시된 구동 전압의 범위보다 절반인 경우를 가정하였다. 도 4에서 확인할 수 있듯이, 구동 전압 범위 내에서 동일하게 256개의 전압 크기로 나누었을 경우, 계조 전압의 차이는 보다 작아진다(dVa > dVb).Referring to FIG. 4 , (a) is a luminance level according to a pixel driving voltage of a conventional display, and (b) is a luminance level according to a reduced driving voltage. All of the examples shown in FIG. 4 are examples in which the size of pixel data is 8 bits. And it is assumed that the driving voltage range shown in (b) is half that of the driving voltage range shown in (a). As can be seen in FIG. 4 , when the voltages are equally divided into 256 voltages within the driving voltage range, the difference in grayscale voltages becomes smaller (dV a > dV b ).

즉, 작아진 구동 전압 범위에서 종래와 동일한 색심도를 구현하기 위해서는 보다 정밀한 전압 제어가 요구된다. 그러나 전압의 간격이 작아질 수록, 정밀 제어의 난이도가 증가하는 문제가 발생하는 것은 당연하며, 정밀하지 못한 전압 제어로 인해 색심도와 관련된 디스플레이의 품질이 저하될 수 있다. 따라서, 작은 구동 전압에서도 높은 색심도를 구현할 수 있는 전압 제어 방법이 필요하다. That is, in order to implement the same color depth as in the prior art in a reduced driving voltage range, more precise voltage control is required. However, as the voltage interval decreases, it is natural that the difficulty of precise control increases, and the quality of the display related to color depth may be deteriorated due to inaccurate voltage control. Accordingly, there is a need for a voltage control method capable of realizing a high color depth even at a small driving voltage.

대한민국 공개특허공보 제10-2017-0111788호Republic of Korea Patent Publication No. 10-2017-0111788

본 명세서는 좁은 구동 전압 구간에서 높은 색심도를 구현할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다.An object of the present specification is to provide a display device capable of realizing a high color depth in a narrow driving voltage range.

본 명세서는 상기 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The present specification is not limited to the above-mentioned problems, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상술한 과제를 해결하기 위한 본 명세서에 따른 디스플레이 장치는, 복수의 픽셀이 배열된 디스플레이 패널; 상기 디스플레이 패널 내 행 방향으로 배열된 픽셀들을 순차적으로 구동시키는 스캔구동회로; 및 각 픽셀의 구동과 관련된 픽셀 데이터 신호를 출력하는 데이터구동회로;를 포함하는 디스플레이 장치로서, 상기 데이터구동회로는, 상기 픽셀 데이터를 상위 비트와 하위 비트로 분할하는 픽셀 데이터 분할부; 상기 픽셀의 구동 전압 범위 내에서 상기 상위 비트에 대응하는 전압을 출력하는 제1 전압 입력부; 상기 픽셀의 구동 전압 범위 내에서 상기 하위 비트에 대응하는 전압을 출력하는 제2 전압 입력부; 상기 픽셀에 구동 전압을 출력하는 소스 앰프; 및 상기 제1 전압 입력부 또는 상기 제2 전압 입력부를 상기 소스 앰프와 연결시키는 스위칭부;를 포함할 수 있다.A display device according to the present specification for solving the above problems includes: a display panel in which a plurality of pixels are arranged; a scan driving circuit for sequentially driving pixels arranged in a row direction in the display panel; and a data driving circuit for outputting a pixel data signal related to driving of each pixel, wherein the data driving circuit comprises: a pixel data dividing unit dividing the pixel data into upper bits and lower bits; a first voltage input unit for outputting a voltage corresponding to the upper bit within the driving voltage range of the pixel; a second voltage input unit for outputting a voltage corresponding to the lower bit within the driving voltage range of the pixel; a source amplifier outputting a driving voltage to the pixel; and a switching unit connecting the first voltage input unit or the second voltage input unit to the source amplifier.

상기 픽셀 데이터 분할부가 N bits의 픽셀 데이터를 A bits의 상위 비트와 B bits의 하위 비트로 분할할 때, 상기 제1 전압 입력부는 상기 픽셀 데이터 분할부로부터 A bits 선택 신호를 받는 2A―to-1 디코더;를 포함하고, 상기 제2 전압 입력부는, 상기 픽셀 데이터 분할부로부터 A bits 선택 신호를 받는 (2N - 2A)―to-(2B - 1) 제1 디코더; 및 상기 픽셀 데이터 분할부로부터 B bits 선택 신호를 받는 2B-to-1 제2 디코더;를 포함할 수 있다.When the pixel data divider divides the pixel data of N bits into the upper bits of A bits and the lower bits of B bits, the first voltage input unit receives the A bits selection signal from the pixel data divider 2 A -to-1 a decoder; wherein the second voltage input unit comprises: a (2 N - 2 A )-to-(2 B - 1) first decoder receiving an A bits selection signal from the pixel data division unit; and a 2 B -to-1 second decoder receiving the B bits selection signal from the pixel data division unit.

이 경우, 상기 제2 디코더는 상기 제1 디코더에서 출력된 (2B - 1)과 0을 입력으로 가질 수 있다.In this case, the second decoder may have (2 B - 1) and 0 output from the first decoder as inputs.

본 명세서에 따른 디스플레이 장치는 상기 스위칭부 및 픽셀의 구동을 제어하는 제어부;를 더 포함할 수 있다. 이 경우, 상기 제어부는, 미리 설정된 제1 프로그래밍 시간 동안 상기 제1 전압 입력부에서 출력된 전압이 상기 소스 앰프에 입력되도록 연결하고, 미리 설정된 제1 픽셀 구동 시간 동안 픽셀을 구동시키고, 미리 설정된 제2 프로그래밍 시간 동안 상기 제2 전압 입력부에서 출력된 전압이 상기 소스 앰프에 입력되도록 연결하고, 미리 설정된 제2 픽셀 구동 시간 동안 픽셀을 구동시키도록 제어할 수 있다. 상기 제1 픽셀 구동 시간은 상기 제2 픽셀 구동시간 보다 클 수 있다.The display apparatus according to the present specification may further include a control unit for controlling driving of the switching unit and the pixel. In this case, the controller connects the voltage output from the first voltage input unit to be input to the source amplifier for a first preset programming time, drives the pixel for a preset first pixel driving time, and drives the pixel for a preset second The voltage output from the second voltage input unit may be connected to be input to the source amplifier during a programming time, and the pixel may be controlled to be driven during a preset second pixel driving time. The first pixel driving time may be greater than the second pixel driving time.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Other specific details of the invention are included in the detailed description and drawings.

본 명세서의 일 측면에 따르면, 좁은 구동 전압 구간에서도 높은 색심도를 구현할 수 있다.According to one aspect of the present specification, a high color depth can be implemented even in a narrow driving voltage section.

본 명세서의 다른 측면에 따르면, 저전류 조건에서도 휘도 불일치 문제를 극복할 수 있다.According to another aspect of the present specification, it is possible to overcome the luminance mismatch problem even under a low current condition.

본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.Effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the following description.

도 1은 일반적인 디스플레이 장치의 구성을 개략적으로 도시한 블럭도이다.
도 2는 일반적인 픽셀구동회로의 예시도이다.
도 3은 디스플레이 장치에 포함된 픽셀에 데이터를 입력하기 위한 신호 타이밍 참고도이다.
도 4는 서로 다른 구동 전압 범위 내 계조 전압의 간격을 비교하기 위한 참고도이다.
도 5 본 명세서에 따른 디스플레이 장치의 제어에 대한 개념도이다.
도 6은 본 명세서에 따른 데이터구동회로의 일부를 도시한 블럭도이다.
도 7은 본 명세서에 따른 픽셀의 신호 타이밍 참고도이다.
도 8은 종래 디스플레이 장치에서 계조 전압의 간격을 비교하기 위한 참고도이다.1 is a block diagram schematically illustrating the configuration of a general display device.
2 is an exemplary diagram of a general pixel driving circuit.
3 is a signal timing reference diagram for inputting data to a pixel included in a display device.
4 is a reference diagram for comparing intervals of gray voltages within different driving voltage ranges.
5 is a conceptual diagram for controlling a display device according to the present specification.
6 is a block diagram illustrating a part of a data driving circuit according to the present specification.
7 is a signal timing reference diagram of a pixel according to the present specification.
8 is a reference diagram for comparing intervals of gray voltages in a conventional display device.

본 명세서에 개시된 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서가 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하고, 본 명세서가 속하는 기술 분야의 통상의 기술자(이하 '당업자')에게 본 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 권리 범위는 청구항의 범주에 의해 정의될 뿐이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.Advantages and features of the invention disclosed herein, and methods of achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present specification is not limited to the embodiments disclosed below, but may be implemented in various different forms, and only the present embodiments allow the disclosure of the present specification to be complete, and those of ordinary skill in the art to which this specification belongs. It is provided to fully inform those skilled in the art (hereinafter 'those skilled in the art') the scope of the present specification, and the scope of the present specification is only defined by the scope of the claims. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 명세서에 따른 디스플레이 장치의 핵심 아이디어는 픽셀 데이터를 상위 비트와 하위 비트로 나누어서 구동하는 것이다. 이때, 하위 비트에 해당하는 전류(또는 전압)을 증가시키되, 구동 시간을 줄이는 것이 특징이다.The core idea of the display device according to the present specification is to divide pixel data into upper bits and lower bits and drive them. At this time, it is characterized in that the current (or voltage) corresponding to the lower bit is increased, but the driving time is reduced.

도 5 본 명세서에 따른 디스플레이 장치의 제어에 대한 개념도이다.5 is a conceptual diagram for controlling a display device according to the present specification.

도 5의 (a)는 종래 기술에 따른 제어 방법에 해당하고, 도 5의 (b)는 본 명세서에 따른 제어 방법에 해당한다. 픽셀 데이터가 8bits인 경우 256가지 색심도가 표현될 수 있다. 예를 들어, 픽셀 데이터가 '10101010'인 경우, 픽셀이 한 프레임동안 '170'에 해당하는 전력을 소모하여 빛을 발산하면 된다. 본 명세서에 따른 디스플레이 장치의 경우, 좁은 전압 구동 범위에서 256 단계를 구별하지 않고, 16단계만 구분한다. 그리고 상위 비트와 하위 비트의 전압 구동 구간을 동일하게 설정하되, 하위 비트에 해당하는 구동 시간을 줄여서 결과적으로 총 합이 상기 '170'에 해당하도록 하는 것이다. 도 6에서는 이해의 편의를 위해 하위 비트에 해당하는 구동 시간을 단순히 1/16로 줄인 것으로 설명하였으나, 상기 하위 비트에 해당하는 구동 시간은 실제 구동 전압의 크기 및 범위에 따라 설정될 수 있다.Figure 5 (a) corresponds to the control method according to the prior art, Figure 5 (b) corresponds to the control method according to the present specification. When pixel data is 8 bits, 256 color depths can be expressed. For example, when the pixel data is '10101010', the pixel may emit light by consuming power corresponding to '170' for one frame. In the case of the display device according to the present specification, 256 steps are not distinguished in a narrow voltage driving range, but only 16 steps are distinguished. In addition, the voltage driving period of the upper bit and the lower bit is set identically, but the driving time corresponding to the lower bit is reduced so that the total sum corresponds to '170'. In FIG. 6 , the driving time corresponding to the lower bit is simply reduced to 1/16 for convenience of understanding, but the driving time corresponding to the lower bit may be set according to the size and range of the actual driving voltage.

본 명세서에 따른 디스플레이 장치는 복수의 픽셀이 배열된 디스플레이 패널, 상기 디스플레이 패널 내 행 방향으로 배열된 픽셀들을 순차적으로 구동시키는 스캔구동회로 및 각 픽셀의 구동과 관련된 픽셀 데이터 신호를 출력하는 데이터구동회로를 포함할 수 있다. 상기 디스플레이 패널, 스캔구동회로 및 데이터구동회로의 기본적인 내용은 앞서 도 1 내지 도 3을 통해 설명하였으므로 반복적인 설명은 생략하도록 하겠다. 따라서, 본 명세서에서는 종래 디스플레이 장치와 다른 점을 중심으로 설명하도록 하겠다.A display device according to the present specification includes a display panel in which a plurality of pixels are arranged, a scan driving circuit sequentially driving pixels arranged in a row direction in the display panel, and a data driving circuit outputting a pixel data signal related to driving of each pixel. may include. Since the basic contents of the display panel, the scan driving circuit, and the data driving circuit have been described above with reference to FIGS. 1 to 3 , a repetitive description will be omitted. Therefore, in the present specification, a description will be focused on points different from the conventional display device.

도 6은 본 명세서에 따른 데이터구동회로의 일부를 도시한 블럭도이다.6 is a block diagram illustrating a part of a data driving circuit according to the present specification.

도 6을 참조하면, 본 명세서에 따른 데이터구동회로는 픽셀 데이터 분할부(100), 제1 전압 입력부(110), 제2 전압 입력부(120), 소스 앰프(130) 및 스위칭부(140)를 포함할 수 있다.Referring to FIG. 6 , the data driving circuit according to the present specification includes a pixel data division unit 100 , a first voltage input unit 110 , a second voltage input unit 120 , a source amplifier 130 , and a switching unit 140 . may include

상기 픽셀 데이터 분할부(100)는 상기 픽셀 데이터를 상위 비트와 하위 비트로 분할할 수 있다. 상기 픽셀 데이터 분할부(100)는 N bits의 픽셀 데이터를 A bits의 상위 비트와 B bits의 하위 비트로 분할할 수 있다. 상기 픽셀 데이터의 크기는 다양하게 설정될 수 있지만, 본 명세서에서는 8bits인 예시(N=8)를 기준으로 설명하겠다. 그리고, 상기 픽셀 데이터 분할부(100)는 상기 8bits 픽셀 데이터를 상위 4bits(A=4)와 하위 4bits(B=4)로 분할한 것으로 가정하겠다. 그러나 본 명세서에 따른 디스플레이 장치가 상기 예시에 제한되는 것은 아니다.The pixel data dividing unit 100 may divide the pixel data into high-order bits and low-order bits. The pixel data divider 100 may divide pixel data of N bits into upper bits of A bits and lower bits of B bits. The size of the pixel data may be set in various ways, but in this specification, an example of 8 bits (N=8) will be described as the basis. Also, it is assumed that the pixel data dividing unit 100 divides the 8-bit pixel data into upper 4 bits (A=4) and lower 4 bits (B=4). However, the display device according to the present specification is not limited to the above example.

상기 제1 전압 입력부(110)는 상기 픽셀의 구동 전압 범위 내에서 상기 상위 비트에 대응하는 전압을 출력할 수 있다. 상기 픽셀의 구동 전압 범위는 상위 비트의 크기(A)에 대응하여 2A개의 전압 크기로 나누어질 수 있다. 상기 상위 비트가 4bits인 경우, 상기 픽셀의 구동 전압은 16개 단계로 나누어질 수 있다. 따라서, 상기 제1 전압 입력부(110)는 16개의 입력, 1개의 출력 그리고 상기 픽셀 데이터 분할부(100)로부터 4 bits 선택 신호를 받는 디코더(16―to-1 DEC)를 포함할 수 있다.The first voltage input unit 110 may output a voltage corresponding to the upper bit within the driving voltage range of the pixel. The driving voltage range of the pixel may be divided into 2 A voltage magnitudes corresponding to the magnitude A of the upper bit. When the upper bit is 4 bits, the driving voltage of the pixel may be divided into 16 steps. Accordingly, the first voltage input unit 110 may include 16 inputs, one output, and a decoder 16-to-1 DEC that receives a 4-bit selection signal from the pixel data divider 100 .

상기 제2 전압 입력부(120)는 상기 픽셀의 구동 전압 범위 내에서 상기 하위 비트에 대응하는 전압을 출력할 수 있다. 상기 제2 전압 입력부(120)가 출력하는 전압의 범위 즉, 픽셀의 구동 전압 범위는 상기 제1 전압 입력부(110)가 출력하는 전압의 범위와 동일할 수 있다.The second voltage input unit 120 may output a voltage corresponding to the lower bit within the driving voltage range of the pixel. The voltage range output by the second voltage input unit 120 , that is, the driving voltage range of the pixel may be the same as the voltage range output by the first voltage input unit 110 .

상기 소스 앰프(130)는 상기 픽셀(PX)에 구동 전압을 출력할 수 있다. 상기 소스 앰프(130)는 종래 디스플레이 장치의 소스 앰프와 동일 또는 유사하므로, 상세한 설명은 생략하도록 하겠다.The source amplifier 130 may output a driving voltage to the pixel PX. Since the source amplifier 130 is the same as or similar to the source amplifier of a conventional display device, a detailed description thereof will be omitted.

상기 스위칭부(140)는 상기 제1 전압 입력부(110) 또는 상기 제2 전압 입력부(120)를 상기 소스 앰프(130)와 연결시킬 수 있다. 따라서, 상기 스위칭부(140)의 동작에 의해 상기 제1 전압 입력부(110)에서 출력된 전압이 상기 소스 앰프(130)에 입력될 수 있고, 또는 상기 제2 전압 입력부(120)에서 출력된 전압이 상기 소스 앰프(130)에 입력될 수 있다.The switching unit 140 may connect the first voltage input unit 110 or the second voltage input unit 120 to the source amplifier 130 . Accordingly, the voltage output from the first voltage input unit 110 may be input to the source amplifier 130 by the operation of the switching unit 140 , or the voltage output from the second voltage input unit 120 . This may be input to the source amplifier 130 .

이를 위해, 본 명세서에 따른 디스플레이 장치는 상기 스위칭부(140) 및 픽셀(PX)의 구동을 제어하는 제어부(미도시)를 더 포함할 수 있다.To this end, the display apparatus according to the present specification may further include a controller (not shown) for controlling the switching unit 140 and driving of the pixel PX.

도 7은 본 명세서에 따른 픽셀의 신호 타이밍 참고도이다.7 is a signal timing reference diagram of a pixel according to the present specification.

도 7을 참조하면, 2개의 프로그래밍 구간(PGM)과 2개의 픽셀 구동 구간(On duty)을 확인할 수 있다. 상기 제어부는, 미리 설정된 제1 프로그래밍 시간 동안(1st PGM) 상기 제1 전압 입력부(110)에서 출력된 전압이 상기 소스 앰프(130)에 입력되도록 연결하고, 미리 설정된 제1 픽셀 구동 시간 동안(1st On duty) 픽셀을 구동시키고, 미리 설정된 제2 프로그래밍 시간 동안(2nd PGM) 상기 제2 전압 입력부(120)에서 출력된 전압이 상기 소스 앰프(130)에 입력되도록 연결하고, 미리 설정된 제2 픽셀 구동 시간 동안(2nd On duty) 픽셀을 구동시키도록 제어할 수 있다. 이 때, 상기 제1 픽셀 구동 시간(1st On duty)이 상기 제2 픽셀 구동 시간(2nd On duty) 보다 큰 것이 특징이다.Referring to FIG. 7 , two programming periods (PGM) and two pixel driving periods (On duty) can be identified. The controller connects the voltage output from the first voltage input unit 110 to be input to the source amplifier 130 for a preset first programming time (1st PGM), and for a preset first pixel driving time (1st) on duty), connect the voltage output from the second voltage input unit 120 to be input to the source amplifier 130 for a second preset programming time (2nd PGM), and drive the preset second pixel It can be controlled to drive the pixel for a period of time (2nd On duty). In this case, the first pixel driving time (1st On duty) is greater than the second pixel driving time (2nd On duty).

상기 제어부는 상기 데이터구동회로의 일부로 구현되거나, 상기 데이터구동회로 외부에 별도로 구성될 수도 있다. 상기 제어부는 상기 데이터구동회로 및 상기 스캔구동회로를 제어하는 별도의 구성일 수도 있다. 상기 제어부는 상술한 제어 로직을 실행하기 위해 본 발명이 속한 기술분야에 알려진 프로세서, ASIC(application-specific integrated circuit), 다른 칩셋, 논리 회로, 레지스터, 통신 모뎀, 데이터 처리 장치 등을 포함할 수 있다. 또한, 상술한 제어 로직이 소프트웨어로 구현될 때, 상기 제어부는 프로그램 모듈의 집합으로 구현될 수 있다. 이 때, 프로그램 모듈은 상기 메모리에 저장되고, 프로세서에 의해 실행될 수 있다.The control unit may be implemented as a part of the data driving circuit, or may be separately configured outside the data driving circuit. The control unit may be a separate component for controlling the data driving circuit and the scan driving circuit. The control unit may include a processor, an application-specific integrated circuit (ASIC), another chipset, a logic circuit, a register, a communication modem, a data processing device, etc. known in the art to execute the above-described control logic. . In addition, when the above-described control logic is implemented in software, the control unit may be implemented as a set of program modules. In this case, the program module may be stored in the memory and executed by the processor.

본 명세서에 따르면, 상기 제2 전압 입력부(120)는 2개의 디코더(121, 122)를 포함할 수 있다. 제1 디코더(121)는 감마(gamma) 특성에 따른 전압 세트(set)를 선택하는 역할을 할 수 있다. 상기 제2 디코더(122)는 제1 디코더(121)에서 출력된 전압 세트 중 어느 하나의 전압이 출력시킬 수 있다. 따라서, 상기 제1 디코더(121)는 상기 픽셀 데이터 분할부(100)로부터 A bits 선택 신호를 받는 (2N - 2A)―to-(2B - 1) 디코더이고, 상기 제2 디코더(122)는 상기 픽셀 데이터 분할부(100)로부터 B bits 선택 신호를 받는 2B-to-1 디코더일 수 있다. 이때, 상기 제2 디코더(122)는 상기 제1 디코더에서 출력된 (2B - 1)과 0을 입력으로 가질 수 있다. 상기 8bits인 예시에 따르면, 상기 제1 디코더(121)는 240-to-15 디코더이고, 상기 제2 디코더(122)는 16-to-1 디코더일 수 있다.According to the present specification, the second voltage input unit 120 may include two decoders 121 and 122 . The first decoder 121 may serve to select a voltage set according to a gamma characteristic. The second decoder 122 may output any one of the voltage sets output from the first decoder 121 . Accordingly, the first decoder 121 is a (2 N - 2 A )-to-(2 B - 1) decoder that receives the A bits selection signal from the pixel data dividing unit 100, and the second decoder 122 ) may be a 2 B -to-1 decoder that receives a B bits selection signal from the pixel data dividing unit 100 . In this case, the second decoder 122 may have (2 B - 1) and 0 output from the first decoder as inputs. According to the 8-bit example, the first decoder 121 may be a 240-to-15 decoder, and the second decoder 122 may be a 16-to-1 decoder.

한편, 상기 제2 전압 입력부(120)는 제1 디코더(121) 및 제2 디코더(122)를 포함할 수 있다. 이 것은 제1 전압 입력부(110)가 하나의 디코더로 구성될 수 있는 것과 비교할 때, 제2 전압 입력부(120)와 차이점이다. 이러한 구성은 좁은 구동 전압 구간에서 종래 디스플레이 장치와 동일하게 색심도를 표현하기 위함이다. 이 부분에 대해서 도 8을 참조하여 자세한 설명하겠다.Meanwhile, the second voltage input unit 120 may include a first decoder 121 and a second decoder 122 . This is different from the second voltage input unit 120 when the first voltage input unit 110 may be configured as a single decoder. This configuration is to express the color depth in the same manner as in the conventional display device in a narrow driving voltage section. This part will be described in detail with reference to FIG. 8 .

도 8은 종래 디스플레이 장치에서 계조 전압의 간격을 비교하기 위한 참고도이다.8 is a reference diagram for comparing intervals of gray voltages in a conventional display device.

도 8을 참조하면, 디스플레이의 감마 곡선이 도시된 것을 확인할 수 있다. 잘 알려져 있듯이, 디스플레이의 감마 곡선은 1:1 정비례 관계가 아니다. 따라서, 휘도 16 (2진값: 0001 000 0 )과 휘도 17 (2진값: 0001 000 1 ) 사이의 계조 전압 차이(dV1)과 휘도 224(2진값: 1110 000 0 )과 휘도 225(2진값: 1110 000 1 ) 사이의 계조 전압 차이(dV2)는 서로 다르다. 따라서, 본 명세서에 따른 디스플레이 장치에 있어서, 단순히 상위 비트와 하위 비트의 계조 전압 간격을 동일하게 설정한 경우 감마가 상위 비트의 값에 따라 달라지는 문제가 발생할 수 있다. 즉, 하위 비트에서 1bit에 따른 전압의 크기는 상위 비트의 크기에 따라 다르게 설정해야 모든 계조 전압에서 휘도가 균일하게 변화할 수 있다.Referring to FIG. 8 , it can be seen that the gamma curve of the display is shown. As is well known, the gamma curve of a display is not directly proportional to 1:1. Therefore, the luminance 16 (binary value 0001 000 0) and the luminance 17 (binary value 0001 000 1) gradation voltage difference (dV 1) and luminance 224 (binary value: 1110 000 0) between the luminance of 225 (binary value: 1110 000 1 ), the gradation voltage difference (dV 2 ) is different from each other. Accordingly, in the display device according to the present specification, when the grayscale voltage interval between the upper bit and the lower bit is set to be the same, there may be a problem that the gamma varies depending on the value of the upper bit. That is, the level of voltage according to 1 bit in the lower bit must be set differently according to the size of the upper bit so that the luminance can be uniformly changed in all gray voltages.

이를 위해, 본 명세서에 따른 디스플레이 장치의 제1 디코더(121)는 상위 비트에 따라 하위 비트에서 선택가능한 전압 값에 대한 세트(set)를 출력할 수 있다. 도 6에 도시된 예시의 경우, 하위 비트에서 '0'을 제외한 15개의 전압값 1개 세트(set)를 구성할 수 있고, 상위 비트가 4bits 이므로, 240(=15 x 16)개의 전압이 제1 디코더(121)에 입력될 수 있다.To this end, the first decoder 121 of the display device according to the present specification may output a set of voltage values selectable from the lower bit according to the higher bit. In the case of the example shown in Fig. 6, one set of 15 voltage values excluding '0' in the lower bit can be configured, and since the upper bit is 4 bits, 240 (=15 x 16) voltages are the first 1 may be input to the decoder 121 .

이상, 첨부된 도면을 참조로 하여 본 명세서의 실시예를 설명하였지만, 본 명세서가 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다.In the above, the embodiments of the present specification have been described with reference to the accompanying drawings, but those skilled in the art to which this specification belongs can realize that the present invention may be embodied in other specific forms without changing the technical spirit or essential features thereof. you will be able to understand Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 명세서의 권리 범위를 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.The terminology used herein is for the purpose of describing the embodiments and is not intended to limit the scope of the present specification. As used herein, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, “comprises” and/or “comprising” does not exclude the presence or addition of one or more other components in addition to the stated components. Like reference numerals refer to like elements throughout, and "and/or" includes each and every combination of one or more of the recited elements. Although "first", "second", etc. are used to describe various elements, these elements are not limited by these terms, of course. These terms are only used to distinguish one component from another. Accordingly, it goes without saying that the first component mentioned below may be the second component within the spirit of the present invention.

100 : 픽셀 데이터 분할부
110 : 제1 전압 입력부 120 : 제2 전압 입력부
121 : 제1 디코더 122 : 제2 디코더
130 : 소스 앰프 140 : 스위칭부100: pixel data division unit
110: first voltage input unit 120: second voltage input unit
121: first decoder 122: second decoder
130: source amplifier 140: switching unit

Claims (5)

캐패시터에 충전된 전압에 의해 턴온되는 복수의 픽셀이 배열된 디스플레이 패널;
상기 디스플레이 패널 내 행 방향으로 배열된 픽셀들을 순차적으로 구동시키는 스캔구동회로; 및
각 픽셀의 구동과 관련된 픽셀 데이터 신호를 출력하는 데이터구동회로;를 포함하는 디스플레이 장치에 있어서,
상기 데이터구동회로는,
상기 픽셀 데이터를 상위 비트와 하위 비트로 분할하는 픽셀 데이터 분할부;
미리 설정된 제1 프로그래밍 시간 동안 상기 픽셀의 구동 전압 범위 내에서 상기 상위 비트에 대응하는 전압을 출력하는 제1 전압 입력부;
상기 제1 프로그래밍 시간과 다른 제2 프로그래밍 시간 동안 상기 제1 전압 입력부가 출력할 수 있는 동일한 전압 범위 내에서 상기 하위 비트에 대응하는 전압을 출력하는 제2 전압 입력부;
상기 픽셀에 구동 전압을 출력하는 소스 앰프; 및
상기 제1 전압 입력부 또는 상기 제2 전압 입력부를 상기 소스 앰프와 연결시키는 스위칭부;를 포함하고,
상기 픽셀 데이터 분할부는 N bits의 픽셀 데이터를 A bits의 상위 비트와 B bits의 하위 비트로 분할할 때,
상기 제1 전압 입력부는 상기 픽셀 데이터 분할부로부터 A bits 선택 신호를 받아 2A―to-1 디코더;를 포함하고,
상기 제2 전압 입력부는,
상기 픽셀 데이터 분할부로부터 A bits 선택 신호를 받아 상위 비트에 따라 하위 비트에서 선택가능한 전압 값에 대한 세트를 출력하는 (2N - 2A)-to-(2B - 1) 제1 디코더; 및
상기 제1 디코더에서 출력된 (2B - 1)과 0을 입력으로 가지며, 상기 픽셀 데이터 분할부로부터 B bits 선택 신호를 받는 2B-to-1 제2 디코더;를 포함하는 디스플레이 장치.a display panel in which a plurality of pixels turned on by a voltage charged in a capacitor are arranged;
a scan driving circuit for sequentially driving pixels arranged in a row direction in the display panel; and
A display device comprising: a data driving circuit for outputting a pixel data signal related to driving of each pixel,
The data driving circuit is
a pixel data dividing unit dividing the pixel data into upper bits and lower bits;
a first voltage input unit configured to output a voltage corresponding to the upper bit within a driving voltage range of the pixel during a preset first programming time;
a second voltage input unit for outputting a voltage corresponding to the lower bit within the same voltage range that the first voltage input unit can output during a second programming time different from the first programming time;
a source amplifier outputting a driving voltage to the pixel; and
a switching unit connecting the first voltage input unit or the second voltage input unit to the source amplifier;
When the pixel data divider divides the pixel data of N bits into upper bits of A bits and lower bits of B bits,
The first voltage input unit receives the A bits selection signal from the pixel data division unit and includes a 2 A -to-1 decoder;
The second voltage input unit,
a (2 N - 2 A )-to-(2 B - 1) first decoder that receives the A bits selection signal from the pixel data division unit and outputs a set of voltage values selectable in the lower bits according to the upper bits; and
The output from the first decoder having a (2 1 B) and 0 as an input, the pixel data minutes -to-1 2 B a second decoder that receives the B bits the selection signal from the division; display device comprising a. 삭제delete 삭제delete 청구항 1에 있어서,
상기 스위칭부 및 픽셀의 구동을 제어하는 제어부;를 더 포함하고,
상기 제어부는,
미리 설정된 제1 프로그래밍 시간 동안 상기 제1 전압 입력부에서 출력된 전압이 상기 소스 앰프에 입력되도록 연결하고, 미리 설정된 제1 픽셀 구동 시간 동안 픽셀을 구동시키고, 상기 제1 프로그래밍 시간과 다른 제2 프로그래밍 시간 동안 상기 제2 전압 입력부에서 출력된 전압이 상기 소스 앰프에 입력되도록 연결하고, 상기 제1 프로그래밍 시간과 다른 제2 픽셀 구동 시간 동안 픽셀을 구동시키도록 제어하는 디스플레이 장치.The method according to claim 1,
Further comprising; a control unit for controlling driving of the switching unit and the pixel;
The control unit is
Connecting the voltage output from the first voltage input unit to be input to the source amplifier for a first preset programming time, driving the pixel for a preset first pixel driving time, and a second programming time different from the first programming time a display device configured to connect the voltage output from the second voltage input unit to be input to the source amplifier during operation, and control the pixels to be driven during a second pixel driving time different from the first programming time. 청구항 4에 있어서,
상기 제1 픽셀 구동 시간은 상기 제2 픽셀 구동시간 보다 큰 것을 특징으로 하는 디스플레이 장치.5. The method according to claim 4,
The first pixel driving time is greater than the second pixel driving time.
KR1020200008648A 2020-01-22 2020-01-22 Display control method for high color depth in small driving voltage gap KR102266326B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200008648A KR102266326B1 (en) 2020-01-22 2020-01-22 Display control method for high color depth in small driving voltage gap
KR1020210061989A KR20210095089A (en) 2020-01-22 2021-05-13 Display control method for high color depth in small driving voltage gap

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200008648A KR102266326B1 (en) 2020-01-22 2020-01-22 Display control method for high color depth in small driving voltage gap

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210061989A Division KR20210095089A (en) 2020-01-22 2021-05-13 Display control method for high color depth in small driving voltage gap

Publications (2)

Publication Number Publication Date
KR102266326B1 true KR102266326B1 (en) 2021-06-18
KR102266326B9 KR102266326B9 (en) 2022-03-15

Family

ID=76623231

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200008648A KR102266326B1 (en) 2020-01-22 2020-01-22 Display control method for high color depth in small driving voltage gap
KR1020210061989A KR20210095089A (en) 2020-01-22 2021-05-13 Display control method for high color depth in small driving voltage gap

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210061989A KR20210095089A (en) 2020-01-22 2021-05-13 Display control method for high color depth in small driving voltage gap

Country Status (1)

Country Link
KR (2) KR102266326B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044566A (en) * 2001-11-30 2003-06-09 오리온전기 주식회사 Circuit for driving active matrix organic electroluminescent device
KR20030089404A (en) * 2002-05-17 2003-11-21 가부시키가이샤 히타치세이사쿠쇼 Image display
KR20150004554A (en) * 2013-07-03 2015-01-13 삼성디스플레이 주식회사 Pixel and organic light emitting display device using the same
KR20150078836A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Hybrid drive type organic light emitting display device
KR20170111788A (en) 2016-03-29 2017-10-12 삼성전자주식회사 Display driving circuit and display device comprising thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044566A (en) * 2001-11-30 2003-06-09 오리온전기 주식회사 Circuit for driving active matrix organic electroluminescent device
KR20030089404A (en) * 2002-05-17 2003-11-21 가부시키가이샤 히타치세이사쿠쇼 Image display
KR20150004554A (en) * 2013-07-03 2015-01-13 삼성디스플레이 주식회사 Pixel and organic light emitting display device using the same
KR20150078836A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Hybrid drive type organic light emitting display device
KR20170111788A (en) 2016-03-29 2017-10-12 삼성전자주식회사 Display driving circuit and display device comprising thereof

Also Published As

Publication number Publication date
KR20210095089A (en) 2021-07-30
KR102266326B9 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
CN111477165A (en) Display device and driving method thereof
WO2018036085A1 (en) Oled pwm digital driving method and circuit
KR102655012B1 (en) Gate driving circuit, display panel, display device
KR20040015376A (en) Method and device for gamma correction
TWI619105B (en) Display driving device, display apparatus and display driving method
US11069276B2 (en) Display apparatus and method of driving display panel using the same
US11367382B2 (en) Display device driving method
US11587498B2 (en) Driving method and device for light-emitting element
KR20100054494A (en) Method of driving light-source, light-source apparatus for performing the method and display apparatus having the light-source apparatus
US11361709B2 (en) Display device
KR20220039794A (en) Display panel driving device, driving method and display device
US20220028328A1 (en) LED Driving Device and LED Driving Method
KR970030113A (en) Cell drive device of field emission indicator
KR20210103826A (en) Apparatus for generating gamma voltage and display device including the same
KR102266326B1 (en) Display control method for high color depth in small driving voltage gap
JP2021184054A (en) Display device and current-limiting method
KR102137637B1 (en) Pixel circuit and display apparatus for minimizing leakage current and control method thereof
KR100444260B1 (en) Image processing system of organic electro luminescence display with brightness control circuit
KR20120110257A (en) Apparatus and method for driving organic electro luminescence display panel
KR20050112769A (en) Driving method of electron emission device with decreased signal distortion and device implementing thereof
US10909932B2 (en) Display apparatus and method of driving display panel using the same
US11810522B2 (en) Pixel circuit driving method, pixel circuit therefor, and display module using the same
KR102408698B1 (en) Voltage Controller, Display Device and Method for driving thereof
KR20060079074A (en) Driving system of oled and method for driving oled
US11735128B2 (en) Driving method for display device

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
AMND Amendment
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]