KR102264235B1 - Module type controller and method of controlling the module type controller - Google Patents

Module type controller and method of controlling the module type controller Download PDF

Info

Publication number
KR102264235B1
KR102264235B1 KR1020150164959A KR20150164959A KR102264235B1 KR 102264235 B1 KR102264235 B1 KR 102264235B1 KR 1020150164959 A KR1020150164959 A KR 1020150164959A KR 20150164959 A KR20150164959 A KR 20150164959A KR 102264235 B1 KR102264235 B1 KR 102264235B1
Authority
KR
South Korea
Prior art keywords
sub
module
modules
address
control signal
Prior art date
Application number
KR1020150164959A
Other languages
Korean (ko)
Other versions
KR20170060474A (en
Inventor
김선환
전상현
안은혜
Original Assignee
주식회사 아이에스시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에스시 filed Critical 주식회사 아이에스시
Priority to KR1020150164959A priority Critical patent/KR102264235B1/en
Publication of KR20170060474A publication Critical patent/KR20170060474A/en
Application granted granted Critical
Publication of KR102264235B1 publication Critical patent/KR102264235B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41845—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by system universality, reconfigurability, modularity
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

모듈형 제어기는 호스트, 상기 호스트와 통신선을 통해 연결되는 마스터 모듈 및 상기 마스터 모듈에 상기 통신선 및 식별선을 통해 일렬로 연속적으로 연결되는 다수의 서브 모듈들로 이루어진다. 상기 호스트는 상기 통신선을 통해 상기 마스터 모듈에 상기 서브 모듈들을 제어하기 위한 제어 신호를 제공하는 제어 신호 생성부를 포함하고, 상기 마스터 모듈은 상기 식별선을 통해 상기 각 서브 모듈들로 순차적으로 식별 신호를 제공하는 식별 신호 생성부 및 상기 식별 신호에 따른 식별 핀의 출력값을 확인하여 각 서브 모듈들의 주소를 할당하는 주소 할당부를 포함하고, 상기 각 서브 모듈들은 상기 식별 신호에 따라 후속하는 서브 모듈의 연결 여부에 따라 로우 및 하이 중 어느 하나의 출력값을 나타내는 식별 핀 및 상기 주소 할당부로부터 할당되는 할당 주소를 저장하기 위한 주소 저장부를 포함한다. 따라서, 상기 제어 신호를 부하없이 각 서브 모듈들로 제공하여 상기 서브 모듈들을 정확하게 제어할 수 있다. The modular controller includes a host, a master module connected to the host through a communication line, and a plurality of sub-modules continuously connected to the master module in a line through the communication line and identification line. The host includes a control signal generator that provides a control signal for controlling the sub-modules to the master module through the communication line, and the master module sequentially sends an identification signal to each of the sub-modules through the identification line. an identification signal generator that provides an identification signal and an address allocation unit that checks the output value of the identification pin according to the identification signal to allocate addresses of each sub-module, wherein each sub-module is connected to a subsequent sub-module according to the identification signal and an address storage unit for storing an identification pin indicating any one of a low and a high output value according to , and an allocated address allocated from the address allocating unit. Accordingly, it is possible to accurately control the sub-modules by providing the control signal to each sub-module without a load.

Description

모듈형 제어기 및 상기 모듈형 제어기의 제어 방법{Module type controller and method of controlling the module type controller}Modular controller and control method of the modular controller {Module type controller and method of controlling the module type controller}

본 발명은 모듈형 제어기 및 상기 모듈형 제어기의 제어 방법에 관한 것으로, 보다 상세하게는 다수의 공정 장치들을 제어하기 위한 모듈형 제어기 및 상기 모듈형 제어기의 제어 방법에 관한 것이다.The present invention relates to a modular controller and a control method of the modular controller, and more particularly, to a modular controller for controlling a plurality of process devices and a control method of the modular controller.

일반적으로, 반도체 소자를 제조하기 위해서는 증착 공정, 식각 공정, 노광 공정, 현상 공정 등의 단위 공정들이 반복적으로 수행된다. 상기 단위 공정들은 각 공정 장치에서 수행된다. 각 공정 장치들은 제어 모듈을 통해 제어될 수 있다. 상기 제어 모듈들은 호스트와 통신선을 통해 개별적으로 연결되며, 상기 호스트에서 각 제어 모듈들로 상기 공정 장치들을 제어하기 위한 제어 신호가 제공된다.In general, unit processes such as a deposition process, an etching process, an exposure process, and a developing process are repeatedly performed to manufacture a semiconductor device. The unit processes are performed in each process device. Each process device can be controlled through a control module. The control modules are individually connected to the host through a communication line, and a control signal for controlling the process devices is provided from the host to each control module.

상기 호스트에 연결되는 제어 모듈들의 개수가 많은 경우, 상기 통신선을 통한 통신에 부하가 발생할 수 있다. 따라서, 상기 각 제어 모듈들에 상기 제어 신호가 정확하게 전달되지 않을 수 있다. When the number of control modules connected to the host is large, a load may occur in communication through the communication line. Accordingly, the control signal may not be accurately transmitted to each of the control modules.

또한, 상기 호스트와 상기 제어 모듈들이 직접 연결되므로, 상기 제어 모듈들은 구성이 동일하다. 그러므로, 상기 제어 모듈들의 구성을 다양하게 하기 어렵다. In addition, since the host and the control modules are directly connected, the control modules have the same configuration. Therefore, it is difficult to vary the configuration of the control modules.

본 발명은 통신 부하를 방지하고, 서브 모듈들의 구성을 다양하게 할 수 있는 모듈형 제어기를 제공한다. The present invention provides a modular controller capable of preventing a communication load and diversifying the configuration of sub-modules.

본 발명은 상기 모듈형 제어기의 제어 방법을 제공한다. The present invention provides a method for controlling the modular controller.

본 발명에 따른 모듈형 제어기는 호스트, 상기 호스트와 통신선을 통해 연결되는 마스터 모듈 및 상기 마스터 모듈에 상기 통신선 및 식별선을 통해 일렬로 연속적으로 연결되는 다수의 서브 모듈들로 이루어지며, 상기 호스트는 상기 통신선을 통해 상기 마스터 모듈에 상기 서브 모듈들을 제어하기 위한 제어 신호를 제공하는 제어 신호 생성부를 포함하고, 상기 마스터 모듈은 상기 식별선을 통해 상기 각 서브 모듈들로 순차적으로 식별 신호를 제공하는 식별 신호 생성부 및 상기 식별 신호에 따른 식별 핀의 출력값을 확인하여 각 서브 모듈들의 주소를 할당하는 주소 할당부를 포함하고, 상기 각 서브 모듈들은 상기 식별 신호에 따라 후속하는 서브 모듈의 연결 여부에 따라 로우 및 하이 중 어느 하나의 출력값을 나타내는 식별 핀 및 상기 주소 할당부로부터 할당되는 할당 주소를 저장하기 위한 주소 저장부를 포함할 수 있다. The modular controller according to the present invention consists of a host, a master module connected to the host through a communication line, and a plurality of sub-modules continuously connected to the master module in a row through the communication line and identification line, the host comprising: and a control signal generator for providing a control signal for controlling the sub-modules to the master module through the communication line, wherein the master module sequentially provides an identification signal to each of the sub-modules through the identification line. and an address allocator for allocating addresses of each sub-module by checking an output value of an identification pin according to a signal generator and the identification signal, wherein each sub-module is lowered depending on whether a subsequent sub-module is connected according to the identification signal. and an address storage unit configured to store an identification pin indicating any one output value of high and an allocated address allocated from the address allocation unit.

본 발명의 일 실시예들에 따르면, 상기 마스터 모듈은 상기 제어 신호 생성부의 제어 신호를 상기 서브 모듈들로 전달하는 제어 신호 전달부를 더 포함하고, 상기 각 서브 모듈들은 상기 제어 신호에 포함된 주소 정보와 상기 할당 주소가 동일한 경우 상기 제어 신호에 따라 제어를 수행하고, 상기 주소 정보와 상기 할당 주소가 다른 경우 상기 제어 신호를 상기 후속하는 서브 모듈로 전달하는 로직부를 더 포함할 수 있다. According to one embodiment of the present invention, the master module further includes a control signal transmitting unit for transmitting the control signal of the control signal generating unit to the sub-modules, each of the sub-modules is the address information included in the control signal and a logic unit configured to perform control according to the control signal when the assigned address is the same and transmit the control signal to the subsequent sub-module when the address information and the assigned address are different from each other.

본 발명의 일 실시예들에 따르면, 상기 식별 핀은 후속하는 서브 모듈의 연결된 경우 출력값이 로우이고, 후속하는 서브 모듈의 연결되지 않는 경우 출력값이 하이일 수 있다. According to embodiments of the present invention, the output value of the identification pin may be low when a subsequent sub-module is connected, and an output value of the identification pin may be high when a subsequent sub-module is not connected.

본 발명에 따른 모듈형 제어기의 제어 방법은 마스터 모듈에서 서로 일렬로 연결된 서브 모듈들로 식별 신호를 제공하는 단계와, 상기 식별 신호에 대한 출력값에 따라 각 서브 모듈들의 주소를 할당하는 단계와, 호스트에서 상기 마스터 모듈을 통해 상기 서브 모듈들에 상기 서브 모듈들을 제어하기 위한 제어 신호를 제공하는 단계 및 상기 서브 모듈들에 할당된 주소를 근거로 상기 제어 신호에 따라 상기 서브 모듈들에서 제어를 수행하는 단계를 포함할 수 있다. A control method of a modular controller according to the present invention includes the steps of: providing an identification signal from a master module to sub-modules connected in series with each other; allocating addresses of each sub-module according to an output value of the identification signal; providing a control signal for controlling the sub-modules to the sub-modules through the master module and performing control in the sub-modules according to the control signal based on the address assigned to the sub-modules may include steps.

본 발명의 일 실시예들에 따르면, 상기 식별 신호에 대한 출력값에 따라 각 서브 모듈의 주소를 할당하는 단계는, 상기 서브 모듈들 중 첫 번째 서브 모듈에서 상기 식별 신호에 따른 식별 핀의 출력값을 확인하는 단계와, 상기 출력값이 로우인 경우, 해당 서브 모듈에 주소를 할당하고 상기 식별 신호를 후속하는 서브 모듈로 전달하는 단계와, 상기 출력값이 하이일 때까지 나머지 서브 모듈에 대해 상기 출력값 확인 과정과 상기 주소 할당 및 상기 식별 신호를 후속 서브 모듈로 전달하는 과정을 반복하는 단계 및 상기 출력값이 하이인 경우, 해당 서브 모듈에 주소만 할당하는 단계를 포함할 수 있다. According to one embodiment of the present invention, the step of allocating the address of each sub-module according to the output value of the identification signal may include checking the output value of the identification pin according to the identification signal in the first sub-module among the sub-modules. when the output value is low, allocating an address to a corresponding sub-module and transmitting the identification signal to a subsequent sub-module; and checking the output value for the remaining sub-modules until the output value is high; The method may include repeating the process of allocating the address and transferring the identification signal to a subsequent sub-module, and allocating only an address to the corresponding sub-module when the output value is high.

본 발명의 일 실시예들에 따르면, 상기 제어 신호에 따라 상기 서브 모듈들에서 제어를 수행하는 단계는, 상기 서브 모듈들 중 첫 번째 서브 모듈에서 상기 제어 신호에 포함된 주소 정보와 상기 할당 주소를 비교하는 단계와, 상기 주소 정보와 상기 할당 주소가 다른 경우 상기 제어 신호를 상기 후속하는 서브 모듈로 전달하는 단계와, 상기 주소 정보와 상기 할당 주소가 동일할 때까지 나머지 서브 모듈들에 대해 상기 주소 정보와 상기 할당 주소의 비교 및 상기 제어 신호를 상기 후속하는 서브 모듈로 전달하는 과정을 반복하는 단계 및 상기 주소 정보와 상기 할당 주소가 동일한 경우 해당 서브 모듈에서 상기 제어 신호에 따라 제어를 수행하는 단계를 포함할 수 있다. According to one embodiment of the present invention, the step of performing control in the sub-modules according to the control signal may include, in the first sub-module among the sub-modules, address information included in the control signal and the assigned address. Comparing the address information and transmitting the control signal to the subsequent sub-module when the assigned address is different from the address information; repeating the process of comparing information with the allocated address and transferring the control signal to the subsequent sub-module, and when the address information and the allocated address are the same, performing control in the corresponding sub-module according to the control signal may include.

본 발명에 따르면, 모듈형 제어기는 호스트와 마스터 모듈이 통신선으로 연결되며, 상기 마스터 모듈에 통신선을 통해 서브 모듈들이 일렬로 연결된다. 상기 호스트, 마스터 모듈 및 서브 모듈들이 하나씩 연결되므로, 상기 통신선을 통한 통신에 부하가 발생하는 것을 방지할 수 있다. According to the present invention, in the modular controller, a host and a master module are connected through a communication line, and sub-modules are connected to the master module in a line through a communication line. Since the host, master module, and sub-modules are connected one by one, it is possible to prevent a load from occurring in communication through the communication line.

또한, 상기 모듈형 제어기는 상기 마스터 모듈의 식별 신호에 대한 출력값에 따라 각 서브 모듈들의 주소를 할당할 수 있다. 상기 각 서브 모듈들은 상기 제어 신호에 포함된 주소 정보와 상기 할당 주소가 동일한 경우 상기 제어 신호에 따라 제어를 수행한다. 그러므로, 상기 서브 모듈들이 서로 다른 구성을 갖도록 할 수 있으며, 상기 서브 모듈들의 구성이 서로 다르더라도 상기 제어 신호를 이용하여 각 서브 모듈들을 용이하게 제어할 수 있다. In addition, the modular controller may allocate addresses of each sub-module according to an output value of the identification signal of the master module. Each of the sub-modules performs control according to the control signal when the address information included in the control signal and the allocated address are the same. Therefore, the sub-modules can have different configurations, and even if the sub-modules have different configurations, each sub-module can be easily controlled using the control signal.

도 1은 본 발명의 일 실시예에 따른 모듈형 제어기를 설명하기 위한 블록도이다.
도 2는 도 1에 도시된 모듈형 제어기를 이용한 제어 방법을 설명하기 위한 흐름도이다.
도 3은 도 2에 도시된 각 서브 모듈들의 주소 할당 방법을 설명하기 위한 흐름도이다.
도 4는 도 2에 도시된 서브 모듈들에서 제어 수행 방법을 설명하기 위한 흐름도이다. 1 is a block diagram illustrating a modular controller according to an embodiment of the present invention.
FIG. 2 is a flowchart illustrating a control method using the modular controller shown in FIG. 1 .
FIG. 3 is a flowchart illustrating an address allocation method of each sub-module shown in FIG. 2 .
FIG. 4 is a flowchart for explaining a method of performing control in the sub-modules shown in FIG. 2 .

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 모듈형 제어기 및 상기 모듈형 제어기의 제어 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. Hereinafter, a modular controller and a control method of the modular controller according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. Since the present invention can have various changes and can have various forms, specific embodiments are illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention. In describing each figure, like reference numerals have been used for like elements. In the accompanying drawings, the dimensions of the structures are enlarged than the actual size for clarity of the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. Terms such as first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as “comprise” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It is to be understood that it does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

도 1은 본 발명의 일 실시예에 따른 모듈형 제어기를 설명하기 위한 블록도이다. 1 is a block diagram illustrating a modular controller according to an embodiment of the present invention.

도 1을 참조하면, 모듈형 제어기(100)는 호스트(110), 마스터 모듈(120) 및 다수의 서브 모듈(130)들을 포함한다. Referring to FIG. 1 , the modular controller 100 includes a host 110 , a master module 120 , and a plurality of sub-modules 130 .

호스트(110)는 통신선(102)을 통해 마스터 모듈(120)과 연결된다. 호스트(110)는 제어 신호 생성부(112)를 갖는다. 제어 신호 생성부(112)는 서브 모듈(130)들을 제어하기 위한 제어 신호를 제공한다. 상기 제어 신호에는 상기 제어 신호를 수행할 서브 모듈(130)의 주소 정보를 포함할 수 있다. 상기 제어 신호는 통신선(102)을 통해 마스터 모듈(120)로 전달되고, 마스터 모듈(120)에서 각 서브 모듈(130)로 전달된다. The host 110 is connected to the master module 120 through the communication line 102 . The host 110 has a control signal generator 112 . The control signal generator 112 provides a control signal for controlling the sub-modules 130 . The control signal may include address information of the sub-module 130 that will perform the control signal. The control signal is transmitted to the master module 120 through the communication line 102 , and is transmitted from the master module 120 to each sub-module 130 .

마스터 모듈(120)은 일렬로 배열된 서브 모듈(130)들과 신호선을 통해 서로 연결된다. 마스터 모듈(120)은 첫 번째 서브 모듈(130)과 상기 신호선을 통해 연결되며, 일렬로 배치된 서브 모듈(130)들은 서로 인접하는 서브 모듈(130)과 상기 신호선을 통해 연결된다. 상기 신호선은 통신선(102), 식별선(104) 및 전원선(106)을 포함한다. 통신선(102)을 상기 제어 신호를 전달하고, 식별선(104)은 후술하는 식별 신호를 전달하며, 전원선(106)은 마스터 모듈(120) 및 각 서브 모듈(130)에 전원을 공급한다. 상기 전원은 외부에서 마스터 모듈(120)로 공급된 후, 마스터 모듈(120)에서 각 서브 모듈(130)들로 순차적으로 공급될 수 있다. The master module 120 is connected to the sub-modules 130 arranged in a line through a signal line. The master module 120 is connected to the first sub-module 130 through the signal line, and the sub-modules 130 arranged in a line are connected to the sub-module 130 adjacent to each other through the signal line. The signal line includes a communication line 102 , an identification line 104 , and a power line 106 . The communication line 102 transmits the control signal, the identification line 104 transmits an identification signal to be described later, and the power line 106 supplies power to the master module 120 and each sub-module 130 . After the power is supplied from the outside to the master module 120 , the power may be sequentially supplied from the master module 120 to each sub-module 130 .

특히, 통신선(102)은 호스트(110), 마스터 모듈(120) 및 서브 모듈(130)들을 하나씩 서로 연결하므로, 상기 통신선(102)을 통한 통신에 부하가 발생하는 것을 방지할 수 있다. In particular, since the communication line 102 connects the host 110 , the master module 120 , and the sub-modules 130 to each other one by one, it is possible to prevent a load from occurring in communication through the communication line 102 .

마스터 모듈(120)은 식별 신호 생성부(122)를 포함한다. The master module 120 includes an identification signal generator 122 .

식별 신호 생성부(122)는 식별선(104)을 통해 각 서브 모듈(130)들로 순차적으로 식별 신호를 제공한다. 상기 식별 신호는 식별 신호 생성부(122)로부터 첫 번째 서브 모듈(130)을 지나 마지막 서브 모듈(130)까지 순차적으로 전달된다. The identification signal generator 122 sequentially provides an identification signal to each sub-module 130 through the identification line 104 . The identification signal is sequentially transmitted from the identification signal generator 122 through the first sub-module 130 to the last sub-module 130 .

각 서브 모듈(130)은 각각 식별 핀(132)을 갖는다. Each sub-module 130 has an identification pin 132, respectively.

해당 서브 모듈(130)에 후속하는 서브 모듈(130)이 연결되는 경우, 상기 해당 서브 모듈(130)의 식별 핀(132)은 상기 식별 신호에 따라 로우의 출력값을 나타낸다. 해당 서브 모듈(130)에 후속하는 서브 모듈(130)이 연결되지 않은 경우, 상기 해당 서브 모듈(130)의 식별 핀(132)은 상기 식별 신호에 따라 하이의 출력값을 나타낸다.When the sub-module 130 following the corresponding sub-module 130 is connected, the identification pin 132 of the corresponding sub-module 130 indicates a low output value according to the identification signal. When the sub-module 130 following the corresponding sub-module 130 is not connected, the identification pin 132 of the corresponding sub-module 130 indicates a high output value according to the identification signal.

또한, 마스터 모듈(120)도 식별 핀(미도시)을 포함할 수 있다. In addition, the master module 120 may also include an identification pin (not shown).

마스터 모듈(120)은 하나의 식별 핀을 가지며, 각 서브 모듈(130)은 두 개의 식별 핀(132)을 가질 수 있다. 각 서브 모듈(130)이 두 개의 식별 핀(132)을 가지므로, 두 개의 식별 핀(132)을 이용하여 각 서브 모듈(130)의 동적 주소를 할당받는 명령을 받을 수 있다. The master module 120 may have one identification pin, and each sub module 130 may have two identification pins 132 . Since each sub-module 130 has two identification pins 132 , a command for allocating a dynamic address of each sub-module 130 can be received using the two identification pins 132 .

마스터 모듈(120)은 주소 할당부(124)를 더 포함한다. The master module 120 further includes an address allocator 124 .

주소 할당부(124)는 상기 식별 신호에 따라 각 서브 모듈(130)에서 식별 핀(132)의 출력값을 확인하여 각 서브 모듈(130)들의 주소를 할당한다. The address allocator 124 assigns addresses of each sub-module 130 by checking the output value of the identification pin 132 in each sub-module 130 according to the identification signal.

구체적으로, 주소 할당부(124)에서 상기 식별 신호를 첫 번째 서브 모듈(130)로 전달하고, 상기 첫 번째 서브 모듈(130)에서 상기 식별 신호에 따른 식별 핀(132)의 출력값을 확인한다. 상기 출력값이 로우인 경우, 해당 서브 모듈(130)에 주소를 할당한다. 이후, 상기 식별 신호를 후속하는 서브 모듈(130)로 전달한다. Specifically, the address allocator 124 transmits the identification signal to the first sub-module 130 , and the first sub-module 130 checks the output value of the identification pin 132 according to the identification signal. When the output value is low, an address is allocated to the corresponding sub-module 130 . Thereafter, the identification signal is transmitted to a subsequent sub-module 130 .

나머지 서브 모듈(130)에 대해 상기 출력값이 하이일 때까지 상기 출력값 확인 및 상기 식별 신호를 후속 서브 모듈(130)로 전달하는 과정을 반복한다. For the remaining sub-modules 130 , the process of checking the output value and transmitting the identification signal to the subsequent sub-module 130 is repeated until the output value is high.

해당 서브 모듈(130)의 상기 출력값이 하이인 경우, 해당 서브 모듈(130)에 주소만 할당한다. When the output value of the corresponding sub-module 130 is high, only an address is allocated to the corresponding sub-module 130 .

따라서, 주소 할당부(124)는 각 서브 모듈(130)에 주소를 용이하게 할당할 수 있다. Accordingly, the address allocator 124 can easily allocate an address to each sub-module 130 .

또한, 각 서브 모듈(130)들은 주소 할당부(124)로부터 할당되는 할당 주소를 저장하기 위한 주소 저장부(134)를 가질 수 있다. In addition, each sub-module 130 may have an address storage unit 134 for storing an allocated address allocated from the address allocation unit 124 .

마스터 모듈(120)은 상기 제어 신호 생성부(112)의 제어 신호를 서브 모듈(130)들로 전달하는 제어 신호 전달부(126)를 더 포함한다. 상기 제어 신호는 첫 번째 서브 모듈(130)에서부터 마지막 서브 모듈(130)까지 순차적으로 전달될 수 있다. The master module 120 further includes a control signal transmitting unit 126 for transmitting the control signal of the control signal generating unit 112 to the sub-modules 130 . The control signal may be sequentially transmitted from the first sub-module 130 to the last sub-module 130 .

각 서브 모듈(130)은 로직부(136)를 포함한다.Each sub-module 130 includes a logic unit 136 .

로직부(136)는 상기 제어 신호에 포함된 주소 정보와 상기 할당 주소가 동일한 경우 상기 제어 신호에 따라 제어를 수행하고, 상기 주소 정보와 상기 할당 주소가 다른 경우 상기 제어 신호를 상기 후속하는 서브 모듈(130)로 전달한다. The logic unit 136 performs control according to the control signal when the address information included in the control signal and the allocated address are the same, and when the address information and the allocated address are different, the sub-module that follows the control signal forward to (130).

구체적으로, 첫 번째 서브 모듈(130)에서 상기 제어 신호에 포함된 주소 정보와 상기 할당 주소를 비교한다. 상기 주소 정보와 상기 할당 주소가 다른 경우, 상기 제어 신호를 상기 후속하는 서브 모듈(130)로 전달한다. Specifically, the first sub-module 130 compares the address information included in the control signal with the assigned address. When the address information and the allocated address are different, the control signal is transmitted to the subsequent sub-module 130 .

나머지 서브 모듈(130)들에 대해 상기 주소 정보와 상기 할당 주소가 동일할 때까지 상기 주소 정보와 상기 할당 주소의 비교 및 상기 제어 신호를 상기 후속하는 서브 모듈(130)로 전달하는 과정을 반복한다. For the remaining sub-modules 130, the process of comparing the address information and the assigned address and transferring the control signal to the subsequent sub-module 130 is repeated until the address information and the assigned address are the same. .

상기 주소 정보와 상기 할당 주소가 동일한 경우 해당 서브 모듈(130)에서 상기 제어 신호에 따라 제어를 수행한다. When the address information and the assigned address are the same, the corresponding sub-module 130 performs control according to the control signal.

각 서브 모듈(130)들은 상기 제어 신호에 포함된 주소 정보와 상기 할당 주소가 동일한 경우에만 상기 제어 신호에 따라 제어를 수행한다. 즉, 해당 서브 모듈(130)이 아닌 다른 서브 모듈(130)에서 상기 제어 신호를 수행하는 것을 방지할 수 있다. 따라서, 상기 제어 신호에 따라 서브 모듈(130)들이 제어를 수행하는 것에 대한 정확성을 향상시킬 수 있다. Each sub-module 130 performs control according to the control signal only when the address information included in the control signal and the allocated address are the same. That is, it is possible to prevent the control signal from being executed by another sub-module 130 other than the corresponding sub-module 130 . Accordingly, it is possible to improve the accuracy of the sub-modules 130 performing control according to the control signal.

한편, 서브 모듈(130)들은 구성이 서로 동일하거나 서로 다를 수도 있다. 각 서브 모듈(130)들이 상기 제어 신호에 포함된 주소 정보와 상기 할당 주소가 동일한 경우에만 상기 제어 신호에 따라 제어를 수행하므로, 상기 서브 모듈(130)들의 구성이 서로 동일하거나 서로 다르더라도 상기 제어 신호를 이용하여 각 서브 모듈(130)들을 정확하게 제어할 수 있다. Meanwhile, the sub-modules 130 may have the same or different configurations. Since each sub-module 130 performs control according to the control signal only when the address information included in the control signal and the assigned address are the same, the control is performed even if the configuration of the sub-modules 130 is the same or different from each other. Each of the sub-modules 130 can be precisely controlled using the signal.

도 2는 도 1에 도시된 모듈형 제어기를 이용한 제어 방법을 설명하기 위한 흐름도이다.FIG. 2 is a flowchart illustrating a control method using the modular controller shown in FIG. 1 .

도 2를 참조하면, 모듈형 제어기 제어 방법은 다음과 같다. Referring to FIG. 2 , the modular controller control method is as follows.

먼저, 마스터 모듈(120)에서 서로 일렬로 연결된 서브 모듈(130)들로 식별 신호를 제공한다.(S110)First, an identification signal is provided from the master module 120 to the sub-modules 130 connected in a line with each other. (S110)

구체적으로, 마스터 모듈(120)의 식별 신호 생성부(122)는 식별선(104)을 통해 각 서브 모듈(130)들로 순차적으로 식별 신호를 제공한다. 상기 식별 신호는 식별 신호 생성부(122)로부터 첫 번째 서브 모듈(130)을 지나 마지막 서브 모듈(130)까지 순차적으로 전달된다. Specifically, the identification signal generator 122 of the master module 120 sequentially provides the identification signal to each sub-module 130 through the identification line 104 . The identification signal is sequentially transmitted from the identification signal generator 122 through the first sub-module 130 to the last sub-module 130 .

다음으로, 상기 식별 신호에 대한 출력값에 따라 각 서브 모듈들의 주소를 할당한다. (S120)Next, addresses of each sub-module are allocated according to the output value of the identification signal. (S120)

도 3은 도 2에 도시된 각 서브 모듈들의 주소 할당 방법을 설명하기 위한 흐름도이다.FIG. 3 is a flowchart illustrating an address allocation method of each sub-module shown in FIG. 2 .

도 3을 참조하면, 주소 할당부(124)에서 상기 식별 신호를 서브 모듈(130)들 중 첫 번째 서브 모듈(130)로 전달하고, 상기 첫 번째 서브 모듈(130)에서 상기 식별 신호에 따른 식별 핀(132)의 출력값을 확인한다.(S121)Referring to FIG. 3 , the address allocation unit 124 transmits the identification signal to the first sub-module 130 among the sub-modules 130 , and the first sub-module 130 identifies according to the identification signal. Check the output value of the pin 132. (S121)

첫 번째 서브 모듈(130)의 출력값이 로우인 경우, 주소 할당부(124)로 해당 서브 모듈(130)에 주소를 할당하고, 상기 식별 신호를 후속하는 서브 모듈(130)로 전달한다.(S122)When the output value of the first sub-module 130 is low, an address is allocated to the corresponding sub-module 130 by the address allocator 124, and the identification signal is transmitted to the subsequent sub-module 130 (S122). )

나머지 서브 모듈(130)에 대해 상기 출력값이 하이일 때까지 상기 출력값 확인 과정 및 해당 서브 모듈(130)의 주소를 할당하고 상기 식별 신호를 후속 서브 모듈(130)로 전달하는 과정을 반복한다. For the remaining sub-modules 130, the process of checking the output value, allocating the address of the corresponding sub-module 130, and transmitting the identification signal to the subsequent sub-module 130 are repeated until the output value is high.

해당 서브 모듈(130)의 상기 출력값이 하이인 경우, 주소 할당부(124)로 해당 서브 모듈(130)에 주소만 할당한다.(S123)When the output value of the sub-module 130 is high, only an address is assigned to the sub-module 130 by the address allocator 124 (S123).

이때에는 상기 식별 신호를 후속 서브 모듈(130)로 전달하지 않는다. In this case, the identification signal is not transmitted to the subsequent sub-module 130 .

따라서, 주소 할당부(124)는 각 서브 모듈(130)에 주소를 용이하게 할당할 수 있다. Accordingly, the address allocator 124 can easily allocate an address to each sub-module 130 .

한편, 각 서브 모듈(130)에 주소가 할당되면, 주소 저장부(134)가 각 서브 모듈(130)의 할당 주소를 저장할 수 있다. Meanwhile, when an address is assigned to each sub-module 130 , the address storage unit 134 may store the assigned address of each sub-module 130 .

다시 도 2를 참조하면, 호스트(110)에서 마스터 모듈(120)을 통해 상기 서브 모듈(130)들에 상기 서브 모듈(130)들을 제어하기 위한 제어 신호를 제공한다.(S130)Referring back to FIG. 2 , the host 110 provides a control signal for controlling the sub-modules 130 to the sub-modules 130 through the master module 120 ( S130 ).

구체적으로, 상기 제어 신호는 호스트(110)의 제어 신호 생성부(112)에서 제공된다. 상기 제어 신호에는 상기 제어 신호를 수행할 서브 모듈(130)의 주소 정보를 포함할 수 있다. 상기 제어 신호는 통신선(102)을 통해 마스터 모듈(120)로 전달되고, 마스터 모듈(120)에서 각 서브 모듈(130)로 전달된다. Specifically, the control signal is provided from the control signal generator 112 of the host 110 . The control signal may include address information of the sub-module 130 that will perform the control signal. The control signal is transmitted to the master module 120 through the communication line 102 , and is transmitted from the master module 120 to each sub-module 130 .

상기 서브 모듈(130)들에 할당된 주소를 근거로 상기 제어 신호에 따라 상기 서브 모듈들에서 제어를 수행한다.(S140)Based on the address assigned to the sub-modules 130, the sub-modules perform control according to the control signal (S140).

도 4는 도 2에 도시된 서브 모듈들에서 제어 수행 방법을 설명하기 위한 흐름도이다. FIG. 4 is a flowchart for explaining a method of performing control in the sub-modules shown in FIG. 2 .

도 4를 참조하면, 서브 모듈(130)들 중 첫 번째 서브 모듈(130)에서 상기 제어 신호에 포함된 주소 정보와 상기 할당 주소를 비교한다.(S141)Referring to FIG. 4 , the first sub-module 130 of the sub-modules 130 compares the address information included in the control signal with the assigned address. (S141)

상기 주소 정보와 상기 할당 주소가 다른 경우, 상기 제어 신호를 상기 후속하는 서브 모듈(130)로 전달한다.(S142) When the address information and the allocated address are different, the control signal is transmitted to the subsequent sub-module 130 (S142).

나머지 서브 모듈(130)들에 대해 상기 주소 정보와 상기 할당 주소가 동일할 때까지 상기 주소 정보와 상기 할당 주소의 비교 및 상기 제어 신호를 상기 후속하는 서브 모듈(130)로 전달하는 과정을 반복한다. For the remaining sub-modules 130, the process of comparing the address information and the assigned address and transferring the control signal to the subsequent sub-module 130 is repeated until the address information and the assigned address are the same. .

상기 주소 정보와 상기 할당 주소가 동일한 경우 해당 서브 모듈(130)에서 상기 제어 신호에 따라 제어를 수행한다.(S143) When the address information and the assigned address are the same, the corresponding sub-module 130 performs control according to the control signal (S143).

따라서, 상기 제어 신호를 이용하여 서브 모듈(130)들을 정확하게 제어할 수 있다. Accordingly, it is possible to precisely control the sub-modules 130 using the control signal.

상술한 바와 같이, 본 발명에 따르면, 모듈형 제어기는 호스트와 마스터 모듈이 통신선으로 연결되며, 상기 마스터 모듈에 통신선을 통해 서브 모듈들이 일렬로 연결된다. 따라서, 상기 통신선을 통한 통신에 부하가 발생하는 것을 방지할 수 있다. As described above, according to the present invention, in the modular controller, a host and a master module are connected by a communication line, and sub-modules are connected to the master module in a line through a communication line. Accordingly, it is possible to prevent a load from occurring in communication through the communication line.

또한, 상기 모듈형 제어기는 상기 마스터 모듈의 식별 신호에 대한 출력값에 따라 각 서브 모듈들의 주소를 할당할 수 있다. 상기 각 서브 모듈들은 상기 제어 신호에 포함된 주소 정보와 상기 할당 주소가 동일한 경우 상기 제어 신호에 따라 제어를 수행한다. 그러므로, 상기 서브 모듈들이 서로 다른 구성을 갖도록 할 수 있으며, 상기 서브 모듈들의 구성이 서로 다르더라도 상기 제어 신호를 이용하여 각 서브 모듈들을 용이하게 제어할 수 있다. In addition, the modular controller may allocate addresses of each sub-module according to an output value of the identification signal of the master module. Each of the sub-modules performs control according to the control signal when the address information included in the control signal and the allocated address are the same. Therefore, the sub-modules can have different configurations, and even if the sub-modules have different configurations, each sub-module can be easily controlled using the control signal.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention as set forth in the following claims. You will understand that you can.

100 : 모듈형 제어기 102 : 통신선
104 : 식별선 106 : 전원선
110 : 호스트 112 : 제어 신호 생성부
120 : 마스터 모듈 122 : 식별 신호 생성부
124 : 주소 할당부 126 : 제어 신호 전달부
130 : 서브 모듈 132 : 식별 핀
134 : 주소 저장부 136 : 로직부100: modular controller 102: communication line
104: identification line 106: power line
110: host 112: control signal generator
120: master module 122: identification signal generator
124: address allocation unit 126: control signal transmission unit
130: sub-module 132: identification pin
134: address storage unit 136: logic unit

Claims (6)

호스트, 상기 호스트와 통신선을 통해 연결되는 마스터 모듈 및 상기 마스터 모듈에 상기 통신선 및 식별선을 통해 일렬로 연속적으로 연결되는 다수의 서브 모듈들로 이루어지는 모듈형 제어기에 있어서,
상기 호스트는 상기 통신선을 통해 상기 마스터 모듈에 상기 서브 모듈들을 제어하기 위한 제어 신호를 제공하는 제어 신호 생성부를 포함하고,
상기 마스터 모듈은 상기 식별선을 통해 상기 각 서브 모듈들로 순차적으로 식별 신호를 제공하는 식별 신호 생성부 및 상기 식별 신호에 따른 식별 핀의 출력값을 확인하여 각 서브 모듈들의 주소를 할당하는 주소 할당부를 포함하고,
상기 각 서브 모듈들은 상기 식별 신호에 따라 후속하는 서브 모듈의 연결 여부에 따라 로우 및 하이 중 어느 하나의 출력값을 나타내는 식별 핀 및 상기 주소 할당부로부터 할당되는 할당 주소를 저장하기 위한 주소 저장부를 포함하는 것을 특징으로 하는 모듈형 제어기.A modular controller comprising a host, a master module connected to the host through a communication line, and a plurality of sub-modules continuously connected to the master module in a line through the communication line and identification line,
The host includes a control signal generator that provides a control signal for controlling the sub-modules to the master module through the communication line,
The master module includes an identification signal generator that sequentially provides an identification signal to each of the sub-modules through the identification line, and an address allocation unit that allocates addresses of each sub-module by checking an output value of an identification pin according to the identification signal. including,
Each of the sub-modules includes an identification pin indicating either a low or a high output value depending on whether a subsequent sub-module is connected according to the identification signal, and an address storage unit for storing an allocation address allocated from the address allocation unit A modular controller, characterized in that. 제1항에 있어서, 상기 마스터 모듈은 상기 제어 신호 생성부의 제어 신호를 상기 서브 모듈들로 전달하는 제어 신호 전달부를 더 포함하고,
상기 각 서브 모듈들은 상기 제어 신호에 포함된 주소 정보와 상기 할당 주소가 동일한 경우 상기 제어 신호에 따라 제어를 수행하고, 상기 주소 정보와 상기 할당 주소가 다른 경우 상기 제어 신호를 상기 후속하는 서브 모듈로 전달하는 로직부를 더 포함하는 것을 특징으로 하는 모듈형 제어기. According to claim 1, wherein the master module further comprises a control signal transmitting unit for transmitting the control signal of the control signal generating unit to the sub-modules,
Each of the sub-modules performs control according to the control signal when the address information included in the control signal is the same as the assigned address, and sends the control signal to the subsequent sub-module when the address information and the assigned address are different. Modular controller, characterized in that it further comprises a logic unit for transmitting. 제1항에 있어서, 상기 식별 핀은 후속하는 서브 모듈의 연결된 경우 출력값이 로우이고, 후속하는 서브 모듈의 연결되지 않는 경우 출력값이 하이인 것을 특징으로 하는 모듈형 제어기. The modular controller according to claim 1, wherein the identification pin has a low output value when a subsequent sub-module is connected, and a high output value when a subsequent sub-module is not connected. 마스터 모듈에서 서로 일렬로 연결된 서브 모듈들로 식별 신호를 제공하는 단계;
상기 식별 신호에 대한 출력값에 따라 각 서브 모듈들의 주소를 할당하는 단계;
호스트에서 상기 마스터 모듈을 통해 상기 서브 모듈들에 상기 서브 모듈들을 제어하기 위한 제어 신호를 제공하는 단계; 및
상기 서브 모듈들에 할당된 주소를 근거로 상기 제어 신호에 따라 상기 서브 모듈들에서 제어를 수행하는 단계를 포함하는 것을 특징으로 하는 모듈형 제어기의 제어 방법.providing an identification signal from the master module to sub-modules connected in series with each other;
allocating addresses of each sub-module according to an output value of the identification signal;
providing a control signal for controlling the sub-modules from the host to the sub-modules through the master module; and
and performing control in the sub-modules according to the control signal based on the addresses assigned to the sub-modules. 제4항에 있어서, 상기 식별 신호에 대한 출력값에 따라 각 서브 모듈의 주소를 할당하는 단계는,
상기 서브 모듈들 중 첫 번째 서브 모듈에서 상기 식별 신호에 따른 식별 핀의 출력값을 확인하는 단계;
상기 출력값이 로우인 경우, 해당 서브 모듈에 주소를 할당하고 상기 식별 신호를 후속하는 서브 모듈로 전달하는 단계;
상기 출력값이 하이일 때까지 나머지 서브 모듈에 대해 상기 출력값 확인 과정과 상기 주소 할당 및 상기 식별 신호를 후속 서브 모듈로 전달하는 과정을 반복하는 단계; 및
상기 출력값이 하이인 경우, 해당 서브 모듈에 주소만 할당하는 단계를 포함하는 것을 특징으로 하는 모듈형 제어기의 제어 방법.5. The method of claim 4, wherein allocating an address of each sub-module according to an output value of the identification signal comprises:
checking an output value of an identification pin according to the identification signal in a first sub-module among the sub-modules;
when the output value is low, allocating an address to a corresponding sub-module and transmitting the identification signal to a subsequent sub-module;
repeating the process of checking the output value for the remaining sub-modules and the process of allocating the address and transferring the identification signal to a subsequent sub-module until the output value is high; and
and when the output value is high, allocating only an address to a corresponding sub-module. 제4항에 있어서, 상기 제어 신호에 따라 상기 서브 모듈들에서 제어를 수행하는 단계는,
상기 서브 모듈들 중 첫 번째 서브 모듈에서 상기 제어 신호에 포함된 주소 정보와 상기 할당 주소를 비교하는 단계;
상기 주소 정보와 상기 할당 주소가 다른 경우 상기 제어 신호를 상기 후속하는 서브 모듈로 전달하는 단계;
상기 주소 정보와 상기 할당 주소가 동일할 때까지 나머지 서브 모듈들에 대해 상기 주소 정보와 상기 할당 주소의 비교 및 상기 제어 신호를 상기 후속하는 서브 모듈로 전달하는 과정을 반복하는 단계; 및
상기 주소 정보와 상기 할당 주소가 동일한 경우 해당 서브 모듈에서 상기 제어 신호에 따라 제어를 수행하는 단계를 포함하는 것을 특징으로 하는 모듈형 제어기의 제어 방법. The method of claim 4, wherein performing control in the sub-modules according to the control signal comprises:
comparing the address information included in the control signal with the assigned address in a first sub-module among the sub-modules;
transmitting the control signal to the subsequent sub-module when the address information and the allocated address are different;
repeating the process of comparing the address information and the allocated address for the remaining sub-modules and transferring the control signal to the subsequent sub-modules until the address information and the allocated address are the same; and
and performing control according to the control signal in a corresponding sub-module when the address information and the allocated address are the same.
KR1020150164959A 2015-11-24 2015-11-24 Module type controller and method of controlling the module type controller KR102264235B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150164959A KR102264235B1 (en) 2015-11-24 2015-11-24 Module type controller and method of controlling the module type controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150164959A KR102264235B1 (en) 2015-11-24 2015-11-24 Module type controller and method of controlling the module type controller

Publications (2)

Publication Number Publication Date
KR20170060474A KR20170060474A (en) 2017-06-01
KR102264235B1 true KR102264235B1 (en) 2021-06-14

Family

ID=59221815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150164959A KR102264235B1 (en) 2015-11-24 2015-11-24 Module type controller and method of controlling the module type controller

Country Status (1)

Country Link
KR (1) KR102264235B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007272807A (en) 2006-03-31 2007-10-18 Nippon Dempa Kogyo Co Ltd Module selection and function switching method for digital processor
KR101543148B1 (en) 2014-02-11 2015-08-07 주식회사 에스원 Automatic searching method of sub-module for direct digital control device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4404962C2 (en) * 1994-02-17 1999-12-16 Heidelberger Druckmasch Ag Method and arrangement for configuring functional units in a master-slave arrangement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007272807A (en) 2006-03-31 2007-10-18 Nippon Dempa Kogyo Co Ltd Module selection and function switching method for digital processor
KR101543148B1 (en) 2014-02-11 2015-08-07 주식회사 에스원 Automatic searching method of sub-module for direct digital control device

Also Published As

Publication number Publication date
KR20170060474A (en) 2017-06-01

Similar Documents

Publication Publication Date Title
US20190073139A1 (en) Storage device and controllers included in storage device
US10198374B2 (en) Configurable on-chip interconnection system and method and apparatus for implementing same, and storage medium
JP2018073414A5 (en)
RU2016116440A (en) System, method and device for transmitting data
US8977809B2 (en) Sharing resources in multi-dice stacks
CN103701707A (en) Network equipment
US20120326775A1 (en) Chip select circuit and semiconductor apparatus including the same
CN105448348A (en) Chip repair method and chip repair apparatus
CN105786736A (en) Method, chip and device for multi-chip cascading
US11494633B2 (en) Techniques to manage training or trained models for deep learning applications
US10776227B2 (en) Memory management system and method thereof
KR102264235B1 (en) Module type controller and method of controlling the module type controller
US9128831B2 (en) Electrical device and method of setting address
CN114765706A (en) Method and device for triggering vOMCI function from OLT to send OMCI message
US9792230B2 (en) Data input circuit of semiconductor apparatus
US20160292090A1 (en) Data processing system capable of controlling peripheral devices using group identification information and control method thereof
US10991400B2 (en) Integrated circuit
US7916564B2 (en) Multi-chip semiconductor device providing enhanced redundancy capabilities
WO2020093654A1 (en) Multichip system and data processing method adapted to the same for implementing neural network application
JP2017162011A (en) Memory device test circuit and semiconductor integrated device including the same
JP7142665B2 (en) Method, apparatus, apparatus, computer readable storage medium and computer program for storage management
WO2018122619A3 (en) System and method for memory access token reassignment
US11283899B2 (en) Method and apparatus for deploying computer networks
US9543951B2 (en) Semiconductor apparatus
US20150355617A1 (en) Sequencer system and address setting method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant