KR102262717B1 - Automatic gain controller and method thereof - Google Patents

Automatic gain controller and method thereof Download PDF

Info

Publication number
KR102262717B1
KR102262717B1 KR1020150013280A KR20150013280A KR102262717B1 KR 102262717 B1 KR102262717 B1 KR 102262717B1 KR 1020150013280 A KR1020150013280 A KR 1020150013280A KR 20150013280 A KR20150013280 A KR 20150013280A KR 102262717 B1 KR102262717 B1 KR 102262717B1
Authority
KR
South Korea
Prior art keywords
gain
signal
value
analog signal
analog
Prior art date
Application number
KR1020150013280A
Other languages
Korean (ko)
Other versions
KR20160092646A (en
Inventor
황현구
박기윤
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020150013280A priority Critical patent/KR102262717B1/en
Publication of KR20160092646A publication Critical patent/KR20160092646A/en
Application granted granted Critical
Publication of KR102262717B1 publication Critical patent/KR102262717B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M2201/6381

Abstract

본 발명의 실시예에 따른 자동 이득 제어 장치는 설정된 이득값으로 입력되는 아날로그 신호의 이득을 조정하는 아날로그 신호 이득 조절부; 상기 이득 조절부에서 이득 조정된 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 컨버터; 상기 디지털 신호의 파워를 측정하여 상기 디지털 신호의 파워에 따라 아날로그 신호 이득 조절부의 이득을 제어하는 제어신호를 출력하는 이득 제어 신호 생성부; 상기 아날로그 신호 이득 조절부의 이득값과 이득 조정 시점을 저장하는 메모리; 및 상기 이득값과 상기 이득 조정 시점을 이용하여 상기 디지털 신호의 이득을 보상하는 신호 이득 보상부를 포함할 수 있다.An automatic gain control apparatus according to an embodiment of the present invention includes: an analog signal gain control unit for adjusting a gain of an analog signal input to a set gain value; an analog-to-digital converter that converts the analog signal gain-adjusted by the gain adjuster into a digital signal; a gain control signal generating unit measuring the power of the digital signal and outputting a control signal for controlling a gain of the analog signal gain adjusting unit according to the power of the digital signal; a memory for storing a gain value and a gain adjustment time of the analog signal gain adjustment unit; and a signal gain compensator for compensating for the gain of the digital signal using the gain value and the gain adjustment time.

Description

자동 이득 제어 장치 및 그 방법{Automatic gain controller and method thereof}Automatic gain controller and method thereof

본 발명은 자동 이득 제어 장치 및 그 방법에 관한 것으로, 보다 상세하게는 수신 후 과거 이득 보상을 이용한 자동 이득 제어 기술에 관한 것이다.The present invention relates to an automatic gain control apparatus and method, and more particularly, to an automatic gain control technique using past gain compensation after reception.

최근 무선 통신 시스템의 발전의 한 경향은 D2D 통신 이다. 또한, 해상 통신에서도 이득 제어가 필요한 디지털 기술이 도입이 되고 있다. D2D 통신과 해상 통신은 공통 점이 있는데, 그것은 바로 수신 신호의 이득 제어가 굉장히 어렵다는 것이다. 수신 신호의 이득이 적정 레벨보다 작아서 수신 신호가 ADC에 입력에 너무 작게 들어오면 ADC의 양자화 잡음이 심각하게 증가한다. 반대로 이득이 적정 레벨보다 너무 크면 신호가 ADC에서 포화가 되어 수신 신호가 완전히 망가지게 된다. One trend of recent wireless communication system development is D2D communication. In addition, digital technology that requires gain control is being introduced in marine communication as well. D2D communication and maritime communication have in common that it is very difficult to control the gain of the received signal. If the gain of the received signal is less than the appropriate level and the received signal enters the ADC input too small, the quantization noise of the ADC increases significantly. Conversely, if the gain is too large than the proper level, the signal is saturated at the ADC and the received signal is completely ruined.

기존의 자동 이득 제어는 순식간에 이루어지는 것이 아니어서 어느 정도 수신 신호의 파워를 측정하는 시간이 필요하다. 예를 들어 이동 통신의 경우에도 해당 주파수 밴드로 기지국이 신호를 항상 전송하고 있다. 따라서, 이 신호의 파워를 측정하여 수신 신호의 이득을 조정하고, 이후 정상적으로 ADC 가 된 신호를 이용하여 더 미세한 이득 제어를 수행함과 동시에 신호 수신에 필요한 신호처리를 하게 된다. 그러나 D2D 통신과 해상 통신의 경우에는 주로 기지국의 간섭 없이 단말간 혹은 선박간 통신이 이루어지기 때문에 미리 수신 신호의 파워를 알 수가 없다.Conventional automatic gain control is not instantaneous, so it takes time to measure the power of the received signal to some extent. For example, even in the case of mobile communication, the base station always transmits a signal in the corresponding frequency band. Accordingly, the gain of the received signal is adjusted by measuring the power of this signal, and then finer gain control is performed using the signal that has been normally ADC, and the signal processing necessary for signal reception is performed. However, in the case of D2D communication and maritime communication, it is impossible to know the power of a received signal in advance because communication is mainly performed between terminals or between ships without interference from a base station.

이와 같은 문제는 D2D 통신과 해상 통신 모두 기지국에 의존하지 않고 단말 상호간의 통신에 의존하기 때문에 발생한다. 예를 들어, D2D 통신은 이동 단말들의 경우, 항상 고정된 위치에 있지 않은 경우가 많아서 각 단말간의 경로 손실이 일정하지 않다는 문제가 있다. 동시에 이와 더불어 어떤 단말이 어떤 슬롯 시간 혹은 번호에 쏘는 가도 알 수 없는 경우가 많다. 따라서, 나와 가까이 있는 단말의 신호는 큰 파워로 수신되고, 나와 멀리 있는 단말의 신호는 작은 파워로 수신된다. 이러한 수신 신호의 파워 차이는 매우 커서 70dB 이상 차이가 나기도 한다.This problem occurs because both D2D communication and maritime communication do not depend on a base station but depend on communication between terminals. For example, in the case of D2D communication, since the mobile terminals are not always in a fixed position, there is a problem in that the path loss between the terminals is not constant. At the same time, in many cases, it is not possible to know which terminal shoots at which slot time or number. Accordingly, a signal from a terminal close to me is received with high power, and a signal from a terminal far away from me is received with a small power. The difference in power of the received signal is very large, and there is a difference of 70 dB or more.

해상 통신에서도 마찬가지로 어떤 슬롯 번호 혹은 시간에 어떤 선박이 나에게 신호를 보낼 지 알 수 없다. 나와 멀리 있는 선박이 보내는 신호와 가까이 있는 선박이 보내는 신호의 차이는 100m 거리의 선박과 200km 거리의 선박의 경우 70dB 이상 차이가 난다.Similarly in maritime communications, I don't know which ship will signal me at which slot number or at what time. The difference between the signal from a ship far away from me and a signal from a nearby ship is more than 70dB different between a ship 100m away and a ship 200km away.

특히, 해당 슬롯에 어떤 단말(혹은 선박) 신호가 어떤 크기의 파워로 수신되는지 알 수 없어 기존의 자동 이득 제어 방식이 사용되기 어려운 문제점이 있다.In particular, there is a problem in that it is difficult to use the existing automatic gain control method because it is not known which terminal (or ship) signal is received in the corresponding slot and with what power.

특허공개번호 KR 2013-0074476호Patent Publication No. KR 2013-0074476

본 발명의 실시예는 매 수신 슬롯 초기에 빠른 자동 이득 제어를 수행하여 수신 신호의 파워를 빨리 쫓아가고, 수신 파워를 쫓아가는 동안의 아날로그 디지털 컨버터(ADC)의 왜곡을 추후 디지털 영역에서 복원하여 이득이 일정한 수신 신호를 생성할 수 있는 자동 이득 제어 장치 및 그 방법을 제공하고자 한다.An embodiment of the present invention performs fast automatic gain control at the beginning of every receiving slot to quickly chase the power of the received signal, and restores the distortion of the analog-to-digital converter (ADC) while chasing the received power later in the digital domain to gain gain An object of the present invention is to provide an automatic gain control apparatus and method capable of generating this constant reception signal.

본 발명의 실시예에 따른 자동 이득 제어 장치는 설정된 이득값으로 입력되는 아날로그 신호의 이득을 조정하는 아날로그 신호 이득 조절부; 상기 이득 조절부에서 이득 조정된 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 컨버터; 상기 디지털 신호의 파워를 측정하여 상기 디지털 신호의 파워에 따라 아날로그 신호 이득 조절부의 이득을 제어하는 제어신호를 출력하는 이득 제어 신호 생성부; 상기 아날로그 신호 이득 조절부의 이득값과 이득 조정 시점을 저장하는 메모리; 및 상기 이득값과 상기 이득 조정 시점을 이용하여 상기 디지털 신호의 이득을 보상하는 신호 이득 보상부를 포함할 수 있다.An automatic gain control apparatus according to an embodiment of the present invention includes: an analog signal gain control unit for adjusting a gain of an analog signal input to a set gain value; an analog-to-digital converter that converts the analog signal gain-adjusted by the gain adjuster into a digital signal; a gain control signal generating unit measuring the power of the digital signal and outputting a control signal for controlling a gain of the analog signal gain adjusting unit according to the power of the digital signal; a memory for storing a gain value and a gain adjustment time of the analog signal gain adjustment unit; and a signal gain compensator for compensating for the gain of the digital signal using the gain value and the gain adjustment time.

또한, 상기 아날로그 신호 이득 조절부는, 상기 아날로그 신호의 시작 이득을 최대 이득값으로 설정할 수 있다.Also, the analog signal gain adjusting unit may set a start gain of the analog signal as a maximum gain value.

또한, 상기 아날로그 이득 조절부는, 상기 아날로그 신호의 하나의 슬롯 전체 수신 구간 동안 이득을 조정할 수 있다.Also, the analog gain adjusting unit may adjust a gain during an entire reception period of one slot of the analog signal.

또한, 상기 아날로그 이득 조절부는, 상기 아날로그 신호의 하나의 슬롯 초기 일부 구간 동안 이득을 조정할 수 있다.Also, the analog gain adjusting unit may adjust a gain during an initial partial period of one slot of the analog signal.

또한, 상기 이득 제어 신호 생성부는, 상기 디지털 신호의 파워값이 미리 정한 기준값보다 높은 경우에 상기 아날로그 신호 이득 조절부의 이득값을 감소시킬 수 있다.Also, the gain control signal generator may decrease the gain value of the analog signal gain controller when the power value of the digital signal is higher than a predetermined reference value.

또한, 상기 신호 이득 보상부는, 상기 아날로그 신호 이득 조절부의 이득 조정이 끝난 후에, 상기 아날로그 신호 이득 조절부의 이득값과 이득 조정 시점을 이용하여 상기 신호 이득 조절부의 이득 조정기간 동안 수신된 디지털 신호를 일정 이득값이 되도록 보상할 수 있다.In addition, the signal gain compensator may constant the digital signal received during the gain adjustment period of the signal gain control unit by using the gain value and the gain adjustment timing of the analog signal gain control unit after the gain adjustment of the analog signal gain control unit is finished. It can be compensated to be a gain value.

또한, 상기 신호 이득 보상부는, 상기 아날로그 신호의 제 1 구간을 제 1 이득값으로 조정하고, 상기 아날로그 신호의 제 2 구간을 제 2 이득값으로 조정한 후, 상기 아날로그 신호 이득 조절부의 최종 이득값이 제 3 이득값으로 수렴되면, 상기 디지털 신호의 제 1 구간을 상기 제 1 이득값과 상기 제 3 이득값의 차이만큼 보상하여 이득을 조정하고, 상기 디지털 신호의 제 2 구간을 상기 제 2 이득값과 상기 제 3 이득값의 차이만큼 보상하여 이득을 조정할 수 있다.In addition, the signal gain compensator adjusts a first section of the analog signal to a first gain value, adjusts a second section of the analog signal to a second gain value, and then adjusts a final gain value of the analog signal gain adjuster When it converges to the third gain value, the gain is adjusted by compensating the first section of the digital signal by the difference between the first gain value and the third gain value, and the second section of the digital signal is the second gain The gain may be adjusted by compensating for a difference between the value and the third gain value.

또한, 상기 아날로그 디지털 컨버터에서 변환된 디지털 신호를 저장하는 제 3 메모리; 및 상기 신호 이득 보상부에서 보상된 신호를 저장하는 메모리를 더 포함할 수 있다.In addition, a third memory for storing the digital signal converted by the analog-to-digital converter; and a memory configured to store the signal compensated by the signal gain compensator.

본 발명에 따른 자동 이득 제어 방법은 아날로그 신호의 이득 조정을 위한 이득값을 제어하는 단계; 상기 이득값에 따라 상기 아날로그 신호의 이득을 조정하면서 상기 이득값 및 이득 조정 시점을 저장하는 단계; 상기 이득값의 조정이 끝난 후에, 상기 저장된 이득값 및 상기 이득 조정 시점을 이용하여 상기 이득값 조정 시수신된 디지털 신호의 이득을 최종 이득 값이 되도록 보상하는 단계를 포함할 수 있다.An automatic gain control method according to the present invention includes: controlling a gain value for adjusting a gain of an analog signal; storing the gain value and a gain adjustment time while adjusting a gain of the analog signal according to the gain value; After the adjustment of the gain value is finished, compensating the gain of the digital signal received when the gain is adjusted to become a final gain value using the stored gain value and the gain adjustment time.

또한, 상기 미리 정한 시작 이득값에 의해 아날로그 신호의 이득을 조정하는 단계는, 상기 아날로그 신호의 시작 이득값을 최대 이득값으로 설정할 수 있다.In addition, the adjusting the gain of the analog signal according to the predetermined start gain value may include setting the start gain value of the analog signal as a maximum gain value.

또한, 상기 이득값을 제어하는 단계는 상기 디지털 신호의 파워값이 미리 정한 기준값보다 높은 경우에 상기 아날로그 신호 이득 조절부의 이득값을 감소시킬 수 있다.In addition, the controlling of the gain value may reduce the gain value of the analog signal gain adjusting unit when the power value of the digital signal is higher than a predetermined reference value.

또한, 상기 이득값에 따라 상기 아날로그 신호의 이득을 조정하면서 상기 이득값 및 이득 조정 시점을 저장하는 단계는, 상기 아날로그 신호의 하나의 슬롯 전체 구간동안 이득을 조정할 수 있다.In addition, the storing of the gain value and the gain adjustment time while adjusting the gain of the analog signal according to the gain value may include adjusting the gain during an entire period of one slot of the analog signal.

또한 상기 이득값에 따라 상기 아날로그 신호의 이득을 조정하면서 상기 이득값 및 이득 조정 시점을 저장하는 단계는, 상기 아날로그 신호의 하나의 슬롯의 초기 일부 구간 동안 이득을 조정할 수 있다.In addition, the step of storing the gain value and the gain adjustment time while adjusting the gain of the analog signal according to the gain value may adjust the gain during an initial partial period of one slot of the analog signal.

또한, 상기 슬롯 초기 일부 구간 동안의 이득 조정과 이득 보상이 끝난 후에 수신되는 신호의 크기가 아날로그 디지털 컨버터에서 포화되는 경우, 상기 최종 이득값을 일정 값만큼 감소시키는 단계를 더 포함할 수 있다.The method may further include reducing the final gain value by a predetermined value when the signal level received after the gain adjustment and gain compensation during the initial partial period of the slot is saturated in the analog-to-digital converter.

본 기술은 수신신호의 파워를 알지 못하는 경우에도 자동 이득 제어가 가능하다. 또한, 본 기술은 수신 슬롯 시작에서 아날로그 디지털 컨버터의 입력단의 이득을 시스템이 설정할 수 있는 최대 이득으로 설정함으로써 작은 신호 입력에 대해서도 동작할 수 있다.This technology enables automatic gain control even when the power of the received signal is not known. In addition, the present technology can work for small signal inputs by setting the gain of the input stage of the analog-to-digital converter to the maximum gain that the system can set at the beginning of the receive slot.

또한, 본 기술은 수신된 신호의 이득 추적 과정으로 인한 이득의 차이들을 디지털 단에서 추후 복원함으로써, 수신된 신호가 한 슬롯 동안 일정한 이득을 가지게 되어 자동 이득 제어로 인한 수신 신호의 품질 저하를 방지할 수 있다.In addition, the present technology recovers the differences in gain due to the gain tracking process of the received signal later in the digital stage, so that the received signal has a constant gain for one slot, thereby preventing deterioration of the received signal due to automatic gain control. can

도 1a는 본 발명의 실시예에 따른 TDMA 통신 방식을 설명하기 위한 예시도이다.
도 1b는 본 발명의 실시에에 따른 TDMA 통신 방식에서 거리 및 수신 파워에 따른 예시도이다.
도 2는 초기 수신이득을 50dB로 설정한 경우의 이득 조정을 나타내는 그래프이다.
도 3은 초기 수신 이득을 -30dB로 설정한 경우의 이득 조정을 나타내는 그래프이다.
도 4는 아날로그 디지털 변환기의 출력이 포화되는 경우의 예시를 나타내는 그래프이다.
도 5는 본 발명의 실시예에 따른 자동 이득 제어 장치의 구성도이다.
도 6은 본 발명의 실시예에 따른 자동 이득 제어 방법을 나타내는 순서도이다.
도 7a는 본 발명의 실시예에 따른 자동 이득 제어 장치의 이득 조정 예시를 나타내는 도면이다.
도 7b는 본 발명의 실시예에 따른 자동 이득 제어 장치의 이득 보상 예시를 나타내는 도면이다.
도 8a는 본 발명의 실시예에 따른 자동 이득 제어 장치의 이득 조정을 위한 지연 시간을 고려한 이득 조정 예시를 나타내는 도면이다.
도 8b는 발명의 실시예에 따른 자동 이득 제어 장치의 이득 조정을 위한 지연 시간을 고려한 이득 보상 예시를 나타내는 도면이다.
도 9a는 본 발명의 실시예에 따른 자동 이득 제어 장치의 수신 신호의 시작과 끝의 파워를 나타내는 파형도이다.
도 9b는 도 9a의 초기 신호들의 크기를 확대하여 나타낸 파형도이다.
도 10a는 본 발명의 실시예에 따른 자동 이득 제어 장치의 수신 이득을 60dB로 설정한 경우의 신호의 파형도이다.
도 10b는 본 발명의 실시예에 따른 자동 이득 제어 장치에 의해 이득이 보상된 신호의 파형도이다.
도 11a는 도 10b의 파형을 확대한 것으로 글리치를 설명하기 위한 도면이다.
도 11b는 도 11a의 글리치를 제거한 경우의 파형도이다.
1A is an exemplary diagram for explaining a TDMA communication method according to an embodiment of the present invention.
1B is an exemplary diagram according to distance and reception power in a TDMA communication method according to an embodiment of the present invention.
2 is a graph illustrating gain adjustment when an initial reception gain is set to 50 dB.
3 is a graph illustrating gain adjustment when the initial reception gain is set to -30 dB.
4 is a graph illustrating an example in which the output of the analog-to-digital converter is saturated.
5 is a block diagram of an automatic gain control apparatus according to an embodiment of the present invention.
6 is a flowchart illustrating an automatic gain control method according to an embodiment of the present invention.
7A is a diagram illustrating an example of gain adjustment of an automatic gain control apparatus according to an embodiment of the present invention.
7B is a diagram illustrating an example of gain compensation of an automatic gain control apparatus according to an embodiment of the present invention.
8A is a diagram illustrating an example of gain adjustment in consideration of a delay time for gain adjustment of an automatic gain control apparatus according to an embodiment of the present invention.
8B is a diagram illustrating an example of gain compensation in consideration of a delay time for gain adjustment of an automatic gain control apparatus according to an embodiment of the present invention.
9A is a waveform diagram showing the power of the start and end of the received signal of the automatic gain control apparatus according to the embodiment of the present invention.
FIG. 9B is a waveform diagram illustrating an enlarged size of the initial signals of FIG. 9A .
10A is a waveform diagram of a signal when the reception gain of the automatic gain control apparatus according to an embodiment of the present invention is set to 60 dB.
10B is a waveform diagram of a signal whose gain is compensated by the automatic gain control apparatus according to an embodiment of the present invention.
11A is an enlarged view of the waveform of FIG. 10B and is a diagram for explaining a glitch.
11B is a waveform diagram when the glitch of FIG. 11A is removed.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiment of the present invention will be described with reference to the accompanying drawings in order to describe in detail enough that a person skilled in the art can easily implement the technical idea of the present invention.

본 발명은 수신되는 신호의 파워와 지연 시간을 알 수 없을 때, 효과적으로 이득을 제어하여 신호를 수신하는 방법을 제안한다. 이를 위해 본 발명은 매 수신 슬롯 초기에 빠른 자동 이득 제어를 수행하여 수신 신호의 파워를 빨리 쫓아가고, 수신 파워를 쫓아가는 동안의 아날로그 디지털 컨버터(ADC)의 왜곡을 추후 디지털 영역에서 복원하여 이득이 일정한 수신 신호를 한다.The present invention proposes a method for receiving a signal by effectively controlling a gain when the power and delay time of the received signal are unknown. To this end, the present invention performs fast automatic gain control at the beginning of each receiving slot to quickly chase the power of the received signal, and restores the distortion of the analog-to-digital converter (ADC) while chasing the received power later in the digital domain to increase the gain. A constant reception signal.

이하, 도 1 내지 도 11b을 참조하여, 본 발명의 실시예들을 구체적으로 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1 to 11B .

도 1에 일반적인 단말간의 TDMA(분할 다원 접속 : Time Division Multiple Access) 통신 방식이 예시되어 있다. 단말 A, B는 송신단말이고 단말 C가 수신단말이라고 가정한다.1 illustrates a general TDMA (Time Division Multiple Access) communication method between terminals. It is assumed that terminals A and B are transmitting terminals and terminal C is a receiving terminal.

도 1a에 도시된 복수개의 슬롯(Slot0~Slot10)에서 3번째 슬롯(Slot3)에는 단말 A 가 신호를 20dBm의 파워로 송신하고 6번째 슬롯(Slot6)에서는 단말 B가 신호를 역시 20dBm의 파워로 송신한다. In the plurality of slots (Slot0 to Slot10) shown in FIG. 1A, in the third slot (Slot3), terminal A transmits a signal with a power of 20dBm, and in the sixth slot (Slot6), terminal B also transmits a signal with a power of 20dBm. do.

그런데 수신단말들은 매 슬롯마다 신호를 수신하여 실제 신호가 있는지 없는지 확인하고 신호가 존재하는 경우 신호를 수신한다. However, the receiving terminals receive a signal in every slot, check whether there is an actual signal or not, and receive a signal if there is a signal.

그런데, 도 1b에 도시된 바와 같이, 수신되는 신호의 파워의 차이가 클 수 있다. 단말 B와 C는 매우 가깝고, 단말 A와 C는 매우 멀어서 통신 상황이 좋지 못한 상황을 전제 하는 경우, 단말 C는 단말 B의 신호를 -30dBm 으로 수신하게 되고, 단말 A의 신호를 -90dBm으로 수신하게 된다.However, as shown in FIG. 1B , a difference in power of a received signal may be large. When terminals B and C are very close and terminals A and C are very far away, so that the communication situation is not good, terminal C receives the signal from terminal B at -30dBm and receives the signal from terminal A at -90dBm will do

이렇게 수신 파워를 알 수 없는 상황에서 수신신호의 파워를 측정하고 측정한 파워를 이용하여 거칠게 이득을 조정한 후 추후 계속적으로 이득을 미세하게 추적하는 경우, 추적하는 동안의 이득과 추적이 끝난 후의 신호에 대한 이득이 같지 않기 때문에, 추적하는 동안 수신된 신호는 실제 통신에 사용되기 어려울 수 있다.In such a situation where the received power is unknown, the power of the received signal is measured, the gain is coarsely adjusted using the measured power, and then the gain is continuously traced finely. The gain during tracking and the signal after tracking is completed. Because the gain for α is not the same, the signal received during tracking may be difficult to use for actual communication.

도2는 초기 수신 이득을 50dB로 설정하여 -70dBm 의 신호를 적당히 수신할 수 있는 경우, -30dBm의 신호가 수신되는 슬롯의 이득 제어 결과를 나타낸다. 이때, TDMA 신호를 가정하여 슬롯과 슬롯 사이에는 보호 시간이 있다. 여기서 소스 신호 자체의 파워는 매 슬롯 동안 일정하다고 가정한다. 또한, 이득 제어 신호 생성부(400)가 수신신호의 파워를 측정하여 아날로그 신호 이득 조절부(100)의 이득 제어를 하면 실제 아날로그 신호 이득 조절부(100)의 이득이 조절되기 까지 일정한 지연 시간이 발생한다. 즉, 이득 제어를 하기 위해서는 아날로그 디지털 컨버터(200)로 입력되는 신호의 파워를 측정하는 시간이 필요하며, 측정된 파워를 이용하여 아날로그 디지털 컨버터(200)로 입력되는 신호의 이득을 조정하는 시간이 필요하다. 도2에 도시된 바와 같이, 수신 신호는 초기에 50dB 의 이득을 가지다가 나중에는 0dB의 이득으로 수렴하게 된다. 이렇게 이득이 적정 이득으로 수렴하는 동안 아날로그 디지털 컨버터(200)의 출력 신호는 매우 심한 왜곡이 일어날 수 있다. 2 shows a gain control result of a slot in which a -30 dBm signal is received when a -70 dBm signal can be properly received by setting the initial reception gain to 50 dB. At this time, assuming a TDMA signal, there is a guard time between the slot and the slot. Here, it is assumed that the power of the source signal itself is constant during every slot. In addition, when the gain control signal generator 400 measures the power of the received signal to control the gain of the analog signal gain adjuster 100 , there is a certain delay time until the actual gain of the analog signal gain adjuster 100 is adjusted. Occurs. That is, in order to control the gain, it is necessary to measure the power of the signal input to the analog-to-digital converter 200 , and to adjust the gain of the signal input to the analog-to-digital converter 200 using the measured power is required. need. As shown in FIG. 2, the received signal initially has a gain of 50 dB and then converges to a gain of 0 dB. While the gain converges to an appropriate gain, the output signal of the analog-to-digital converter 200 may be highly distorted.

도 3은 수신 이득을 -30dBm 으로 설정했을 경우, -90dBm의 신호가 들어오는 슬롯의 이득 제어 결과를 나타낸다. 처음 신호가 너무 작기 때문에 적절히 수신되는데 시간이 많이 걸린다. 3 shows a gain control result of a slot in which a signal of -90 dBm is received when the reception gain is set to -30 dBm. Because the initial signal is too small, it takes a long time to be properly received.

도4를 참조하면 TDMA 방식에서 한 단말이 신호를 송신하는 시점은 일반적으로 슬롯 시작에서 보호 시간(guard time)을 지난 후이다. 그리고 이 신호는 안테나 간의 전파 지연 시간(propagation delay)을 거쳐서 다른 단말에게 수신된다. 문제는 일반적으로 이 지연 시간을 알 수 없다는 것이다. 따라서, 수신 단말은 언제 이득 제어를 시작해야 하는 가를 알기 어렵다. Referring to FIG. 4 , the time point at which one terminal transmits a signal in the TDMA scheme is generally after a guard time has passed from the start of the slot. And this signal is received by another terminal through a propagation delay between antennas. The problem is that this latency is usually not known. Therefore, it is difficult for the receiving terminal to know when to start the gain control.

만약, 정확히 보호 시간이 지난 시점부터 이득 제어를 하고, 전파 지연 시간이 상당히 길다고 가정하자. 그러면, 수신 이득 제어는 보호 시간이 지난 시점에 분명 신호가 작다고 판단하고 이득을 점점 높일 것이다. 이득을 높여도 신호가 계속 작기 때문에, 이득은 결국 최대 이득이 되고 만다. 신호가 실제 수신되는 시점에서는 최대 이득 값이 실제 이득 값과 맞지 않기 때문에 아날로그 디지털 컨버터(200)의 출력이 포화될 수 있다. 즉 아날로그 디지털 컨버터(200)로 입력되는 입력신호의 크기가 설정된 최대 크기를 넘어서면 아날로그 디지털 컨버터(200)의 출력이 포화된다. 이 경우 통신 신호의 수신이 불가능하기 때문에 수신기는 반드시 AD 변환기의 출력 값이 포화되는 것을 방지해야 한다.If, it is assumed that gain control is performed from the point in time when the protection time has passed, and the propagation delay time is quite long. Then, the receive gain control determines that the signal is obviously small when the guard time has elapsed, and gradually increases the gain. Because the signal remains small even as you increase the gain, the gain eventually becomes the maximum gain. When the signal is actually received, the output of the analog-to-digital converter 200 may be saturated because the maximum gain value does not match the actual gain value. That is, when the magnitude of the input signal input to the analog-to-digital converter 200 exceeds the set maximum magnitude, the output of the analog-to-digital converter 200 is saturated. In this case, since the reception of the communication signal is impossible, the receiver must prevent the output value of the AD converter from being saturated.

이러한 특성을 고려하여, 본 발명은 수신되는 신호의 파워와 지연 시간을 알 수 없을 때, 효과적으로 이득을 제어하여 신호를 수신하는 방법을 제안한다.
In consideration of these characteristics, the present invention proposes a method of effectively controlling a gain to receive a signal when the power and delay time of the received signal are unknown.

도 5는 본 발명의 실시예에 따른 자동 이득 제어 장치는 아날로그 신호 이득 조절부(100), 아날로그 디지털 컨버터(200), 메모리(300), 이득 제어 신호 생성부(400), 메모리(500), 신호 이득 보상부(600), 메모리(700), 저대역 필터(800)를 구비한다.5 is an automatic gain control apparatus according to an embodiment of the present invention, an analog signal gain control unit 100, an analog-to-digital converter 200, a memory 300, a gain control signal generation unit 400, a memory 500, A signal gain compensator 600 , a memory 700 , and a low-pass filter 800 are provided.

아날로그신호 이득 조절부(100)는 미리 정해진 초기 이득값을 이용하여 입력된 아날로그 신호에 대해 이득을 조정한 후 출력한다. 또한, 아날로그신호 이득 조절부(100)는 이득 제어 신호 생성부(400)로부터 출력된 이득 제어신호에 따라 이득값이 조정되며 조정된 이득값을 이용하여 입력된 아날로그 신호의 이득을 조정한다.The analog signal gain adjusting unit 100 adjusts the gain of the input analog signal using a predetermined initial gain value and then outputs it. In addition, the analog signal gain adjusting unit 100 adjusts a gain value according to the gain control signal output from the gain control signal generating unit 400 and adjusts the gain of the input analog signal using the adjusted gain value.

아날로그 디지털 컨버터(200)는 아날로그신호 이득 조절부(100)로부터 출력된 아날로그 신호를 디지털 신호를 변환한다.The analog-to-digital converter 200 converts the analog signal output from the analog signal gain control unit 100 into a digital signal.

메모리(300)는 디지털 신호로 변환된 수신 신호를 저장한다.The memory 300 stores the received signal converted into a digital signal.

이득 제어 신호 생성부(400)는 아날로그 디지털 컨버터(200)로부터 출력된 디지털 신호의 파워를 측정하여 측정된 파워값에 따라 아날로그신호 이득 조절부(100)의 이득값을 제어하는 제어신호를 출력한다.The gain control signal generation unit 400 measures the power of the digital signal output from the analog-to-digital converter 200 and outputs a control signal for controlling the gain value of the analog signal gain control unit 100 according to the measured power value. .

메모리(500)는 이득 제어 신호 생성부(400)로부터 현재 아날로그신호 이득 조절부(100)의 이득값을 수신하여 저장하고 현재 시간 위치값을 저장한다.The memory 500 receives and stores the gain value of the current analog signal gain control unit 100 from the gain control signal generation unit 400 and stores the current time position value.

신호 이득 보상부(600)는 메모리(500)에 저장된 이득값 및 신호 위치 값을 이용하여, 메모리(300)에 저장된 디지털 신호의 이득을 보상한다. 이때, 신호 이득 보상부(600)는 하나의 슬롯 신호 전체를 받은 후 또는 슬롯의 초기 신호를 조금만 수신한 시점에 구동될 수 있다. The signal gain compensator 600 compensates the gain of the digital signal stored in the memory 300 by using the gain value and the signal position value stored in the memory 500 . In this case, the signal gain compensator 600 may be driven after receiving all of one slot signal or at a time when only a small amount of the initial signal of the slot is received.

메모리(700)는 신호 이득 보상부(600)에 의해 보상된 이득이 보상된 신호를 저장한다. 이후, 메모리(700)에 저장된 이득 보상된 신호를 이용하여 복조를 계속 수행할 수 있다.The memory 700 stores the signal in which the gain compensated by the signal gain compensator 600 is compensated. Thereafter, demodulation may be continued using the gain-compensated signal stored in the memory 700 .

저대역 필터(800)는 신호 이득 보상부(600)에 의해 보상된 이득이 보상된 신호의 글리치를 제거한다.The low-pass filter 800 removes glitches of the signal in which the gain compensated by the signal gain compensator 600 is compensated.

이때, 메모리(300), 이득 제어 신호 생성부(400), 메모리(500), 신호 이득 보상부(600), 메모리(700), 저대역 필터(800)는 통합된 하나의 FPGA(field-programmable gate array)로 구현이 가능하다.At this time, the memory 300, the gain control signal generator 400, the memory 500, the signal gain compensator 600, the memory 700, and the low-pass filter 800 are integrated one field-programmable (FPGA) It can be implemented as a gate array).

이와 같이 본 발명은 아날로그 단에서 일차적으로 이득을 제어하여 수신한 후, 디지털 단에서 2차적으로 이미 수신된 신호의 이득을 보상한다. As described above, according to the present invention, the gain of the already received signal is secondarily compensated for in the digital stage after receiving by controlling the gain in the analog stage.

즉, 슬롯 초기에 아날로그 디지털 컨버터(200)에 입력되는 아날로그 신호의 이득을 조정하여, 아날로그 디지털 컨버터(200)에서 변환된 디지털 신호를 메모리(300)에 저장함과 동시에, 그 조정 이득값과 이득 조정 시점에 대한 정보를 메모리(500)에 저장한 후, 이득 제어가 끝난 후에 메모리(300)에 저장된 수신 신호와 메모리(500)에 저장된 조정 이득값 및 이득 조정 시점에 대한 정보를 이용하여 수신 신호의 이득을 보상한다. 따라서 이득 보상된 수신 신호는 일정한 이득을 갖게 된다. That is, the gain of the analog signal input to the analog-to-digital converter 200 is adjusted at the beginning of the slot, the digital signal converted by the analog-to-digital converter 200 is stored in the memory 300, and the adjustment gain and gain are adjusted After the information on the time point is stored in the memory 500 , after the gain control is finished, the received signal stored in the memory 300 and the adjusted gain value stored in the memory 500 and the information about the gain adjustment time point are used for the received signal. reward the gains Accordingly, the gain-compensated received signal has a constant gain.

이처럼 본 발명은 이미 수신된 신호의 과거 이득을 보상함으로써 수신신호 전체의 이득을 균일화함으로써 복조 성능을 이상적으로 좋게 유지할 수 있도록 한다. 이와 같이, 본 발명은 수신신호의 파워와 전파 지연 시간을 알 수 없는 상황에서도 효율적인 자동 이득 제어가 가능하다.
As described above, the present invention allows the demodulation performance to be ideally maintained by equalizing the overall gain of the received signal by compensating for the past gain of the received signal. As described above, the present invention enables efficient automatic gain control even in a situation where the power and propagation delay time of the received signal are unknown.

이하, 도 6을 참조하여 본 발명의 실시예에 따른 자동 이득 제어 방법을 구체적으로 설명하기로 한다.Hereinafter, an automatic gain control method according to an embodiment of the present invention will be described in detail with reference to FIG. 6 .

아날로그신호 이득 조절부(100)는 아날로그 신호가 수신되면(S101), 미리 정해진 초기 이득값을 이용하여 입력된 아날로그 신호에 대해 이득을 조정한 후 출력한다(S102). When the analog signal is received (S101), the analog signal gain control unit 100 adjusts the gain of the input analog signal using a predetermined initial gain value and then outputs it (S102).

우선, 목적하는 수신 구간의 시작에서 수신 이득을 수신 시스템이 목적하는 이득으로 설정하는 단계에서는 슬롯 초기에, 더 정확히는 보호 시간이 끝나는 시점에서, 시작 이득을 시스템이 목적하는 이득으로 설정한다. 이때, 시스템이 목적하는 이득은 설정 가능한 최대 이득으로 설정할 수 있다. 예를 들어 단말이 수신 이득을 0dB에서 70dB까지 -30dBm에서 -100dBm의 신호를 수신할 수 있도록 설계가 되었다면, 단말은 슬롯 초기 보호 시간의 끝에서 이득을 70dB로 설정할 수 있다.
First, in the step of setting the reception gain to the desired gain by the receiving system at the start of the desired reception period, the start gain is set to the desired gain by the system at the beginning of the slot, or more precisely, at the end of the guard time. In this case, the gain desired by the system may be set as a settable maximum gain. For example, if the terminal is designed to receive a signal of -30dBm to -100dBm with a reception gain of 0dB to 70dB, the terminal may set the gain to 70dB at the end of the initial slot guard time.

이어서, 아날로그 디지털 컨버터(200)는 아날로그신호 이득 조절부(100)로부터 출력된 아날로그 신호를 디지털 신호를 변환한다(S103). 이때, 디지털 신호로 변환된 수신 신호는 메모리(300)에 저장된다.Next, the analog-to-digital converter 200 converts the analog signal output from the analog signal gain control unit 100 into a digital signal (S103). At this time, the received signal converted into a digital signal is stored in the memory 300 .

그 후, 이득 제어 신호 생성부(400)는 아날로그 디지털 컨버터(200)로부터 출력된 디지털 신호의 파워를 측정하여 측정된 파워값에 따라 아날로그신호 이득 조절부(100)의 이득값을 제어하는 제어신호를 출력한다(S104). Thereafter, the gain control signal generator 400 measures the power of the digital signal output from the analog-to-digital converter 200 and controls the gain value of the analog signal gain adjuster 100 according to the measured power value. is output (S104).

일예로, 시작 이득이 최대 이득일 경우에 아날로그 디지털 컨버터(200)로부터 출력되는 디지털 신호의 파워가 미리 정한 파워 값보다 크면 아날로그신호 이득 조절부(100)의 이득을 낮추고, 미리 정한 파워 값보다 작으면 이득을 그대로 유지한다. 이와 같이 이득을 조정하면, 보호 시간 이후에 전파 지연 시간 동안 수신되는 신호가 없어도 이득 값에는 영향을 미치지 않게 된다. 또한 수신신호가 수신되기 시작하면 이득 값은 작아지기 시작할 것이다. 다만 수신 신호가 매우 작은 경우에는 최대 이득 값을 유지한다. 그러나, 대부분의 경우 수신 신호는 설계된 최소 레벨보다는 크기 때문에 이득 값은 점점 작아질 것이다.For example, when the starting gain is the maximum gain, if the power of the digital signal output from the analog-to-digital converter 200 is greater than a predetermined power value, the gain of the analog signal gain adjusting unit 100 is lowered and smaller than the predetermined power value. Otherwise, the gains remain the same. If the gain is adjusted in this way, even if there is no signal received during the propagation delay time after the guard time, the gain value is not affected. Also, when the reception signal starts to be received, the gain value will start to decrease. However, when the received signal is very small, the maximum gain value is maintained. However, in most cases, since the received signal is greater than the designed minimum level, the gain value will gradually decrease.

이와 같이 시작 이득을 최대 이득으로 설정할 경우에는 아날로그 수신부의 LN((Low-noise amplifier) A성능을 고려해야 한다. 왜냐하면, 시작 이득이 최대 이득으로 설정된 상태에서 너무 센 수신 신호가 들어오면, LNA 가 신호를 왜곡시키거나 혹은 물리적으로 견디지 못하고 망가질 수 있기 때문이다.In this way, when the start gain is set to the maximum gain, the LN (Low-noise amplifier) A performance of the analog receiver should be considered. Because, if the receive signal is too strong when the start gain is set to the maximum gain, the LNA will This is because it can distort or break without being physically able to withstand it.

한편, 시스템의 최소 이득을 시작 이득으로 설정한 경우, 수신 신호 파워가 실제로 작기 때문에 아날로그 디지털 컨버터(200)로부터 출력되는 디지털 신호의 파워가 작은것인지 신호가 아직 수신되지 않아서 작은 것인지 알 수가 없다. 슬롯 초기의 보호 시간이 지난 후 이득 제어가 시작되었을 때 신호의 전파 지연으로 신호가 아직 단말에 도착하지 못했다면, 단말은 신호가 작다고 판단하기 때문에, 실제의 적절한 이득 값과는 다르게 이득을 계속해서 높일 것이다. 따라서, 최소 이득을 시작 이득으로 설정하는 것은 많은 주의가 필요하다.On the other hand, when the minimum gain of the system is set as the start gain, it cannot be known whether the power of the digital signal output from the analog-to-digital converter 200 is small because the received signal power is actually small or whether the signal is not received yet. If the signal has not yet arrived at the terminal due to the propagation delay of the signal when the gain control is started after the guard time of the initial slot has elapsed, the terminal determines that the signal is small, so the gain is different from the actual appropriate gain value. will increase Therefore, setting the minimum gain as the starting gain requires great care.

효과적인 방법중의 하나는 시스템의 중간 이득을 시작 이득으로 하는 것이다. 이 방법은 최소 이득 방식보다는 이득이 덜 출렁거리면서도, 신호 앞단의 LNA를 보호할 수 있다. One of the effective methods is to use the intermediate gain of the system as the starting gain. This method can protect the LNA at the front end of the signal, while the gain fluctuates less than the minimum gain method.

그 후, 이득 제어 신호 생성부(400)는 메모리(500)에 아날로그신호 이득 조절부(100)의 현재 이득값 및 이득 조정한 시점(현재 시간 위치값)을 저장해둔다(S105).Thereafter, the gain control signal generating unit 400 stores the current gain value of the analog signal gain adjusting unit 100 and the time at which the gain is adjusted (the current time position value) in the memory 500 ( S105 ).

여러 가지 알고리즘으로 알맞게 이득을 조정하면서 변화된 이득 값과 조정 시점은 메모리(500)에 저장하여 둔다. 여기서, 알고리즘으로 이득을 조정하는 기간은 시스템에 맞게 결정해야 한다. 즉, 이득 조정 기간은 한 슬롯 전체일 수도 있고, 슬롯의 시작에서 약간의 시간 동안 일 수도 있다.The changed gain value and the adjustment time point are stored in the memory 500 while adjusting the gain appropriately using various algorithms. Here, the period for adjusting the gain by the algorithm must be determined according to the system. That is, the gain adjustment period may be the whole of one slot, or may be for some time from the beginning of the slot.

슬롯 전체를 이득 조정 시간으로 정한다면, 슬롯 전체의 신호를 버퍼링해야 하고 신호처리도 전체 슬롯에 대하여 이루어져야 하기 때문에 구현의 부담이 커진다. 반면, 슬롯 초기의 약간의 시간 동안만 이득 조정을 하면, 버퍼링하는 신호의 양도 작아지고 신호처리도 이득 조정 시간 동안의 신호에 대해서만 이루어지기 때문에 구현이 쉽다. 따라서 본 발명에서는 이득 조정 기간을 가능한 한 작게 하는 것을 제안한다.If the entire slot is set as the gain adjustment time, the burden of implementation increases because the signal of the entire slot must be buffered and signal processing must also be performed on the entire slot. On the other hand, if the gain is adjusted only for a short period of time at the beginning of the slot, the amount of the buffered signal is reduced and the signal processing is performed only for the signal during the gain adjustment time, so it is easy to implement. Therefore, the present invention proposes to make the gain adjustment period as small as possible.

그 후, 신호 이득 보상부(600)는 메모리(500)에 저장된 이득값 및 신호 위치 값을 이용하여, 메모리(300)에 저장된 디지털 신호를 복원한 후 일정한 수신 이득을 갖도록 보상한다(S106). Thereafter, the signal gain compensator 600 restores the digital signal stored in the memory 300 by using the gain value and the signal position value stored in the memory 500 and then compensates to have a constant reception gain (S106).

이렇게 수신된 신호와 저장된 조정 이득 값 및 조정 시간을 이용하여 슬롯 신호를 일정한 수신 이득이 되도록 보상하는 단계에서는 이득 조정 시간 동안 저장된 수신 신호를 함께 저장된 조정 이득과 조정 시간으로 보상한다. In the step of compensating the slot signal to have a constant reception gain using the received signal, the stored adjustment gain value, and the adjustment time, the received signal stored during the gain adjustment time is compensated with the adjustment gain and adjustment time stored together.

예를 들어, 도 7a과 같이 초기 이득이 70dB이고, 이득 조정 시간 동안 100 샘플을 입력 받았고, 조정 이득은 20번째 샘플 수신 후 60dB변경되고, 90번째 샘플 수신 후 50 dB 로 변경되어 최종 설정 이득은 50 dB 라고 가정한다. 그러면, 도 7b와 같이, 1번 샘플에서 20번 샘플까지는 -20dB, 21번 샘플에서 90번 샘플까지는 -10dB, 91번 샘플부터 100번째 샘플까지는 0dB 의 이득을 디지털 영역에서 보상하게 된다. 그러면, 수신 신호 전체의 이득은 모두 50 dB가 된다. 도 7a 및 도 7b는 조정 이득의 변경에 드는 지연 시간이 없는 것으로 가정한 경우이다.For example, as shown in Figure 7a, the initial gain is 70 dB, 100 samples are input during the gain adjustment time, the adjustment gain is changed to 60 dB after receiving the 20th sample, and the final set gain is changed to 50 dB after receiving the 90th sample. Assume 50 dB. Then, as shown in FIG. 7B , a gain of -20dB from the 1st sample to the 20th sample, -10dB from the 21st sample to the 90th sample, and 0dB from the 91st sample to the 100th sample is compensated in the digital domain. Then, the overall gain of the received signal becomes 50 dB. 7A and 7B are cases in which it is assumed that there is no delay time required for changing the adjustment gain.

그런데, 시스템에 따라서 조정 이득이 변경되는 데 지연 시간이 각각 다르다. 따라서, 정확한 이득 보상을 위해서는 이 지연 시간을 고려하여 이득을 보상해야 한다. 앞서의 경우에 이득 변경 지연 시간이 3 샘플 시간이 걸린다고 가정한다.However, depending on the system, the adjustment gain is changed and the delay time is different. Therefore, for accurate gain compensation, the gain should be compensated in consideration of this delay time. In the previous case, it is assumed that the gain change delay time takes 3 sample times.

도 8a 에 도시된 바와 같이 수신신호는 3샘플 시간 후 이득 조정이 시작된다. 도 8b에 도시된 바와 같이, 1번 샘플에서 23번 샘플까지는 -20dB, 24번 샘플에서 93번 샘플까지는 -10dB, 94번 샘플부터 100번째 샘플까지는 0dB 의 이득을 디지털 영역에서 보상해야 한다. 이렇게 일정한 이득으로 보상된 신호는 복조 신호 처리시에 성능 저하를 일으키지 않는다.As shown in FIG. 8A, the gain adjustment of the received signal is started after 3 sample times. As shown in FIG. 8B, a gain of -20dB from the 1st sample to the 23rd sample, -10dB from the 24th sample to the 93th sample, and 0dB from the 94th sample to the 100th sample should be compensated in the digital domain. The signal compensated with such a constant gain does not cause performance degradation during demodulation signal processing.

참고로, 본 발명은 여러 방식의 시스템에 적용될 수 있지만, 그중에서도TDMA 시스템에 매우 효과적이다. 이는 TDMA신호의 경우에 송신 쪽 스펙트럼에서 스퓨리어스를 방지하고 송신 신호를 주어진 주파수 밴드로 제한하기 위하여 필터를 사용하기 때문이다. 필터의 사용으로 인하여, 신호의 시작과 끝은 도 9a와 같이 파워가 점점 커지거나 감소하는 형태가 된다. 도 9b에는 도 9a에서의 신호 초기 값들을 확대하여 나타내고 있다. 신호 초기 값들은 파워가 점점 커지는 형태이다. 따라서, 시작 이득을 최대 이득으로 설정한 후에 신호가 포화되기 시작하면 이득을 점점 감소시키는 방법이 매우 효과적으로 적용될 수 있다. For reference, although the present invention can be applied to various types of systems, it is particularly effective for a TDMA system. This is because, in the case of a TDMA signal, a filter is used to prevent spuriousness in the transmit spectrum and to limit the transmit signal to a given frequency band. Due to the use of the filter, the start and end of the signal have a form in which the power gradually increases or decreases as shown in FIG. 9A . 9B is an enlarged view of the signal initial values in FIG. 9A. The signal initial values are in the form of increasing power. Therefore, when the signal starts to saturate after setting the start gain to the maximum gain, the method of gradually decreasing the gain can be applied very effectively.

도 10a는 -30dBm 에서 -90dBm 까지의 신호에 대하여 수신 이득을 0dB 에서 60dB로 설정하는 시스템에서, 안테나 입력 신호를 -30dBm 파워로 설정하고 시작 이득은 60dB로 설정한 경우의 수신 신호 파형을 보여준다. 적정 이득인 0dB 가 될 때까지 이득이 변화되면서 수신되는 신호의 초기 파형이 보여진다. 도 10a을 보면, 이득 변화 영역에서 초기 수신 신호가 적정한 이득으로 세팅이 될 때까지 정상적인 이득보다 큰 이득 값을 가지게 된다. 여기서, 원래 신호 소스의 파워는 도9b와 같다. FIG. 10a shows a received signal waveform when the antenna input signal is set to -30dBm power and the start gain is set to 60dB in a system in which the reception gain is set from 0dB to 60dB for a signal from -30dBm to -90dBm. The initial waveform of the received signal is shown as the gain is changed until it reaches the proper gain of 0dB. Referring to FIG. 10A , in the gain change region, the initial received signal has a greater gain than the normal gain until it is set to an appropriate gain. Here, the power of the original signal source is as shown in FIG. 9B.

도 10b은 본 발명을 적용하여 이득을 보상한 신호의 초기 파형이다. 이 신호의 파형은 도 9b과 거의 같은 파형이다. 이것으로 본 발명이 AGC를 위한 프리앰블 없이도 이득 보상을 이용하여 신호의 수신을 왜곡없이 수행할 수 있음을 알 수 있다.10B is an initial waveform of a signal obtained by compensating for a gain by applying the present invention. The waveform of this signal is substantially the same as that of Fig. 9B. From this, it can be seen that the present invention can perform signal reception without distortion by using gain compensation without a preamble for AGC.

실제 하드웨어를 구현하는데 있어서, 정확히 지연시간을 안다는 것은 쉬운 일이 아니다. 조정 이득이 변경되는 데 소요되는 지연 시간을 고려하긴 하지만 시스템의 따라 하드웨어가 완벽히 구현되기는 어려울 수 있다. 그런 경우, 글리치(glitch)가 발생된다. 예를 들어 n 번째 샘플에서 이득 조정이 발생하여 실제 조정 이득이 변경되는 데는 3.5 샘플 시간이 걸린다면, n+4번째 샘플은 실제 아날로그 디지털 컨버터(200)의 입력단에서 이득은 큰데, 이득 보상 과정에서는 작은 이득으로 보상되기 때문에 글리치가 발생된다. 이러한 글리치의 예가 도 11a 에 나타나 있다. 이러한 글리치는 저대역 통과 필터로 제거될 수 있다. 이때 저대역 통과 필터의 대역폭은 신호 대역폭 보다는 커야 한다. 도 11b는 도 11a의 글리치를 제거한 예시도이다.In real hardware implementation, it is not easy to know exactly the delay time. Although it takes into account the delay time required for the adjustment gain to change, it can be difficult to fully implement the hardware depending on the system. In such a case, a glitch is generated. For example, if gain adjustment occurs in the nth sample and it takes 3.5 sample time to change the actual adjustment gain, the n+4th sample has a large gain at the input terminal of the actual analog-to-digital converter 200, but in the gain compensation process A glitch is created because it is compensated for by a small gain. An example of such a glitch is shown in FIG. 11A . These glitches can be removed with a low-pass filter. In this case, the bandwidth of the low-pass filter should be larger than the signal bandwidth. 11B is an exemplary view in which the glitch of FIG. 11A is removed.

마지막으로, 본 발명이 효율적으로 사용되는 것에 대하여 한가지 더 고려될 사항이 있다. 본 발명의 가장 효과적인 사용의 일 예는 신호 시작 부분에서 빠르게 이득 제어와 수신 후 이득 보상을 하고, 그 후에는 슬롯 끝까지 아날로그 디지털 컨버터의 입력단 이득을 앞부분에서 최종적으로 설정된 이득 값으로 계속 사용하는 것이다. 이와 같은 적용 방식은 하드웨어로 구현이 쉽고 대부분의 경우에 문제가 되지 않는다. Finally, there is one more consideration regarding the efficient use of the present invention. An example of the most effective use of the present invention is to quickly control the gain at the beginning of the signal and compensate the gain after reception, and then continue to use the gain of the input stage of the analog-to-digital converter as the gain value finally set in the front until the end of the slot. Such an application method is easy to implement in hardware and is not a problem in most cases.

그러나 무선 채널의 이득 변동이 심하여, 슬롯 초기에 채널의 이득이 매우 작고, 슬롯 후반부로 갈수록 채널 이득이 커지는 경우에는 문제가 발생할 수 있다. 이러한 채널 상황에서는 슬롯 초기에 적당한 이득 값을 찾아내어 설정한다 하더라도 이후에 채널 이득이 커지기 때문에 아날로그 디지털 컨버터(200)의 출력은 포화된다. 물론 이득 제어와 게인 보상을 한 슬롯 전체에 실시하면 아무 문제가 없겠지만, 이것은 구현이 매우 복잡하고 어려운 단점이 있다. However, a problem may occur when the gain of the radio channel is fluctuated so much that the gain of the channel is very small at the beginning of the slot and the gain of the channel increases toward the end of the slot. In such a channel situation, even if an appropriate gain value is found and set at the beginning of the slot, the output of the analog-to-digital converter 200 is saturated because the channel gain increases thereafter. Of course, there will be no problem if gain control and gain compensation are performed in one slot, but this has the disadvantage of being very complicated and difficult to implement.

따라서, 본 발명은 슬롯 초기에 최종 이득이 결정되어 초기 수신 신호의 이득이 보상되고 이후에는 계속 최종 이득을 사용하는 경우에 있어서, 슬롯 초기 이후에 신호가 포화되는 것을 방지하는 방법을 제시한다. 그것은 신호가 포화되는 경우에 최종 결정된 이득 값을 일정량 감소시키는 것이다. 이와 같이 하면 수신 신호가 포화되는 것을 대부분 방지할 수 있다. 여기서 주의할 점은 슬롯 초기에 이득 제어 후 수신 신호의 이득을 보상하는 것과는 달리, 신호 이득 보상이 끝난 후의 최종 이득을 감소시킨 후에는 더 이상 이득 보상이 없다는 차이점이 있다. 왜냐하면, 포화된 신호를 이득 보상하기 위하여 1보다 큰 이득을 곱하더라도, 신호는 역시 포화된 상태이기 때문이다.
Accordingly, the present invention proposes a method of preventing signal saturation after the initial slot in the case where the final gain is determined at the beginning of the slot to compensate for the gain of the initial received signal and the final gain is used thereafter. It is to decrease the finally determined gain value by a certain amount when the signal is saturated. In this way, it is possible to mostly prevent the received signal from being saturated. A point to be noted here is that there is no more gain compensation after the final gain after signal gain compensation is reduced, unlike compensation for the gain of the received signal after gain control at the beginning of the slot. This is because even if the saturated signal is multiplied by a gain greater than 1 to compensate for the gain, the signal is still saturated.

본 발명에 의하면, 수신 슬롯 시작에서 AD 변환기 입력단의 시작 이득을 시스템이 설정할 수 있는 최대 이득으로 설정할 수 있기 때문에, 작은 신호 입력에 대해서도 동작할 수 있다. 또한, 수신된 신호가 이득 추적 과정으로 인한 이득의 차이들을 디지털 단에서 추후 복원하기 때문에, 수신된 신호는 한 슬롯 동안 일정한 이득을 가지게 되어 결과적으로 자동 이득 제어로 인한 수신 신호의 품질 저하를 막을 수 있다.According to the present invention, since the start gain of the AD converter input stage can be set to the maximum gain that can be set by the system at the start of the reception slot, it is possible to operate even for a small signal input. In addition, since the received signal recovers the differences in gain due to the gain tracking process later in the digital stage, the received signal has a constant gain for one slot, and consequently, it is possible to prevent deterioration of the received signal due to automatic gain control. have.

본 발명은 D2D 통신과 해상 통신 등 항상 신호를 송신하는 기지국이 없이 단말간 가끔 드문드문 통신을 하는 시스템에서 매우 유용하게 쓰일 수 있다.The present invention can be very usefully used in a system that occasionally communicates between terminals without a base station that always transmits a signal, such as D2D communication and maritime communication.

상술한 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.The above-described preferred embodiments of the present invention are for the purpose of illustration, and those skilled in the art will be able to make various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, and such modifications and changes are described in the following patents. It should be considered as being within the scope of the claims.

Claims (16)

시분할다중접속(TDMA) 무선 통신 시스템에 있어서,
하나의 TDMA 슬롯에 대해서, 입력되는 아날로그 신호의 이득을 설정된 이득값으로 조정하는 아날로그 신호 이득 조절부;
상기 이득 조절부에서 이득 조정된 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 컨버터;
상기 디지털 신호의 파워를 측정하여 상기 디지털 신호의 파워에 따라 아날로그 신호 이득 조절부의 이득을 제어하는 제어신호를 출력하는 이득 제어 신호 생성부;
상기 아날로그 신호 이득 조절부의 이득값과 이득 조정 시점을 저장하는 메모리; 및
상기 이득값과 상기 이득 조정 시점을 이용하여 상기 디지털 신호의 이득을 보상하는 신호 이득 보상부;
를 포함하는 자동 이득 제어 장치.
In a time division multiple access (TDMA) wireless communication system,
an analog signal gain control unit for adjusting a gain of an input analog signal to a set gain value for one TDMA slot;
an analog-to-digital converter that converts the analog signal gain-adjusted by the gain adjuster into a digital signal;
a gain control signal generating unit measuring the power of the digital signal and outputting a control signal for controlling a gain of the analog signal gain adjusting unit according to the power of the digital signal;
a memory for storing a gain value and a gain adjustment time of the analog signal gain adjustment unit; and
a signal gain compensator for compensating for a gain of the digital signal using the gain value and the gain adjustment time;
Automatic gain control device comprising a.
청구항 1에 있어서,
상기 아날로그 신호 이득 조절부는,
상기 아날로그 신호의 시작 이득을 상기 아날로그 신호 이득 조절부가 설정할 수 있는 최대 이득값으로 설정하는 것을 특징으로 하는 자동 이득 제어 장치.
The method according to claim 1,
The analog signal gain control unit,
The automatic gain control apparatus of claim 1, wherein the starting gain of the analog signal is set to a maximum gain that can be set by the analog signal gain control unit.
청구항 1에 있어서,
상기 아날로그 신호 이득 조절부는,
상기 하나의 TDMA 슬롯의 전체 수신 구간 동안 이득을 조정하는 것을 특징으로 하는 자동 이득 제어 장치.
The method according to claim 1,
The analog signal gain control unit,
Automatic gain control apparatus, characterized in that the gain is adjusted during the entire reception period of the one TDMA slot.
청구항 1에 있어서,
상기 아날로그 신호 이득 조절부는,
상기 하나의 TDMA 슬롯의 초기 일부 구간 동안 이득을 조정하는 것을 특징으로 하는 자동 이득 제어 장치.
The method according to claim 1,
The analog signal gain control unit,
The automatic gain control apparatus, characterized in that the gain is adjusted during an initial partial period of the one TDMA slot.
청구항 1에 있어서,
상기 이득 제어 신호 생성부는,
상기 디지털 신호의 파워값이 미리 정한 기준값보다 높은 경우에 상기 아날로그 신호 이득 조절부의 이득값을 감소시키는 것을 특징으로 하는 자동 이득 제어 장치.
The method according to claim 1,
The gain control signal generator,
and reducing a gain value of the analog signal gain control unit when the power value of the digital signal is higher than a predetermined reference value.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 시분할다중접속(TDMA) 무선 통신 시스템에 있어서,
하나의 TDMA 슬롯에 대해서, 미리 정한 시작 이득값에 의해 입력된 아날로그 신호의 이득을 조정하는 단계;
상기 이득이 조정된 아날로그 신호를 디지털 신호로 변환하는 단계;
상기 디지털 신호의 파워를 측정하여 상기 디지털 신호의 파워에 따라 상기 아날로그 신호의 이득 조정을 위한 이득값을 제어하는 단계;
상기 이득값에 따라 상기 아날로그 신호의 이득을 조정하면서 상기 이득값 및 이득 조정 시점을 저장하는 단계;
상기 이득값의 조정이 끝난 후에, 상기 저장된 이득값 및 상기 이득 조정 시점을 이용하여 상기 디지털 신호의 이득을 보상하는 단계;
를 포함하는 것을 특징으로 하는 자동 이득 제어 방법.
In a time division multiple access (TDMA) wireless communication system,
adjusting a gain of an input analog signal by a predetermined start gain value for one TDMA slot;
converting the gain-adjusted analog signal into a digital signal;
measuring the power of the digital signal and controlling a gain value for adjusting the gain of the analog signal according to the power of the digital signal;
storing the gain value and a gain adjustment time while adjusting a gain of the analog signal according to the gain value;
compensating for the gain of the digital signal using the stored gain value and the gain adjustment time after the adjustment of the gain value is finished;
Automatic gain control method comprising a.
청구항 11에 있어서,
상기 미리 정한 시작 이득값에 의해 아날로그 신호의 이득을 조정하는 단계는,
상기 아날로그 신호의 시작 이득값을 상기 TDMA 무선 통신 시스템이 설정할 수 있는 최대 이득값으로 설정하는 것을 특징으로 하는 자동 이득 제어 방법.
12. The method of claim 11,
The step of adjusting the gain of the analog signal by the predetermined starting gain value includes:
The automatic gain control method, characterized in that the starting gain value of the analog signal is set to the maximum gain value that the TDMA wireless communication system can set.
청구항 11에 있어서,
상기 이득값을 제어하는 단계는,
상기 디지털 신호의 파워값이 미리 정한 기준값보다 높은 경우에 상기 이득값을 감소시키는 것을 특징으로 하는 자동 이득 제어 방법.
12. The method of claim 11,
The step of controlling the gain value,
The automatic gain control method of claim 1, wherein the gain value is decreased when the power value of the digital signal is higher than a predetermined reference value.
청구항 11에 있어서,
상기 이득값에 따라 상기 아날로그 신호의 이득을 조정하면서 상기 이득값 및 이득 조정 시점을 저장하는 단계는,
상기 하나의 TDMA 슬롯의 전체 수신 구간 동안 이득을 조정하는 것을 특징으로 하는 자동 이득 제어 방법.
12. The method of claim 11,
Storing the gain value and the gain adjustment time while adjusting the gain of the analog signal according to the gain value,
The automatic gain control method, characterized in that the gain is adjusted during the entire reception period of the one TDMA slot.
청구항 11에 있어서,
상기 이득값에 따라 상기 아날로그 신호의 이득을 조정하면서 상기 이득값 및 이득 조정 시점을 저장하는 단계는,
상기 하나의 TDMA 슬롯의 초기 일부 구간 동안 이득을 조정하는 것을 특징으로 하는 자동 이득 제어 방법.
12. The method of claim 11,
Storing the gain value and the gain adjustment time while adjusting the gain of the analog signal according to the gain value,
The automatic gain control method, characterized in that the gain is adjusted during an initial partial period of the one TDMA slot.
삭제delete
KR1020150013280A 2015-01-28 2015-01-28 Automatic gain controller and method thereof KR102262717B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150013280A KR102262717B1 (en) 2015-01-28 2015-01-28 Automatic gain controller and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150013280A KR102262717B1 (en) 2015-01-28 2015-01-28 Automatic gain controller and method thereof

Publications (2)

Publication Number Publication Date
KR20160092646A KR20160092646A (en) 2016-08-05
KR102262717B1 true KR102262717B1 (en) 2021-06-10

Family

ID=56711112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150013280A KR102262717B1 (en) 2015-01-28 2015-01-28 Automatic gain controller and method thereof

Country Status (1)

Country Link
KR (1) KR102262717B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428716B1 (en) 2001-12-14 2004-04-28 한국전자통신연구원 Apparatus and method for controlling automatic gain in wireless telecommunication system
KR100689431B1 (en) 2005-03-03 2007-03-08 삼성전자주식회사 Apparatus and method for controlling an automatic gain controller due to a compressed mode
KR100694787B1 (en) 2003-03-14 2007-03-14 인터디지탈 테크날러지 코포레이션 Enhanced automatic gain control mechanism for timeslotted data transmission

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120071239A (en) * 2010-12-22 2012-07-02 한국전자통신연구원 Initial received power decision device and method for multi carrier system
KR20130074476A (en) 2011-12-26 2013-07-04 한국전자통신연구원 Method for automatic gain control in maritime digital communication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428716B1 (en) 2001-12-14 2004-04-28 한국전자통신연구원 Apparatus and method for controlling automatic gain in wireless telecommunication system
KR100694787B1 (en) 2003-03-14 2007-03-14 인터디지탈 테크날러지 코포레이션 Enhanced automatic gain control mechanism for timeslotted data transmission
KR100689431B1 (en) 2005-03-03 2007-03-08 삼성전자주식회사 Apparatus and method for controlling an automatic gain controller due to a compressed mode

Also Published As

Publication number Publication date
KR20160092646A (en) 2016-08-05

Similar Documents

Publication Publication Date Title
KR101693610B1 (en) Systems and methods for distributed antenna system reverse path summation using signal-to-noise ratio optimization
EP1309093B1 (en) Method and apparatus for reducing the effect of AGC switching transients
EP1481492B1 (en) Power control device and method for calibrating the power of a transmitter or receiver in a mobile communication network
KR102318345B1 (en) Method and apparatus for controlling gain in communicaton system supproting beam forming scheme
KR100818002B1 (en) Automatic gain control circuit and method for automatic gain control
CA2232754A1 (en) Gain control method and receiver
US6775336B1 (en) Receiver and gain control method of the same
US7046976B2 (en) Receiving device with automatic gain control
US20170033816A1 (en) Method and apparatus for adaptive automatic gain control
US20170230921A1 (en) Automatic gain control method and automatic gain control circuit
US20130084906A1 (en) Radio frequency amplifier noise reduction system
TWI575970B (en) Systems and methods for enhancing probability of internal measurements in crowded environments
KR102262717B1 (en) Automatic gain controller and method thereof
JP2006262413A (en) Radio repeater and transmission apparatus thereof
KR20090092136A (en) Method and bluetooth device for power control
JP4828971B2 (en) Wireless device
KR20070021794A (en) Apparatus and method for controlling output power of mobile terminal
US8639199B1 (en) System and method for high performance coherent peak compression estimation
KR102216715B1 (en) Apparatus for controlling wide-band signal transmission gain in wireless communication systems and signal processing method of the same
US9949217B2 (en) Transmit power control method and system in mobile communications device
KR102044764B1 (en) Receiver for VHF Data Exchange System having a function of Preventing Over-Input Signal and Controlling Method thereof
US8767894B2 (en) Wireless device and receiving method
JP5593144B2 (en) Receiver and automatic gain control method
US8193858B2 (en) Setting an output level of an amplifier apparatus
KR100553270B1 (en) Repeater Capable of Automatically Setting Output Level and Method for Automatically Setting Output Level of a Repeater

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right