KR102251469B1 - System for predicting copper protrusion amount of through silicon via under chip stacking process, and control method thereof - Google Patents

System for predicting copper protrusion amount of through silicon via under chip stacking process, and control method thereof Download PDF

Info

Publication number
KR102251469B1
KR102251469B1 KR1020180134689A KR20180134689A KR102251469B1 KR 102251469 B1 KR102251469 B1 KR 102251469B1 KR 1020180134689 A KR1020180134689 A KR 1020180134689A KR 20180134689 A KR20180134689 A KR 20180134689A KR 102251469 B1 KR102251469 B1 KR 102251469B1
Authority
KR
South Korea
Prior art keywords
copper
silicon
protrusion
tsv
thermal expansion
Prior art date
Application number
KR1020180134689A
Other languages
Korean (ko)
Other versions
KR20200051914A (en
Inventor
김동철
이우주
곽태진
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR1020180134689A priority Critical patent/KR102251469B1/en
Publication of KR20200051914A publication Critical patent/KR20200051914A/en
Application granted granted Critical
Publication of KR102251469B1 publication Critical patent/KR102251469B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템 및 예측방법이 개시된다. 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템은 관통 실리콘 비아(TSV)의 초기 형상 정보, TSV에 충전된 구리의 결정립 초기 형상 정보, 열처리 조건 정보, 열팽창 예측정보를 입력받는 입력부 및 상기 입력부를 통해 입력된 TSV 초기 형상 정보, TSV에 충전된 구리의 결정립 초기 형상 정보, 열처리 조건 정보, 열팽창 예측정보를 입력받고, 상기 입력된 정보들을 이용하여 TSV 초기 형상을 정의하고, 상기 TSV의 구리 결정립 성장률을 계산하고, 열팽창 기반 구리 결정립 탄성변형을 계산하고, 구리 결정립 소성변형을 계산하고, 상기 계산된 정보들을 바탕으로 상기 TSV의 구리돌출량을 예측하는 구리 돌출량 예측부를 포함한다.Disclosed are a system and a method for predicting copper protrusion through silicon vias in a chip stacking process. The through-silicon via copper protrusion prediction system according to an embodiment of the present invention includes initial shape information of the through-silicon via (TSV), initial shape information of crystal grains of copper charged in the TSV, heat treatment condition information, and thermal expansion prediction information. The initial shape information of the TSV inputted through the input unit and the input unit, the initial shape information of the crystal grains of the copper charged in the TSV, the heat treatment condition information, and the thermal expansion prediction information are received, and the initial shape of the TSV is defined using the input information. And, calculating the copper grain growth rate of the TSV, calculating the copper grain elastic deformation based on thermal expansion, calculating the copper grain plastic deformation, and predicting the copper protrusion amount of the TSV based on the calculated information. Includes wealth.

Description

칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템 및 예측방법{SYSTEM FOR PREDICTING COPPER PROTRUSION AMOUNT OF THROUGH SILICON VIA UNDER CHIP STACKING PROCESS, AND CONTROL METHOD THEREOF}[SYSTEM FOR PREDICTING COPPER PROTRUSION AMOUNT OF THROUGH SILICON VIA UNDER CHIP STACKING PROCESS, AND CONTROL METHOD THEREOF}

본 발명은 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템 및 예측방법에 관한 것이다.The present invention relates to a system and a method for predicting copper protrusion through silicon vias in a chip stacking process.

일반적으로, 관통 실리콘 비아(Through Silicon Via ; TSV) 기술은 실리콘 웨이퍼를 관통하는 미세 홀(via)을 형성한 후 홀 내부에 전도성 물질을 충전시켜 칩 내부에 직접 전기적 연결 통로를 확보하는 칩 스태킹 기술이다.In general, through silicon via (TSV) technology is a chip stacking technology that secures an electrical connection path directly inside the chip by filling a conductive material inside the hole after forming a micro hole (via) penetrating the silicon wafer. to be.

칩의 소형화가 가능하고 소비전력이 감소되며 신호전달이 빨라지는 장점이 있다. TSV에 충전하는 전도성 금속으로써 전기 전도도가 높고 가격이 저렴하며 기존의 금속 배선과의 정합성이 우수한 구리가 가장 널리 사용된다. 구리는 실리콘 기판보다 열팽창 계수가 6-7배의 높은 열팽창계수를 가지기 때문에 고온에 노출되었을 때 TSV에 충전된 구리가 실리콘 기판 위로 돌출되는 구리 펌핑(Cu pumping) 현상을 초래할 수 있다. 특히, 반도체 소자 공정 중 금속 배선 및 입출력 단자를 형성하는 벡 엔드 라인(Back End Of Line ; BEOL) 단계에서 화학기상증착법(Chemical Vapor Deposition ; CVD)이 고온에서 진행되기 때문에 구리 펌핑에 의해 새로 생성된 BEOL 층에 손상을 줄 수 있다.The chip can be miniaturized, power consumption is reduced, and signal transmission is fast. As a conductive metal for charging TSVs, copper, which has high electrical conductivity, is inexpensive, and has excellent compatibility with existing metal wiring, is the most widely used. Since copper has a coefficient of thermal expansion that is 6-7 times higher than that of a silicon substrate, when exposed to high temperatures, copper charged in the TSV may protrude onto the silicon substrate, causing a copper pumping phenomenon. In particular, chemical vapor deposition (CVD) is performed at a high temperature in the back end of line (BEOL) step of forming metal wiring and input/output terminals during the semiconductor device process, so it is newly created by copper pumping. It may damage the BEOL layer.

대한민국 등록특허공보 제10-0871381호(2008.11.25.등록)Korean Patent Publication No. 10-0871381 (registered on November 25, 2008)

본 발명의 실시예는 칩 스태킹 공정에서 칩의 신뢰성 향상을 위해 시뮬레이션을 통해 관통 실리콘 비아의 구리 돌출량을 사전에 예측할 수 있는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템 및 예측방법을 제공하고자 한다.An embodiment of the present invention is to provide a system and a prediction method for predicting copper protrusion of through silicon vias in a chip stacking process, which can predict the amount of copper protrusion of through silicon vias through simulation in order to improve the reliability of a chip in a chip stacking process. do.

본 발명의 일 측면에 따르면, 관통 실리콘 비아(TSV)의 초기 형상 정보, TSV에 충전된 구리의 결정립 초기 형상 정보, 열처리 조건 정보, 열팽창 예측정보를 입력받는 입력부; 및 상기 입력부를 통해 입력된 TSV 초기 형상 정보, TSV에 충전된 구리의 결정립 초기 형상 정보, 열처리 조건 정보, 열팽창 예측정보를 입력받고, 상기 입력된 정보들을 이용하여 TSV 초기 형상을 정의하고, 상기 TSV의 구리 결정립 성장률을 계산하고, 열팽창 기반 구리 결정립 탄성변형을 계산하고, 구리 결정립 소성변형을 계산하고, 상기 계산된 정보들을 바탕으로 상기 TSV의 구리돌출량을 예측하는 구리 돌출량 예측부를 포함하고, 상기 구리 돌출량 예측부는 상기 계산된 구리 결정립 성장률, 열처리 조건, 구리와 실리콘의 확산계수 비율, 구리와 실리콘의 열팽창계수 비율, 구리와 실리콘의 탄성계수 비율, 실리콘의 강성행렬 및 구리 결정립 성장위치에 따른 변형벡터를 이용하여 열팽창 기반 구리 결정립 탄성변형을 계산하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템이 제공될 수 있다.According to an aspect of the present invention, there is provided an input unit configured to receive initial shape information of a through silicon via (TSV), initial shape information of crystal grains of copper charged in the TSV, heat treatment condition information, and thermal expansion prediction information; And input TSV initial shape information, initial crystal grain shape information of copper charged in the TSV, heat treatment condition information, and thermal expansion prediction information input through the input unit, and define an initial TSV shape using the input information, and the TSV A copper protrusion predictor for calculating the copper grain growth rate of, calculating the copper grain elastic deformation based on thermal expansion, calculating the copper grain plastic deformation, and predicting the copper protrusion amount of the TSV based on the calculated information, The copper protrusion predictor is based on the calculated copper grain growth rate, heat treatment condition, diffusion coefficient ratio of copper and silicon, thermal expansion coefficient ratio of copper and silicon, elasticity coefficient ratio of copper and silicon, stiffness matrix of silicon, and copper grain growth position. A system for predicting the amount of copper protrusion through silicon via in a chip stacking process for calculating the elastic deformation of copper grains based on thermal expansion using the corresponding strain vector may be provided.

또한, 상기 구리 돌출량 예측부는 상기 정의된 TSV 초기 형상, 열처리 조건, 구리와 실리콘의 확산계수 비율 및 구리와 실리콘의 열팽창계수 비율을 이용하여 구리 결정립 성장률을 계산할 수 있다.In addition, the copper protrusion predictor may calculate a copper grain growth rate using the defined initial shape of the TSV, heat treatment conditions, a diffusion coefficient ratio of copper and silicon, and a thermal expansion coefficient ratio of copper and silicon.

삭제delete

또한, 상기 구리 돌출량 예측부는 상기 계산된 열팽창 기반 구리 결정립 탄성변형, 계산된 구리 결정립 성장률, 열처리 조건, 구리와 실리콘의 확산계수 비율, 구리와 실리콘의 열팽창계수 비율, 구리와 실리콘의 탄성계수 비율, 실리콘의 강성행렬 및 구리 결정립 성장위치에 따른 변형벡터를 이용하여 구리 결정립 소성변형을 계산할 수 있다.In addition, the copper protrusion predicting unit is the calculated thermal expansion-based copper grain elastic deformation, the calculated copper grain growth rate, heat treatment conditions, the diffusion coefficient ratio of copper and silicon, the thermal expansion coefficient ratio of copper and silicon, the elastic modulus ratio of copper and silicon. , The plastic deformation of the copper grains can be calculated using the strain vector according to the stiffness matrix of silicon and the growth position of the copper grains.

또한, 상기 구리 돌출량 예측부는 계산된 구리 결정립 성장률, 계산된 열팽창 기반 구리 결정립 탄성변형 및 계산된 구리 결정립 소성변형을 근거로 TSV의 구리 돌출량을 예측할 수 있다.In addition, the copper protrusion amount predictor may predict the copper protrusion amount of the TSV based on the calculated copper grain growth rate, the calculated thermal expansion-based copper grain elastic deformation, and the calculated copper grain plastic deformation.

또한, 상기 구리 돌출량 예측부의 제어신호에 따라 상기 예측된 구리 돌출량과 관련된 이미지를 출력하는 출력부를 포함할 수 있다.In addition, an output unit for outputting an image related to the predicted copper protrusion amount according to a control signal of the copper protrusion amount predictor may be included.

또한, 상기 출력부는 상기 예측된 구리 돌출량을 바탕으로 가열시간에 따른 TSV의 열변형 및 변형 후의 형상을 이미지로 출력할 수 있다.In addition, the output unit may output the thermal deformation of the TSV according to the heating time and the shape after the deformation based on the predicted amount of copper protrusion as an image.

또한, 상기 출력부는 상기 예측된 구리 돌출량을 바탕으로 초기 형상 대비 구리 돌출량을 정량적으로 수치화하고 그래프로 출력할 수 있다.In addition, the output unit may quantitatively quantify the amount of copper protrusion relative to the initial shape based on the predicted amount of copper protrusion and output the graph.

또한, 상기 출력부는 상기 구리 돌출량 예측부의 제어신호에 따라 상기 예측된 구리 돌출량을 바탕으로 TSV의 열변형 및 변형 후의 형상 정보와 함께 열팽창 후 변형이 발생한 구리 영역에서 시간에 따른 결정립의 형상 정보를 포함하는 이미지를 출력할 수 있다.In addition, the output unit is based on the predicted copper protrusion amount according to the control signal of the copper protrusion amount prediction unit, along with thermal deformation of TSV and shape information after deformation, as well as information on the shape of crystal grains over time in the copper region where deformation has occurred after thermal expansion. An image including a can be output.

본 발명의 다른 측면에 따르면, 관통 실리콘 비아(TSV)의 초기 형상 정보, TSV에 충전된 구리의 결정립 초기 형상 정보, 열처리 조건 정보, 열팽창 예측정보를 입력받고, 상기 입력된 정보들을 이용하여 TSV 초기 형상을 정의하고, 상기 정의된 TSV 초기 형상, 열처리 조건, 구리와 실리콘의 확산계수 비율 및 구리와 실리콘의 열팽창계수 비율을 이용하여 구리 결정립 성장률을 계산하고, 상기 계산된 구리 결정립 성장률, 열처리 조건, 구리와 실리콘의 확산계수 비율, 구리와 실리콘의 열팽창계수 비율, 구리와 실리콘의 탄성계수 비율, 실리콘의 강성행렬 및 구리 결정립 성장위치에 따른 변형벡터를 이용하여 열팽창 기반 구리 결정립 탄성변형을 계산하고, 상기 계산된 열팽창 기반 구리 결정립 탄성변형, 계산된 구리 결정립 성장률, 열처리 조건, 구리와 실리콘의 확산계수 비율, 구리와 실리콘의 열팽창계수 비율, 구리와 실리콘의 탄성계수 비율, 실리콘의 강성행렬 및 구리 결정립 성장위치에 따른 변형벡터를 이용하여 구리 결정립 소성변형을 계산하고, 상기 계산된 구리 결정립 성장률, 계산된 열팽창 기반 구리 결정립 탄성변형 및 계산된 구리 결정립 소성변형을 근거로 TSV의 구리 돌출량을 예측하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측방법이 제공될 수 있다.According to another aspect of the present invention, the initial shape information of the through silicon via (TSV), the initial shape information of the crystal grains of the copper charged in the TSV, the heat treatment condition information, and the thermal expansion prediction information are received, and the TSV is initialized using the input information. Define the shape, calculate the copper grain growth rate using the defined initial shape of the TSV, the heat treatment condition, the diffusion coefficient ratio of copper and silicon, and the thermal expansion coefficient ratio of copper and silicon, and calculate the copper grain growth rate, heat treatment condition, Using the diffusion coefficient ratio of copper and silicon, the coefficient of thermal expansion of copper and silicon, the ratio of the elastic modulus of copper and silicon, the stiffness matrix of silicon, and the strain vector according to the copper grain growth position, the thermal expansion-based copper grain elastic deformation was calculated, The calculated thermal expansion-based copper grain elastic deformation, calculated copper grain growth rate, heat treatment conditions, diffusion coefficient ratio of copper and silicon, thermal expansion coefficient ratio of copper and silicon, elasticity coefficient ratio of copper and silicon, stiffness matrix of silicon, and copper grain Calculate the plastic deformation of copper grains using the strain vector according to the growth position, and predict the amount of copper protrusion of TSV based on the calculated copper grain growth rate, the calculated thermal expansion-based copper grain elastic deformation, and the calculated copper grain plastic deformation. A method for predicting the amount of copper protrusion through silicon vias in a chip stacking process may be provided.

또한, 상기 예측된 구리 돌출량을 근거로 하여 가열시간에 따른 TSV의 열변형 및 변형 후의 형상을 이미지로 출력하거나, 초기 형상 대비 구리 돌출량을 정량적으로 수치화하고 그래프로 출력할 수 있다.Also, based on the predicted amount of copper protrusion, the thermal deformation of the TSV according to the heating time and the shape after the deformation may be output as an image, or the amount of copper protrusion compared to the initial shape may be quantitatively quantified and output as a graph.

또한, 상기 예측된 구리 돌출량을 바탕으로 TSV의 열변형 및 변형 후의 형상 정보와 함께 열팽창 후 변형이 발생한 구리 영역에서 시간에 따른 결정립의 형상 정보를 포함하는 이미지를 출력할 수 있다.Also, based on the predicted amount of copper protrusion, an image including shape information of crystal grains over time in a copper region in which deformation has occurred after thermal expansion, together with thermal deformation and shape information after deformation of the TSV may be output.

본 발명의 실시예에 의하면, 시뮬레이션을 통해 관통 실리콘 비아의 구리 돌출량을 사전에 예측할 수 있어 칩 스태킹 공정하에서 칩의 신뢰성 향상시킬 수 있다.According to an exemplary embodiment of the present invention, it is possible to predict the amount of copper protrusion of the through silicon via through simulation in advance, thereby improving the reliability of the chip under the chip stacking process.

본 발명의 실시예에 의하면, 관통 실리콘 비아의 구리 결정립의 형상을 사전에 예측할 수 있어 칩 스태킹 공정하에서 칩의 신뢰성 향상시킬 수 있다.According to the exemplary embodiment of the present invention, the shape of the copper crystal grains of the through silicon vias can be predicted in advance, so that the reliability of the chip can be improved in the chip stacking process.

도 1은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템의 제어블록도이다.
도 2는 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 TSV 초기 형상 정보를 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 구리의 결정립과 결정립계를 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 열처리 조건 정보를 설명하기 위한 도면이다.
도 5는 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측방법에 대한 제어흐름도이다.
도 6은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 시뮬레이션 결과 TSV의 구리가 상부측으로 돌출되는 것을 설명하기 위한 도면이다.
도 7은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 가열시기별 TSV의 구리 결정립 형상 변화를 나타낸 도면이다.
도 8은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 TSV 폭위치별 구리 표면 위치를 나타낸 그래프이다.
도 9는 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 가열시간별 최대 구리 돌출량을 나타낸 그래프이다.
도 10은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 가열 초기의 가열속도별 구리 표면위치 변화를 나타낸 그래프이다.
도 11은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 가열 후기의 가열속도별 구리 표면위치 변화를 나타낸 그래프이다.
도 12는 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 TSV의 구리두께를 나타낸 도면이다.
도 13은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 TSV의 구리두께별 구리 돌출량을 나타낸 도면이다.
도 14는 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 TSV의 구리두께별 구리 표면위치를 나타낸 그래프이다.
도 15 내지 도 17은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 출력된 TSV의 구리 결정립 형태를 설명하기 위한 도면이다.1 is a control block diagram of a system for predicting a copper protrusion amount of a through silicon via in a chip stacking process according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating initial shape information of a TSV in a system for predicting a copper protrusion amount of a through silicon via in a chip stacking process according to an embodiment of the present invention.
FIG. 3 is a diagram for explaining crystal grains and grain boundaries of copper in a system for predicting copper protrusion through silicon vias in a chip stacking process according to an exemplary embodiment of the present invention.
4 is a view for explaining heat treatment condition information in a system for predicting a copper protrusion amount of a through silicon via in a chip stacking process according to an embodiment of the present invention.
5 is a control flow diagram for a method for predicting a copper protrusion amount of a through silicon via in a chip stacking process according to an embodiment of the present invention.
6 is a view for explaining that the copper of the TSV protrudes upward as a result of a simulation in the system for predicting the amount of copper protrusion through the silicon via in the chip stacking process according to an exemplary embodiment of the present invention.
7 is a view showing a change in shape of a copper crystal grain of TSV for each heating period in a system for predicting a copper protrusion amount of a through-silicon via in a chip stacking process according to an embodiment of the present invention.
8 is a graph showing a copper surface location for each TSV width location in a system for predicting a copper protrusion amount of a through silicon via in a chip stacking process according to an embodiment of the present invention.
9 is a graph showing the maximum amount of copper protrusion for each heating time in the system for predicting the amount of copper protrusion through the through silicon via in the chip stacking process according to an embodiment of the present invention.
FIG. 10 is a graph showing a change in a copper surface location for each heating rate at an initial stage of heating in a system for predicting a copper protrusion amount through a silicon via in a chip stacking process according to an embodiment of the present invention.
11 is a graph showing a change in a copper surface position according to a heating rate after heating in a system for predicting a copper protrusion amount of a through-silicon via in a chip stacking process according to an embodiment of the present invention.
12 is a view showing the copper thickness of a TSV in a system for predicting a copper protrusion amount of a through silicon via in a chip stacking process according to an embodiment of the present invention.
13 is a view showing the amount of copper protrusion by copper thickness of TSV in the system for predicting the amount of copper protrusion through silicon via in the chip stacking process according to an embodiment of the present invention.
14 is a graph showing a copper surface location of a TSV by copper thickness in a system for predicting a copper protrusion amount of a through silicon via in a chip stacking process according to an embodiment of the present invention.
15 to 17 are diagrams for explaining the shape of copper crystal grains of TSV output from the through-silicon via copper protrusion prediction system in the chip stacking process according to an embodiment of the present invention.

이하에서는 본 발명의 실시예들을 첨부 도면을 참조하여 상세히 설명한다. 이하에 소개되는 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 충분히 전달할 수 있도록 하기 위해 예로서 제공하는 것이다. 본 발명은 이하 설명되는 실시예들에 한정하지 않고 다른 형태로 구체화할 수도 있다. 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 도면에서 생략하였으며 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장하여 표현할 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments introduced below are provided as examples in order to sufficiently convey the spirit of the present invention to those of ordinary skill in the art. The present invention is not limited to the embodiments described below and may be embodied in other forms. In order to clearly describe the present invention, parts irrelevant to the description are omitted from the drawings, and in the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. The same reference numerals represent the same elements throughout the specification.

도 1은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템의 제어블록도이다.1 is a control block diagram of a system for predicting a copper protrusion amount of a through silicon via in a chip stacking process according to an embodiment of the present invention.

도 1을 참조하면, 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템은 전반적인 제어를 수행하는 구리 돌출량 예측부(10)를 포함한다.Referring to FIG. 1, a system for predicting a copper protrusion amount through a silicon via in a chip stacking process includes a copper protrusion amount predicting unit 10 that performs overall control.

구리 돌출량 예측부(10)의 입력측에는 입력부(20)가 전기적으로 연결되어 있다.The input unit 20 is electrically connected to the input side of the copper protrusion predicting unit 10.

구리 돌출량 예측부(10)의 출력측에는 출력부(30)가 전기적으로 연결되어 있다.The output part 30 is electrically connected to the output side of the copper protrusion predicting part 10.

입력부(20)는 시스템이 TSV의 초기 형상을 고려할 수 있도록 사용자로부터 TSV 깊이, TSV 폭, 및 실리콘 기판 두께를 포함하는 TSV 초기 형상 정보를 입력받는다(도 2 참조).The input unit 20 receives TSV initial shape information including a TSV depth, a TSV width, and a silicon substrate thickness from a user so that the system can consider the initial shape of the TSV (see FIG. 2).

또한, 입력부(20)는 사용자로부터 TSV에 충전된 구리의 결정립 초기 형상과 관련된 정보를 입력받는다. 구리는 결정립과 결정립계로 이루어진다(도 3 참조). 구리의 결정립 초기 형상과 관련된 정보는 구리의 초기 결정립 평균 크기일 수 있다. 구리의 초기 결정립 평균 크기는 구리의 결정립의 개수와 결정립 방향에 의해 산출하는 것도 가능하다.In addition, the input unit 20 receives information related to the initial shape of crystal grains of copper charged in the TSV from the user. Copper consists of grains and grain boundaries (see Fig. 3). Information related to the initial grain shape of copper may be an average initial grain size of copper. The average initial grain size of copper can also be calculated by the number of grains of copper and the grain direction.

또한, 입력부(20)는 시스템이 열팽창 예측을 할 수 있도록 사용자로부터 구리와 실리콘의 탄성 계수, 열팽창 계수 및 확산 계수를 두 재료 간 비율로 입력받는다. 즉, 입력부(20)는 구리와 실리콘의 탄성 계수 비율, 열팽창 계수 비율 및 확산 계수 비율을 포함하는 열팽창 예측정보를 입력받는다. 구리와 실리콘의 열팽창 계수 비율과 확산 계수 비율은 온도 조건별로 서로 다르게 설정되어 있을 수 있다.In addition, the input unit 20 receives the elastic modulus, thermal expansion coefficient, and diffusion coefficient of copper and silicon from the user as a ratio between the two materials so that the system can predict thermal expansion. That is, the input unit 20 receives thermal expansion prediction information including a ratio of an elastic modulus of copper and silicon, a ratio of a coefficient of thermal expansion, and a ratio of a diffusion coefficient. The ratio of the coefficient of thermal expansion and the ratio of the diffusion coefficient of copper and silicon may be set differently for each temperature condition.

또한, 입력부(20)는 시스템이 열처리 조건을 정의할 수 있도록 사용자로부터 초기 온도, 최고 온도, 가열 속도, 냉각 속도 및 총 열처리 시간을 포함하는 열처리 조건 정보를 입력받는다(도 4 참조).In addition, the input unit 20 receives heat treatment condition information including an initial temperature, a maximum temperature, a heating rate, a cooling rate, and a total heat treatment time from a user so that the system can define the heat treatment condition (see FIG. 4 ).

구리 돌출량 예측부(10)는 입력부(20)를 통해 입력된 각종 정보들을 바탕으로 TSV의 구리 돌출량을 예측한다.The copper protrusion amount predictor 10 predicts the amount of copper protrusion of the TSV based on various pieces of information input through the input unit 20.

구리 돌출량 예측부(10)는 입력부(20)를 통해 입력된 TSV 초기 형상 정보, TSV에 충전된 구리의 결정립 초기 형상 정보, 열처리 조건 정보, 열팽창 예측정보를 근거로 TSV의 구리 돌출량을 예측한다.The copper protrusion predictor 10 predicts the amount of copper protrusion of the TSV based on the initial shape information of the TSV input through the input unit 20, the initial shape information of the crystal grains of the copper charged in the TSV, the heat treatment condition information, and the thermal expansion prediction information. do.

한편, 구리 돌출량 예측부(10)는 입력부(20)를 통해 입력된 각종 정보들을 바탕으로 TSV의 구리 돌출량과 함께 TSV의 구리 결정립 형상 예측할 수 있다.Meanwhile, the copper protrusion amount predicting unit 10 may predict the copper protrusion amount of the TSV and the copper crystal grain shape of the TSV based on various information input through the input unit 20.

도 5는 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측방법에 대한 제어흐름도이다.5 is a control flow diagram for a method for predicting a copper protrusion amount of a through silicon via in a chip stacking process according to an embodiment of the present invention.

도 5를 참조하면, 구리 돌출량 예측부(10)는 입력부(20)를 통해 TSV 초기 형상 정보, TSV에 충전된 구리의 결정립 초기 형상 정보, 열처리 조건 정보, 열팽창 예측정보를 수신하고(100), TSV 초기 형상을 정의하고(110), TSV의 구리 결정립 성장률을 계산하고(120), 열팽창 기반 구리 결정립 탄성변형을 계산하고(130), 구리 결정립 소성변형을 계산하고(140), 앞서 계산된 정보들을 바탕으로 TSV의 구리돌출량을 예측하고(150), 총 열처리시간에 기초하여 예측 완료를 판단하고(160), 예측이 완료되지 않은 경우 작동모드 120으로 이동하여 이하의 작동모드를 계속하고, 예측이 완료된 경우, 구리 돌출량 예측 결과를 출력시킨다(170).Referring to FIG. 5, the copper protrusion predicting unit 10 receives TSV initial shape information, initial crystal grain shape information of copper charged in the TSV, heat treatment condition information, and thermal expansion prediction information through the input unit 20 (100). , Define the initial shape of TSV (110), calculate the copper grain growth rate of TSV (120), calculate the thermal expansion-based copper grain elastic deformation (130), calculate the copper grain plastic deformation (140), and calculate the previously calculated Based on the information, predict the amount of copper protrusion of the TSV (150), determine the completion of the prediction based on the total heat treatment time (160), and if the prediction is not completed, move to the operation mode 120 and continue the following operation modes. , When the prediction is completed, a result of predicting the amount of copper protrusion is output (170).

구리 돌출량 예측부(10)는 정의된 TSV 초기 형상, 열처리 조건, 구리와 실리콘의 확산계수 비율, 구리와 실리콘의 열팽창계수 비율을 이용하여 구리 결정립 성장률을 계산한다.The copper protrusion predictor 10 calculates the copper grain growth rate using the defined initial shape of the TSV, the heat treatment condition, the diffusion coefficient ratio of copper and silicon, and the thermal expansion coefficient ratio of copper and silicon.

구리 돌출량 예측부(10)는 계산된 구리 결정립 성장률, 열처리 조건, 구리와 실리콘의 확산계수 비율, 구리와 실리콘의 열팽창계수 비율, 구리와 실리콘의 탄성계수 비율, 실리콘의 강성행렬, 구리 결정립 성장위치에 따른 변형벡터를 이용하여 열팽창 기반 구리 결정립 탄성변형을 계산한다.The copper protrusion predictor 10 includes the calculated copper grain growth rate, heat treatment conditions, diffusion coefficient ratio of copper and silicon, thermal expansion coefficient ratio of copper and silicon, elasticity coefficient ratio of copper and silicon, stiffness matrix of silicon, and copper grain growth. The elastic deformation of copper grains based on thermal expansion is calculated using the deformation vector according to the position.

구리 돌출량 예측부(10)는 계산된 열팽창 기반 구리 결정립 탄성변형, 계산된 구리 결정립 성장률, 열처리 조건, 구리와 실리콘의 확산계수 비율, 구리와 실리콘의 열팽창계수 비율, 구리와 실리콘의 탄성계수 비율, 실리콘의 강성행렬, 구리 결정립 성장위치에 따른 변형벡터를 이용하여 구리 결정립 소성변형을 계산한다.The copper protrusion predictor 10 includes calculated elastic deformation of copper grains based on thermal expansion, calculated copper grain growth rate, heat treatment conditions, diffusion coefficient ratio of copper and silicon, thermal expansion coefficient ratio of copper and silicon, elastic modulus ratio of copper and silicon. , Calculate the plastic deformation of the copper grains using the strain vector according to the stiffness matrix of silicon and the growth position of the copper grains.

구리 돌출량 예측부(10)는 계산된 구리 결정립 성장률, 계산된 열팽창 기반 구리 결정립 탄성변형 및 계산된 구리 결정립 소성변형을 근거로 TSV의 구리 돌출량을 예측한다.The copper protrusion amount predictor 10 predicts the copper protrusion amount of the TSV based on the calculated copper grain growth rate, the calculated thermal expansion-based copper grain elastic deformation, and the calculated copper grain plastic deformation.

다시 도 2를 참조하면, 출력부(30)는 구리 돌출량 예측부(10)의 제어신호에 따라 예측된 구리 돌출량과 관련된 이미지를 출력한다.Referring back to FIG. 2, the output unit 30 outputs an image related to the predicted copper protrusion according to a control signal from the copper protrusion predictor 10.

출력부(30)는 시뮬레이션 시간에 따른 TSV의 열변형 및 변형 후의 형상을 이미지로 출력한다. 예측된 구리 돌출량을 바탕으로 초기 형상 대비 구리 돌출량을 정량적으로 수치화하고 그래프로 출력할 수 있다.The output unit 30 outputs the thermally deformed and deformed shape of the TSV according to the simulation time as an image. Based on the predicted copper protrusion, the amount of copper protrusion compared to the initial shape can be quantitatively quantified and output as a graph.

한편, 출력부(30)는 구리 돌출량 예측부(10)의 제어신호에 따라 예측된 구리 돌출량과 구리 결정립과 관련된 이미지를 출력한다.On the other hand, the output unit 30 outputs an image related to the predicted copper protrusion amount and copper grains according to the control signal of the copper protrusion amount predictor 10.

출력부(30)는 시뮬레이션 시간에 따른 TSV의 열변형 및 변형 후의 형상 정보와 함께 열팽창 후 변형이 발생한 구리 영역에서 시간에 따른 결정립의 형상 정보를 포함할 수 있다.The output unit 30 may include thermal deformation of the TSV according to simulation time and shape information after deformation, as well as shape information of crystal grains over time in a copper region in which deformation has occurred after thermal expansion.

도 6은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 시뮬레이션 결과 TSV의 구리가 상측으로 돌출되는 것을 설명하기 위한 도면이다.6 is a view for explaining that the copper of the TSV protrudes upward as a result of a simulation in the system for predicting the amount of protrusion of copper through silicon vias in the chip stacking process according to an embodiment of the present invention.

도 6을 참조하면, 시뮬레이션 프로그램에 의해 계산된 관통 실리콘 비아의 열팽창에 따른 시뮬레이션 결과가 나타나 있다. 구리는 초기 위치에서 상부측으로 돌출된 형태로 나타난다.Referring to FIG. 6, a simulation result according to thermal expansion of a through silicon via calculated by a simulation program is shown. Copper appears in the form of protruding upwards from the initial position.

열처리 초기에는 초기 온도에서 최고 온도로 올라가는 과정에서 TSV와 실리콘 기판의 열팽창에 의한 변형을 계산한다. 시뮬레이션 결과는 결정립과 결정립계로 구성된 TSV의 미세구조와 실리콘 기판을 포함한다.At the beginning of the heat treatment, the TSV and the deformation due to thermal expansion of the silicon substrate are calculated in the process of increasing from the initial temperature to the maximum temperature. The simulation results include the TSV microstructure and silicon substrate composed of grains and grain boundaries.

ASCII 형식의 시뮬레이션 결과는 후처리 프로그램 (예를 들어 TECPLOT) 등을 사용하여 시각적으로 확인할 수 있는 이미지를 출력할 수 있다. 결정립의 조대화를 고려한 구리의 돌출을 정량적으로 계산하여 ASCII 파일로 작성할 수 있다.The simulation result in ASCII format can be output as an image that can be visually confirmed using a post-processing program (e.g. TECPLOT). The protrusion of copper considering grain coarsening can be quantitatively calculated and written as an ASCII file.

도 7은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 가열시기별 TSV의 구리 결정립 형상 변화를 나타낸 도면이다.7 is a view showing a change in shape of a copper crystal grain of TSV for each heating period in a system for predicting a copper protrusion amount of a through-silicon via in a chip stacking process according to an embodiment of the present invention.

도 7을 참조하면, 시스템에서 출력되는 이미지는 TSV 및 실리콘 기판의 열팽창 후 변형이 발생한 구리 영역에서 시간에 따른 결정립의 형상 정보를 포함할 수 있다.Referring to FIG. 7, an image output from the system may include information on a shape of a crystal grain over time in a copper region in which deformation has occurred after thermal expansion of a TSV and a silicon substrate.

도 8은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 TSV 폭위치별 구리 표면 위치를 나타낸 그래프이다.8 is a graph showing a copper surface location for each TSV width location in a system for predicting a copper protrusion amount of a through silicon via in a chip stacking process according to an embodiment of the present invention.

도 8을 참조하면, 시스템에서 출력되는 이미지는 TSV 폭위치별 구리표면의 돌출된 위치 변화를 포함할 수 있다.Referring to FIG. 8, the image output from the system may include a change in the protruding position of the copper surface for each TSV width position.

따라서, TSV의 구리 돌출량을 정량적으로 시각화하여 확인할 수 있다.Therefore, it can be confirmed by quantitatively visualizing the amount of copper protrusion of TSV.

도 9는 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 가열시간별 최대 구리 돌출량을 나타낸 그래프이다.9 is a graph showing the maximum amount of copper protrusion for each heating time in the system for predicting the amount of copper protrusion through the through silicon via in the chip stacking process according to an embodiment of the present invention.

도 9를 참조하면, 시스템에서 출력되는 이미지는 가열시간별 최대 구리 돌출량을 포함할 수 있다.Referring to FIG. 9, an image output from the system may include a maximum amount of copper protrusion for each heating time.

따라서, 가열시간별로 구리 돌출량이 최대가 되는 시간을 알 수 있으며, 가열시간이 경과함에 따라 구리 돌출량의 변화를 확인할 수 있다.Therefore, it is possible to know the time when the amount of copper protrusion becomes maximum for each heating time, and the change in the amount of copper protrusion can be confirmed as the heating time elapses.

도 10은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 가열 초기의 가열속도별 구리 표면위치 변화를 나타낸 그래프이고, 도 11은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 가열 후기의 가열속도별 구리 표면위치 변화를 나타낸 그래프이다.FIG. 10 is a graph showing a change in a copper surface location by heating rate at an initial stage of heating in a system for predicting copper protrusion through a silicon via in a chip stacking process according to an embodiment of the present invention. This is a graph showing the change in the copper surface position by heating rate after heating in the through-silicon via copper protrusion prediction system in the chip stacking process.

도 10 및 도 11에 도시된 바와 같이, 가열 속도에 따른 구리 결정립의 조대화 및 결정립의 팽창에 구리 표면 위치를 나타냄으로써 사용자의 구리 돌출량의 변화를 직관적으로 알 수 있다.As shown in FIGS. 10 and 11, the change in the amount of copper protrusion by the user can be intuitively known by indicating the position of the copper surface in coarsening of copper grains and expansion of grains according to the heating rate.

도 12는 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 TSV의 구리두께(t)를 나타낸 도면이다.12 is a view showing the copper thickness (t) of TSV in the through-silicon via copper protrusion prediction system in the chip stacking process according to an embodiment of the present invention.

관통 실리콘 비아 구리돌출량 예측시스템에 입력되는 TSV의 구리두께를 사용자의 필요에 따라 다양화할 수 있다.The copper thickness of the TSV inputted to the through silicon via copper protrusion prediction system can be varied according to the needs of the user.

도 13은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 TSV의 구리두께별 구리 돌출량을 나타낸 도면이다.13 is a view showing the amount of copper protrusion by copper thickness of TSV in the system for predicting the amount of copper protrusion through silicon via in the chip stacking process according to an embodiment of the present invention.

도 13을 참조하면, 시스템에서 출력되는 이미지는 TSV의 구리두께별 구리 돌출량을 포함할 수 있다.Referring to FIG. 13, an image output from the system may include a copper protrusion amount for each copper thickness of a TSV.

따라서, 사용자는 구리두께별로 구리 돌출량의 변화를 직관적으로 확인할 수 있다.Therefore, the user can intuitively check the change in the amount of copper protrusion for each copper thickness.

도 14는 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 TSV의 구리두께별 구리 표면위치를 나타낸 그래프이다.14 is a graph showing a copper surface location of a TSV by copper thickness in a system for predicting a copper protrusion amount of a through silicon via in a chip stacking process according to an embodiment of the present invention.

도 14를 참조하면, 시스템에서 출력되는 이미지는 TSV의 구리두께별 구리 표면위치를 포함할 수 있다.Referring to FIG. 14, an image output from the system may include a copper surface position of a TSV according to copper thickness.

따라서, 사용자는 구리두께별로 구리 표면의 위치변화를 확인할 수 있어 구리 돌출량의 변화를 알 수 있다.Accordingly, the user can check the change in the position of the copper surface for each copper thickness, so that the change in the amount of copper protrusion can be known.

도 15 내지 도 17은 본 발명의 일실시예에 따른 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템에서 출력된 TSV의 구리 결정립 형태를 설명하기 위한 도면이다.15 to 17 are views for explaining the shape of copper crystal grains of TSV output from the through-silicon via copper protrusion prediction system in the chip stacking process according to an embodiment of the present invention.

도 15 내지 도 17을 참조하면, 시스템에서 출력되는 이미지는 TSV의 조대화된 구리 결정립의 형상을 포함할 수 있다. 입력된 구리 결정립의 초기 형상에 따라 조대화된 구리 결정립의 형상이 달리지는 데, 이를 예측할 수 있어 조대화된 구리 결정립의 형상을 시각화하여 표시할 수 있다.15 to 17, the image output from the system may include the shape of coarse copper crystal grains of TSV. Depending on the initial shape of the input copper grains, the shape of the coarse copper grains varies, and this can be predicted, so that the shape of the coarsened copper grains can be visualized and displayed.

10 : 구리 돌출량 예측부 20 : 입력부
30 : 출력부 10: copper protrusion predicting unit 20: input unit
30: output

Claims (12)

관통 실리콘 비아(TSV)의 초기 형상 정보, TSV에 충전된 구리의 결정립 초기 형상 정보, 열처리 조건 정보, 열팽창 예측정보를 입력받는 입력부; 및
상기 입력부를 통해 입력된 TSV 초기 형상 정보, TSV에 충전된 구리의 결정립 초기 형상 정보, 열처리 조건 정보, 열팽창 예측정보를 입력받고, 상기 입력된 정보들을 이용하여 TSV 초기 형상을 정의하고, 상기 TSV의 구리 결정립 성장률을 계산하고, 열팽창 기반 구리 결정립 탄성변형을 계산하고, 구리 결정립 소성변형을 계산하고, 상기 계산된 정보들을 바탕으로 상기 TSV의 구리돌출량을 예측하는 구리 돌출량 예측부를 포함하고,
상기 구리 돌출량 예측부는 상기 계산된 구리 결정립 성장률, 열처리 조건, 구리와 실리콘의 확산계수 비율, 구리와 실리콘의 열팽창계수 비율, 구리와 실리콘의 탄성계수 비율, 실리콘의 강성행렬 및 구리 결정립 성장위치에 따른 변형벡터를 이용하여 열팽창 기반 구리 결정립 탄성변형을 계산하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템.An input unit receiving initial shape information of the through silicon via (TSV), initial shape information of crystal grains of copper charged in the TSV, heat treatment condition information, and thermal expansion prediction information; And
TSV initial shape information input through the input unit, initial crystal grain shape information of copper charged in the TSV, heat treatment condition information, and thermal expansion prediction information are received, and the TSV initial shape is defined using the input information. A copper protrusion amount predictor for calculating a copper grain growth rate, calculating a copper grain elastic deformation based on thermal expansion, calculating a copper grain plastic deformation, and predicting a copper protrusion amount of the TSV based on the calculated information,
The copper protrusion predictor is based on the calculated copper grain growth rate, heat treatment conditions, diffusion coefficient ratio of copper and silicon, thermal expansion coefficient ratio of copper and silicon, elasticity coefficient ratio of copper and silicon, stiffness matrix of silicon, and copper grain growth position. A system for predicting copper protrusions through silicon vias in a chip stacking process that calculates the elastic deformation of copper grains based on thermal expansion using the corresponding strain vector. 제1항에 있어서,
상기 구리 돌출량 예측부는 상기 정의된 TSV 초기 형상, 열처리 조건, 구리와 실리콘의 확산계수 비율 및 구리와 실리콘의 열팽창계수 비율을 이용하여 구리 결정립 성장률을 계산하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템.The method of claim 1,
The copper protrusion amount prediction unit calculates the copper crystal grain growth rate using the defined TSV initial shape, heat treatment conditions, the diffusion coefficient ratio of copper and silicon, and the thermal expansion coefficient ratio of copper and silicon through-silicon via copper protrusion in the chip stacking process. Prediction system. 삭제delete 제1항에 있어서,
상기 구리 돌출량 예측부는 상기 계산된 열팽창 기반 구리 결정립 탄성변형, 계산된 구리 결정립 성장률, 열처리 조건, 구리와 실리콘의 확산계수 비율, 구리와 실리콘의 열팽창계수 비율, 구리와 실리콘의 탄성계수 비율, 실리콘의 강성행렬 및 구리 결정립 성장위치에 따른 변형벡터를 이용하여 구리 결정립 소성변형을 계산하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템.The method of claim 1,
The copper protrusion predicting unit is the calculated elastic deformation of the copper grains based on the thermal expansion, the calculated copper grain growth rate, the heat treatment conditions, the diffusion coefficient ratio of copper and silicon, the thermal expansion coefficient ratio of copper and silicon, the elastic modulus ratio of copper and silicon, and silicon. A system for predicting copper protrusion through silicon vias in a chip stacking process that calculates the plastic deformation of copper grains using the stiffness matrix of and the strain vector according to the growth position of the copper grains. 제4항에 있어서,
상기 구리 돌출량 예측부는 계산된 구리 결정립 성장률, 계산된 열팽창 기반 구리 결정립 탄성변형 및 계산된 구리 결정립 소성변형을 근거로 TSV의 구리 돌출량을 예측하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템.The method of claim 4,
The copper protrusion predicting unit predicts the amount of copper protrusion of TSV based on the calculated copper grain growth rate, the calculated thermal expansion-based copper grain elastic deformation, and the calculated copper grain plastic deformation. . 제1항에 있어서,
상기 구리 돌출량 예측부의 제어신호에 따라 상기 예측된 구리 돌출량과 관련된 이미지를 출력하는 출력부를 포함하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템.The method of claim 1,
A through-silicon via copper protrusion predicting system including an output unit for outputting an image related to the predicted copper protrusion according to a control signal of the copper protrusion predictor. 제6항에 있어서,
상기 출력부는 상기 예측된 구리 돌출량을 바탕으로 가열시간에 따른 TSV의 열변형 및 변형 후의 형상을 이미지로 출력하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템.The method of claim 6,
The output unit outputs the thermal deformation of the TSV according to the heating time and the shape after the deformation based on the predicted copper protrusion amount as an image of the through-silicon via copper protrusion prediction system of the chip stacking process. 제7항에 있어서,
상기 출력부는 상기 예측된 구리 돌출량을 바탕으로 초기 형상 대비 구리 돌출량을 정량적으로 수치화하고 그래프로 출력하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템.The method of claim 7,
The output unit quantitatively quantifies the amount of copper protrusion relative to the initial shape based on the predicted amount of copper protrusion and outputs a graph as a graph for predicting the amount of copper protrusion through silicon vias of the chip stacking process. 제6항에 있어서,
상기 출력부는 상기 구리 돌출량 예측부의 제어신호에 따라 상기 예측된 구리 돌출량을 바탕으로 TSV의 열변형 및 변형 후의 형상 정보와 함께 열팽창 후 변형이 발생한 구리 영역에서 시간에 따른 결정립의 형상 정보를 포함하는 이미지를 출력하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측시스템.The method of claim 6,
The output unit includes information on the shape of the crystal grains over time in the copper region where the deformation has occurred after thermal expansion, along with thermal deformation of the TSV and shape information after deformation based on the predicted copper protrusion according to the control signal of the copper protrusion predictor. Through-silicon via copper protrusion prediction system in the chip stacking process that outputs the image 관통 실리콘 비아(TSV)의 초기 형상 정보, TSV에 충전된 구리의 결정립 초기 형상 정보, 열처리 조건 정보, 열팽창 예측정보를 입력받고,
상기 입력된 정보들을 이용하여 TSV 초기 형상을 정의하고,
상기 정의된 TSV 초기 형상, 열처리 조건, 구리와 실리콘의 확산계수 비율 및 구리와 실리콘의 열팽창계수 비율을 이용하여 구리 결정립 성장률을 계산하고,
상기 계산된 구리 결정립 성장률, 열처리 조건, 구리와 실리콘의 확산계수 비율, 구리와 실리콘의 열팽창계수 비율, 구리와 실리콘의 탄성계수 비율, 실리콘의 강성행렬 및 구리 결정립 성장위치에 따른 변형벡터를 이용하여 열팽창 기반 구리 결정립 탄성변형을 계산하고,
상기 계산된 열팽창 기반 구리 결정립 탄성변형, 계산된 구리 결정립 성장률, 열처리 조건, 구리와 실리콘의 확산계수 비율, 구리와 실리콘의 열팽창계수 비율, 구리와 실리콘의 탄성계수 비율, 실리콘의 강성행렬 및 구리 결정립 성장위치에 따른 변형벡터를 이용하여 구리 결정립 소성변형을 계산하고,
상기 계산된 구리 결정립 성장률, 계산된 열팽창 기반 구리 결정립 탄성변형 및 계산된 구리 결정립 소성변형을 근거로 TSV의 구리 돌출량을 예측하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측방법.It receives the initial shape information of the through silicon via (TSV), the initial shape information of the crystal grains of the copper charged in the TSV, the heat treatment condition information, and the thermal expansion prediction information,
Define the initial shape of the TSV using the input information,
The copper crystal grain growth rate was calculated using the defined TSV initial shape, heat treatment conditions, the diffusion coefficient ratio of copper and silicon, and the thermal expansion coefficient ratio of copper and silicon,
Using the calculated copper grain growth rate, heat treatment conditions, diffusion coefficient ratio of copper and silicon, thermal expansion coefficient ratio of copper and silicon, elasticity coefficient ratio of copper and silicon, stiffness matrix of silicon, and strain vector according to the copper grain growth position. Calculate the elastic deformation of copper grains based on thermal expansion,
The calculated thermal expansion-based copper grain elastic deformation, calculated copper grain growth rate, heat treatment conditions, diffusion coefficient ratio of copper and silicon, thermal expansion coefficient ratio of copper and silicon, elasticity coefficient ratio of copper and silicon, stiffness matrix of silicon, and copper grain Calculate the plastic deformation of copper grains using the strain vector according to the growth position,
A method for predicting the amount of copper protrusion through silicon vias in the chip stacking process for estimating the amount of copper protrusion of the TSV based on the calculated copper grain growth rate, the calculated thermal expansion-based copper grain elastic deformation, and the calculated copper grain plastic deformation. 제10항에 있어서,
상기 예측된 구리 돌출량을 근거로 하여 가열시간에 따른 TSV의 열변형 및 변형 후의 형상을 이미지로 출력하거나, 초기 형상 대비 구리 돌출량을 정량적으로 수치화하고 그래프로 출력하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측방법.The method of claim 10,
Based on the predicted amount of copper protrusion, the thermal deformation of the TSV according to the heating time and the shape after the deformation are output as an image, or the amount of copper protrusion compared to the initial shape is quantitatively quantified and the through silicon via in the chip stacking process is output as a graph. How to predict the amount of copper protrusion. 제10항에 있어서,
상기 예측된 구리 돌출량을 바탕으로 TSV의 열변형 및 변형 후의 형상 정보와 함께 열팽창 후 변형이 발생한 구리 영역에서 시간에 따른 결정립의 형상 정보를 포함하는 이미지를 출력하는 칩 스태킹 공정의 관통 실리콘 비아 구리돌출량 예측방법.The method of claim 10,
Through-silicon via copper in a chip stacking process that outputs an image including shape information of crystal grains over time in a copper region in which deformation has occurred after thermal expansion along with thermal deformation of TSV and shape information after deformation based on the predicted amount of copper protrusion How to predict the amount of protrusion.
KR1020180134689A 2018-11-05 2018-11-05 System for predicting copper protrusion amount of through silicon via under chip stacking process, and control method thereof KR102251469B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180134689A KR102251469B1 (en) 2018-11-05 2018-11-05 System for predicting copper protrusion amount of through silicon via under chip stacking process, and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180134689A KR102251469B1 (en) 2018-11-05 2018-11-05 System for predicting copper protrusion amount of through silicon via under chip stacking process, and control method thereof

Publications (2)

Publication Number Publication Date
KR20200051914A KR20200051914A (en) 2020-05-14
KR102251469B1 true KR102251469B1 (en) 2021-05-17

Family

ID=70737175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180134689A KR102251469B1 (en) 2018-11-05 2018-11-05 System for predicting copper protrusion amount of through silicon via under chip stacking process, and control method thereof

Country Status (1)

Country Link
KR (1) KR102251469B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249849A (en) * 1994-03-10 1995-09-26 Sony Corp Printed wiring board and its manufacture
KR100871381B1 (en) 2007-06-20 2008-12-02 주식회사 하이닉스반도체 Through silicon via chip stack package

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K. Weide-Zaage et al, "Simulation in 3D Integration and TSV", IEEE(2014)*
Shui-Bao Liang et al, "Microstructure Simulation and Thermo-Mechanical Behavior Analysis of Copper Filled Through Silicon Vias Using Coupled Phase Field and Finite Element Methods", IEEE(2017)*

Also Published As

Publication number Publication date
KR20200051914A (en) 2020-05-14

Similar Documents

Publication Publication Date Title
KR100985543B1 (en) Method and system for real-time estimation and prediction of the thermal state of a microprocessor unit
US9482584B2 (en) System and method for predicting the temperature of a device
CN104221144A (en) Heat dissipation features, electronic devices incorporating heat dissipation features, and methods of making heat dissipation features
Kim et al. Prediction of deformation during manufacturing processes of silicon interposer package with TSVs
KR20160143761A (en) Thin heat transfer device for thermal management
CN102859680A (en) Integrated circuit
KR102251469B1 (en) System for predicting copper protrusion amount of through silicon via under chip stacking process, and control method thereof
JP2020122707A (en) Electronic component handling device and electronic component tester
Rajaguru et al. Electro-thermo-mechanical modelling and analysis of the press pack diode in power electronics
JP5426177B2 (en) Simulation method, simulation apparatus, and simulation program
Grams et al. FEM-based combined degradation model of wire bond and die-attach for lifetime estimation of power electronics
JP2008082901A (en) Thermal analysis method, thermal analysis device, and thermal analysis program
US9651969B2 (en) Adaptive voltage scaling using analytical models for interconnect delay
Shi et al. Improvement of thermo-mechanical reliability of wafer-level chip scale packaging
CN106017790B (en) Thermoelectric pile vacuum transducer and its manufacturing method
JP2005302783A (en) Thermoelectric conversion module, and apparatus and method of evaluating shape thereof
Conrad et al. Purpose, potential and realization of chip-attached micro-pin fin heat sinks
US7966587B2 (en) Information storage medium on which is stored an interconnection program, interconnection method, interconnection apparatus, and semiconductor device
Rajaguru et al. Application of nonlinear fatigue damage models in power electronic module wirebond structure under various amplitude loadings
JP2011226936A (en) Apparatus and method for measuring surface temperature
JP6770236B2 (en) Thermal conductivity estimation method, thermal conductivity estimation device, and program
Cheng et al. Interval optimal design of 3-D TSV stacked chips package reliability by using the genetic algorithm method
Chen et al. Improved approaches for FEA analyses of PBGA packages subjected to thermal cycling
Han et al. Statistical analysis of the thermal performance and reliability in the heat sink with heat pipes for the power electronics module
JP2018112358A (en) Self-excited vibration heat pipe and electronic equipment

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right