KR102242635B1 - Ring oscillator using addition-based current source - Google Patents

Ring oscillator using addition-based current source Download PDF

Info

Publication number
KR102242635B1
KR102242635B1 KR1020170108381A KR20170108381A KR102242635B1 KR 102242635 B1 KR102242635 B1 KR 102242635B1 KR 1020170108381 A KR1020170108381 A KR 1020170108381A KR 20170108381 A KR20170108381 A KR 20170108381A KR 102242635 B1 KR102242635 B1 KR 102242635B1
Authority
KR
South Korea
Prior art keywords
current source
terminal
terminal connected
pmos transistor
current
Prior art date
Application number
KR1020170108381A
Other languages
Korean (ko)
Other versions
KR20190025075A (en
Inventor
오원석
박강엽
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to KR1020170108381A priority Critical patent/KR102242635B1/en
Publication of KR20190025075A publication Critical patent/KR20190025075A/en
Application granted granted Critical
Publication of KR102242635B1 publication Critical patent/KR102242635B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 부가 기반 전류원을 이용한 링 발진기이 개시된다. 본 발명의 링 발진기는 복수의 PMOS 트랜지스터를 구비하고, 전원단으로부터 공급된 전원이 공정 및 온도의 변화에도 일정한 전류로 출력되도록 자가 보상을 하는 공급 전류원, 공급 전류원으로부터 자가 보상된 전류를 공급받고, 자가 보상된 전류에 대한 주파수를 발진하는 인버터부 및 인버터부로부터 발진된 발진 주파수에 대한 전류를 출력하는 싱크 전류원을 포함한다.The present invention discloses a ring oscillator using an additional-based current source. The ring oscillator of the present invention includes a plurality of PMOS transistors, a supply current source that performs self-compensation so that power supplied from the power supply terminal is output as a constant current even with changes in process and temperature, and receives a self-compensated current from the supply current source, And an inverter unit oscillating a frequency for the self-compensated current and a sink current source outputting a current for the oscillation frequency oscillated from the inverter unit.

Description

부가 기반 전류원을 이용한 링 발진기{Ring oscillator using addition-based current source}Ring oscillator using addition-based current source

본 발명은 링 발진기 기술에 관한 것으로, 더욱 상세하게는 공정 및 온도의 변화에 대한 자가 보상을 하는 부가 기반 전류원을 이용한 링 발진기에 관한 것이다.The present invention relates to a ring oscillator technology, and more particularly, to a ring oscillator using an additional-based current source for self-compensation for changes in process and temperature.

종래의 링 발진기(ring oscillator)는 칩과 칩 간의 부정합(mismatch), 칩 내부에서의 공정(process) 및 온도에 의한 부정합 등에 의해 출력 주파수의 정확도가 매우 민감하게 변화하는 문제점이 있다. 이러한 문제들을 해결하기 위해 1% 내지 10%의 정확도를 갖는 공정과 온도 보상이 된 링 발진기가 많이 연구되었다.Conventional ring oscillators have a problem in that the accuracy of the output frequency is very sensitively changed due to a mismatch between a chip and a chip, a process inside the chip, and a mismatch due to temperature. In order to solve these problems, a process having an accuracy of 1% to 10% and a ring oscillator with temperature compensation have been studied a lot.

외부에서 크리스털(crystal) 발진기를 통해 기준 주파수(reference frequency)를 공급하여 클록을 출력하는 PLL(Phase Locked Loop) 기반의 발진기가 제안되었다. 또 다른 방법은 다른 공정 및 온도 조건하에 발진기를 제조한 후, 테스트를 통해 조절 파라미터를 얻어 이를 이용하여 링 발진기의 지연(delay)을 추정 및 조절하여 공정 및 온도에 따른 링 발진기의 정확도를 높였다.A PLL (Phase Locked Loop)-based oscillator has been proposed that outputs a clock by supplying a reference frequency through a crystal oscillator from the outside. Another method is to increase the accuracy of the ring oscillator according to the process and temperature by manufacturing the oscillator under different process and temperature conditions, and then obtaining a control parameter through a test and using it to estimate and adjust the delay of the ring oscillator.

그러나 전술된 종래 방법은 외부 칩을 이용하고, 발진기를 사전 제작하여 테스트를 해야 하는 문제점이 있다. 이러한 방법을 피하기 위해 제안된 발진기는 발진기의 출력변화(느림/빠름)를 감지하여 발진기를 제어하는 전류 또는 전압을 조정하여 변화의 반대 방향으로 보정하거나, 링 발진기의 단수를 조절하는 방법이 제안되었다. 하지만 이 방법을 적용하기 위해 제어하는 전압 또는 전류를 공정과 온도에 영향을 적게 받도록 설계하다보니 출력 주파수가 수 MHz로 제한되는 문제가 있었다.However, the above-described conventional method has a problem in that an external chip is used and an oscillator must be prefabricated and tested. In order to avoid this method, the proposed oscillator detects the change in output (slow/fast) of the oscillator and adjusts the current or voltage controlling the oscillator to compensate in the opposite direction of the change, or a method of adjusting the number of stages of the ring oscillator was proposed. . However, in order to apply this method, there was a problem that the output frequency was limited to several MHz as the voltage or current controlled to be less affected by the process and temperature.

일 실시예로, 도 1에서 종래의 단일 트랜지스터를 이용한 커런트-스타브드(current-starved)구조를 가지는 링 발진기가 도시된다. 종래의 커런트-스타브드 구조의 링 발진기는 전류원과 홀수단으로 구성된 인버터들로 구성되어 있으며, Ibp는 공급(source) 전류원이고, Ibp은 싱크(sink) 전류원이다. 이 때, 각각의 전류원 Ibp와 Ibp은 단일 트랜지스터로 구성되어있다. 따라서, 종래의 커런트-스타브드 구조의 링 발진기는 전류원이 공정 및 온도 변화에 의해 주파수 변화량이 직접적인 영향을 미치는 문제가 있다. In one embodiment, a ring oscillator having a current-starved structure using a conventional single transistor is shown in FIG. 1. A ring oscillator of a conventional current-starved structure is composed of an inverter composed of a current source and odd means, where I bp is a source current source, and I bp is a sink current source. At this time, each of the current sources I bp and I bp is composed of a single transistor. Accordingly, in the ring oscillator of the conventional current-starved structure, there is a problem in that the amount of frequency change is directly affected by the process and temperature change of the current source.

한국등록특허공보 제10-0655454호(2006.12.01.)Korean Registered Patent Publication No. 10-0655454 (2006.12.01.)

본 발명이 이루고자 하는 기술적 과제는 공정 및 온도의 변화에 대한 자가 보상을 하는 부가 기반 전류원을 이용한 링 발진기를 제공하는데 목적이 있다.An object of the present invention is to provide a ring oscillator using an additional-based current source that self-compensates for changes in process and temperature.

상기 목적을 달성하기 위해, 본 발명에 따른 부가 기반 전류원을 이용한 링 발진기는 복수의 PMOS 트랜지스터를 구비하고, 전원단으로부터 공급된 전원이 공정 및 온도의 변화에도 일정한 전류로 출력되도록 자가 보상을 하는 공급 전류원, 상기 공급 전류원으로부터 자가 보상된 전류를 공급받고, 상기 자가 보상된 전류에 대한 주파수를 발진하는 인버터부 및 상기 인버터부로부터 발진된 발진 주파수에 대한 전류를 출력하는 싱크 전류원을 포함한다.In order to achieve the above object, the ring oscillator using the additional-based current source according to the present invention includes a plurality of PMOS transistors, and provides self-compensation so that the power supplied from the power supply terminal is output as a constant current even with changes in process and temperature. And a current source, an inverter unit receiving a self-compensated current from the supply current source and oscillating a frequency for the self-compensated current, and a sink current source outputting a current corresponding to an oscillation frequency oscillated from the inverter unit.

본 발명의 다른 실시예에 따른 부가 기반 전류원을 이용한 링 발진기는 복수의 PMOS 트랜지스터를 구비하고, 전원단으로부터 공급된 전원이 공정 및 온도의 변화에도 일정한 전류로 출력되도록 제1 자가 보상을 하는 공급 전류원, 상기 공급 전류원으로부터 제1 자가 보상된 전류를 공급받고, 상기 제1 자가 보상된 전류에 대한 주파수를 발진하는 인버터부 및 복수의 NMOS 트랜지스터를 구비하고, 상기 인버터부로부터 발진된 발진 주파수에 대한 전류가 공정 및 온도의 변화에도 일정한 전류로 출력되도록 제2 자가 보상한 후, 상기 제2 자가 보상된 전류를 출력하는 싱크 전류원을 포함한다.A ring oscillator using an addition-based current source according to another embodiment of the present invention includes a plurality of PMOS transistors, and a supply current source that compensates for the first self so that the power supplied from the power supply terminal is output as a constant current even with changes in process and temperature. , A first self-compensated current is supplied from the supply current source, and an inverter unit and a plurality of NMOS transistors oscillate a frequency for the first self-compensated current, and a current for an oscillation frequency oscillated from the inverter unit And a sink current source for outputting a current compensated by the second self after compensating by a second self to output a constant current even with a change in the process and temperature.

또한 상기 공급 전류원은, 드레인단이 상기 전원단과 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되며, 소스단이 상기 인버터부와 연결되는 제1 PMOS 트랜지스터, 드레인단이 상기 전원단과 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되는 제2 PMOS 트랜지스터, 드레인단이 상기 전원단과 연결되고, 게이트단이 상기 제2 PMOS 트랜지스터의 소스단과 연결되며, 소스단이 상기 인버터부와 연결되는 제3 PMOS 트랜지스터 및 일단이 상기 제2 PMOS 트랜지스터의 소스단과 연결되고, 타단이 그라운드(GND)와 연결되는 제1 저항를 포함하는 것을 특징으로 한다.In addition, the supply current source has a drain terminal connected to the power terminal, a gate terminal connected to a threshold supply terminal supplying a threshold voltage, a source terminal connected to the inverter unit, a first PMOS transistor, and a drain terminal connected to the power terminal. And a second PMOS transistor connected to a threshold supply terminal through which a gate terminal supplies a threshold voltage, a drain terminal connected to the power supply terminal, a gate terminal connected to a source terminal of the second PMOS transistor, and a source terminal connected to the inverter part. A third PMOS transistor to be connected and a first resistor having one end connected to the source terminal of the second PMOS transistor and the other end connected to the ground GND.

또한 상기 공급 전류원은, 상기 제1 PMOS 트랜지스터 및 상기 제2 PMOS 트랜지스터를 동일한 스펙(spec)으로 구비하고, 공통중심(common centroid)구조로 레이아웃(layout)하는 것을 특징으로 한다.In addition, the supply current source is characterized in that the first PMOS transistor and the second PMOS transistor are provided with the same specifications and are laid out in a common centroid structure.

또한 상기 공급 전류원은, 상기 공정 및 온도의 변화에 따라 상기 제1 PMOS 트랜지스터 및 상기 제2 PMOS 트랜지스터의 전류가 동일한 방향으로 변화되고, 상기 제3 PMOS 트랜지스터의 전류가 상기 제1 PMOS 트랜지스터의 전류와 반대 방향으로 변화되는 것을 특징으로 한다.In addition, in the supply current source, currents of the first PMOS transistor and the second PMOS transistor change in the same direction according to changes in the process and temperature, and the current of the third PMOS transistor is equal to that of the first PMOS transistor. It is characterized in that it changes in the opposite direction.

또한 상기 싱크 전류원은, 일단이 상기 전원단과 연결되는 제2 저항, 드레인단이 상기 인버터부와 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되며, 소스단이 그라운드와 연결되는 제1 NMOS 트랜지스터, 드레인단이 상기 제2 저항의 타단과 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되며, 소스단이 그라운드와 연결되는 제2 NMOS 트랜지스터 및 드레인단이 상기 인버터부와 연결되고, 게이트단이 상기 제2 저항의 타단과 연결되며, 소스단이 그라운드와 연결되는 제3 NMOS 트랜지스터를 포함하는 것을 특징으로 한다.In addition, the sink current source includes a second resistor having one end connected to the power terminal, a drain terminal connected to the inverter unit, a gate terminal connected to a threshold supply terminal supplying a threshold voltage, and a source terminal connected to the ground. An NMOS transistor, a drain terminal is connected to the other terminal of the second resistor, a gate terminal is connected to a threshold supply terminal supplying a threshold voltage, and a second NMOS transistor and a drain terminal, the source terminal is connected to ground, is connected to the inverter. And a third NMOS transistor having a gate terminal connected to the other terminal of the second resistor and a source terminal connected to the ground.

또한 상기 싱크 전류원은, 상기 제1 NMOS 트랜지스터 및 상기 제2 NMOS 트랜지스터를 동일한 스펙으로 구비하고, 공통중심구조로 레이아웃하는 것을 특징으로 한다.In addition, the sink current source is characterized in that the first NMOS transistor and the second NMOS transistor have the same specifications and are laid out in a common center structure.

또한 상기 싱크 전류원은, 상기 공정 및 온도의 변화에 따라 상기 제1 NMOS 트랜지스터 및 상기 제2 NMOS 트랜지스터의 전류가 동일한 방향으로 변화되고, 상기 제3 NMOS 트랜지스터의 전류가 상기 제1 NMOS 트랜지스터의 전류와 반대 방향으로 변화되는 것을 특징으로 한다.In addition, in the sink current source, currents of the first NMOS transistor and the second NMOS transistor change in the same direction according to changes in the process and temperature, and the current of the third NMOS transistor is equal to that of the first NMOS transistor. It is characterized in that it changes in the opposite direction.

본 발명에 따른 부가 기반 전류원을 이용한 링 발진기는 공통 중심 구조(common-centroid)를 가지도록 트랜지스터의 레이아웃을 하여 트랜지스터 간의 공정 및 온도의 변화에 대한 일치를 이루게 함으로써, 전류원의 전류 합이 공정 및 온도의 변화에도 일정하도록 하여 자가 보상을 수행하여 보상된 발진 주파수를 출력할 수 있다. The ring oscillator using an additional-based current source according to the present invention arranges the transistors to have a common-centroid structure to achieve a match for the process and temperature change between the transistors, so that the sum of the currents of the current source is the process and temperature. It is possible to output the compensated oscillation frequency by performing self-compensation by making it constant even with the change of.

또한 주파수 인가를 위한 외부 칩 또는 사전 제작을 필요로 하지 않아 쉽고 저렴하게 제조가 가능하다.In addition, since it does not require an external chip or pre-production for frequency application, it can be manufactured easily and inexpensively.

또한 발진 주파수에 대한 제한이 없어 전력 소모 및 면적을 줄일 수 있다.Also, since there is no limitation on the oscillation frequency, power consumption and area can be reduced.

도 1은 종래에 따른 단일 트랜지스터를 이용한 커런트-스타브드 링 발진기를 설명하기 위한 회로도이다.
도 2는 본 발명의 실시예에 따른 부가 기반 전류원을 이용한 링 발진기를 설명하기 위한 회로도이다.
도 3은 본 발명의 다른 실시예에 따른 부가 기반 전류원을 이용한 링 발진기를 설명하기 위한 회로도이다.
도 4는 도 3의 싱크 전류원에 대한 구동을 설명하기 위한 회로도이다.
도 5는 도 1의 링 발진기 및 도 3의 링 발진기의 비교 결과를 설명하기 위한 도면이다.1 is a circuit diagram illustrating a current-starved ring oscillator using a single transistor according to the related art.
2 is a circuit diagram illustrating a ring oscillator using an additional-based current source according to an embodiment of the present invention.
3 is a circuit diagram illustrating a ring oscillator using an addition-based current source according to another embodiment of the present invention.
4 is a circuit diagram illustrating driving of the sink current source of FIG. 3.
5 is a diagram illustrating a comparison result of the ring oscillator of FIG. 1 and the ring oscillator of FIG. 3.

이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의한다. 또한 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 당업자에게 자명하거나 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. First of all, in adding reference numerals to elements of each drawing, it should be noted that the same elements are to have the same numerals as possible even if they are indicated on different drawings. In addition, in describing the present invention, when it is determined that a detailed description of a related known configuration or function is apparent to those skilled in the art or may obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 2는 본 발명의 실시예에 따른 부가 기반 전류원을 이용한 링 발진기를 설명하기 위한 회로도이고, 도 3은 본 발명의 다른 실시예에 따른 부가 기반 전류원을 이용한 링 발진기를 설명하기 위한 회로도이다.2 is a circuit diagram illustrating a ring oscillator using an addition-based current source according to an embodiment of the present invention, and FIG. 3 is a circuit diagram illustrating a ring oscillator using an addition-based current source according to another embodiment of the present invention.

도 2 및 도 3을 참조하면, 링 발진기(100)는 공정 및 온도의 변화에 대한 자가 보상을 한다. 이를 위해, 링 발진기(100)는 회로에서 근접해 있는 소자들 간의 관계를 이용한 부가 기반(addition-based) 전류원을 이용할 수 있다. 링 발진기(100)는 공급 전류원(10), 인버터부(30) 및 싱크 전류원(50)을 포함한다.2 and 3, the ring oscillator 100 performs self-compensation for changes in process and temperature. To this end, the ring oscillator 100 may use an addition-based current source using a relationship between adjacent devices in a circuit. The ring oscillator 100 includes a supply current source 10, an inverter unit 30, and a sink current source 50.

공급 전류원(10)은 전원단(200)으로부터 공급된 전원이 공정 및 온도의 변화에도 일정한 전류로 출력되도록 제1 자가 보상을 한다. 여기서, 자가 보상은 공정 및 온도의 변화에 따라 변화되는 전류의 변화량을 스스로 보상한다는 것을 의미한다. 공급 전류원(10)은 복수의 PMOS(P-channel metal oxide semiconductor) 트랜지스터(11, 12, 13) 및 제1 저항(14)을 포함한다. 여기서, 복수의 PMOS 트랜지스터(11, 12, 13)는 제1 PMOS 트랜지스터(11), 제2 PMOS 트랜지스터(12) 및 제3 PMOS 트랜지스터(13)로 구분되고, 서로 간에 병렬로 연결된다. 상세한 공급 전류원(10)의 회로 구조는 다음과 같다.The supply current source 10 compensates by the first self so that the power supplied from the power supply terminal 200 is output as a constant current even with changes in process and temperature. Here, self-compensation means self-compensating the amount of change in current that changes according to changes in process and temperature. The supply current source 10 includes a plurality of P-channel metal oxide semiconductor (PMOS) transistors 11, 12, 13 and a first resistor 14. Here, the plurality of PMOS transistors 11, 12, and 13 are divided into a first PMOS transistor 11, a second PMOS transistor 12, and a third PMOS transistor 13, and are connected to each other in parallel. The detailed circuit structure of the supply current source 10 is as follows.

제1 PMOS 트랜지스터(11)는 드레인(drain)단이 전원단(VDD)(200)과 연결되고, 게이트(gate)단이 임계전압이 공급되는 임계치 공급단(Vgsp)과 연결되며, 소스(source)단이 인버터(30)와 연결된다. 제2 PMOS 트랜지스터(12)는 드레인단이 전원단(200)과 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되며, 소스단이 제1 저항(14)의 일단과 연결된다. 여기서, 제1 PMOS 트랜지스터(11) 및 제2 PMOS 트랜지스터(12)의 게이트단은 동일한 임계치 공급단과 연결됨에 따라 동일하게 임계전압이 인가된다. 제3 PMOS 트랜지스터(13)는 드레인단이 전원단(200)과 연결되고, 게이트단이 제2 PMOS 트랜지스터(12)의 소스단과 연결되며, 소스단이 인버터부(30)와 연결된다. 제1 저항(14)은 일단이 제2 PMOS 트랜지스터(12)의 소스단과 연결되고, 타단이 그라운드(GND)(300)와 연결된다. 따라서, 제1 접점(15)은 제2 PMOS 트랜지스터(12)의 소스단, 제3 PMOS 트랜지스터(13)의 게이트단 및 제1 저항(14)의 일단이 서로 연결되는 접점이다.In the first PMOS transistor 11, a drain terminal is connected to a power supply terminal (VDD) 200, a gate terminal is connected to a threshold supply terminal Vgsp to which a threshold voltage is supplied, and a source ) Terminal is connected to the inverter 30. The second PMOS transistor 12 has a drain terminal connected to the power supply terminal 200, a gate terminal connected to a threshold supply terminal supplying a threshold voltage, and a source terminal connected to one end of the first resistor 14. Here, since the gate terminals of the first PMOS transistor 11 and the second PMOS transistor 12 are connected to the same threshold supply terminal, the same threshold voltage is applied. The third PMOS transistor 13 has a drain terminal connected to the power terminal 200, a gate terminal connected to the source terminal of the second PMOS transistor 12, and a source terminal connected to the inverter unit 30. The first resistor 14 has one end connected to the source terminal of the second PMOS transistor 12 and the other end connected to the ground (GND) 300. Accordingly, the first contact 15 is a contact to which the source end of the second PMOS transistor 12, the gate end of the third PMOS transistor 13, and one end of the first resistor 14 are connected to each other.

여기서, 공급 전류원(10)은 제1 PMOS 트랜지스터(11) 및 제2 PMOS 트랜지스터(12)를 동일한 스펙(spec)으로 구비하고, 공통중심(common centroid)구조로 레이아웃(layout)한다. 이를 통해, 공급 전류원(10)은 제1 PMOS 트랜지스터(11) 및 제2 PMOS 트랜지스터(12) 간의 일치를 높여 공정 및 온도의 변화에 대해 동일한 변화량을 갖도록 함으로써, 근접 소자간의 관계를 이용한 제1 자가 보상을 할 수 있다.Here, the supply current source 10 includes the first PMOS transistor 11 and the second PMOS transistor 12 with the same spec, and is laid out in a common centroid structure. Through this, the supply current source 10 increases the coincidence between the first PMOS transistor 11 and the second PMOS transistor 12 to have the same amount of change with respect to the change in process and temperature, so that the first self using the relationship between adjacent devices You can reward.

인버터부(30)는 공급 전류원(10)으로부터 제1 자가 보상된 전류를 공급받고, 제1 자가 보상된 전류에 대한 주파수를 발진한다. 인버터부(30)는 홀수단으로 구성된 인버터를 포함한다. 도 2에서는 인버터가 3개인 경우를 도시하고 있다. 인버터부(30)는 제1 인버터(31), 제2 인버터(32) 및 제3 인버터(33)를 포함한다. 인버터부(30)는 제1 인버터(31), 제2 인버터(32) 및 제3 인버터(33)를 반전 증폭기로 구성하고, 루프 형태로 연결한다. 인버터부(30)는 루프 형태의 제1 인버터(31) 내지 제3 인버터(33)를 입력 신호가 순환하였을 때, 위상차가 180도가 되는 주파수에서 발진을 수행할 수 있다.The inverter unit 30 receives a first self-compensated current from the supply current source 10 and oscillates a frequency for the first self-compensated current. The inverter unit 30 includes an inverter composed of odd means. 2 shows a case of three inverters. The inverter unit 30 includes a first inverter 31, a second inverter 32 and a third inverter 33. The inverter unit 30 configures the first inverter 31, the second inverter 32, and the third inverter 33 as an inverting amplifier, and connects the first inverter 31, the second inverter 32, and the third inverter 33 in a loop form. The inverter unit 30 may perform oscillation at a frequency having a phase difference of 180 degrees when an input signal circulates through the loop-shaped first inverters 31 to third inverters 33.

한편, 인버터의 지연시간을 Td라고 하고, 인버터의 개수를 N(N은 홀수)이라고 하면 인버터부(30)가 발진할 때의 발진 주파수 fosc는 [수학식 1]과 같다.On the other hand, if the delay time of the inverter is T d and the number of inverters is N (N is an odd number), the oscillation frequency f osc when the inverter unit 30 oscillates is equal to [Equation 1].

Figure 112017082777801-pat00001
Figure 112017082777801-pat00001

그러므로, 인버터부(30)는 [수학식 1]을 이용하여 지연시간의 변화에 따라 발진 주파수를 가변적으로 조절할 수 있다.Therefore, the inverter unit 30 can variably adjust the oscillation frequency according to the change of the delay time using [Equation 1].

싱크 전류원(50)은 인버터부(30)로부터 발진된 발진 주파수에 대한 전류가 공정 및 온도 변화에도 일정한 전류로 출력되도록 제2 자가 보상을 한다. 싱크 전류원(50)은 제2 저항(51) 및 복수의 NMOS(N-channel metal oxide semiconductor) 트랜지스터(52, 53, 54)를 포함한다. 여기서, 복수의 NMOS 트랜지스터(52, 53, 54)는 제1 NMOS 트랜지스터(52), 제2 NMOS 트랜지스터(53) 및 제3 NMOS 트랜지스터(54)로 구분되고, 서로 간에 병렬로 연결된다. 상세한 싱크 전류원(50)의 회로 구조는 다음과 같다.The sink current source 50 performs a second self-compensation so that the current for the oscillation frequency oscillated from the inverter unit 30 is output as a constant current even when the process and temperature change. The sink current source 50 includes a second resistor 51 and a plurality of N-channel metal oxide semiconductor (NMOS) transistors 52, 53, and 54. Here, the plurality of NMOS transistors 52, 53, and 54 are divided into a first NMOS transistor 52, a second NMOS transistor 53, and a third NMOS transistor 54, and are connected in parallel with each other. The detailed circuit structure of the sink current source 50 is as follows.

제2 저항(51)은 일단이 전원단과 연결된다. 여기서, 전원단은 공급 전류원(10)의 전원단(200)과 동일하다. 제1 NMOS 트랜지스터(52)는 드레인단이 인버터부(30)와 연결되고, 게이트단이 임계전압이 공급되는 임계치 공급단(Vgsn)과 연결되며, 소스단이 그라운드(300)와 연결된다. 여기서, 그라운드(300)는 공급 전류원(10)의 그라운드(300)와 동일하다. 제2 NMOS 트랜지스터(53)는 드레인단이 제2 저항(51)의 타단과 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되며, 소스단이 그라운드(300)와 연결된다. 제3 NMOS 트랜지스터(54)는 드레인단이 인버터부(30)와 연결되고, 게이트단이 제2 저항(51)의 타단과 연결되며, 소스단이 그라운드(300)와 연결된다. 따라서, 제2 접점(55)은 제2 NMOS 트랜지스터(53)의 드레인단, 제3 NMOS 트랜지스터(54)의 게이트단 및 제2 저항(51)의 타단이 서로 연결되는 접점이다.One end of the second resistor 51 is connected to the power terminal. Here, the power end is the same as the power end 200 of the supply current source 10. The first NMOS transistor 52 has a drain terminal connected to the inverter unit 30, a gate terminal connected to a threshold supply terminal Vgsn to which a threshold voltage is supplied, and a source terminal connected to the ground 300. Here, the ground 300 is the same as the ground 300 of the supply current source 10. The second NMOS transistor 53 has a drain terminal connected to the other terminal of the second resistor 51, a gate terminal connected to a threshold supply terminal supplying a threshold voltage, and a source terminal connected to the ground 300. The third NMOS transistor 54 has a drain terminal connected to the inverter unit 30, a gate terminal connected to the other terminal of the second resistor 51, and a source terminal connected to the ground 300. Accordingly, the second contact 55 is a contact to which the drain end of the second NMOS transistor 53, the gate end of the third NMOS transistor 54, and the other end of the second resistor 51 are connected to each other.

여기서, 싱크 전류원(30)은 제1 NMOS 트랜지스터(52) 및 제2 NMOS 트랜지스터(53)를 동일한 스펙으로 구비하고, 공통중심구조로 레이아웃한다. 이를 통해, 싱크 전류원(30)은 제1 NMOS 트랜지스터(52) 및 제2 NMOS 트랜지스터(53) 간의 일치를 높여 공정 및 온도의 변화에 대해 동일한 변화량을 갖도록 함으로써, 근접 소자간의 관계를 이용한 제2 자가 보상을 할 수 있다.Here, the sink current source 30 includes the first NMOS transistor 52 and the second NMOS transistor 53 with the same specifications, and is laid out in a common center structure. Through this, the sink current source 30 increases the coincidence between the first NMOS transistor 52 and the second NMOS transistor 53 to have the same amount of change with respect to the change in process and temperature, so that the second self using the relationship between adjacent devices You can reward.

한편, 싱크 전류원(30)은 단일 트랜지스터로 구성될 수 있다. 즉, 싱크 전류원(30)은 제2 자가 보상을 하지 않고, 공급 전류원(10)에서 제1 자가 보상된 전류를 발진하여 생성된 발진 주파수에 대한 전류를 추가적인 보상없이 출력할 수 있다. 이러한 구조는 제1 자가 보상만으로도 충분히 전류의 변화를 완화시키는 경우 사용될 수 있으며, 단일 트랜지스터를 사용함으로써, 전력 소비 및 면적을 더 줄일 수 있는 장점이 있다.Meanwhile, the sink current source 30 may be composed of a single transistor. That is, the sink current source 30 may output a current for an oscillation frequency generated by oscillating a current compensated by the first self in the supply current source 10 without additional compensation without performing compensation by the second self. This structure can be used when the first self-compensation alone sufficiently mitigates the change in current, and by using a single transistor, power consumption and area can be further reduced.

도 4는 도 3의 싱크 전류원에 대한 구동을 설명하기 위한 회로도이다.4 is a circuit diagram illustrating driving of the sink current source of FIG. 3.

도 3 및 도 4를 참조하면, 싱크 전류원(50)은 공정 및 온도의 변화에 따라 제1 NMOS 트랜지스터(52) 및 제2 NMOS 트랜지스터(53)의 전류가 동일한 방향으로 변화되고, 제3 NMOS 트랜지스터(54)의 전류가 제1 NMOS 트랜지스터(52)의 전류와 반대 방향으로 변화된다.3 and 4, the sink current source 50 changes the currents of the first NMOS transistor 52 and the second NMOS transistor 53 in the same direction according to a change in process and temperature, and the third NMOS transistor The current at 54 changes in the opposite direction to the current at the first NMOS transistor 52.

상세하게는, 제1 NMOS 트랜지스터(52) 및 제2 NMOS 트랜지스터(53)는 동일한 스펙을 가지고, 공통중심구조로 레이아웃이 됨으로써, 두 소자 간의 일치를 높여준다. 따라서, 제1 NMOS 트랜지스터(52) 및 제2 NMOS 트랜지스터(53)의 전류인 I1은 공정 변화에 따라 같은 방향으로 변화된다. Specifically, the first NMOS transistor 52 and the second NMOS transistor 53 have the same specifications and are laid out in a common center structure, thereby enhancing the match between the two devices. Accordingly, the current I 1 of the first NMOS transistor 52 and the second NMOS transistor 53 changes in the same direction according to the process change.

만약 I1이 증가하면 I2는 감소되어야하기 때문에 제3 NMOS 트랜지스터(54)의 게이트단 전압은 감소된다. 반대로, I1이 감소하면 제3 NMOS 트랜지스터(54)의 게이트단 전압이 증가하여 I2가 증가된다. 한편, 싱크 전류원(50)에 공급되는 전류는 공정 조건에 따라 상대적으로 변화하지 않는 I1 및 I2의 합인 안정적인 출력 전류 I이다. If I 1 increases, I 2 must decrease, so the gate terminal voltage of the third NMOS transistor 54 decreases. Conversely, when I 1 decreases, the gate terminal voltage of the third NMOS transistor 54 increases and I 2 increases. On the other hand, the current supplied to the sink current source 50 is a stable output current I, which is the sum of I 1 and I 2 that does not change relatively according to the process conditions.

따라서, 공정 및 온도에 따라 I1이 변화하더라도 제2 NMOS 트랜지스터(53)도 제1 NMOS 트랜지스터(52)와 같은 방향으로 변화하기 때문에 이에 영향을 받은 제3 NMOS 트랜지스터(54)의 전류는 제1 NMOS 트랜지스터(52)와 반대방향으로 변화된다. 이로 인해, 링 발진기(100)에 공급되거나 빠져나오는 전류 I의 변화는 종래의 단일 트랜지스터로 구성된 링 발진기보다 크게 줄어든다. Therefore, even if I 1 changes depending on the process and temperature, the second NMOS transistor 53 also changes in the same direction as the first NMOS transistor 52, so that the current of the third NMOS transistor 54 affected by this is first It changes in the opposite direction to the NMOS transistor 52. For this reason, the change in the current I supplied to or out of the ring oscillator 100 is greatly reduced compared to the conventional ring oscillator composed of a single transistor.

도 3에서는 싱크 전류원(50)의 구동에 대해서만 설명하였으나, 공급 전류원(10)의 구동에 싱크 전류원(50)의 구동을 적용할 수 있다. 즉, 공급 전류원(10)은 NMOS트랜지스터가 아닌 PMOS 트랜지스터를 사용한다는 점만 다를 뿐 실질적으로 구조가 싱크 전류원(50)과 동일하다. 그러므로, 공급 전류원(10)은 공정 및 온도의 변화에 따라 제1 PMOS 트랜지스터(11) 및 제2 PMOS 트랜지스터(12)의 전류가 동일한 방향으로 변화되고, 제3 PMOS 트랜지스터(13)의 전류가 제1 PMOS 트랜지스터(11)의 전류와 반대 방향으로 변화된다. 이를 통해, 공급 전류원(10)도 싱크 전류원(50)과 마찬가지로 안정적인 출력 전류 I를 출력할 수 있다.In FIG. 3, only the driving of the sink current source 50 has been described, but the driving of the sink current source 50 may be applied to the driving of the supply current source 10. That is, the supply current source 10 is substantially the same as the sink current source 50 except that the PMOS transistor is used instead of the NMOS transistor. Therefore, in the supply current source 10, the currents of the first PMOS transistor 11 and the second PMOS transistor 12 are changed in the same direction according to changes in the process and temperature, and the current of the third PMOS transistor 13 is reduced. 1 Changes in the opposite direction to the current of the PMOS transistor 11 Through this, the supply current source 10 can also output a stable output current I like the sink current source 50.

도 5는 도 1의 링 발진기 및 도 3의 링 발진기의 비교 결과를 설명하기 위한 도면이다.5 is a diagram illustrating a comparison result of the ring oscillator of FIG. 1 and the ring oscillator of FIG. 3.

도 1, 도 3 및 도 5를 참조하면, 링 발진기(100)는 종래의 링 발진기보다 공정 및 온도의 변화에 따른 전류의 변화량을 최소화함으로써, 주파수의 변화량을 최소화할 수 있다. 또한 링 발진기(100)는 주파수 인가를 위한 외부 칩 또는 사전 제작을 필요로 하지 않으며, 쉽고 저렴하게 제조가 가능하다. 특히, 링 발진기(100)는 발진 주파수에 대한 제한이 없어 전력 소모 및 면적을 줄일 수 있다.Referring to FIGS. 1, 3, and 5, the ring oscillator 100 can minimize the amount of change in frequency by minimizing the amount of change in current according to the change in process and temperature than the conventional ring oscillator. In addition, the ring oscillator 100 does not require an external chip or pre-production for frequency application, and can be manufactured easily and inexpensively. In particular, since the ring oscillator 100 has no limitation on the oscillation frequency, power consumption and area can be reduced.

비교 결과에서 확인되는 바와 같이, 종래의 링 발진기는 공정 변화(process variation)가 16.6%이고, 온도 민감도(temperature sensitivity)가 312ppm/℃이며, 전력(power)이 54㎼이다. 이에 반해, 본 발명의 링 발진기(100)는 공정 변화가 5.8%이고, 온도 민감도가 85ppm/℃이며, 전력이 87㎼이다.As can be seen from the comparison result, the conventional ring oscillator has a process variation of 16.6%, a temperature sensitivity of 312 ppm/°C, and a power of 54 kHz. In contrast, the ring oscillator 100 of the present invention has a process change of 5.8%, a temperature sensitivity of 85 ppm/℃, and a power of 87 kHz.

결과적으로, 본 발명의 링 발진기(100)는 종래의 링 발진기보다 약 3배에 해당되는 공정 변화 저하 및 온도 민감도 저하를 확인할 수 있다. 또한 본 발명의 링 발진기(100)는 종래의 링 발진기보다 출력되는 전력이 증가되었음을 확인할 수 있다.As a result, the ring oscillator 100 of the present invention can confirm a decrease in process change and a decrease in temperature sensitivity, which is about three times that of a conventional ring oscillator. In addition, it can be seen that the output power of the ring oscillator 100 of the present invention is increased compared to that of the conventional ring oscillator.

이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although the preferred embodiments of the present invention have been illustrated and described above, the present invention is not limited to the specific preferred embodiments described above, and without departing from the gist of the present invention claimed in the claims, in the technical field to which the present invention pertains. Anyone of ordinary skill in the art can implement various modifications, as well as such modifications will be within the scope of the claims.

10: 공급 전류원 200: 전원단
11: 제1 PMOS 트랜지스터 12: 제2 PMOS 트랜지스터
13: 제3 PMOS 트랜지스터 14: 제1 저항
300: 그라운드 15: 제1 접점
30: 인버터부 31: 제1 인터버
32: 제2 인버터 33: 제3 인버터
50: 싱크 전류원 51: 제2 저항
52: 제1 NMOS 트랜지스터 53: 제2 NMOS 트랜지스터
54: 제3 NMOS 트랜지스터 55: 제2 접점
100: 링 발진기10: supply current source 200: power stage
11: first PMOS transistor 12: second PMOS transistor
13: third PMOS transistor 14: first resistor
300: ground 15: first contact
30: inverter unit 31: first inverter
32: second inverter 33: third inverter
50: sink current source 51: second resistor
52: first NMOS transistor 53: second NMOS transistor
54: third NMOS transistor 55: second contact
100: ring oscillator

Claims (8)

복수의 PMOS 트랜지스터를 구비하고, 전원단으로부터 공급된 전원이 칩 내부에서의 공정 및 온도의 변화에도 일정한 전류로 출력되도록 자가 보상을 하는 공급 전류원;
상기 공급 전류원으로부터 자가 보상된 전류를 공급받고, 상기 자가 보상된 전류에 대한 주파수를 발진하는 인버터부; 및
상기 인버터부로부터 발진된 발진 주파수에 대한 전류를 출력하는 싱크 전류원;를 포함하되,
상기 공급 전류원은,
드레인단이 상기 전원단과 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되며, 소스단이 상기 인버터부와 연결되는 제1 PMOS 트랜지스터;
드레인단이 상기 전원단과 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되는 제2 PMOS 트랜지스터;
드레인단이 상기 전원단과 연결되고, 게이트단이 상기 제2 PMOS 트랜지스터의 소스단과 연결되며, 소스단이 상기 인버터부와 연결되는 제3 PMOS 트랜지스터; 및
일단이 상기 제2 PMOS 트랜지스터의 소스단과 연결되고, 타단이 그라운드(GND)와 연결되는 제1 저항;
을 포함하는 것을 특징으로 하는 부가 기반 전류원을 이용한 링 발진기.A supply current source comprising a plurality of PMOS transistors and performing self-compensation such that power supplied from the power supply terminal is output as a constant current even when a process and temperature change inside the chip;
An inverter unit receiving a self-compensated current from the supply current source and oscillating a frequency for the self-compensated current; And
Including; a sink current source for outputting a current for the oscillation frequency oscillated from the inverter unit,
The supply current source,
A first PMOS transistor having a drain terminal connected to the power terminal, a gate terminal connected to a threshold supply terminal supplying a threshold voltage, and a source terminal connected to the inverter unit;
A second PMOS transistor having a drain terminal connected to the power terminal and a gate terminal connected to a threshold supply terminal supplying a threshold voltage;
A third PMOS transistor having a drain terminal connected to the power terminal, a gate terminal connected to a source terminal of the second PMOS transistor, and a source terminal connected to the inverter unit; And
A first resistor having one end connected to the source terminal of the second PMOS transistor and the other end connected to the ground (GND);
Ring oscillator using an additional-based current source, characterized in that it comprises a. 복수의 PMOS 트랜지스터를 구비하고, 전원단으로부터 공급된 전원이 칩 내부에서의 공정 및 온도의 변화에도 일정한 전류로 출력되도록 제1 자가 보상을 하는 공급 전류원;
상기 공급 전류원으로부터 제1 자가 보상된 전류를 공급받고, 상기 제1 자가 보상된 전류에 대한 주파수를 발진하는 인버터부; 및
복수의 NMOS 트랜지스터를 구비하고, 상기 인버터부로부터 발진된 발진 주파수에 대한 전류가 공정 및 온도의 변화에도 일정한 전류로 출력되도록 제2 자가 보상한 후, 상기 제2 자가 보상된 전류를 출력하는 싱크 전류원;를 포함하되,
상기 공급 전류원은,
드레인단이 상기 전원단과 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되며, 소스단이 상기 인버터부와 연결되는 제1 PMOS 트랜지스터;
드레인단이 상기 전원단과 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되는 제2 PMOS 트랜지스터;
드레인단이 상기 전원단과 연결되고, 게이트단이 상기 제2 PMOS 트랜지스터의 소스단과 연결되며, 소스단이 상기 인버터부와 연결되는 제3 PMOS 트랜지스터; 및
일단이 상기 제2 PMOS 트랜지스터의 소스단과 연결되고, 타단이 그라운드(GND)와 연결되는 제1 저항;
을 포함하는 것을 특징으로 하는 부가 기반 전류원을 이용한 링 발진기.A supply current source having a plurality of PMOS transistors and performing a first self-compensation so that power supplied from the power supply terminal is output as a constant current even when a process and temperature change inside the chip;
An inverter unit receiving a first self-compensated current from the supply current source and oscillating a frequency for the first self-compensated current; And
A sink current source comprising a plurality of NMOS transistors, and outputting a current compensated by the second self after compensating a second self to output a constant current even with a change in process and temperature. Including ;,
The supply current source,
A first PMOS transistor having a drain terminal connected to the power terminal, a gate terminal connected to a threshold supply terminal supplying a threshold voltage, and a source terminal connected to the inverter unit;
A second PMOS transistor having a drain terminal connected to the power terminal and a gate terminal connected to a threshold supply terminal supplying a threshold voltage;
A third PMOS transistor having a drain terminal connected to the power terminal, a gate terminal connected to a source terminal of the second PMOS transistor, and a source terminal connected to the inverter unit; And
A first resistor having one end connected to the source terminal of the second PMOS transistor and the other end connected to the ground (GND);
Ring oscillator using an additional-based current source, characterized in that it comprises a. 삭제delete 제 1항 또는 제 2항에 있어서,
상기 공급 전류원은,
상기 제1 PMOS 트랜지스터 및 상기 제2 PMOS 트랜지스터를 동일한 PMOS 트랜지스터로 구비하고, 상기 제1 PMOS 트랜지스터 및 상기 제2 PMOS 트랜지스터의 게이트단이 서로 연결되는 공통중심(common centroid)구조로 레이아웃(layout)하는 것을 특징으로 하는 부가 기반 전류원을 이용한 링 발진기.The method according to claim 1 or 2,
The supply current source,
The first PMOS transistor and the second PMOS transistor are provided as the same PMOS transistor, and the first PMOS transistor and the second PMOS transistor are laid out in a common centroid structure in which gate terminals are connected to each other. Ring oscillator using an additional-based current source, characterized in that. 제 1항 또는 제 2항에 있어서,
상기 공급 전류원은,
상기 공정 또는 온도의 변화에 따라 상기 제1 PMOS 트랜지스터 및 상기 제2 PMOS 트랜지스터의 전류가 증가하는 방향 또는 감소하는 방향에 있어서 동일한 방향으로 변화되고, 상기 제3 PMOS 트랜지스터의 전류가 상기 제1 PMOS 트랜지스터의 전류와 반대 방향으로 변화되는 것을 특징으로 하는 부가 기반 전류원을 이용한 링 발진기.The method according to claim 1 or 2,
The supply current source,
According to the process or temperature change, the currents of the first PMOS transistor and the second PMOS transistor are changed in the same direction in an increasing or decreasing direction, and the current of the third PMOS transistor is changed to the first PMOS transistor. Ring oscillator using an addition-based current source, characterized in that the change in the direction opposite to the current of. 제 2항에 있어서,
상기 싱크 전류원은,
일단이 상기 전원단과 연결되는 제2 저항;
드레인단이 상기 인버터부와 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되며, 소스단이 그라운드와 연결되는 제1 NMOS 트랜지스터;
드레인단이 상기 제2 저항의 타단과 연결되고, 게이트단이 임계전압을 공급하는 임계치 공급단과 연결되며, 소스단이 그라운드와 연결되는 제2 NMOS 트랜지스터; 및
드레인단이 상기 인버터부와 연결되고, 게이트단이 상기 제2 저항의 타단과 연결되며, 소스단이 그라운드와 연결되는 제3 NMOS 트랜지스터;
를 포함하는 것을 특징으로 하는 부가 기반 전류원을 이용한 링 발진기.The method of claim 2,
The sink current source,
A second resistor having one end connected to the power terminal;
A first NMOS transistor having a drain terminal connected to the inverter unit, a gate terminal connected to a threshold supply terminal supplying a threshold voltage, and a source terminal connected to the ground;
A second NMOS transistor having a drain terminal connected to the other terminal of the second resistor, a gate terminal connected to a threshold supply terminal supplying a threshold voltage, and a source terminal connected to the ground; And
A third NMOS transistor having a drain terminal connected to the inverter unit, a gate terminal connected to the other terminal of the second resistor, and a source terminal connected to the ground;
Ring oscillator using an additional-based current source, characterized in that it comprises a. 제 6항에 있어서,
상기 싱크 전류원은,
상기 제1 NMOS 트랜지스터 및 상기 제2 NMOS 트랜지스터를 동일한 NMOS 트랜지스터로 구비하고, 상기 제1 NMOS 트랜지스터 및 상기 제2 NMOS 트랜지스터의 게이트단이 서로 연결되는 공통중심구조로 레이아웃하는 것을 특징으로 하는 부가 기반 전류원을 이용한 링 발진기.The method of claim 6,
The sink current source,
The first NMOS transistor and the second NMOS transistor are provided as the same NMOS transistor, and the first NMOS transistor and the second NMOS transistor are laid out in a common center structure in which gate ends of the first NMOS transistor and the second NMOS transistor are connected to each other. Ring oscillator using. 제 6항에 있어서,
상기 싱크 전류원은,
상기 공정 또는 온도의 변화에 따라 상기 제1 NMOS 트랜지스터 및 상기 제2 NMOS 트랜지스터의 전류가 증가하는 방향 또는 감소하는 방향에 있어서 동일한 방향으로 변화되고, 상기 제3 NMOS 트랜지스터의 전류가 상기 제1 NMOS 트랜지스터의 전류와 반대 방향으로 변화되는 것을 특징으로 하는 부가 기반 전류원을 이용한 링 발진기.The method of claim 6,
The sink current source,
According to the process or temperature change, the current of the first NMOS transistor and the second NMOS transistor is changed in the same direction in an increasing or decreasing direction, and the current of the third NMOS transistor is changed to the first NMOS transistor. Ring oscillator using an addition-based current source, characterized in that the change in the direction opposite to the current of
KR1020170108381A 2017-08-28 2017-08-28 Ring oscillator using addition-based current source KR102242635B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170108381A KR102242635B1 (en) 2017-08-28 2017-08-28 Ring oscillator using addition-based current source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170108381A KR102242635B1 (en) 2017-08-28 2017-08-28 Ring oscillator using addition-based current source

Publications (2)

Publication Number Publication Date
KR20190025075A KR20190025075A (en) 2019-03-11
KR102242635B1 true KR102242635B1 (en) 2021-04-22

Family

ID=65758313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170108381A KR102242635B1 (en) 2017-08-28 2017-08-28 Ring oscillator using addition-based current source

Country Status (1)

Country Link
KR (1) KR102242635B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769832B (en) * 2020-06-28 2024-04-16 天津大学 Self-adaptive ring oscillator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285036A (en) * 2000-03-30 2001-10-12 Sony Corp Delay circuit and oscillation circuit using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655454B1 (en) 2005-12-27 2006-12-08 전자부품연구원 Current-starved ring oscillator of compensating the variation of supply voltage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285036A (en) * 2000-03-30 2001-10-12 Sony Corp Delay circuit and oscillation circuit using the same

Also Published As

Publication number Publication date
KR20190025075A (en) 2019-03-11

Similar Documents

Publication Publication Date Title
US9325323B2 (en) CMOS oscillator having stable frequency with process, temperature, and voltage variation
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
EP0936736B1 (en) Delay elements arranged for a signal controlled oscillator
US20140327486A1 (en) RC Oscillator
US20050258911A1 (en) Ring oscillation circuit
TW201717546A (en) Device and method for adjusting duty cycle in clock signals
US7688154B1 (en) Amplitude regulated crystal oscillator
CN110011644B (en) Ring oscillator
CN105391419B (en) Quartz oscillation circuit and electronic timepiece
KR102242635B1 (en) Ring oscillator using addition-based current source
US11075602B1 (en) Oscillator compensation using bias current
US6714087B2 (en) Voltage controlled oscillation circuit having easily controllable oscillation characteristic and capable of generating high frequency and low frequency internal clocks
US7768358B2 (en) Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied
KR101520820B1 (en) Ring oscillator
US8766674B1 (en) Current-mode buffer with output swing detector for high frequency clock interconnect
US6774733B2 (en) Frequency variable oscillation circuit
US7218162B2 (en) Semiconductor integrated circuit having output circuit
JP2003110361A (en) Crystal oscillator circuit
CN111082802B (en) Crystal oscillator driving circuit
US10747248B2 (en) Oscillator
US9537476B1 (en) Level shifter with low duty cycle variation
US20100289588A1 (en) Oscillator circuit
US11641191B2 (en) Ring oscillator circuit
KR101276730B1 (en) An oscillator and a PLL using thereof
CN110932670B (en) Oscillator circuit and related oscillator device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant