KR102233622B1 - Thin film transistor array substrate and liquid crystal display device - Google Patents

Thin film transistor array substrate and liquid crystal display device Download PDF

Info

Publication number
KR102233622B1
KR102233622B1 KR1020140195937A KR20140195937A KR102233622B1 KR 102233622 B1 KR102233622 B1 KR 102233622B1 KR 1020140195937 A KR1020140195937 A KR 1020140195937A KR 20140195937 A KR20140195937 A KR 20140195937A KR 102233622 B1 KR102233622 B1 KR 102233622B1
Authority
KR
South Korea
Prior art keywords
contact holes
disposed
array substrate
liquid crystal
tft array
Prior art date
Application number
KR1020140195937A
Other languages
Korean (ko)
Other versions
KR20160083618A (en
Inventor
고동국
표종상
임지용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140195937A priority Critical patent/KR102233622B1/en
Publication of KR20160083618A publication Critical patent/KR20160083618A/en
Application granted granted Critical
Publication of KR102233622B1 publication Critical patent/KR102233622B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액티브 영역 끝단에서 배향막 두께의 불균일에 의한 등고 얼룩을 방지할 수 있는 TFT 어레이 기판 및 액정 디스플레이 장치에 관한 것이다.
본 발명의 실시 예에 따른 TFT 어레이 기판은 액티브 영역과 패드 영역을 포함한다. 액티브 영역에는 복수의 게이트 라인과 복수의 데이터 라인이 교차되어 있고, 복수의 픽셀이 배치되어 있다. 패드 영역에는 상기 복수의 픽셀에 신호를 공급하기 위한 복수의 패드 및 복수의 링크 라인이 배치되고, 상기 복수의 패드와 상기 복수의 링크 라인을 접속시키기 위한 복수의 컨택홀이 배치되어 있다. 복수의 컨택홀은 복수의 열로 배치되고, 1열에 배열된 컨택홀들과 2열에 배열된 컨택홀들이 수직 라인을 기준으로 서로 중첩되지 않게 배치되어 있다.The present invention relates to a TFT array substrate and a liquid crystal display device capable of preventing contour irregularities due to uneven thickness of an alignment layer at an end of an active region.
A TFT array substrate according to an embodiment of the present invention includes an active region and a pad region. In the active region, a plurality of gate lines and a plurality of data lines cross, and a plurality of pixels are disposed. A plurality of pads and a plurality of link lines for supplying signals to the plurality of pixels are disposed in the pad area, and a plurality of contact holes for connecting the plurality of pads and the plurality of link lines are disposed. The plurality of contact holes are arranged in a plurality of rows, and the contact holes arranged in the first row and the contact holes arranged in the second row are arranged so as not to overlap each other with respect to a vertical line.

Description

TFT 어레이 기판 및 액정 디스플레이 장치{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE}TFT array substrate and liquid crystal display device TECHNICAL FIELD [THIN FILM TRANSISTOR ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액티브 영역 끝단에서 배향막 두께의 불균일에 의한 등고 얼룩을 방지할 수 있는 TFT 어레이 기판 및 액정 디스플레이 장치에 관한 것이다.The present invention relates to a TFT array substrate and a liquid crystal display device capable of preventing contour irregularities due to uneven thickness of an alignment layer at an end of an active region.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.As various portable electronic devices such as mobile communication terminals and notebook computers develop, there is an increasing demand for a flat panel display device that can be applied thereto.

평판 디스플레이 장치로는 액정 디스플레이 장치(LCD: Liquid Crystal Display device), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 유기발광 디스플레이 장치(OLED: Organic Light Emitting Diode Display device) 등이 개발되었다.As flat panel display devices, a liquid crystal display device (LCD), a plasma display panel (PDP), and an organic light emitting diode display device (OLED) have been developed.

이러한, 평판 디스플레이 장치 중에서 액정 디스플레이 장치(LCD)는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 구현 및 대화면 구현의 장점이 있어 휴대용 기기에 적합하며 적용 분야가 지속적으로 확대되고 있다.Among the flat panel display devices, a liquid crystal display device (LCD) is suitable for portable devices because of its advantages in the development of mass production technology, ease of driving means, low power consumption, high-definition and large-screen realization.

도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 것으로, TFT 어레이 기판의 액티브 영역 및 패드 영역의 일부를 도시하고 있다. 도 1에서는 컬러필터 어레이 기판, 백라이트 유닛 및 구동 회로부의 도시는 생략하였다.1 schematically shows a liquid crystal display device according to the prior art, and shows a portion of an active area and a pad area of a TFT array substrate. In FIG. 1, illustration of the color filter array substrate, the backlight unit, and the driving circuit part is omitted.

도 1을 참조하면, 종래 기술에 따른 액정 디스플레이 장치의 TFT 어레이 기판은 화상이 표시되는 액티브 영역과, 상기 액티브 영역의 주변에 배치된 패드 영역을 포함한다.Referring to FIG. 1, a TFT array substrate of a liquid crystal display device according to the related art includes an active area in which an image is displayed and a pad area disposed around the active area.

액티브 영역에는 복수의 게이트 라인(GL)과 복수의 데이터 라인(미도시)이 교차하도록 형성되어 있고, 상기 게이트 라인과 데이터 라인의 교차에 의해서 복수의 픽셀 영역이 정의 된다. 복수의 픽셀 영역 각각에는 TFT(thin film transistor) 및 스토리지 커패시터(Cst)가 형성되어 있다.In the active area, a plurality of gate lines GL and a plurality of data lines (not shown) are formed to cross each other, and a plurality of pixel areas are defined by the intersection of the gate line and the data line. A thin film transistor (TFT) and a storage capacitor Cst are formed in each of the plurality of pixel regions.

패드 영역에는 복수의 게이트 패드와 복수의 데이터 패드가 배치되어 있고, 복수의 게이트 패드와 연결된 복수의 게이트 링크 라인 및 복수의 데이터 패드와 연결된 복수의 데이터 링크 라인이 배치되어 있다. 복수의 게이트 링크 라인은 액티브 영역의 복수의 게이트 라인과 연결되고, 복수의 데이터 링크 라인은 액티브 영역의 복수의 데이터 라인과 연결된다. 또한, 액티브 영역에 배치된 공통 전극과 연결되는 복수의 공통 전극 라인이 배치되어 있다.A plurality of gate pads and a plurality of data pads are disposed in the pad area, and a plurality of gate link lines connected to the plurality of gate pads and a plurality of data link lines connected to the plurality of data pads are disposed. The plurality of gate link lines are connected to the plurality of gate lines in the active area, and the plurality of data link lines are connected to the plurality of data lines in the active area. In addition, a plurality of common electrode lines connected to the common electrodes disposed in the active region are disposed.

또한, 패드 영역에는 복수의 컨택홀(20)이 일정 간격을 두고 일렬로 배치되어 있다. 이러한, 복수의 컨택홀(20)은 무기 물질의 보호막(PAS1) 및 유기 물질(예를 들면, 포토아크릴(PAC: photoacryl))의 절연막이 제거되어 형성되며, 복수의 컨택홀(20)을 통해 패드 영역에는 복수의 게이트 패드 및 복수의 데이터 패드 각각을 링크 라인과 연결시킨다.In addition, in the pad area, a plurality of contact holes 20 are arranged in a row at regular intervals. The plurality of contact holes 20 are formed by removing the protective layer PAS1 of an inorganic material and an insulating layer of an organic material (for example, photoacryl (PAC)), and are formed through the plurality of contact holes 20. Each of the plurality of gate pads and the plurality of data pads is connected to the link line in the pad area.

TFT 어레이 기판의 최상층에는 액정을 균일한 방향으로 정렬시키기 위한 배향막(10)이 배치된다. 이러한, 배향막(10)은 폴리이미드(PI: Polyimide) 물질로 형성된다. 제조 공정 중에서, 배향막(10)을 일정한 방향으로 러빙하며, 배향 각도에 따라 액정의 초기 배열이 일정하게 유지된다.An alignment film 10 for aligning liquid crystals in a uniform direction is disposed on the uppermost layer of the TFT array substrate. The alignment layer 10 is formed of a polyimide (PI) material. During the manufacturing process, the alignment layer 10 is rubbed in a certain direction, and the initial arrangement of the liquid crystals is kept constant according to the alignment angle.

도 2는 액티브 영역의 끝단 주변에 배향막이 두껍게 형성되어 등고 얼룩이 발생하는 문제점을 나타내는 도면이다.FIG. 2 is a diagram illustrating a problem in that contour irregularities occur due to a thick alignment layer formed around an end of an active region.

도 2를 결부하여 설명하면, 폴리이미드 물질을 TFT 어레이 기판의 표면에 도포한 후 일정 두께를 가지도록 코팅하게 된다. 일반적으로 500~1,000Å의 두께로 배향막(10)이 형성되는데, 폴리이미드 물질의 코팅 시 복수의 컨택홀(20)의 주변에서 폴리이미드 물질이 쌓여 배향막의 두께가 두꺼워지게 된다.Referring to FIG. 2, after a polyimide material is applied to the surface of a TFT array substrate, it is coated to have a predetermined thickness. In general, the alignment layer 10 is formed to have a thickness of 500 to 1,000 Å. When the polyimide material is coated, a polyimide material is accumulated around the plurality of contact holes 20 to increase the thickness of the alignment layer.

최근에 들어서, 액정 디스플레이 장치의 디자인 미감을 높이기 위해서, 베젤 폭을 얇게 한 네로우(narrow) 베젤 모델이 개발되고 있다. 액정 디스플레이 장치에 네로우 베젤을 적용하는 경우에는 액티브 영역과 패드 영역에 배치된 컨택홀(20) 간의 간격이 줄어들게 된다. 또한, 복수의 컨택홀(20) 간의 간격도 좁게 형성되어 있어 복수의 컨택홀(20)이 폴리이미드 물질 퍼지는 것을 막는 장벽으로 기능하게 된다.In recent years, in order to increase the aesthetics of design of a liquid crystal display device, a narrow bezel model with a thin bezel width has been developed. When the narrow bezel is applied to the liquid crystal display device, the gap between the active area and the contact hole 20 disposed in the pad area is reduced. In addition, since the gaps between the plurality of contact holes 20 are also formed to be narrow, the plurality of contact holes 20 function as a barrier to prevent the polyimide material from spreading.

이에 따라, 액티브 영역의 끝단에서 폴리이미드 물질이 쌓여 배향막(10)의 두께가 두껍게 형성되고, 배향막(10)의 두께가 균일하지 않아 액티브 영역의 끝단에서 등고 얼룩이 발생하는 문제점이 있다. 이러한, 액티브 영역 끝단의 등고 얼룩으로 인해서 표시 품질이 저하되는 문제점이 있다.Accordingly, there is a problem in that a polyimide material is accumulated at the end of the active region, so that the thickness of the alignment layer 10 is formed to be thick, and the thickness of the alignment layer 10 is not uniform, resulting in a problem in that contour irregularities occur at the ends of the active region. There is a problem in that display quality is deteriorated due to such irregularities at the ends of the active area.

이상 설명한 배경기술에 기재된 컨택홀(20)의 배치 구조는 본 출원의 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.The arrangement structure of the contact hole 20 described in the background art described above is the technical information that the inventor of the present application possessed for derivation of the present invention or acquired during the derivation process of the present invention. It cannot be said to be a known technology that has been disclosed to

본 발명은 상술한 문제점들을 해결하기 위한 것으로서, 패드 영역에 배치된 컨택홀에 의해서 액티브 영역의 끝단 주변에 배향막이 쌓여 등고 얼룩이 발생하는 것을 방지할 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.An object of the present invention is to provide a liquid crystal display device capable of preventing an alignment layer from being accumulated around an end of an active area due to a contact hole disposed in a pad area, thereby preventing the occurrence of irregularities. .

본 발명은 상술한 문제점들을 해결하기 위한 것으로서, 배향막의 등고 얼룩에 의한 표시 품질 저하를 방지할 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.An object of the present invention is to provide a liquid crystal display device capable of preventing deterioration in display quality due to irregularities in an alignment layer, as to solve the above-described problems.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the technical problems of the present invention mentioned above, other features and advantages of the present invention will be described below or will be clearly understood by those of ordinary skill in the art from such technology and description.

본 발명의 실시 예에 따른 TFT 어레이 기판은 액티브 영역과 패드 영역을 포함한다. 액티브 영역에는 복수의 게이트 라인과 복수의 데이터 라인이 교차되어 있고, 복수의 픽셀이 배치되어 있다. 패드 영역에는 상기 복수의 픽셀에 신호를 공급하기 위한 복수의 패드 및 복수의 링크 라인이 배치되고, 상기 복수의 패드와 상기 복수의 링크 라인을 접속시키기 위한 복수의 컨택홀이 배치되어 있다. 복수의 컨택홀은 복수의 열로 배치되고, 1열에 배열된 컨택홀들과 2열에 배열된 컨택홀들이 수직 라인을 기준으로 서로 중첩되지 않게 배치되어 있다.A TFT array substrate according to an embodiment of the present invention includes an active region and a pad region. In the active region, a plurality of gate lines and a plurality of data lines cross, and a plurality of pixels are disposed. A plurality of pads and a plurality of link lines for supplying signals to the plurality of pixels are disposed in the pad area, and a plurality of contact holes for connecting the plurality of pads and the plurality of link lines are disposed. The plurality of contact holes are arranged in a plurality of rows, and the contact holes arranged in the first row and the contact holes arranged in the second row are arranged so as not to overlap each other based on a vertical line.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정층을 사이에 두고 합착된 FT 어레이 기판과 컬러필터 어레이 기판을 포함한다. TFT 어레이 기판은 액티브 영역과 패드 영역을 포함한다. 액티브 영역에는 복수의 게이트 라인과 복수의 데이터 라인이 교차되어 있고, 복수의 픽셀이 배치되어 있다. 패드 영역에는 상기 복수의 픽셀에 신호를 공급하기 위한 복수의 패드 및 복수의 링크 라인이 배치되고, 상기 복수의 패드와 상기 복수의 링크 라인을 접속시키기 위한 복수의 컨택홀이 배치되어 있다. 복수의 컨택홀은 복수의 열로 배치되고, 1열에 배열된 컨택홀들과 2열에 배열된 컨택홀들이 수직 라인을 기준으로 서로 중첩되지 않게 배치되어 있다.A liquid crystal display device according to an embodiment of the present invention includes an FT array substrate and a color filter array substrate bonded with a liquid crystal layer therebetween. The TFT array substrate includes an active region and a pad region. In the active region, a plurality of gate lines and a plurality of data lines cross, and a plurality of pixels are disposed. A plurality of pads and a plurality of link lines for supplying signals to the plurality of pixels are disposed in the pad area, and a plurality of contact holes for connecting the plurality of pads and the plurality of link lines are disposed. The plurality of contact holes are arranged in a plurality of rows, and the contact holes arranged in the first row and the contact holes arranged in the second row are arranged so as not to overlap each other based on a vertical line.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 액티브 영역에서 배향막의 평탄성을 확보할 수 있다.The liquid crystal display device according to the exemplary embodiment of the present invention can secure the flatness of the alignment layer in the active region.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 패드 영역에 배치된 컨택홀의 배열 구조를 변경하여 액티브 영역의 끝단 주변에 배향막에 의한 등고 얼룩이 발생하지 않는다.In the liquid crystal display device according to the exemplary embodiment of the present invention, since the arrangement structure of contact holes disposed in the pad area is changed, contour irregularities due to the alignment layer around the ends of the active area do not occur.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 액티브 영역의 끝단에 배향막의 등고 얼룩이 발생하지 않아, 배향막의 등고 얼룩에 의한 품질 저하를 방지할 수 있다.In the liquid crystal display device according to an exemplary embodiment of the present invention, since contour irregularities of the alignment layer do not occur at the ends of the active region, quality deterioration due to the contour irregularities of the alignment layer may be prevented.

위에서 언급된 본 발명의 특징 및 효과들 이외에도 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 효과들이 새롭게 파악 될 수도 있을 것이다.In addition to the features and effects of the present invention mentioned above, other features and effects of the present invention may be newly grasped through embodiments of the present invention.

도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 것으로, TFT 어레이 기판의 액티브 영역 및 패드 영역의 일부를 도시하고 있다.
도 2는 액티브 영역의 끝단 주변에 배향막이 두껍게 형성되어 등고 얼룩이 발생하는 문제점을 나타내는 도면이다.
도 3은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 것으로, TFT 어레이 기판의 액티브 영역 및 패드 영역의 일부를 도시하고 있다.
도 4는 액티브 영역 및 패드 영역에 배치된 컨택홀을 나타내는 도면이다.
도 5는 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 것으로, TFT 어레이 기판의 액티브 영역 및 패드 영역의 일부를 도시하고 있다.
도 6은 액티브 영역의 끝단 주변에 배향막에 의한 등고 얼룩이 발생하지 않는 것을 나타내는 도면이다.1 schematically shows a liquid crystal display device according to the prior art, and shows a portion of an active area and a pad area of a TFT array substrate.
FIG. 2 is a diagram illustrating a problem in that contour irregularities occur due to a thick alignment layer formed around an end of an active region.
3 schematically illustrates a liquid crystal display device according to a first embodiment of the present invention, and illustrates a portion of an active area and a pad area of a TFT array substrate.
4 is a diagram illustrating a contact hole disposed in an active area and a pad area.
5 schematically illustrates a liquid crystal display device according to a second exemplary embodiment of the present invention, and illustrates a portion of an active area and a pad area of a TFT array substrate.
6 is a diagram showing that contour irregularities do not occur due to an alignment layer around an end of an active region.

명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다.The same reference numbers throughout the specification mean substantially the same elements. In the following description, when not related to the core configuration of the present invention and detailed descriptions of configurations and functions known in the technical field of the present invention may be omitted.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, only the present embodiments are intended to complete the disclosure of the present invention, and those with ordinary knowledge in the technical field to which the present invention pertains. It is provided to fully inform the person of the scope of the invention, and the invention is only defined by the scope of the claims.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. In the present specification, in adding reference numerals to elements of each drawing, it should be noted that, even though they are indicated on different drawings, the same elements are to have the same number as much as possible.

본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for describing the embodiments of the present invention are exemplary, and the present invention is not limited to the illustrated matters. The same reference numerals refer to the same elements throughout the specification. In addition, in describing the present invention, when it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. When'include','have', and'consist of' mentioned in the present specification are used, other parts may be added unless'only' is used. In the case of expressing the constituent elements in the singular, it includes the case of including the plural unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is interpreted as including an error range even if there is no explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship of two parts is described as'upper','upper of','lower of','next to','right' Or, unless'direct' is used, one or more other parts may be located between the two parts.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, when a temporal predecessor relationship is described as'after','following','after','before', etc.,'right' or'direct' It may also include cases that are not continuous unless this is used.

'적어도 하나'의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, '제1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나'의 의미는 제1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.The term'at least one' is to be understood as including all possible combinations from one or more related items. For example, the meaning of'at least one of the first item, the second item and the third item' is not only the first item, the second item, or the third item, but also the first item, the second item, and the third item. It means a combination of all items that can be presented from more than one.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.First, second, etc. are used to describe various elements, but these elements are not limited by these terms. These terms are only used to distinguish one component from another component. Accordingly, the first component mentioned below may be a second component within the technical idea of the present invention.

본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each of the features of the various embodiments of the present invention can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments can be implemented independently of each other or can be implemented together in a related relationship. May be.

액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.Liquid crystal display devices have been developed in various ways, such as TN (Twisted Nematic) mode, VA (Vertical Alignment) mode, IPS (In Plane Switching) mode, FFS (Fringe Field Switching) mode, etc. according to the method of adjusting the arrangement of the liquid crystal layer.

그 중에서, IPS 모드와 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.Among them, the IPS mode and the FFS mode are a method in which a pixel electrode and a common electrode are disposed on a lower substrate to control the arrangement of the liquid crystal layer by an electric field between the pixel electrode and the common electrode.

특히, IPS 모드는 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식이다. 이와 같은 IPS 모드는 픽셀 전극과 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.In particular, the IPS mode is a method of controlling the arrangement of the liquid crystal layer by generating a lateral electric field between both electrodes by alternately arranging pixel electrodes and common electrodes in parallel. The IPS mode has a disadvantage in that the liquid crystal layer is not arranged in the upper portion of the pixel electrode and the common electrode, so that the transmittance of light in the region is lowered.

이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 FFS 모드이다. FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.The FFS mode is designed to solve the shortcomings of the IPS mode. In the FFS mode, the pixel electrode and the common electrode are formed to be spaced apart from each other with an insulating layer therebetween.

하나의 전극은 판(plate) 형상 또는 패턴 형상으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다. 본 발명의 실시 예에 따른 액정 디스플레이 장치는 TN 모드, VA 모드, IPS 모드 및 FFS 모드가 모두 적용될 수 있다.A method of controlling the arrangement of the liquid crystal layer through a fringe field generated between both electrodes by configuring one electrode in a plate shape or pattern shape and the other electrode in a finger shape to be. In the liquid crystal display device according to an embodiment of the present invention, all of the TN mode, VA mode, IPS mode, and FFS mode may be applied.

도면을 참조한 설명에 앞서서,본 발명의 실시 예에 따른 액정 디스플레이 장치는 TFT 어레이 기판, 컬러필터 어레이 기판 및 두 기판 사이에 개재된 액정층을 포함하고, 액정층을 사이에 두고 TFT 어레이 기판과 컬러필터 어레이 기판이 합착되어 있다.Prior to the description with reference to the drawings, a liquid crystal display device according to an embodiment of the present invention includes a TFT array substrate, a color filter array substrate, and a liquid crystal layer interposed between the two substrates, and the TFT array substrate and the color The filter array substrate is bonded together.

이하, 도면을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치에 대하여 상세히 설명하기로 한다.Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 3은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 것으로, TFT 어레이 기판의 액티브 영역 및 패드 영역의 일부를 도시하고 있다. 도 3에서는 컬러필터 어레이 기판, 백라이트 유닛 및 구동 회로부의 도시는 생략하였다.3 schematically illustrates a liquid crystal display device according to a first exemplary embodiment of the present invention, and illustrates a portion of an active area and a pad area of a TFT array substrate. In FIG. 3, illustration of the color filter array substrate, the backlight unit, and the driving circuit part is omitted.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 TFT 어레이 기판은 화상이 표시되는 액티브 영역과, 상기 액티브 영역의 주변에 배치된 패드 영역을 포함한다.A TFT array substrate of a liquid crystal display device according to an exemplary embodiment of the present invention includes an active area in which an image is displayed and a pad area disposed around the active area.

액티브 영역에는 복수의 게이트 라인(GL)과 복수의 데이터 라인(미도시)이 교차하도록 형성되어 있다. 상기 게이트 라인과 데이터 라인의 교차에 의해서 복수의 픽셀 영역이 정의 된다. 복수의 픽셀 영역 각각에는 픽셀 전극, TFT(thin film transistor) 및 스토리지 커패시터(Cst)가 형성되어 있다. TN 모드 및 VA 모드에서는 공통 전극이 컬러필터 어레이 기판에 배치되어 있다. 반면, IPS 모드 및 FFS 모드에서는 공통 전극이 TFT 어레이 기판에 배치되어 있다.In the active region, a plurality of gate lines GL and a plurality of data lines (not shown) are formed to cross each other. A plurality of pixel regions are defined by the intersection of the gate line and the data line. A pixel electrode, a thin film transistor (TFT), and a storage capacitor Cst are formed in each of the plurality of pixel regions. In the TN mode and VA mode, the common electrode is disposed on the color filter array substrate. On the other hand, in the IPS mode and the FFS mode, the common electrode is disposed on the TFT array substrate.

TFT 어레이 기판의 최상층에는 액정을 균일한 방향으로 정렬시키기 위한 배향막(110)이 배치된다. 이러한, 배향막(110)은 폴리이미드(PI: Polyimide) 물질로 형성된다. 제조 공정 중에서, 배향막(110)을 일정한 방향으로 러빙하며, 배향 각도에 따라 액정의 초기 배열이 일정하게 유지된다.An alignment layer 110 for aligning liquid crystals in a uniform direction is disposed on the uppermost layer of the TFT array substrate. The alignment layer 110 is formed of a polyimide (PI) material. During the manufacturing process, the alignment layer 110 is rubbed in a certain direction, and the initial arrangement of the liquid crystals is kept constant according to the alignment angle.

패드 영역에는 복수의 게이트 패드와 복수의 데이터 패드가 배치되어 있고, 복수의 게이트 패드와 연결된 복수의 게이트 링크 라인 및 복수의 데이터 패드와 연결된 복수의 데이터 링크 라인이 배치되어 있다. 복수의 게이트 링크 라인은 액티브 영역의 복수의 게이트 라인과 연결되고, 복수의 데이터 링크 라인은 액티브 영역의 복수의 데이터 라인과 연결된다. 또한, 액티브 영역에 배치된 공통 전극과 연결되는 복수의 공통 전극 라인이 배치되어 있다.A plurality of gate pads and a plurality of data pads are disposed in the pad area, and a plurality of gate link lines connected to the plurality of gate pads and a plurality of data link lines connected to the plurality of data pads are disposed. The plurality of gate link lines are connected to the plurality of gate lines in the active area, and the plurality of data link lines are connected to the plurality of data lines in the active area. In addition, a plurality of common electrode lines connected to the common electrodes disposed in the active region are disposed.

또한, 패드 영역에는 복수의 패드와 복수의 링크 라인을 접속시키기 위한 복수의 컨택홀(120)이 배치되어 있다. 이때, 복수의 컨택홀(120)이 일정 간격을 두고 배치되어 있다. 복수의 컨택홀(120)은 복수의 열로 배치될 수 있으며, 일직선의 형태가 아닌 비스듬한 형태 또는 사선 형태로 배치될 수 있다.In addition, a plurality of contact holes 120 for connecting a plurality of pads and a plurality of link lines are disposed in the pad area. At this time, a plurality of contact holes 120 are disposed at a predetermined interval. The plurality of contact holes 120 may be arranged in a plurality of rows, and may be arranged in an oblique shape or an oblique shape instead of a straight line.

도 4는 액티브 영역 및 패드 영역에 배치된 컨택홀을 나타내는 도면이다.4 is a diagram illustrating a contact hole disposed in an active area and a pad area.

도 4를 결부하여 설명하면, 액티브 영역의 각 픽셀에는 게이트 전극(101), 소스 전극(103), 드레인 전극(104) 및 액티브층(105)으로 구성된 TFT가 배치되어 있다. 도 4에서는 게이트 전극(101)의 위에 게이트 절연층(102)이 배치되고, 게이트 절연층(102) 위에 액티브층(105)이 배치된 바텀 게이트 구조의 TFT를 도시하고 있다.Referring to FIG. 4, a TFT composed of a gate electrode 101, a source electrode 103, a drain electrode 104, and an active layer 105 is disposed in each pixel of the active region. FIG. 4 shows a TFT having a bottom gate structure in which a gate insulating layer 102 is disposed on a gate electrode 101 and an active layer 105 is disposed on the gate insulating layer 102.

액티브 영역의 TFT 및 패드 영역의 게이트 및 소스/드레인 메탈을 덮도록 무기 물질의 제1 보호막(106, PAS1)이 배치되어 있다. 제1 보호막(106, PAS1)을 덮도록 포토아크릴(photoacryl)) 물질로 유기 절연막(107, PAC)이 배치되어 있다.A first passivation layer 106 (PAS1) made of an inorganic material is disposed to cover the gate and source/drain metals of the active region TFT and the pad region. An organic insulating layer 107 (PAC) made of a photoacryl material is disposed to cover the first passivation layer 106 (PAS1).

액티브 영역의 유기 절연막(107) 상에는 공통 전극(130)이 배치되어 있다. 액티브 영역의 공통 전극(130) 및 패드 영역의 유기 절연막(107)을 덮도록 제2 보호막(108, PAS2)이 배치되어 있다.A common electrode 130 is disposed on the organic insulating layer 107 in the active region. The second passivation layer 108 and PAS2 is disposed to cover the common electrode 130 in the active area and the organic insulating layer 107 in the pad area.

액티브 영역의 제2 보호막(108) 상에는 픽셀 전극(140)이 핑거 패턴 또는 슬릿 형태로 배치되어 있다.On the second passivation layer 108 in the active region, the pixel electrode 140 is disposed in the form of a finger pattern or a slit.

여기서, TFT의 드레인 전극(104)과 픽셀 전극(140)을 전기적으로 접속시키기 위해서 각 픽셀에는 컨택홀(120)이 형성되어 있다. 각 픽셀의 컨택홀(120)은 제1 보호막(106, PAS1), 유기 절연막(107, PAC) 및 제2 보호막(108, PAS2)이 제거되어 드레인 전극(104)을 노출시키며, 컨택홀(120) 내에서 TFT의 드레인 전극(104)과 픽셀 전극(140)을 전기적으로 접속된다.Here, in order to electrically connect the drain electrode 104 of the TFT and the pixel electrode 140, a contact hole 120 is formed in each pixel. In the contact hole 120 of each pixel, the first passivation layer 106 (PAS1), the organic insulating layer 107 (PAC), and the second passivation layer 108 and PAS2 are removed to expose the drain electrode 104, and the contact hole 120 ), the drain electrode 104 of the TFT and the pixel electrode 140 are electrically connected.

또한, 패드 영역에 배치된 복수의 컨택홀(120)은 복수의 게이트 패드(gate PAD) 및 복수의 데이터 패드(data PAD) 각각을 링크 라인과 연결시키기 위한 것으로, 제1 보호막(106, PAS1), 유기 절연막(107, PAC) 및 제2 보호막(108, PAS2)이 제거되어 형성된다. 또한, 복수의 컨택홀(120)은 공통 전극 패드(Vcom PAD)를 공통 전극(130)과 연결시기 위한 것으로, 제1 보호막(106, PAS1) 및 유기 절연막(107, PAC)이 제거되어 형성된다.In addition, the plurality of contact holes 120 disposed in the pad area are for connecting each of the plurality of gate pads and the plurality of data pads to the link line, and the first passivation layer 106 (PAS1) , The organic insulating layer 107 (PAC) and the second passivation layer 108 (PAS2) are removed to form. In addition, the plurality of contact holes 120 are for connecting the common electrode pad (Vcom PAD) to the common electrode 130, and are formed by removing the first protective layer 106 (PAS1) and the organic insulating layer 107 (PAC). .

다시, 도 3을 참조하면, 패드 영역에 배치된 복수의 컨택홀(120)은 복수의 열로 배열되어 있다. 도 3에서는 복수의 컨택홀(120)이 3열로 배치된 것을 일 예로 도시하고 있다. 패드 영역의 복수의 컨택홀(120)은 비스듬하게 배열되어 있으며, 동일 수평 선상에 위치한 복수의 컨택홀(120) 간의 간격이 넓게 형성되어 있다.Again, referring to FIG. 3, a plurality of contact holes 120 disposed in the pad area are arranged in a plurality of rows. 3 illustrates an example in which a plurality of contact holes 120 are arranged in three rows. The plurality of contact holes 120 in the pad area are arranged obliquely, and the gaps between the plurality of contact holes 120 located on the same horizontal line are formed wide.

여기서, 1열에 배열된 컨택홀(120)들과 2열에 배열된 컨택홀(120)들 및 3열에 배열된 컨택홀(120)들은 수직 라인을 기준으로 서로 중첩되지 않게 배치되어 있다.Here, the contact holes 120 arranged in the first row, the contact holes 120 arranged in the second row, and the contact holes 120 arranged in the third row are disposed not to overlap each other with respect to the vertical line.

예를 들어, 종래 기술과 같이, 복수의 컨택홀을 1열로 일직선의 라인 형태의 배열하는 경우에는 복수의 컨택홀들 간의 간격이 좁게 형성되고, 복수의 컨택홀이 일직선의 라인 형태로 배치됨으로 인해 폴리이미드 물질이 퍼지는 것을 방해하는 장벽이 된다.For example, as in the prior art, when a plurality of contact holes are arranged in a straight line in one row, the gap between the plurality of contact holes is formed narrow, and the plurality of contact holes are arranged in a straight line. It becomes a barrier to the spread of the polyimide material.

반면, 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치는 패드 영역에 배치된 복수의 컨택홀(120)이 비스듬한 형태 또는 사선 형태로 배열되어 있고, 컨택홀(120)들 간의 간격이 넓게 형성되어 있어 배향막의 형성 시 폴리이미드가 잘 퍼질 수 있도록 한다.On the other hand, in the liquid crystal display device according to the first embodiment of the present invention, a plurality of contact holes 120 arranged in the pad area are arranged in an oblique or oblique shape, and the gap between the contact holes 120 is wide. So that the polyimide can spread well when the alignment layer is formed.

즉, 패드 영역에 복수의 컨택홀(120)을 비스듬하게 배열시켜 폴리이미드의 흐름을 막지 않도록 함으로써, 배향막의 두께를 균일하게 형성할 수 있다.That is, by arranging the plurality of contact holes 120 at an angle in the pad region so as not to block the flow of polyimide, the thickness of the alignment layer can be uniformly formed.

도 5는 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 것으로, TFT 어레이 기판의 액티브 영역 및 패드 영역의 일부를 도시하고 있다.5 schematically illustrates a liquid crystal display device according to a second exemplary embodiment of the present invention, and illustrates a portion of an active area and a pad area of a TFT array substrate.

도 5를 참조하면, 패드 영역에 배치된 복수의 컨택홀(120)은 복수의 열로 배열되어 있다. 도 5에서는 복수의 컨택홀(120)이 2열로 배치된 것을 일 예로 도시하고 있다. 패드 영역의 복수의 컨택홀(120)은 지그재그(Zig Zag) 형태로 배열되어 있으며, 동일 수평 선상에 위치한 복수의 컨택홀(120) 간의 간격이 넓게 형성되어 있다.Referring to FIG. 5, a plurality of contact holes 120 disposed in a pad area are arranged in a plurality of rows. 5 illustrates an example in which a plurality of contact holes 120 are arranged in two rows. The plurality of contact holes 120 in the pad area are arranged in a zigzag shape, and the distance between the plurality of contact holes 120 located on the same horizontal line is formed wide.

여기서, 1열에 배열된 컨택홀(120)들 및 2열에 배열된 컨택홀(120)들은 수직 라인을 기준으로 서로 중첩되지 않게 배치되어 있다.Here, the contact holes 120 arranged in the first row and the contact holes 120 arranged in the second row are arranged so as not to overlap each other with respect to a vertical line.

본 발명의 제2 실시 예에 따른 액정 디스플레이 장치는 패드 영역에 배치된 복수의 컨택홀(120)이 지그재그 형태로 배열되어 있고, 컨택홀(120)들 간의 간격이 넓게 형성되어 있어 배향막의 형성 시 폴리이미드가 잘 퍼질 수 있도록 한다.In the liquid crystal display device according to the second embodiment of the present invention, a plurality of contact holes 120 arranged in the pad area are arranged in a zigzag shape, and the gaps between the contact holes 120 are formed wide, so that when the alignment layer is formed. Allows the polyimide to spread well.

즉, 패드 영역에 복수의 컨택홀(120)을 지그재그 형태로 배열시켜 폴리이미드의 흐름을 막지 않도록 함으로써, 배향막의 두께를 균일하게 형성할 수 있다.That is, by arranging the plurality of contact holes 120 in a zigzag shape in the pad region so as not to block the flow of polyimide, the thickness of the alignment layer can be uniformly formed.

도 6은 액티브 영역의 끝단 주변에 배향막에 의한 등고 얼룩이 발생하지 않는 것을 나타내는 도면이다.6 is a diagram showing that contour irregularities do not occur due to an alignment layer around an end of an active region.

도 6을 참조하면, 패드 영역에 복수의 컨택홀(120)을 비스듬한 형태, 사선 형태 또는 지그재그 형태로 배치하면 제조 공정 시 폴리이미드의 퍼짐이 정지되는 부분이 복수의 컨택홀(120)의 외곽에 위치하게 된다. 즉, 배향막(110)의 끝단이 복수의 컨택홀(120)의 외곽에 위치하게 된다.Referring to FIG. 6, when a plurality of contact holes 120 are arranged in an oblique, oblique, or zigzag shape in the pad area, a portion at which the spread of polyimide stops during the manufacturing process is located outside the plurality of contact holes 120. Will be located. That is, an end of the alignment layer 110 is positioned outside the plurality of contact holes 120.

이를 통해, 따라서, 액티브 영역에서 배향막의 두께가 균일하게 형성되고, 배향막(110)의 두께가 두꺼운 부분이 컨택홀(120)의 외곽에 위치하게 된다. 즉, 액티브 영역의 끝단에서 배향막이 두껍게 형성되어 발생하던 등고 얼룩의 발생을 방지할 수 있다.Accordingly, the thickness of the alignment layer is uniformly formed in the active region, and a portion of the alignment layer 110 with a thick thickness is positioned outside the contact hole 120. That is, it is possible to prevent the occurrence of contour irregularities caused by the thick alignment layer formed at the end of the active region.

본 발명의 제1 및 제2 실시 예와 같이 패드 영역에 복수의 컨택홀(120)을 배치하면 배향막의 등고 얼룩을 방지할 수 있어, 복수의 컨택홀(120)과 액티브 영역 간의 거리를 줄일 수 있다.If the plurality of contact holes 120 are disposed in the pad area as in the first and second embodiments of the present invention, it is possible to prevent irregularities in the alignment layer, thereby reducing the distance between the plurality of contact holes 120 and the active area. have.

즉, 패드 영역에서 복수의 컨택홀(120)의 배열을 변경함으로써 패드 영역의 폭을 줄일 수 있어, 네로우 베젤의 액정 디스플레이 장치를 제공할 수 있는 장점이 있다.That is, by changing the arrangement of the plurality of contact holes 120 in the pad area, the width of the pad area can be reduced, thereby providing a narrow bezel liquid crystal display device.

상술한 구성을 포함하는 본 발명의 실시 예에 따른 액정 디스플레이 장치는 패드 영역에 배치된 컨택홀의 배열 구조를 비스듬한 형태 또는 지그재그 형태로 변경하여 액티브 영역에서 배향막의 평탄성을 확보할 수 있다.In the liquid crystal display device according to an embodiment of the present invention including the above-described configuration, the flatness of the alignment layer in the active area may be secured by changing the arrangement structure of the contact holes disposed in the pad area into an oblique shape or a zigzag shape.

또한, 패드 영역에 배치된 컨택홀의 배열 구조를 비스듬한 형태 또는 지그재그 형태로 변경함으로써 액티브 영역의 끝단 주변에 배향막에 의한 등고 얼룩이 발생되지 않도록 한다. 이를 통해, 향막의 등고 얼룩에 의한 품질 저하를 방지할 수 있다.In addition, by changing the arrangement structure of the contact holes arranged in the pad area to be oblique or zigzag, contour irregularities due to the alignment layer around the ends of the active area are prevented from occurring. Through this, it is possible to prevent the quality deterioration due to the contour stain of the fragrance film.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.Those skilled in the art to which the present invention pertains will be able to understand that the above-described present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not limiting.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the claims to be described later rather than the detailed description, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.

100: 액정 디스플레이 장치
101: 게이트 전극
102: 게이트 절연막
103: 소스 전극
104: 드레인 전극
105: 액티브층
106: 제1 보호막
107: 유기 절연막
108: 제2 보호막
110: 배향막
120: 컨택홀
130: 공통 전극
140: 픽셀 전극100: liquid crystal display device
101: gate electrode
102: gate insulating film
103: source electrode
104: drain electrode
105: active layer
106: first protective film
107: organic insulating film
108: second protective film
110: alignment layer
120: contact hole
130: common electrode
140: pixel electrode

Claims (7)

복수의 게이트 라인과 복수의 데이터 라인이 교차되어 있고, 복수의 픽셀이 배치된 액티브 영역;
상기 복수의 픽셀에 신호를 공급하기 위한 복수의 패드 및 복수의 링크 라인이 배치되고, 상기 복수의 패드와 상기 복수의 링크 라인을 접속시키기 위한 복수의 컨택홀이 배치된 패드 영역; 및
상기 액티브 영역과 상기 패드 영역을 덮는 배향막;을 포함하고,
상기 복수의 컨택홀은 복수의 열로 배치되고, 1열에 배열된 컨택홀들과 2열에 배열된 컨택홀들이 수직 라인을 기준으로 서로 중첩되지 않게 배치되며,
상기 배향막은 상기 액티브 영역에서 균일한 두께를 갖고, 상기 액티브 영역에서의 두께보다 두꺼운 부분이 상기 복수의 컨택홀 외곽에 배치된 TFT(thin film transistor) 어레이 기판.An active region in which a plurality of gate lines and a plurality of data lines cross each other and a plurality of pixels are disposed;
A pad region in which a plurality of pads and a plurality of link lines for supplying signals to the plurality of pixels are disposed, and a plurality of contact holes for connecting the plurality of pads and the plurality of link lines are disposed; And
Including; an alignment layer covering the active region and the pad region,
The plurality of contact holes are arranged in a plurality of rows, and the contact holes arranged in the first row and the contact holes arranged in the second row are arranged so as not to overlap each other based on a vertical line,
The alignment layer has a uniform thickness in the active region, and a portion thicker than the thickness in the active region is disposed outside the plurality of contact holes. 제1 항에 있어서,
상기 복수의 컨택홀이 비스듬한 형태로 배치된 TFT 어레이 기판.The method of claim 1,
A TFT array substrate in which the plurality of contact holes are arranged in an oblique shape. 제1 항에 있어서,
상기 복수의 컨택홀이 사선 형태로 배치된 TFT 어레이 기판.The method of claim 1,
A TFT array substrate in which the plurality of contact holes are arranged in a diagonal shape. 제1 항에 있어서,
상기 복수의 컨택홀이 지그재그 형태로 배치된 TFT 어레이 기판.The method of claim 1,
A TFT array substrate in which the plurality of contact holes are arranged in a zigzag shape. 삭제delete 복수의 게이트 라인과 복수의 데이터 라인이 교차되어 있고, 복수의 픽셀이 배치된 액티브 영역과,
상기 복수의 픽셀에 신호를 공급하기 위한 복수의 패드 및 복수의 링크 라인이 배치되고, 상기 복수의 패드와 상기 복수의 링크 라인을 접속시키기 위한 복수의 컨택홀이 배치된 패드 영역을 포함하는 TFT 어레이 기판;
상기 액티브 영역과 상기 패드 영역을 덮는 배향막; 및
액정층을 사이에 두고 상기 TFT 어레이 기판과 합착되는 컬러필터 어레이 기판;을 포함하고,
상기 복수의 컨택홀은 복수의 열로 배치되고, 1열에 배열된 컨택홀들과 2열에 배열된 컨택홀들이 수직 라인을 기준으로 서로 중첩되지 않게 배치되며,
상기 배향막은 상기 액티브 영역에서 균일한 두께를 갖고, 상기 액티브 영역에서의 두께보다 두꺼운 부분이 상기 복수의 컨택홀 외곽에 배치된 액정 디스플레이 장치.An active region in which a plurality of gate lines and a plurality of data lines are intersected, and a plurality of pixels are disposed,
TFT array including a pad region in which a plurality of pads and a plurality of link lines for supplying signals to the plurality of pixels are disposed, and a plurality of contact holes for connecting the plurality of pads and the plurality of link lines are disposed Board;
An alignment layer covering the active area and the pad area; And
Including; a color filter array substrate bonded to the TFT array substrate with a liquid crystal layer therebetween,
The plurality of contact holes are arranged in a plurality of rows, and the contact holes arranged in the first row and the contact holes arranged in the second row are arranged so as not to overlap each other based on a vertical line,
The alignment layer has a uniform thickness in the active area, and a portion thicker than the thickness in the active area is disposed outside the plurality of contact holes. 제6 항에 있어서,
상기 TFT 어레이 기판은, 제2항 내지 제4항 중 어느 한 항에 의한 상기 복수의 컨택홀을 포함하는 액정 디스플레이 장치.The method of claim 6,
The TFT array substrate includes the plurality of contact holes according to any one of claims 2 to 4.
KR1020140195937A 2014-12-31 2014-12-31 Thin film transistor array substrate and liquid crystal display device KR102233622B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140195937A KR102233622B1 (en) 2014-12-31 2014-12-31 Thin film transistor array substrate and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195937A KR102233622B1 (en) 2014-12-31 2014-12-31 Thin film transistor array substrate and liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20160083618A KR20160083618A (en) 2016-07-12
KR102233622B1 true KR102233622B1 (en) 2021-03-30

Family

ID=56505140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195937A KR102233622B1 (en) 2014-12-31 2014-12-31 Thin film transistor array substrate and liquid crystal display device

Country Status (1)

Country Link
KR (1) KR102233622B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180075002A (en) 2016-12-26 2018-07-04 엘지디스플레이 주식회사 Array substrate for liquid crystal display device and liquid crystal display device having the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102241A (en) * 2006-11-28 2007-04-19 Semiconductor Energy Lab Co Ltd Liquid crystal electrooptical apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH112820A (en) * 1997-06-13 1999-01-06 Sharp Corp Liquid crystal display device
KR20070069923A (en) * 2005-12-28 2007-07-03 엘지.필립스 엘시디 주식회사 Liquid crystal display device for preventin rubbing defect
JP2009031362A (en) * 2007-07-24 2009-02-12 Mitsubishi Electric Corp Wiring board, its manufacturing method, and display device
KR101300034B1 (en) * 2010-10-18 2013-08-29 엘지디스플레이 주식회사 Substrate for liquid crystal display device and apparatus using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102241A (en) * 2006-11-28 2007-04-19 Semiconductor Energy Lab Co Ltd Liquid crystal electrooptical apparatus

Also Published As

Publication number Publication date
KR20160083618A (en) 2016-07-12

Similar Documents

Publication Publication Date Title
KR101325916B1 (en) Liquid Crystal Display Device
CN107025012B (en) Integrated touch type display device
US9626027B2 (en) Touch sensor integrated type display device
EP2574979B1 (en) Fringe field switching liquid crystal display apparatus
KR102552594B1 (en) Liquid crystal display device
EP3640723B1 (en) Liquid crystal display device
US11003029B2 (en) Display device
US8553181B2 (en) Liquid crystal display device
WO2018166178A1 (en) Array substrate and manufacturing method therefor, display panel and display apparatus
US20160370897A1 (en) In cell touch panel and display device
CN104570525B (en) Liquid crystal disply device and its preparation method
KR20150133934A (en) Display apparatus
JP6290450B2 (en) Position input device and display device with position input function
TWI531950B (en) Display panel
JP2020109505A (en) Liquid crystal display device
US9494831B2 (en) Display panel with conductive layer having varying line widths
KR102233622B1 (en) Thin film transistor array substrate and liquid crystal display device
JP5520058B2 (en) Electro-optic device
KR102208432B1 (en) Liquid Crystal Display Device
KR101878481B1 (en) High light transmittance thin film transistor substrate having color filter layer and manufacturing the same
KR102387860B1 (en) Liquid crystal display device
KR20140097782A (en) Liquid Crystal Display Device and Method of manufacturing the sames
JP2020173352A (en) Display panel and display device
KR102109742B1 (en) Liquid crystal display device
KR102333888B1 (en) Liquid Crystal Display Device

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant