KR102222495B1

KR102222495B1 - Micro Display

Info

Publication number: KR102222495B1
Application number: KR1020200080494A
Authority: KR
Inventors: 이재훈
Original assignee: 주식회사 사피엔반도체
Priority date: 2020-06-30
Filing date: 2020-06-30
Publication date: 2021-03-04
Also published as: KR20200085250A

Abstract

본 발명의 실시예들은 마이크로 표시장치를 개시한다.
본 발명의 일 실시예에 따른 마이크로 표시장치는, 제1 화소회로 및 상기 제1 화소회로에 연결된 제1 발광소자를 포함하는 제1 화소; 상기 제1 화소에 인접하고, 제2 화소회로 및 상기 제2 화소회로에 연결된 제2 발광소자를 포함하는 제2 화소; 제어신호에 응답하여, 상기 제1 화소의 제1 발광소자를 상기 제2 화소의 제2 화소회로에 연결하고, 상기 제2 화소의 제2 발광소자를 상기 제1 화소의 제1 화소회로에 연결하는 스위칭 소자; 및 상기 제1 화소 또는 상기 제2 화소의 선택에 대응하는 입력신호에 응답하여 상기 제어신호를 상기 스위칭 소자로 출력하는 논리소자;를 포함한다. Embodiments of the present invention disclose a micro display device.
According to an exemplary embodiment of the present invention, a microdisplay device includes: a first pixel including a first pixel circuit and a first light emitting device connected to the first pixel circuit; A second pixel adjacent to the first pixel and including a second pixel circuit and a second light emitting device connected to the second pixel circuit; In response to a control signal, a first light emitting device of the first pixel is connected to a second pixel circuit of the second pixel, and a second light emitting device of the second pixel is connected to a first pixel circuit of the first pixel A switching element; And a logic element for outputting the control signal to the switching element in response to an input signal corresponding to selection of the first pixel or the second pixel.

Description

Micro Display {Micro Display}

본 발명의 실시예들은 마이크로 표시장치에 관한 것이다. Embodiments of the present invention relate to a micro display device.

정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 요구가 증가하고 있으며, 액정 표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광 표시장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시 장치가 활용되고 있다.As the information society develops, the demand for display devices that display images is increasing. Liquid Crystal Display Device, Plasma Display Device, Organic Light Emitting Display Device Various types of display devices such as, etc. are being used.

최근 마이크로 발광다이오드(μLED)를 이용한 고해상도 표시장치(이하, "마이크로 표시장치"라고 함)에 대한 관심이 높아지고 있다. Recently, interest in high-resolution display devices (hereinafter referred to as "micro display devices") using micro light-emitting diodes (μLEDs) is increasing.

본 발명의 실시예들은 결함 화소에 대한 리페어(repair)를 통해 결함 화소를 정상 구동할 수 있도록 함으로써, 생산 수율을 높이고, 품질 열화를 개선할 수 있는 마이크로 표시장치를 제공하고자 한다. Embodiments of the present invention are intended to provide a micro-display device capable of improving a production yield and improving quality deterioration by allowing a defective pixel to be normally driven through repair of a defective pixel.

본 발명의 일 실시예에 따른 마이크로 표시장치는, 제1 화소회로 및 상기 제1 화소회로에 연결된 제1 발광소자를 포함하는 제1 화소; 상기 제1 화소에 인접하고, 제2 화소회로 및 상기 제2 화소회로에 연결된 제2 발광소자를 포함하는 제2 화소; 제어신호에 응답하여, 상기 제1 화소의 제1 발광소자를 상기 제2 화소의 제2 화소회로에 연결하고, 상기 제2 화소의 제2 발광소자를 상기 제1 화소의 제1 화소회로에 연결하는 스위칭 소자; 및 상기 제1 화소 또는 상기 제2 화소의 선택에 대응하는 입력신호에 응답하여 상기 제어신호를 상기 스위칭 소자로 출력하는 논리소자;를 포함한다. According to an exemplary embodiment of the present invention, a microdisplay device includes: a first pixel including a first pixel circuit and a first light emitting device connected to the first pixel circuit; A second pixel adjacent to the first pixel and including a second pixel circuit and a second light emitting device connected to the second pixel circuit; In response to a control signal, a first light emitting device of the first pixel is connected to a second pixel circuit of the second pixel, and a second light emitting device of the second pixel is connected to a first pixel circuit of the first pixel A switching element; And a logic device configured to output the control signal to the switching device in response to an input signal corresponding to selection of the first pixel or the second pixel.

상기 마이크로 표시장치는, 상기 논리소자로 제1 선택신호 및 제2 선택신호를 상기 입력신호로서 출력하는 선택기;를 더 포함하고, 상기 논리소자는 상기 제1 선택신호 및 상기 제2 선택신호의 논리곱에 의해 상기 스위칭 소자를 턴-온시키는 상기 제어신호를 출력할 수 있다. The micro-display device further includes a selector for outputting a first selection signal and a second selection signal as the input signal to the logic device, wherein the logic device comprises a logic of the first selection signal and the second selection signal. The control signal for turning on the switching element by multiplication may be output.

상기 스위칭 소자는, 상기 제어신호가 인가되는 게이트 단자, 상기 제1 화소의 제1 화소회로와 제1 발광소자 사이에 연결된 제1 단자, 및 상기 제2 화소의 제2 화소회로와 제2 발광소자 사이에 연결된 제2 단자를 포함하는 트랜지스터일 수 있다. The switching element includes a gate terminal to which the control signal is applied, a first terminal connected between a first pixel circuit of the first pixel and a first light emitting element, and a second pixel circuit and a second light emitting element of the second pixel It may be a transistor including a second terminal connected therebetween.

상기 논리소자는 AND 게이트일 수 있다. The logic device may be an AND gate.

본 발명의 일 실시예에 따른 마이크로 표시장치는, 복수의 화소들 및 상기 복수의 화소들 중 두 개의 인접한 화소들에 연결된 복수의 리페어 회로들을 포함하는 표시부; 및 상기 복수의 리페어 회로들 중 적어도 하나를 선택하는 선택신호를 출력하는 선택부;를 포함하고, 상기 복수의 리페어 회로들 각각이, 제어신호에 응답하여, 상기 두 개의 화소들의 발광소자들을 상기 두 개의 화소들의 화소회로들에 연결하는 스위칭 소자; 및 상기 선택부로부터 상기 리페어 회로를 선택하는 선택신호에 응답하여 상기 제어신호를 상기 스위칭 소자로 출력하는 논리소자;를 포함한다. According to an exemplary embodiment of the present invention, a microdisplay device includes: a display unit including a plurality of pixels and a plurality of repair circuits connected to two adjacent pixels among the plurality of pixels; And a selection unit for outputting a selection signal for selecting at least one of the plurality of repair circuits, wherein each of the plurality of repair circuits, in response to a control signal, selects the two light-emitting elements of the two pixels. A switching element connected to the pixel circuits of the pixels; And a logic device configured to output the control signal to the switching device in response to a selection signal for selecting the repair circuit from the selection unit.

본 발명의 실시예들은 결함 화소 발생 시 용이하게 리페어함으로써, 결함 화소를 정상 구동시켜 마이크로 표시장치의 생산 수율을 높일 수 있다. According to the exemplary embodiments of the present invention, when defective pixels are generated, they are easily repaired, so that the defective pixels are normally driven to increase the production yield of the microdisplay device.

도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 화소부의 화소 및 리페어부의 배열을 개략적으로 나타낸 도면이다.
도 6은 도 2에 도시된 화소 및 리페어부의 일부를 나타낸 회로도이다.
도 7은 도 6에 도시된 화소 및 리페어부의 동작을 설명하는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 화소 및 리페어부의 예를 나타낸 도면이다. 1 is a schematic diagram illustrating a manufacturing process of a display device according to an exemplary embodiment of the present invention.
2 and 3 are diagrams schematically illustrating a display device according to an exemplary embodiment of the present invention.
4 and 5 are diagrams schematically illustrating an arrangement of pixels and a repair unit in a pixel unit according to an exemplary embodiment of the present invention.
6 is a circuit diagram illustrating a part of a pixel and a repair unit illustrated in FIG. 2.
7 is a diagram illustrating an operation of a pixel and a repair unit illustrated in FIG. 6.
8 is a diagram illustrating an example of a pixel and a repair unit according to another exemplary embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and have various embodiments, specific embodiments are illustrated in the drawings and will be described in detail in the detailed description. Effects and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail together with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when describing with reference to the drawings, the same or corresponding constituent elements are assigned the same reference numerals, and redundant descriptions thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In the following embodiments, terms such as first and second are used for the purpose of distinguishing one constituent element from other constituent elements rather than a limiting meaning. In addition, in the following embodiments, expressions in the singular include plural expressions unless the context clearly indicates otherwise.

이하의 실시예에서, X와 Y가 연결되어 있다고 할 때, X와 Y가 전기적으로 연결되어 있는 경우, X와 Y가 기능적으로 연결되어 있는 경우, X와 Y가 직접 연결되어 있는 경우를 포함할 수 있다. 여기에서, X, Y는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)일 수 있다. 따라서, 소정의 연결 관계, 예를 들면, 도면 또는 상세한 설명에 표시된 연결 관계에 한정되지 않고, 도면 또는 상세한 설명에 표시된 연결 관계 이외의 것도 포함할 수 있다. In the following embodiments, when X and Y are connected, X and Y are electrically connected, X and Y are functionally connected, and X and Y are directly connected. I can. Here, X and Y may be objects (eg, devices, devices, circuits, wirings, electrodes, terminals, conductive films, layers, etc.). Therefore, it is not limited to a predetermined connection relationship, for example, a connection relationship indicated in the drawings or detailed description, and may include anything other than the connection relationship indicated in the drawing or detailed description.

X와 Y가 전기적으로 연결되어 있는 경우는, 예를 들어, X와 Y의 전기적인 연결을 가능하게 하는 소자(예를 들면, 스위치, 트랜지스터, 용량소자, 인덕터, 저항소자, 다이오드 등)가, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.When X and Y are electrically connected, for example, an element (e.g., a switch, a transistor, a capacitor element, an inductor, a resistance element, a diode, etc.) that enables the electrical connection of X and Y, It may include a case of connecting one or more between X and Y.

X와 Y가 기능적으로 연결되어 있는 경우는, X로부터 출력된 신호가 Y에 전달되는 경우처럼 X와 Y의 기능적인 연결을 가능하게 하는 회로(예를 들면, 논리회로(OR 게이트, AND 게이트, 인버터 등), 신호 변환 회로(AD 변환회로, 감마 보정회로 등), 전위 레벨 변환 회로(레벨쉬프트 회로 등), 전류 공급 회로, 증폭회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로), 신호 생성 회로, 기억 회로(메모리 등) 등이, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다. When X and Y are functionally connected, a circuit that enables a functional connection of X and Y (for example, a logic circuit (OR gate, AND gate, Inverter, etc.), signal conversion circuit (AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (level shift circuit, etc.), current supply circuit, amplification circuit (circuit that can increase signal amplitude or current amount, etc.), signal It may include a case where one or more generation circuits, memory circuits (memory, etc.) are connected between X and Y.

이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 높은 전압 또는 낮은 전압에 의해 활성화될 수 있다. 예를 들어, P채널 트랜지스터는 낮은 전압에 의해 활성화되고, N채널 트랜지스터는 높은 전압에 의해 활성화된다. 따라서, P채널 트랜지스터와 N채널 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.In the following embodiments, "ON" used in connection with the device state may refer to an activated state of the device, and "OFF" may refer to an inactive state of the device. "On" used in connection with a signal received by the device may refer to a signal that activates the device, and "off" may refer to a signal that disables the device. The device can be activated by a high voltage or a low voltage. For example, a P-channel transistor is activated by a low voltage, and an N-channel transistor is activated by a high voltage. Therefore, it should be understood that the "on" voltage for the P-channel transistor and the N-channel transistor is at opposite (low vs. high) voltage levels.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have means that the features or elements described in the specification are present, and do not preclude the possibility of adding one or more other features or components in advance.

도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다. 1 is a schematic diagram illustrating a manufacturing process of a display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 일 실시예에 따른 표시장치(30)는 발광소자 어레이(10) 및 구동회로 기판(20)을 포함할 수 있다. 발광소자 어레이(10)는 구동회로 기판(20)과 결합될 수 있다. 표시장치(30)는 마이크로 표시장치일 수 있다. Referring to FIG. 1, a display device 30 according to an exemplary embodiment may include a light emitting device array 10 and a driving circuit board 20. The light emitting device array 10 may be coupled to the driving circuit board 20. The display device 30 may be a micro display device.

발광소자 어레이(10)는 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 내지 나노 단위 크기의 발광다이오드(LED)일 수 있다. 반도체 웨이퍼 상에 복수의 발광다이오드들을 성장시킴으로써 적어도 하나의 발광소자 어레이(10)들이 제조될 수 있다. 따라서, 발광다이오드를 개별적으로 구동회로 기판(20)에 이송할 필요없이 발광소자 어레이(10)를 구동회로 기판(20)과 결합함으로써 표시장치(30)가 제조될 수 있다. The light emitting device array 10 may include a plurality of light emitting devices. The light emitting device may be a light emitting diode (LED). The light emitting device may be a light emitting diode (LED) having a micro to nano unit size. At least one light emitting device array 10 may be manufactured by growing a plurality of light emitting diodes on a semiconductor wafer. Accordingly, the display device 30 can be manufactured by combining the light emitting device array 10 with the driving circuit board 20 without the need to individually transfer the light emitting diodes to the driving circuit board 20.

구동회로 기판(20)에는 발광소자 어레이(10) 상의 발광다이오드 각각에 대응하는 화소회로가 배열될 수 있다. 발광소자 어레이(10) 상의 발광다이오드와 구동회로 기판(20) 상의 화소회로는 전기적으로 연결되어 화소를 구성할 수 있다. Pixel circuits corresponding to each of the light emitting diodes on the light emitting device array 10 may be arranged on the driving circuit board 20. The light emitting diodes on the light emitting device array 10 and the pixel circuits on the driving circuit board 20 may be electrically connected to form a pixel.

도 2 및 도 3은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다. 2 and 3 are diagrams schematically illustrating a display device according to an exemplary embodiment of the present invention.

도 2를 참조하면, 일 실시예에 따른 표시장치(30)는 화소부(110) 및 구동부(120)를 포함할 수 있다. Referring to FIG. 2, the display device 30 according to an exemplary embodiment may include a pixel unit 110 and a driving unit 120.

화소부(110)는 영상을 표시하는 표시 영역에 배치될 수 있다. 화소부(110)는 소정 패턴, 예를 들어, 매트릭스 형, 지그재그 형 등 다양한 패턴으로 배열된 복수의 화소(PX)들을 포함할 수 있다. The pixel unit 110 may be disposed in a display area displaying an image. The pixel unit 110 may include a plurality of pixels PX arranged in various patterns such as a predetermined pattern, for example, a matrix type, a zigzag type, or the like.

단위 화소는 다양한 색상을 표시하기 위해 복수의 색상들을 각각 표시하는 복수의 서브화소들을 포함할 수 있다. 본 명세서에서, 화소(PX)는 주로 하나의 서브화소를 의미한다. 그러나, 본 발명은 이에 한정되지 않으며, 화소(PX)는 복수의 서브화소들을 포함하는 하나의 단위 화소를 의미할 수도 있다. 즉, 본 명세서에서 하나의 화소(PX)가 존재한다고 기재되어 있더라도, 이는 하나의 서브화소가 존재하는 것으로 해석될 수도 있고, 하나의 단위 화소를 구성하는 복수의 서브화소들이 존재한다고 해석될 수도 있다. The unit pixel may include a plurality of subpixels each displaying a plurality of colors to display various colors. In this specification, the pixel PX mainly refers to one sub-pixel. However, the present invention is not limited thereto, and the pixel PX may mean one unit pixel including a plurality of subpixels. That is, even if one pixel PX is described in the present specification, it may be interpreted as having one subpixel, or may be interpreted as having a plurality of subpixels constituting one unit pixel. .

화소(PX)는 발광소자를 포함할 수 있다. 발광소자는 자발광소자일 수 있다. 예를 들어, 발광소자는 발광다이오드(LED)일 수 있다. 발광소자는 단일 피크 파장을 발광하거나, 복수의 피크 파장을 발광할 수 있다. The pixel PX may include a light emitting device. The light emitting device may be a self-luminous device. For example, the light emitting device may be a light emitting diode (LED). The light emitting device may emit light with a single peak wavelength or may emit light with a plurality of peak wavelengths.

화소(PX)는 발광소자와 연결된 화소회로를 더 포함할 수 있다. 화소회로는 적어도 하나의 박막 트랜지스터 및 적어도 하나의 커패시터 등을 포함할 수 있다. 화소회로는 기판 상의 반도체 적층 구조에 의해 구현될 수 있다. The pixel PX may further include a pixel circuit connected to the light emitting device. The pixel circuit may include at least one thin film transistor and at least one capacitor. The pixel circuit may be implemented by a semiconductor stack structure on a substrate.

화소부(110)에는 화소(PX)들에 주사신호를 인가하는 복수의 주사선들(SL1-SLn), 및 화소들(PX)에 데이터신호를 인가하는 복수의 데이터선들(DL1-DLm)을 포함할 수 있다. 주사선들(SL1-SLn) 각각은 동일 행에 배열된 화소들(PX)에 연결되고, 데이터선들(DL1-DLm) 각각은 동일 열에 배열된 화소(PX)들에 연결될 수 있다. 화소(PX)들은 주사선들(SL1-SLn)을 통해 인가되는 주사신호에 응답하여 데이터선들(DL1-DLm)을 통해 인가되는 데이터신호의 전압 레벨 또는 전류 레벨에 상응하는 밝기로 발광할 수 있다. The pixel unit 110 includes a plurality of scan lines SL1 to SLn for applying a scan signal to the pixels PX, and a plurality of data lines DL1 to DLm for applying a data signal to the pixels PX. can do. Each of the scan lines SL1 to SLn may be connected to the pixels PX arranged in the same row, and each of the data lines DL1 to DLm may be connected to the pixels PX arranged in the same column. The pixels PX may emit light with a brightness corresponding to a voltage level or a current level of a data signal applied through the data lines DL1 to DLm in response to a scan signal applied through the scan lines SL1 to SLn.

화소부(110)는 복수의 리페어부(RU)들을 포함할 수 있다. 각 리페어부(RU)는 두 개의 인접한 화소들, 예를 들어 제1 화소(PX1) 및 제2 화소(PX2)에 연결될 수 있다. 화소부(110)는 리페어부(RU)들에 제1 선택신호를 인가하는 복수의 제1 선택선들(RL1 내지 RLx), 및 리페어부(RU)들에 제2 선택신호를 인가하는 복수의 제2 선택선들(CL1 내지 CLy)을 포함할 수 있다. 제1 선택선들(RL1 내지 RLx) 각각은 동일 행에 배열된 리페어부(RU)들에 연결되고, 제2 선택선들(CL1 내지 CLy) 각각은 동일 열에 배열된 리페어부(RU)들에 연결될 수 있다. 리페어부(RU)들은 제1 선택선들(RL1 내지 RLx)을 통해 인가되는 제1 선택신호 및 제2 선택선들(CL1 내지 CLy)을 통해 인가되는 제2 선택신호에 의해 두 개의 인접한 제1 및 제2 화소들(PX1, PX2)의 발광소자들이 자신의 화소회로들을 서로 공유할 수 있도록 할 수 있다. 이로써 두 개의 인접한 제1 및 제2 화소들(PX1, PX2) 중 결함 화소의 발광소자가 리페어부(RU)에 의해 공유하는 정상 화소의 화소회로에 연결되어 발광할 수 있다. 리페어부(RU)에 의해 연결되는 두 개의 인접한 제1 및 제2 화소들(PX1, PX2)은 동일 휘도로 발광할 수 있다. The pixel unit 110 may include a plurality of repair units RU. Each repair unit RU may be connected to two adjacent pixels, for example, the first pixel PX1 and the second pixel PX2. The pixel unit 110 includes a plurality of first selection lines RL1 to RLx for applying a first selection signal to the repair units RU, and a plurality of second selection lines for applying a second selection signal to the repair units RU. It may include 2 selection lines CL1 to CLy. Each of the first selection lines RL1 to RLx may be connected to the repair units RU arranged in the same row, and each of the second selection lines CL1 to CLy may be connected to the repair units RU arranged in the same column. have. The repair units RU are provided with two adjacent first and first selection signals by a first selection signal applied through the first selection lines RL1 to RLx and a second selection signal applied through the second selection lines CL1 through CLy. 2 The light emitting devices of the pixels PX1 and PX2 may share their pixel circuits with each other. Accordingly, the light emitting device of the defective pixel among the two adjacent first and second pixels PX1 and PX2 may be connected to a pixel circuit of a normal pixel shared by the repair unit RU to emit light. Two adjacent first and second pixels PX1 and PX2 connected by the repair unit RU may emit light with the same luminance.

일 실시예에서, 제1 화소(PX1)와 제2 화소(PX2)는 도 4에 도시된 바와 같이, 동일 행의 인접한 화소들일 수 있다. 이 경우 제1 화소(PX1)에 연결된 주사선(SLa)과 제2 화소(PX2)에 연결된 주사선(SLb)은 동일한 주사선일 수 있다. 다른 실시예에서, 제1 화소(PX1)와 제2 화소(PX2)는 도 5에 도시된 바와 같이, 동일 열의 인접한 화소들일 수 있다. 이 경우 제1 화소(PX1)에 연결된 데이터선(DLa)과 제2 화소(PX2)에 연결된 데이터선(DLb)은 동일한 데이터선일 수 있다. In an embodiment, as illustrated in FIG. 4, the first pixel PX1 and the second pixel PX2 may be adjacent pixels in the same row. In this case, the scan line SLa connected to the first pixel PX1 and the scan line SLb connected to the second pixel PX2 may be the same scan line. In another embodiment, as illustrated in FIG. 5, the first pixel PX1 and the second pixel PX2 may be adjacent pixels in the same column. In this case, the data line DLa connected to the first pixel PX1 and the data line DLb connected to the second pixel PX2 may be the same data line.

구동부는 화소부(110) 주변의 비표시 영역에 구비되고, 화소부(110)를 구동 및 제어할 수 있다. 구동부는 제어부(121), 주사 구동부(122), 데이터 구동부(123), 전원 공급부(124) 및 리페어 선택부(125)를 포함할 수 있다. The driving unit is provided in a non-display area around the pixel unit 110 and may drive and control the pixel unit 110. The driving unit may include a control unit 121, a scan driving unit 122, a data driving unit 123, a power supply unit 124, and a repair selection unit 125.

제어부(121)는 제어신호를 생성하여 주사 구동부(122), 데이터 구동부(123), 및 리페어 선택부(125)로 전달함으로써, 주사 구동부(122), 데이터 구동부(123) 및 리페어 선택부(125)의 동작을 제어할 수 있다. The control unit 121 generates a control signal and transmits the control signal to the scan driver 122, the data driver 123, and the repair selector 125, so that the scan driver 122, the data driver 123, and the repair selector 125 ) Operation can be controlled.

주사 구동부(122)는 제어부(121)로부터 입력되는 주사제어신호에 따라 주사선들(SL1-SLn)에 대하여 차례로 주사신호를 인가하고, 데이터 구동부(123)는 제어부(121)로부터 입력되는 데이터제어신호에 따라 데이터선들(DL1-DLm)에 데이터신호를 인가할 수 있다. The scan driver 122 sequentially applies a scan signal to the scan lines SL1 to SLn according to a scan control signal input from the controller 121, and the data driver 123 is a data control signal input from the controller 121 Accordingly, a data signal may be applied to the data lines DL1 to DLm.

전원 공급부(124)는 외부의 전원 및/또는 내부의 전원을 인가받아 각 구성요소들의 동작에 필요한 다양한 레벨의 전압으로 변환하고, 제어부(121)로부터 입력되는 전원제어신호에 따라 해당 전압을 화소부(110)로 공급할 수 있다. 전원 공급부(124)는 제1 전원전압(VDD) 및 제2 전원전압(VSS)을 생성하여 화소부(110)에 인가할 수 있다. 제2 전원전압(VSS)은 그라운드 전압일 수 있다. 또한, 전원 공급부(124)는 구동 전압을 생성하여 주사 구동부(122) 및 데이터 구동부(123)로 인가할 수 있다. The power supply unit 124 receives external power and/or internal power, converts the voltage into various levels required for operation of each component, and converts the corresponding voltage to the pixel unit according to a power control signal input from the controller 121. It can be supplied at (110). The power supply unit 124 may generate and apply the first power voltage VDD and the second power voltage VSS to the pixel unit 110. The second power voltage VSS may be a ground voltage. Also, the power supply unit 124 may generate a driving voltage and apply it to the scan driver 122 and the data driver 123.

리페어 선택부(125)는 제1 선택부(126) 및 제2 선택부(127)를 포함할 수 있다. 도 3을 함께 참조하면, 제1 선택부(126)는 복수의 제1 디코더들(DC11 내지 DC1k)을 포함하고, 제2 선택부(127)는 복수의 제2 디코더들(DC21 내지 DC2k)을 포함할 수 있다. 제1 디코더의 개수 및 제2 디코더의 개수는 화소부(110)의 화소 수(해상도) 또는 리페어하고자 하는 화소 수(불량 커버리지)를 고려하여 결정될 수 있다. 도 3의 실시예에서는, 설명의 편의상, 화소부(110)의 화소(PX)들 및 그에 연결된 배선들을 생략하고, 또한, 제1 선택선들(RL1 내지 RLx)과 제2 선택선들(CL1 내지 CLy)의 교차 영역마다 구비된 복수의 리페어부(RU)들 중 일부만을 도시하였다. The repair selector 125 may include a first selector 126 and a second selector 127. Referring to FIG. 3 together, the first selection unit 126 includes a plurality of first decoders DC11 to DC1k, and the second selection unit 127 includes a plurality of second decoders DC21 to DC2k. Can include. The number of first decoders and the number of second decoders may be determined in consideration of the number of pixels (resolution) of the pixel unit 110 or the number of pixels to be repaired (defective coverage). In the embodiment of FIG. 3, for convenience of description, the pixels PX of the pixel unit 110 and wirings connected thereto are omitted, and the first selection lines RL1 to RLx and the second selection lines CL1 to CLy are omitted. Only some of the plurality of repair units RU provided for each intersection area of) are shown.

제1 디코더들(DC11 내지 DC1k) 각각은 대응하는 i개의 제1 선택선들에 연결될 수 있다. 제1 디코더들(DC11 내지 DC1k) 각각은 제어부(121)로부터의 선택제어신호에 따라 i개의 제1 선택선들 중 하나를 선택하고, 선택된 제1 선택선으로 제1 선택신호를 인가할 수 있다. 예를 들어, 제1 선택부(126)는 5개의 제1 디코더들(DC11 내지 DC15)을 포함할 수 있다. 제1 디코더(DC11)는 i개의 제1 선택선들(RL1 내지 RLi)에 연결되고, i개의 제1 선택선들(RL1 내지 RLi) 중 선택제어신호에 대응하는 하나의 제1 선택선으로 제1 선택신호를 인가할 수 있다. 마찬가지로 제5 디코더(DC15)는 i개의 제1 선택선들(RLx-i 내지 RLx)에 연결되고, i개의 제1 선택선들(RLx-i 내지 RLx) 중 선택제어신호에 대응하는 제1 선택선으로 제1 선택신호를 인가할 수 있다. 제1 선택선들(RL1 내지 RLx)은 제1 방향으로 이격 배치될 수 있다. Each of the first decoders DC11 to DC1k may be connected to corresponding i first selection lines. Each of the first decoders DC11 to DC1k may select one of i first selection lines according to a selection control signal from the controller 121 and apply a first selection signal to the selected first selection line. For example, the first selector 126 may include five first decoders DC11 to DC15. The first decoder DC11 is connected to the i first selection lines RL1 to RLi, and selects a first selection line as one of the i first selection lines RL1 to RLi corresponding to the selection control signal. The signal can be applied. Similarly, the fifth decoder DC15 is connected to the i first selection lines RLx-i to RLx, and is a first selection line corresponding to the selection control signal among i first selection lines RLx-i to RLx. The first selection signal may be applied. The first selection lines RL1 to RLx may be spaced apart from each other in the first direction.

제2 디코더들(DC21 내지 DC2k) 각각은 대응하는 j개의 제2 선택선들에 연결될 수 있다. 제2 디코더들(DC21 내지 DC2k) 각각은 제어부(121)로부터의 선택제어신호에 따라 j개의 제2 선택선들 중 하나를 선택하고, 선택된 제2 선택선으로 제2 선택신호를 인가할 수 있다. 예를 들어, 제2 선택부(127)는 5개의 제2 디코더들(DC21 내지 DC25)을 포함할 수 있다. 제1 디코더(DC21)는 j개의 제2 선택선들(CL1 내지 CLj)에 연결되고, j개의 제2 선택선들(CL1 내지 CLj) 중 선택제어신호에 대응하는 하나의 제2 선택선으로 제2 선택신호를 인가할 수 있다. 마찬가지로 제5 디코더(DC25)는 j개의 제2 선택선들(CLy-j 내지 CLy)에 연결되고, j개의 제2 선택선들(CLy-j 내지 RLy) 중 선택제어신호에 대응하는 제2 선택선으로 제2 선택신호를 인가할 수 있다. 제2 선택선들(CL1 내지 CLy)은 제2 방향으로 이격 배치될 수 있다. Each of the second decoders DC21 to DC2k may be connected to corresponding j second selection lines. Each of the second decoders DC21 to DC2k may select one of the j second selection lines according to a selection control signal from the controller 121 and apply a second selection signal to the selected second selection line. For example, the second selector 127 may include five second decoders DC21 to DC25. The first decoder DC21 is connected to the j second selection lines CL1 to CLj, and selects a second selection as one second selection line corresponding to the selection control signal from among the j second selection lines CL1 to CLj. The signal can be applied. Similarly, the fifth decoder DC25 is connected to the j second selection lines CLy-j to CLy, and is a second selection line corresponding to the selection control signal among the j second selection lines CLy-j to RLy. A second selection signal can be applied. The second selection lines CL1 to CLy may be spaced apart from each other in the second direction.

제1 선택선(RL)과 제2 선택선(CL)의 교차 영역에 리페어부(RU)가 배치될 수 있다. 리페어부(RU)의 위치(좌표)(a,b)는 제1 선택선들(RL1 내지 RLx) 중 몇 번째 제1 선택선과 제2 선택선들(CL1 내지 CLy) 중 몇 번째 제2 선택선에 리페어부(RU)가 연결되었는지를 나타낼 수 있다. 예를 들어 2번째 제1 선택선(RL2)과 다섯번째 제2 선택선(CL5)에 연결된 리페어부(RU)의 위치(좌표)는 (2,5)일 수 있다. The repair unit RU may be disposed in an area where the first selection line RL and the second selection line CL intersect. The position (coordinate) (a,b) of the repair unit RU is repaired to a number of first selection lines among the first selection lines RL1 to RLx and a number of second selection lines among the second selection lines CL1 to CLy. It may indicate whether the unit (RU) is connected. For example, the positions (coordinates) of the repair unit RU connected to the second first selection line RL2 and the fifth second selection line CL5 may be (2,5).

제어부(121), 주사 구동부(122), 데이터 구동부(123), 전원 공급부(124), 및 리페어 선택부(125)는 각각 별개의 집적 회로 칩 또는 하나의 집적 회로 칩의 형태로 형성되어 화소부(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.The control unit 121, the scan driver 122, the data driver 123, the power supply unit 124, and the repair selector 125 are each formed in the form of a separate integrated circuit chip or a single integrated circuit chip. It may be mounted directly on the substrate on which 110 is formed, mounted on a flexible printed circuit film, attached to the substrate in the form of a tape carrier package (TCP), or formed directly on the substrate.

도시되지 않았으나, 화소부(110)는 전원 공급부(124)로부터 제1 전원전압(VDD) 및/또는 제2 전원전압(VSS)을 인가받아 화소(PX)들로 인가하는 전원선들 및 발광제어신호를 인가받아 화소(PX)들로 인가하는 발광제어선들을 더 포함할 수 있다. 발광제어신호는 주사 구동부(122)로부터 발광제어선들로 인가될 수도 있고, 주사 구동부(122)와 별개의 구동부를 통해 발광제어선들로 인가될 수 있다. Although not shown, the pixel unit 110 receives the first power voltage VDD and/or the second power voltage VSS from the power supply unit 124 and applies power lines and light emission control signals to the pixels PX. It may further include emission control lines that are applied to the pixels PX and applied to the pixels PX. The emission control signal may be applied to the emission control lines from the scan driver 122 or may be applied to the emission control lines through a separate driving unit from the scan driving unit 122.

도 4 및 도 5는 본 발명의 일 실시예에 따른 화소부의 화소 및 리페어부의 배열을 개략적으로 나타낸 도면이다. 4 and 5 are diagrams schematically illustrating an arrangement of pixels and a repair unit of a pixel unit according to an exemplary embodiment of the present invention.

도 4를 참조하면, 화소부(110)에는 복수의 화소(PX)들 및 복수의 리페어부(RU)들이 소정 패턴으로 배열될 수 있다. Referring to FIG. 4, a plurality of pixels PX and a plurality of repair units RU may be arranged in a predetermined pattern in the pixel unit 110.

복수의 화소(PX)들 각각은 대응하는 주사선(SL) 및 대응하는 데이터선(DL)에 연결될 수 있다. 복수의 화소(PX)들 각각은 화소회로(PC) 및 화소회로(PC)에 연결된 발광소자(ED)를 포함할 수 있다. Each of the plurality of pixels PX may be connected to a corresponding scan line SL and a corresponding data line DL. Each of the plurality of pixels PX may include a pixel circuit PC and a light emitting device ED connected to the pixel circuit PC.

복수의 리페어부(RU)들 각각은 대응하는 제1 선택선(RL) 및 제2 선택선(CL)에 연결될 수 있다. 복수의 리페어부(RU)들 각각은 두 개의 인접한 화소(PX)들에 연결될 수 있다. Each of the plurality of repair units RU may be connected to a corresponding first selection line RL and a second selection line CL. Each of the plurality of repair units RU may be connected to two adjacent pixels PX.

도 4의 실시예에서 리페어부(RU)는 행 방향으로 인접한 두 개의 화소(PX)들, 즉 동일 행의 인접한 두 개의 화소들(PX1, PX2)에 연결되고 있다. 그러나 본 발명의 실시예는 이에 한정되지 않고, 도 5에 도시된 실시예의 화소부(110')와 같이, 리페어부(RU)는 열 방향으로 인접한 두 개의 화소(PX)들, 즉 동일 열의 인접한 두 개의 화소들(PX1, PX2)에 연결될 수 있다. In the embodiment of FIG. 4, the repair unit RU is connected to two adjacent pixels PX in a row direction, that is, two adjacent pixels PX1 and PX2 in the same row. However, the exemplary embodiment of the present invention is not limited thereto, and like the pixel unit 110 ′ of the exemplary embodiment illustrated in FIG. 5, the repair unit RU includes two pixels PX adjacent in the column direction, that is, adjacent to the same column. It may be connected to the two pixels PX1 and PX2.

도 6은 도 2에 도시된 화소 및 리페어부의 일부를 나타낸 회로도이다. 6 is a circuit diagram illustrating a part of a pixel and a repair unit illustrated in FIG. 2.

도 6의 실시예에서는 설명의 편의를 위해 동일 행에 인접한 제1 화소(PX1) 및 제2 화소(PX2)를 예로서 설명하겠다. 제1 화소(PX1)는 제1 행의 제1 주사선(SL1)과 제1 열의 제1 데이터선(DL1)에 연결되어 있다. 제2 화소(PX2)는 제1 행의 제1 주사선(SL1)과 제1 열에 인접한 제2 열의 제2 데이터선(DL2)에 연결되어 있다. In the embodiment of FIG. 6, for convenience of description, the first pixel PX1 and the second pixel PX2 adjacent to the same row will be described as an example. The first pixel PX1 is connected to the first scan line SL1 in the first row and the first data line DL1 in the first column. The second pixel PX2 is connected to the first scan line SL1 in the first row and the second data line DL2 in the second column adjacent to the first column.

제1 화소(PX1)는 제1 화소회로(PC1) 및 제1 화소회로(PC1)에 연결된 제1 발광소자(ED1)를 포함할 수 있다. 제2 화소(PX2)는 제2 화소회로(PC2) 및 제2 화소회로(PC2)에 연결된 제2 발광소자(ED2)를 포함할 수 있다. The first pixel PX1 may include a first pixel circuit PC1 and a first light emitting device ED1 connected to the first pixel circuit PC1. The second pixel PX2 may include a second pixel circuit PC2 and a second light emitting device ED2 connected to the second pixel circuit PC2.

제1 화소회로(PC1) 및 제2 화소회로(PC2)는 각각 제1 내지 제3 트랜지스터(T1 내지 T3)와 커패시터(C)를 포함할 수 있다. 제1 발광소자(ED1) 및 제2 발광소자(ED2)는 발광다이오드일 수 있다. The first pixel circuit PC1 and the second pixel circuit PC2 may include first to third transistors T1 to T3 and a capacitor C, respectively. The first light emitting device ED1 and the second light emitting device ED2 may be light emitting diodes.

제1 트랜지스터(T1)는 커패시터(C)의 제1 단자에 연결된 게이트 단자, 제3 트랜지스터(T3)를 통해 발광소자(ED)에 연결된 제1 단자, 제2 전원전압(VSS)에 연결된 제2 단자를 포함할 수 있다. 제2 전원전압(VSS)은 그라운드 전압(GND)일 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호를 전달받아 발광소자(ED)에 전류를 공급할 수 있다. The first transistor T1 includes a gate terminal connected to the first terminal of the capacitor C, a first terminal connected to the light emitting device ED through the third transistor T3, and a second terminal connected to the second power voltage VSS. It may include a terminal. The second power voltage VSS may be a ground voltage GND. The first transistor T1 serves as a driving transistor and may receive a data signal according to a switching operation of the second transistor T2 and supply current to the light emitting device ED.

제2 트랜지스터(T2)는 주사선(SL)에 연결된 게이트 단자, 데이터선(DL)에 연결된 제1 단자, 제1 트랜지스터(T1)의 게이트 단자에 연결된 제2 단자를 포함할 수 있다. 제2 트랜지스터(T2)는 주사선(SL)을 통해 전달받은 주사신호에 따라 턴-온되어 데이터선(DL)으로부터 전달된 데이터신호를 제1 트랜지스터(T1)의 게이트 단자로 전달하는 스위칭 트랜지스터로서 역할을 할 수 있다.The second transistor T2 may include a gate terminal connected to the scan line SL, a first terminal connected to the data line DL, and a second terminal connected to the gate terminal of the first transistor T1. The second transistor T2 is turned on according to the scan signal transmitted through the scan line SL and serves as a switching transistor to transfer the data signal transmitted from the data line DL to the gate terminal of the first transistor T1. can do.

제3 트랜지스터(T3)는 발광 제어선(EL)에 연결된 게이트 단자, 발광소자(ED)에 연결된 제1 단자, 제1 트랜지스터(T1)의 제1 단자에 연결된 제2 단자를 포함할 수 있다. 제3 트랜지스터(T3)는 발광 제어선(EL)을 통해 전달받은 발광제어신호에 따라 턴-온되어 제1 트랜지스터(T1)의 구동전류가 발광소자(ED)에 흐르도록 할 수 있다. The third transistor T3 may include a gate terminal connected to the emission control line EL, a first terminal connected to the light emitting device ED, and a second terminal connected to the first terminal of the first transistor T1. The third transistor T3 is turned on according to the light emission control signal transmitted through the light emission control line EL so that the driving current of the first transistor T1 flows through the light emitting device ED.

커패시터(C)는 제1 트랜지스터(T1)의 게이트 단자에 연결된 제1 단자, 및 제2 전원전압(VSS) 연결된 제2 단자를 포함할 수 있다. The capacitor C may include a first terminal connected to the gate terminal of the first transistor T1 and a second terminal connected to the second power voltage VSS.

발광소자(ED)의 제1 전극은 제1 전원전압(VDD)을 인가하는 전원선에 연결되고, 제2 전극은 제3 트랜지스터(T3)의 제1 전극에 연결될 수 있다. 발광소자(ED)는 데이터신호에 대응하는 휘도로 발광함으로써 영상을 표시할 수 있다.The first electrode of the light emitting device ED may be connected to a power line to which the first power voltage VDD is applied, and the second electrode may be connected to the first electrode of the third transistor T3. The light emitting device ED can display an image by emitting light at a luminance corresponding to the data signal.

리페어부(RU)는 논리소자(AND) 및 스위칭 소자(SW)를 포함할 수 있다. The repair unit RU may include a logic device AND and a switching device SW.

논리소자(AND)는 제1 선택선(RL)에 연결된 제1 입력 단자, 제2 선택선(CL)에 연결된 제2 입력 단자, 스위칭 소자(SW)의 게이트 단자에 연결된 출력 단자를 포함할 수 있다. 논리소자(AND)는 AND 게이트일 수 있다. 논리소자(AND)는 제1 입력 단자에 인가되는 제1 선택신호와 제2 입력 단자에 인가되는 제2 선택신호를 논리곱 연산하여 출력 단자로 게이트 온 신호 또는 게이트 오프 신호를 출력할 수 있다. The logic device AND may include a first input terminal connected to the first selection line RL, a second input terminal connected to the second selection line CL, and an output terminal connected to the gate terminal of the switching element SW. have. The logic device AND may be an AND gate. The logic device AND may perform an AND operation on the first selection signal applied to the first input terminal and the second selection signal applied to the second input terminal to output a gate-on signal or a gate-off signal to an output terminal.

스위칭 소자(SW)는 제1 화소(PX1)의 제1 화소회로(PC1)와 제1 발광소자(ED1)에 연결된 제1 단자, 제2 화소(PX2)의 제2 화소회로(PC2)와 제2 발광소자(ED2)에 연결된 제2 단자, 논리소자(AND)의 출력 단자에 연결된 게이트 단자를 포함하는 트랜지스터일 수 있다. 스위칭 소자(SW)는 게이트 오프 신호에 의해 턴-오프되고, 게이트 온 신호에 의해 턴-온될 수 있다. The switching element SW includes a first pixel circuit PC1 of the first pixel PX1, a first terminal connected to the first light emitting element ED1, a second pixel circuit PC2 of the second pixel PX2, and a second pixel circuit PC2 of the second pixel PX2. 2 It may be a transistor including a second terminal connected to the light emitting device ED2 and a gate terminal connected to the output terminal of the logic device AND. The switching element SW may be turned off by a gate-off signal and may be turned on by a gate-on signal.

도 7은 도 6에 도시된 화소 및 리페어부의 동작을 설명하는 도면이다. 7 is a diagram illustrating an operation of a pixel and a repair unit illustrated in FIG. 6.

도 7은 제1 화소(PX1)가 결함 화소이고, 제2 화소(PX2)가 정상 화소인 경우의 예이다. 도 7을 참조하면, 제1 화소(PX)가 결함 화소로 검출됨에 따라, 제어부(121)는 제1 선택부(126) 및 제2 선택부(127)로 결함 화소에 연결된 리페어부(RU)를 선택하는 선택제어신호를 출력할 수 있다. 선택제어신호는 결함 화소의 위치를 정의하는 신호일 수 있다. 예를 들어, 제어부(121)가 제1 선택부(126)로 출력하는 선택제어신호는 결함 화소의 행의 위치를 정의하는 디지털 신호이고, 제어부(121)가 제2 선택부(127)로 출력하는 선택제어신호는 결함 화소의 열의 위치를 정의하는 디지털 신호일 수 있다. 7 is an example in which the first pixel PX1 is a defective pixel and the second pixel PX2 is a normal pixel. Referring to FIG. 7, as the first pixel PX is detected as a defective pixel, the control unit 121 includes a repair unit RU connected to the defective pixel through the first selection unit 126 and the second selection unit 127. It is possible to output a selection control signal for selecting. The selection control signal may be a signal defining the position of the defective pixel. For example, the selection control signal that the control unit 121 outputs to the first selection unit 126 is a digital signal that defines the position of the row of the defective pixel, and the control unit 121 outputs it to the second selection unit 127 The selected control signal may be a digital signal defining a position of a column of defective pixels.

선택제어신호에 따라, 제1 선택부(126)의 대응하는 제1 디코더(DC1)가 제1 선택선(RL)을 통해 결함 화소에 연결된 리페어부(RU)의 제1 입력단자로 제1 선택신호를 출력할 수 있다. 그리고, 선택제어신호에 따라, 제2 선택부(127)의 대응하는 제2 디코더(DC2)가 제2 선택선(CL)을 통해 결함 화소에 연결된 리페어부(RU)의 제2 입력단자로 제2 선택신호를 출력할 수 있다. According to the selection control signal, the corresponding first decoder DC1 of the first selection unit 126 selects the first input terminal of the repair unit RU connected to the defective pixel through the first selection line RL. You can output a signal. In addition, according to the selection control signal, the corresponding second decoder DC2 of the second selection unit 127 is transferred to the second input terminal of the repair unit RU connected to the defective pixel through the second selection line CL. 2 Can output a selection signal.

제1 선택신호와 제2 선택신호가 입력된 리페어부(RU)의 논리소자(AND)는 제1 선택신호와 제2 선택신호의 논리곱에 의해 게이트 온 신호를 출력하고, 스위칭 소자(SW)는 턴-온될 수 있다. 턴-온된 스위칭 소자(SW)는 결함 화소인 제1 화소(PX1)의 제1 발광소자(ED1)를 정상 화소인 제2 화소(PX2)의 제2 화소회로(PC2)에 전기적으로 연결하고, 제2 화소(PX2)의 제2 발광소자(ED2)를 제1 화소(PX1)의 제1 화소회로(PC1)에 전기적으로 연결할 수 있다. The logic element AND of the repair unit RU to which the first selection signal and the second selection signal are input outputs a gate-on signal by logical product of the first selection signal and the second selection signal, and the switching element SW Can be turned on. The turned-on switching element SW electrically connects the first light emitting element ED1 of the first pixel PX1, which is a defective pixel, to the second pixel circuit PC2, of the second pixel PX2, which is a normal pixel, and The second light emitting device ED2 of the second pixel PX2 may be electrically connected to the first pixel circuit PC1 of the first pixel PX1.

이에 따라, 정상 화소인 제2 화소(PX2)의 제2 화소회로(PC2)를 제1 발광소자(ED1)와 제2 발광소자(ED2)가 공유할 수 있고, 제1 발광소자(ED1)와 제2 발광소자(ED2)에는 제2 화소회로(PC2)를 통해 구동전류(I)가 흐를 수 있다. Accordingly, the second pixel circuit PC2 of the second pixel PX2, which is a normal pixel, can be shared by the first light emitting device ED1 and the second light emitting device ED2, and The driving current I may flow through the second pixel circuit PC2 through the second light emitting device ED2.

도 8은 본 발명의 다른 실시예에 따른 화소 및 리페어부의 예를 나타낸 도면이다. 8 is a diagram illustrating an example of a pixel and a repair unit according to another exemplary embodiment of the present invention.

도 8을 참조하면, 제1 화소(PX1)는 제1 내지 제3 서브화소(SPX1r, SPX1g, SPX1b)를 포함하고, 제2 화소(PX2)는 제1 내지 제3 서브화소(SPX2r, SPX2g, SPX2b)를 포함할 수 있다. 제1 서브화소(SPX1r, SPX2r)는 적색 서브화소일 수 있다. 제2 서브화소(SPX1g, SPX2g)는 녹색 서브화소일 수 있다. 제3 서브화소(SPX1b, SPX2b)는 청색 서브화소일 수 있다. Referring to FIG. 8, a first pixel PX1 includes first to third subpixels SPX1r, SPX1g, and SPX1b, and a second pixel PX2 includes first to third subpixels SPX2r and SPX2g, SPX2b) may be included. The first subpixels SPX1r and SPX2r may be red subpixels. The second subpixels SPX1g and SPX2g may be green subpixels. The third subpixels SPX1b and SPX2b may be blue subpixels.

도 8에서는 편의상 화소회로의 제2 트랜지스터(T2)를 생략하였다. 제1 내지 제3 서브화소(SPX1r, SPX1g, SPX1b)의 제1 트랜지스터(T1)의 게이트 단자에는 제2 트랜지스터(T2)로부터 전달된 제1 내지 제3 데이터신호(Dr1, Dg1, Db1)가 인가될 수 있다. 제1 내지 제3 서브화소(SPX2r, SPX2g, SPX2b)의 제1 트랜지스터(T1)의 게이트 단자에는 제2 트랜지스터(T2)로부터 전달된 제1 내지 제3 데이터신호(Dr2, Dg2, Db2)가 인가될 수 있다. In FIG. 8, for convenience, the second transistor T2 of the pixel circuit is omitted. The first to third data signals Dr1, Dg1, Db1 transmitted from the second transistor T2 are applied to the gate terminals of the first transistor T1 of the first to third subpixels SPX1r, SPX1g, and SPX1b. Can be. The first to third data signals Dr2, Dg2, Db2 transmitted from the second transistor T2 are applied to the gate terminals of the first transistor T1 of the first to third subpixels SPX2r, SPX2g, and SPX2b. Can be.

제1 화소(PX1)의 제1 서브화소(SPX1r)와 제2 화소(PX2)의 제1 서브화소(SPX2r)는 제1 리페어부(RU1)에 연결될 수 있다. 제1 화소(PX1)의 제2 서브화소(SPX1g)와 제2 화소(PX2)의 제2 서브화소(SPX2g)는 제2 리페어부(RU2)에 연결될 수 있다. 제1 화소(PX1)의 제3 서브화소(SPX1b)와 제2 화소(PX2)의 제3 서브화소(SPX2b)는 제3 리페어부(RU3)에 연결될 수 있다. The first subpixel SPX1r of the first pixel PX1 and the first subpixel SPX2r of the second pixel PX2 may be connected to the first repair unit RU1. The second subpixel SPX1g of the first pixel PX1 and the second subpixel SPX2g of the second pixel PX2 may be connected to the second repair unit RU2. The third subpixel SPX1b of the first pixel PX1 and the third subpixel SPX2b of the second pixel PX2 may be connected to the third repair unit RU3.

제1 리페어부(RU1), 제2 리페어부(RU2), 및 제3 리페어부(RU3)의 제2 입력단자는 하나의 제2 선택선(CL)에 연결되어 제2 선택선(CL)을 공유할 수 있다. 제1 리페어부(RU1)의 제1 입력단자는 제1 선택선(RLr)에 연결되고, 제2 리페어부(RU2)의 제1 입력단자는 제1 선택선(RLg)에 연결되고, 제3 리페어부(RU3)의 제1 입력단자는 제1 선택선(RLb)에 각각 연결될 수 있다. The second input terminals of the first repair unit RU1, the second repair unit RU2, and the third repair unit RU3 are connected to one second selection line CL to provide a second selection line CL. You can share. The first input terminal of the first repair unit RU1 is connected to the first selection line RLr, the first input terminal of the second repair unit RU2 is connected to the first selection line RLg, and the third The first input terminals of the repair unit RU3 may be respectively connected to the first selection line RLb.

제1 리페어부(RU1), 제2 리페어부(RU2), 및 제3 리페어부(RU3)의 논리소자(AND)는 제1 입력단자로 인가되는 제1 선택신호와 제2 입력단자로 인가되는 제2 선택신호의 논리곱에 의해 출력단자로 게이트 온 신호 또는 게이트 오프 신호를 출력할 수 있다. 제1 리페어부(RU1), 제2 리페어부(RU2), 및 제3 리페어부(RU3)의 스위칭 소자(SW)는 게이트 온 신호에 의해 턴-온되고, 턴-온된 스위칭 소자(SW)에 의해 결함으로 검출된 서브화소의 발광소자가 정상인 서브화소의 화소회로와 전기적으로 연결될 수 있다. The logic elements AND of the first repair unit RU1, the second repair unit RU2, and the third repair unit RU3 are applied to a first selection signal and a second input terminal. A gate-on signal or a gate-off signal may be output to the output terminal by the logical product of the second selection signal. The switching element SW of the first repair unit RU1, the second repair unit RU2, and the third repair unit RU3 is turned on by a gate-on signal, and the switching element SW is turned on. Accordingly, the light emitting device of the sub-pixel detected as a defect may be electrically connected to the pixel circuit of the normal sub-pixel.

마이크로 표시장치와 같은 화소 사이즈가 작은 표시장치에서는 화소 수가 많아 결함 화소가 발생할 수 있으며, 단위 웨이퍼(wafer) 당 글로스 다이(Gloss Die) 수가 작아 수율 향상을 위한 리페어가 필요하다. In a display device having a small pixel size, such as a micro display device, defective pixels may be generated due to a large number of pixels, and a repair for improving yield is required because the number of gloss dies per unit wafer is small.

본 발명의 실시예는 인접 화소들에 연결된 스위칭 소자 및 논리소자를 포함하는 리페어 회로를 화소부 내에 구비하고, 결함 화소를 정의하는 라인 선택기 회로를 통해 리페어 회로를 선택함으로써, 결함 화소와 인접한 화소를 결함 화소가 공유(share)함으로써 결함 현상을 제거하거나 완화할 수 있다. According to an exemplary embodiment of the present invention, a repair circuit including a switching element and a logic element connected to adjacent pixels is provided in the pixel portion, and the repair circuit is selected through a line selector circuit defining a defective pixel, thereby selecting a defective pixel and an adjacent pixel. By sharing the defective pixels, the defect phenomenon can be eliminated or alleviated.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is only exemplary, and those of ordinary skill in the art can recognize that various modifications and other equivalent embodiments are possible therefrom. You can understand. Accordingly, the true scope of protection of the present invention should be determined only by the appended claims.

Claims

A display unit including a plurality of pixels and a plurality of repair circuits connected to two of the plurality of pixels;
A first selection unit connected to the display unit through a plurality of row selection signal lines;
A second selection unit connected to the display unit through a plurality of column selection signal lines; And
Control the first selection unit to output a row selection signal through at least one row selection signal line among the plurality of row selection signal lines, and to output a column selection signal through at least one column selection signal line among the plurality of column selection signal lines Includes; a control unit for controlling the second selection unit,
Each of the plurality of pixels includes a pixel circuit; And a light emitting device connected to the pixel circuit,
Each of the plurality of repair circuits is disposed in an intersection region of the at least one row selection signal line and the at least one column selection signal line,
The repair circuit,
A first pixel circuit of the first pixel and a first terminal connected to the first light emitting device, a second terminal connected to the second pixel circuit of the second pixel and the second light emitting device, and a gate terminal connected to the output terminal of the logic device. A switching element composed of a single transistor; And
Micro-display device comprising a; logic element composed of a single AND gate.

The method of claim 1,
In the switching element, each of the plurality of repair circuits connects the light emitting elements of the two pixels to the pixel circuits of the two pixels in response to a control signal,
The logic device outputs the control signal to the switching device in response to the row selection signal and the column selection signal.

The method of claim 2,
When the row selection signal and the column selection signal are input to a first repair circuit connected to two pixels among the plurality of repair circuits,
A first logic element of the first repair circuit outputs a first control signal to a first switching element of the first repair circuit in response to the row selection signal and the column selection signal,
In response to the first control signal, the first switching element connects a first light emitting element of a first pixel of the two pixels to a second pixel circuit of a second pixel of the two pixels, and the second pixel A micro display device connecting the second light emitting device of the first pixel to the first pixel circuit of the first pixel.

delete