KR102199338B1 - Driving Transistor in AMOLED Display Using LTPO Technology - Google Patents
Driving Transistor in AMOLED Display Using LTPO Technology Download PDFInfo
- Publication number
- KR102199338B1 KR102199338B1 KR1020190109685A KR20190109685A KR102199338B1 KR 102199338 B1 KR102199338 B1 KR 102199338B1 KR 1020190109685 A KR1020190109685 A KR 1020190109685A KR 20190109685 A KR20190109685 A KR 20190109685A KR 102199338 B1 KR102199338 B1 KR 102199338B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- oxide
- polysilicon
- driving
- hysteresis
- Prior art date
Links
- 238000005516 engineering process Methods 0.000 title description 5
- 229920001621 AMOLED Polymers 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 78
- 229920005591 polysilicon Polymers 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 230000007423 decrease Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
본 발명이 속하는 기술 분야는 구동 트랜지스터 및 디스플레이에 관한 것이다.The technical field to which the present invention pertains relates to a driving transistor and a display.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The content described in this section merely provides background information on the present embodiment and does not constitute the prior art.
LTPO(Low Temperature Poly-Si & Oxide)는 디스플레이 백플레인에 다결정 실리콘(Low Temperature Polycrystalline Silicon, LTPS) 트랜지스터와 산화물 (Oxide) 트랜지스터를 함께 사용하는 기술이며, 특히 픽셀 회로에서 스위칭 트랜지스터를 산화물 트랜지스터로 사용하는 추세이다. LTPO (Low Temperature Poly-Si & Oxide) is a technology that uses a low temperature polycrystalline silicon (LTPS) transistor and an oxide transistor together on the display backplane. In particular, a switching transistor is used as an oxide transistor in a pixel circuit. It is a trend.
LTPO 기술을 사용하면 모바일 기기의 전력 소모를 크게 줄일 수 있는 장점이 있다. LTPO 기술이 적용된 디스플레이 백플레인은 다결정 실리콘 반도체에서 캐리어 이동도가 높은 장점을 활용하고, 산화물 반도체에서 누설 전류가 적은 장점을 활용한다.The use of LTPO technology has the advantage of significantly reducing the power consumption of mobile devices. The display backplane to which the LTPO technology is applied takes advantage of high carrier mobility in polysilicon semiconductors and low leakage current in oxide semiconductors.
다만 LTPO 기술이 적용된 디스플레이 백플레인은 채널 내의 트래핑/디트래핑으로 인한 히스테리시스 문제가 있고, 전류 감소와 명암 변화를 발생시킨다. 다결정 실리콘 반도체의 히스테리시스 특성은 플리커링 현상을 발생시킨다.However, the display backplane to which the LTPO technology is applied has a hysteresis problem due to trapping/detrapping in the channel, and current reduction and contrast change occur. The hysteresis characteristics of polysilicon semiconductors cause flickering.
본 발명의 실시예들은 다결정 실리콘 트랜지스터와 산화물 트랜지스터를 병렬 연결하고, 다결정 실리콘 트랜지스터와 산화물 트랜지스터에 동형 외인성 반도체를 적용함으로써, 디스플레이의 구동 트랜지스터가 가진 히스테리시스 특성을 보상하는 데 발명의 주된 목적이 있다.Embodiments of the present invention have a main object of the present invention to compensate for the hysteresis characteristic of a driving transistor of a display by connecting a polysilicon transistor and an oxide transistor in parallel and applying a homogeneous exogenous semiconductor to the polysilicon transistor and the oxide transistor.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.Still other objects, not specified, of the present invention may be additionally considered within the range that can be easily deduced from the following detailed description and effects thereof.
본 실시예의 일 측면에 의하면, 발광 소자를 구동시키는 구동 트랜지스터에 있어서, 상기 구동 트랜지스터는 병렬 연결된 다결정 실리콘 트랜지스터와 산화물 트랜지스터를 포함하며, 상기 다결정 실리콘 트랜지스터와 상기 산화물 트랜지스터는 동형 외인성 반도체를 사용하여 히스테리시스에 의한 명암 변화를 감소시키는 것을 특징으로 하는 구동 트랜지스터를 제공한다.According to an aspect of the present embodiment, in a driving transistor for driving a light emitting device, the driving transistor includes a polysilicon transistor and an oxide transistor connected in parallel, and the polysilicon transistor and the oxide transistor are hysteresis using a homogeneous exogenous semiconductor. It provides a driving transistor, characterized in that reducing the change in contrast caused by.
상기 다결정 실리콘 트랜지스터에 P형 반도체가 적용되고 상기 산화물 트랜지스터에 P형 반도체가 적용될 수 있다.A P-type semiconductor may be applied to the polysilicon transistor and a P-type semiconductor may be applied to the oxide transistor.
상기 다결정 실리콘 트랜지스터 또는 상기 산화물 트랜지스터 대신에 P형 유기 반도체가 적용될 수 있다.Instead of the polycrystalline silicon transistor or the oxide transistor, a P-type organic semiconductor may be applied.
상기 다결정 실리콘 트랜지스터에 N형 반도체가 적용되고 상기 산화물 트랜지스터에 N형 반도체가 적용될 수 있다.An N-type semiconductor may be applied to the polysilicon transistor and an N-type semiconductor may be applied to the oxide transistor.
상기 다결정 실리콘 트랜지스터 또는 상기 산화물 트랜지스터 대신에 N형 유기 반도체가 적용될 수 있다.An N-type organic semiconductor may be applied instead of the polycrystalline silicon transistor or the oxide transistor.
상기 다결정 실리콘 트랜지스터와 상기 산화물 트랜지스터는 게이트를 공유할 수 있다. 상기 게이트를 기준으로 상기 다결정 실리콘 트랜지스터의 활성층과 상기 산화물 트랜지스터의 활성층이 대칭하여 위치할 수 있다.The polysilicon transistor and the oxide transistor may share a gate. An active layer of the polysilicon transistor and an active layer of the oxide transistor may be positioned symmetrically with respect to the gate.
상기 다결정 실리콘 트랜지스터의 활성층의 폭이 상기 산화물 트랜지스터의 활성층의 폭보다 크게 형성될 수 있다.The width of the active layer of the polysilicon transistor may be larger than the width of the active layer of the oxide transistor.
상기 다결정 실리콘 트랜지스터와 상기 산화물 트랜지스터는 탑 게이트 구조 또는 바텀 게이트 구조로 형성될 수 있다.The polysilicon transistor and the oxide transistor may have a top gate structure or a bottom gate structure.
상기 다결정 실리콘 트랜지스터 및 상기 산화물 트랜지스터는 동시에 턴온 또는 턴오프 동작할 수 있다.The polysilicon transistor and the oxide transistor may be turned on or off at the same time.
상기 다결정 실리콘 트랜지스터는 히스테리시스로 인한 전류 감소에 따라 저항이 M배 증가하고, 상기 산화물 트랜지스터는 히스테리시스로 인한 전류 감소에 따라 저항이 N배 증가하고, 상기 N이 1보다 큰 양수이고 상기 M이 상기 N보다 큰 양수이고 L이 M/N이라고 정의할 때, 상기 구동 트랜지스터는 2M/(L+1)로 히스테리시스로 인한 저항 증가를 보상할 수 있다.The resistance of the polysilicon transistor increases by M times as the current decreases due to hysteresis, and the resistance of the oxide transistor increases by N times as the current decreases due to hysteresis, where N is a positive number greater than 1, and M is the N When a larger positive number and L is defined as M/N, the driving transistor can compensate for an increase in resistance due to hysteresis by 2M/(L+1).
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 다결정 실리콘 트랜지스터와 산화물 트랜지스터를 병렬 연결하고, 다결정 실리콘 트랜지스터와 산화물 트랜지스터에 동형 외인성 반도체를 적용함으로써, 디스플레이의 구동 트랜지스터가 가진 히스테리시스 특성을 보상할 수 있는 효과가 있다.As described above, according to the embodiments of the present invention, by connecting the polysilicon transistor and the oxide transistor in parallel and applying the homogeneous exogenous semiconductor to the polysilicon transistor and the oxide transistor, the hysteresis characteristic of the driving transistor of the display can be compensated. It can have an effect.
여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.Even if it is an effect not explicitly mentioned herein, the effect described in the following specification expected by the technical features of the present invention and the provisional effect thereof are treated as described in the specification of the present invention.
도 1은 본 발명의 일 실시예에 따른 구동 트랜지스터를 예시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 구동 트랜지스터의 회로도를 예시한 것이다.
도 3은 본 발명의 일 실시예에 따른 구동 트랜지스터의 단면도를 예시한 것이다.
도 4는 다결정 실리콘 트랜지스터 및 산화물 트랜지스터의 히스테리시스 특성을 예시한 것이다.
도 5는 다결정 실리콘 트랜지스터 및 산화물 트랜지스터의 균일도를 예시한 것이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 구동 트랜지스터의 히스테리시스 특성을 예시한 것이다.1 is a block diagram illustrating a driving transistor according to an embodiment of the present invention.
2 illustrates a circuit diagram of a driving transistor according to an embodiment of the present invention.
3 is a cross-sectional view illustrating a driving transistor according to an embodiment of the present invention.
4 illustrates hysteresis characteristics of a polysilicon transistor and an oxide transistor.
5 illustrates the uniformity of a polysilicon transistor and an oxide transistor.
6 and 7 illustrate hysteresis characteristics of a driving transistor according to an embodiment of the present invention.
이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.Hereinafter, in describing the present invention, when it is determined that the subject matter of the present invention may be unnecessarily obscured as matters apparent to those skilled in the art with respect to known functions related to the present invention, a detailed description thereof will be omitted, and some embodiments of the present invention will be described. It will be described in detail through exemplary drawings.
본 실시예에 따른 구동 트랜지스터는 디스플레이에 적용될 수 있다. The driving transistor according to this embodiment can be applied to a display.
디스플레이의 구동 트랜지스터가 가진 히스테리시스 특성을 보상하기 위해, 다결정 실리콘 트랜지스터와 산화물 트랜지스터를 병렬 연결하고, 다결정 실리콘 트랜지스터와 산화물 트랜지스터에 동형 외인성 반도체를 적용하여, 다결정 실리콘 트랜지스터와 산화물 트랜지스터를 동시에 턴온 또는 턴오프 동작시킨다.In order to compensate for the hysteresis characteristics of the driving transistor of the display, a polysilicon transistor and an oxide transistor are connected in parallel, and a homogeneous exogenous semiconductor is applied to the polysilicon transistor and oxide transistor to simultaneously turn on or off the polysilicon transistor and the oxide transistor. Operate.
도 1은 본 발명의 일 실시예에 따른 구동 트랜지스터를 예시한 블록도이고, 도 2는 본 발명의 일 실시예에 따른 구동 트랜지스터의 회로도를 예시한 도면이고, 도 3은 본 발명의 일 실시예에 따른 구동 트랜지스터의 단면도를 예시한 도면이다.1 is a block diagram illustrating a driving transistor according to an embodiment of the present invention, FIG. 2 is a diagram illustrating a circuit diagram of a driving transistor according to an embodiment of the present invention, and FIG. 3 is an embodiment of the present invention. A cross-sectional view of a driving transistor according to FIG.
디스플레이는 발광 소자를 포함하고, 스캔 라인과 데이터 라인에 연결된 스위칭 트랜지스터를 포함하고, 발광 소자를 구동시키는 구동 트랜지스터(100)를 포함한다. 스위칭 트랜지스터와 구동 트랜지스터(100)는 전기적으로 연결된다.The display includes a light emitting device, includes a switching transistor connected to a scan line and a data line, and includes a
구동 트랜지스터(100)는 다결정 실리콘 트랜지스터(200) 및 산화물 트랜지스터(300)를 포함한다.The
다결정 실리콘 트랜지스터(200)는 다결정 실리콘 활성층(210), 게이트 전극(220), 소스 전극(230), 및 드레인 전극(240)를 포함하고, 산화물 트랜지스터(300)는 산화물 활성층(310), 게이트 전극(220), 소스 전극(230), 및 드레인 전극(240)를 포함한다.The
도 2를 참조하면, 본 실시예에 따른 구동 트랜지스터(100)에서 다결정 실리콘 트랜지스터(200)와 산화물 트랜지스터(300)는 병렬 연결된다. 다결정 실리콘 트랜지스터(200)의 게이트 전극(220)와 산화물 트랜지스터(300)의 게이트 전극(320)는 공유될 수 있다. 다결정 실리콘 트랜지스터(200)의 소스 전극(230)와 산화물 트랜지스터(300)의 소스 전극(330)은 공유될 수 있다. 다결정 실리콘 트랜지스터(200)의 드레인 전극(240)와 산화물 트랜지스터(300)의 드레인 전극(340)은 공유될 수 있다.Referring to FIG. 2, in the
도 3을 참조하면, 본 실시예에 따른 구동 트랜지스터(100)에서 다결정 실리콘 트랜지스터(200)와 산화물 트랜지스터(300)는 일부 영역 또는 전체 영역이 적층된다. 다결정 실리콘 트랜지스터(200)의 다결정 실리콘 활성층(210)과 산화물 활성층(310)은 일부 영역이 중첩된다.Referring to FIG. 3, in the
다결정 실리콘 트랜지스터(200)와 산화물 트랜지스터(300)는 게이트(220, 320)를 공유할 수 있다. 게이트를 기준으로 다결정 실리콘 트랜지스터의 활성층과 산화물 트랜지스터의 활성층이 대칭하여 위치할 수 있다. The
도 3에서는 다결정 실리콘 활성층(210)을 게이트(220, 320)의 하단에 위치시키고, 산화물 활성층(310)을 게이트(220, 320)의 상단에 위치시켰으나, 반대 위치도 가능하다. In FIG. 3, the polysilicon active layer 210 is positioned below the gates 220 and 320, and the oxide
소스 전극(230, 330)과 드레인 전극(240, 340)의 배치로 인하여 다결정 실리콘 트랜지스터의 활성층(210)의 폭이 산화물 트랜지스터의 활성층(310)의 폭보다 크게 형성되도록 하였으나, 다결정 실리콘 트랜지스터의 활성층(210)과 산화물 트랜지스터의 활성층(310)의 위치를 바꾸어, 폭의 길이를 변경하는 것도 가능하다. Due to the arrangement of the source electrodes 230 and 330 and the drain electrodes 240 and 340, the width of the active layer 210 of the polysilicon transistor is formed to be larger than the width of the
다결정 실리콘 트랜지스터와 산화물 트랜지스터는 게이트를 공유하지 않고 각각의 게이트를 배치할 수도 있다. 다결정 실리콘 트랜지스터와 산화물 트랜지스터는 탑 게이트 구조 또는 바텀 게이트 구조로 다양하게 형성될 수 있다.The polysilicon transistor and the oxide transistor do not share a gate, and each gate may be disposed. Polycrystalline silicon transistors and oxide transistors may be variously formed in a top gate structure or a bottom gate structure.
필요에 따라 층 또는 전극 사이에 절연층 또는 버퍼층이 존재할 수 있다.If necessary, an insulating layer or a buffer layer may be present between the layers or electrodes.
다결정 실리콘 트랜지스터와 산화물 트랜지스터를 병렬 연결된 상태에서 다결정 실리콘 트랜지스터와 산화물 트랜지스터에 동형 외인성 반도체를 적용하여, 다결정 실리콘 트랜지스터와 산화물 트랜지스터를 동시에 턴온 또는 턴오프 동작시킴으로써, 디스플레이의 구동 트랜지스터가 가진 히스테리시스 특성을 보상할 수 있다.By applying a homogeneous exogenous semiconductor to the polysilicon transistor and the oxide transistor while the polysilicon transistor and the oxide transistor are connected in parallel, the hysteresis characteristics of the driving transistor of the display are compensated by simultaneously turning on or off the polysilicon transistor and the oxide transistor. can do.
도 4는 다결정 실리콘 트랜지스터 및 산화물 트랜지스터의 히스테리시스 특성을 예시한 것이고, 도 5는 다결정 실리콘 트랜지스터 및 산화물 트랜지스터의 균일도를 예시한 것이고, 도 6 및 도 7은 본 발명의 일 실시예에 따른 구동 트랜지스터의 히스테리시스 특성을 예시한 것이다.4 illustrates hysteresis characteristics of a polysilicon transistor and an oxide transistor, FIG. 5 illustrates uniformity of a polysilicon transistor and an oxide transistor, and FIGS. 6 and 7 illustrate a driving transistor according to an embodiment of the present invention. Hysteresis characteristics are illustrated.
도 4에 도시된 바와 같이 산화물 트랜지스터는 다결정 실리콘 트랜지스터보다 히스테리시스 특성이 우수하고, 도 5에 도시된 바와 같이 산화물 트랜지스터는 다결정 실리콘 트랜지스터보다 균일도가 높다. 산화물 트랜지스터의 높은 균일도로 인하여 구동 트랜지스터의 균일도의 보상 효과도 기대할 수 있다.As shown in FIG. 4, the oxide transistor has better hysteresis characteristics than the polycrystalline silicon transistor, and as shown in FIG. 5, the oxide transistor has higher uniformity than the polycrystalline silicon transistor. Due to the high uniformity of the oxide transistor, a compensation effect for the uniformity of the driving transistor can be expected.
본 실시예에 따른 구동 트랜지스터는 병렬 연결된 다결정 실리콘 트랜지스터와 산화물 트랜지스터에 동형 외인성 반도체를 적용하여, 다결정 실리콘 트랜지스터와 산화물 트랜지스터를 동시에 턴온 또는 턴오프 동작시킨다.The driving transistor according to the present exemplary embodiment applies a homogeneous exogenous semiconductor to a polysilicon transistor and an oxide transistor connected in parallel to simultaneously turn on or off the polysilicon transistor and the oxide transistor.
참고로, 이형 외인성 반도체는 다결정 실리콘 트랜지스터와 산화물 트랜지스터를 선택적으로 동작시킨다. 예컨대, 다결정 실리콘 트랜지스터를 턴온하고 산화물 트랜지스터를 턴오프 동작시키거나, 다결정 실리콘 트랜지스터를 턴오프하고 산화물 트랜지스터를 턴온 동작시킨다.For reference, the heterogeneous exogenous semiconductor selectively operates a polysilicon transistor and an oxide transistor. For example, the polysilicon transistor is turned on and the oxide transistor is turned off, or the polysilicon transistor is turned off and the oxide transistor is turned on.
다결정 실리콘 트랜지스터와 산화물 트랜지스터를 함께 동작시키기 위해서, 다결정 실리콘 트랜지스터에 P형 반도체가 적용되고 산화물 트랜지스터에 P형 반도체가 적용될 수 있다. 다결정 실리콘 트랜지스터 또는 산화물 트랜지스터 대신에 P형 유기 반도체가 적용될 수 있다.In order to operate the polysilicon transistor and the oxide transistor together, a P-type semiconductor may be applied to the polysilicon transistor and a P-type semiconductor may be applied to the oxide transistor. Instead of a polysilicon transistor or an oxide transistor, a P-type organic semiconductor can be applied.
다결정 실리콘 트랜지스터에 N형 반도체가 적용되고 산화물 트랜지스터에 N형 반도체가 적용될 수 있다. 다결정 실리콘 트랜지스터 또는 산화물 트랜지스터 대신에 N형 유기 반도체가 적용될 수 있다.An N-type semiconductor can be applied to a polysilicon transistor and an N-type semiconductor can be applied to an oxide transistor. An N-type organic semiconductor may be applied instead of a polycrystalline silicon transistor or an oxide transistor.
상호 연결되지 않은 다결정 실리콘 트랜지스터와 산화물 트랜지스터를 각각 동작시키면, 다결정 실리콘 트랜지스터는 히스테리시스로 인한 전류 감소에 따라 저항이 M배 증가하고, 산화물 트랜지스터는 히스테리시스로 인한 전류 감소에 따라 저항이 N배 증가한다. When the polycrystalline silicon transistor and the oxide transistor that are not interconnected are operated respectively, the resistance of the polysilicon transistor increases by M times as the current decreases due to hysteresis, and the resistance of the oxide transistor increases by N times as the current decreases due to hysteresis.
N이 1보다 큰 양수이고 M이 N보다 큰 양수이고 L이 M/N이라고 정의할 때, 상호 연결된 다결정 실리콘 트랜지스터와 산화물 트랜지스터는 동시에 동작하며, 구동 트랜지스터는 2M/(L+1) = 2MN/(M+N)로 히스테리시스로 인한 저항 증가를 보상할 수 있다.When N is a positive number greater than 1, M is a positive number greater than N, and L is defined as M/N, the interconnected polycrystalline silicon transistor and oxide transistor operate simultaneously, and the driving transistor is 2M/(L+1) = 2MN/ The increase in resistance due to hysteresis can be compensated for with (M+N).
예컨대, 다결정 실리콘 트랜지스터(LTPS TFT)를 단독으로 사용하면 R -> 4R로 4배 증가하는 반면에, 동형 외인성 반도체를 적용한 다결정 실리콘 트랜지스터(LTPS TFT) 및 산화물 트랜지스터(Oxide TFT)는 R/2 -> 4R/3으로 8/3배 증가한다.For example, if a polycrystalline silicon transistor (LTPS TFT) is used alone, R -> 4R increases four times, whereas a polycrystalline silicon transistor (LTPS TFT) and an oxide transistor (Oxide TFT) using the same type exogenous semiconductor are R/2- > Increases 8/3 times to 4R/3.
즉, L이 1보다 크므로, 2M/(L+1)는 M보다 작은 값을 갖고 히스테리시스 특성에 따른 플리커링 현상을 억제할 수 있다. 아울러 균일도 보상 효과도 기대할 수 있다.That is, since L is greater than 1, 2M/(L+1) has a value less than M, and flickering due to hysteresis characteristics can be suppressed. In addition, the uniformity compensation effect can be expected.
구동 트랜지스터에 구성요소들이 도 1에서는 분리되어 도시되어 있으나, 복수의 구성요소들은 상호 결합되어 적어도 하나의 모듈로 구현될 수 있다. Although components of the driving transistor are shown separately in FIG. 1, a plurality of components may be combined with each other to be implemented as at least one module.
디스플레이는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.The display may be implemented in a logic circuit by hardware, firmware, software, or a combination thereof, or may be implemented using a general purpose or specific purpose computer. The device may be implemented using a hardwired device, a Field Programmable Gate Array (FPGA), an Application Specific Integrated Circuit (ASIC), or the like. In addition, the device may be implemented as a System on Chip (SoC) including one or more processors and controllers.
디스플레이는 패널을 포함하며, 하드웨어적 요소가 마련된 컴퓨팅 디바이스에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.The display includes a panel, and may be mounted in a form of software, hardware, or a combination thereof on a computing device provided with hardware elements. Computing devices include all or part of a communication device such as a communication modem for performing communication with various devices or wired/wireless communication networks, a memory storing data for executing a program, and a microprocessor for calculating and commanding a program. It can mean a device.
본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The present embodiments are for explaining the technical idea of the present embodiment, and the scope of the technical idea of the present embodiment is not limited by these embodiments. The scope of protection of this embodiment should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present embodiment.
100: 구동 트랜지스터
200: 다결정 실리콘 트랜지스터
300: 산화물 트랜지스터100: driving transistor
200: polycrystalline silicon transistor
300: oxide transistor
Claims (5)
상기 구동 트랜지스터는 병렬 연결된 다결정 실리콘 트랜지스터와 산화물 트랜지스터를 포함하며,
상기 다결정 실리콘 트랜지스터와 상기 산화물 트랜지스터는 동형 외인성 반도체를 사용하여 히스테리시스에 의한 명암 변화를 감소시키며,
상기 다결정 실리콘 트랜지스터 및 상기 산화물 트랜지스터는 동시에 턴온 또는 턴오프 동작하고,
상기 다결정 실리콘 트랜지스터는 히스테리시스로 인한 전류 감소에 따라 저항이 M배 증가하고, 상기 산화물 트랜지스터는 상기 히스테리시스로 인한 전류 감소에 따라 저항이 N배 증가하고, 상기 N이 1보다 큰 양수이고 상기 M이 상기 N보다 큰 양수이고 L이 M/N이라고 정의할 때, 상기 구동 트랜지스터는 2M/(L+1)로 상기 히스테리시스로 인한 저항 증가를 보상하고,
상기 L이 1보다 커서 상기 히스테리시스에 따른 플리커링 현상을 억제하고, 상기 구동 트랜지스터의 균일도를 보상하는 것을 특징으로 하는 구동 트랜지스터.In the driving transistor for driving the light emitting element,
The driving transistor includes a polysilicon transistor and an oxide transistor connected in parallel,
The polysilicon transistor and the oxide transistor use a homogeneous exogenous semiconductor to reduce a change in contrast due to hysteresis,
The polysilicon transistor and the oxide transistor are simultaneously turned on or off,
In the polysilicon transistor, resistance increases by M times as the current decreases due to hysteresis, and in the oxide transistor, resistance increases by N times as the current decreases due to hysteresis, and N is a positive number greater than 1, and M is the When a positive number greater than N and L is defined as M/N, the driving transistor compensates for the increase in resistance due to the hysteresis by 2M/(L+1),
The driving transistor according to claim 1, wherein the L is greater than 1 to suppress a flickering phenomenon due to the hysteresis and compensate for uniformity of the driving transistor.
상기 다결정 실리콘 트랜지스터에 P형 반도체가 적용되고 상기 산화물 트랜지스터에 P형 반도체가 적용되거나,
상기 다결정 실리콘 트랜지스터 또는 상기 산화물 트랜지스터 대신에 P형 유기 반도체가 적용되거나,
상기 다결정 실리콘 트랜지스터에 N형 반도체가 적용되고 상기 산화물 트랜지스터에 N형 반도체가 적용되거나,
상기 다결정 실리콘 트랜지스터 또는 상기 산화물 트랜지스터 대신에 N형 유기 반도체가 적용되는 것을 특징으로 하는 구동 트랜지스터.The method of claim 1,
A P-type semiconductor is applied to the polysilicon transistor and a P-type semiconductor is applied to the oxide transistor,
Instead of the polycrystalline silicon transistor or the oxide transistor, a P-type organic semiconductor is applied, or
N-type semiconductor is applied to the polysilicon transistor and N-type semiconductor is applied to the oxide transistor,
A driving transistor, wherein an N-type organic semiconductor is applied instead of the polysilicon transistor or the oxide transistor.
상기 다결정 실리콘 트랜지스터와 상기 산화물 트랜지스터는 게이트를 공유하며, 상기 게이트를 기준으로 상기 다결정 실리콘 트랜지스터의 활성층과 상기 산화물 트랜지스터의 활성층이 대칭하여 위치하고,
상기 다결정 실리콘 트랜지스터의 활성층의 폭이 상기 산화물 트랜지스터의 활성층의 폭보다 크며,
상기 다결정 실리콘 트랜지스터와 상기 산화물 트랜지스터는 탑 게이트 구조 또는 바텀 게이트 구조로 형성되는 것을 특징으로 하는 구동 트랜지스터.The method of claim 1,
The polysilicon transistor and the oxide transistor share a gate, and an active layer of the polysilicon transistor and an active layer of the oxide transistor are positioned symmetrically with respect to the gate,
The width of the active layer of the polysilicon transistor is greater than the width of the active layer of the oxide transistor,
Wherein the polysilicon transistor and the oxide transistor have a top gate structure or a bottom gate structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190109685A KR102199338B1 (en) | 2019-09-04 | 2019-09-04 | Driving Transistor in AMOLED Display Using LTPO Technology |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190109685A KR102199338B1 (en) | 2019-09-04 | 2019-09-04 | Driving Transistor in AMOLED Display Using LTPO Technology |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102199338B1 true KR102199338B1 (en) | 2021-01-06 |
Family
ID=74128532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190109685A KR102199338B1 (en) | 2019-09-04 | 2019-09-04 | Driving Transistor in AMOLED Display Using LTPO Technology |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102199338B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150100459A (en) * | 2014-02-25 | 2015-09-02 | 엘지디스플레이 주식회사 | Organic emitting display device having multi-type thin film transistor |
| KR101892510B1 (en) | 2013-08-26 | 2018-08-29 | 애플 인크. | Displays with silicon and semiconducting oxide thin-film transistors |
-
2019
- 2019-09-04 KR KR1020190109685A patent/KR102199338B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101892510B1 (en) | 2013-08-26 | 2018-08-29 | 애플 인크. | Displays with silicon and semiconducting oxide thin-film transistors |
| KR20150100459A (en) * | 2014-02-25 | 2015-09-02 | 엘지디스플레이 주식회사 | Organic emitting display device having multi-type thin film transistor |
| KR101672091B1 (en) | 2014-02-25 | 2016-11-02 | 엘지디스플레이 주식회사 | Organic emitting display device having multi-type thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10998344B2 (en) | Displays with silicon and semiconducting oxide thin-film transistors | |
| US9728558B2 (en) | Array substrate, manufacturing method thereof and display device | |
| KR101672091B1 (en) | Organic emitting display device having multi-type thin film transistor | |
| US9053986B2 (en) | Semiconductor device and flat panel display including the same | |
| US11037491B1 (en) | Display panel and display device | |
| US11088175B2 (en) | Display panel, method for driving the same, and display device | |
| US11437457B2 (en) | Display substrate and display device | |
| US10269831B2 (en) | Semiconductor device including a plurality of thin-film transistors with one thin-film transistor including two gate electrodes | |
| US11957008B2 (en) | Display substrate and display device | |
| JP2017126693A (en) | Semiconductor device | |
| WO2016165189A1 (en) | Tft layout structure | |
| US20180210249A1 (en) | Display devices and the display panels thereof | |
| US11869976B2 (en) | Thin film transistor and manufacturing method therefor, array substrate, and display device | |
| JP2019078788A (en) | Organic EL display device and active matrix substrate | |
| JP6518466B2 (en) | Thin film transistor | |
| US20180240821A1 (en) | Integration of silicon thin-film transistors and metal-oxide thin film transistors | |
| US7764279B2 (en) | Pixle circuit system for a light emitting display | |
| US20210335828A1 (en) | Display panel | |
| KR102199338B1 (en) | Driving Transistor in AMOLED Display Using LTPO Technology | |
| US9373646B2 (en) | Polysilicon TFT device and manufacturing method thereof | |
| KR20120072943A (en) | Thin film transistor and flat display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |