KR102191734B1

KR102191734B1 - 표시장치

Info

Publication number: KR102191734B1
Application number: KR1020140099151A
Authority: KR
Inventors: 최원석; 양기용; 이승준
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-08-01
Filing date: 2014-08-01
Publication date: 2020-12-17
Also published as: KR20160017257A

Abstract

본 발명의 실시예에 따른 표시장치는, 서로 합착된 하부 및 상부기판(101, 102)을 포함하는 표시패널(100), 상기 하부기판(101) 상에 형성된 서로 교차하는 게이트라인(GL)과 데이터라인(DL), 상기 게이트라인(GL)과 상기 데이터라인(DL)의 교차 지점에 형성된 화소 영역, 상기 화소 영역에 형성되고 상기 상부기판(102)의 공통 전극(500)에 연결된 LED(Light-Emitting Diode) 소자(200) 및 상기 게이트라인(GL) 상의 스캔신호에 의해 제어되고 상기 데이터라인(DL)과 상기 LED 소자(200) 사이에 연결된 박막트랜지스터(T)를 포함하고, 상기 LED 소자(200)는 상기 데이터라인(DL)으로부터의 데이터 신호와 상기 공통 전극(500)상의 공통 전압(Vcom)의 전위차에 따라 발광할 수 있다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 표시장치에 관한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display, FPD)이 개발되고 있다. 이러한 평판 표시장치는 액정표시장치(Liquid Crystal Display: 이하"LCD"라 한다), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(PlaSka Display Panel: 이하 "PDP"라 한다) 및 전계발광소자(Electroluminescence Device) 등이 있다.

PDP는 구조와 제조공정이 단순하기 때문에 경박단소하면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. 액정표시장치(Liquid Crystal Display)는 매트릭스(Matrix) 형태로 배열된 액정 셀들의 광투과율을 화상신호 정보에 따라 조절하여 원하는 화상을 표시하는 장치로서, 백라이트유닛에 조사되는 빛을 이용하여 액정패널에 화상을 형성한다. 이러한 원리를 이용한 액정표시장치는 경량, 박형, 저 소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라, 액정표시장치는 사무자동화기기, 오디오/비디오 기기 등에 이용되고 있다. 이러한 액정표시장치는 매트릭스 형태로 배열된 다수의 제어용 스위치들에 인가되는 신호에 따라 광의 투과량이 조정되어 화면에 원하는 화상을 표시하게 된다. 최근에는 액정표시장치가 컴퓨터용 모니터, 텔레비전뿐만 아니라 차량용 네비게이터 시스템의 표시장치와, 노트북, 핸드폰 등의 휴대용 표시장치 등에 광범위하게 적용되고 있다. 상기와 같은 액정표시장치의 대부분은 외부에서 들어오는 광원의 양을 조절하여 화상을 표시하는 수광형(Nonemissive Type) 표시소자이기 때문에 액정표시패널에 광을 조사하기 위한 별도의 광원을 포함하는 백라이트 유닛이 필요하다. 그러나 액정표시장치는 별도의 광원이 필요하여 디자인의 변경에 제한이 있었고, 소비 전력이 상승하는 문제가 있다. 또한 액정의 응답속도의 한계에 따른 많은 문제가 있으며, 편광판과 광학시트류에 따른 투과율 저하로 광효율이 낮은 문제가 있다.

이에 비하여, 전계발광소자는 발광층의 재료에 따라 무기발광 다이오드 표시장치와 유기발광다이오드 표시장치로 대별되며 특히, 유기발광다이오드 표시장치는 스스로 발광하는 자발광소자를 이용함으로써 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기발광다이오드 표시장치는 구동 트랜지스터의 게이트 단자와 소스 단자 사이의 전압을 제어하여 구동 트랜지스터의 드레인에서 소스로 흐르는 전류를 제어한다. 구동 트랜지스터의 드레인에서 소스로 흐르는 전류는 유기발광다이오드로 흐르면서 발광을 하게 되고, 전류의 양을 조절하여 발광 정도를 조절할 수 있다. 그러나 유기발광다이오드 표시장치는 유기물 재료에 기이한 수명이 길지 않은 문제가 있었고, 수분과 공기에 취약한 유기물 특성으로 인한 신뢰성 저하가 문제 되었다.

이와 같이 종래의 표시장치의 단점을 극복할 수 있는 표시장치에 관한 많은 연구가 진행되고 있다.

본 발명의 실시예에 따른 표시장치는 LED 소자를 직접 이용하는 새로운 개념의 표시장치를 제공할 수 있다.

또한 본 발명의 실시예에 따른 표시장치는 별도의 광원과 컬러필터를 구비하지 않은 표시장치로써 표시장치의 슬림화와 네로우 베젤을 실현할 수 있는 표시장치를 제공할 수도 있다.

또한 본 발명의 실시예에 따른 표시장치는 저전력 구동이 가능한 표시장치를 제공할 수도 있다.

또한 본 발명의 실시예에 따른 표시장치는 액정을 구비하지 않으므로써 액정보다 높은 응답속도를 가지는 표시장치를 제공할 수도 있다.

또한 본 발명의 실시예에 따른 표시장치는 RGB 3색을 사용하여 고색재현 구현이 가능한 표시장치를 제공할 수도 있다.

본 발명의 실시예에 따른 표시장치에서, 상기 LED 소자(200)는 적어도 하나 이상의 발광부(401)를 포함하고, 상기 발광부(401)는 상기 공통전극(500)에 연결된 제1 반도체층(410), 상기 박막트랜지스터(T)에 연결된 제2 반도체층(450), 그리고 상기 제1 및 제2 반도체층(410, 450) 사이에 형성된 활성층(440)을 포함 할 수 있다.

본 발명의 실시예에 따른 표시장치에서, 상기 발광부(401)는 상기 제1 반도체층(410)으로부터 수직 성장된 반도체 코어(420)를 더 포함하고, 상기 활성층(440)은 상기 반도체 코어(420)의 표면을 둘러싸고, 상기 제2 반도체층(450)은 상기 활성층(440)의 표면을 둘러 쌀 수 있다.

본 발명의 실시예에 따른 표시장치에서, 상기 반도체 코어(420)의 끝단은 노출되어 상기 공통 전극(500)에 연결될 수 있다.

본 발명의 실시예에 따른 표시장치에서, 상기 박막트랜지스터(T)는 게이트, 소스(308) 및 드레인 전극(307)을 포함하고, 상기 드레인 전극(307)은 상기 데이터라인(DL)에 연결되고, 상기 소스 전극(308)은 컨택전극(460)을 통해 상기 제2 반도체층(450)에 연결될 수 있다.

본 발명의 실시예에 따른 표시장치는, 영상을 표시하는 표시패널(100), 상기 표시패널(100)에 형성된 서로 교차하는 게이트라인(GL)과 데이터라인(DL), 상기 게이트라인(GL)과 상기 데이터라인(DL)의 교차 지점에 형성되고 박막트랜지스터(T)와 LED 소자(200)를 포함하는 화소 영역, 상기 LED 소자(200)는 상기 박막트랜지스터(T)에 의해 제어되어 상기 데이터라인(DL) 상의 데이터 전압에 의해 발광할 수 있다.

본 발명의 실시예에 따른 표시장치에서, 상기 표시장치는, 상기 LED 소자(200)에 연결된 공통 전극(500)을 더 포함하고, 상기 데이터 전압과 상기 공통 전극(500) 상의 공통 전압의 전위차에 따라 상기 LED 소자(200)의 발광 정도가 제어될 수 있다.

본 발명의 실시예에 따른 표시장치에서, 상기 화소 영역에 형성되고, 상기 박막트랜지스터(T)와 상기 LED 소자(200) 사이에 연결된 보상회로(240)를 더 포함하고, 상기 보상회로(240)는 상기 데이터라인(GL) 상의 데이터 전압에 따라 상기 LED 소자(200)에 흐르는 전류를 제어할 수 있다.

본 발명의 실시예에 따른 표시장치는 LED 소자를 직접 이용하는 새로운 개념의 표시장치를 제공할 수 있고, 별도의 광원과 컬러필터를 구비하지 않은 표시장치로써 표시장치의 슬림화와 네로우 베젤을 실현할 수 있고, 저전력 구동이 가능하고, 액정을 구비하지 않으므로써 액정보다 높은 응답속도를 가질 수 있으며, RGB 3색을 사용하여 고색재현 구현이 가능한 표시장치를 제공할 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치의 구조를 나타내는 도면이다.
도 2a는 도 1의 점선 부분을 확대한 도면이다.
도 2b는 도 1의 점선 부분을 확대한 도면으로써, 보상회로를 더 포함하는 화소를 나타낸 도면이다.
도 3 내지 도 10을 참조하여, 본 발명의 실시예에 따른 표시패널을 제조 방법을 설명한다.
도 11 내지 도 17은 LED 소자 제조 방법을 나타낸 도면이다.
도 18은 본 발명의 실시예에 따라 하부기판상의 전극들의 배치관계를 나타낸 모식도이다.

이하, 본 발명의 실시예에 의한 표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.

소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함 할 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다 (comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/ 또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

도 1은 본 발명의 실시예에 따른 표시장치의 구조를 나타내는 도면이다.

도 1에 도시된 바와 같이, 본 발명의 표시장치는 복수의 게이트배선(GL)과 데이터배선(DL)이 교차 배치되고, 그 교차지점에 화소가 정의되는 표시패널(100)과, 게이트배선(GL) 및 데이터배선(DL)을 통해 상기 표시패널(100)을 구동하는 게이트 드라이버 및 데이터 드라이버(110, 120)와, 외부시스템(미도시)으로부터 타이밍신호 및 영상신호를 수신하여 드라이버를 제어하고 표시장치의 구동주파수를 결정하는 타이밍 콘트롤러(130)를 포함한다.

표시패널(100)은 투명기판 상에 다수의 게이트배선(GL), 그리고 게이트배선(GL)과 수직하는 방향으로 다수의 데이터배선(DL)이 매트릭스 형태로 교차 배치되고, 교차지점에 다수의 화소영역이 정의된다. 각 화소영역에는 박막트랜지스터(T)가 형성되어 있으며, 박막트랜지스터에 의해 제어되는 LED(Light-Emitting Diode) 소자(200)가 형성되어 이를 통해 화면을 표시하게 된다.

전술한 박막트랜지스터(T)는 게이트배선(GL)으로부터의 스캔신호(주사신호), 즉 게이트 하이전압이 인가되는 경우 턴-온되어 데이터배선(DL)으로부터의 데이터전압을 LED 소자(200)에 인가한다.

상기 LED 소자(200)는 상기 데이터전압과 공통전압(Vcom) 사이의 전위차에 의하여 발광할 수 있고, 전위차에 따라 발광 정도가 달라질 수 있다.

상기 LED 소자(200)는 전기발광(electroluminescence) 현상, 즉, 전류 또는 전압의 인가에 의해 물질(반도체)에서 빛이 방출되는 현상을 이용한다. 상기 반도체 발광소자의 활성층(즉, 발광층)에서 전자와 정공이 결합하면서 상기 활성층의 에너지 밴드갭(band gap)에 해당하는 만큼의 에너지가 빛의 형태로 방출될 수 있다. 따라서 상기 활성층의 에너지 밴드갭(band gap)의 크기에 따라 상기 발광소자에서 발생되는 빛의 파장이 달라질 수 있는 특징을 가진다.

또한, 표시패널(100)의 일단에는 복수의 쉬프트레지스터로 이루어지는 게이트 드라이버(110)가 구비되며, 표시 패널(100)에 형성된 게이트 배선(GL)과 전기적으로 접속되어 하나의 수평라인씩 순차적으로 게이트 구동신호를 출력한다.

게이트 드라이버(110)는 타이밍 콘트롤러(130)로부터 인가되는 게이트 제어신호(GCS)에 응답하여 표시패널(100)상에 배열된 박막트랜지스터(T)을 턴-온(turn-on)하며, 이에 따라 데이터 드라이버(120)로부터 공급되는 아날로그 파형의 데이터전압이 각 박막트랜지스터(T)에 접속된 LED 소자(200)로 인가되도록 한다.

게이트 제어신호(GCS)로는 게이트 제어신호(GCS)는 게이트 스타트 펄스(GSP; Gate Start Pulse), 게이트 쉬프트클럭(GSC; Gate Shift Clock), 게이트 출력 인에이블(GOE; Gate Output Enable)등이 있다. 여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(110)를 구성하는 다수의 쉬프트 레지스터 중, 첫 번째 게이트펄스를 발생시키는 쉬프트 레지스터에 인가되어 첫 번째 게이트펄스가 발생되도록 제어하는 신호이고, 게이트 쉬프트 클럭(GSC)은 모든 쉬프트 레지스터에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 그리고, 게이트 출력 인에이블(GOE)은 쉬프트 레지스터들의 출력을 제어하여 서로 다른 수평구간에 해당하는 박막트랜지스터들간 중첩되어 턴-온되는 것을 방지한다.

데이터 드라이버(120)는 타이밍 콘트롤러(130)로부터 입력되는 데이터 제어신호들에 대응하여 입력되는 디지털 형태의 영상신호(RGB)를 정렬하고, 기준전압(gamma)들을 선택하여 아날로그 형태의 데이터전압으로 변환한다.

데이터전압은 하나의 수평구간(1H)씩 래치되어 모든 데이터 배선(DL)을 통해 동시에 표시패널(100)에 입력된다.

데이터 제어신호(DCS)에는 데이터 제어신호(DCS)로는 소스 스타트 펄스(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock) 및 소스 출력 인에이블(SOE; Source Output Enable) 등이 있다. 여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(120)의 데이터 샘플링 시작 타이밍을 제어하는 신호이며, 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 대응하여 데이터 드라이버(120)를 구성하는 각 구동IC에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 또한, 소스 출력 인에이블(SOE)은 데이터 드라이버(120)의 출력 타이밍을 제어하는 역할을 한다.

타이밍 콘트롤러(130)는 외부시스템(미도시)로부터 인가되는 영상 데이터(DATA)와, 클럭신호(DCLK), 수평동기신호(Hsync) 및 수직동기신호(Vsync) 등의 타이밍신호를 인가 받아, 전술한 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성한다.

여기서, 수평동기신호(Hsync)는 화면의 한 라인을 표시하는 데 걸리는 시간을 나타내고, 수직동기신호(Vsync)는 한 프레임의 화면을 표시하는 데 걸리는 시간을 나타낸다. 또한, 클록신호(DCLK)는 게이트 및 데이터 드라이버(110, 120)과 타이밍 콘트롤러(130)가 동기하여 각종 신호를 생성 기준이 되는 신호이다.

또한, 도시하지는 않았지만, 타이밍 콘트롤러(130)는 외부시스템(미도시)과 소정의 인터페이스를 통해 연결되어 외부시스템으로부터 출력되는 영상관련 신호와 타이밍신호를 타이밍 콘트롤러(130)에 오류 없이 고속으로 수신하게 된다. 이러한 인터페이스로는 LVDS(Low Voltage Differential Signal)방식 또는 TTL(Transistor-Transistor Logic) 인터페이스 방식 등이 이용될 수 있다.

표시장치의 감마전압설정부(140)는, 다수의 감마전압을 생성하고 이를 데이터 드라이버(120)에 공급할 수 있다. 상기 데이터 드라이버(120)는 상기 감마전압을 분압하여 다수의 계조전압을 생성할 수 있다.

상기 계조전압은 LED 소자(200)의 특성에 따라 결정된 것으로 상기 LED 소자(200)의 전압 구동 시 상기 LED 소자(200)에 흐르는 전류의 양에 따라 상기 계조전압이 결정될 수 있다.

표시패널(100)의 화소 내에 상기 LED 소자(200)의 전류 구동을 위한 보상회로를 추가하는 경우, 상기 LED 소자(200)를 전류 구동 방식으로 동작하여 전류를 미세하게 컨트롤 할 수도 있다.

표시장치의 파워부(150)는 데이터 및 게이트 드라이버(110, 120), 컨버터(160) 그리고 타이밍 콘트롤러(130)에 파워(VDD)를 제공할 수 있고, 상기 타이밍 콘트롤러(130)로부터 수신하는 파워제어신호(PCS)에 의하여 데이터 드라이버(120)의 파워를 제어할 수 있다.

표시장치의 컨버터(160)는 직류-직류 컨버터로 구성될 수 있고, 게이트 드라이버(110)에 게이트하이전압(VGH)와 게이트로우전압(VGL) 그리고 표시패널(100)에 공통전압(Vcom)을 인가할 수 있다.

상기 공통전압(Vcom)은 LED 소자(200)로 인가되는 전압으로써, 상기 공통전압(Vcom)은 일정한 전압이 아닌 가변할 수 있는 전압이 될 수도 있다.

도 2a는 도 1의 점선 부분을 확대한 도면이다. 그리고 도 2b는 도 1의 점선 부분을 확대한 도면으로써, 보상회로를 더 포함하는 화소를 나타낸 도면이다.

도 2a를 참조하면, 본 발명의 실시예에 따른 LED 소자(200)는 발광부(LED1, LED2, LEDn)를 포함할 수 있다.

상기 발광부(LED1, LED2, LEDn)는 코어/셀 (Core/Shell) 형태의 나노로드 구조가 될 수 있다.

상기 복수개의 발광부(LED1, LED2, LEDn)가 하나의 박막트랜지스터(T)에 연결되어 하나의 화소를 이룰 수 있고, 하나의 발광부가 하나의 박막트랜지스터(T)에 연결되어 하나의 화소를 이룰 수도 있다.

하나의 박막트랜지스터(T)에 연결된 복수개의 발광부(LED1, LED2, LEDn)는 동일한 특성, 즉 R, G, B 중 어느 하나의 공통된 색을 발광하는 특성을 가질 수 있다.

상기 LED 소자(200)는 제1반도체층(410), 활성층(440) 그리고 제2반도체층(450)을 포함할 수 있다.

상기 제2반도체층(450)은 상기 박막트랜지스터(T)의 소스 단자와 상기 활성층(220) 사이에 연결될 수 있고, 상기 활성층(220)은 상기 제1반도체층(410)과 상기 제2반도체층(450) 사이에 연결될 수 있으며, 상기 제1반도체층(410)은 상기 활성층(440)과 공통전극(Vcom) 사이에 연결될 수 있다.

게이트 드라이버(110)로부터 제공되는 스캔신호(주사신호)에 의하여 박막트랜지스터(T)가 턴온함과 동시에 데이터 드라이버(120)로부터 제공되는 데이터신호가 LED 소자(200)로 인가되고, 상기 데이터신호와 공통전압(Vcom)의 전위차에 따라 상기 LED 소자(200)가 발광할 수 있다.

이와 같이 상기 LED 소자(200) 양단의 전위차에 따라 상기 LED 소자(200)가 구동하는 전압구동방식의 경우, 상기 LED 소자(200) 양단에 걸리는 전압을 미세하게 컨트롤하여 상기 LED 소자(200)에 흐르는 전류를 가변시킬 수 있고, 상기 LED 소자(200)에 흐르는 전류에 따라 발광 정도가 상이할 수 있다.

도 2b를 참조하면, 표시패널(100) 내의 화소들 각각은 박막트랜지스터(T)와 LED 소자(200) 사이에 연결된 보상회로(240)를 더 포함할 수 있다.

상기 보상 회로(240)는 상기 LED 소자(200)를 전류구동하기 위하여 상기 데이터전압의 변화에 대응한 전류를 상기 LED 소자(200)로 흘려 보내기 위한 회로로써, 복수개의 트랜지스터와 커패시터로 구성될 수 있다.

상기 보상 회로(240)를 이용하여 상기 LED 소자(200)에 흐르는 직접 제어함으로써, 상기 LED 소자(200)에 흐르는 전류의 양을 정밀하게 제어할 수 있고, 그에 따라 상기 LED 소자(200)의 발광 정도를 정밀하게 제어할 수 있다.

도 3 내지 도 10을 참조하여, 본 발명의 실시예에 따른 표시패널을 제조 방법을 설명한다.

도 3을 참조하면, 하부기판(101)은 박막트랜지스터 형성영역(103)과 LED 소자 형성영역(104)을 포함할 수 있다.

포토리소그래피 공정을 통해 상기 박막트랜지스터 형성영역(103)에는 박막트랜지스터(T)를 형성하고, 상기 LED 소자 형성영역(104)에는 LED 소자(200)를 형성할 수 있고, 각각의 공정은 어느 하나의 공정이 마무리된 이후 다음 공정이 진행되는 순으로 이루어질 수 있다.

먼저 상기 박막트랜지스터 형성영역(103)에 박막트랜지스터(T) 형성하는 방법을 설명한다.

도 10에 도시된 바와 같이, 박막트랜지스터(T)는 하부 기판(101)의 박막트랜지스터 형성영역(103)에 형성될 수 있다.

상기 박막트랜지스터(T)는 하부기판(101) 위에 형성된 게이트전극(301)과, 상기 게이트전극(301)이 형성된 하부기판(101)의 박막트랜지스터 형성영역(103) 전체에 걸쳐 적층된 게이트절연층(304))과, 상기 게이트절연층(304)위에 형성된 반도체층(305)과, 상기 반도체층(305) 위에 형성된 드레인전극(307) 및 소스전극(308)과, 상기 하부기판(101) 박막트랜지스터 형성영역(103) 전체에 걸쳐 적층된 보호층(passivation layer;309)으로 구성될 수 있다.

상기 보호층(309) 위에는 보호층(309)에 형성된 컨택홀(310)을 통해 박막트랜지스터(T)의 소스전극(308)에 접속되는 LED 소자(200)으로 구성될 수 있다.

한편 상기 보호층(309) 형성 공정 이후, LED 소자 형성영역(104)에 LED 소자(200)를 형성하고, 상기 LED 소자(200)와 상기 박막트랜지스터(T)의 소스전극(308)를 접속시키는 단계에서 상기 컨택홀(310)을 형성함으로써, 상기 LED 소자(200)와 상기 박막트랜지스터(T)의 소스전극(308)를 접속시킬 수 있다.

이 경우, 상기 박막트랜지스터(T)를 형성한 이후, 상기 LED 소자(200)를 형성할 때, 상기 보호층(309)은 상기 박막트랜지스터(T)의 손상을 방지할 수 있다.

한편, 유리와 같은 투명한 물질로 이루어진 상부기판(미도시)에는 박막트랜지스터(T) 형성영역(103)이나 화소와 화소 사이와 같은 화상 비표시영역에 형성되어 상기 화상비표시영역으로 광이 투과하는 것을 방지하는 블랙매트릭스가 형성될 수 있다. 또한 상기 LED 소자(200)와 접속되는 공통전극이 형성될 수 있다.

도 4를 참조하면, 하부기판(101) 위에 금속을 적층하여 금속층(301a)을 형성한 후 그 위에 감광성의 포토레지스트층(photoresist;302)을 형성한다. 도면에는 도시하지 않았지만, 적층된 포토레지스트층(302)은 일정한 온도에서 베이킹될 수 있다. 그 후 상기 포토레지스트층(302) 위에 마스크(303)를 위치시킨 상태에서 자외선(Ultraviolet light)과 같은 광을 조사하고 현상액을 작용하면, 도 5에 도시된 바와 같이 금속층(301a)위에는 포토레지스트패턴(302a)이 형성될 수 있다. 이때, 상기 포토레지스트는 음성(negative) 포토레지스트로서, 자외선이 조사되지 않은 영역이 현상액에 의해 제거될 수 있다.

이어서, 상기 포토레지스트패턴(302a)으로 금속층(301a)의 일부를 블로킹한 상태에서 상기 금속층(301a)에 식각액를 인가하면, 도 6에 도시된 바와 같이, 하부기판(101) 위에 게이트전극(301)이 형성될 수 있다.

그 후, 도 7에 도시된 바와 같이, 하부기판(101) 전체에 걸쳐서 게이트절연층(304)을 형성한 후 그 위에 반도체층(305)을 형성할 수 있다. 상기와 같이 적층된 반도체층(305) 위에 포토레지스층을 적층하고 마스크를 위치시킨 후 자외선을 조사하고 현상액을 작용하면, 반도체층(305) 위에는 포토레지스트패턴(306)이 형성될 수 있다. 상기 포토레지스트패턴(306)으로 반도체층(305)의 일부를 블로킹한 상태에서 식각액를 작용하면, 도 8에 도시된 바와 같이, 게이트전극(301) 위에 반도체층(305)이 형성될 수 있다.

이어서, 도 9에 도시된 바와 같이, 하부기판(101) 전체에 걸쳐서 금속을 적층한 후 마스크로 포토레지스트패턴을 형성하고 상기 포토레지스트패턴을 이용하여 상기 금속을 식각하여 반도체층(305) 위에 소스전극(308) 및 드레인전극(307)을 형성함으로써 하부기판(101) 위에 박막트랜지스터(T)를 완성할 수 있다.

한편, 도 10에 도시된 바와 같이, 소스전극(308) 및 드레인전극(307)이 형성된 하부기판(101)에는 보호층(309)이 적층되어 상기 박막트랜지스터(T)를 보호할 수 있다. 이후, 상기와 같은 포토공정(즉, 마스크를 이용한 포토레지스트공정)에 의해 박막트랜지스터(T)의 드레인전극(307) 위의 보호층(309)을 식각하여 컨택홀(contact hole; 310)을 형성할 수 있다.

도 11 내지 도 17은 LED 소자 제조 방법을 나타낸 도면이다.

도 11을 참조하면, 하부기판(101)의 LED 소자 형성영역(104) 상에 LED 소자(200)가 형성될 수 있다. 상기 LED 소자(200)는 적어도 하나 이상의 발광부(401)를 포함하고, 상기 발광부(401)는 제1반도체층(410)으로부터 성장될 수 있다. 발광부(401)는 제1형 예컨대, n형으로 도핑된 반도체 코어(420)와 상기 반도체 코어(420)의 표면을 둘러싸는 활성층(440), 상기 활성층(440)의 표면을 둘러싸며, 제2형 예컨대, p형으로 도핑된 제2반도체층(450)을 포함할 수 있다. 또한 상기 제2반도체층(450)과 박막트랜지스터(T)의 소스단자(308)를 서로 연결하는 컨택전극(460)을 포함할 수 있다.

상기 발광부(401)가 복수개로 형성되는 경우 상기 발광부(401)들은 제1반도체층(410)에 의하여 서로 전기적으로 연결될 수 있다.

또한 상기 발광부(201)는 단차를 가진 반도체 코어(420), 활성층(440) 그리고 제2반도체층(450)을 포함할 수 있다. 즉 상기 반도체 코어(420)의 끝 단 영역이 노출되도록 상기 활성층(440)은 상기 반도체 코어(420)의 외부 표면을 둘러쌀 수 있고, 상기 제2반도체층(450) 코어는 상기 반도체 코어(420)의 끝 단 영역이 노출되도록 상기 활성층(440)의 외부 표면을 둘러쌀 수 있다.

도면상으로 상기 LED 소자(200)의 발광부가 두 개 형성된 것을 도시하고 있으나, 이에 한정되는 것은 아니고, 하나 또는 3 개 이상이 될 수 있다.

상기 LED 소자(200)의 발광부(401)가 복수개로 구비되는 경우, 상기 LED 소자(200)들 각각은 컨택전극(460)에 의하여 서로 연결될 수 있다. 따라서 상기 컨택전극(460)은 복수개의 발광부(401)의 제2반도체층(450)을 하나로 연결하고, 이를 박막트랜지스터(T)에 연결하여, 상기 박막트랜지스터(T)로부터 제공되는 데이터신호를 복수개의 발광부(401)의 제2반도체층(450) 각각에 제공할 수 있다.

하부기판(101)은 반도체 단결정 성장을 위한 성장 기판으로서, 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판, 사파이어(Sapphire) 기판 등이 사용될 수 있고, 이 외에도, 하부기판(101) 상에 형성될 제1반도체층(410)의 성장에 적합한 물질, 예를 들어, ZnO, GaAs, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등으로 이루어진 기판이 사용될 수 있다.

하부기판(101) 상에는 제1반도체층(410)이 마련될 수 있다.

제1반도체층(410)은 제1형으로 도핑된 반도체층으로, III-V족 질화물 반도체 물질로 형성될 수 있으며, 예를 들어, n형 불순물이 도핑된 AlxGayInzN (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 된 반도체 물질로 형성될 수 있다. n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있다. 상기 제1반도체층(410)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 제1반도체층(410)은 혼성 기상 결정 성장(hydride vapor phase epitaxy;HVPE), 분자선 결정 성장(molecular beam epitaxy;MBE), 유기 금속 기상 결정 성장(metal organic vapor phase epitaxy;MOVPE), 금속유기 화학 증착법(metal organic chemical vapor deposition;MOCVD)등의 방법으로 형성될 수 있다.

제1반도체층(410) 상에 복수의 관통홀을 구비하는 마스크층(430)이 마련될 수 있다.

마스크층(430)은 절연물질로서, 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등으로 이루어질 수 있다. 상기 마스크층(430)은 이러한 절연물질로 된 막을 제1반도체층(410) 위에 형성한 후, 리소그래피 공정에 의해 원하는 관통홀 패턴으로 식각하여 형성될 수 있다. 상기 관통홀은 예를 들어, 원형, 타원형, 다각형 등의 단면 형상을 가질 수 있다.

여기서, 하부기판(101)과 제1반도체층(410) 사이에는 도시되지는 않았으나, 필요에 따라, 에피텍시 성장에 필요한 버퍼층이 더 형성될 수 있으며, 제1반도체층(410)이 복수층 구성을 가질 수도 있다. 제1반도체층(410)은 경우에 따라 생략될 수도 있다.

반도체 코어(420)는 제1반도체층(410)과 동일한 제1형으로 도핑된 반도체 물질로 이루어질 수 있다. 예를들어, 반도체 코어(420)는 n-AlxGayInzN (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 이루어질 수 있다. 반도체 코어(420)는 마스크층(430)에 형성된 관통홀을 통해 제1반도체층(410)으로부터 수직 성장된 형태를 가지며, 관통홀의 단면 형상을 따라 원형, 타원형, 다각형 등의 단면 형상을 갖게 된다. 도 11에서는, 반도체 코어(420)의 폭이 관통홀의 폭과 동일하게 도시되어 있는데, 이는 예시적인 것으로, 관통홀의 폭보다 다소 넓게 형성될 수도 있다.

활성층(440)은 반도체 코어(420)의 표면을 덮는 형태로 형성될 수 있다. 이 활성층(440)은 전자-정공 재결합에 의해 빛을 발광하는 층으로, AlxGayInzN에서 x, y, z 값을 주기적으로 변화시켜 띠 간격을 조절하여 만든 단일양자우물 (single quantum well) 또는 다중양자우물(multi quantum well) 구조로 이루어질 수 있다. 예를들어, 양자우물층과 장벽층이 InGaN/GaN, InGaN/InGaN, InGaN/AlGaN 또는 InGaN/InAlGaN의 형태로 쌍을 이루어 양자우물구조를 형성할 수 있으며, InGaN층에서의 In 몰분율에 따라 밴드갭 에너지가 제어되어 발광파장대역이 조절될 수 있다. In의 몰분율이 약 1% 변화할 때 발광 파장은 약 5nm 정도 시프트된다.

구체적으로 상기 활성층(440)의 양자 우물 구조로 형성된 경우, 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자 우물 구조를 가질 수 있다. 상기 우물층은 상기 장벽층의 에너지 밴드 갭보다 낮은 에너지 밴드갭을 갖는 물질로 형성될 수 있다.

또한 상기 발광부(401)의 지름을 조절함으로써, 상기 활성층(440)에서 발광하는 색을 조절할 수 있다.

또한 상기 활성층(440)은 상기 제1반도체층(410)을 통해서 주입되는 전자(또는 정공)와 상기 제2반도체층(450)을 통해서 주입되는 정공(또는 전자)이 재결합하여(recombination), 상기 활성층(440)의 형성 물질에 의해 결정된 에너지 밴드(Energy Band)의 밴드갭(Band Gap)에 상응하는 파장의 광을 방출시킨다.

제2반도체층(450)은 활성층(440)의 표면을 덮는 형태로 마련될 수 있다. 제2반도체층(450)은 p-AlxGayInzN (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 이루어질 수 있고, 구체적으로 3족 내지 5족 원소의 화합물 반도체 재료 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP 및 AlGaInP로 이루어지는 그룹으로부터 선택된 하나를 포함할 수 있으며, p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다. 상기 제2반도체층(450)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

상기 제2반도체층(450)은 복수의 캐리어들을 상기 활성층(140)으로 공급하여 주는 역할을 할 수 있다.

도 12 및 13을 참조하면, 먼저, 하부기판(101) 상에 복수의 관통홀을 구비하는 마스크층(430)을 형성하고, 이 관통홀을 통해 제1형 예컨대, n형으로 도핑된 반도체 코어(420)를 수직 성장시킨다. 하부기판(101) 상에 제1반도체층(410)을 마련하고, 그 위에 마스크층(430)을 형성할 수도 있다. 이하에서는, 하부기판(101)에 제1반도체층(410)을 구비하는 경우를 예를 든다.

하부기판(101) 상에 제1반도체층(410)과 마스크층(430)을 순차적으로 형성한다. 상기 하부기판(101)은 대략 650㎛ 두께의 사파이어 기판일 수 있다. 반도체 코어(420)은 n형 반도체층, 예컨대 3㎛ 두께의 n-GaN층일 수 있다. 마스크층(430)은 소정의 절연 물질, 예컨대, 실리콘 나이트라이드, 실리콘 옥사이드, 알루미나 등으로 형성할 수 있다.

마스크층(430)을 패터닝하여 제1반도체층(410)을 노출시키는 복수의 홀(H)을 형성한다. 각 홀(H)은 대략 300 nm ~ 1㎛ 직경을 가질 수 있다.

복수의 홀(H)에 의해 노출된 제1반도체층(410) 상으로부터 나노로드(nanorod) 또는 나노와이어(nanowire) 형상의 반도체 코어(420)를 성장시킨다. 상기 반도체 코어(420)는, 예컨대, 에피택셜 성장법으로 형성할 수 있다.

도 14 및 도 15를 참조하면, 반도체 코어(420)를 감싸는 활성층(440) 및 제2반도체층(450)을 차례로 형성한다. 반도체 코어(420), 활성층(440) 및 제2반도체층(450)는 코어-쉘(core-shell) 구조의 수직형 발광구조체를 구성한다. 반도체 코어(420)는 n-GaN이고, 제2반도체층(450)는 p-GaN으로 이루어질 수 있다. 활성층(440)은 전자와 정공이 결합하면서 빛을 방출한다.

활성층(440)은 양자우물층(quantum well)과 양자장벽층(quantum barrier)이 교대로 적층된 구조를 가질 수 있다. 양자우물층은 InGaN으로 이루어지고, 장벽층은 GaN으로 이루어질 수 있다. 상기 활성층(440)은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(multi-quantum well) 구조를 가질 수 있다.

도 16을 참조하면, 발광부(401)와 박막트랜지스터(T)의 소스 전극(308)을 서로 연결하는 컨택전극(460)을 형성할 수 있다.

상기 컨택전극(460)은 상기 소스 전극(308)로부터 제공되는 신호를 상기 발광부(401)로 전달하는 경로를 제공한다.

도 17을 참조하면, 상기 발광부(401)에서 활성층(440)과 제2반도체층(450)의 끝단 영역을 제거하여, 반도체 코어(420)의 끝단을 노출시킨다.

노출된 반도체 코어(420)의 끝단 영역은 공통 전극(500)에 접속될 수 있다.

하나의 박막트랜지스터(T)를 공유하는 발광부(401)가 복수개로 구비되는 경우 복수개의 발광부(410)들 각각의 반도체 코어(420)의 일단은 공통 전극(500)에 연결되고, 타단은 제1반도체층(410)을 통해 서로 연결되도록 할 수 있다. 그리하여 상기 공통 전극(500)으로부터 제공되는 공통 전압이 하나의 박막트랜지스터(T)를 공유하는 모든 발광부(401)의 반도체 코어(420)에 제공되도록 할 수 있다.

한편 상부기판(102)에는 공통전극(500)이 형성될 수 있다.

상기 공통전극(500)은 반도체 코어(420)의 노출된 영역과 접촉하여 전기적으로 연결될 수 있다.

도 18은 본 발명의 실시예에 따라 하부기판상의 전극들의 배치관계를 나타낸 모식도이다.

도 18을 참조하면, 하나의 박막트랜지스터(T)에 세 개의 발광부(401)가 컨택전극(460)을 통해 전기적으로 접속되어 있다.

하나의 박막트랜지스터(T)을 공유하는 세 개의 발광부(401)는 동일한 특성, 즉 인가되는 데이터 신호에 따라서 동일한 파장의 빛을 발광하는 특성을 가질 수 있다. 상기 하나의 박막트랜지스터(T)를 공유하는 발광부(401)의 개수는 표시장치의 크기와 화소의 면적, 해상도 그리고 색 구현 정도에 따라서 달라질 수 있도록 하여, 형성되는 발광부(401)의 수를 제어하여 화상의 품질을 제어할 수 있다.

한편 공통 전극(500)은 분리된 복수개의 공통 전극으로 구성될 수 있고, 각각의 공통 전극(500)은 상기 하나의 박막트랜지스터(T)를 공유하는 발광부(401)의 제1반도체층(410)에 전기적으로 접속될 수 있다.

상기 공통 전극(500)들 각각에는 서로 다른 공통 전압을 인가될 수 있다.

한편 하부기판(101) 상에 제1반도체층(410)을 형성하고 이로부터 반도체 코어(420)를 성장할 수 있는 것으로 설명하였으나 이에 한정되는 것은 아니고, 반도체 코어(420)를 하부기판(101)에 수직 성장 시킬 수 있고, 성장된 반도체 코어(420) 각각을 활성층(440)과 제2반도체층(450)으로 감싸는 형상으로 형성할 수 도 있다. 이 경우 마스크층(430)은 구비되지 않을 수 있다.

이와 같이 LED 소자(200)의 발광부(401)는 코어/셀 (Core/Shell) 형태의 나노로드 구조가 될 수 있고, 상기 나노로드 구조에서는 GaN층이 수평방향으로의 변형 또한 가능하기에 상기 발광부(401)를 평면박막형태로 제작하는 것에 비하여 격자부정합 전위 형성을 줄일 수 있다. 또한 하부기판(101)상에서 차지하는 면적이 적으므로, 관통전위의 일부만이 활성층(440)으로 전파되고, 전위가 형성되어도, 가까운 표면으로 이동, 소멸될 가능성이 크다. 또한 활성층(440)이 껍질(Shell) 층의 형태로 반도체 코어(420) 표면을 따라 형성되어 발광표면적이 증가하게 되고 실질적인 전류밀도가 감소하여 광효율이 향상된다.

이와 같이 적색, 녹색 그리고 청색 빛을 각각 발광하는 세 개의 LED 소자(200)들 각각과 연결된 박막트랜지스터(T) 제어하여 원하는 영상을 구현할 수 있다.

본 발명의 실시예에 따른 표시장치는 별도의 광원장치가 필요하지 않고, 컬러 필터가 필요하지 않으므로, 표시장치의 슬림화가 가능하고, 제조비 절감 효과를 거둘 수 있다. 또한 별도의 광원장치가 없으므로 소비 전력을 낮출 수 있다. 또한 액정이 필요 없어 종래의 액정표시장치와 비교하여 높은 응답속도를 구현할 수 있다. 그리고 R, G, B 3색 사용으로 고색재현 구현 가능하다.

한편 하부기판(101)의 박막트랜지스터(T)와 LED 소자(200) 사이에는 보상회로가 더 구비될 수 있고, 상기 보상회로에 따라서 상기 LED 소자(200)는 전류 구동할 수 있다. 이 경우, 상기 LED 소자(200)는 저전류로 구성될 수 있기 때문에 소비 전력을 절감할 수 있다.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술할 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

100 표시패널
101 하부기판
102 상부기판
103 박막트랜지스터 실장영역
104 LED 소자 형성영역
110 게이트 드라이버
120 데이터 드라이버
130 타이밍 콘트롤러
140 감마전압설정부
150 파워부
160 컨버터
200 LED 소자
240 보상회로
301 게이트전극
301a 금속층
302 포토레지스트층
302a 포토레지스트패턴
303 마스크
304 게이트절연층
305 반도체층
306 포토레지스트패턴
307 드레인전극
308 소스전극
309 보호층
310 컨택홀
401 발광부
410 제1반도체층
420 반도체 코어
430 마스크층
440 활성층
450 제2반도체층
460 컨택전극
500 공통전극

Claims

서로 합착된 하부 및 상부기판을 포함하는 표시패널;
상기 하부기판 상에 형성된 서로 교차하는 게이트라인과 데이터라인;
상기 게이트라인과 상기 데이터라인의 교차 지점에 형성된 화소 영역;
상기 화소 영역에 형성되고 상기 상부기판의 공통 전극에 연결된 LED(Light-Emitting Diode) 소자; 및 상기 게이트라인 상의 스캔신호에 의해 제어되고 상기 데이터라인과 상기 LED 소자 사이에 연결된 박막트랜지스터;를 포함하고,
상기 LED 소자는 상기 데이터라인으로부터의 데이터 신호와 상기 공통 전극상의 공통 전압의 전위차에 따라 발광하고,
상기 LED 소자는, 적어도 하나 이상의 발광부;를 포함하고,
상기 발광부는, 상기 공통전극에 연결된 제1 반도체층; 상기 박막트랜지스터에 연결된 제2 반도체층; 그리고 상기 제1 및 제2 반도체층 사이에 형성된 활성층;을 포함하는 표시장치.
삭제
제1 항에 있어서,
상기 발광부는,
상기 제1 반도체층으로부터 수직 성장된 반도체 코어;를 더 포함하고,
상기 활성층은 상기 반도체 코어의 표면을 둘러싸고,
상기 제2 반도체층은 상기 활성층의 표면을 둘러싼 표시장치.
제3 항에 있어서,
상기 반도체 코어의 끝단은 노출되어 상기 공통 전극에 연결되는 표시장치.
제4 항에 있어서,
상기 박막트랜지스터는,
게이트, 소스 및 드레인 전극을 포함하고,
상기 드레인 전극은 상기 데이터라인에 연결되고,
상기 소스 전극은 컨택전극을 통해 상기 제2 반도체층에 연결된 표시장치.
영상을 표시하는 표시패널;
상기 표시패널에 형성된 서로 교차하는 게이트라인과 데이터라인;
상기 게이트라인과 상기 데이터라인의 교차 지점에 형성되고 박막트랜지스터와 LED 소자를 포함하는 화소 영역; 및
상기 LED 소자에 연결된 공통 전극;을 포함하고,
상기 LED 소자는 상기 박막트랜지스터에 의해 제어되어 상기 데이터라인 상의 데이터 전압에 의해 발광하고,
상기 LED 소자는, 적어도 하나 이상의 발광부;를 포함하고,
상기 발광부는, 상기 공통전극에 연결된 제1 반도체층; 상기 박막트랜지스터에 연결된 제2 반도체층; 그리고 상기 제1 및 제2 반도체층 사이에 형성된 활성층;을 포함하는 표시장치.
제6 항에 있어서,
상기 데이터 전압과 상기 공통 전극 상의 공통 전압의 전위차에 따라 상기 LED 소자의 발광 정도가 제어되는 표시장치.
제6 항에 있어서,
상기 화소 영역에 형성되고, 상기 박막트랜지스터와 상기 LED 소자 사이에 연결된 보상회로;를 더 포함하고,
상기 보상회로는 상기 데이터라인 상의 데이터 전압에 따라 상기 LED 소자에 흐르는 전류를 제어하는 표시장치.
제1 항 또는 제6 항에 있어서,
상기 LED 소자는 적색, 녹색 및 청색 빛을 각각 발광하는 세 개의 LED 소자들을 포함하고, 상기 세 개의 LED 소자들은 각각 서로 다른 지름의 발광부를 포함하는 표시장치.