KR102190209B1

KR102190209B1 - 개선된 난수 생성기, 특히 개선된 진성 난수 생성기

Info

Publication number: KR102190209B1
Application number: KR1020197011332A
Authority: KR
Inventors: 니콜라 마사리; 파비오 아체르비; 조르지오 폰타나; 데이빗 스토파; 니콜라 조르지; 로렌조 파베시; 마씨밀리아노 살라; 알레시오 메네게티; 레오나르도 가스파리니; 자흐라 비사디; 알레산드로 토마시; 게오르그 퍼커; 클라우디오 피에몬테
Original assignee: 트렌티노 스빌루뽀 에스. 피. 에이.
Priority date: 2016-10-21
Filing date: 2017-10-20
Publication date: 2020-12-14
Also published as: KR20190055179A; IT201600106164A1; EP3529694B1; US20190205100A1; WO2018073802A1; CN109804348A; ES2858452T3; CN109804348B; EP3529694A1; US11080022B2

Abstract

본 발명은, 광자 소스(2), 광자 소스(2)에 의해 생성된 검출된 광자들(λ)의 흐름에 속하는 적어도 하나의 광자를 검출하도록 구성된 하나 이상의 광자 검출기들(31), 광자 검출기들(31)과 동작적으로 관련되고 검출된 광자들(λ)의 각각의 도달 시간에 기초하여 이진 시퀀스의 추출을 위한 논리 방법을 구현하도록 구성된 전자 샘플링 수단(4)을 포함하는 난수 생성기(1)이다. 난수 생성기(1)에서 광자 소스(2)와 광자 검출기들(31)은 서로 인접하며 단일 반도체 기판(5)에 집적된다.

Description

개선된 난수 생성기, 특히 개선된 진성 난수 생성기

본 발명은 난수 생성기(Random Number Generator, RNG), 특히 개선된 유형의 진성 난수 생성기(True Random Number Generator, TRNG)에 관한 것이다.

난수 생성기는 과학 분야에서 암호 분야에 이르기까지 많은 응용에서 현재 사용되고있는 것으로 알려져 있다.

첫 번째 경우, 대표적인 예는 시뮬레이션의 초기 상태에 대한 설명으로 기능하는 일정 수의 랜덤 초기 상태를 요구하는 전산 과학(computational science)이다.

이러한 유형의 응용은 일반적으로 서로 엄격하게 상관되지 않은 초기 구성을 요구하지만, 예를 들어 시뮬레이션을 수행하는 코드 상의 변화의 영향을 검증하기 위하여 결정적 방식으로 재생산될 수 있어야 한다. 이러한 이유로, 상기 시퀀스는 초기값부터 시작하는 복합 알고리즘(complex algorithms)을 통해 정의되기 때문에 의사 난수(Pseudo Random Numbers, PRN)로 보다 정확하게 정의된다. 다시 말해서, 기술전문 용어(technical jargon)에서 "시드(seed)"라고 불리는 초기 난수가 주어지면, 수식은 아무리 복잡한 것이든 동일한 난수 시퀀스를 항상 재생산할 것이다. 각각의 생성기는 의사 난수 생성기(Pseudo Random Number Generators, PRNG)라고 불린다.

반대로, 예를 들어 은행 운영의 실행을 위한 암호 기술에서 난수가 사용되는 경우를 의미하는 두번째 경우에서, 매우 민감한 정보의 안전을 보장할 수 있기 위해, 생성된 시퀀스가 절대적으로 예측 불가능하다는 것을 보증할 필요가 있으므로 위에서 설명한 접근법은 빈약하다. 이 경우, 가장 안전한 접근법은, 반드시 랜덤 과정(random process)이어야 하며 생성된 시퀀스가 어떤 식으로든 반드시 예측될 수 없도록 하는 생성 과정로부터 획득된 난수의 생성을 포함한다. 사실상, 이러한 생성기들은 진성 난수 생성기(True Random Number Generators, TRNG)로 알려져 있다. 특히, 예를 들어 광원에 의한 광자의 생성과 같은 양자 메커니즘(quantum mechanism)들은 상기 진성 난수의 시퀀스를 획득하기 위한 가장 규명된 방법들 중 하나이고, 양자 시스템 그 자체의 성질 중 하나인 측정된 이벤트의 불확정성을 기초로 한다.

정보 이론의 관점에서 볼 때, 위에서 언급된 기법들 모두를 통해 생성된 난수의 예측 불가능성의 레벨은 실제로 랜덤 변수(random variable)에 있는 정보 또는 불확실성의 양으로 알려진 "엔트로피(entropy)"로서 정의된 파라미터를 통해 표현될 수 있다.

더욱이, 그것의 NIST SP800-22 지침을 갖고 NIST(National Institute of Standard and Technology)가 주어진 난수 생성기가 충분한 레벨의 엔트로피를 갖는지 아닌지를 확립하는 것을 가능하게 하는 약 15 개의 통계 테스트를 지정한다는 것을 명시하는 것이 중요하다.

이미 언급했듯이, 특정 알고리즘들이 도입 후 얼마 지나지 않아 잠재적으로 명백해지는 약점을 나타내기 때문에 뿐만 아니라, 악의가 있는(ill-intentioned) 사람이 생성된 모든 랜덤 시퀀스로부터의 시드를 복구해야 한다면, 그/그녀가 절대적인 확실성을 갖고 동일한 시드을 기초로 모든 후속 출력을 예측할 수 있기 때문에도, 암호화와 관련된 목적으로 PRNGs를 사용하는 것은 위험하다.

그러므로 물리적 현상, 특히 양자 현상을 기초로 한 해결책은, 사용된 알고리즘을 완벽하게 알고 그들 마음대로 쓸 수 있는 높은 계산 능력을 가진 피험자들에 의하더라도 이러한 이벤트들의 본질적인 예측 불가능성을 고려할 때 훨씬 더 바람직하다. 그러나, 의사 난수를 생성하기 위한 알고리즘들은 사실상 그것들의 결정론적 성격(deterministic nature)의 관점에서 절대적 확신을 갖고 결정되는 특정 통계적 특성을 갖는 시퀀스를 생성하도록 선택될 수 있지만, 물리적 현상에서 시작하여 획득된 난수는 예를 들어 장비 생산 품질, 전원 공급 변동, 외부 필드 및 온도 변화와 같은 환경 요인의 변화로 인해 실질적인 제한을 받는다. 일반적으로, 이상적인 경우로부터의 이러한 편차들은, 샘플 공간에서 측정될 수 있는 이벤트들과 독립적인 균등 통계 분포로부터의 편차를 결정한다. 결과적으로, 상기 진성 난수 생성기의 엔트로피(entropy) 레벨에서도 감소를 관찰할 수 있다.

이러한 결점을 피하기 위해, 상기 진성 난수 생성기는 후처리(post-processing)라고도 불리는 추가적인 단계를 필요로 하며, 이는 특정 물리적 현상으로부터 시작하는 랜덤 코드들의 시퀀스 추출의 다운스트림(downstream)에서 수행된다. 사실, 이 후처리 단계는 랜덤 코드 시퀀스의 확률 분포의 균등성(uniformity)을 향상시키는 것을 가능하게 한다. 그러나, 상기 후처리 단계는, 단점으로서, 생성기가 보장할 수 있는 비트 전송률(bit rate)에 영향을 미친다. 　

이미 위에서 언급했듯이, 진성 난수 생성을 위해 가장 많이 활용되는 물리적 현상 중 하나는 양자 광자학(Quantum Photonics)으로 알려져 있다. 이러한 이유 때문에, TRNGs의 매크로 카테고리에 속하는 상기 생성자는 또한 약어 QRNG(Quantum Random Number Generator)로 보다 구체적으로 표시된다. 이들 생성기에서, 사실상, 감쇠된 광원은 하나 이상의 단일 광자 검출기(single photon detector)에 의해 획득되는 몇 개의 광자(검출된 광자 흐름(λ)의 낮은 값)를 생성하며, 각각은 약어 SPAD(Single Photon Avalanche Diode)로 알려져 있다. 더욱이, 시스템은, 상술한 SPADs의 다운스트림에 위치되고 보조 회로들 및, 통상적으로 획득된 광자의 도달 시간을 측정하거나 개수를 셈으로써 상기 SPADs 각각으로부터 랜덤 비트 시퀀스를 추출할 수 있는 카운터들 또는 하나 이상의 TDCs(Time to Digital Converter)로 구성되는 적절한 전자 회로를 포함한다.

구현의 관점에서, 이들 생성기에서 광원과 검출기 또는 검출기들은 알맞게(conveniently) 결합되고 보호(shielded)되어야 하는 별도의 장치이다. 그러나 이러한 구현의 불리한 점은 제어되지 않은 외부 환경 요인들의 영향에 명백히 면역이 되어있지 않다는 것이다. 더욱이, 광원과 검출기들이 연속해서 함께 결합되는 별도의 장치라는 사실은 전체 난수 생성기를 임의의 강제(forcing) 또는 변조(tampering) 조작에 매우 취약하게 만든다.

더욱이, 다시 불리한 점을 말하자면, 상기 구현은 두 장치를 광학적으로 정렬할 필요성으로 인해 장치의 높은 비용을 수반한다.

상기 생성기들에 의해 생성된 광자의 흐름은, 획득된 이벤트들이 서로 독립적이고 관찰 윈도우(Tw) 내에서 n 개의 광자를 셀 확률이 포아송 분포(Poisson distribution)를 따른다는 것을 의미하는 포아송 과정(Poisson process)을 준수한다는 것이 알려져 있다:

사실상, 여기서 λ는 검출된 광자 흐름을 나타낸다.

검출된 광자 흐름(λ), SPAD 검출기들의 특성들 및 비트 추출 모드(bit extraction mode)는 생성기의 최종 성능을 결정한다.

위의 모든 내용이 설명되었지만, QRNG 개념을 기반으로 하는 상이한 유형의 난수 생성기들을 시장에서 이용할 수 있다는 점에 유의해야 한다. 특히 이러한 생성기들은 단지 수백 킬로비트/초(kit/sec)의 속도를 제공하는 USB 휴대용 장치에서부터 수백 메가비트/초(Mbit/sec)의 비트 전송률을 보장할 수 있는 대형 전자 시스템에 이르기까지 광범위한 응용을 포괄한다. 더욱이, 이 주제에 관한 기존의 문헌에서 물리적 현상, 특히 광자 검출에서 시작되는 진성 난수 시퀀스의 결정을 위해 구성된 몇가지 논리 및 아키텍처가 제안되었다. 이들 대부분은 SPAD 검출기 또는 검출기들의 민감한 표면에 입사하는(incident) 광자의 수 또는 "도달 시간(arrival time)"을 검출한다.

특히, 소위 도달 시간에 기초한 기술에 관해서는, 광자가 단일 SPAD와 접촉하는 순간에서부터 그리고 연속하는 광자가 동일한 SPAD와 접촉하게되는 순간까지 경과한 시간을 측정하는 것이 제안되어 왔다. 그러나, 비록 이 기술은 높은 비트 전송률를 획득하는 것을 가능하게 하지만, 이미 설명한 바와 같이 광자 소스는 상기 푸아송 과정을 준수한다는 사실로 인해 상당한 바이어스를 나타낸다.

이러한 결점을 극복하기 위해, 공지된 기술은 상기 소스에 의해 생성된 광자의 흐름을 알맞게 제어하면서 광자 소스 상에 조치가 직접적으로 취해질 것을 제안한다. 특히, 이 동작은 시간에 따른 통계 분포를 가능한 한 균등하게 만들도록 의도된 광자 소스의 감시 전류(pilot current)의 변화를 포함한다.

그러나, 불리한 점으로, 이러한 접근법은 난수 생성기에 특정한 전자 회로망(electronic circuitry)이 도입될 필요가 있고, 여기서 상기 회로망은 상술한 바와 같이 광자 소스를 조종할 수 있어야 하며, 따라서 생성기 자체의 복잡성 및 크기를 증가시킨다.

본 발명은 상술한 모든 결점들을 극복하고자 한다.

특히, 본 발명의 일 목적은, 적어도 NIST에 의해 정의된 통계적 테스트를 통과하는 방식으로 높은 레벨의 엔트로피를 보장하는 것을 가능하게 하는 진성 난수 생성기를 제공하는 것이다.

본 발명의 또 다른 목적은 비트들의 랜덤 시퀀스들의 생성에서 높은 비트 전송률를 획득하는 것을 가능하게 하는 진성 난수 생성기를 제공하는 것이다.

본 발명의 또 다른 목적은 당 기술분야에 공지된 난수 생성기보다 더 작고 강건하며 덜 복잡한 구조를 갖는 진성 난수 생성기를 제공하는 것이다.

다시, 본 발명의 다른 목적은 내부 구성요소들을 강제(force)하거나 변조(tamper)하려는 시도에 대해 높은 레벨의 안전성을 나타내는 진성 난수 생성기를 제공하는 것이다.

당 기술분야에 공지된 생성기들에 비해 더 경제적인 진성 난수 생성기를 제공하는 것은 본 발명의 또 다른 목적은 아직 아니다.

상술한 목적들은 메인 청구범위에 설명된 특성들을 갖는 진성 난수 생성기에 의해 달성된다.

특히, 본 발명의 주제인 진성 난수 생성기는, 검출된 광자들(λ)의 흐름을 갖는 광자 소스, 하나 이상의 광자 검출기들, 바람직하게는 단일 광자 검출기(SPAD), 및 상기 광자 검출기들에서 검출된 광자의 수를 기초로 비트 시퀀스를 생성하기 위해 하나 이상의 광자 검출기들과 동작가능하게 관련된(operatively associated with) 전자 샘플링 수단을 포함한다.

상기 진성 난수 생성기는 광자 소스 및 광자 검출기 또는 검출기들이 나란히 배치되고 단일 반도체 기판에 집적되는 것을 특징으로 한다.

상기 목적들은 첨부된 도면들을 참조하여 비-한정적인 예로서 제공되는 본 발명의 바람직한 실시예의 설명에서 이하에 설명되는 이점들과 함께 강조된다:

도 1은 본 발명의 주제인 난수 생성기의 제1 실시예의 개략도를 도시한다.
도 2는 도 1에 도시된 실시예의 대안인, 본 발명의 난수 생성기의 제2 실시예의 개략도를 도시한다.
도 3은 도 1에 도시된 제1 실시예 및 도 2에 도시된 제2 실시예의 대안인, 본 발명의 난수 생성기의 제3 실시예의 개략도를 도시한다.
도 4는 도 1에 도시된 실시예의 대안인, 본 발명의 난수 생성기의 제4 실시예의 개략도를 도시한다.
도 5는 CMOS 미세제조 기술에 따라 만들어진 본 발명의 난수 생성기의 일 실시예의 단면도를 도시한다.
도 6은 본 발명의 난수 생성기를 사용하여 구현된 제1 논리 추출 알고리즘의 적용의 시간도(time diagram)를 도시한다.
도 7은 도 6에 나타난 것과 비교하여 몇몇의 선택적인 단계를 추가적으로 포함하는 도 6의 논리 추출 알고리즘의 적용의 시간도를 도시한다.
도 8의 (a) 내지 (c)는 본 발명의 난수 생성기를 사용하여 구현된 제2 논리 추출 알고리즘의 적용에 대한 시간도를 도시한다.

본 발명의 주제인 난수 생성기(RNG), 특히 본 발명의 진성 난수 생성기(TRNG)는 도 1 내지 도 4에 개략적으로 도시되어 있는데, 여기서 1로 표시되어 있다.

상술한 도면에서 알 수 있는 바와 같이, 본 발명의 난수 생성기(1)는 λ와 동일한 검출된 광자 흐름을 갖는 광자 소스(2)를 포함한다.

예를 들어 도 4에 나타난 것과 같은 대안적인 실시예에 따르면, 생성기(1)가 하나보다 많은(more than one) 광자 소스(2)를 포함할 수 있다는 것을 배제할 수 없다.

본 발명의 바람직한 실시예에 따르면, 난수 생성기(1)는 도 1에 도시된 바와 같이 광자 검출기(31)의 어레이(3)를 더 포함한다.

필수적이지는 않지만 바람직하게는, 상기 검출기들 각각은 약자 SPAD로 흔히 식별되는 단일 광자 검출기(31)이다.

특히, 이미 상술한 바와 같이, 단일 SPAD 검출기(31)는 그 감응 부피(sensitive volume) 내에서의 단일 광자의 입사(incidence)에 관한 정보 및 가능한 경우 미리 설정된 지속시간을 갖는 관찰 윈도우 내에서의 후자(latter)의 도달 시간에 관한 정보를 출력으로서 검출하고 공급할 수 있다.

2 개의 연속하는 관측 윈도우 사이에서, 각각의 SPAD 검출기(31)는 기술전문 용어에서 데드 타임(Dead Time)이라고 불리는 초기 조건의 복원 단계를 거치며, 그 동안 동일한 SPAD(31)는 어떠한 광자도 검출할 수 없다.

도 1에 도시된 본 발명의 바람직한 실시예에 따르면, SPAD 유형의 광자 검출기들의 어레이(3)에서, 각각의 SPAD 검출기(31)는 다른 SPAD 검출기들(31)과 병렬로 독립적으로 작동하지만, 어레이(3)는 SPAD들(31)의 동일한 어레이(3)에 의해 외부로부터 생성된 신호의 판독을 위한 단일 공통 출력부(single common output)를 갖는다.

도 1로부터 명백한 바와 같이, SPAD 검출기들(31)의 어레이(3)를 갖는 이점은, 광자 소스(2)에 의해 생성된 광자의 입체각(solid angle)이 연장되고 임의의 데드 타임이 감소되어서 생성기 자체의 처리량이 증가한다는 것이다.

그러나, 도 2에 도시된 본 발명의 대안적인 실시예에 따르면 난수 생성기(1)는 SPAD 검출기들(31)의 어레이(3)를 항상 포함할 수 있다는 것을 배제할 수 없지만, 여기서 각각의 SPAD 검출기(31)는 다른 것들과 독립적이며 이는 다른 SPAD 검출기들(31)에 의해 생성된 신호들과 독립적인 신호를 외부를 향해 생성할 수 있음을 의미한다. 더욱이, 도면에 도시되지 않은 본 발명의 난수 생성기(1)의 다른 실시예에 따르면, 상기 어레이(3)는 SPAD 검출기들(31)의 서브 세트(subset)들로 분할될 수 있고, 각각의 서브 세트는 외부를 향해 단일 신호를 생성하는 방식으로 서로 병렬로 연결된 미리 설정된 수의 SPAD 검출기들(31)을 포함한다.

후자의 경우에, SPAD 검출기들(31)의 상기 서브 세트들 각각은 다른 서브 세트들과 독립적으로 외부와 접속(interface)할 수 있다.

이러한 독립성은 바람직하게는 난수 생성기(1)로부터의 랜덤 이진 시퀀스들의 추출을 병렬화하여 후자의 비트 전송률를 증가시키는 것을 유리하게 가능하게 한다.

더욱이, 도 3에 도시된 다른 실시예에 따르면, 본 발명의 난수 생성기(1)는 단 하나의 SPAD 검출기(31)를 포함할 수 있다.

또한, 본 발명의 주제인 난수 생성기(1)의 제4 실시예는 도 4에 도시된 바와 같이 각각이 광자 검출기(31)의 어레이(3)와 관련된 복수의 광자 소스(2)를 이미 언급된 바와 같이 포함할 수 있다. 즉, 광자 소스(2)와 하나 이상의 광자 검출기(31)의 조합이 픽셀로 정의된다면, 본 발명의 난수 생성기(1)의 상기 제4 실시예는 난수 추출 동작을 병렬화하는 것을 가능하게 하는 픽셀 매트릭스로 보일 수도 있다.

광자 소스(2)에 관해서는, 바람직한 실시예에 따르면, 광자 소스(2)는 또한 적어도 하나의 SPAD를 포함한다. 이 경우, 수신기로서 기능하는 SPAD 검출기들(31)의 어레이(3) 및 적어도 상기 SPAD를 포함하는 광자 소스(2) 모두는 동일한 분극 전압(polarization voltage)를 갖는 소위 가이거 모드에서 작동하도록 하는 방식으로 구성되고 분극화된다(polarized).

이미 위에서 언급되고 도 1 내지 도 4에서 개략적으로 도시된 바와 같이, 본 발명의 난수 생성기(1)는 또한 도 1의 바람직한 실시예의 경우 SPAD 검출기(31)들의 어레이(3)에 의해 생성된 신호의 판독을 위해 상기 공통 출력부에 동작가능하게 연결된 전자 샘플링 수단(electronic sampling means)(4)을 포함한다.

대신에, 도 2에 도시된 실시예와 관련하여 전자 샘플링 수단(4)은 어레이(3)에 속하는 각각의 SPAD 검출기(31)에 대해 제공되는 반면, 도 3에 도시된 제3 실시예에서는 단일 SPAD 검출기에 대한 단일 전자 샘플링 수단(4)이 있고, 마지막으로 도 4에 나타난 제4 실시예에서는 전자 샘플링 수단(4)이 각 픽셀에 대해 제공된다.

임의의 경우에, 상기 전자 샘플링 수단(4)은 각각의 SPAD 검출기들(31)의 레벨에서 상기 광자들의 도달 시간을 기초로 이진 시퀀스를 추출하기 위해 미리 정의된 논리 방법 또는 알고리즘을 구현하도록 구성된다. 상기 논리 추출 방법의 몇몇 바람직한 예가 아래에서 상세하게 설명된다.

본 발명에 따르면, 난수 생성기(1)에서, SPAD 검출기(31)의 상기 광자 소스(2)와 어레이(3) 또는 단일 SPAD 검출기(31)는 나란히 수행되고 단일 반도체 기판(5)에 집적된다.

동일한 광자들이 물리적으로 서로 구별되는 상기 두 구성요소 사이의 중간 빈 결합 공간(intermediate empty coupling space)을 통해 흐르는 공지된 기술의 난수 생성기(Random Number Generators)에서 일어나는 것과는 달리, 이것은 광자 소스(2)에 의해 생성된 검출된 광자 흐름(λ)이, 그 옆에 배치된 SPAD 검출기들(31)의 어레이(3)를 향하여 상기 구성요소들이 만들어진 반도체 재료를 통해 흐르게 한다("광학적 크로스토크(optical crosstalk)"로 알려진 현상).

바람직하게는, 상기 집적된 구성은 본 발명의 난수 생성기(1)가 공지된 유형의 생성기들보다 더 콤팩트(compact)하고 구조적으로 덜 복잡하게 한다.

더욱이, 난수 생성기(1)의 모든 구성요소들이 집적된 덕분에, 후자는 외부 환경 영향에 대해 그리고 악의가 있는 사람에 의해 만들어진 강제(forcing) 또는 변조(tampering) 시도에 보다 강건하고 면역력이 있다.

이러한 집적된 구성과 따라서 광자 소스(2)와 SPAD 검출기 또는 검출기들(31) 사이의 이러한 직접적인 결합은, 스플리터(splitter)가 항상 완벽하게 정렬된 상태에 있는지를 확인할 필요가 없는 SPAD 검출기들(31)의 균일한 조명을 획득함에 따라 빔 스플리터(beam splitter)들이 사용되는 해결책들에 대해 유리하다.

본 발명의 바람직한 실시예에 따르면, SPAD 검출기들(31)의 광자 소스(2) 및 어레이(3)는 도핑 프로파일(doping profiles)의 관점에서 동일한 화학적-물리적 구조를 갖는 상기 요소들을 정의하는 방식으로 동일한 제조 단계들을 통해 상기 반도체 기판(5) 상에 만들어진다. 더욱 정확하게는, 전술한 바와 같이, 광자 소스(2) 조차도 상기 어레이(3)에 속하는 SPAD들(31)과 완전히 동일한 SPAD와 동일한 화학적-물리적 구조로 제조될 수 있다.

바람직하게는, 변화를 줄 필요없이 특히 제조 단계의 수를 증가시킬 필요 없이 동일한 반도체 기판상에 하나 이상의 광자 소스(2) 및/또는 하나 이상의 SPAD 검출기(31)를 획득하는 것이 가능하기 때문에, 이는 본 발명의 난수 생성기(1)를 구성하는 다양한 구성요소들의 생산 비용을 대폭 절감하는 것을 가능하게 한다.

반도체 기판(5)에 관하여, 본 발명의 바람직한 실시예에 따르면, 그것은 실리콘 기판(51)이다.

그러나, 이미터-소스 결합(emitter-source coupling)의 효율을 증가시키기 위해, 본 발명의 다른 실시예에서 상기 반도체 기판(5)이 실리콘과는 상이한 반도체 재료로 만들어질 수 있다는 것을 배제할 수 없다.

SPAD 검출기들(31)의 어레이(3)에 관해서는, 알맞게 분극화된 동일한 SPAD 검출기(31)가 그 감응 부피 내에서 광자의 충돌을 받을 때 기술전문 용어에서 "애벌란시 생성(avalanche generation)"으로 알려진 현상의 발생을 허용하는 방식으로 알맞게 도핑된 p-n 접합을 통해 이들 각각이 주로 획득되는 것으로 알려져 있다.

광자 소스(2)에 관해서는, 상기 소스(2)가 알맞게 순방향 바이어스 또는 역방향 바이어스될 때 검출된 광자 흐름(λ)을 발생시키는 방식으로 알맞게 도핑된 p-n 접합을 통해 마찬가지로 정의된다.

특히, 본 발명의 바람직한 실시예에 따르면, 광자 소스(2)은 주로 800 nm와 1000 nm 사이에 포함된 검출된 광자 흐름(λ)의 방출 스펙트럼을 획득하는 방식으로 구성된다.

이 스펙트럼에서, 각 SPAD 검출기(31)의 효율은 10 % 미만으로 과도하게 높지 않은 것으로 간주될 수 있다. 따라서, 예를 들어 대략 500,000 카운트/초(counts/sec)의 검출 속도(detection rate)를 획득하기 위해, 5,000,000 ph/초(ph/sec) 보다 높은 유용한 광자 속도(photon rate)(광자 소스(2)에서부터 SPAD 검출기 또는 검출기들(31)의 감응 부피에 도달하는 광자들의 흐름)가 필요하다.

따라서, 난수 생성기(1)의 제조로 돌아가서, 광자 소스(2)와 SPAD 검출기들(31)의 구조들이 모두 p-n 접합을 그들의 주요 특징으로 갖는다는 사실은, 상기 광자 소스(2)와 SPAD 검출기들(31)을 제조하기 위한 동일한 제조 단계들을 수행할 가능성을 의미하는 상술한 이점을 확인시켜 준다.

본 발명의 바람직한 실시예에 따라, 동일한 제조 단계를 통해 획득된 광자 소스(2) 및 SPAD 검출기들(31)은 동일한 화학적-물리적 구조를 갖는 것이 바람직하지만 필수적이지는 않다.

그러나, 본 발명의 난수 생성기(1)의 다른 실시예에서, 광자 소스(2)와 SPAD 검출기들(31)이 심지어 동일한 제조 단계를 통해 획득되는 경우에도 상이한 화학적-물리적 구조로, 특히 상이한 크기 및/또는 상이한 도핑 레벨로 제조될 수 있다는 것을 배제할 수 없다.

본 발명의 바람직한 실시예에 따른 반도체 기판(5)에 상기 구성요소들을 집적시키는데 사용되는 기술에 관해서는, 집적 회로의 미세제조(microfabrication)의 CMOS 또는 CMOS-호환 기술이다.

상기 CMOS 미세제조 기술을 사용하는 이점은 SPAD 검출기(31)의 어레이(3)의 출력 신호의 상기 샘플링 수단(4)을 반도체 기판(5)에 집적하는 것이 가능하다는 것이다.

상기 CMOS 미세제조 기술을 통해 획득된 본 발명의 가능한 난수 생성기(1)의 일 예시가 도 5의 단면도에 개략적으로 나타나 있다. 상기 난수 생성기(1)는 보다 상세하게는 깊은 n 웰(deep-n-well)(101)이 생성되는 p100 유형의 도핑된 기판/에피택셜(epitaxial) 구조를 사용하고, p+ 102 유형의 주입(implant)으로 광자 소스(2) 및 SPAD 검출기(31)를 정의하는 접합들이 만들어진다. 더욱이, 민감한 영역의 중심부에서보다 에지(edge)에서 전기장이 더 높은 것을 피하기 위해, "가드 링(guard ring)"(103)의 구조가 바람직하게 제공되어 p+ 주입(p+ implant)(102) 주위에 p-웰(p-well)을 갖는 링(ring)을 생성하다.

그러나, 본 발명의 다른 실시예들에서, 광자 소스(2) 및 SPAD 검출기들(31)을 제조하는데 사용되는 기술이 커스텀 유형의 기술(technique of the custom type)일 수 있다는 것을 배제할 수 없다. 이 마지막 해결책에 의해 제공되는 이점은 본 발명의 난수 생성기(1)의 제조 단계가 광자 소스(2)와 SPAD 검출기들(31)을 획득하기 위해 최적화될 수 있다는 것이다.

커스텀 제조 기술을 이용한 난수 생성기의 구현예에 따르면, SPAD 검출기들(31) 및 광자 소스(2)는 p 형의 도핑된 에피택셜 구조/기판에 집적될 수 있고, 이른바 "얕은(shallow)" 주입과 강화 주입(enhancement implant)은 에피택셜 구조에서 정의되며, 상기 "얕은" 주입은 보다 표면적이며(superficial) n+ 유형이고 상기 에피택셜 구조와 동심이지만(concentric with) 보다 감소된 확장성(extension)을 가지며, 상기 강화 주입은 p- 형이고 에피택셜 구조의 도핑보다 감소된 도핑을 갖지만 어떤 경우에는 더 높은 도핑을 갖는다.

이러한 방식으로, 소위 "가상 가드 링(virtual guard ring)"이 있는 구조가 생성된다. 2 개의 주입에 의해 공유되는 공통의 에피택셜 구조에 의해 야기되는 "전하 크로스토크(charge crosstalk)" 또는 "전하 주입(charge injection)"과 관련된 문제를 피하기 위해, 광자 소스와 광자 검출기 또는 검출기들을 분리하여 적절한 거리에 두거나, 또는 광자 소스를 정의하는 영역과 검출기 또는 검출기들을 정의하는 영역 모두를 둘러싸는 딥 트렌치(deep trench)를 생성하는 것이 가능하다. 마지막으로, 추가 옵션은 알맞게 바이어스되었을 때 광자 소스로부터 검출기 또는 검출기들로 전달될 수 있는 과잉 전하(excess charge)를 수집하는 보조 접합(auxiliary junction)을 생성하는 것이 가능하다. 트렌치들의 생성은 또한 광학적 크로스토크를 감소시킬 것인데, 대신에 이는 바람직한 특성이다. 그러나 이 감소는 대략 30-50 %의 퍼센트를 초과하지 않으므로, 그것이 상기 문제를 완전히 제거하는 이점을 가져다 준다면 수용가능하다.

이미 위에서 설명된 바와 같이, 본 발명의 난수 생성기(1)는 대안적으로(alternatively) 검출된 광자 흐름(λ)을 생성하기 위해 광자 소스(2)가 순방향 바이어스되거나 역방향 바이어스되도록 하기 위해서 구성된다.

역방향 바이어스의 경우, 광루미네선스(photoluminescence)는 제어된 방식으로 발생하지만 랜덤 구간들(random intervals)에 따라 발생하는 애벌란시 생성 현상 중에 이용된다.

순방향 바이어스의 경우, 생성된 광자는 역방향 바이어스의 경우와 매우 유사한 방식으로 동작하고 생성 효율(이동된 전하 당 광자들)은 비교적 유사하거나 더 높지만, 순방향 바이어스는 낮은 전압이 인가되면 역방향 바이어스에 비해 소산 전력(dissipated power)을 감소시킬 수 있다.

사실, 자릿수를 표시하기 위해, 순방향 바이어스된 광자 소스(2)는 몇 볼트의 전압을 필요로 하는 반면, 역방향 바이어스된 광자 소스는 수십 볼트의 전압을 필요로 한다.

따라서, 순방향 바이어스된 광자 소스(2)는 또한 광자 소스(2) 자체를 SPAD 검출기들(31)의 어레이(3)로부터 전기적으로 절연시키는데 필요한 공간을 감소시키는 것을 유리하게 가능하게 할 것이다. 결론적으로, 여전히 이점으로서, 상기 순방향 바이어스된 광자 소스(2)는 난수 생성기(1)의 보다 콤팩트한 설계와 생성기 자체를 만드는데 사용되는 실리콘의 더 적은 양으로 인한 더 낮은 비용을 획득할 수 있게 한다.

그러나, 광자 소스(2) 및 SPAD 검출기들(31)의 구조 및 제조 기술이 유사하거나 심지어 동일하기 때문에, 역방향 바이어스에 의해 제공되는 이점은 동일 전압이 구성요소들 모두를 바이어싱(bias)하는데 사용될 수 있다는 점에 있다.

특히, 이 마지막 해결책은 구조 및 외부 회로망 모두의 복잡성 및 전체 차원(dimension)을 감소시키는 것을 가능하게 한다: 광자 소스(2) 및 SPAD 검출기(31)는 사실상 공통 단자를 갖는 동일한 주입(implant)을 공유할 수 있고, 결과적으로 이들은 서로 가까이 이동할 수 있어서 점유 공간을 줄이는 동시에 광학 결합(optical coupling)을 향상시킬 수 있다.

임의의 경우에, SPAD 검출기 또는 검출기들(31)이 정의상 단일 광자에 민감하기 때문에, 소수의 광자 생성에서의 광루미네선스 과정의 부족한 효율은 "양자 검출"에 유리하다.

앞서 언급한 바와 같이, 본 발명의 바람직한 실시예에 따라, 전자 샘플링 수단(4)은 또한 광자 소스(2) 및 SPAD 검출기들(31)의 어레이(3)와 함께 반도체 기판(5)에 집적된다.

이 경우, SPAD 검출기들(31)의 어레이(3)에 의해 생성된 신호 또는 신호들을 판독하도록 구성되는 것 외에, 상기 전자 샘플링 수단(4)은 광자 소스(2)의 동작 조건을 직접적으로 그리고 용이하게 제어하고 임의의 바이어스 파라미터를 교정(correct)하도록, 또는 소망하는 광자 흐름 또는 소망하는 비트 전송률을 획득하기 위해 이미터를 활성화하거나 제외하도록, 유리하게(advantageously) 구성될 수 있다.

더욱이, 본 발명의 바람직한 실시예에 따르면, 난수 생성기(1)는 그 상부 표면(1a)의 레벨에서 광 억제 필터(light inhibitor filter)(6)로 덮인다. 특히, 필수적이지는 않지만 바람직하게는, 상기 광 억제 필터(6)는 마지막 금속화 레벨(metallization level)로서, 예를 들어 CMOS 기술을 통해 제조 공정 중에 직접 만들어질 수 있는 금속화 층(metallization layer)(61)을 포함한다. 이 해결책은 외부의 광으로부터 SPAD 검출기 또는 검출기들(31)을 마스킹(masking)하는 기능을 가지므로, 크로스토크 현상으로 인해 반도체 기판(5)을 통해 광자 소스(2)로부터 이동하는 광자들에만 민감하도록 만든다. 더욱이, 금속화 층(61)은 또한, 반도체 기판 특히 실리콘 기판에 의해 방출된 광자들의 결합을 개선시키고, 동일한 광자 소스(2)에 의해 생성된 방사선을 내부를 향해 반사해서 실리콘 기판으로부터의 탈출(exit)을 방지하는 기능을 갖는다. 이것은 추가로 광자 소스(2)와 SPADs(31)의 어레이(3) 사이의 개선된 광 결합을 야기한다.

더욱이, 유리하게는, 금속 피복(metallic covering)은 또한 시스템의 기능성을 지닌 악의가 있는 사람들에 의한 임의의 변조(tempering) 시도로부터 난수 생성기(1)를 보호하는 기능을 갖는다.

결과적으로, 상기 금속화(metallization)의 존재는 본 발명의 상기 생성기(1)에 의해 생성된 난수들의 보다 높은 안전성 및 신뢰성을 보장하는 것을 가능하게 한다.

최종적으로, 선택적으로, 본 발명의 난수 생성기(1)는 또한 차례로 SPAD 검출기들(31)의 어레이(3)와 관련된 상기 전자 샘플링 수단(4)에 의해 추출된 이진 시퀀스를 입력으로서 수신하도록 구성된 전자 후처리 수단(electronic post-processing means)(7)을 포함할 수 있다.

상기 전자 후처리 수단(7)은 소위 "백화(whitening)" 동작을 수행하는 방식으로 상기 이진 시퀀스를 처리하도록 구성된다.

이 마지막 단어는 생성된 이진 시퀀스의 통계적 특성을 개선하도록 의도된 복수의 압축 동작을 나타낸다. 결과적으로, 유리하게는, 상기 추가적인 후처리 단계는 본 발명의 난수 생성기(1)의 엔트로피 레벨을 증가시키는 것을 가능하게 한다.

앞서 언급한 바와 같이, 바람직한 실시예에 따른 샘플링 수단(4)은, SPAD 검출기들(31)의 어레이(3) 또는 대안으로는 상기 SPAD 검출기들(31)의 서브세트, 또는 단 하나의 SPAD 검출기(31), 또는 심지어 단일 픽셀에 연결되고, 그리고 서브세트에서, 단 하나의 SPAD 검출기(31)에서, 또는 심지어 단일 픽셀에서 SPAD 검출기들(31)의 상기 어레이(3)에서 검출된 광자의 수에 기초하여 이진 시퀀스를 추출하도록 의도된 논리 추출 방법을 구현하는 방식으로 구성된다.

본 발명에 따라, 본 발명의 난수 생성기(1)의 상기 샘플링 수단(4)을 통해 구현되는 제1 논리 추출 방법은 각각의 SPAD 검출기(31)의 관찰 윈도우를 동일한 지속시간을 갖는 복수의 연속적인 관찰 서브-윈도우들(Tw)로 세분(subdivision)하는 것뿐만 아니라 상기 연속적인 관찰 서브-윈도우들(Tw) 내의 검출된 광자들의 도달 시간의 비교를 포함한다. 상기 관찰 서브-윈도우들(Tw)은 도 6의 도면에서 CLK에 의해 표시되는 기준 클록(reference clock)에서 시작하여 생성되며, 이 듀티 사이클은 SPAD 검출기(31)가 데드 타임의 레벨에 있는 시간을 정의한다(CLK = H).

특히, 본 명세서에서 제안된 논리 추출 방법은, 각 서브-윈도우(Tw)의 레벨에서, 시간 디지털 변환기(Time to Digital Converter, TDC) 또는 대안으로 시간 아날로그 변환기(Time to Analog Converter, TAC)로 불리는 아날로그 계기(analog instrument)에 의한 첫번째 광자의 도달 시간의 측정을 포함한다. 도 6에 도시된 도면은 관찰 서브-윈도우들(Tw1, Tw3 및 Tw4)의 레벨에서 각각의 광자들(TDC1, TDC3 및 TDC4)의 검출을 나타낸다. 인접하는 관찰 서브-윈도우들의 각 쌍에 대해, 도 6의 예에서는 윈도우들(Tw1-Tw2 및 Tw3-Tw4)의 쌍들이고, 각각의 광자들에 대해 검출된 도달 시간들이 비교된다. 일반적으로, 본 발명의 논리 추출 방법을 통해 수행되는 비트 추출 과정에서, 상기 쌍의 제1 서브-윈도우에 대해 검출된 도달 시간이 상기 쌍의 제2 서브-윈도우에 대해 검출된 도달 시간보다 높을 때 비트 "1"이 할당되고, 반대의 경우에 비트 "0"이 할당된다.

논리 추출 방법은 또한 이하에서 설명되는 세가지 제한 케이스(limit case)를 포함한다.

첫번째 제한 케이스에서, 일 쌍의 두 관찰 서브-윈도우 중 어느 하나에서 광자가 검출되지 않는다. 이 경우, 비트가 할당되지 않는다.

두 번째 케이스에서, 두 개의 인접한 관찰 서브-윈도우의 레벨에서 검출된 두 개의 광자의 도달 시간이 서로 완벽하게 일치한다. 이 경우, 본 발명의 논리 추출 방법에 따르면, 비트가 할당되지 않는다.

본 발명의 논리 추출 방법에 의해 상정된 세번째 케이스에서, 한 쌍의 두 개의 관찰 서브-윈도우 중 하나에서 광자가 검출되지 않는 반면, 다른 관찰 서브-윈도우에서는 특정 도달 시간으로 광자가 검출된다.

본 발명에 따르면, 논리 추출 방법은 광자가 실제로 검출되지 않은 서브-윈도우에 대해서도 도달 시간을 고려하며, 이 도달 시간은 관찰 서브-윈도우의 전체 지속시간보다 긴 것으로 고려된다. 이것은 전술한 논리에 따라 상기 세번째 제한 케이스에서도 비트를 할당하는 것을 유리하게 가능하게 한다.

예를 들어, 도 6에 나타낸 경우에서, 제1 서브-윈도우 쌍(Tw1-Tw2)에 관하여, 본 발명의 논리 추출 방법은 TDC1 < Tw2 (TDC2) 이면 0과 동일한 비트를 할당하고, 반면에 제2 쌍(Tw3-Tw4)에 관하여, 논리 추출 방법은 TDC3 > TDC4 이면 1과 동일한 비트를 할당한다. 본 발명의 논리 추출 방법을 당 업계에 공지되고 도 6에서 t₁₂ 및 t₂₃으로 나타난 상호-도달 시간(inter-arrival)의 측정과 비교하면, 두 번째 경우에서 비트를 생성하기 위해 각 쌍 마다 적어도 두개의 광자가 반드시 검출되어야 한다는 것을 알 수 있고, 한편 동일한 조건에서 본 발명의 논리 추출 방법은 2와 동일한, 즉 검출된 광자 수와 동일한 최대 비트 수를 생성할 수 있다. 이는, 짝수 N 개의 관측 서브-윈도우를 고려하면, 본 발명에 의해 제안된 논리 추출 방법은 유리하게도 최대 N/2 의 비트 수를 추출할 수 있다는 것을 의미한다.

선택적으로, 본 발명의 논리 추출 방법에 따르면, 추출된 비트의 수는 상기 제1 비교로부터 초래된 도달 시간을 인접한 서브 윈도우들의 쌍들과 비교함으로써 확대될 수 있다. 사실상, 도 7의 예에서 알 수 있는 바와 같이, 연속적인 비교는, 이전 비교 스테이지(첫번째 스테이지)에서 식별된 한쪽에선 TDC0₁과 TDC1₄, 다른 한쪽에선 TDC0₅ 및 TDC0₇인 가장 짧은 도달 시간(또는 이와 달리 가장 긴 도달 시간들)으로부터 시작해야 한다. 이 경우, 짝수 N 개의 관측 서브-윈도우를 고려하면, 본 발명의 논리 추출 방법은 최대 N-1 개의 비트 수를 추출할 수 있다.

시간 서브 윈도우(Tw)의 최소화는 입사 광자 흐름과 양립할 수 있는 비트 전송률의 잠재적인 증가를 허용할 것이다.

다른 것들 중에서도, 본 발명의 바람직한 실시예에 따라 또는 전술한 대안적인 실시예에 따라 만들어진 난수 생성기(1)에서 상기 논리 추출 방법을 구현할 필요 없이, 위에 방금 설명된 논리 추출 방법에 의해 제공되는 해결책이 그 자체로 청구(claim)될 수 있음을 강조하는 것이 중요하다. 사실상, 상기 마지막 해결책은 광자 흐름 및 온도와 같은 외부 파라미터의 가능한 변화들에 대한 양호한 내성(good immunity)을 보증하는 동시에 최종 비트 전송률을 증가시키기 위해 구현될 수 있는 생성기의 효율을 증가시키는 것을 가능하게 한다.

대안으로, 본 발명의 일부이고 난수 생성기(1)의 샘플링 수단(4)에서 구현될 수 있는 제2 논리 추출 방법이 이하에서 제안된다. 상기 제2 논리 추출 방법은 특히 SPAD 검출기들의 고유 결함을 고려한 단일 광자의 도달 시간의 측정에 기초한다.

상기 논리 추출 방법은 사실상 단순하고, 구현하기 쉽고, 견고하며, 고품질의 난수를 생성할 수 있으며, 반도체 기판에 완전히 집적된 난수 생성기에 적용하기에 적합하다.

이 논리 추출 방법은 주로 광자 소스에 의해 생성된 광자 흐름의 방출에서의 변화들에 대처하기 위한 목적을 갖는다. 이러한 목적을 위해, 논리 추출 방법은 본질적으로 주요 특징으로서, 광자 검출기들(31)의 각각에 대한 단일 광자의 관측 시간 윈도우를 시간 구간들(time intervals) 및 서브-구간들(sub-intervals)을 갖는 구조로 세분하는 것을 포함한다.

바람직하게는, 각 관측 윈도우는 복수의 구간들(I)로 세분되며, 그 각각은 차례로 N>2 인 동일한 지속 시간을 갖는 N 개의 서브-구간들(S)로 분할된다. 상기 시간 서브-구간들 중 하나의 단 하나의 레벨에서 단일 광자가 검출되는 경우에 난수를 생성하기 위해, 서브-구간들(sS) 각각은 심볼과 관련된다. 상기 서브-구간들 중 하나와 관련된 상기 심볼들의 각각은 일의적(univocal)이고 나머지 서브-구간들(sS)과 관련된 심볼들과 별개라는 것을 주의해야 한다.

바람직한 실시예에서, 도 8의 (a)에 개략적으로 나타난 바와 같이 서브-구간들(sS)의 수(N)는 16과 동일하고, 이 경우 사용된 심볼은 16 개의 16 진수 디지트(sixteen hexadecimal digits)(0, 1, 2, 3... D, E, F)에 해당한다.

그러나, 다른 서브-구간들과 관련된 것들과는 구별되고 그것들 중 각각이 일의적 심볼(univocal symbol)과 관련되어 있으면, 심볼과 관련된 서브-구간들(sS)의 수(N)가 16과 다를 수도 있다는 것을 배제할 수 없다.

이미 위에서 언급한 바와 같이, 반도체 기판에서 만들어진 SPAD 검출기들은 실제로 몇몇 비-이상성(non-idealities)을 나타내기 때문에, 본 발명의 논리 추출 방법은 전술한 서브-구간(sS)에서 각 구간(I)을 순차적으로 세분하는 개념에 추가적인 특성을 부가한다.

보다 상세하게는, 상기 비-이상성은 애프터펄싱(afterpulsing), 데드 타임(dead time), 지터(jitter) 및 다크 카운트(dark counts)와 같은, SPAD 검출기들의 분야에서 잘 알려진 현상을 포함한다.

이러한 모든 소망하지 않는 현상은 온도, 부품 노화, 바이어스 전압 등에 강하게 의존한다.

특히, 애프터펄싱 현상은 광자 소스에 강하게 영향을 미칠 수 있어서 대신에 일반적으로 따라야하는 포아송 과정을 준수하지 않는다.

아래에 소개된 논리 추출 방법의 특징이 검출기 또는 검출기들와 샘플링 수단 둘 다에 불가피하게 비-이상적인 검출 과정의 일부 양상을 개선할 목적을 갖는다는 것이 전제되어야 한다. 도 8의 (a)에 나타낸 세분화뿐만 아니라 본 발명의 논리 추출 방법의 상기 추가 특성들에 관하여, 우선, 그것들은 상기 시간 구간(I)을 적어도 2N 개의 서브-구간으로 세분하는 것을 포함하며, 여기서 제1 N개의 서브-구간들은 심볼과 관련된 서브-구간들(sS)을 갖는 반면에, 나머지 제2 N개의 서브-구간들(sN1)은 임의의 심볼과 관련되지 않으며 이는 광자가 후자의 서브-구간들(sN1) 동안 정확하게 검출기에 충돌하는 경우 난수를 생성할 수 없다는 것을 의미한다. 특히, 도 8의 (a)에 도시된 것과 비교하여 더 복잡한 도 8의 (b)에 도시된 구간(I)의 표현에서 관찰될 수 있는 바와 같이, 각각의 서브-구간(sN1)은 2 개의 연속적인 서브-구간들(sS) 사이에 일시적으로 삽입된다(interposed).

본 발명의 바람직한 실시예에 따르면, 도 8의 (a)에 도시된 바와 같이, 논리 추출 방법은 상기 시간 구간(I)을 32 개의 서브-구간으로 세분하는 것을 포함하며, 여기서 16 개의 서브-구간(sS)은 심볼과 관련되고, 나머지 16 개의 서브-구간(sN1)은 임의의 심볼과 관련되지 않는다.

이러한 특성은 검출기의 하위 구간과 일반적으로 전자 지터의 영향과 검출기의 서브-구간들 사이의 데드 타임의 영향을 완화하는 기술적 결과로 이어진다.

나아가, 본 발명의 논리 추출 방법에 따르면, 각각의 구간(I)은 상술한 2N 개의 서브-구간들(sN1 및 SN2)의 이전에 (또는 대안으로 이후에) 연속적으로 배열된, M > 2 이고 바람직하게는 M = 2N 인, M 개의 서브-구간들을 더 포함한다. 상기 추가적인 M 개의 서브-구간들(sN2)은 임의의 심볼과도 관련되지 않으며, 따라서 이 경우에도, 광자가 상기 추가적인 서브-구간들(sN2) 동안 검출기에 충돌하는 경우, 난수가 생성되지 않는다.

바람직하게는, 도 8의 (b)에 항상 도시된 바와 같이, 본 발명의 논리 추출 방법에 따르면 각각의 구간(I)은 전술한 32 개의 서브-구간들(sN1 및 sS) 이전에 (또는 대안으로 이후에) 연속적으로 배열되고 정의된 32 개의 서브-구간들 (sN2)을 추가적으로 포함한다. 이러한 추가적인 특성은 구간들(I) 사이의 데드 타임 및 애프터펄싱의 영향을 마스킹하는(masking) 기술적인 결과로 이어진다.

다시, 본 발명의 논리 추출 방법의 추가적인 특징은, 각각의 광자 검출기의 관측 윈도우의 지속시간에 바람직하게 상응하는 지속시간의 수퍼-구간(super-interval)(SI)의 정의이고, 이는 도 8의 (c)에 도시된 바와 같이 상기 64 개의 서브-구간들(sN1, sN2 및 sS)이 각각 제공되는 16 개의 연속하는 구간들(I)을 차례로 포함한다. 특히, 논리 추출 방법에 따르면 두 개의 연속하는 구간들(I) 사이에서 심볼과 관련된 서브-구간들(sS)은 도 8의 (c)에 개략적으로 표현된 바와 같이, 항상 하나의 위치에 의해 주기적으로 엇갈려있다. 예를 들어, 도 8의 (c)의 좌측으로부터의 제1 구간(I)은 0에서 F 순서로 정렬된 서브-구간들(sS)를 나타내고, 한편 바로 인접한 구간(I)은 연속하는 구간들(I)에 대해 F로부터 E 등의 순서로 정렬된 서브-구간들(sS)을 나타낸다.

이러한 특성은 카운터 및 논리 회로에 의한 지터를 모든 심볼에 재분배하는 기술적 결과를 획득하는 것을 유리하게 가능하게 한다. 방금 상술한 논리 추출 방법의 대안적인 실시예에 따르면, 상기 수퍼-구간(SI)에 속한 구간들(I)의 수가 16과 다를 수 있다는 것을 배제할 수 없다.

다른 것들 중에서도, 본 발명의 바람직한 실시예 또는 상술한 대안적인 실시예에 따른 난수 생성기(1)에서 상기 논리 추출 방법을 구현할 필요 없이, 제안된 논리 추출 방법의 해결책이 그 자체로 청구(claim)될 수 있음을 주목해야 한다. 사실상, 최종 비트 전송률을 증가시키고 동시에 광자 흐름 및 온도와 같은 외부 파라미터들의 가능한 변화들에의 양호한 내성을 보장하기 위해, 상기 마지막 해결책만으로도 그것이 구현된 생성기의 효율을 증가시키는 것을 가능하게 한다.

따라서, 상기에 따르면, 본 발명의 난수 생성기는 모든 설정 목적들을 달성한다.

특히, 본 발명은 적어도 NIST에 의해 정의된 통계적 테스트를 통과하는 방식으로 높은 레벨의 엔트로피를 보장하는 것을 가능하게하는 난수 생성기를 제공하는 것을 목적으로 한다.

본 발명은 나아가 비트의 랜덤 시퀀스의 생성에서 높은 비트 전송률를 획득하는 것을 가능하게하는 난수 생성기를 제공하는 것을 목적으로 한다.

본 발명은 또한 공지 기술의 난수 생성기와 비교하여 보다 컴팩트하고, 강건하며, 덜 복잡한 구조를 갖는 난수 생성기를 제공하는 것을 목적으로 한다.

다시, 본 발명은 내부 구성요소들을 강제(force) 및 변경(tamper)하려는 시도에 대해 높은 레벨의 안전성을 갖는 난수 생성기를 제공하는 것을 목적으로 한다.

마지막으로, 본 발명은 또한 공지된 기술의 생성기보다 경제적인 난수 생성기를 제공하는 것을 목적으로 한다.

Claims

난수 생성기(1)로서:
- 광자 소스(photon source)(2);
- 상기 광자 소스(2)에 의해 생성된 검출된 광자들(λ)의 흐름에 속하는 적어도 하나의 광자를 검출하는 방식으로 구성된 하나 이상의 광자 검출기들(31);
- 상기 하나 이상의 광자 검출기들(31)과 동작적으로 관련되고, 상기 검출된 광자들(λ)의 각각의 도달 시간에 기초하여 이진 시퀀스의 추출을 위한 논리 방법을 구현하는 방식으로 구성된 전자 샘플링 수단(4);
을 포함하고,
상기 광자 소스(2)와 상기 하나 이상의 광자 검출기들(31)은 서로 인접하고 단일 반도체 기판(5)에 집적되도록 배열되는 것을 특징으로 하는, 난수 생성기(1).
제1항에 있어서,
도핑 프로파일(doping profiles)의 관점에서 동일한 화학적-물리적 구조로 상기 광자 소스(2) 및 상기 하나 이상의 광자 검출기들(31)을 정의하는 방식으로, 상기 광자 소스(2) 및 상기 하나 이상의 광자 검출기들(31)은 동일한 제조 단계를 통해 상기 반도체 기판(5) 상에서 제작되는 것을 특징으로 하는, 난수 생성기(1).
제1항 또는 제2항에 있어서,
상기 반도체 기판(5)은 실리콘 기판(51)인 것을 특징으로 하는, 난수 생성기(1).　
제1항 또는 제2항에 있어서,
상기 하나 이상의 광자 검출기들(31) 각각은 가이거 모드(Geiger mode)로 동작하도록 구성된 SPAD(Single Photon Avalanche Diode) 유형의 광자 검출기인 것을 특징으로 하는, 난수 생성기(1).
제1항 또는 제2항에 있어서,
상기 광자 소스(2)는 순방향 바이어스(forward bias)를 통해 검출된 광자들(λ)의 흐름의 생성을 위해 알맞게 도핑된 p-n 접합이고, 상기 하나 이상의 광자 검출기들(31) 각각은 상기 광자 소스(2)의 옆에서 수행되고 역방향 바이어스(reverse bias)에서 동작하도록 구성되는 것을 특징으로 하는, 난수 생성기(1).
제5항에 있어서,
상기 광자 소스(2)는 수 볼트의 바이어스 전압으로 순방향 바이어스로 동작하도록 구성되고, 상기 하나 이상의 광자 검출기들(31) 각각은 수십 볼트의 네거티브 바이어스 전압으로 역방향 바이어스로 동작하도록 구성되는 것을 특징으로 하는, 난수 생성기(1).
제1항 또는 제2항에 있어서,
상기 광자 소스(2) 및 상기 하나 이상의 광자 검출기들(31)은 집적 회로의 미세제조(microfabrication)의 CMOS 기술을 통해 상기 반도체 기판(5) 상에서 제작되는 것을 특징으로 하는, 난수 생성기(1).
제1항 또는 제2항에 있어서,
상기 전자 샘플링 수단(4)은, 상기 광자 소스(2) 및 상기 하나 이상의 광자 검출기들(31)과 함께 상기 반도체 기판(5)에 집적되는 방식으로 제작되는 것을 특징으로 하는, 난수 생성기(1).
제1항 또는 제2항에 있어서,
상부 표면(1a)은 광 억제 필터(light inhibitor filter)(6)로 덮인 것을 특징으로 하는, 난수 생성기(1).
제1항에 있어서,
상기 논리 방법은:
상기 광자 검출기들(31)의 각각의 관측 윈도우를 동일한 지속 시간을 갖는 복수의 연속적인 관측 서브-윈도우들(Tw, Tw1, Tw2, Tw3, Tw4)로 세분하는 단계;
상기 관측 서브-윈도우들(Tw, Tw1, Tw2, Tw3, Tw4)의 각각에서의 제1 광자의 도달 시간을 검출하는 단계;
상기 관측 서브-윈도우들(Tw, Tw1, Tw2, Tw3, Tw4) 중 하나 이상 동안 상기 광자 검출기들(31)에 의해 광자가 검출되지 않은 경우, 상기 하나 이상의 관측 서브-윈도우들(Tw, Tw1, Tw2, Tw3, Tw4)의 총 지속 시간보다 긴 시간을 상기 하나 이상의 관측 서브-윈도우들(Tw, Tw1, Tw2, Tw3, Tw4)에서의 상기 광자의 도달 시간으로서 고려하는 단계;
한 쌍의 인접한 관측 서브-윈도우(Tw1-Tw2, Tw3-Tw4)의 레벨에서 검출된 도달 시간을 비교하는 단계;
상기 쌍(Tw1-Tw2, Tw3-Tw4)의 제1 서브-윈도우(Tw1, Tw3)에 대해 검출된 도달 시간이 제2 서브-윈도우(Tw2, Tw4)에 대해 검출된 도달 시간을 초과하는 경우 비트 "1"을 할당하거나, 또는 상기 쌍(Tw1-Tw2, Tw3-Tw4)의 제2 서브-윈도우(Tw2, Tw4)에 대해 검출된 도달 시간이 제1 서브-윈도우(Tw1, Tw3)에 대해 검출된 도달 시간을 초과하는 경우 비트 "0"을 할당하는 단계;
를 포함하는 것을 특징으로 하는, 난수 생성기(1).
제1항에 있어서,
상기 논리 방법은:
상기 광자 검출기들(31)의 각각의 관측 윈도우를 복수의 구간들(I)로 세분하는 단계;
상기 구간들(I)의 각각을 N, M > 2 인 M+2N 개의 서브-구간(sS, sN1, sN2)으로 세분하는 단계;
제1 N개의 서브-구간(sS)의 각각에 심볼을 할당하는 단계 - 상기 심볼은 일의적(univocal)이며 상기 제1 N개의 서브-구간(sS)의 나머지와 관련된 심볼들과 구별됨 -;　
제2 N개의 서브-구간(sN1)의 각각이 연속적인 상기 제1 N개의 서브-구간(sS) 중 두 개의 사이에 일시적으로 삽입되는 방식으로 제2 N개의 서브-구간(sN1)을 정의하는 단계 - 제2 N개의 서브-구간(sN1)은 어떠한 심볼과도 관련되지 않음 -;
상기 제1 N개의 서브-구간(sS) 및 상기 제2 N개의 서브-구간(sN1)의 이전 또는 이후에 M개의 서브-구간(sN2)을 정의하는 단계 - 상기 M개의 서브-구간(sN2)은 어떠한 심볼과도 관련되지 않음 -;
연속적인 상기 구간들(I)의 각 쌍에 대해, 상기 쌍의 상기 구간들(I) 중 제2 구간의 제1 N개의 서브-구간(sS)과 관련된 심볼에 관하여 상기 쌍의 상기 구간들(I) 중 제1 구간의 제1 N개의 서브-구간(sS)과 관련된 심볼을 하나의 위치만큼 주기적으로 변위시키는 단계;
상기 관측 윈도우 동안, 상기 구간들(I) 중 하나에 속하고 심볼과 관련된 제1 N개의 서브-구간(sS) 중 어느 것에서 광자가 검출되는지를 결정하는 단계;
상기 광자가 검출된 상기 제1 서브-구간(sS)과 관련된 심볼을 기초로 상기 이진 시퀀스를 생성하는 단계;
를 포함하는 것을 특징으로 하는, 난수 생성기(1).