KR102188498B1 - Nano structure semiconductor light emitting device - Google Patents
Nano structure semiconductor light emitting device Download PDFInfo
- Publication number
- KR102188498B1 KR102188498B1 KR1020200007305A KR20200007305A KR102188498B1 KR 102188498 B1 KR102188498 B1 KR 102188498B1 KR 1020200007305 A KR1020200007305 A KR 1020200007305A KR 20200007305 A KR20200007305 A KR 20200007305A KR 102188498 B1 KR102188498 B1 KR 102188498B1
- Authority
- KR
- South Korea
- Prior art keywords
- light
- emitting
- nano
- region
- area
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
Abstract
본 발명의 일 실시예에 따른 나노구조 반도체 발광소자는, 비발광 영역, 복수의 발광 영역 및 상기 복수의 발광 영역 사이에 배치되는 하나 이상의 경계 영역을 갖는 기판, 및 상기 발광 영역에 배치되며, 제1 도전형 반도체를 포함하는 나노 코어, 상기 복수의 나노 코어 상에 순차적으로 형성되는 활성층과 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물을 포함하고, 상기 복수의 발광 영역 각각에 배치되는 상기 복수의 나노 발광구조물 사이의 거리는 서로 다르며, 상기 하나 이상의 경계 영역 각각의 폭은, 상기 경계 영역에 인접한 상기 복수의 발광 영역 각각에 포함되는 상기 복수의 나노 발광구조물 사이의 거리, 및 상기 경계 영역에 인접한 상기 복수의 발광 영역 각각에 포함되는 상기 복수의 나노 발광구조물 사이의 거리의 평균값 중 어느 하나이다.The nanostructured semiconductor light emitting device according to an embodiment of the present invention includes a substrate having a non-emission area, a plurality of light-emitting areas, and at least one boundary area disposed between the plurality of light-emitting areas, and is disposed in the light-emitting area. 1 A nano core including a conductive type semiconductor, a plurality of nano light emitting structures including an active layer and a second conductive type semiconductor layer sequentially formed on the plurality of nano cores, and disposed in each of the plurality of light emitting regions The distances between the plurality of nano light-emitting structures are different from each other, and the width of each of the one or more border areas is a distance between the plurality of nano light-emitting structures included in each of the plurality of light-emitting areas adjacent to the border area, and the border area It is any one of an average value of distances between the plurality of nano light-emitting structures included in each of the plurality of light-emitting regions adjacent to.
Description
본 발명은 나노구조 반도체 발광소자에 관한 것이다.The present invention relates to a nanostructure semiconductor light emitting device.
발광다이오드(Light emitting diode: LED)와 같은 반도체 발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 LED는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.A semiconductor light emitting device such as a light emitting diode (LED) is a device in which a material contained in the device emits light, and the energy generated by recombination of electrons and holes is converted into light and then emitted. These LEDs are currently widely used as lighting, display devices, and light sources, and their development is accelerating.
최근에는, 결정성 향상과 발광 영역의 증대를 통한 광 효율 증가를 위해, 나노 구조물을 이용한 반도체 발광소자 및 그 제조 기술이 제안되었다. 나노 구조물을 이용한 반도체 발광소자는, 상대적으로 열 발생이 작을 뿐만 아니라, 나노 구조물의 증가된 표면적을 이용하므로, 발광면적을 증가되어 발광 효율을 높일 수 있다. Recently, a semiconductor light emitting device using a nano structure and a manufacturing technology thereof have been proposed in order to increase light efficiency through improvement of crystallinity and an increase in a light emitting area. A semiconductor light emitting device using a nanostructure may not only generate relatively little heat, but also use an increased surface area of the nanostructure, thereby increasing a light emitting area to increase luminous efficiency.
또한, 비극성면 또는 반극성면에서 활성층을 얻을 수 있으므로, 분극에 의한 효율저하를 방지할 수 있으며, 드루프(droop)특성도 개선할 수 있다.In addition, since an active layer can be obtained on a non-polar or semi-polar surface, a decrease in efficiency due to polarization can be prevented, and droop characteristics can also be improved.
당 기술분야에서는, 단일 기판 상에서 원하는 파장 대역의 빛을 안정적으로 출력할 수 있으며, 한편으로는 단일 기판 상에서 복수의 파장 대역의 빛을 생성하여 하나의 소자에서 백색 빛을 구현할 수 있는 나노구조 반도체 발광소자가 요구되고 있다.In the field of technology, light in a desired wavelength band can be stably output on a single substrate, and on the other hand, a nanostructure semiconductor light emission capable of realizing white light in one device by generating light in a plurality of wavelength bands on a single substrate. Devices are in demand.
본 발명의 일 실시예에 따른 나노구조 반도체 발광소자는, 비발광 영역, 복수의 발광 영역 및 상기 복수의 발광 영역 사이에 배치되는 하나 이상의 경계 영역을 갖는 기판; 및 상기 발광 영역에 배치되며, 제1 도전형 반도체를 포함하는 나노 코어, 상기 복수의 나노 코어 상에 순차적으로 형성되는 활성층과 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물; 을 포함하고, 상기 복수의 발광 영역 각각에 배치되는 상기 복수의 나노 발광구조물 사이의 거리는 서로 다르며, 상기 하나 이상의 경계 영역 각각의 폭은, 상기 경계 영역에 인접한 상기 복수의 발광 영역 각각에 포함되는 상기 복수의 나노 발광구조물 사이의 거리, 및 상기 경계 영역에 인접한 상기 복수의 발광 영역 각각에 포함되는 상기 복수의 나노 발광구조물 사이의 거리의 평균값 중 어느 하나이다.A nanostructured semiconductor light emitting device according to an embodiment of the present invention includes: a substrate having a non-emission area, a plurality of emission areas, and at least one boundary area disposed between the plurality of emission areas; And a plurality of nano light emitting structures disposed in the light emitting region and including a nano core including a first conductivity type semiconductor, an active layer sequentially formed on the plurality of nano cores, and a second conductivity type semiconductor layer. And a distance between the plurality of nano light-emitting structures disposed in each of the plurality of light-emitting regions is different from each other, and a width of each of the one or more boundary regions is included in each of the plurality of light-emitting regions adjacent to the boundary region. It is any one of a distance between a plurality of nano light-emitting structures and an average value of a distance between the plurality of nano light-emitting structures included in each of the plurality of light-emitting areas adjacent to the boundary area.
상기 복수의 발광 영역은, 상기 복수의 나노 발광구조물이 제1 거리만큼 서로 이격되어 배치되는 제1 발광 영역; 상기 복수의 나노 발광구조물이 상기 제1 거리와 다른 제2 거리만큼 서로 이격되어 배치되는 제2 발광 영역; 및 상기 복수의 나노 발광구조물이 상기 제1 거리 및 상기 제2 거리와 다른 제3 거리만큼 서로 이격되어 배치되는 제3 발광 영역; 을 포함할 수 있다.The plurality of light-emitting areas may include: a first light-emitting area in which the plurality of nano light-emitting structures are spaced apart from each other by a first distance; A second light emitting region in which the plurality of nano light emitting structures are spaced apart from each other by a second distance different from the first distance; And a third light emitting region in which the plurality of nano light emitting structures are spaced apart from each other by a third distance different from the first distance and the second distance. It may include.
상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 각각에 배치되는 복수의 나노 발광구조물은 서로 다른 파장의 빛을 생성하며, 상기 서로 다른 파장의 빛이 서로 조합되어 백색광을 제공할 수 있다.A plurality of nano light-emitting structures disposed in each of the first light-emitting region, the second light-emitting region, and the third light-emitting region generate light of different wavelengths, and light of the different wavelengths are combined with each other to provide white light can do.
상기 경계 대역의 폭은, 상기 경계 영역에 인접한 상기 복수의 발광 영역 각각에 포함되는 상기 복수의 나노 발광구조물 사이의 거리 산포를 최소화할 수 있는 값으로 결정될 수 있다.The width of the boundary band may be determined as a value capable of minimizing the dispersion of distances between the plurality of nano light emitting structures included in each of the plurality of light emitting regions adjacent to the boundary region.
상기 복수의 발광 영역 중 적어도 일부는 제1 영역과 제2 영역을 포함하며 상기 제1 영역은 상기 제2 영역보다 상기 비발광 영역에 인접하고, 상기 제1 영역에 배치되는 복수의 나노 발광구조물 사이의 거리는 상기 제2 영역에 배치되는 복수의 나노 발광구조물 사이의 거리보다 작을 수 있다.At least a portion of the plurality of light-emitting areas includes a first area and a second area, and the first area is adjacent to the non-emission area than the second area, and between a plurality of nano light-emitting structures disposed in the first area The distance of may be smaller than the distance between the plurality of nano light emitting structures disposed in the second region.
본 발명에 따르면, 나노구조 반도체 발광소자에서 비발광 영역에 인접한 나노 발광구조물 사이의 거리를 조절하여 발광 영역 전체에서 나노 발광구조물의 크기 산포를 줄일 수 있다. 또한, 복수의 파장 대역의 빛을 생성하는 복수의 발광 영역을 갖는 나노구조 반도체 발광소자에서, 각 발광 영역에 배치되는 나노 발광구조물의 간격 산포가 최소화되도록 복수의 발광 영역 사이의 경계 대역 폭을 설정함으로써, 원하는 파장의 빛을 효과적으로 구현할 수 있다.According to the present invention, it is possible to reduce the size distribution of the nano light-emitting structure in the entire light-emitting area by adjusting the distance between the nano light-emitting structures adjacent to the non-emitting area in the nanostructure semiconductor light emitting device. In addition, in a nanostructured semiconductor light emitting device having a plurality of light emitting regions that generate light in a plurality of wavelength bands, the boundary band width between the plurality of light emitting regions is set to minimize the dispersion of the gaps of the nano light emitting structures disposed in each light emitting region. By doing so, it is possible to effectively implement light of a desired wavelength.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and beneficial advantages and effects of the present invention are not limited to the above-described contents, and may be more easily understood in the course of describing specific embodiments of the present invention.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타낸 평면도이다.
도 2는 도 1에 도시한 나노구조 반도체 발광소자의 A 및 B 영역을 나타낸 확대도이다.
도 3은 도 1에 도시한 나노구조 반도체 발광소자의 C 영역을 나타낸 확대도이다.
도 4는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타낸 평면도이다.
도 6은 도 5에 도시한 나노구조 반도체 발광소자를 나타낸 단면도이다.
도 7a 내지 도 7c는 도 5에 도시한 나노구조 반도체 발광소자를 설명하는 데에 제공되는 평면도이다.1 is a plan view showing a nanostructure semiconductor light emitting device according to an embodiment of the present invention.
FIG. 2 is an enlarged view showing regions A and B of the nanostructured semiconductor light emitting device illustrated in FIG. 1.
3 is an enlarged view showing region C of the nanostructured semiconductor light emitting device shown in FIG. 1.
4 is a cross-sectional view showing a nanostructure semiconductor light emitting device according to an embodiment of the present invention.
5 is a plan view showing a nanostructure semiconductor light emitting device according to an embodiment of the present invention.
6 is a cross-sectional view illustrating the nanostructured semiconductor light emitting device shown in FIG. 5.
7A to 7C are plan views provided to describe the nanostructured semiconductor light emitting device shown in FIG. 5.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형되거나 여러 가지 실시 형태가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Embodiments of the present invention may be modified into various other forms or various embodiments may be combined, and the scope of the present invention is not limited to the embodiments described below. In addition, embodiments of the present invention are provided in order to more completely explain the present invention to those having average knowledge in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer explanation, and elements indicated by the same reference numerals in the drawings are the same elements.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타낸 평면도이다.1 is a plan view showing a nanostructure semiconductor light emitting device according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자(100)는 기판 상에 정의되는 비발광 영역(110)과 발광 영역(120)을 포함할 수 있다. 비발광 영역(110)은 전기 신호를 인가받아 빛을 방출하는 복수의 나노 발광구조물이 배치되지 않는 영역으로 정의될 수 있으며, 도 1의 실시예에서 도시한 바와 같이 발광 영역(120) 주변의 메사 영역(111)과, 제1 전극(113) 및 제2 전극(115) 등이 비발광 영역(110)에 포함될 수 있다. 제1 전극(113)과 제2 전극(115)은 패드부, 및 패드부로부터 연장되는 하나 이상의 핑거부를 갖는 것으로 도 1에 도시하였으나, 반드시 이와 같은 형태로 한정되는 것이 아님은 물론이다.Referring to FIG. 1, a nanostructure semiconductor
제1 전극(113)과 제2 전극(115) 각각은 발광 영역(110)에 배치되는 복수의 나노 발광구조물이 발광할 수 있도록 전기 신호를 공급할 수 있다. 예를 들어, 복수의 나노 발광구조물 각각은 제1 도전형 반도체를 포함하는 나노 코어, 상기 나노 코어 상에 순차적으로 형성되는 활성층 및 제2 도전형 반도체층을 포함할 수 있으며, 제1 전극(111)은 나노 코어와 전기적으로 연결되고 제2 전극(113)은 제2 도전형 반도체층과 전기적으로 연결될 수 있다.Each of the
나노구조 반도체 발광소자(100)의 발광 영역(120) 외곽은 물론, 발광 영역(120)의 내측에도 비발광 영역(110)이 위치하므로, 발광 영역(120)에 배치되는 복수의 나노 발광구조물 중 일부는 비발광 영역(110)에 인접할 수 있다. 복수의 나노 발광구조물 중 제1 도전형 반도체를 포함하는 나노 코어는, 발광 영역(120)과 대응하도록 배치되는 제1 도전형 반도체층을 성장시킴으로써 형성될 수 있다.Since the
이때 비발광 영역(110)에 가까운 영역에서 성장하는 나노 코어는 비발광 영역(110)에서 먼 영역에서 성장하는 나노 코어보다 높은 성장 속도를 가질 수 있다. 따라서, 비발광 영역(110)에서 멀어질수록 나노 발광구조물의 직경은 점점 감소하게 되며, 이에 따라 나노 발광구조물 각각이 방출하는 빛의 파장이 짧아질 수 있다. 즉, 비발광 영역(110)에서 가까운 나노 발광구조물은 상대적으로 큰 직경을 갖게 되어 상대적으로 긴 파장의 빛을 방출할 수 있으며, 비발광 영역(110)에서 먼 나노 발광구조물은 상대적으로 작은 직경을 갖게 되어 상대적으로 짧은 파장의 빛을 방출할 수 있다.In this case, the nanocore grown in a region close to the
예를 들어 도 1에서 A 영역에 배치되는 나노 발광구조물은 B 영역에 배치되는 나노 발광구조물보다 비발광 영역(110)인 메사 영역에 더 가까이 배치될 수 있다. 나노 발광구조물을 형성하기 위한 방법으로, 일정 두께 이상의 마스크 내에 질화물 반도체 물질, 예를 들어 GaN을 채워넣어 나노 코어를 형성하는 필링 성장 방법을 적용할 수 있는데, 비발광 영역(110)으로부터의 거리에 따라 GaN이 채워 넣어지는 속도가 서로 다를 수 있으며, 그로부터 나노 코어의 직경이 일정하지 않게 형성되는 문제가 발생할 수 있다. 또한, 필링 성장 방법이 아닌, 상대적으로 얇은 두께의 마스크를 이용하여 나노 코어를 형성하는 제조 방법에서도 상기와 같이 나노 코어의 직경이 서로 다르게 형성되는 문제가 발생할 수 있다.For example, in FIG. 1, the nano light-emitting structure disposed in the area A may be disposed closer to the mesa area, which is the
따라서 상기와 같은 문제로 인해 A 영역에 배치되는 나노 발광구조물의 직경이 B 영역에 배치되는 나노 발광구조물의 직경보다 더 클 수 있다. 결국 A 영역과 B 영역 각각에 배치되는 나노 발광구조물에서 방출되는 빛의 파장이 서로 다를 수 있으며, - A 영역이 상대적으로 장파장 빛을 생성 - 그로 인해 발광 영역(120) 전체에서 원하는 파장의 빛을 생성하기 어려울 수 있다.Accordingly, due to the above problems, the diameter of the nano light-emitting structure disposed in the area A may be larger than the diameter of the nano light-emitting structure disposed in the area B. Eventually, the wavelengths of light emitted from the nano light-emitting structures disposed in each of the A region and the B region may be different from each other, and-Region A generates relatively long-wavelength light-Accordingly, light of a desired wavelength is emitted from the
예를 들어, 비발광 영역(110)으로부터의 거리에 따라 A 영역과 B 영역에 각각 배치되는 나노 발광구조물의 성장 속도가 차이가 나고, 그로부터 나노 코어의 직경 편차가 발생하면, 나노 발광구조물의 활성층과 제2 도전형 반도체층의 두께에서 편차가 발생할 수 있다. 이때, 상대적으로 큰 직경을 갖는 나노 코어를 포함하는 나노 발광구조물에서는, 활성층이 얇게 형성되어 인듐(In)의 조성 비율이 적어지게 되고, 결과적으로 활성층에서 방출되는 빛의 파장이 짧아져 청색에 가까운 빛이 방출될 수 있다.For example, according to the distance from the
본 발명의 일 실시예에서는, 발광 영역(120)에 포함되는 복수의 나노 발광구조물 사이의 간격을 조절하여 발광 영역(120) 전체에 걸쳐 복수의 나노 발광구조물이 고른 파장의 빛을 방출하도록 할 수 있다. 예를 들어, 상대적으로 나노 코어의 성장 속도가 빠른 A 영역의 경우, B 영역보다 짧은 간격으로 더욱 촘촘하게 나노 코어를 성장시킴으로써, A 영역에 배치되는 나노 코어와 B 영역에 배치되는 나노 코어의 직경 편차를 줄일 수 있다.In an embodiment of the present invention, the plurality of nano light-emitting structures can emit light of even wavelength across the entire light-emitting
상기와 같은 간격 조절 없이 일정한 간격으로 복수의 나노 코어를 성장시키는 경우, A 영역에 배치되는 나노 발광구조물이 B 영역에 배치되는 나노 발광구조물보다 큰 직경을 갖는 것은 물론, A 영역에 배치되는 나노 발광구조물 각각의 직경 산포도가 B 영역에 배치되는 나노 발광구조물의 직경 산포도보다 클 수 있다. 따라서 발광 영역(120) 전반에 걸쳐 나노 발광구조물의 직경 산포도가 증가할 수 있으며, 원하는 파장의 빛을 효과적으로 구현하는 데에 문제가 될 수 있다. 상기에서 언급한 바와 같이, 본 발명의 일 실시예에서는 비발광 영역(110)에 가까이 배치되는 나노 발광구조물일수록, 인접한 다른 나노 발광구조물과의 간격을 더 짧게, 즉 동일한 면적 내에 더 많은 나노 발광구조물을 배치함으로써 나노 발광구조물의 직경 산포도를 감소시키고, 원하는 파장의 빛을 효율적으로 생성할 수 있다. When a plurality of nano cores are grown at regular intervals without adjusting the intervals as described above, the nano light-emitting structure disposed in the A region has a larger diameter than the nano light-emitting structure disposed in the B region, as well as the nano light emission disposed in the A region. The diameter scatter of each structure may be larger than the diameter scatter of the nano light-emitting structures disposed in the B region. Accordingly, the diameter distribution of the nano light-emitting structure may be increased throughout the light-emitting
도 2는 도 1에 도시한 나노구조 반도체 발광소자의 A 및 B 영역을 나타낸 확대도이다.FIG. 2 is an enlarged view showing regions A and B of the nanostructured semiconductor light emitting device illustrated in FIG. 1.
도 2를 참조하면, A 영역 내에 포함되는 나노 발광구조물(120a)와 B 영역 내에 포함되는 나노 발광구조물(120b)은 서로 동일한 직경을 가질 수 있다. 다만, A 영역 내에 포함되는 나노 발광구조물(120a) 사이의 거리 P1은, B 영역 내에 포함되는 나노 발광구조물(120b) 사이의 거리 P2보다 작을 수 있다. Referring to FIG. 2, the nano light-
앞서 설명한 바와 같이, A 영역은 B 영역보다 비발광 영역(110)에 포함되는 메사 영역(111)에 더 가까우며, 아무런 공정 조건 조절없이 일괄적으로 나노 코어를 성장시킬 경우, 성장 속도 차이로 인해 A 영역에 포함되는 나노 발광구조물(120a)은 B 영역에 포함되는 나노 발광구조물(120b)보다 큰 직경을 갖게 된다. 이는 A 영역에 포함되는 나노 발광구조물(120a)과 B 영역에 포함되는 나노 발광구조물(120b)이 각각 방출하는 빛의 파장 차이를 가져올 수 있으며, 따라서 A 영역에 포함되는 나노 발광구조물(120a)과 B 영역에 포함되는 나노 발광구조물(120b)의 직경 차이를 줄임으로써 균일한 파장의 빛을 얻을 수 있다.As described above, region A is closer to the
본 발명의 일 실시예에서는, 도 2에 도시한 바와 같이 비발광 영역(110)으로부터 떨어진 거리에 따라 나노 발광구조물(120a, 120b) 사이의 간격 P1, P2를 서로 다르게 설정할 수 있다. 비발광 영역(110)에 가까운 A 영역은 빠른 성장 속도로 인해 나노 발광구조물(120a)의 직경이 B 영역의 나노 발광구조물(120b)보다 클 수 있으며, 따라서 A 영역의 나노 발광구조물(120a) 사이 간격 P1을 B 영역의 나노 발광구조물(120b) 사이 간격보다 P2보다 작게 설정할 수 있다. P1이 P2보다 작을 경우, A 영역에서 나노 발광구조물(120a)의 밀도가 B 영역에서 나노 발광구조물(120b)의 밀도보다 크며, 그로부터 나노 발광구조물(120a, 120b) 사이의 직경 차이를 최소화할 수 있다.In an embodiment of the present invention, as shown in FIG. 2, intervals P1 and P2 between the nano light-emitting
비발광 영역(110)으로부터 떨어진 거리에 따라 나노 발광구조물(120a, 120b) 사이의 간격 P1, P2를 서로 다르게 설정함으로써 발광 영역(120) 전반에 걸친 나노 발광구조물(120a, 120b)의 직경 산포를 줄일 수 있다. 앞서 설명한 바와 같이, 나노 발광구조물(120a, 120b)의 직경 차이는 각 나노 발광구조물(120a, 120b)이 방출하는 빛의 파장 차이로 이어질 수 있으므로, 나노 발광구조물(120a, 120b)의 직경 산포를 줄임으로써 원하는 파장의 빛을 구현할 수 있다.The diameter distribution of the nano light-emitting
도 3은 도 1에 도시한 나노구조 반도체 발광소자의 C 영역을 나타낸 확대도이다.3 is an enlarged view showing region C of the nanostructured semiconductor light emitting device shown in FIG. 1.
도 3을 참조하면, C 영역은 발광 영역(120)에 포함되는 제1, 제2 영역(C1, C2)과, 비발광 영역(110) 중 제2 전극(115)의 일부 영역을 포함할 수 있다. 제2 전극(115)은 비발광 영역(110)에 포함되는 영역이므로 나노 발광구조물이 성장하지 않으며, 제1 영역(C1) 및 제2 영역(C2) 내에는 복수의 나노 발광구조물이 배치될 수 있다. 앞서 설명한 바와 같이, 나노 발광구조물은 제1 도전형 반도체를 포함하는 나노 코어, 나노 코어 상에 순서대로 형성되는 활성층과 제2 도전형 반도체층을 포함할 수 있다.Referring to FIG. 3, the region C may include first and second regions C1 and C2 included in the
도 3을 참조하면, C 영역에 포함되는 제1, 제2 영역(C1, C2)은 발광 영역으로서 복수의 나노 발광구조물이 배치된다. 이때, 제1 영역(C1)이 제2 영역(C2)에 비해 상대적으로 비발광 영역(110)인 제2 전극(115)에 가까이 배치되므로, 제1 영역(C1) 내에 배치되는 나노 발광구조물의 성장 속도는 제2 영역(C2) 내에 배치되는 나노 발광구조물의 성장 속도보다 빠를 수 있다. 따라서, 제1 영역(C1) 내에 배치되는 나노 발광구조물의 성장 속도와 제2 영역(C2) 내에 배치되는 나노 발광구조물의 성장 속도 차이로 인한 나노 발광구조물의 직경 편차를 최소화하기 위해 제1 영역(C1)에 배치되는 나노 발광구조물 사이의 간격을 제2 영역(C2)에 배치되는 나노 발광구조물 사이의 간격보다 좁게 설정할 수 있다.Referring to FIG. 3, the first and second regions C1 and C2 included in region C are light emitting regions, and a plurality of nano light emitting structures are disposed. At this time, since the first region C1 is disposed closer to the
제1 영역(C1)에 배치되는 나노 발광구조물 사이의 간격은, 제2 영역(C2)에 배치되는 나노 발광구조물 사이의 간격과, 비발광 영역(110)의 면적 중 적어도 하나에 의해 결정될 수 있다. 일 실시예로, 제1 영역(C1)에 배치되는 나노 발광구조물 사이의 간격은, 제2 영역(C2)에 배치되는 나노 발광구조물 사이의 간격에 소정의 보상 계수 α를 곱한 값으로 결정될 수 있다. 이때, 보상 계수 α는 나노구조 반도체 발광소자에서 생성하고자 하는 빛의 파장, 비발광 영역(110)의 면적, 및 발광 영역(120)의 면적 등에 의해 결정되는 값일 수 있다. The spacing between the nano light-emitting structures disposed in the first area C1 may be determined by at least one of a spacing between the nano light-emitting structures disposed in the second area C2 and the area of the
제1 영역(C1)은 제2 영역(C2)보다 비발광 영역(110)인 제2 전극(115) 인접하는 영역이며, 발광 영역(120) 전반에 걸쳐서 비발광 영역(110)과 인접한 일부 영역에 제1 영역(C1)과 같이 나노 발광구조물 사이의 간격이 좁은 영역이 설정될 수 있다. 이때, 제1 영역(C1)의 폭 d는 보상 계수 α와 마찬가지로, 나노구조 반도체 발광소자에서 생성하고자 하는 빛의 파장, 제2 영역(C2)에 배치되는 나노 발광구조물 사이의 간격, 비발광 영역(110)의 면적, 및 발광 영역(120)의 면적 등에 의해 결정되는 값일 수 있다. The first region C1 is a region adjacent to the
일 실시예로 제2 영역(C2) 내에서 나노 발광구조물 사이의 간격이 2.8㎛인 경우, 보상 계수 α는 0.9, 제1 영역(C1)의 폭 d는 6㎛일 수 있다. 즉, 제1 영역(C1)에 배치되는 나노 발광구조물 사이의 간격은 2.5㎛일 수 있다. 보상 계수 α와 제1 영역(C1)에 대한 설정 없이 동일한 간격으로 나노 발광구조물을 형성하는 경우, 비발광 영역(110)과 발광 영역(120)의 경계에 인접한 나노 발광구조물의 직경과 비발광 영역(110)과 발광 영역(120)의 경계로부터 40㎛ 떨어진 영역에 형성되는 나노 발광구조물의 직경이 약 150nm이상 차이가 날 수 있다. 이는 발광 파장에 있어서 약 20nm 이상의 차이로 나타날 수 있다. 보상 계수 α와, 제1 영역(C1)의 폭 d를 적절하게 설정함으로써, 원하는 파장의 빛을 균일하게 생성할 수 있다. In an embodiment, when the interval between the nano light-emitting structures in the second region C2 is 2.8 μm, the compensation factor α may be 0.9, and the width d of the first region C1 may be 6 μm. That is, the interval between the nano light emitting structures disposed in the first region C1 may be 2.5 μm. When forming the nano light-emitting structure at the same interval without setting the compensation factor α and the first area C1, the diameter and the non-light-emitting area of the nano light-emitting structure adjacent to the boundary between the
이때, 제1 영역(C1)의 폭 d는 발광 영역(120)의 장축 및 단축 방향 길이 중 어느 하나에 대비하여 15% 이하로 설정될 수 있다. 제1 영역(C1)의 폭 d가 지나치게 크게 설정되면, 제1 영역(C1)에서 제2 영역(C2)과의 경계에 인접하여 배치되는 나노 발광구조물의 직경이 오히려 제2 영역(C2)에 배치되는 나노 발광구조물의 직경보다 작아질 수 있다. 따라서 원하는 파장의 빛보다 더 짧은 파장의 빛을 생성하는 나노 발광구조물이 제2 영역(C2)과의 경계에 인접한 제1 영역(C1) 내에 형성될 수 있으므로, 제1 영역(C1)의 폭 d는 발광 영역(120)의 장축 및 단축 방향 길이 중 어느 하나에 대비하여 15% 이하로 설정될 수 있다.In this case, the width d of the first region C1 may be set to 15% or less compared to any one of the long axis and the short axis length of the
도 4는 도 1에 도시한 나노구조 반도체 발광소자의 C 영역을 나타낸 단면도이다.4 is a cross-sectional view showing a region C of the nanostructured semiconductor light emitting device shown in FIG. 1.
도 4를 참조하면, 비발광 영역(110)에 포함되는 제2 전극(115)에는 나노 발광구조물이 형성되지 않으며, 발광 영역(120)에 포함되는 제1, 제2 영역(C1, C2)에만 나노 발광구조물(240, 250)이 형성될 수 있다. 도 4에 도시한 바와 같이 나노구조 반도체 발광소자(100)는 기판(210), 기판(210) 상에 마련되는 베이스층(220), 베이스층(220) 위에 마련되는 절연막(230), 및 베이스층(220) 위에 형성되는 복수의 나노 발광구조물(240, 250)을 포함할 수 있다.Referring to FIG. 4, a nano light emitting structure is not formed on the
베이스층(220)은 기판(210) 상에 형성될 수 있다. 베이스층(220)은 나노 발광구조물(240, 250)의 성장면을 제공할 뿐만 아니라, 복수의 나노 발광구조물(240, 250)의 일측 극성을 전기적으로 연결시키는 역할을 할 수 있다. The
상기 기판(210)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(210)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 상기 베이스층(220)은 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형을 갖도록 Si와 같은 n형 불순물로 도프될 수 있다. The
절연막(230)은 베이스층(220) 위에 마련되어 복수의 나노 발광구조물(240, 250)이 형성될 수 있는 복수의 개구부(O)를 제공할 수 있다. 절연막(230)은 복수의 개구부(O)를 갖는 일종의 마스크층일 수 있다. 베이스층(220) 상에 복수의 개구부(O)를 갖는 절연막(230)을 배치하고 복수의 개구부(O)를 통해 베이스층(220)을 성장시킴으로써 나노 코어(241, 251)를 형성할 수 있다. 나노 코어(241, 251)는 제1 도전형 반도체를 포함할 수 있으며, 예를 들어 제1 도전형 반도체는 n형 GaN을 포함할 수 있다. 나노 코어(241, 251)의 측면은 비극성 m면일 수 있다. 한편, 절연막(230)은 절연 물질로서 실리콘 산화물 또는 실화콘 질화몰 등을 포함할 수 있다. 예를 들어, 절연막(230)은 SiO2, SiN, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등과 같은 물질을 포함할 수 있다.The insulating
나노 코어(241, 251) 상에는 순차적으로 활성층(242, 252) 및 제2 도전형 반도체층(243, 253)이 형성될 수 있다. 활성층(242, 252)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다. 제2 도전형 반도체층(243, 253)은 p형 AlxInyGa1 -x- yN을 만족하는 결정일 수 있다.
활성층(242, 252)은 나노 코어(241, 251)의 측면과 상면을 덮도록 형성될 수 있다. 본 실시형태에서, 활성층(242, 252)은 각각의 나노 코어(241, 251) 표면에 일괄공정에 의해 형성될 수 있다. 이 때에, 나노 코어(241, 251)가 서로 다른 직경을 갖는 경우, 격자 상수, 비표면적 및 스트레인 차이에 의해 동일한 조건에서 서로 다른 조성을 갖는 활성층(242, 252)을 가질 수 있으며, 그로부터 각 나노 발광구조물(240, 250)에서 생성되는 빛의 파장이 달라질 수 있다. 구체적으로, 상기 활성층을 구성하는 양자우물층이 InxGa1 - xN(0≤x≤1)일 경우에, 서로 직경이 다른 나노 코어에 따라 인듐(In) 함량이 달라질 수 있다. 그 결과, 각 양자우물층으로부터 방출되는 광의 파장이 달라질 수 있다. The
즉, 나노구조 반도체 발광소자(100)에서 원하는 파장의 빛을 구현하기 위해 나노 코어(241, 251)의 직경 산포도가 발광 영역(120) 내에서 최소화될 수 있다. 그러나 앞서 설명한 바와 같이 비발광 영역(110)에 인접할수록 나노 발광구조물(240, 250)의 직경이 증가하게 되므로, 본 발명에서는 나노 발광구조물(240, 250) 사이의 간격을 조절하여 직경 산포도를 최소화할 수 있다. That is, the diameter distribution of the
도 4를 참조하면, 비발광 영역(110)인 제2 전극(115)에 인접한 제1 영역(C1)에 배치되는 제1 나노 발광구조물(240) 사이의 간격은 d1으로, 제2 영역(C2)에 배치되는 제2 나노 발광구조물(250) 사이의 간격은 d2로 설정될 수 있다. d1은 d2보다 작은 값이며, 제1 영역(C1) 내에서 제1 나노 발광구조물(240)은 제2 영역(C2) 내에서 제2 나노 발광구조물(250)보다 높은 밀도로 배치될 수 있다. 따라서, 제1, 제2 나노 발광구조물(240, 250) 각각에 포함되는 나노 코어(241, 251)의 폭은 제1 영역(C1)과 제2 영역(C2)의 성장 속도 차이에도 불구하고 w로 거의 동일한 값을 가질 수 있다. Referring to FIG. 4, the distance between the first nano
한편, 제2 도전형 반도체층(243, 253)은 활성층(242, 252)과 인접한 부분에 전자 차단층(미도시)을 더 포함할 수 있다. 전자차단층은 복수의 서로 다른 조성의 n형 AlxInyGa1 -x- yN을 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있으며, 활성층(242, 252)보다 밴드갭이 커서 제2 도전형 반도체층(243, 253)으로 전자가 넘어가는 것을 방지할 수 있다.Meanwhile, the second conductivity type semiconductor layers 243 and 253 may further include an electron blocking layer (not shown) adjacent to the
제2 도전형 반도체층(243, 253)은 제1 도전형 반도체를 포함하는 나노 코어(241, 251)와 달리 p형 불순물로 도핑된 GaN을 포함할 수 있다. 나노 코어(241, 251)에 도핑 물질로 포함되는 n형 불순물로는 Si이 잘 알려져 있고, 제2 도전형 반도체층(243, 253)에 적용되는 p형 불순물으로서는 Zn, Cd, Be, Mg, Ca, Ba 등이 있으며, 주로 Mg, Zn가 사용될 수 있다.The second conductivity-type semiconductor layers 243 and 253 may include GaN doped with p-type impurities, unlike the
도 5는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타낸 평면도이다.5 is a plan view showing a nanostructure semiconductor light emitting device according to an embodiment of the present invention.
도 5를 참조하면, 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자(300)는 비발광 영역(310)과 발광 영역(320)으로 구분될 수 있다. 특히, 도 1에 도시한 나노구조 반도체 발광소자(300)와 마찬가지로, 비발광 영역(310)에는 발광 영역(320) 주변의 메사 영역(311)과, 제1 전극(313) 및 제2 전극(315)을 포함할 수 있다. Referring to FIG. 5, a nanostructured semiconductor
도 5를 참조하면, 발광 영역(320)은 복수의 발광 영역(320A, 320B, 320C)으로 구분될 수 있으며, 각 발광 영역(320A, 320B, 320C)은 서로 다른 파장의 빛을 생성할 수 있다. 예를 들어, 제1 발광 영역(320A)에서 제1 파장의 빛을 생성하고, 제2 발광 영역(320B)은 제1 파장과 다른 제2 파장의 빛을 생성할 수 있으며, 제3 발광 영역(320C)은 제1, 제2 파장과 다른 제3 파장의 빛을 생성할 수 있다. 특히, 제1, 제2, 제3 파장의 빛이 서로 혼합되어 백색광을 제공할 수 있으며, 이 경우 하나의 나노구조 반도체 발광소자(300)에서 백색광을 출력할 수 있다.Referring to FIG. 5, the
도 5에 도시한 실시예에서는, 제1, 제2, 제3 발광 영역(320A, 320B, 320C) 각각이 서로 다른 파장의 빛을 생성하도록, 제1, 제2, 제3 발광 영역(320A, 320B, 320C) 각각에 배치되는 나노 발광구조물 사이의 간격을 의도적으로 서로 다르게 설정할 수 있다. 예를 들어, 제1, 제2, 제3 발광 영역(320A, 320B, 320C) 각각에 배치되는 나노 발광구조물 사이의 간격이 서로 적어도 200nm 이상 차이가 나도록 설정할 수 있으며, 상기와 같은 조건에서 나노구조 반도체 발광소자(300)는 백색광을 출력할 수 있다.In the embodiment shown in FIG. 5, the first, second, and third light-emitting
제1, 제2, 제3 발광 영역(320A, 320B, 320C) 사이에는 각각 제1 경계 영역(330A)과 제2 경계 영역(330B)이 배치될 수 있다. 제1, 제2 경계 영역(330A, 330B)은 각각 서로 다른 폭을 가질 수 있으며, 이때, 경계 영역(330A, 330B)의 폭은 해당 경계 영역(330A, 330B)에 인접한 발광 영역(320A, 320B, 320C)에 포함되는 나노 발광구조물의 간격 산포도를 최소화할 수 있는 값으로 설정될 수 있다.A
예를 들어, 제1 경계 영역(330A)의 폭은, 제1 발광 영역(320A)과 제2 발광 영역(320B) 각각에 배치되는 나노 발광구조물의 간격 산포도를 최소화할 수 있는 값으로 설정될 수 있다. 이는, 제1 경계 영역(330A)의 폭이 제1 발광 영역(320A)의 경계와, 제2 발광 영역(320B)의 경계에 영향을 미칠 수 있으며, 그로부터 제1, 제2 발광 영역(320A, 320B)에 배치되는 나노 발광구조물의 간격 산포도가 달라질 수 있기 때문이다. 이에 대해서는 도 7a 내지 7c를 참조하여 후술하기로 한다.For example, the width of the
도 6은 도 5에 도시한 나노구조 반도체 발광소자를 나타낸 단면도이다.6 is a cross-sectional view illustrating the nanostructured semiconductor light emitting device shown in FIG. 5.
도 6을 참조하면, 나노구조 반도체 발광소자(300)는 기판(410), 기판(410) 상에 마련되는 베이스층(420), 베이스층(420) 위에 마련되는 절연막(430), 및 베이스층(420) 위에 형성되는 복수의 나노 발광구조물(440, 450, 460)을 포함할 수 있다. 발광 영역(340)은 제1, 제2, 제3 발광 영역(340A, 340B, 340C)으로 구분될 수 있으며, 제1, 제2, 제3 발광 영역(340A, 340B, 340C) 각각에 복수의 나노 발광구조물(440, 450, 460)이 배치될 수 있다. Referring to FIG. 6, the nanostructure semiconductor
베이스층(420)은 기판(410) 상에 형성될 수 있다. 베이스층(420)은 나노 발광구조물(440, 450, 460)의 성장면을 제공할 뿐만 아니라, 복수의 나노 발광구조물(440, 450, 460)의 일측 극성을 전기적으로 연결시키는 역할을 할 수 있다. The base layer 420 may be formed on the
기판(410)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 기판(410)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 베이스층(420)은 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형을 갖도록 Si와 같은 n형 불순물로 도프될 수 있다. The
절연막(430)은 베이스층(420) 위에 마련되어 복수의 나노 발광구조물(440, 450, 460)이 형성될 수 있는 복수의 개구부(O)를 제공할 수 있다. 절연막(430)은 복수의 개구부(O)를 갖는 일종의 마스크층일 수 있다. 베이스층(420) 상에 복수의 개구부(O)를 갖는 절연막(430)을 배치하고 복수의 개구부(O)를 통해 베이스층(420)을 성장시킴으로써 나노 코어(441, 451, 461)를 형성할 수 있다. 나노 코어(441, 451, 461)는 제1 도전형 반도체를 포함할 수 있으며, 예를 들어 제1 도전형 반도체는 n형 GaN을 포함할 수 있다. 나노 코어(441, 451, 461)의 측면은 비극성 m면일 수 있다. 한편, 절연막(430)은 절연 물질로서 실리콘 산화물 또는 실화콘 질화몰 등을 포함할 수 있다. 예를 들어, 절연막(230)은 SiO2, SiN, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등과 같은 물질을 포함할 수 있다.The insulating
나노 코어(441, 451, 461) 상에는 순차적으로 활성층(442, 452, 462) 및 제2 도전형 반도체층(443, 453, 463)이 형성될 수 있다. 활성층(442, 452, 462)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다. 제2 도전형 반도체층(443, 453, 463)은 p형 AlxInyGa1-x-yN을 만족하는 결정일 수 있다.
활성층(442, 452, 462)은 나노 코어(441, 451, 461)의 측면과 상면을 덮도록 형성될 수 있다. 본 실시형태에서, 활성층(442, 452, 462)은 각각의 나노 코어(441, 451, 461) 표면에 일괄공정에 의해 형성될 수 있다. 이 때에, 나노 코어(441, 451, 461)가 서로 다른 높이 또는 직경을 갖는 경우, 격자 상수, 비표면적 및 스트레인 차이에 의해 동일한 조건에서 서로 다른 조성을 갖는 활성층(442, 452, 462)을 가질 수 있으며, 그로부터 각 나노 발광구조물(440, 450, 460)에서 생성되는 빛의 파장이 달라질 수 있다. 구체적으로, 활성층(442, 452, 462)을 구성하는 양자우물층의 조성이 InxGa1 - xN(0≤x≤1)일 경우에, 서로 직경이나 높이가 다른 나노 코어에 따라 인듐(In) 함량이 달라질 수 있다. 그 결과, 각 양자우물층으로부터 방출되는 광의 파장이 달라질 수 있다. The
도 6에 도시한 실시예에서, 제1, 제2, 제3 발광 영역(340A, 340B, 340C) 각각이 서로 다른 파장의 빛을 생성하도록, 각 발광 영역(340A, 340B, 340C)에 포함되는 나노 발광구조물(440, 450, 460) 사이의 간격은 서로 다르게 설정될 수 있다. 도 6에는 제1 나노 발광구조물(440) 사이의 간격 d1이 가장 크고, 제3 나노 발광구조물(460) 사이의 간격 d3가 가장 작으며, 제2 나노 발광구조물(450) 사이의 간격 d2는 d3보다 크고 d1보다 작은 것으로 예시하였으나, 이와 다른 형태로도 나노 발광구조물(440, 450, 460)이 마련될 수 있음은 물론이다.In the embodiment shown in FIG. 6, the first, second, and third light-emitting
일 실시예에서, 제1 나노 발광구조물(440) 사이의 간격 d1은 1600~2300nm 일 수 있으며, 제2 나노 발광구조물(450) 사이의 간격 d2는 1200~1600nm일 수 있고, 제3 나노 발광구조물(460) 사이의 간격 d3는 1000~1200nm일 수 있다. 상기와 같은 수치 범위로 d1, d2, d3를 설정하고, d1, d2, d3의 차이가 적어도 200nm 이상이 되도록 나노 발광구조물(440, 450, 460)을 형성함으로써, 하나의 나노구조 반도체 발광소자(300)에서 백색광을 제공할 수 있다. 한편, 제1, 제2, 제3 나노 발광구조물(440, 450, 460)에 포함되는 나노 코어(441, 451, 461)의 폭 w와 높이 h는 서로 실질적으로 동일한 값을 갖는 것으로 예시하였으나, 이와 달리 나노 코어(441, 451, 461)의 폭과 높이를 조절하여 각 나노 발광구조물(440, 450, 460)이 생성하는 빛의 파장을 바꿀 수도 있다. 일례로, 나노 코어(441, 451, 461) 사이의 간격이 커지거나, 각 나노 코어(441, 451, 461)의 직경이 작아질수록 나노 발광구조물(440, 450, 460)에 포함되는 활성층(442, 452, 462)의 두께가 두꺼워져 인듐(In)의 조성 비율이 늘어나고, 그로부터 각 나노 발광구조물(440, 450, 460)이 방출하는 빛의 파장은 길어질 수 있다. 한편, 나노 코어(441, 451, 461)의 높이 측면에서는, 나노 코어(441, 451, 461)의 높이가 낮을수록 활성층(442, 452, 462)이 두꺼워지고 그에 따라 활성층(442, 452, 462)에 포함되는 인듐(In)의 조성 비율이 증가할 수 있다. 따라서, 나노 코어(441, 451, 461)의 높이가 낮을수록 각 나노 발광구조물(440, 450, 460)이 방출하는 빛의 파장이 길어질 수 있으며, 반대로 나노 코어(441, 451, 461)의 높이가 높아질수록 나노 발광구조물(440, 450, 460)이 방출하는 빛의 파장이 짧아질 수 있다.In one embodiment, the distance d1 between the first nano light-emitting
한편, 제2 도전형 반도체층(443, 453, 463)은 활성층(442, 452, 462)과 인접한 부분에 전자 차단층(미도시)을 더 포함할 수 있다. 전자차단층은 복수의 서로 다른 조성의 n형 AlxInyGa1 -x- yN을 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있으며, 활성층(442, 452, 462)보다 밴드갭이 커서 제2 도전형 반도체층(443, 453, 463)으로 전자가 넘어가는 것을 방지할 수 있다.Meanwhile, the second conductivity-type semiconductor layers 443, 453, and 463 may further include an electron blocking layer (not shown) adjacent to the
제2 도전형 반도체층(443, 453, 463)은 제1 도전형 반도체를 포함하는 나노 코어(441, 451, 461)와 달리 p형 불순물로 도핑된 GaN을 포함할 수 있다. 나노 코어(441, 451, 461)에 도핑 물질로 포함되는 n형 불순물로는 Si이 잘 알려져 있고, 제2 도전형 반도체층(443, 453, 463)에 적용되는 p형 불순물으로서는 Zn, Cd, Be, Mg, Ca, Ba 등이 있으며, 주로 Mg, Zn가 사용될 수 있다.The second conductivity-type semiconductor layers 443, 453, and 463 may include GaN doped with p-type impurities, unlike the
도 7a 내지 도 7c는 도 5에 도시한 나노구조 반도체 발광소자를 설명하는 데에 제공되는 평면도이다.7A to 7C are plan views provided to describe the nanostructured semiconductor light emitting device shown in FIG. 5.
도 7a 내지 도 7c는 도 5에 도시한 나노구조 반도체 발광소자에서 제1 발광 영역(320A)과 제2 발광 영역(320B) 사이에 정의되는 제1 경계 영역(330A)의 폭 L을 설정하는 방법을 설명하기 위해 제공되는 도이다. 도 7a 내지 도 7c는 모두 제1 발광 영역(320A)과 제2 발광 영역(320B) 및 그 사이에 배치되는 제1 경계 영역(330A)을 도시하고 있으나, 도 7a 내지 도 7c를 참조하여 설명하는 본 발명의 일 실시예는 제2 발광 영역(320B)과 제3 발광 영역(320C) 및 그 사이에 배치되는 제2 경계 영역(330B)에도 적용될 수 있다.7A to 7C are a method of setting the width L of the
우선 도 7a를 참조하면, 실질적으로 동일한 직경을 갖는 복수의 나노 발광구조물(440, 450)이 제1, 제2 발광 영역(320A, 320B)에 각각 배치될 수 있다. 제1 발광 영역(320A)에 배치되는 제1 나노 발광구조물(440)은 제2 발광 영역(320B)에 배치되는 제2 나노 발광구조물(450)에 비해 상대적으로 더 좁은 간격으로 배치될 수 있다. 즉, 제1 나노 발광구조물(440) 사이의 간격 d1은, 제2 나노 발광구조물(450) 사이의 간격 d2보다 작을 수 있다.First, referring to FIG. 7A, a plurality of nano
도 7a의 실시예에서 제1 경계 영역(330A)의 폭 L은 제1 발광 영역(320A)에 배치되는 제1 나노 발광구조물(440) 사이의 간격 d1과 같은 값을 가질 수 있다. 따라서, 제1 경계 영역(330A)이 제1 발광 영역(320A)에 미치는 영향은 극히 미미할 수 있으나, 제2 발광 영역(320B)에 포함되는 제2 나노 발광구조물(450) 사이의 간격 d2에 큰 영향을 미칠 수 있으며, 제2 발광 영역(320)에서 제2 나노 발광구조물(450) 사이의 간격 d2의 산포도가 증가할 수 있다.In the embodiment of FIG. 7A, the width L of the
다음으로 도 7b를 참조하면, 제1 경계 영역(330A)의 폭 L이 제2 발광 영역(320B)에 배치되는 제2 나노 발광구조물(450) 사이의 간격 d2와 같은 값을 가질 수 있다. 따라서, 도 7a의 실시예와 반대로, 제1 경계 영역(330A)이 제2 발광 영역(320B)에 미치는 영향은 줄일 수 있으나, 제1 발광 영역(320A)에 포함되는 제1 나노 발광구조물(440) 사이의 간격 d1의 산포도가 증가할 수 있다.Next, referring to FIG. 7B, the width L of the
마지막으로 도 7c를 참조하면, 제1 경계 영역(330A)의 폭 L은 제1 나노 발광구조물(440) 사이의 간격 d1과, 제2 나노 발광구조물(450) 사이의 간격 d2의 평균 값으로 설정될 수 있다. 따라서, 도 7a 및 도 7b의 실시예와 반대로, 제1 경계 영역(330A)은 제1 발광 영역(320A) 및 제2 발광 영역(320B) 각각에 포함되는 제1, 제2 나노 발광구조물(440, 450)의 간격 d1, d2에 모두 영향을 줄 수 있다. Finally, referring to FIG. 7C, the width L of the
다만, 도 7a의 실시예에서 발생할 수 있는 제2 나노 발광구조물(450) 사이의 간격 d2의 산포도 증가보다, 도 7c의 실시예에서 발생할 수 있는 제2 나노 발광구조물(450) 사이의 간격 d2의 산포도 증가는 더 작을 수 있다. 마찬가지로, 도 7b의 실시예에서 발생할 수 있는 제1 나노 발광구조물(440) 사이의 간격 d1의 산포도 증가보다, 도 7c의 실시예에서 발생할 수 있는 제1 나노 발광구조물(440) 사이의 간격 d1의 산포도 증가는 더 작을 수 있다. However, rather than an increase in the scatter of the spacing d2 between the second nano light-emitting
즉, 도 7a 내지 도 7c의 실시예에서 설명한 바와 같이, 제1 경계 영역(330A)의 폭 L에 의해 좌우에 인접한 발광 영역(320A, 320B)에 배치되는 제1, 제2 나노 발광구조물(440, 450) 사이의 간격 d1, d2의 산포도가 증가할 수 있다. 나노 발광구조물(440, 450) 사이의 간격 d1, d2의 산포도 증가는, 제1, 제2 발광 영역(320A, 320B)에서 방출하는 빛의 파장에 영향을 줄 수 있으므로, 나노구조 반도체 발광소자(300)에서 얻고자 하는 빛의 파장을 고려하여 제1 경계 영역(330A)의 폭을 설정할 수 있다. 비슷한 방법으로, 제2, 제3 발광 영역(320B, 320C)에 배치되는 제2 경계 영역(330B)의 폭을 설정할 수 있다.That is, as described in the embodiment of FIGS. 7A to 7C, the first and second nano
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims. Therefore, various types of substitutions, modifications and changes will be possible by those of ordinary skill in the art within the scope not departing from the technical spirit of the present invention described in the claims, and this also belongs to the scope of the present invention. something to do.
100, 300: 나노구조 반도체 발광소자
110, 310: 비발광 영역
120, 320: 발광 영역
210, 410: 기판
220, 420: 베이스층
230, 430: 절연막
240, 250, 440, 450, 460: 나노 발광구조물
241, 251, 441, 451, 461: 나노 코어
242, 252, 442, 452, 462: 활성층
243, 253, 443, 453, 463: 제2 도전형 반도체층100, 300: nanostructure semiconductor light emitting device
110, 310: non-luminous area
120, 320: light emitting area
210, 410: substrate
220, 420: base layer
230, 430: insulating film
240, 250, 440, 450, 460: nano light emitting structure
241, 251, 441, 451, 461: nano core
242, 252, 442, 452, 462: active layer
243, 253, 443, 453, 463: second conductivity type semiconductor layer
Claims (5)
상기 발광 영역에 배치되며, 제1 도전형 반도체를 포함하는 나노 코어, 상기 복수의 나노 코어 상에 순차적으로 형성되는 활성층과 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물; 을 포함하고,
상기 복수의 발광 영역 중에서 제1 발광 영역에 배치되는 상기 복수의 나노 발광구조물 사이의 거리와, 상기 제1 발광 영역과 다른 제2 발광 영역에 배치되는 상기 복수의 나노 발광구조물 사이의 거리는 서로 다르며,
상기 하나 이상의 경계 영역 각각의 폭은, 상기 경계 영역에 인접한 상기 복수의 발광 영역 중에서 하나의 발광 영역에 포함되는 상기 복수의 나노 발광구조물 각각 사이의 거리, 및 상기 경계 영역에 인접한 상기 복수의 발광 영역 중에서 다른 하나의 발광 영역에 포함되는 상기 복수의 나노 발광구조물 각각 사이의 거리의 평균값 중 어느 하나인 나노구조 반도체 발광소자.
A substrate having a non-emission area, a plurality of emission areas, and at least one boundary area disposed between the plurality of emission areas; And
A plurality of nano light-emitting structures disposed in the emission region and including a nano core including a first conductivity type semiconductor, an active layer sequentially formed on the plurality of nano cores, and a second conductivity type semiconductor layer; Including,
A distance between the plurality of nano light-emitting structures disposed in a first light-emitting area among the plurality of light-emitting areas and a distance between the plurality of nano light-emitting structures disposed in a second light-emitting area different from the first light-emitting area are different from each other,
The width of each of the at least one boundary region is a distance between each of the plurality of nano light emitting structures included in one of the plurality of light emitting regions adjacent to the boundary region, and the plurality of light emitting regions adjacent to the boundary region A nanostructure semiconductor light emitting device having any one of an average value of distances between each of the plurality of nano light emitting structures included in the other light emitting region.
상기 복수의 발광 영역은, 상기 제1 발광 영역 및 상기 제2 발광 영역과 다른 제3 발광 영역을 더 포함하며,
상기 제1 발광 영역에서 상기 복수의 나노 발광구조물은 제1 거리만큼 서로 이격되어 배치되고,
상기 제2 발광 영역에서 상기 복수의 나노 발광구조물은 상기 제1 거리와 다른 제2 거리만큼 서로 이격되어 배치되며,
상기 제3 발광 영역에서 상기 복수의 나노 발광구조물은 상기 제1 거리 및 상기 제2 거리와 다른 제3 거리만큼 서로 이격되어 배치되는 나노구조 반도체 발광소자.
The method of claim 1,
The plurality of light-emitting areas further include a third light-emitting area different from the first light-emitting area and the second light-emitting area,
The plurality of nano light-emitting structures are disposed to be spaced apart from each other by a first distance in the first light-emitting region,
In the second light-emitting region, the plurality of nano light-emitting structures are disposed to be spaced apart from each other by a second distance different from the first distance,
In the third light emitting region, the plurality of nano light emitting structures are disposed to be spaced apart from each other by a third distance different from the first distance and the second distance.
상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 각각에 배치되는 복수의 나노 발광구조물은 서로 다른 파장의 빛을 생성하며, 상기 서로 다른 파장의 빛이 서로 조합되어 백색광을 제공하는 나노구조 반도체 발광소자.
The method of claim 2,
A plurality of nano light-emitting structures disposed in each of the first light-emitting region, the second light-emitting region, and the third light-emitting region generate light of different wavelengths, and light of the different wavelengths are combined with each other to provide white light Nano structure semiconductor light emitting device.
상기 경계 영역의 폭은, 상기 경계 영역에 인접한 상기 복수의 발광 영역 각각에 포함되는 상기 복수의 나노 발광구조물 사이의 거리 산포를 최소화할 수 있는 값으로 결정되는 나노구조 반도체 발광소자.
The method of claim 1,
The width of the boundary region is determined to be a value capable of minimizing a dispersion of distances between the plurality of nano light emitting structures included in each of the plurality of light emitting regions adjacent to the boundary region.
상기 복수의 발광 영역 중 적어도 일부는 제1 영역과 제2 영역을 포함하며 상기 제1 영역은 상기 제2 영역보다 상기 비발광 영역에 인접하고,
상기 제1 영역에 배치되는 복수의 나노 발광구조물 사이의 거리는 상기 제2 영역에 배치되는 복수의 나노 발광구조물 사이의 거리보다 작은 나노구조 반도체 발광소자.The method of claim 1,
At least a portion of the plurality of light-emitting regions includes a first region and a second region, and the first region is adjacent to the non-emission region than the second region,
A nanostructure semiconductor light emitting device in which a distance between the plurality of nano light emitting structures disposed in the first region is smaller than a distance between the plurality of nano light emitting structures disposed in the second region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200007305A KR102188498B1 (en) | 2020-01-20 | 2020-01-20 | Nano structure semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200007305A KR102188498B1 (en) | 2020-01-20 | 2020-01-20 | Nano structure semiconductor light emitting device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130149098A Division KR102132651B1 (en) | 2013-12-03 | 2013-12-03 | Nano structure semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200011998A KR20200011998A (en) | 2020-02-04 |
KR102188498B1 true KR102188498B1 (en) | 2020-12-09 |
Family
ID=69571175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200007305A KR102188498B1 (en) | 2020-01-20 | 2020-01-20 | Nano structure semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102188498B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102566806B1 (en) * | 2021-12-03 | 2023-08-14 | 한국광기술원 | Multi Color Micro Light Emitting Diode and Manufacturing Method therefor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009049209A (en) | 2007-08-20 | 2009-03-05 | Hokkaido Univ | Semiconductor light emitting device array and method for manufacturing the same |
JP2010251714A (en) | 2009-04-16 | 2010-11-04 | Samsung Electronics Co Ltd | White light-emitting diode |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101710159B1 (en) * | 2010-09-14 | 2017-03-08 | 삼성전자주식회사 | Group III nitride nanorod light emitting device and Manufacturing method for the same |
-
2020
- 2020-01-20 KR KR1020200007305A patent/KR102188498B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009049209A (en) | 2007-08-20 | 2009-03-05 | Hokkaido Univ | Semiconductor light emitting device array and method for manufacturing the same |
JP2010251714A (en) | 2009-04-16 | 2010-11-04 | Samsung Electronics Co Ltd | White light-emitting diode |
Also Published As
Publication number | Publication date |
---|---|
KR20200011998A (en) | 2020-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102132651B1 (en) | Nano structure semiconductor light emitting device | |
US8399876B2 (en) | Semiconductor dies, light-emitting devices, methods of manufacturing and methods of generating multi-wavelength light | |
KR101258583B1 (en) | Nano lod light emitting device and method of manufacturing the same | |
KR101611412B1 (en) | Light emitting device | |
JP5165702B2 (en) | Nitride semiconductor light emitting device | |
US8704252B2 (en) | Light emitting device | |
KR101018217B1 (en) | Nitride semiconductor device | |
KR101909961B1 (en) | Optoelectronic component | |
KR101033298B1 (en) | Zinc Oxide Light Emitting Diode | |
KR102397661B1 (en) | Semiconductor light-emitting element | |
JP6433248B2 (en) | Semiconductor light emitting device | |
KR20170080600A (en) | Semiconductor light-emitting device | |
US8242514B2 (en) | Semiconductor light emitting diode | |
KR101423720B1 (en) | Light emitting device having active region of multi quantum well structure and method for fabricating the same | |
KR102188498B1 (en) | Nano structure semiconductor light emitting device | |
KR20100049451A (en) | Nitride semiconductor device | |
KR101625132B1 (en) | Light emitting diode employing non-polar substrate | |
KR102261727B1 (en) | Light emitting device and light emitting device package including the same | |
JP6521750B2 (en) | Nitride semiconductor light emitting device | |
JP6616126B2 (en) | Nitride semiconductor light emitting device | |
CN115911198A (en) | Epitaxial structure of semiconductor light emitting element, and light emitting device | |
KR101504155B1 (en) | Nitride semiconductor light emitting device | |
KR100875444B1 (en) | Light emitting diode and method for manufacturing the same | |
KR100891826B1 (en) | Semiconductor light emitting device | |
KR102531349B1 (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |