KR102187498B1 - Method of fabricating electronic device - Google Patents

Method of fabricating electronic device Download PDF

Info

Publication number
KR102187498B1
KR102187498B1 KR1020180171594A KR20180171594A KR102187498B1 KR 102187498 B1 KR102187498 B1 KR 102187498B1 KR 1020180171594 A KR1020180171594 A KR 1020180171594A KR 20180171594 A KR20180171594 A KR 20180171594A KR 102187498 B1 KR102187498 B1 KR 102187498B1
Authority
KR
South Korea
Prior art keywords
electronic device
release layer
layer
silicon wafer
forming
Prior art date
Application number
KR1020180171594A
Other languages
Korean (ko)
Other versions
KR20200081755A (en
Inventor
강일석
이종권
김태현
박종철
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020180171594A priority Critical patent/KR102187498B1/en
Publication of KR20200081755A publication Critical patent/KR20200081755A/en
Application granted granted Critical
Publication of KR102187498B1 publication Critical patent/KR102187498B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods

Abstract

본 발명은 상면에 이형층이 구비된 캐리어 기판을 제공하는 단계; 실리콘 웨이퍼 상에 소자층이 형성된 예비적 전자 소자를 제공하는 단계; 상기 소자층과 상기 이형층이 접촉하도록 상기 예비적 전자 소자를 플립하여 상기 이형층 상에 상기 예비적 전자 소자를 점착하는 단계; 상기 이형층과 상기 예비적 전자 소자가 점착된 상태에서, 상기 실리콘 웨이퍼를 후면에서부터 일부 제거하여 박형화된 실리콘 웨이퍼를 형성함으로써, 상기 박형화된 실리콘 웨이퍼와 상기 소자층을 구비하는 전자 소자를 형성하는 단계; 및 상기 이형층으로부터 상기 전자 소자를 분리시키는 단계;를 포함하는, 전자 소자의 제조 방법을 제공한다. The present invention provides a carrier substrate provided with a release layer on the upper surface; Providing a preliminary electronic device in which an element layer is formed on a silicon wafer; Adhering the preliminary electronic device on the release layer by flipping the preliminary electronic device so that the device layer and the release layer contact each other; Forming a thinned silicon wafer by partially removing the silicon wafer from a rear surface while the release layer and the preliminary electronic device are adhered to each other, thereby forming an electronic device including the thinned silicon wafer and the device layer ; And it provides a method of manufacturing an electronic device comprising; separating the electronic device from the release layer.

Description

전자 소자의 제조 방법{Method of fabricating electronic device}TECHNICAL FIELD [Method of fabricating electronic device]

본 발명은 전자 소자의 제조 방법에 관한 것으로서, 더 상세하게는 두께가 얇은 전자 소자를 제조하는 방법에 관한 것이다.The present invention relates to a method of manufacturing an electronic device, and more particularly, to a method of manufacturing a thin electronic device.

유연 기판(flexible substrate)은 잘 휘어지는 연성을 가지고 있으므로 연성기판이라고도 지칭되기도 한다. 이러한 유연 기판은 고분자 소재를 이용하여 제조할 수 있다. 이러한 유연 기판을 이용하는 유연 소자에는 유연 기판의 일면에 부품소자로서 반도체칩과 같은 박막트랜지스터와 저항, 콘덴서와 같은 수동소자가 다수 탑재되며, 이러한 부품소자 사이 또는 외부 입출력 장치와의 사이에는 전기적 신호를 송수신하기 위한 전기 배선이 형성된다. 특히 최근 들어 격심해지고 있는 전자부품의 고집적화, 고기능화 추세의 직접적인 영향으로 배선기술의 미세피치화가 더욱 중요해지고 있으며, 미세피치화에 따른 높은 종횡비를 가지는 전기 배선의 구현이 절대적으로 요구되고 있다. 더욱이 유연 기판을 이용한 유연 소자(flexible device)에 대한 수요가 급증하면서 유연 기판 상에 적용되는 전기 배선기술은 디스플레이, 조명, 유기태양전지 등 다양한 분야에서 요구되는 대면적 제조, 유연 기판성 확보, 친환경적이면서 제조비용이 낮아야 한다는 조건이 부가되고 있다.A flexible substrate is also referred to as a flexible substrate because it has a flexible, flexible substrate. Such a flexible substrate can be manufactured using a polymer material. In the flexible element using such a flexible substrate, a thin film transistor such as a semiconductor chip and a number of passive elements such as resistors and capacitors are mounted as component elements on one side of the flexible substrate, and electrical signals are transmitted between these component elements or between external input/output devices. Electrical wiring for transmitting and receiving is formed. Particularly, due to the direct influence of the recent trend of high integration and high functionality of electronic components, the fine pitch of wiring technology is becoming more important, and the implementation of electric wiring having a high aspect ratio according to the fine pitch is absolutely required. Moreover, as the demand for flexible devices using flexible substrates rapidly increases, the electric wiring technology applied on flexible substrates is large-area manufacturing required in various fields such as displays, lighting, and organic solar cells, securing flexible substrate properties, and eco-friendly. At the same time, the condition that the manufacturing cost should be low is added.

한편, 유연 소자들은 유연 기판 상에 형성된 전기 배선, 유기/무기 반도체 소자들로 구성된다. 그러나 유연 기판을 이용한 반도체 소자 제작을 위해 종래의 팹 설비를 활용한 패터닝 및 증착 등의 공정이 용이하게 수행하기 어려운 문제점이 있다. Meanwhile, the flexible devices are composed of electrical wiring and organic/inorganic semiconductor devices formed on a flexible substrate. However, there is a problem in that it is difficult to easily perform processes such as patterning and deposition using conventional fab facilities for fabricating a semiconductor device using a flexible substrate.

따라서, 유연 기판을 리지드(rigid)한 실리콘 등의 경질 소재로 이루어진 캐리어 기판에 접합하거나 형성한 후 이형을 통한 유연 소자 제작기술이 요구되고 있다. 종래의 기술을 살펴보면, 레이저 조사를 통해 기판으로부터 소자 기판을 분리하는 제조 방법이 제시되고 있으나, 레이저 조사에 따른 기판 및 소자 손상의 우려가 있다. 특히 레이저 조사를 위해서 전용의 특수한 공정 장비가 요구되는 문제점이 있다. 또한, 희생층을 이용한 유연 및 연신율을 갖는 소자 제조 방법이 제시되고 있다. 화학적 처리를 통한 희생층 제거 공정 역시 기판 및 소자의 손상이 우려된다. Accordingly, there is a need for a technology for fabricating a flexible device through release after bonding or forming a flexible substrate on a carrier substrate made of a rigid material such as rigid silicon. Looking at the conventional technology, a manufacturing method for separating an element substrate from a substrate through laser irradiation has been proposed, but there is a concern of damage to the substrate and the element due to laser irradiation. In particular, there is a problem that a dedicated special process equipment is required for laser irradiation. In addition, a method of manufacturing a device having flexibility and elongation using a sacrificial layer has been proposed. In the process of removing the sacrificial layer through chemical treatment, there is also a concern about damage to the substrate and device.

한편, 유연 소자의 기능향상을 위해 다양한 센서 및 ASIC 등의 집적이 요구되고 있다. 그러나 유연 기판 상에서 다양한 기능을 갖는 센서의 제작이 제한적이고, 그 성능 또한 실리콘 웨이퍼 상에 제작된 소자에 비해 낮기 때문에 고성능화 및 다기능화에 어려움을 갖는다.Meanwhile, integration of various sensors and ASICs is required to improve the function of flexible devices. However, manufacturing of a sensor having various functions on a flexible substrate is limited, and its performance is also lower than that of a device manufactured on a silicon wafer, so it is difficult to increase high performance and multifunctionality.

선행문헌 1. 특허등록번호 제10-1191865호(2012.10.10.)Prior Documents 1. Patent Registration No. 10-1191865 (2012.10.10.) 선행문헌 2. 특허등록번호 제10-1684195호(2016.12.01.)Prior Document 2. Patent Registration No. 10-1684195 (2016.12.01.)

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 두께가 매우 얇은 전자 소자를 용이하게 구현할 수 있는 전자 소자의 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로서, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.The present invention has been made to solve various problems, including the above problems, and an object of the present invention is to provide a method of manufacturing an electronic device capable of easily implementing an electronic device having a very thin thickness. However, these problems are exemplary, and the scope of the present invention is not limited thereby.

본 발명의 일 실시예에 따른 전자 소자의 제조 방법은 상면에 이형층이 구비된 캐리어 기판을 제공하는 단계; 실리콘 웨이퍼 상에 소자층이 형성된 예비적 전자 소자를 제공하는 단계; 상기 소자층과 상기 이형층이 접촉하도록 상기 예비적 전자 소자를 플립하여 상기 이형층 상에 상기 예비적 전자 소자를 점착하는 단계; 상기 이형층과 상기 예비적 전자 소자가 점착된 상태에서, 상기 실리콘 웨이퍼를 후면에서부터 일부 제거하여 박형화된 실리콘 웨이퍼를 형성함으로써, 상기 박형화된 실리콘 웨이퍼와 상기 소자층을 구비하는 전자 소자를 형성하는 단계; 및 상기 이형층으로부터 상기 전자 소자를 분리시키는 단계;를 포함한다. A method of manufacturing an electronic device according to an embodiment of the present invention includes providing a carrier substrate having a release layer on an upper surface thereof; Providing a preliminary electronic device in which an element layer is formed on a silicon wafer; Adhering the preliminary electronic device on the release layer by flipping the preliminary electronic device so that the device layer and the release layer contact each other; Forming a thinned silicon wafer by partially removing the silicon wafer from a rear surface while the release layer and the preliminary electronic device are adhered to each other, thereby forming an electronic device including the thinned silicon wafer and the device layer ; And separating the electronic device from the release layer.

상기 전자 소자의 제조 방법에서, 상기 이형층은 양면열박리테이프일 수 있다. In the method of manufacturing the electronic device, the release layer may be a double-sided thermal release tape.

상기 전자 소자의 제조 방법에서, 상기 예비적 전자 소자를 제공하는 단계는 상기 실리콘 웨이퍼 내에 트렌치패턴을 형성하는 단계를 포함하되, 상기 전자 소자를 형성하는 단계는 상기 실리콘 웨이퍼를 후면에서부터 일부 제거하여 상기 트렌치 패턴이 노출되도록 박형화된 실리콘 웨이퍼를 형성하는 단계를 포함할 수 있다. In the method of manufacturing the electronic device, the step of providing the preliminary electronic device includes forming a trench pattern in the silicon wafer, and the step of forming the electronic device includes partially removing the silicon wafer from the rear surface, It may include forming a thinned silicon wafer such that the trench pattern is exposed.

상기 전자 소자의 제조 방법에서, 상기 전자 소자를 형성하는 단계는 상기 박형화된 실리콘 웨이퍼 상에 저온 실리콘 공정층을 형성하는 단계를 포함할 수 있다. In the method of manufacturing the electronic device, forming the electronic device may include forming a low-temperature silicon process layer on the thinned silicon wafer.

상기 전자 소자의 제조 방법에서, 상기 전자 소자를 형성하는 단계는 상기 저온 실리콘 공정층 상에 접착층을 형성하고 상기 접착층 상에 유연기판을 배치하는 단계를 더 포함할 수 있다. In the method of manufacturing the electronic device, the forming of the electronic device may further include forming an adhesive layer on the low-temperature silicon process layer and disposing a flexible substrate on the adhesive layer.

상기 전자 소자의 제조 방법에서, 상기 이형층으로부터 상기 전자 소자를 분리시키는 단계는 외부 열원으로부터 상기 이형층에 열에너지를 투입하여 상기 이형층의 점착력을 저하시키는 단계를 포함할 수 있다. In the method of manufacturing the electronic device, the step of separating the electronic device from the release layer may include reducing the adhesion of the release layer by inputting thermal energy to the release layer from an external heat source.

상기 전자 소자의 제조 방법에서, 상기 이형층으로부터 상기 전자 소자를 분리시키는 단계는 상기 이형층에 자외선을 투입하여 상기 이형층의 점착력을 저하시키는 단계를 포함할 수 있다. In the method of manufacturing the electronic device, the step of separating the electronic device from the release layer may include reducing the adhesive strength of the release layer by applying ultraviolet rays to the release layer.

상기 전자 소자의 제조 방법에서, 상기 이형층으로부터 상기 전자 소자를 분리시키는 단계는 상기 이형층에 광에너지를 투입하여 상기 이형층의 점착력을 저하시키는 단계를 포함할 수 있다. In the method of manufacturing the electronic device, separating the electronic device from the release layer may include reducing the adhesive strength of the release layer by applying light energy to the release layer.

상기한 바와 같이 이루어진 본 발명의 실시예에 따르면, 자외선 또는 열에너지를 이용하여 이형층의 점착력 약화를 구현함으로써 박형화된 실리콘 웨이퍼를 구비하는 전자 소자를 캐리어 기판으로부터 용이하게 분리할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to the embodiment of the present invention made as described above, the electronic device including the thinned silicon wafer can be easily separated from the carrier substrate by implementing weakening of the adhesion of the release layer using ultraviolet rays or thermal energy. Of course, the scope of the present invention is not limited by these effects.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 전자 소자의 제조 방법을 도해하는 도면들이다.
도 6 내지 도 9는 본 발명의 변형된 일 실시예에 따른 전자 소자의 제조 방법을 도해하는 도면들이다.
도 10 내지 도 11은 본 발명의 변형된 다른 실시예에 따른 전자 소자의 제조 방법을 도해하는 도면들이다. 1 to 5 are diagrams illustrating a method of manufacturing an electronic device according to an embodiment of the present invention.
6 to 9 are diagrams illustrating a method of manufacturing an electronic device according to a modified embodiment of the present invention.
10 to 11 are diagrams illustrating a method of manufacturing an electronic device according to another modified embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 여러 실시예들을 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments of the present invention are provided to more completely describe the present invention to those of ordinary skill in the art, and the following examples may be modified in various other forms, and the scope of the present invention is as follows. It is not limited to the examples. Rather, these embodiments are provided to make the present disclosure more faithful and complete, and to completely convey the spirit of the present invention to those skilled in the art. In addition, in the drawings, the thickness or size of each layer is exaggerated for convenience and clarity of description.

이하, 본 발명의 일 실시예들에 따른 전자 소자의 제조 방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing an electronic device according to exemplary embodiments will be described in detail with reference to the drawings.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 전자 소자의 제조 방법을 도해하는 도면들이다. 1 to 5 are diagrams illustrating a method of manufacturing an electronic device according to an embodiment of the present invention.

도 1을 참조하면, 상면에 이형층(20)이 구비된 캐리어 기판(10)을 제공한다. Referring to FIG. 1, a carrier substrate 10 having a release layer 20 disposed on an upper surface thereof is provided.

캐리어 기판(10)은 지지체로서의 기능을 수행하기 위하여 경질 소재로 이루어진 것일 수 있다. 예를 들어, 실리콘 웨이퍼(silicon wafer) 또는 유리 기판, 석영(Quartz) 기판 등을 포함할 수 있다. The carrier substrate 10 may be made of a hard material in order to function as a support. For example, it may include a silicon wafer, a glass substrate, or a quartz substrate.

상기 이형층(20)은 양면열박리테이프일 수 있다. 이형층(20)은, 박리 인자가 제공되지 않았을 경우, 하부에 배치된 캐리어 기판(10)과 상부에 배치된 박형화된 실리콘 웨이퍼(32')과 각각 점착되지만, 상기 박리 인자가 이형층(20)에 제공되는 경우, 적어도 상기 이형층(20)과 상기 박형화된 실리콘 웨이퍼(32')은 서로 분리되면서 박리가 일어날 수 있다. The release layer 20 may be a double-sided heat release tape. When a peeling factor is not provided, the release layer 20 adheres to the carrier substrate 10 disposed below and the thinned silicon wafer 32' disposed above, respectively, but the release factor is applied to the release layer 20 ), peeling may occur while at least the release layer 20 and the thinned silicon wafer 32 ′ are separated from each other.

이형층(20)은, 예를 들어, 상기 박리 인자로서 외부에서 열이 인가될 경우, 점착력 약화에 의해 박리가 일어나는 열 박리 필름일 수 있다. 상기 열 박리 필름은 고온에서 경화가 일어나면서 점착력 약화에 의해 박리가 일어나는 고온 경화 필름일 수 있다. 예컨대, 이형층(20)은 베이스 필름과 베이스 필름의 적어도 일면 상에 형성된 점착제를 포함하여 구성될 수 있는 바, 상기 점착제가 고온에서 경화되어 점착력이 약화되면서 적어도 상기 이형층(20)과 상기 박형화된 실리콘 웨이퍼(32')의 경계에서 박리가 일어날 수 있다. The release layer 20 may be, for example, a thermal release film in which peeling occurs due to weakening of adhesion when heat is applied from the outside as the peeling factor. The thermal release film may be a high temperature cured film in which peeling occurs due to weakening of adhesive force while curing occurs at high temperature. For example, the release layer 20 may include a base film and a pressure-sensitive adhesive formed on at least one side of the base film, and the pressure-sensitive adhesive is cured at a high temperature to weaken the adhesion, and at least the release layer 20 and the thickness are reduced. Peeling may occur at the boundary of the silicon wafer 32'.

다른 예로서, 이형층(20)은, 상기 박리 인자로서 외부로부터 자외선(UV)을 인가받았을 경우, 경화가 일어나면서 점착력 약화에 의해 박리가 일어나는 자외선 경화 필름일 수 있다. 예컨대, 이형층(20)은 베이스 필름과 베이스 필름의 적어도 일면 상에 형성된 점착제를 포함하여 구성될 수 있는 바, 상기 점착제가 자외선(UV)에 의하여 경화되어 점착력이 약화되면서 적어도 상기 이형층(20)과 상기 박형화된 실리콘 웨이퍼(32')의 경계에서 박리가 일어날 수 있다. As another example, the release layer 20 may be an ultraviolet cured film in which peeling occurs due to weakening of adhesive strength while curing occurs when ultraviolet (UV) rays are applied from the outside as the peeling factor. For example, the release layer 20 may include a base film and a pressure-sensitive adhesive formed on at least one side of the base film, and the pressure-sensitive adhesive is cured by ultraviolet rays (UV) to weaken the adhesion, and at least the release layer 20 ) And the thinned silicon wafer 32 ′.

또 다른 예로서, 이형층(20)은 베이스 필름과 점착제를 포함하여 구성되되, 베이스 필름의 일부에 발포제가 함유된 점착제가 도포되어 있을 수 있는데, 특정 온도를 넘어설 경우, 상기 발포제가 발포됨으로써 점착력이 약화되면서 적어도 상기 이형층(20)과 상기 박형화된 실리콘 웨이퍼(32')의 경계에서 박리가 일어날 수 있다. As another example, the release layer 20 is composed of a base film and a pressure-sensitive adhesive, but a pressure-sensitive adhesive containing a foaming agent may be applied to a part of the base film. When it exceeds a certain temperature, the foaming agent is foamed. As adhesion is weakened, peeling may occur at least at the boundary between the release layer 20 and the thinned silicon wafer 32 ′.

이형층(20)을 구성하는 상기 베이스 필름은 PI(Polyimide), PET(Polyethyleneterephthalate), PEN(Polyethylene naphthalene), 유리섬유에 PTFE (Polytetra fluoro ethylene)가 코팅된 필름, ETFE(Ethylene terafluoroethylene), PEEK(Polyether etherketon), PPS(Poly phenylene sulfide), PES(Polyethersulfone) 중 적어도 어느 하나 물질을 포함하여 이루어진 고분자 필름일 수 있다. The base film constituting the release layer 20 is PI (Polyimide), PET (Polyethyleneterephthalate), PEN (Polyethylene naphthalene), a glass fiber coated with PTFE (Polytetra fluoro ethylene), ETFE (Ethylene terafluoroethylene), PEEK ( Polyether etherketon), PPS (Poly phenylene sulfide), PES (Polyethersulfone) may be a polymer film made of at least one of the material.

이형층(20)은 상기 베이스 필름의 양면에 박리 인자(예를 들어, 열, 자외선, 레이저 등)가 제공되지 않는 경우에는 점착력을 가지되 박리 인자가 제공되는 경우 점착력이 약화될 수 있는 점착제를 더 포함할 수 있다. 예를 들어, 이형층(20)은 상기 베이스 필름의 양면에 열 박리 테이프를 라미네이팅하여 구성할 수도 있다. When a peeling factor (eg, heat, ultraviolet rays, laser, etc.) is not provided on both sides of the base film, the release layer 20 has adhesive strength, but when a peeling factor is provided, a pressure-sensitive adhesive capable of weakening the adhesive strength. It may contain more. For example, the release layer 20 may be formed by laminating a thermal release tape on both sides of the base film.

도 2를 참조하면, 실리콘 웨이퍼(32) 상에 소자층(33)이 형성된 예비적 전자 소자(30)를 제공한다. Referring to FIG. 2, a preliminary electronic device 30 in which the device layer 33 is formed on a silicon wafer 32 is provided.

소자층(33)은 실리콘 웨이퍼(32) 상에 절연물질과 도전물질의 적층 및 패터닝 공정으로 구현될 수 있다. 변형된 실시예서는 실리콘 웨이퍼(32)의 상부에 이온주입 공정, 트렌치 식각 공정, 증착 공정 중의 적어도 일부를 이용하여 소자층(33)의 적어도 일부가 형성될 수도 있다. The device layer 33 may be implemented by laminating and patterning an insulating material and a conductive material on the silicon wafer 32. In a modified embodiment, at least a portion of the device layer 33 may be formed on the silicon wafer 32 by using at least a portion of an ion implantation process, a trench etching process, and a deposition process.

도 3을 참조하면, 상기 소자층(33)과 상기 이형층(20)이 접촉하도록 상기 예비적 전자 소자(30)를 플립하여 상기 이형층(20) 상에 상기 예비적 전자 소자(30)를 점착한다. 즉, 예비적 전자 소자(30)의 상면(30a)을 이형층(20)과 대면하도록 예비적 전자 소자(30)의 상하를 뒤집는 플립(flip) 공정을 적용하여 이형층(20)이 구비된 캐리어 기판(10)과 예비적 전자 소자(30)를 배치할 수 있다. 이형층(20)의 점착성분에 의하여 예비적 전자 소자(30)는 이형층(20)과 점착될 수 있다. 3, by flipping the preliminary electronic device 30 so that the device layer 33 and the release layer 20 contact each other, the preliminary electronic device 30 is disposed on the release layer 20. Sticks. That is, the release layer 20 is provided by applying a flip process of flipping the top and bottom of the preliminary electronic device 30 so that the top surface 30a of the preliminary electronic device 30 faces the release layer 20. The carrier substrate 10 and the preliminary electronic device 30 may be disposed. The preliminary electronic device 30 may be adhered to the release layer 20 by the adhesive component of the release layer 20.

도 3 및 도 4를 함께 참조하면, 상기 이형층(20)과 상기 예비적 전자 소자(30)가 점착된 상태에서, 상기 실리콘 웨이퍼(32)를 후면에서부터 일부 제거하여 박형화된 실리콘 웨이퍼(32')를 형성함으로써, 상기 박형화된 실리콘 웨이퍼(32')와 상기 소자층(33)을 구비하는 전자 소자(30')를 형성한다. 예를 들어, 상기 이형층(20)과 상기 예비적 전자 소자(30)가 점착된 상태에서, 백 그라인딩 공정, 에치백 공정 또는 폴리싱 공정 중의 어느 하나의 공정을 이용하여 예비적 전자 소자(30)의 후면(30b)으로부터, 즉 실리콘 웨이퍼(32)의 후면으로부터 소정의 두께를 가지는 부분을 제거함으로써, 박형화된 실리콘 웨이퍼(32')를 형성할 수 있다. 박형화된 실리콘 웨이퍼(32')의 두께는 실리콘 웨이퍼(32)의 두께 보다 작다는 것은 상술한 설명으로부터 명백하다. Referring to FIGS. 3 and 4 together, in a state in which the release layer 20 and the preliminary electronic device 30 are adhered, the silicon wafer 32 is partially removed from the rear surface to reduce the thickness of the silicon wafer 32 ′. ) To form the electronic device 30' including the thinned silicon wafer 32' and the device layer 33. For example, in a state in which the release layer 20 and the preliminary electronic device 30 are adhered, the preliminary electronic device 30 may be performed by using any one of a back grinding process, an etch back process, or a polishing process. By removing a portion having a predetermined thickness from the rear surface 30b of the silicon wafer 32, that is, from the rear surface of the silicon wafer 32, a thinned silicon wafer 32 ′ can be formed. It is apparent from the above description that the thickness of the thinned silicon wafer 32 ′ is smaller than that of the silicon wafer 32.

도 5를 참조하면, 상기 이형층(20)으로부터 상기 전자 소자(30')를 분리시킨다. 이에 의하면, 박형화된 실리콘 웨이퍼(32') 및 박형화된 실리콘 웨이퍼(32') 상에 형성된 소자층(33)으로 이루어진 전자 소자(30')를 독립적으로 구현할 수 있다. 전자 소자(30')는 캐리어 기판(10)과 분리되어 구현됨으로써, 전자 부품 내에 배치될 수 있는 얇은 두께를 가지는 전자 소자로 제공될 수 있다. Referring to FIG. 5, the electronic device 30 ′ is separated from the release layer 20. Accordingly, the electronic device 30 ′ comprising the thinned silicon wafer 32 ′ and the device layer 33 formed on the thinned silicon wafer 32 ′ can be independently implemented. The electronic device 30 ′ may be implemented separately from the carrier substrate 10, and thus may be provided as an electronic device having a thin thickness that may be disposed in an electronic component.

한편, 상기 분리하는 공정의 일 예로서, 상기 이형층(20)으로부터 상기 전자 소자(30')를 분리시키는 단계는 외부 열원으로부터 상기 이형층(20)에 열에너지를 투입하여 상기 이형층(20)의 점착력을 저하시키는 단계를 포함할 수 있다. 상기 열에너지는 전자 소자(30')의 전체에 고르게 인가될 수 있으나, 이형층(20)이 존재하는 부위에 국부적으로 열을 가할 수도 있다. 또는, 소자층(33)의 손상을 방지하기 위해서, 캐리어 기판(10)의 후면에서 이형층(20)이 배치된 방향으로 소정의 열을 적절하게 인가할 수도 있다. 이형층(20)에 열에너지를 인가하는 방법으로서, 캐리어 기판(10), 이형층(20) 및 전자 소자(30')가 적층된 구조체를 퍼니스(furnace) 내에 장입하는 방법, 국부적인 열원(heat source)을 이형층(20) 부근 영역, 전자 소자(30') 부근 영역 또는 캐리어 기판(10) 부근 영역에 배치하는 방법, 열에너지를 가지는 광을 최종적으로 이형층(20)에 조사하는 방법 등이 가능하다. 여기서, 상기 광에너지는, 예를 들어, 레이저를 이용한 광에너지를 포함할 수 있다.On the other hand, as an example of the separating process, the step of separating the electronic device 30 ′ from the release layer 20 is by inputting thermal energy to the release layer 20 from an external heat source to provide the release layer 20. It may include the step of lowering the adhesion of. The thermal energy may be evenly applied to the entire electronic device 30 ′, but heat may be applied locally to a region where the release layer 20 is present. Alternatively, in order to prevent damage to the device layer 33, predetermined heat may be appropriately applied from the rear surface of the carrier substrate 10 in the direction in which the release layer 20 is disposed. As a method of applying thermal energy to the release layer 20, a method of charging a structure in which a carrier substrate 10, a release layer 20, and an electronic device 30' are stacked into a furnace, and a local heat source. source) in the region near the release layer 20, the region near the electronic device 30', or the region near the carrier substrate 10, and a method of finally irradiating the release layer 20 with light having thermal energy. It is possible. Here, the light energy may include, for example, light energy using a laser.

이형층(20)에 열에너지를 가지는 광을 조사하는 방법은 광을 캐리어 기판(10) 상부로부터 전자 소자(30')를 통하여 광에너지를 이형층(20)에 투입하여 이형층(20)을 국부적으로 가열하여 이형층(20)의 점착력을 약화시키는 방법을 포함할 수 있다. 다른 예로서, 캐리어 기판(10)이 가시광 파장 대역의 광 투과도를 가지는 재질로 이루어지는 경우에는 캐리어 기판(10) 하부로부터 캐리어 기판(10)을 통과하여 광에너지를 이형층(20)에 투입하여 이형층(20)을 국부적으로 가열하여 이형층(20)의 점착력을 약화시킬 수 있다. The method of irradiating the release layer 20 with light having thermal energy is to apply light energy from the top of the carrier substrate 10 to the release layer 20 through the electronic device 30 ′, thereby locally applying the release layer 20. It may include a method of weakening the adhesive force of the release layer 20 by heating. As another example, when the carrier substrate 10 is made of a material having light transmittance in the visible wavelength band, light energy is injected into the release layer 20 through the carrier substrate 10 from the lower portion of the carrier substrate 10 to release By heating the layer 20 locally, the adhesive force of the release layer 20 may be weakened.

상기 분리하는 공정의 다른 예로서, 상기 이형층(20)으로부터 상기 전자 소자(30')를 분리시키는 단계는 상기 이형층(20)에 자외선을 투입하여 상기 이형층(20)의 점착력을 저하시키는 단계를 포함할 수 있다. 이형층(20)이 자외선 경화 필름일 경우 이형층(20)으로 자외선을 조사하여 이형층(20)의 점착력을 저하시켜 전자 소자(30)와 이형층(20)을 분리시킬 수 있다. 상기 자외선의 인가 방향은 전자 소자(30')의 상방에서 캐리어 기판(10)의 하방으로 진행하는 방향으로 인가될 수 있다. 즉, 전자 소자(30')를 통해 이형층(20)에 자외선을 투입하여 이형층(20)의 점착력을 저하시켜 전자 소자(30')와 이형층(20)을 서로 분리시킬 수 있다. 이때, 전자 소자(30')는 상기 자외선이 투과되는 경로를 가지므로, 자외선 투과도를 갖는 물질로 이루어질 수 있다. 다른 예로서, 소자층(33) 내 형성된 능동소자의 손상을 방지하기 위해서, 캐리어 기판(10)의 후면에서 이형층(20)을 향해 자외선을 조사할 수 있다. 캐리어 기판(10)의 하부로부터 캐리어 기판(10)을 통하여 자외선을 이형층(20)으로 투입하여 이형층(20)의 점착력을 저하시켜 전자 소자(30')와 이형층(20)을 서로 분리시킬 수 있다. 이 경우 캐리어 기판(10)은 자외선 투과도를 가지는 물질로 이루어질 수 있다. 한편, 캐리어 기판(10)의 두께 및 재질에 따라 자외선의 파장 대역을 다양하게 조절할 수 있다. 여기에서, 자외선 또는 열이 캐리어 기판(10)에 의해 흡수되지 않는 광을 선택해야 하며, 도면에 도시되지는 않았으나, 이형층(20)을 경화시킬 수 있을 만큼 충분한 에너지가 전달되도록 캐리어 기판(10)과 이형층(20) 사이에 별도의 열전달층(미도시)을 개재하여 낮은 파워로 짧은 시간동안 열을 인가하거나 자외선을 조사하더라도 분리가 잘 되도록 할 수 있다.As another example of the separating process, the step of separating the electronic device 30 ′ from the release layer 20 is to reduce the adhesive strength of the release layer 20 by introducing ultraviolet rays into the release layer 20. It may include steps. When the release layer 20 is a UV-cured film, the electronic device 30 and the release layer 20 may be separated by reducing the adhesion of the release layer 20 by irradiating ultraviolet rays to the release layer 20. The ultraviolet ray may be applied in a direction from the upper side of the electronic device 30 ′ to the lower side of the carrier substrate 10. That is, ultraviolet rays are applied to the release layer 20 through the electronic device 30 ′ to reduce the adhesive strength of the release layer 20, thereby separating the electronic device 30 ′ and the release layer 20 from each other. In this case, since the electronic device 30 ′ has a path through which the ultraviolet rays are transmitted, the electronic device 30 ′ may be made of a material having ultraviolet transmittance. As another example, in order to prevent damage to the active device formed in the device layer 33, ultraviolet rays may be irradiated from the rear surface of the carrier substrate 10 toward the release layer 20. Ultraviolet rays are injected into the release layer 20 from the lower part of the carrier substrate 10 through the carrier substrate 10 to reduce the adhesion of the release layer 20 to separate the electronic device 30' and the release layer 20 from each other I can make it. In this case, the carrier substrate 10 may be made of a material having ultraviolet transmittance. Meanwhile, the wavelength band of ultraviolet rays may be variously adjusted according to the thickness and material of the carrier substrate 10. Here, it is necessary to select light in which ultraviolet rays or heat are not absorbed by the carrier substrate 10, and although not shown in the drawing, sufficient energy to cure the release layer 20 is transferred so that the carrier substrate 10 A separate heat transfer layer (not shown) is interposed between the release layer 20 and the release layer 20 so that separation can be performed well even if heat is applied at low power for a short period of time or ultraviolet rays are irradiated.

상기 분리하는 공정의 또 다른 예로서, 상기 이형층(20)으로부터 상기 전자 소자(30')를 분리시키는 단계는 상기 이형층(20)에 광에너지를 투입하여 상기 이형층(20)의 점착력을 저하시키는 단계를 포함할 수 있다. As another example of the separating process, in the step of separating the electronic device 30 ′ from the release layer 20, optical energy is input to the release layer 20 to increase the adhesion of the release layer 20. It may include a step of lowering.

도 6 내지 도 9는 본 발명의 변형된 일 실시예에 따른 전자 소자의 제조 방법을 도해하는 도면들이다. 6 to 9 are diagrams illustrating a method of manufacturing an electronic device according to a modified embodiment of the present invention.

도 6을 참조하면, 상기 예비적 전자 소자(30)를 제공하는 단계는 상기 실리콘 웨이퍼(32) 내에 트렌치패턴(35)을 형성하는 단계를 포함한다. Referring to FIG. 6, the step of providing the preliminary electronic device 30 includes forming a trench pattern 35 in the silicon wafer 32.

소자층(33)은 실리콘 웨이퍼(32) 상에 절연물질과 도전물질의 적층 및 패터닝 공정으로 구현될 수 있다. 변형된 실시예서는 실리콘 웨이퍼(32)의 상부에 이온주입 공정, 트렌치 식각 공정, 증착 공정 중의 적어도 일부를 이용하여 소자층(33)의 적어도 일부가 형성될 수도 있다. The device layer 33 may be implemented by laminating and patterning an insulating material and a conductive material on the silicon wafer 32. In a modified embodiment, at least a portion of the device layer 33 may be formed on the silicon wafer 32 by using at least a portion of an ion implantation process, a trench etching process, and a deposition process.

트렌치패턴(35)은 실리콘 웨이퍼(32)의 상하를 관통하는 비아패턴과는 구별될 수 있다. 비아패턴은 실리콘 웨이퍼(32)을 관통해야 하므로 식각 공정 및 갭필 공정의 어려움이 있는 반면에, 트렌치패턴(35)은 종횡비가 상대적으로 작아서 식각 공정 및 갭필 공정의 부담이 완화될 수 있다. The trench pattern 35 may be distinguished from a via pattern penetrating the top and bottom of the silicon wafer 32. Since the via pattern must penetrate the silicon wafer 32, there is a difficulty in the etching process and the gap-fill process, whereas the trench pattern 35 has a relatively small aspect ratio, so that the burden of the etching process and the gap-fill process can be eased.

소자층(33)의 적어도 일부가 실리콘 웨이퍼(32) 상에 절연물질과 도전물질의 적층 및 패터닝 공정으로 구현되는 경우, 트렌치패턴(35)은 실리콘 웨이퍼(32)의 상부 표면에서부터 실리콘 웨이퍼(32)의 내측 하방으로 신장할 수 있다. 한편, 이온주입 공정, 트렌치 식각 공정, 증착 공정 중의 적어도 일부를 이용하여 실리콘 웨이퍼(32)의 일부 영역에만 소자층(33)이 형성되는 경우, 트렌치패턴(35)은 소자층(33)을 관통하여 실리콘 웨이퍼(32)의 내측 하방으로 신장할 수도 있다. When at least a part of the device layer 33 is implemented by laminating and patterning an insulating material and a conductive material on the silicon wafer 32, the trench pattern 35 is formed from the upper surface of the silicon wafer 32 to the silicon wafer 32 ) Can be extended to the inner side of the lower side. On the other hand, when the device layer 33 is formed only in a partial area of the silicon wafer 32 by using at least a portion of the ion implantation process, trench etching process, and deposition process, the trench pattern 35 penetrates the device layer 33 As a result, the silicon wafer 32 may be extended to the lower side.

도 7 및 도 8을 참조하면, 상기 전자 소자(30')를 형성하는 단계는 상기 실리콘 웨이퍼(32)를 후면에서부터 일부 제거하여 상기 트렌치패턴(35)이 노출되도록 박형화된 실리콘 웨이퍼(32')를 형성하는 단계를 포함한다. 7 and 8, the step of forming the electronic device 30' is a silicon wafer 32' thinned so that the trench pattern 35 is exposed by partially removing the silicon wafer 32 from the rear surface. And forming.

상기 소자층(33)과 상기 이형층(20)이 접촉하도록 상기 예비적 전자 소자(30)를 플립하여 상기 이형층(20) 상에 상기 예비적 전자 소자(30)를 점착한다. 즉, 예비적 전자 소자(30)의 상면(30a)을 이형층(20)과 대면하도록 예비적 전자 소자(30)의 상하를 뒤집는 플립(flip) 공정을 적용하여 이형층(20)이 구비된 캐리어 기판(10)과 예비적 전자 소자(30)를 배치할 수 있다. 이형층(20)의 점착성분에 의하여 예비적 전자 소자(30)는 이형층(20)과 점착될 수 있다. The preliminary electronic device 30 is attached on the release layer 20 by flipping the preliminary electronic device 30 so that the device layer 33 and the release layer 20 contact each other. That is, the release layer 20 is provided by applying a flip process of flipping the top and bottom of the preliminary electronic device 30 so that the top surface 30a of the preliminary electronic device 30 faces the release layer 20. The carrier substrate 10 and the preliminary electronic device 30 may be disposed. The preliminary electronic device 30 may be adhered to the release layer 20 by the adhesive component of the release layer 20.

도 7 및 도 8을 함께 참조하면, 상기 이형층(20)과 상기 예비적 전자 소자(30)가 점착된 상태에서, 상기 실리콘 웨이퍼(32)를 후면에서부터 일부 제거하여, 트렌치패턴(35)이 노출되도록 구성된, 박형화된 실리콘 웨이퍼(32')를 형성함으로써, 상기 박형화된 실리콘 웨이퍼(32')와 상기 소자층(33) 및 트렌치패턴(35)을 구비하는 전자 소자(30')를 형성한다. 예를 들어, 상기 이형층(20)과 상기 예비적 전자 소자(30)가 점착된 상태에서, 백 그라인딩 공정, 에치백 공정 또는 폴리싱 공정 중의 어느 하나의 공정을 이용하여 예비적 전자 소자(30)의 후면(30b)으로부터, 즉 실리콘 웨이퍼(32)의 후면으로부터 트렌치패턴(35)이 노출될 때까지 소정의 두께를 가지는 부분을 제거함으로써, 박형화된 실리콘 웨이퍼(32')를 형성할 수 있다. 박형화된 실리콘 웨이퍼(32')의 두께는 실리콘 웨이퍼(32)의 두께 보다 작다는 것은 상술한 설명으로부터 명백하다. Referring to FIGS. 7 and 8 together, in a state in which the release layer 20 and the preliminary electronic device 30 are adhered, the silicon wafer 32 is partially removed from the rear surface, so that the trench pattern 35 is formed. By forming a thinned silicon wafer 32' configured to be exposed, an electronic device 30' including the thinned silicon wafer 32', the device layer 33, and the trench pattern 35 is formed. . For example, in a state in which the release layer 20 and the preliminary electronic device 30 are adhered, the preliminary electronic device 30 may be performed by using any one of a back grinding process, an etch back process, or a polishing process. By removing a portion having a predetermined thickness from the rear surface 30b of the silicon wafer 32, that is, from the rear surface of the silicon wafer 32 until the trench pattern 35 is exposed, a thinned silicon wafer 32 ′ can be formed. It is apparent from the above description that the thickness of the thinned silicon wafer 32 ′ is smaller than that of the silicon wafer 32.

도 9를 참조하면, 상기 이형층(20)으로부터 상기 전자 소자(30')를 분리시킨다. 이에 의하면, 박형화된 실리콘 웨이퍼(32') 및 박형화된 실리콘 웨이퍼(32') 상에 형성된 소자층(33)으로 이루어진 전자 소자(30')를 독립적으로 구현할 수 있다. 이 경우, 트렌치패턴(35)은, 최종적으로, 박형화된 실리콘 웨이퍼(32')의 상하를 관통하는 패턴으로 구성될 수 있다. Referring to FIG. 9, the electronic device 30 ′ is separated from the release layer 20. Accordingly, the electronic device 30 ′ comprising the thinned silicon wafer 32 ′ and the device layer 33 formed on the thinned silicon wafer 32 ′ can be independently implemented. In this case, the trench pattern 35 may be configured as a pattern that finally penetrates the upper and lower portions of the thinned silicon wafer 32 ′.

한편, 상기 분리하는 공정의 일 예로서, 상기 이형층(20)으로부터 상기 전자 소자(30')를 분리시키는 단계는 외부 열원으로부터 상기 이형층(20)에 열에너지를 투입하여 상기 이형층(20)의 점착력을 저하시키는 단계를 포함할 수 있다. 이에 대한 상세한 설명은 앞에서 설명한 내용으로 대체한다. On the other hand, as an example of the separating process, the step of separating the electronic device 30 ′ from the release layer 20 is by inputting thermal energy to the release layer 20 from an external heat source to provide the release layer 20. It may include the step of lowering the adhesion of. A detailed description of this will be replaced by the content described above.

상기 분리하는 공정의 다른 예로서, 상기 이형층(20)으로부터 상기 전자 소자(30')를 분리시키는 단계는 상기 이형층(20)에 자외선을 투입하여 상기 이형층(20)의 점착력을 저하시키는 단계를 포함할 수 있다. 이에 대한 상세한 설명은 앞에서 설명한 내용으로 대체한다. As another example of the separating process, the step of separating the electronic device 30 ′ from the release layer 20 is to reduce the adhesive strength of the release layer 20 by introducing ultraviolet rays into the release layer 20. It may include steps. A detailed description of this will be replaced by the content described above.

도 10 내지 도 11은 본 발명의 변형된 다른 실시예에 따른 전자 소자의 제조 방법을 도해하는 도면들이다. 10 to 11 are diagrams illustrating a method of manufacturing an electronic device according to another modified embodiment of the present invention.

도 10을 참조하면, 상기 전자 소자(30')를 형성하는 단계는 도 8의 단계를 수행한 후에 상기 박형화된 실리콘 웨이퍼(32') 상에 저온 실리콘 공정층(36)을 형성하는 단계를 더 포함할 수 있다. 저온 실리콘 공정층(36)은, 예를 들어, 전자 소자(30')의 열방출을 위하여 구성되는 방열층을 포함할 수 있다. 또는, 저온 실리콘 공정층(36)은 패드 등과 같은 배선패턴층을 포함할 수 있다. 저온 실리콘 공정층(36)은 실리콘 공정을 수행하여 구현한 층으로서, 이형층(20)에 대한 영향을 최소화하기 위하여 상대적으로 저온 공정으로 진행될 수 있다. Referring to FIG. 10, the step of forming the electronic device 30 ′ further comprises forming a low temperature silicon process layer 36 on the thinned silicon wafer 32 ′ after performing the step of FIG. 8. Can include. The low-temperature silicon process layer 36 may include, for example, a heat dissipation layer configured to dissipate heat from the electronic device 30 ′. Alternatively, the low-temperature silicon process layer 36 may include a wiring pattern layer such as a pad. The low-temperature silicon process layer 36 is a layer implemented by performing a silicon process, and may be performed in a relatively low-temperature process in order to minimize the effect on the release layer 20.

나아가, 상기 전자 소자(30')를 형성하는 단계는 상기 저온 실리콘 공정층(36) 상에 접착층(37)을 형성하고 상기 접착층(37) 상에 유연기판(38)을 배치하는 단계를 더 포함할 수 있다. 접착층(37)은, 예를 들어, 이방성 전도성필름(ACF; anisotropic conductive film)일 수 있다. Further, the step of forming the electronic device 30 ′ further includes forming an adhesive layer 37 on the low temperature silicon process layer 36 and disposing a flexible substrate 38 on the adhesive layer 37 can do. The adhesive layer 37 may be, for example, an anisotropic conductive film (ACF).

물론, 상기 전자 소자(30')를 형성하는 단계는 트렌치패턴(35)을 형성하지 않고 도 4의 단계를 수행한 후에 상기 박형화된 실리콘 웨이퍼(32') 상에 저온 실리콘 공정층(36)을 형성하는 단계를 더 포함할 수 있다. 나아가, 상기 전자 소자(30')를 형성하는 단계는 상기 저온 실리콘 공정층(36) 상에 접착층(37)을 형성하고 상기 접착층(37) 상에 유연기판(38)을 배치하는 단계를 더 포함할 수도 있다. Of course, in the step of forming the electronic device 30 ′, the low temperature silicon process layer 36 is formed on the thinned silicon wafer 32 ′ after performing the step of FIG. 4 without forming the trench pattern 35. It may further include forming. Further, the step of forming the electronic device 30 ′ further includes forming an adhesive layer 37 on the low temperature silicon process layer 36 and disposing a flexible substrate 38 on the adhesive layer 37 You may.

도 11을 참조하면, 상기 이형층(20)으로부터 상기 전자 소자(30')를 분리시킨다. 이에 의하면, 박형화된 실리콘 웨이퍼(32') 및 박형화된 실리콘 웨이퍼(32') 상에 형성된 소자층(33), 저온 실리콘 공정층(36), 접착층(37) 및 유연기판(38)으로 이루어진 전자 소자(30')를 독립적으로 구현할 수 있다. Referring to FIG. 11, the electronic device 30 ′ is separated from the release layer 20. According to this, electrons consisting of the thinned silicon wafer 32' and the device layer 33 formed on the thinned silicon wafer 32', the low-temperature silicon process layer 36, the adhesive layer 37, and the flexible substrate 38 The device 30' can be implemented independently.

한편, 상기 분리하는 공정의 일 예로서, 상기 이형층(20)으로부터 상기 전자 소자(30')를 분리시키는 단계는 외부 열원으로부터 상기 이형층(20)에 열에너지를 투입하여 상기 이형층(20)의 점착력을 저하시키는 단계를 포함할 수 있다. 이에 대한 상세한 설명은 앞에서 설명한 내용으로 대체한다. On the other hand, as an example of the separating process, the step of separating the electronic device 30 ′ from the release layer 20 is by inputting thermal energy to the release layer 20 from an external heat source to provide the release layer 20. It may include the step of lowering the adhesion of. A detailed description of this will be replaced by the content described above.

상기 분리하는 공정의 다른 예로서, 상기 이형층(20)으로부터 상기 전자 소자(30')를 분리시키는 단계는 상기 이형층(20)에 자외선을 투입하여 상기 이형층(20)의 점착력을 저하시키는 단계를 포함할 수 있다. 이에 대한 상세한 설명은 앞에서 설명한 내용으로 대체한다. As another example of the separating process, the step of separating the electronic device 30 ′ from the release layer 20 is to reduce the adhesive strength of the release layer 20 by introducing ultraviolet rays into the release layer 20. It may include steps. A detailed description of this will be replaced by the content described above.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.The present invention has been described with reference to the embodiments shown in the drawings, but these are merely exemplary, and those of ordinary skill in the art will appreciate that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

10 : 캐리어 기판
20 : 이형층
30 : 예비적 전자 소자
30': 전자 소자
32 : 실리콘 웨이퍼
32': 박형화된 실리콘 웨이퍼
35 : 트렌치패턴
36 : 저온 실리콘 공정층
38 : 유연기판10: carrier substrate
20: release layer
30: preliminary electronic device
30': electronic device
32: silicon wafer
32': thinned silicon wafer
35: trench pattern
36: low temperature silicon process layer
38: flexible substrate

Claims (7)

상면에 이형층이 구비된 캐리어 기판을 제공하는 단계;
실리콘 웨이퍼 상에 소자층이 형성된 예비적 전자 소자를 제공하는 단계;
상기 소자층과 상기 이형층이 접촉하도록 상기 예비적 전자 소자를 플립하여 상기 이형층 상에 상기 예비적 전자 소자를 점착하는 단계;
상기 이형층과 상기 예비적 전자 소자가 점착된 상태에서, 상기 실리콘 웨이퍼를 후면에서부터 일부 제거하여 박형화된 실리콘 웨이퍼를 형성함으로써, 상기 박형화된 실리콘 웨이퍼와 상기 소자층을 구비하는 전자 소자를 형성하는 단계; 및
상기 이형층으로부터 상기 전자 소자를 분리시키는 단계;를 포함하고,
상기 전자 소자를 형성하는 단계는 상기 박형화된 실리콘 웨이퍼 상에 저온 실리콘 공정층을 형성하는 단계 및 상기 저온 실리콘 공정층 상에 접착층을 형성하고 상기 접착층 상에 유연기판을 배치하는 단계를 포함하는,
전자 소자의 제조 방법.Providing a carrier substrate having a release layer on an upper surface thereof;
Providing a preliminary electronic device having an element layer formed on a silicon wafer;
Adhering the preliminary electronic device on the release layer by flipping the preliminary electronic device so that the device layer and the release layer contact each other;
Forming a thinned silicon wafer by partially removing the silicon wafer from a rear surface while the release layer and the preliminary electronic device are adhered to each other, thereby forming an electronic device including the thinned silicon wafer and the device layer ; And
Including; separating the electronic device from the release layer,
The forming of the electronic device includes forming a low temperature silicon process layer on the thinned silicon wafer and forming an adhesive layer on the low temperature silicon process layer and placing a flexible substrate on the adhesive layer,
Method of manufacturing an electronic device. 제 1 항에 있어서,
상기 예비적 전자 소자를 제공하는 단계는 상기 실리콘 웨이퍼 내에 트렌치패턴을 형성하는 단계를 포함하되, 상기 전자 소자를 형성하는 단계는 상기 실리콘 웨이퍼를 후면에서부터 일부 제거하여 상기 트렌치 패턴이 노출되도록 박형화된 실리콘 웨이퍼를 형성하는 단계를 포함하는 것을 특징으로 하는,
전자 소자의 제조 방법.The method of claim 1,
The step of providing the preliminary electronic device includes forming a trench pattern in the silicon wafer, and the step of forming the electronic device includes removing a portion of the silicon wafer from the rear surface to expose the trench pattern. Characterized in that it comprises the step of forming a wafer,
Method of manufacturing an electronic device. 삭제delete 삭제delete 제 1 항에 있어서,
상기 이형층으로부터 상기 전자 소자를 분리시키는 단계;는,
외부 열원으로부터 상기 이형층에 열에너지를 투입하여 상기 이형층의 점착력을 저하시키는 단계를 포함하는,
전자 소자의 제조 방법.The method of claim 1,
Separating the electronic device from the release layer;
Including the step of reducing the adhesion of the release layer by inputting thermal energy from an external heat source to the release layer,
Method of manufacturing an electronic device. 제 1 항에 있어서,
상기 이형층으로부터 상기 전자 소자를 분리시키는 단계;는,
상기 이형층에 자외선을 투입하여 상기 이형층의 점착력을 저하시키는 단계를 포함하는,
전자 소자의 제조 방법.The method of claim 1,
Separating the electronic device from the release layer;
Including the step of reducing the adhesion of the release layer by introducing ultraviolet rays into the release layer,
Method of manufacturing an electronic device. 제 1 항에 있어서,
상기 이형층으로부터 상기 전자 소자를 분리시키는 단계;는,
상기 이형층에 광에너지를 투입하여 상기 이형층의 점착력을 저하시키는 단계를 포함하는,
전자 소자의 제조 방법.


The method of claim 1,
Separating the electronic device from the release layer;
Including the step of reducing the adhesion of the release layer by inputting light energy to the release layer,
Method of manufacturing an electronic device.
KR1020180171594A 2018-12-28 2018-12-28 Method of fabricating electronic device KR102187498B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180171594A KR102187498B1 (en) 2018-12-28 2018-12-28 Method of fabricating electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180171594A KR102187498B1 (en) 2018-12-28 2018-12-28 Method of fabricating electronic device

Publications (2)

Publication Number Publication Date
KR20200081755A KR20200081755A (en) 2020-07-08
KR102187498B1 true KR102187498B1 (en) 2020-12-08

Family

ID=71600086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180171594A KR102187498B1 (en) 2018-12-28 2018-12-28 Method of fabricating electronic device

Country Status (1)

Country Link
KR (1) KR102187498B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100065942A1 (en) * 2008-09-17 2010-03-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming High-Frequency Circuit Structure and Method Thereof
US20110287589A1 (en) * 2005-05-31 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
KR101275991B1 (en) 2010-09-02 2013-06-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Alignment marks in substrate having through-substrate via(TSV)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101191865B1 (en) 2011-04-20 2012-10-16 한국기계연구원 Fabrication method of flexible substrate having buried metal electrode and the flexible substrate thereby
CN104583867B (en) 2012-08-08 2020-03-17 旭化成株式会社 Photosensitive film laminate, flexible printed wiring board, and method for producing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110287589A1 (en) * 2005-05-31 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
US20100065942A1 (en) * 2008-09-17 2010-03-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming High-Frequency Circuit Structure and Method Thereof
KR101275991B1 (en) 2010-09-02 2013-06-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Alignment marks in substrate having through-substrate via(TSV)

Also Published As

Publication number Publication date
KR20200081755A (en) 2020-07-08

Similar Documents

Publication Publication Date Title
US11764177B2 (en) Bonded structure with interconnect structure
CN100413092C (en) Thin film device supply body and method of fabricating the same and its use in a transfer method
US6762510B2 (en) Flexible integrated monolithic circuit
KR101459141B1 (en) Flexible display substrates
RU2476036C2 (en) Organic electroluminescent panel, organic electroluminescent display, organic electroluminescent lighting device and methods for production thereof
US20080090338A1 (en) Flexible substrate with electronic devices and traces
US8796076B2 (en) Stacked semiconductor devices and fabrication method/equipment for the same
US7381285B2 (en) Manufacturing method of a device
US20060286768A1 (en) Method of supporting microelectronic wafer during backside processing
US20070004171A1 (en) Method of supporting microelectronic wafer during backside processing using carrier having radiation absorbing film thereon
WO2017027458A1 (en) Self-assembled vertically aligned multi-chip module
US8362508B2 (en) Electronic device substrate, electronic device, method of manufacturing electronic device substrate, method of manufacturing electronic device, and electronic apparatus
US20170207402A1 (en) Flexible display device and manufacturing method for flexible device
JP4725638B2 (en) Manufacturing method of semiconductor device
TWI819172B (en) Manufacturing method of electronic component packaging
CN105960707B (en) Loading and unloading device chip removes
KR102187498B1 (en) Method of fabricating electronic device
US9627420B2 (en) Method for forming an electronic device on a flexible substrate supported by a detachable carrier
US8766397B2 (en) Optoelectronic integrated circuit substrate and method of fabricating the same
KR102334577B1 (en) Method of transferring device and method of manufacturing electric panel using the same
US8778112B2 (en) Method for bonding thin film piece
KR102185633B1 (en) Flexible substrate, manufacturing method thereof, and flexible electronic device including the same
TWM613900U (en) Semiconductor processing apparatus
CN108336245B (en) Flexible electronic device and manufacturing method thereof
KR20200009318A (en) Method of fabricating a flexible devices

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant