KR102185610B1 - Regulator - Google Patents

Regulator Download PDF

Info

Publication number
KR102185610B1
KR102185610B1 KR1020180121278A KR20180121278A KR102185610B1 KR 102185610 B1 KR102185610 B1 KR 102185610B1 KR 1020180121278 A KR1020180121278 A KR 1020180121278A KR 20180121278 A KR20180121278 A KR 20180121278A KR 102185610 B1 KR102185610 B1 KR 102185610B1
Authority
KR
South Korea
Prior art keywords
voltage
output
regulator
resistor
voltages
Prior art date
Application number
KR1020180121278A
Other languages
Korean (ko)
Other versions
KR20200041172A (en
Inventor
모현선
김대정
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020180121278A priority Critical patent/KR102185610B1/en
Publication of KR20200041172A publication Critical patent/KR20200041172A/en
Application granted granted Critical
Publication of KR102185610B1 publication Critical patent/KR102185610B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Abstract

본 발명은, 출력 전압의 정착 시간이 일정하게 유지하여 출력 전압의 리플을 최소화하기 위하여, 입력 전압을 입력 받아 출력 전압을 가변하여 출력하는 레귤레이터로서, 출력 전압을 분배한 피드백 전압을 출력하는 전압 분배부와, 제어 신호에 응답하여 입력 전압을 레귤레이터의 출력단으로 전달하는 전압 전달부와, 기준 전압을 가변하여 출력하는 기준전압 발생부와, 피드백 전압을 기준 전압과 비교하고 그 비교 결과에 따라 제어 신호를 출력하는 전압 비교부를 포함하는 레귤레이터를 제공한다.The present invention is a regulator that receives an input voltage and varies an output voltage and outputs the output voltage in order to keep the settling time of the output voltage constant and minimize the ripple of the output voltage. Distribution, a voltage transmission unit that delivers an input voltage to the output terminal of the regulator in response to a control signal, a reference voltage generator that varies and outputs a reference voltage, and a control signal according to the comparison result by comparing the feedback voltage with the reference voltage It provides a regulator including a voltage comparator for outputting.

Description

레귤레이터{Regulator}Regulator {Regulator}

본 발명은 레귤레이터에 관한 것으로 특히, 출력 전압의 리플을 최소화할 수 있는 다중 출력 레귤레이터에 관한 것이다.The present invention relates to a regulator, and more particularly, to a multiple output regulator capable of minimizing the ripple of the output voltage.

일반적으로, 다양하고 비교적 작은 전압을 필요로 하는 임베디드 시스템(Embedded System)에 전원을 공급하는 장치로서 저강하(LDO,Low Drop Out) 레귤레이터를 사용하고 있다In general, a low drop out (LDO) regulator is used as a device that supplies power to an embedded system that requires various and relatively small voltages.

도 1은 종래의 레귤레이터의 회로도이다.1 is a circuit diagram of a conventional regulator.

도 1에 도시한 바와 같이, 종래의 레귤레이터(10)는 입력 전압(Vi)을 입력 받아 출력 전압(Vo)을 가변하여 출력하며, 전압 분배부(11), 구동 트랜지스터(T) 및 오차 증폭기(EA)를 포함한다.As shown in FIG. 1, the conventional regulator 10 receives an input voltage V i and outputs it by varying the output voltage V o , and the voltage divider 11, the driving transistor T and the error Includes an amplifier (EA).

전압 분배부(11)는 접지단(GND)과 레귤레이터의 출력단(No) 사이에 직렬로 연결된 제1 저항(R1) 및 제2 저항(R2)과, 이들 저항(R1, R2)과 병렬로 연결된 커패시터(C)를 포함한다.The voltage divider 11 includes a first resistor R1 and a second resistor R2 connected in series between the ground terminal GND and the output terminal No of the regulator, and the resistors R1 and R2 connected in parallel. It includes a capacitor (C).

전압 분배부(11)는 출력 전압(Vo)을 분배한 피드백 전압(Vf)을 오차 증폭기(EA)의 비반전 단자(＋)로 출력하는데, 이와 같은 피드백 전압(Vf)은 제1 저항(R1) 및 제2 저항(R2)의 연결단(Nc)에서 출력된다.The voltage divider 11 outputs the feedback voltage V f obtained by distributing the output voltage V o to the non-inverting terminal (+) of the error amplifier EA, and the feedback voltage V f is the first It is output from the connection terminal Nc of the resistor R1 and the second resistor R2.

구동 트랜지스터(T)는 입력 전압(Vi)을 입력 받고 오차 증폭기(EA)로부터 입력 받은 제어 신호(Sc)에 응답하여 입력 전압(Vi)을 레귤레이터(10)의 출력단(No)으로 전달한다.The driving transistor (T) receives the input voltage (V i ) and transmits the input voltage (V i ) to the output terminal (No) of the regulator 10 in response to the control signal (S c ) received from the error amplifier (EA). do.

오차 증폭기(EA)의 반전 단자(－)에는 일정한 기준 전압(Vr)이 입력된다.A constant reference voltage V r is input to the inverting terminal (-) of the error amplifier EA.

오차 증폭기(EA)는 피드백 전압(Vf)을 기준 전압(Vr)과 비교하고 그 비교 결과에 따라 제어 신호(Sc)를 구동 트랜지스터(T)로 출력한다.The error amplifier EA compares the feedback voltage V f with the reference voltage V r and outputs a control signal S c to the driving transistor T according to the comparison result.

이와 같은 종래의 레귤레이터(10)는 제1 저항(R1)과 기준 전압(Vr)을 일정한 값으로 고정시키고 제2 저항(R2)을 가변함으로써 출력 전압(Vo)을 가변한다.Such a conventional regulator 10 changes the output voltage V o by fixing the first resistor R1 and the reference voltage V r to a constant value and varying the second resistor R2.

즉, 종래의 레귤레이터(10)는 다양한 출력 전압(Vo=1/β×Vr)을 발생하기 위해 피드백 인수(β=R1/(R1+R2))를 가변하는 방법을 사용한다.That is, the conventional regulator 10 uses a method of varying the feedback factor (β=R1/(R1+R2)) to generate various output voltages (V o =1/β×V r ).

여기서, 기준 전압(Vr)은 고정된 값이기 때문에 출력 전압(Vo)이 커질수록 피드백 인수(β)는 작아져야 하고, 피드백 인수(β)가 작아지면 출력 전압(Vo)의 정착 시간(Settling Time)이 길어지게 된다. 특히, 다중 출력의 경우 여러 개의 출력 전압(Vo) 중 가장 긴 정착 시간을 갖는 출력 전압(Vo)을 기준으로 다른 출력 전압(Vo)을 맞추어야 하기 때문에 클록의 주기가 길어지고 리플이 커지는 결과를 초래한다.Here, since the reference voltage (V r ) is a fixed value, the feedback factor (β) should be smaller as the output voltage (V o ) increases, and when the feedback factor (β) decreases, the settling time of the output voltage (V o ) (Settling Time) becomes longer. In particular, in the case of the multi-output is the period of the clock increases because matchueoya multiple output voltage (V o) the output voltage (V o) the output voltage (V o) different by having the longest settling time of the larger the ripple Has consequences.

한국 공개 특허 공보 제10-2001-0096968호Korean Patent Publication No. 10-2001-0096968

본 발명은 다중 출력 전압의 정착 시간을 일정하게 유지하여 출력 전압의 리플을 최소화할 수 있는 다중 출력 레귤레이터를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a multiple output regulator capable of minimizing ripple of output voltage by maintaining a constant settling time of multiple output voltages.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical problems to be achieved in the present invention are not limited to the technical problems mentioned above, and other technical problems that are not mentioned can be clearly understood by those of ordinary skill in the technical field to which the present invention belongs from the following description. There will be.

전술한 목적을 달성하기 위하여, 입력 전압을 입력 받아 출력 전압을 가변하여 출력하는 레귤레이터로서, 출력 전압을 분배한 피드백 전압을 출력하는 전압 분배부와, 제어 신호에 응답하여 입력 전압을 레귤레이터의 출력단으로 전달하는 전압 전달부와, 기준 전압을 가변하여 출력하는 기준전압 발생부와, 피드백 전압을 기준 전압과 비교하고 그 비교 결과에 따라 제어 신호를 출력하는 전압 비교부를 포함하는 레귤레이터를 제공한다.In order to achieve the above object, as a regulator that receives an input voltage and varies and outputs an output voltage, a voltage divider for outputting a feedback voltage obtained by dividing the output voltage, and an input voltage to the output terminal of the regulator in response to a control signal. A regulator including a voltage transmitting unit to transmit, a reference voltage generator for varying and outputting a reference voltage, and a voltage comparison unit for comparing a feedback voltage with a reference voltage and outputting a control signal according to the comparison result.

여기서, 전압 분배부는 접지단과 레귤레이터의 출력단 사이에 직렬로 연결된 제1 저항 및 제2 저항을 포함할 수 있다.Here, the voltage divider may include a first resistor and a second resistor connected in series between the ground terminal and the output terminal of the regulator.

또한, 제1 저항 및 제2 저항은 일정한 저항비를 가지며 피드백 전압은 제1 저항 및 제2 저항의 연결단에서 출력될 수 있다.In addition, the first resistor and the second resistor have a constant resistance ratio, and the feedback voltage may be output from a connection end of the first resistor and the second resistor.

또한, 전압 분배부는 제1 저항 및 제2 저항과 병렬로 연결되는 커패시터를 더 포함할 수 있다.In addition, the voltage divider may further include a capacitor connected in parallel with the first resistor and the second resistor.

또한, 레귤레이터의 출력단은 n(n은 2이상의 정수)개일 수 있다.In addition, there may be n (n is an integer of 2 or more) number of output terminals of the regulator.

또한, 전압 분배부는 n개이며, n개의 레귤레이터의 출력단과 각각 연결될 수 있다.In addition, there are n voltage dividers and may be connected to the output terminals of the n regulators, respectively.

또한, n개의 전압 분배부는 각각 접지단과 레귤레이터의 출력단 사이에 직렬로 연결된 제1 저항 및 제2 저항을 포함할 수 있다.In addition, the n voltage dividers may each include a first resistor and a second resistor connected in series between the ground terminal and the output terminal of the regulator.

또한, 제1 저항 및 제2 저항은 일정한 저항비를 가지며 피드백 전압은 제1 저항 및 제2 저항의 연결단에서 출력될 수 있다.In addition, the first resistor and the second resistor have a constant resistance ratio, and the feedback voltage may be output from a connection end of the first resistor and the second resistor.

또한, n개의 전압 분배부는 각각 제1 저항 및 제2 저항과 병렬로 연결되는 커패시터를 더 포함할 수 있다.In addition, the n voltage dividers may further include capacitors connected in parallel with the first resistor and the second resistor, respectively.

또한, n개의 전압 분배부는 n개의 피드백 전압을 순차로 출력할 수 있다.Also, the n voltage dividers may sequentially output n feedback voltages.

또한, 기준전압 발생부는 n개의 기준 전압을 순차로 출력할 수 있다.In addition, the reference voltage generator may sequentially output n reference voltages.

본 발명에 따르면 피드백 인수가 일정하기 때문에 즉, 출력 전압을 출력하기 위해 저항비를 가변할 필요가 없기 때문에 다중 출력 전압의 정착 시간이 일정하게 유지되어 출력 전압의 리플을 최소화할 수 있는 효과가 있다.According to the present invention, since the feedback factor is constant, that is, since there is no need to change the resistance ratio to output the output voltage, the settling time of the multiple output voltages is kept constant, thereby minimizing the ripple of the output voltage. .

본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당해 기술분야에 있어서의 통상의 지식을 가진 자가 명확하게 이해할 수 있을 것이다.The effects of the present invention are not limited to those mentioned above, and other effects that are not mentioned will be clearly understood by those of ordinary skill in the art from the following description.

도 1은 종래의 레귤레이터의 회로도이다.
도 2는 본 발명의 제1 실시예에 따른 레귤레이터의 블록도이다.
도 3은 본 발명의 제1 실시예에 따른 레귤레이터의 회로도이다.
도 4는 본 발명의 제2 실시예에 따른 레귤레이터의 블록도이다.
도 5는 본 발명의 제2 실시예에 따른 레귤레이터의 회로도이다.
도 6은 종래의 레귤레이터의 출력 전압의 정착 시간과 본 발명의 제1 및 제2 실시예에 따른 레귤레이터의 출력 전압의 정착 시간을 비교한 그래프이다.
도 7은 종래의 레귤레이터의 출력 전압에 따른 리플 크기와 본 발명의 제1 및 제2 실시예에 따른 레귤레이터의 출력 전압에 따른 리플 크기를 비교한 그래프이다.1 is a circuit diagram of a conventional regulator.
2 is a block diagram of a regulator according to a first embodiment of the present invention.
3 is a circuit diagram of a regulator according to a first embodiment of the present invention.
4 is a block diagram of a regulator according to a second embodiment of the present invention.
5 is a circuit diagram of a regulator according to a second embodiment of the present invention.
6 is a graph comparing the settling time of the output voltage of the conventional regulator and the settling time of the output voltage of the regulator according to the first and second embodiments of the present invention.
7 is a graph comparing the ripple magnitude according to the output voltage of the conventional regulator and the ripple magnitude according to the output voltage of the regulator according to the first and second embodiments of the present invention.

첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. A preferred embodiment according to the present invention will be described in detail with reference to the accompanying drawings, but the same or similar elements are assigned the same reference numerals regardless of the reference numerals, and redundant descriptions thereof will be omitted.

또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.In addition, in describing the present invention, when it is determined that a detailed description of a related known technology may obscure the subject matter of the present invention, a detailed description thereof will be omitted. In addition, it should be noted that the accompanying drawings are only for easily understanding the spirit of the present invention and should not be construed as limiting the spirit of the present invention by the accompanying drawings.

<제1 실시예><First Example>

도 2는 본 발명의 제1 실시예에 따른 레귤레이터의 블록도이고, 도 3은 본 발명의 제1 실시예에 따른 레귤레이터의 회로도이다.2 is a block diagram of a regulator according to the first embodiment of the present invention, and FIG. 3 is a circuit diagram of the regulator according to the first embodiment of the present invention.

본 발명의 제1 실시예에 따른 레귤레이터(Regulator)(100)는 리플(Ripple) 특성이 비교적 좋으며 가변 출력 전압을 발생하는 저강하(LDO,Low Drop Out) 레귤레이터로서, 다양하고 비교적 작은 전압을 필요로 하는 임베디드 시스템(Embedded System)에 적용될 수 있다.The regulator 100 according to the first embodiment of the present invention is a low drop out (LDO) regulator that has relatively good ripple characteristics and generates a variable output voltage, and requires various and relatively small voltages. It can be applied to an embedded system.

도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 레귤레이터(100)는 입력 전압(Vi)을 입력 받아 출력 전압(Vo)을 가변하여 출력하며, 출력 전압(Vo)이 출력되는 출력단(No)이 하나 즉, 단일 출력단을 갖는다. 2, the regulator 100 according to the first embodiment of the present invention is output to the variable output voltage (V o) for receiving an input voltage (V i), the output voltage (V o) There is one output stage (No), that is, a single output stage.

그리고, 본 발명의 제1 실시예에 따른 레귤레이터(100)는 전압 분배부(110), 전압 전달부(120), 기준전압 발생부(130) 및 전압 비교부(140)를 포함할 수 있다.In addition, the regulator 100 according to the first embodiment of the present invention may include a voltage divider 110, a voltage transfer unit 120, a reference voltage generator 130, and a voltage comparison unit 140.

전압 분배부(110)는 출력 전압(Vo)을 분배한 피드백 전압(Vf)을 전압 비교부(140)로 출력한다.The voltage divider 110 outputs the feedback voltage V f obtained by distributing the output voltage V o to the voltage comparator 140.

본 발명의 제1 실시예에 따른 레귤레이터(100)가 종래의 기술과 다른 점은, 출력 전압(Vo)을 가변하기 위해 종래기술은 전압 분배부(도 1의 11 참조)의 저항비를 가변하는데 반해 본 발명은 기준 전압(Vr)을 가변하는 데에 있다.The difference of the regulator 100 according to the first embodiment of the present invention from the conventional technology is that in order to vary the output voltage V o , the conventional technology varies the resistance ratio of the voltage divider (see 11 in FIG. 1). On the other hand, the present invention is to vary the reference voltage (V r ).

구체적으로, 도 3에 도시한 바와 같이, 전압 분배부(110)는 접지단(GND)과 레귤레이터(100)의 출력단(No) 사이에 직렬로 연결된 제1 저항(R1) 및 제2 저항(R2)을 포함한다.Specifically, as shown in FIG. 3, the voltage divider 110 includes a first resistor R1 and a second resistor R2 connected in series between the ground terminal GND and the output terminal No of the regulator 100. ).

또한, 제1 저항(R1) 및 제2 저항(R2)과 병렬로 연결되며 에너지를 저장하는 커패시터(C)를 더 포함할 수 있다.In addition, a capacitor C that is connected in parallel with the first resistor R1 and the second resistor R2 and stores energy may be further included.

여기서, 제1 저항(R1) 및 제2 저항(R2)은 고정된 값을 갖거나 일정한 저항비를 가지며, 피드백 전압(Vf)은 제1 저항(R1) 및 제2 저항(R2)의 연결단(Nc)에서 출력된다.Here, the first resistor R1 and the second resistor R2 have a fixed value or a constant resistance ratio, and the feedback voltage V f is the connection of the first resistor R1 and the second resistor R2 It is output at stage Nc.

전압 전달부(120)는 입력 전압(Vi)원으로부터 입력 전압(Vi)을 입력 받고 전압 비교부(140)로부터 입력 받은 제어 신호(Sc)에 응답하여 입력 전압(Vi)을 레귤레이터(100)의 출력단(No)으로 전달한다.Voltage transmission portion 120 is the input voltage (V i) and receives the input voltage (V i) from the supply voltage in response to the comparison unit 140, a control signal (S c) received from the regulator to the input voltage (V i) It is transmitted to the output terminal (No) of (100).

구체적으로, 도 3에 도시한 바와 같이, 전압 전달부(120)는 구동 트랜지스터(Transistor)(T) 예를 들면, MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 이루어질 수 있다. Specifically, as shown in FIG. 3, the voltage transmission unit 120 may be formed of a driving transistor T, for example, a Metal Oxide Semiconductor Field Effect Transistor (MOSFET).

여기서, 구동 트랜지스터(T)는 소스(S), 드레인(D) 및 게이트(G)로 이루어지며, 구동 트랜지스터(T)의 소스(S)는 입력 전압(Vi)원과 연결되고 드레인(D)은 레귤레이터(100)의 출력단(No)과 연결되고 게이트(G)는 전압 비교부(140)와 연결된다.Here, the driving transistor T is composed of a source (S), a drain (D), and a gate (G), and the source (S) of the driving transistor T is connected to the input voltage (V i ) source, and the drain (D) ) Is connected to the output terminal (No) of the regulator 100 and the gate (G) is connected to the voltage comparison unit 140.

이와 같은 구동 트랜지스터(T)는 게이트(G)에 높은 레벨의 제어 신호(Sc)가 입력되면 턴-온(Turn-On)되어 소스(S)에 입력된 입력 전압(Vi)이 드레인(D)에 전달되게 된다.The driving transistor T is turned on when a high level control signal S c is input to the gate G, and the input voltage V i input to the source S is drained. It will be delivered to D).

기준전압 발생부(130)는 기준 전압(Vr)을 가변하여 전압 비교부(140)로 출력한다.The reference voltage generator 130 varies the reference voltage V r and outputs it to the voltage comparison unit 140.

전압 비교부(140)는 피드백 전압(Vf)을 기준 전압(Vr)과 비교하고 그 비교 결과에 따라 아날로그 제어 신호(Sc)를 전압 전달부(120)로 출력한다.The voltage comparison unit 140 compares the feedback voltage V f with the reference voltage V r , and outputs the analog control signal S c to the voltage transmission unit 120 according to the comparison result.

구체적으로, 도 3에 도시한 바와 같이, 전압 비교부(140)는 오차 증폭기(EA)일 수 있으며, 오차 증폭기(EA)의 반전 단자(－)에는 기준 전압(Vr)이 입력되고 비반전 단자(＋)에는 피드백 전압(Vf)이 입력된다. 그리고, 오차 증폭기(EA)의 출력 단자는 구동 트랜지스터(T)의 게이트(G)와 연결되며 제어 신호(Sc)를 출력한다.Specifically, as shown in FIG. 3, the voltage comparator 140 may be an error amplifier EA, and a reference voltage V r is input to the inverting terminal (-) of the error amplifier EA, and non-inverting The feedback voltage V f is input to the terminal (+). In addition, the output terminal of the error amplifier EA is connected to the gate G of the driving transistor T and outputs a control signal S c .

이러한 오차 증폭기(EA)는 폴디드 캐스코드(Folded Cascode) 등의 연산증폭기로 구현 가능하다.This error amplifier (EA) can be implemented as an operational amplifier such as a folded cascode (Folded Cascode).

오차 증폭기(EA)는 기준 전압(Vr)과 피드백 전압(Vf)을 비교하여, 피드백 전압(Vf)이 기준 전압(Vr) 보다 크면 높은 레벨의 아날로그 제어 신호(Sc)를 출력하고, 피드백 전압(Vf)이 기준 전압(Vr) 보다 작으면 낮은 레벨의 제어 신호(Sc)를 출력한다.The error amplifier (EA) compares the reference voltage (V r ) and the feedback voltage (V f ) and outputs a high level analog control signal (S c ) when the feedback voltage (V f ) is greater than the reference voltage (V r ). And, if the feedback voltage (V f ) is less than the reference voltage (V r ), a low level control signal (S c ) is output.

낮은 레벨의 아날로그 제어 신호(Sc)가 구동 트랜지스터(T)의 게이트(G)에 입력되면 구동 트랜지스터(T)는 더 큰 전류를 구동하고, 높은 레벨의 아날로그 제어 신호(Sc)가 트랜지스터(T)의 게이트(G)에 입력되면 구동 트랜지스터(T)는 더 작은 전류를 구동한다.When the low level analog control signal S c is input to the gate G of the driving transistor T, the driving transistor T drives a larger current, and the high level analog control signal S c When input to the gate G of T, the driving transistor T drives a smaller current.

출력 전압(Vo)은 전압 분배부(120)의 제1 저항(R1) 및 제2 저항(R2)의 저항비에 따라 분배되고, 제1 저항(R1) 양단에 걸리는 피드백 전압(Vf)은 오차 증폭기(EA)의 비반전 단자(＋)에 입력된다.The output voltage (V o ) is divided according to the resistance ratio of the first resistor (R1) and the second resistor (R2) of the voltage divider 120, and the feedback voltage (V f ) applied across the first resistor (R1) Is input to the non-inverting terminal (+) of the error amplifier EA.

오차 증폭기(EA)의 이득이 충분히 크다면 오차 증폭기(EA)의 반전 단자(－)와 비반전 단자(＋)는 가상 접지(Virtual Ground)가 형성되어 기준 전압(Vr)과 피드백 전압(Vf)은 같아진다.If the gain of the error amplifier (EA) is sufficiently large, the inverting terminal (-) and the non-inverting terminal (+) of the error amplifier (EA) form a virtual ground, so that the reference voltage (V r ) and the feedback voltage (V f ) becomes equal.

그리고, 제1 저항(R1) 및 제2 저항(R2)은 고정된 값을 갖거나 저항비가 일정하기 때문에, 피드백 인수(β=R1/(R1+R2))는 일정하게 된다.Further, since the first resistor R1 and the second resistor R2 have a fixed value or a resistance ratio is constant, the feedback factor (β=R1/(R1+R2)) is constant.

따라서, 출력 전압(Vo)은 아래의 수학식1에 의해 산출된다.Therefore, the output voltage (V o ) is calculated by Equation 1 below.

<수학식 1><Equation 1>

Vo = 1/β× Vr V o = 1/β× V r

상기 수학식 1을 참조하면, 출력 전압(Vo)은 피드백 인수(β)에는 반비례하고, 기준 전압(Vr)에는 비례하는 것을 알 수 있다.Referring to Equation 1, it can be seen that the output voltage V o is inversely proportional to the feedback factor β and is proportional to the reference voltage V r .

그리고, 출력 전압(Vo)은 피드백 인수(β)와 기준 전압(Vr)에 의해 결정되는데, 피드백 인수(β)는 일정하고 기준 전압(Vr)은 가변되기 때문에, 출력 전압(Vo)은 피드백 인수(β)가 아닌 기준 전압(Vr)에 의해 가변된다.And, the output voltage (V o ) is determined by the feedback factor (β) and the reference voltage (V r ). Since the feedback factor (β) is constant and the reference voltage (V r ) is variable, the output voltage (V o ) Is varied by the reference voltage (V r ), not the feedback factor (β).

이와 같이, 본 발명의 제1 실시예에 따른 레귤레이터(100)는 피드백 인수(β)가 일정하기 때문에 즉, 출력 전압(Vo)을 가변하기 위해 제1 저항(R1) 및 제2 저항(R2)의 저항비를 가변할 필요가 없기 때문에 다중 출력 전압(Vo)의 정착 시간이 일정하게 유지되어 출력 전압(Vo)의 리플을 최소화할 수 있다.As described above, in the regulator 100 according to the first embodiment of the present invention, since the feedback factor β is constant, that is, in order to vary the output voltage V o , the first resistor R1 and the second resistor R2 Since there is no need to change the resistance ratio of ), the settling time of the multiple output voltages (V o ) is kept constant, and the ripple of the output voltage (V o ) can be minimized.

<제2 실시예><Second Example>

도 4는 본 발명의 제2 실시예에 따른 레귤레이터의 블록도이고, 도 5는 본 발명의 제2 실시예에 따른 레귤레이터의 회로도이다.4 is a block diagram of a regulator according to a second embodiment of the present invention, and FIG. 5 is a circuit diagram of a regulator according to a second embodiment of the present invention.

본 발명의 제2 실시예에 따른 레귤레이터(Regulator)는 리플(Ripple) 특성이 비교적 좋으며 다중 출력 전압을 발생하는 다중저강하(MOLDO,Multiple Low Drop Out) 레귤레이터로서, 다양하고 비교적 작은 전압을 필요로 하는 임베디드 시스템(Embedded System)에 적용될 수 있다.The regulator according to the second embodiment of the present invention is a MOLDO (Multiple Low Drop Out) regulator that has relatively good ripple characteristics and generates multiple output voltages, and requires various and relatively small voltages. It can be applied to an embedded system.

도 4에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 레귤레이터(200)는 입력 전압(Vi)을 입력 받아 제1 내지 제n 출력 전압(Vo1~Vo (n)) (여기서, n은 2이상의 정수)을 출력하며, 제1 내지 제n 출력 전압(Vo1~Vo (n))이 공통으로 연결되는 제1 내지 제n 출력단(No1~No(n))을 갖는다.As shown in FIG. 4, the regulator 200 according to the second embodiment of the present invention receives the input voltage V i and receives the first to n-th output voltages V o1 to V o (n) ) (where , n is an integer of 2 or more), and has first to nth output terminals No1 to No(n) to which first to nth output voltages V o1 to V o (n ) are commonly connected.

그리고, 본 발명의 제2 실시예에 따른 레귤레이터(200)는 전압 분배부(210), 전압 전달부(220), 기준전압 발생부(230) 및 전압 비교부(240)를 포함할 수 있다.In addition, the regulator 200 according to the second exemplary embodiment of the present invention may include a voltage divider 210, a voltage transmission unit 220, a reference voltage generator 230, and a voltage comparison unit 240.

전압 분배부(210)는 제1 내지 제n 출력 스위치(So1~So(n))를 통해 레귤레이터(200)의 제1 내지 제n 출력단(No1~No(n))과 각각 연결되고, 제1 내지 제n 피드백 스위치(Sf1~Sf(n))를 통해 전압 비교부(240)와 각각 연결된다. 그리고, 제1 내지 제n 출력 전압(Vo1~Vo (n))을 각각 분배한 제1 내지 제n 피드백 전압(Vf1~Vf (n))을 각각 순차로 전압 비교부(240)로 출력한다.The voltage divider 210 is connected to the first to nth output terminals No1 to No(n) of the regulator 200 through first to nth output switches So1 to So(n), respectively, and the first The voltage comparator 240 is connected to each of the n-th feedback switches Sf1 to Sf(n). Further, the voltage comparison unit 240 sequentially sequentially applies the first to nth feedback voltages V f1 to V f (n) obtained by distributing the first to nth output voltages V o1 to V o (n) , respectively. Output as

여기서, 제1 내지 제n 출력 스위치(So1~So(n))는 순차로 턴-온(Turn-On)되고, 제1 내지 제n 피드백 스위치(Sf1~Sf(n))는 순차로 턴-온(Turn-On)된다. 그리고, 제1 출력 스위치(So1)와 제1 피드백 스위치(Sf1)는 동시에 턴-온(Turn-On)되고, 제n 출력 스위치(So(n))와 제n 피드백 스위치(Sf(n))는 동시에 턴-온(Turn-On)된다.Here, the first to nth output switches So1 to So(n) are sequentially turned on, and the first to nth feedback switches Sf1 to Sf(n) are sequentially turned- It is turned on. And, the first output switch (So1) and the first feedback switch (Sf1) are simultaneously turned on (Turn-On), the n-th output switch (So(n)) and the n-th feedback switch (Sf(n)) Is turned on at the same time.

전압 분배부(210)는 제1 내지 제n 출력 스위치(So1~So(n))와 제1 내지 제n 피드백 스위치(Sf1~Sf(n))가 턴-온(Turn-On)될 때마다 각 피드백 전압(Vf1~Vf (n))을 출력한다.The voltage divider 210 is turned on whenever the first to nth output switches So1 to So(n) and the first to nth feedback switches Sf1 to Sf(n) are turned on. Each feedback voltage (V f1 ~V f (n) ) is output.

구체적으로, 도 5에 도시한 바와 같이, 전압 분배부(210)는 n개이며, 접지단(GND)과 레귤레이터(200)의 각 출력단(No1~No(n)) 사이에 직렬로 연결된 제1 저항(R1) 및 제2 저항(R2)을 포함한다.Specifically, as shown in FIG. 5, the number of voltage dividers 210 is n, and the first voltage divider 210 is connected in series between the ground terminal GND and each output terminal No1 to No(n) of the regulator 200. And a resistor R1 and a second resistor R2.

또한, 제1 저항(R1) 및 제2 저항(R2)과 병렬로 각각 연결되며 에너지를 저장하는 커패시터(C)를 더 포함할 수 있다.In addition, a capacitor C that is connected in parallel with the first resistor R1 and the second resistor R2 and stores energy may be further included.

여기서, 제1 저항(R1) 및 제2 저항(R2)은 고정된 값을 갖거나 일정한 저항비를 가지며, 각 피드백 전압(Vf1~Vf (n))은 제1 저항(R1) 및 제2 저항(R2)의 각 연결단(Nc1~Nc(n))에서 순차로 출력된다.Here, the first resistor R1 and the second resistor R2 have a fixed value or a constant resistance ratio, and each feedback voltage V f1 to V f (n ) is the first resistor R1 and the second resistor R2. 2 Output is sequentially from each connection terminal (Nc1 to Nc(n)) of the resistor R2.

전압 전달부(220)는 입력 전압(Vi)원으로부터 입력 전압(Vi)을 입력 받고 전압 비교부(240)로부터 입력 받은 제어 신호(Sc)에 응답하여 입력 전압(Vi)을 레귤레이터(200)의 공통 출력단(No1~No(n))으로 전달한다.Voltage transmission portion 220 is the input voltage (V i) and receives the input voltage (V i) from the supply voltage in response to the comparison unit 240, a control signal (S c) received from the regulator to the input voltage (V i) It is transmitted to the common output terminal (No1~No(n)) of (200).

구체적으로, 도 5에 도시한 바와 같이, 전압 전달부(220)는 구동 트랜지스터(Transistor)(T) 예를 들면 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 이루어질 수 있다. Specifically, as shown in FIG. 5, the voltage transmission unit 220 may be formed of a driving transistor T, for example, a Metal Oxide Semiconductor Field Effect Transistor (MOSFET).

여기서, 구동 트랜지스터(T)는 소스(S), 드레인(D) 및 게이트(G)로 이루어지며, 구동 트랜지스터(T)의 소스(S)는 입력 전압(Vi)원과 연결되고 드레인(D)은 레귤레이터(200)의 각 출력단(No1~No(n))과 연결되고 게이트(G)는 전압 비교부(240)와 연결된다.Here, the driving transistor T is composed of a source (S), a drain (D), and a gate (G), and the source (S) of the driving transistor T is connected to the input voltage (V i ) source, and the drain (D) ) Is connected to each output terminal (No1 to No(n)) of the regulator 200 and the gate G is connected to the voltage comparator 240.

이와 같은 구동 트랜지스터(T)는 게이트(G)에 하이(High) 레벨의 제어 신호(Sc)가 입력되면 턴-온(Turn-On)되어 소스(S)에 입력된 입력 전압(Vi)이 드레인(D)에 전달되게 된다.Such a driving transistor T is turned on when a high level control signal S c is input to the gate G, and the input voltage V i input to the source S It is transmitted to this drain (D).

기준전압 발생부(230)는 제1 내지 제n 기준전압 스위치(Sr1~Sr(n))를 통해 전압 비교부(240)의 반전 단자(－)에 연결되고, 제1 내지 제n 기준 전압(Vr1~Vr (n))을 전압 비교부(240)로 순차로 출력한다.The reference voltage generator 230 is connected to the inverting terminal (-) of the voltage comparator 240 through the first to nth reference voltage switches Sr1 to Sr(n), and the first to nth reference voltages ( V r1 to V r (n) ) are sequentially output to the voltage comparison unit 240.

여기서, 제1 내지 제n 기준전압 스위치(Sr1~Sr(n))는 순차로 턴-온(Turn-On)되고, 제1 기준전압 스위치(Sr1)는 제1 출력 스위치(So1) 및 제1 피드백 스위치(Sf1)와 동시에 턴-온(Turn-On)되고, 제n 기준전압 스위치(Sr(n))는 제n 출력 스위치(So(n)) 및 제n 피드백 스위치(Sf(n))와 동시에 턴-온(Turn-On)된다.Here, the first to nth reference voltage switches Sr1 to Sr(n) are sequentially turned on, and the first reference voltage switch Sr1 is a first output switch So1 and a first The feedback switch Sf1 is turned on at the same time, and the n-th reference voltage switch Sr(n) is an n-th output switch So(n) and an n-th feedback switch Sf(n)). At the same time, it is turned on.

기준전압 발생부(230)는 제1 내지 제n 기준전압 스위치(Sr1~Sr(n))가 턴-온(Turn-On)될 때마다 기준 전압(Vr1~Vr (n))을 각각 출력한다.The reference voltage generator 230 generates reference voltages V r1 to V r (n) each time the first to nth reference voltage switches Sr1 to Sr(n) are turned on. Print.

전압 비교부(240)는 제1 내지 제n 피드백 전압(Vf1~Vf (n))을 제1 내지 제n 기준 전압(Vr1~Vr (n))과 각각 비교하고 그 비교 결과에 따라 제어 신호(Sc)를 전압 전달부(220)로 출력한다.The voltage comparison unit 240 compares the first to nth feedback voltages V f1 to V f (n ) with the first to nth reference voltages V r1 to V r (n) , respectively, and the comparison result Accordingly, the control signal S c is output to the voltage transmission unit 220.

구체적으로, 도 5에 도시한 바와 같이, 전압 비교부(240)는 오차 증폭기(EA)일 수 있으며, 오차 증폭기(EA)의 반전 단자(-)에는 기준 전압(Vr1~Vr (n))이 입력되고 비반전 단자(＋)에는 피드백 전압(Vf1~Vf (n))이 입력된다. 그리고, 오차 증폭기(EA)의 출력단자는 구동 트랜지스터(T)의 게이트(G)와 연결되며 제어 신호(Sc)를 출력한다.Specifically, as shown in FIG. 5, the voltage comparator 240 may be an error amplifier EA, and a reference voltage V r1 to V r (n) at the inverting terminal (-) of the error amplifier EA ) Is input and the feedback voltage (V f1 ~V f (n) ) is input to the non-inverting terminal (+). In addition, the output terminal of the error amplifier EA is connected to the gate G of the driving transistor T and outputs a control signal S c .

이러한 오차 증폭기(EA)는 폴디드 캐스코드(Folded Cascode) 등의 연산증폭기로 구현 가능하다.This error amplifier (EA) can be implemented as an operational amplifier such as a folded cascode (Folded Cascode).

오차 증폭기(EA)는 기준 전압((Vr1~Vr (n))과 피드백 전압(Vf1~Vf (n))을 각각 비교하여, 피드백 전압(Vf1~Vf (n))이 기준 전압(Vr1~Vr (n)) 보다 크면 높은 레벨의 아날로그 제어 신호(Sc)를 출력하고, 피드백 전압(Vf1~Vf (n))이 기준 전압(Vr1~Vr (n)) 보다 작으면 낮은 레벨의 아날로그 제어 신호(Sc)를 출력한다.The error amplifier (EA) compares the reference voltage ((V r1 ~V r (n) ) and the feedback voltage (V f1 ~V f (n) ), respectively, so that the feedback voltage (V f1 ~V f (n) ) becomes If it is greater than the reference voltage (V r1 ~V r (n) ), a high level analog control signal (S c ) is output, and the feedback voltage (V f1 ~V f (n) ) becomes the reference voltage (V r1 ~V r ( If it is smaller than n) ), it outputs a low level analog control signal (S c ).

낮은 레벨의 제어 신호(Sc)가 구동 트랜지스터(T)의 게이트(G)에 입력되면 구동 트랜지스터(T)는 더 큰 전류를 구동하고, 높은 레벨의 제어 신호(Sc)가 구동 트랜지스터(T)의 게이트(G)에 입력되면 구동 트랜지스터(T)는 더 작은 전류를 구동한다.When a low-level control signal S c is input to the gate G of the driving transistor T, the driving transistor T drives a larger current, and the high-level control signal S c is applied to the driving transistor T. When input to the gate (G) of ), the driving transistor (T) drives a smaller current.

출력 전압(Vo (n))은 전압 분배부(220)의 제1 저항(R1) 및 제2 저항(R2)의 저항비에 따라 분배되고, 제1 저항(R1) 양단에 걸리는 피드백 전압(Vf1~Vf (n))은 오차 증폭기(EA)의 비반전 단자(＋)에 입력된다.The output voltage V o (n) is divided according to the resistance ratio of the first resistor R1 and the second resistor R2 of the voltage divider 220, and the feedback voltage applied across the first resistor R1 ( V f1 to V f (n) ) are input to the non-inverting terminal (+) of the error amplifier EA.

오차 증폭기(EA)의 이득이 충분히 크다면 오차 증폭기(EA)의 반전 단자(－)와 비반전 단자(＋)는 가상 접지(Virtual Ground)가 형성되어 기준 전압(Vr1~Vr (n))과 피드백 전압(Vf1~Vf (n))은 같아진다.If the gain of the error amplifier (EA) is sufficiently large, the inverting terminal (-) and the non-inverting terminal (+) of the error amplifier (EA) form a virtual ground, and the reference voltage (V r1 ~V r (n)) ) And the feedback voltage (V f1 ~V f (n) ) become the same.

그리고, 제1 저항(R1) 및 제2 저항(R2)은 고정된 값을 갖거나 저항비가 일정하기 때문에 피드백 인수(β=R1/(R1+R2))는 일정하게 된다.Further, since the first resistor R1 and the second resistor R2 have a fixed value or the resistance ratio is constant, the feedback factor (β=R1/(R1+R2)) is constant.

따라서, 각 출력 전압(Vo1~Vo (n))은 아래의 수학식2에 의해 산출된다.Therefore, each output voltage (V o1 ~ V o (n) ) is calculated by Equation 2 below.

<수학식 2><Equation 2>

Vo = 1/β× Vri, i=1, 2, ..., n-1, n V o = 1/β× V ri , i=1, 2, ..., n-1, n

상기 수학식 2를 참조하면, 각 출력 전압(Vo1~Vo (n))은 피드백 인수(β)와 기준 전압(Vr1~Vr (n))에 의해 결정되는데, 피드백 인수(β)는 일정하고 기준 전압(Vr1~Vr(n))은 가변되기 때문에, 각 출력 전압(Vo1~Vo (n))은 피드백 인수(β)가 아닌 기준 전압(Vr1~Vr(n))에 의해 가변된다.Referring to Equation 2, each output voltage (V o1 ~V o (n) ) is determined by a feedback factor (β) and a reference voltage (V r1 ~V r (n) ), the feedback factor (β) Is constant and the reference voltage (V r1 ~V r(n) ) is variable, so each output voltage (V o1 ~V o (n) ) is the reference voltage (V r1 ~V r( n) ).

이와 같이, 본 발명의 제2 실시예에 따른 레귤레이터(200)는 피드백 인수(β)가 일정하기 때문에 즉, 제1 내지 제n 출력 전압(Vo1~Vo (n))을 출력하기 위해 제1 저항(R1) 및 제2 저항(R2)의 저항비를 가변할 필요가 없기 때문에 다중 출력 전압(Vo1~Vo(n))의 정착 시간이 일정하게 유지되어 출력 전압(Vo1~Vo (n))의 리플을 최소화할 수 있다.As described above, since the regulator 200 according to the second embodiment of the present invention has a constant feedback factor β, that is, the first to nth output voltages V o1 to V o (n) Since there is no need to change the resistance ratio of the 1 resistance (R1) and the second resistance (R2 ) , the settling time of the multiple output voltages (V o1 ~V o(n) ) is kept constant and the output voltage (V o1 ~V o (n) ) ripple can be minimized.

도 6은 종래의 레귤레이터의 출력 전압의 정착 시간과 본 발명의 제1 및 제2 실시예에 따른 레귤레이터의 출력 전압의 정착 시간을 비교한 그래프이다. 그리고, 도 7은 종래의 레귤레이터의 출력 전압에 따른 리플 크기와 본 발명의 제1 및 제2 실시예에 따른 레귤레이터의 출력 전압에 따른 리플 크기를 비교한 그래프이다.6 is a graph comparing the settling time of the output voltage of the conventional regulator and the settling time of the output voltage of the regulator according to the first and second embodiments of the present invention. In addition, FIG. 7 is a graph comparing the ripple magnitude according to the output voltage of the conventional regulator and the ripple magnitude according to the output voltage of the regulator according to the first and second embodiments of the present invention.

도 6에 도시한 바와 같이, 종래(Conventional)의 레귤레이터는 트랜지스터가 선형 영역으로 들어가는 2.7V까지 출력 전압(Vo)이 증가함에 따라 피드백 인수가 작아져서 출력 전압(Vo)의 정착 시간(settling Time)이 길어지는 것을 확인할 수 있으나, 본 발명(Proposed)의 제1 및 제2 실시예에 따른 레귤레이터(100, 200)는 구동 트랜지스터(T)가 선형 영역으로 들어가는 2.7V까지 출력 전압(Vo)이 증가하더라도 일정한 피드백 인수(β)를 갖기 때문에 출력 전압(Vo)의 정착 시간(settling Time)이 일정하게 되는 것을 확인할 수 있다.6, the regulator of the conventional (Conventional) is 2.7V to the transistor entering the linear region, the output voltage (V o) increases as the feedback factor is reduced in accordance with the output voltage (V o) the settling time (settling of It can be seen that the time) becomes longer, but the regulators 100 and 200 according to the first and second embodiments of the present invention have an output voltage (V o) up to 2.7V, where the driving transistor T enters the linear region. Even if) increases, it can be confirmed that the settling time of the output voltage V o becomes constant because it has a constant feedback factor β.

한편, 출력 전압의 정착 시간(settling Time)이 길어지면 출력 전압의 리플 크기도 커지게 된다.Meanwhile, as the settling time of the output voltage increases, the ripple size of the output voltage also increases.

도 7에 도시한 바와 같이, 리플 크기(Delta V)를 50mV로 제한을 두면 본 발명(Proposed)의 제1 및 제2 실시예에 따른 레귤레이터 (100, 200)가 종래(Conventional)의 레귤레이터 보다 출력 전압(Vo)의 범위가 500mV 더 넓은 것을 확인할 수 있다.As shown in FIG. 7, if the ripple size (Delta V) is limited to 50 mV, the regulators 100 and 200 according to the first and second embodiments of the present invention are more output than the conventional regulator. It can be seen that the range of the voltage (V o ) is 500mV wider.

본 명세서에서 설명되는 실시예와 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 예시적으로 설명하는 것에 불과하다. 따라서 본 명세서에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것이 아님은 자명하다. 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당해 기술분야에 있어서의 통상의 지식을 가진 자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments described in the present specification and the accompanying drawings are merely illustrative of some of the technical ideas included in the present invention. Accordingly, it is obvious that the embodiments disclosed in the present specification are not intended to limit the technical idea of the present disclosure, but to explain the technical idea, and thus the scope of the technical idea of the present disclosure is not limited by these embodiments. Modified examples and specific embodiments that can be easily inferred by those of ordinary skill in the art within the scope of the technical idea included in the specification and drawings of the present invention are included in the scope of the present invention. It will have to be interpreted.

100, 200: 레귤레이터
110, 210: 전압 분배부
120, 220: 전압 전달부
130, 230: 기준전압 발생부
140, 240: 전압 비교부100, 200: regulator
110, 210: voltage divider
120, 220: voltage transmission unit
130, 230: reference voltage generator
140, 240: voltage comparison unit

Claims (14)

입력 전압을 입력 받아 복수의 출력 전압을 가변하여 다중 출력하는 레귤레이터로서,
상기 복수의 출력 전압을 각각 분배한 복수의 피드백 전압을 순차로 출력하는 복수의 전압 분배부;
제어 신호에 응답하여 상기 입력 전압을 상기 레귤레이터의 복수의 출력단으로 각각 전달하는 전압 전달부;
복수의 기준 전압을 가변하여 순차로 출력하는 기준전압 발생부; 및
상기 복수의 피드백 전압을 상기 복수의 기준 전압과 각각 비교하고 그 비교 결과에 따라 상기 제어 신호를 출력하는 전압 비교부를 포함하고,
상기 복수의 전압 분배부는
상기 전압 전달부에 공통으로 연결되며, 접지단과 상기 레귤레이터의 복수의 출력단 사이에 직렬로 연결된 제1 저항 및 제2 저항과, 상기 제1 저항 및 제2 저항과 병렬로 연결되는 커패시터를 포함하는
레귤레이터.
It is a regulator that receives an input voltage, varies a plurality of output voltages, and multiplies outputs.
A plurality of voltage dividers sequentially outputting a plurality of feedback voltages obtained by dividing each of the plurality of output voltages;
A voltage transmission unit for transmitting the input voltage to a plurality of output terminals of the regulator in response to a control signal;
A reference voltage generator configured to sequentially output a plurality of reference voltages by varying; And
A voltage comparison unit for comparing the plurality of feedback voltages with the plurality of reference voltages, and outputting the control signal according to the comparison result,
The plurality of voltage dividers
A first resistor and a second resistor connected in series between a ground terminal and a plurality of output terminals of the regulator, which are commonly connected to the voltage transmitting unit, and a capacitor connected in parallel with the first resistor and the second resistor.
regulator.
 삭제delete 제 1 항에 있어서,
상기 제1 저항 및 제2 저항은 일정한 저항비를 갖는 레귤레이터.
The method of claim 1,
The first resistor and the second resistor are regulators having a constant resistance ratio.
 제 1 항에 있어서,
상기 복수의 전압 분배부는
상기 출력 전압을 가변할 때 마다, 상기 제1 저항 및 제2 저항의 연결단에서 상기 복수의 피드백 전압을 순차로 출력하는 레귤레이터.
The method of claim 1,
The plurality of voltage dividers
Whenever the output voltage is varied, a regulator sequentially outputs the plurality of feedback voltages at connection terminals of the first resistor and the second resistor.
 삭제delete 제 1 항에 있어서,
상기 기준전압 발생부는,
상기 복수의 출력 전압을 가변할 때 마다, 상기 복수의 기준 전압을 순차로 출력하는 레귤레이터.
The method of claim 1,
The reference voltage generator,
A regulator that sequentially outputs the plurality of reference voltages each time the plurality of output voltages are varied.
 삭제delete 제 1 항에 있어서,
상기 복수의 전압 분배부는
상기 레귤레이터의 복수의 출력단과 각각 연결되는 레귤레이터.The method of claim 1,
The plurality of voltage dividers
A regulator connected to a plurality of output terminals of the regulator, respectively. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020180121278A 2018-10-11 2018-10-11 Regulator KR102185610B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180121278A KR102185610B1 (en) 2018-10-11 2018-10-11 Regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180121278A KR102185610B1 (en) 2018-10-11 2018-10-11 Regulator

Publications (2)

Publication Number Publication Date
KR20200041172A KR20200041172A (en) 2020-04-21
KR102185610B1 true KR102185610B1 (en) 2020-12-02

Family

ID=70456490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180121278A KR102185610B1 (en) 2018-10-11 2018-10-11 Regulator

Country Status (1)

Country Link
KR (1) KR102185610B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03118620A (en) * 1989-09-29 1991-05-21 Yokogawa Electric Corp Voltage controller
KR100671591B1 (en) 2000-04-19 2007-01-18 주식회사 하이닉스반도체 Multiple Output Regulator
KR102031199B1 (en) * 2012-12-03 2019-10-11 한국전자통신연구원 Voltage regulator having error amplifier of rail-to rail
KR102466145B1 (en) * 2016-03-15 2022-11-14 삼성전자주식회사 Voltage regulator and integrated circuit including the same

Also Published As

Publication number Publication date
KR20200041172A (en) 2020-04-21

Similar Documents

Publication Publication Date Title
US10416694B2 (en) Regulator circuit
US8901904B2 (en) Voltage and current regulators with switched output capacitors for multiple regulation states
US20160141956A1 (en) Voltage regulator with hybrid adaptive voltage position and control method thereof
US10185338B1 (en) Digital low drop-out (LDO) voltage regulator with analog-assisted dynamic reference correction
US8754628B2 (en) Voltage regulator for high speed switching of voltages
US9525334B2 (en) Control circuit with multiple feedback loops and switching power supply thereof
US11507122B2 (en) Digital voltage regulator with a first voltage regulator controller and a second voltage regulator controller and method of regulating voltage
US8736356B2 (en) Multi-regulator circuit and integrated circuit including the same
KR20060127070A (en) Overcurrent detecting circuit and regulator having the same
KR100422031B1 (en) Reference voltage generation circuit for generating a plurality of reference voltages
KR20130036554A (en) Regulator and high voltage generator
CN110703838A (en) Voltage stabilizer with adjustable output voltage
TW200937160A (en) Voltage regulator
US8907653B2 (en) Circuit of outputting temperature compensation power voltage from variable power and method thereof
KR20090048327A (en) Voltage regulator
KR102185610B1 (en) Regulator
US6486646B2 (en) Apparatus for generating constant reference voltage signal regardless of temperature change
US9018932B2 (en) Initial voltage generation circuit and method of generating an initial voltage
JP2019004556A (en) Current control circuit, and power supply management circuit employing the same
US11962294B2 (en) Calibration of driver output current
KR20150019000A (en) Reference current generating circuit and method for driving the same
KR20200129547A (en) Reference Voltage Generator
US20160170430A1 (en) Reference circuit
US20120212243A1 (en) Synthesized Current Sense Resistor for Wide Current Sense Range
CN111831046A (en) Output stage circuit and voltage stabilizer thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant