KR102174973B1 - Micro led pixel structure control method perfect removing threshold voltage of driving pmos - Google Patents

Micro led pixel structure control method perfect removing threshold voltage of driving pmos Download PDF

Info

Publication number
KR102174973B1
KR102174973B1 KR1020180108057A KR20180108057A KR102174973B1 KR 102174973 B1 KR102174973 B1 KR 102174973B1 KR 1020180108057 A KR1020180108057 A KR 1020180108057A KR 20180108057 A KR20180108057 A KR 20180108057A KR 102174973 B1 KR102174973 B1 KR 102174973B1
Authority
KR
South Korea
Prior art keywords
pmos
enable
μled
driving
driving pmos
Prior art date
Application number
KR1020180108057A
Other languages
Korean (ko)
Other versions
KR20200029706A (en
Inventor
김진혁
김종선
Original Assignee
(주)실리콘인사이드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘인사이드 filed Critical (주)실리콘인사이드
Priority to KR1020180108057A priority Critical patent/KR102174973B1/en
Priority to CN201980003340.0A priority patent/CN111247579A/en
Priority to PCT/KR2019/000375 priority patent/WO2020054921A1/en
Publication of KR20200029706A publication Critical patent/KR20200029706A/en
Application granted granted Critical
Publication of KR102174973B1 publication Critical patent/KR102174973B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0248Precharge or discharge of column electrodes before or after applying exact column voltages
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0238Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 μLED 픽셀 구조를 제어하는 방법에 관한 것으로서, 보다 상세하게는 μLED로 흐르는 전류의 크기를 결정하는데 있어 드라이빙 PMOS 문턱전압의 간섭을 완전히 제거함으로써 μLED의 그레이스케일을 보다 용이하게 제어할 수 있도록 하는 μLED 픽셀 구조 제어 방법에 관한 것이다.
보다 구체적으로 본 발명은, 프리 신호(PRE)에 따라 프리차지 NMOS를 온(on) 시킴으로써, 드라이빙 PMOS의 게이트 바이어스(VBIAS)를 0V 로 유지시키는 프리차지(Pre-Charge) 단계; 소스 드라이버(Source Driver)에서 μLED 픽셀에 데이터를 제공할 때, 인에이블 신호(EN)에 따라 상기 프리차지 NMOS와 인에이블 오프 PMOS를 오프(off) 시키고 인에이블 온 PMOS를 온 시킴으로써, 상기 드라이빙 PMOS의 게이트 바이어스(VBIAS)가 [데이터값 - 드라이빙 PMOS의 문턱전압(VTH)]이 되도록 하는 데이터 인에이블(Data Enable) 단계; 및 상기 인에이블 신호(EN)와 논-오버랩(non-overlap) 구간을 두는 에미션 신호(EMM)에 따라 상기 인에이블 오프 PMOS를 온 시키고 상기 인에이블 온 PMOS를 오프 시킨 후, 오프 상태로 있던 에미션 NMOS와 에미션 PMOS를 온 시킴으로써, 드라이빙 PMOS의 게이트 바이어스(VBIAS)는 [데이터값 - 드라이빙 PMOS의 문턱전압(VTH) + 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)]이 되고, 이에 따른 드라이빙 PMOS의 게이트-소스전압(VGS)에 의해 μLED로 전류(ID)가 흐르도록 하는 에미션(Emission) 단계; 를 포함하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법을 제공한다.
The present invention relates to a method of controlling a μLED pixel structure, and more particularly, in determining the magnitude of the current flowing through the μLED, the interference of the driving PMOS threshold voltage is completely eliminated, so that the gray scale of the μLED can be more easily controlled. It relates to a μLED pixel structure control method.
More specifically, the present invention includes a pre-charge step of maintaining the gate bias (V BIAS ) of the driving PMOS at 0V by turning on the precharge NMOS according to the pre signal PRE; When the source driver provides data to the μLED pixel, the driving PMOS is turned off by turning off the precharge NMOS and the enable-off PMOS and turning on the enable-on PMOS according to an enable signal EN. A data enable step of making the gate bias (V BIAS ) of [data value-threshold voltage (V TH ) of driving PMOS]]; And the enable-off PMOS is turned on and the enable-on PMOS is turned off according to an emission signal EMM having a non-overlap section with the enable signal EN. By turning on the emission NMOS and the emission PMOS, the gate bias (V BIAS ) of the driving PMOS is [data value-the threshold voltage of the driving PMOS (V TH ) + the first capacitor (C ST ) connected to the gate node of the driving PMOS) And the voltage change amount (ΔV) by the second capacitor (C CC )], and an emission that allows the current I D to flow to the μLED by the gate-source voltage (V GS ) of the driving PMOS. step; It provides a μLED pixel structure control method that completely eliminates the interference of the driving PMOS threshold voltage including.

Description

드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법{MICRO LED PIXEL STRUCTURE CONTROL METHOD PERFECT REMOVING THRESHOLD VOLTAGE OF DRIVING PMOS}[MICRO LED PIXEL STRUCTURE CONTROL METHOD PERFECT REMOVING THRESHOLD VOLTAGE OF DRIVING PMOS}

본 발명은 μLED 픽셀 구조를 제어하는 방법에 관한 것으로서, 보다 상세하게는 μLED로 흐르는 전류의 크기를 결정하는데 있어 드라이빙 PMOS 문턱전압의 간섭을 완전히 제거함으로써 μLED의 그레이스케일을 매우 용이하게 제어할 수 있도록 하는 μLED 픽셀 구조 제어 방법에 관한 것이다.The present invention relates to a method of controlling a μLED pixel structure, and more particularly, in determining the magnitude of the current flowing through the μLED, the interference of the driving PMOS threshold voltage is completely eliminated, so that the gray scale of the μLED can be very easily controlled. It relates to a μLED pixel structure control method.

최근 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diode) 이후 차세대 디스플레이로 μLED(Micro-LED)가 주목받고 있다.Recently, micro-LED (μLED) is attracting attention as a next-generation display after LCD (Liquid Crystal Display) and OLED (Organic Light Emitting Diode).

μLED는 통상적으로 칩 크기가 5 ~ 10㎛에 불과한 초소형 LED를 말하는데, LED 칩 자체를 화소로 활용할 수 있기 때문에 기존 LED로 구현할 수 없는 휘어짐이나 깨짐 등의 문제를 극복할 수 있는 특징이 있다.µLED refers to an ultra-small LED whose chip size is usually only 5 to 10 µm. Since the LED chip itself can be used as a pixel, it has features that can overcome problems such as bending or breakage that cannot be implemented with existing LEDs.

초소형 입자를 발광재료로 사용한다는 점에서는 퀀텀닷(Quantum Dot)과 비슷하지만, 저전력, 소형화, 경량화 측면에서는 더욱 개선된 성능을 보인다는 것이 장점이다.It is similar to Quantum Dot in that it uses ultra-small particles as a light emitting material, but has an advantage in that it shows more improved performance in terms of low power, miniaturization, and weight reduction.

플렉서블 디스플레이(Flexible Display), 섬유와 LED가 결합한 스마트 섬유, 인체 부착 및 삽입형 의료기기, 바이오 콘택트렌즈, 가상현실(VR) 디스플레이 등 다양한 산업군과 융복합이 가능해지는 확장성 측면에서도 각광받고 있는 실정이다.It is also in the spotlight in terms of expandability that enables convergence with various industries such as flexible display, smart fiber combined with fiber and LED, medical devices attached to and inserted into the human body, bio contact lenses, and virtual reality (VR) displays. .

디스플레이를 구현하기 위하여 이러한 μLED는 픽셀 단위로 구성되어 웨이퍼 상에 매트릭스를 이루도록 다수로 장착되는데, 각각의 μLED 픽셀 구조에는 드라이빙 PMOS(Driving P-channel Metal Oxide Semiconductor)가 μLED로 흐르는 전류를 제어함으로써 μLED의 그레이스케일을 조절하게 된다.In order to implement a display, these μLEDs are configured in pixel units and mounted on a wafer to form a matrix.In each μLED pixel structure, a driving P-channel Metal Oxide Semiconductor (PMOS) controls the current flowing to the μLED. It adjusts the gray scale of.

상기 전류는 전자 이동도(mobility), 드라이빙 PMOS의 특정 수치나 소자 특성 등 다양한 파라미터들에 의해 결정되는데, 대부분은 공정 과정에서 제어가 가능하지만 드라이빙 PMOS의 문턱전압은 그렇지 못한 문제점이 있다.The current is determined by various parameters such as electron mobility, specific values of the driving PMOS, or device characteristics. Most of them can be controlled during a process, but the threshold voltage of the driving PMOS is not.

왜냐하면 아무런 조치를 취하지 않는 경우 상기 드라이빙 PMOS의 문턱전압에 의해 μLED의 그레이스케일은 ±15%의 산포(散布)를 보이게 되며, 이는 μLED를 이용한 디스플레이의 개발과 상용화에 큰 문제가 아닐 수 없기 때문이다.This is because if no action is taken, the grayscale of μLED shows ±15% dispersion by the threshold voltage of the driving PMOS, which is a big problem in the development and commercialization of displays using μLED. .

또한, μLED 픽셀 구조에 있어서, 드라이빙 PMOS의 문턱전압에 의해 해당 트랜지스터가 완전히 오프(Off)되지 않고 미세하게 온(On)되는 현상이 발생되고 있다. 예컨대, μLED 픽셀구조를 이용해 완벽한 흑색(Black)을 구현하기 어려운 문제점이 있었고, 종국적으로 μLED 를 적용한 디스플레이 기기의 품질에도 간섭을 미치는 단점이 있었다. In addition, in the µLED pixel structure, a phenomenon in which the corresponding transistor is not completely turned off by the threshold voltage of the driving PMOS is turned on, but is slightly turned on, occurs. For example, there is a problem that it is difficult to implement a perfect black color using the μLED pixel structure, and there is a disadvantage that eventually interferes with the quality of a display device to which μLED is applied.

따라서, μLED로 흐르는 전류를 결정하는데 있어 드라이빙 PMOS 문턱전압의 간섭을 완전히 제거할 수 있는 구조 또는 방식이 매우 긴요하게 요구되고 있다. Therefore, in determining the current flowing through the μLED, a structure or method capable of completely eliminating the interference of the driving PMOS threshold voltage is urgently required.

본 발명은 전술한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, μLED 픽셀 구조에서 드라이빙 PMOS 문턱전압의 간섭을 완벽하게 제거함으로써 μLED의 그레이스케일을 보다 용이하게 제어할 수 있도록 하는 μLED 픽셀 구조 제어 방법을 제공하는데 그 목적이 있다.The present invention was devised to solve the problems of the prior art described above, and a μLED pixel structure control method that allows more easily control the gray scale of μLED by completely removing interference of the driving PMOS threshold voltage in the μLED pixel structure. Its purpose is to provide.

또한, 본 발명은 드라이빙 PMOS의 문턱전압에 의해 해당 트랜지스터가 완전히 오프(Off)되지 않고 미세하게 온(On)되는 현상을 방지하여 μLED 및 μLED 픽셀모듈이 완전한 흑색(Black)을 구현할 수 있는 μLED 픽셀 구조 제어 방법을 제공하는데 또 다른 목적이 있다.In addition, the present invention prevents a phenomenon in which the corresponding transistor is not completely turned off by the threshold voltage of the driving PMOS, but is turned on minutely, so that the μLED and μLED pixel modules can implement completely black. Another object is to provide a structure control method.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical problems to be achieved by the present invention are not limited to the technical problems mentioned above, and other technical problems that are not mentioned will be clearly understood by those of ordinary skill in the art from the description of the present invention. .

상술한 종래기술의 문제점을 해결하기 위한 본 발명에 의하면, 프리 신호(PRE)에 따라 프리차지 NMOS를 온(on) 시킴으로써, 드라이빙 PMOS의 게이트 바이어스(VBIAS)를 0V 로 유지시키는 프리차지(Pre-Charge) 단계; 소스 드라이버(Source Driver)에서 μLED 픽셀에 데이터를 제공할 때, 인에이블 신호(EN)에 따라 상기 프리차지 NMOS와 인에이블 오프 PMOS를 오프(off) 시키고 인에이블 온 PMOS를 온 시킴으로써, 상기 드라이빙 PMOS의 게이트 바이어스(VBIAS)가 [데이터값 - 드라이빙 PMOS의 문턱전압(VTH)]이 되도록 하는 데이터 인에이블(Data Enable) 단계; 및 상기 인에이블 신호(EN)와 논-오버랩(non-overlap) 구간을 두는 에미션 신호(EMM)에 따라 상기 인에이블 오프 PMOS를 온 시키고 상기 인에이블 온 PMOS를 오프 시킨 후, 오프 상태로 있던 에미션 NMOS와 에미션 PMOS를 온 시킴으로써, 드라이빙 PMOS의 게이트 바이어스(VBIAS)는 [데이터값 - 드라이빙 PMOS의 문턱전압(VTH) + 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)]이 되고, 이에 따른 드라이빙 PMOS의 게이트-소스전압(VGS)에 의해 μLED로 전류(ID)가 흐르도록 하는 에미션(Emission) 단계; 를 포함하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법을 제공한다.According to the present invention for solving the problems of the prior art described above, by turning on the precharge NMOS according to the pre signal PRE, the gate bias V BIAS of the driving PMOS is maintained at 0V. -Charge) step; When the source driver provides data to the μLED pixel, the driving PMOS is turned off by turning off the precharge NMOS and the enable-off PMOS and turning on the enable-on PMOS according to an enable signal EN. A data enable step of making the gate bias (V BIAS ) of [data value-threshold voltage (V TH ) of driving PMOS]]; And the enable-off PMOS is turned on and the enable-on PMOS is turned off according to an emission signal EMM having a non-overlap section with the enable signal EN. By turning on the emission NMOS and the emission PMOS, the gate bias (V BIAS ) of the driving PMOS is [data value-the threshold voltage of the driving PMOS (V TH ) + the first capacitor (C ST ) connected to the gate node of the driving PMOS) And the voltage change amount (ΔV) by the second capacitor (C CC )], and an emission that allows the current I D to flow to the μLED by the gate-source voltage (V GS ) of the driving PMOS. step; It provides a μLED pixel structure control method that completely eliminates the interference of the driving PMOS threshold voltage including.

본 발명에서 상기 전압변화량(ΔV)은 아래의 수학식으로 결정되는 것이 바람직하다. In the present invention, the voltage change amount (ΔV) is preferably determined by the following equation.

Figure 112018089962243-pat00001
Figure 112018089962243-pat00001

(이 때, ΔV는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량, VLED는 전원전압, CST는 제 1커패시터, CCC는 제 2커패시터에 해당됨). (At this time, ΔV is the amount of voltage change by the first capacitor (C ST ) and the second capacitor (C CC ) connected to the gate node of the driving PMOS, V LED is the power supply voltage, C ST is the first capacitor, C CC is Applicable to the second capacitor).

본 발명은 상기 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)과 상기 드라이빙 PMOS의 문턱전압(VTH)과 같은 값을 갖도록 제1 커패시터(CST)와 제2 커패시터(CCC)의 커패시턴스(Capacitance) 비율을 각각 조정하여 적용하는 것이 바람직하다. The invention of the first capacitor (C ST) so as to have the same value as the first capacitor (C ST) and the second capacitor (C CC) voltage change amount (ΔV) and a threshold voltage (V TH) of the driving PMOS by It is preferable to adjust and apply the capacitance ratio of the second capacitor C CC , respectively.

본 발명에서 상기 드라이빙 PMOS의 게이트-소스전압(VGS)은, [전원전압(VLED) - 데이터값 + 드라이빙 PMOS의 문턱전압(VTH) - 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)] 이 되는 것이 바람직하다. In the present invention, the gate-source voltage (V GS ) of the driving PMOS is, [power voltage (V LED )-data value + threshold voltage (V TH ) of the driving PMOS-a first capacitor connected to the gate node of the driving PMOS ( C ST ) and the voltage change amount (ΔV) by the second capacitor (C CC )].

본 발명에서 상기 전류(ID)는 다음의 수학식으로 결정되는 것이 바람직하다. In the present invention, the current I D is preferably determined by the following equation.

Figure 112018089962243-pat00002
Figure 112018089962243-pat00002

(이 때, ID는 전류, μn은 전자 이동도(mobility), Cox는 드라이빙 PMOS 게이트의 커패시턴스, W는 드라이빙 PMOS 게이트의 폭, L은 드라이빙 PMOS 게이트의 길이, VGS는 드라이빙 PMOS의 게이트-소스전압, VTH는 드라이빙 PMOS의 문턱전압, ΔV는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량에 해당됨). (In this case, I D is the current, μ n is the electron mobility, C ox is the capacitance of the driving PMOS gate, W is the width of the driving PMOS gate, L is the length of the driving PMOS gate, and V GS is the driving PMOS gate. The gate-source voltage, V TH is the threshold voltage of the driving PMOS, and ΔV corresponds to the amount of change in voltage by the first capacitor C ST and the second capacitor C CC connected to the gate node of the driving PMOS).

본 발명에서 상기 인에이블 온 PMOS와 인에이블 오프 PMOS는 컨버터(Converter)를 이용해 각각의 게이트에 반대되는 전압을 제공함으로써 서로 반대의 온 또는 오프 동작을 하도록 제어하는 것이 바람직하다. In the present invention, it is preferable that the enable-on PMOS and the enable-off PMOS are controlled to perform opposite on or off operations by providing opposite voltages to respective gates using a converter.

본 발명에서 상기 에미션 NMOS와 에미션 PMOS는 컨버터를 이용해 각각의 게이트에 반대되는 전압을 제공함으로써 서로 동일한 온 또는 오프 동작을 하도록 제어하는 것이 바람직하다. In the present invention, it is preferable that the emission NMOS and the emission PMOS are controlled to perform the same on or off operation by providing opposite voltages to respective gates using a converter.

본 발명은 상기 인에이블 온 PMOS는 제1 인에이블 온 PMOS 및 제2 인에이블 온 PMOS를 포함하며, 상기 제1 인에이블 온 PMOS의 드레인은 상기 드라이빙 PMOS의 소스에 연결되도록 배치되고, 상기 제2 인에이블 온 PMOS의 소스가 상기 드라이빙 PMOS의 드레인에 연결되고, 상기 제2 인에이블 온 PMOS의 드레인은 상기 드라이빙 PMOS의 게이트에 연결되도록 배치되는 것이 바람직하다. In the present invention, the enable-on PMOS includes a first enable-on PMOS and a second enable-on PMOS, and a drain of the first enable-on PMOS is disposed to be connected to a source of the driving PMOS, and the second It is preferable that the source of the enable-on PMOS is connected to the drain of the driving PMOS, and the drain of the second enable-on PMOS is disposed to be connected to the gate of the driving PMOS.

본 발명에서 상기 μLED 픽셀은 다수로 매트릭스를 이룸으로써 디스플레이를 구성하며, 상기 디스플레이는, 매트릭스를 이룬 μLED 픽셀들의 행을 스캔하는 스캔 컨트롤러(Scan Controller); 상기 스캔 컨트롤러가 스캔하는 행의 해당 μLED 픽셀들에 데이터를 제공하는 소스 드라이버; 상기 스캔 컨트롤러와 소스 드라이버의 타이밍을 제어하는 타이밍 컨트롤러(Timing Controller); 및 직렬 주변 장치 인터페이스(Serial Peripheral Interface: SPI), 저전압 차등 시그널링(Low Voltage Differential Signaling; LVDS) 또는 RGB(Red-Green-Blue) 인터페이스 중 어느 하나 이상을 포함하는 인터페이스; 를 포함하는 DDI(Display Driver IC)에 의해 제어되는 것이 바람직하다. In the present invention, a plurality of μLED pixels constitute a display by forming a matrix, and the display includes: a scan controller for scanning rows of μLED pixels forming a matrix; A source driver that provides data to corresponding μLED pixels in a row scanned by the scan controller; A timing controller for controlling timing of the scan controller and the source driver; And an interface including at least one of a Serial Peripheral Interface (SPI), Low Voltage Differential Signaling (LVDS), or Red-Green-Blue (RGB) interface. It is preferable that it is controlled by a Display Driver IC (DDI) including.

본 발명의 μLED 픽셀 구조 제어 방법에 의하면, μLED 픽셀 구조에 적용되는 NMOS와 PMOS 등의 소자 특성을 이용해 μLED로 흐르는 전류에 드라이빙 PMOS 문턱전압의 간섭을 완벽히 제거할 수 있는 효과가 있다. According to the method for controlling the μLED pixel structure of the present invention, it is possible to completely eliminate interference of the driving PMOS threshold voltage from the current flowing through the μLED by using device characteristics such as NMOS and PMOS applied to the μLED pixel structure.

이에 따라, 본 발명은 μLED의 그레이스케일을 보다 완벽하게 제어할 수 있으며, 종래 μLED의 그레이스케일이 가지던 ±15%의 산포를 보다 감소시켜 ±1.5% 이내의 산포를 갖도록 하는 효과가 있다.Accordingly, the present invention can more completely control the gray scale of the μLED, and there is an effect of reducing the dispersion of ±15% of the gray scale of the conventional μLED to have a dispersion within ±1.5%.

또한, 본 발명에 의하면, 드라이빙 PMOS의 문턱전압에 의해 해당 트랜지스터가 완전히 오프(Off)되지 않고 미세하게 온(ON)되는 현상을 방지하여 μLED 및 μLED 픽셀모듈이 완전한 흑색(Black)을 구현할 수 있는 효과가 있다. In addition, according to the present invention, the corresponding transistor is not completely turned off by the threshold voltage of the driving PMOS, but a phenomenon in which the corresponding transistor is not turned on minutely is prevented, so that the μLED and μLED pixel modules can implement a completely black color. It works.

더불어서 본 발명은 μLED를 이용한 디스플레이의 효율과 성능을 향상시켜 보다 저전력으로 소형화 또는 경량화가 가능한 디스플레이 장치들을 개발 및 상용화할 수 있도록 조력하는 효과가 있다.In addition, the present invention has the effect of helping to develop and commercialize display devices capable of miniaturization or weight reduction with lower power by improving the efficiency and performance of a display using μLED.

도 1은 종래기술에 따른 μLED 픽셀 구조 제어 방법의 기본적인 개념을 나타낸 예시도.
도 2는 본 발명의 일실시예에 따른 μLED 픽셀 구조 제어 방법의 순서도.
도 3은 본 발명의 일실시예에 따른 μLED 픽셀 구조의 구성도.
도 4는 본 발명의 일실시예에 따른 μLED 픽셀 구조 제어 방법의 프리차지 단계의 제어 모습을 나타낸 예시도.
도 5는 본 발명의 일실시예에 따른 μLED 픽셀 구조 제어 방법의 프리차지 단계 시 인가되는 프리 신호를 나타낸 예시도.
도 6는 본 발명의 일실시예에 따른 μLED 픽셀 구조 제어 방법의 데이터 인에이블 단계의 제어 모습을 나타낸 예시도.
도 7는 본 발명의 일실시예에 따른 μLED 픽셀 구조 제어 방법의 데이터 인에이블 단계 시 인가되는 인에이블 신호를 나타낸 예시도.
도 8는 본 발명의 일실시예에 따른 μLED 픽셀 구조 제어 방법의 에미션 단계의 제어모습을 나타낸 예시도.
도 9는 본 발명의 일실시예에 따른 μLED 픽셀 구조 제어 방법의 에미션 단계 시 인가되는 에미션 신호를 나타낸 예시도.
도 10은 본 발명의 일실시예에 따른 μLED 그레이스케일에 대한 μLED 전류를 측정한 결과를 나타낸 예시도.
도 11은 본 발명의 일실시예에 따른 세 가지 그레이값에 대한 픽셀 데이터를 측정한 결과를 나타낸 예시도.
도 12는 본 발명의 일실시예 따른 스캔 컨트롤러, 소스 드라이버, 타이밍 컨트롤러 및 직렬 주변 장치 인터페이스, 저전압 차등 시그널링 및 RGB 인터페이스를 포함하는 DDI(Display Driver IC)와, μLED 픽셀이 다수로 매트릭스를 이룸으로써 형성되는 디스플레이의 모습을 나타낸 예시도.
1 is an exemplary view showing a basic concept of a method for controlling a μLED pixel structure according to the prior art.
2 is a flow chart of a method for controlling a μLED pixel structure according to an embodiment of the present invention.
3 is a configuration diagram of a μLED pixel structure according to an embodiment of the present invention.
4 is an exemplary view showing a control state of a precharge step of a method for controlling a μLED pixel structure according to an embodiment of the present invention.
5 is an exemplary view showing a pre-signal applied during a precharge step of a method for controlling a μLED pixel structure according to an embodiment of the present invention.
6 is an exemplary view showing a control state of a data enable step of a method for controlling a μLED pixel structure according to an embodiment of the present invention.
7 is an exemplary view showing an enable signal applied during a data enable step of a method for controlling a μLED pixel structure according to an embodiment of the present invention.
8 is an exemplary view showing a control state of an emission step of a method for controlling a μLED pixel structure according to an embodiment of the present invention.
9 is an exemplary view showing an emission signal applied during an emission step of a method for controlling a μLED pixel structure according to an embodiment of the present invention.
10 is an exemplary view showing a result of measuring a μLED current for a μLED grayscale according to an embodiment of the present invention.
11 is an exemplary view showing a result of measuring pixel data for three gray values according to an embodiment of the present invention.
12 is a DDI (Display Driver IC) including a scan controller, a source driver, a timing controller and a serial peripheral device interface, a low voltage differential signaling, and an RGB interface according to an embodiment of the present invention, and a plurality of μLED pixels form a matrix. An exemplary diagram showing the appearance of the formed display.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 1은 종래기술에 따른 μLED 픽셀 구조 제어 방법의 기본적인 개념을 나타낸 예시도이다. First, FIG. 1 is an exemplary view showing a basic concept of a method for controlling a μLED pixel structure according to the prior art.

μLED 픽셀들이 다수로 매트릭스를 형성함으로써 디스플레이를 구성하게 되는데, 도 1은 하나의 μLED 픽셀 구조의 개념을 나타낸 것으로, μLED 픽셀들의 행을 스캔하는 스캔 컨트롤러(110)에 의한 스캔 데이터와, 해당 μLED 픽셀들에 데이터를 제공하는 소스 드라이버(120)에 의한 소스 데이터가 타이밍 컨트롤러(130)의 타이밍 제어에 의해 μLED 픽셀에 제공된다.A display is formed by forming a matrix of a plurality of μLED pixels. FIG. 1 shows the concept of a single μLED pixel structure, and scan data by the scan controller 110 that scans a row of μLED pixels, and the corresponding μLED pixel Source data by the source driver 120 providing data to the field is provided to the μLED pixels by timing control of the timing controller 130.

이 때 드라이빙 PMOS(Driving P-channel Metal Oxide Semiconductor)(100)의 게이트-소스전압(VGS)에 의해 μLED(40)로 흐르는 전류가 결정되는데, 상기 전류의 크기는 아래의 수학식 1과 같다.At this time, the current flowing to the μLED 40 is determined by the gate-source voltage (V GS ) of the driving P-channel Metal Oxide Semiconductor (PMOS) 100, and the magnitude of the current is shown in Equation 1 below. .

Figure 112018089962243-pat00003
Figure 112018089962243-pat00003

상기 수학식 1에서, ID는 전류, μn은 전자 이동도(mobility), Cox는 드라이빙 PMOS 게이트의 커패시턴스(Capacitance), W는 드라이빙 PMOS 게이트의 폭, L은 드라이빙 PMOS 게이트의 길이, VGS는 드라이빙 PMOS의 게이트-소스전압, VTH는 드라이빙 PMOS의 문턱전압에 해당한다.In Equation 1, I D is current, μ n is electron mobility, C ox is the capacitance of the driving PMOS gate, W is the width of the driving PMOS gate, L is the length of the driving PMOS gate, V GS is the gate-source voltage of the driving PMOS, and V TH is the threshold voltage of the driving PMOS.

위의 수학식 1로 표현될 수 있는 전류(ID)의 크기는, 해당 μLED의 그레이스케일(Grayscale)을 결정하는데, 상기 전류는 다양한 파라미터들에 의해 결정되고 대부분은 공정 과정에서 쉽게 제어가 가능하지만, 드라이빙 PMOS(100)의 문턱전압(Threshold Voltage; VTH)은 현재의 공정 기술로는 제어하기가 어려워 별다른 조치를 취하지 않을 경우 μLED의 그레이스케일은 ±15% 정도의 산포를 보이게 되는 것이 일반적이다. The magnitude of the current (I D ), which can be expressed by Equation 1 above, determines the grayscale of the μLED, which is determined by various parameters, and most of them can be easily controlled during the process. However, the threshold voltage (V TH ) of the driving PMOS 100 is difficult to control with the current process technology, so if no other measures are taken, the gray scale of the μLED will generally show ±15% distribution. to be.

즉, 도 1에서 μLED(40)로 흐르는 전류(ID)는 드라이빙 PMOS의 게이트-소스전압(VGS)에 의해 결정되는데, 위의 수학식 1에 의할 때, 전류(ID)는 드라이빙 PMOS의 문턱전압(VTH)의 변화의 제곱에 비례하게 되고, 이 경우 드라이빙 PMOS의 VTH 산포에 의해 전류(ID)의 산포가 영향을 받게 된다. That is, the current I D flowing to the μLED 40 in FIG. 1 is determined by the gate-source voltage V GS of the driving PMOS, and according to Equation 1 above, the current I D is driving It is proportional to the square of the change of the threshold voltage V TH of the PMOS, and in this case, the distribution of the current I D is affected by the V TH distribution of the driving PMOS.

따라서 드라이빙 PMOS의 문턱전압(VTH)에 대한 보상이 필요하며, μLED(40)로 흐르는 전류(ID)에서 드라이빙 PMOS의 문턱전압(VTH)의 간섭을 최소한으로 감소시킴으로써 μLED 그레이스케일의 산포를 낮추고 이를 용이하게 제어할 수 있도록 하고, 더 나아가 드라이빙 PMOS의 문턱전압(VTH)의 간섭을 완전히 제거하여 μLED를 통한 완전한 흑색 구현을 실현하기 위한 목적하에서 본 발명이 고안되었다. Therefore, it is necessary to compensate for the threshold voltage (V TH ) of the driving PMOS, and the distribution of the μLED grayscale by reducing the interference of the threshold voltage (V TH ) of the driving PMOS to a minimum in the current (I D ) flowing through the μLED (40). The present invention was devised for the purpose of realizing a complete black color through μLED by lowering and enabling it to be easily controlled, and further completely eliminating interference of the threshold voltage (V TH ) of the driving PMOS.

본 발명에 의하면, 1) 프리 신호(PRE)에 따라 프리차지 NMOS(10)를 ON 시킴으로써, 드라이빙 PMOS(100)의 게이트 바이어스(VBIAS)를 0V 로 유지시키는 프리차지(Pre-Charge) 단계와, According to the present invention, 1) a pre-charge step of maintaining the gate bias (V BIAS ) of the driving PMOS 100 at 0V by turning on the precharge NMOS 10 according to the pre signal PRE; and ,

2) 소스 드라이버(Source Driver)에서 μLED 픽셀에 데이터(DATA)를 제공할 때, 프리신호(PRE)를 프리차지 NMOS(10)의 게이트에 입력하고, 인에이블 신호(EN)를 제1 인에이블 온 PMOS(21), 제2 인에이블 온 PMOS(22) 및 인에이블 오프 PMOS(23)의 게이트에 입력함에 따라 상기 프리차지 NMOS(10)와 인에이블 오프 PMOS(23)를 Off시키고 인에이블 온 PMOS(20)를 ON 시킴으로써, 상기 드라이빙 PMOS의 게이트 바이어스(VBIAS)가 [데이터값 - 드라이빙 PMOS의 문턱전압(VTH)]이 되도록 하는 데이터 인에이블(Data Enable) 단계와, 2) When the source driver provides data (DATA) to the μLED pixel, the pre-signal (PRE) is input to the gate of the pre-charge NMOS (10), and the enable signal (EN) is first enabled. By inputting to the gates of the on PMOS 21, the second enable on PMOS 22 and the enable off PMOS 23, the precharge NMOS 10 and the enable off PMOS 23 are turned off and enabled. A data enable step of turning on the PMOS 20 so that the gate bias (VBIAS) of the driving PMOS becomes [data value-threshold voltage (VTH) of the driving PMOS]; and

상기 인에이블 신호(EN)와 논-오버랩(non-overlap) 구간을 두는 에미션 신호(EMM)를 에미션 NMOS(30)의 게이트에 입력함에 따라 상기 인에이블 오프 PMOS(23)를 ON 시키고 상기 인에이블 온 PMOS(20)를 Off 시킨 후, Off 상태로 있던 에미션 NMOS(30)와 에미션 PMOS(31)를 ON 시킴으로써, 드라이빙 PMOS(100)의 게이트 바이어스(VBIAS)는 [데이터값 - 드라이빙PMOS의 문턱전압(VTH) + 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)]이 되고, 이에 따른 드라이빙 PMOS(100)의 게이트-소스전압(VGS)에 의해 μLED(40)로 전류가 흐르도록 하는 에미션(Emission)단계를 포함하여 형성된다.As the enable signal EN and the emission signal EMM having a non-overlap section are input to the gate of the emission NMOS 30, the enable-off PMOS 23 is turned on and the Enable On After turning off the PMOS 20, the emission NMOS 30 and the emission PMOS 31, which were in the off state, are turned on, so that the gate bias (V BIAS ) of the driving PMOS 100 is [data value- The threshold voltage (VTH) of the driving PMOS + the voltage change amount (ΔV) by the first capacitor (C ST ) and the second capacitor (C CC ) connected to the gate node of the driving PMOS], and the driving PMOS 100 accordingly It is formed including an emission step of allowing current to flow to the μLED 40 by the gate-source voltage VGS of.

이에 대한 이해를 돕기 위해, 도 2에는 본 발명의 일실시예에 따른 μLED 픽셀 구조 제어 방법 순서도가 도시되고, 도 3에는 본 발명의 일실시예에 따른 μLED 픽셀 구조를 나타낸 구성도가 도시되며, 도 2 내지 도 3을 참조하여 본 발명을 구성하는 각각의 단계들을 설명하면 다음과 같다.In order to help understand this, FIG. 2 shows a flow chart of a method for controlling a μLED pixel structure according to an embodiment of the present invention, and FIG. 3 shows a configuration diagram showing a μLED pixel structure according to an embodiment of the present invention. Each of the steps constituting the present invention will be described with reference to FIGS. 2 to 3 as follows.

또한, 도 3 내지 도 9를 참조하면, 본 발명에서 ① 프리신호(PRE), 인에이블 신호(EN) 및 에미션 신호(EMM) 등 각 신호가 High일 때, NMOS는 On이고 PMOS는 Off 되며, ② 반대로, 프리신호(PRE), 인에이블 신호(EN) 및 에미션 신호(EMM) 등 각 신호가 Low일 때, NMOS는 Off이고 PMOS는 On으로 구동된다. 또한, /EN, /EMM 등 신호 앞에 표기된 '/'부호는 신호의 반전을 의미한다.
먼저 본 발명은 도 4 및 도 5에 도시된 것과 같이 프리 신호(PRE)만 하이(High)가 됨에 따라 프리차지 NMOS(10)를 ON 시킴으로써, 드라이빙 PMOS의 게이트 바이어스(VBIAS)를 0V 로 유지시키는 프리차지 단계가 수행된다(s10).
In addition, referring to FIGS. 3 to 9, in the present invention, when each signal such as ① a pre signal (PRE), an enable signal (EN), and an emission signal (EMM) is high, the NMOS is On and the PMOS is Off. , ② Conversely, when each signal such as the pre signal (PRE), the enable signal (EN), and the emission signal (EMM) is low, NMOS is Off and PMOS is driven to On. In addition, the'/' sign in front of signals such as /EN and /EMM means the inversion of the signal.
First, the present invention maintains the gate bias (V BIAS ) of the driving PMOS at 0V by turning on the precharge NMOS 10 as only the pre-signal (PRE) becomes high as shown in FIGS. 4 and 5. The precharge step is performed (s10).

이 때에는 인에이블 온 PMOS(20), 에미션 NMOS(30), 에미션 PMOS(31)는 모두 Off 상태에 놓이며, 인에이블 오프 PMOS(23)만 ON 상태가 되며, 이는 μLED(40) 방향으로 원치 않는 전류가 무단으로 흐르는 것을 방지하고, 제1 인에이블 온 PMOS(21) 및 제2 인에이블 온 PMOS(22)로 연결되는 라인을 통해 데이터 값을 입력받기 위한 전초 단계라 할 수 있다. At this time, the enable-on PMOS (20), emission NMOS (30), and emission PMOS (31) are all in the Off state, and only the enable-off PMOS (23) is turned on, which is in the direction of μLED (40). As a result, it is a preliminary step for preventing unwanted current from flowing without permission and for receiving a data value through a line connected to the first enable-on PMOS 21 and the second enable-on PMOS 22.

그러므로, 프리차지 단계에서는 프리차지 NMOS(10)가 ON 상태에 놓여 드라이빙 PMOS(100)의 게이트에서 상기 프리차지 NMOS 방향으로 전류가 흐르게 됨으로써 상기 드라이빙 PMOS의 게이트 바이어스(VBIAS)가 0V 로 유지되게 된다(VBIAS =0).Therefore, in the precharge step, the precharge NMOS 10 is in the ON state so that a current flows from the gate of the driving PMOS 100 to the precharge NMOS direction so that the gate bias (V BIAS ) of the driving PMOS is maintained at 0V. Becomes (V BIAS = 0).

이후, 소스 드라이버에서 μLED 픽셀에 데이터를 제공할 때 상기 드라이빙 PMOS의 게이트 바이어스(VBIAS)가 [데이터값 - 드라이빙 PMOS의 문턱전압(VTH)]이 되도록 하는 데이터 인에이블 단계가 진행된다(s20).Thereafter, when the source driver provides data to the μLED pixel, a data enable step is performed in which the gate bias (V BIAS ) of the driving PMOS becomes [data value-threshold voltage (V TH ) of the driving PMOS] (s20). ).

상기 데이터 인에이블 단계는 프라차지 단계 이후, μLED 픽셀을 초기화하여 데이터 입력을 받을 준비를 완료하는 단계로서, 도 7에 도시된 것과 같이 인에이블(EN) 신호만 하이(High)가 됨에 따라 상기 프리차지 단계에서 ON 상태에 놓여있던 프리차지 NMOS(10)와 인에이블 오프 PMOS(23)를 Off 상태에 놓이도록 하고, 이와 동시에 인에이블 온 PMOS(20)를 ON 상태에 놓음으로써 드라이빙 PMOS(100)의 게이트 바이어스(VBIAS)가 [데이터값 - VTH] 만큼의 전하가 충전되도록 한다.In the data enable step, after the precharge step, the μLED pixel is initialized to complete the preparation to receive data input. As shown in FIG. 7, the precharge is performed as only the enable signal becomes high. The driving PMOS 100 is driven by putting the precharge NMOS 10 and the enable-off PMOS 23 in the ON state in the ON state in the charge phase and at the same time putting the enable-on PMOS 20 in the ON state. The gate bias (VBIAS) of [data value-VTH] is charged.

도 6을 참조하여 보다 자세히 설명하면, 상기 인에이블 온 PMOS(20)는 제1 인에이블 온 PMOS(21) 및 제2 인에이블 온 PMOS(22)를 포함하며, 상기 제1 인에이블 온 PMOS는 드레인이 드라이빙 PMOS(100)의 소스에 연결되도록 배치됨과 동시에 상기 제2 인에이블 온 PMOS는 소스가 드라이빙 PMOS의 드레인에 연결되고, 제2 인에이블 온 PMOS의 드레인이 드라이빙 PMOS의 게이트에 연결되도록 배치되도록 구성한다. In more detail with reference to FIG. 6, the enable-on PMOS 20 includes a first enable-on PMOS 21 and a second enable-on PMOS 22, and the first enable-on PMOS is The second enable-on PMOS is disposed so that the drain is connected to the source of the driving PMOS 100 and the source is connected to the drain of the driving PMOS, and the drain of the second enable-on PMOS is connected to the gate of the driving PMOS. Configure it to be possible.

이와 같은 경우, 제1 인에이블 온 PMOS(21)에서 제2 인에이블 온 PMOS(22)로 전류가 흐르고, 결과적으로 드라이빙 PMOS의 게이트에는 소스 드라이버에서 입력한 데이터값에서 드라이빙 PMOS의 문턱전압을 뺀 값(데이터값 - 드라이빙 PMOS의 문턱전압(VTH))만큼의 전압이 충전되게 된다(VBIAS = DATA - VTH). In this case, current flows from the first enable-on PMOS 21 to the second enable-on PMOS 22, and as a result, the gate of the driving PMOS subtracts the threshold voltage of the driving PMOS from the data value input from the source driver. A voltage equal to the value (data value-driving PMOS threshold voltage (V TH )) is charged (V BIAS = DATA-V TH ).

따라서, 데이터 인에이블 단계에서 충전된 드라이빙 PMOS(100)의 게이트 바이어스(VBIAS)를 이용하여 후술할 에미션 단계에서 μLED로 전류(ID)를 구동시키게 되며, 이로써 μLED(40)의 발광준비가 완료되었다고 할 수 있다. Therefore, by using the gate bias (V BIAS ) of the driving PMOS 100 charged in the data enable step, the current I D is driven into the μLED in the emission step to be described later, thereby preparing the μLED 40 to emit light. It can be said that is completed.

여기에서 상기 인에이블 온 PMOS(20)와 인에이블 오프 PMOS(23)에는 각각의 게이트에 컨버터(Converter)를 이용하여 서로 반대되는 전압을 제공함으로써 ON 또는 Off 동작을 서로 반대로 수행하도록 하는 것이 바람직하다.Here, it is preferable that the enable-on PMOS 20 and the enable-off PMOS 23 perform ON or OFF operations in opposite directions by providing voltages opposite to each other using a converter to each gate. .

도 8에 본 발명의 일실시예에 따른 μLED 픽셀 구조 제어 방법의 에미션 단계를 나타낸 예시도가 도시되며, 마지막 단계인 드라이빙 PMOS(100)에 충전된 게이트-소스전압(VGS)에 따라 μLED(40)로 전류가 흐르는 에미션 단계가 수행된다(s30).8 is an exemplary diagram showing an emission step of a method for controlling a μLED pixel structure according to an embodiment of the present invention, and μLED according to the gate-source voltage V GS charged in the driving PMOS 100, which is the last step. The emission step through which the current flows to (40) is performed (s30).

상기 에미션 단계는 도 9에 도시된 것처럼 논-오버랩(non-overlap) 구간을 두는 에미션 신호(EMM)만이 하이(High)가 됨에 따라 상기 인에이블 오프 PMOS(23)를 ON 시키고 상기 인에이블 온 PMOS(20)를 Off 시킴과 동시에, Off 상태로 있던 에미션 NMOS(30)와 에미션 PMOS(31)를 ON 시킴으로써 이루어지며, 드라이빙 PMOS의 게이트-소스전압(VGS)에 의해 μLED(40)로 전류(ID)가 흐르게 된다.In the emission step, as shown in FIG. 9, as only the emission signal EMM having a non-overlap section becomes high, the enable-off PMOS 23 is turned on and the enable. It is achieved by turning the ON PMOS 20 off and turning on the emission NMOS 30 and the emission PMOS 31, which were in the OFF state, and the μLED(40) by the gate-source voltage (V GS ) of the driving PMOS. ), the current I D flows.

도 8을 참조할 때, 드라이빙 PMOS의 게이트 바이어스(VBIAS)는 [데이터값 - 드라이빙 PMOS의 문턱전압(VTH) + 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)]이 된다(VBIAS = DATA - VTH + ΔV). Referring to FIG. 8, the gate bias (V BIAS ) of the driving PMOS is [data value-the threshold voltage (V TH ) of the driving PMOS + the first capacitor C ST and the second capacitor connected to the gate node of the driving PMOS. It becomes the amount of voltage change (ΔV) by (C CC )] (V BIAS = DATA-V TH + ΔV).

여기서, 상기 전압변화량(ΔV)은 아래의 수학식 2으로 결정되게 된다. Here, the voltage change amount ΔV is determined by Equation 2 below.

Figure 112018089962243-pat00004
Figure 112018089962243-pat00004

이 때, 상기 ΔV는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량, VLED는 전원전압, CST는 제 1커패시터, CCC는 제 2커패시터에 해당된다. In this case, ΔV is the amount of voltage change due to the first capacitor (C ST ) and the second capacitor (C CC ) connected to the gate node of the driving PMOS, V LED is the power supply voltage, C ST is the first capacitor, C CC is It corresponds to the second capacitor.

따라서, 에미션 단계에서 상기 드라이빙 PMOS의 게이트-소스전압(VGS)은, [전원전압(VLED) - 데이터값 + 드라이빙 PMOS의 게이트 바이어스(VBIAS)]가 되므로 결국, [전원전압(VLED) - 데이터값 + 드라이빙 PMOS의 문턱전압(VTH) - 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)] 이 된다(VGS = VLED - DATA + VTH - ΔV). Therefore, in the emission step, the gate-source voltage (V GS ) of the driving PMOS becomes [power voltage (V LED )-data value + gate bias (V BIAS ) of the driving PMOS]. LED )-data value + threshold voltage (V TH ) of driving PMOS-voltage change amount (ΔV) by the first capacitor (C ST ) and second capacitor (C CC ) connected to the gate node of the driving PMOS] V GS = V LED -DATA + V TH -ΔV).

한편, 상기 에미션 단계에서 드라이빙 PMOS의 게이트-소스전압(VGS)에 의해 μLED(40)로 전류(ID)는 하기의 수학식 3으로 결정될 수 있다. Meanwhile, in the emission step, the current I D to the μLED 40 by the gate-source voltage V GS of the driving PMOS may be determined by Equation 3 below.

Figure 112018089962243-pat00005
Figure 112018089962243-pat00005

상기 수학식 3에서 ID는 전류, μn은 전자 이동도(mobility), Cox는 드라이빙 PMOS 게이트의 커패시턴스, W는 드라이빙 PMOS 게이트의 폭, L은 드라이빙 PMOS 게이트의 길이, VGS는 드라이빙 PMOS의 게이트-소스전압, VTH는 드라이빙 PMOS의 문턱전압, ΔV는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량에 해당된다. In Equation 3, I D is the current, μ n is the electron mobility, C ox is the capacitance of the driving PMOS gate, W is the width of the driving PMOS gate, L is the length of the driving PMOS gate, and V GS is the driving PMOS. The gate-source voltage of, V TH is the threshold voltage of the driving PMOS, and ΔV is the amount of voltage change caused by the first capacitor C ST and the second capacitor C CC connected to the gate node of the driving PMOS.

즉, 전술한 바대로, 드라이빙 PMOS의 문턱전압(VTH)의 산포에 의해 μLED(40)로 전류(ID)의 산포가 영향을 받게 되는데, 전류(ID)는 VTH 변화의 제곱에 비례하는 영향을 받게 된다. That is, as described above, the distribution of the current I D to the μLED 40 is affected by the distribution of the threshold voltage V TH of the driving PMOS, and the current I D is the square of the V TH change. You will be affected proportionally.

따라서, 본 발명에서는 상기 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)과 상기 드라이빙 PMOS의 문턱전압(VTH)과 같은 값을 갖도록 하여 VTH의 영향 자체를 완전히 제거할 수 있다. 즉, 상기 수학식 2에 따라 제1 커패시터(CST)와 제2 커패시터(CCC)의 커패시턴스(Capacitance) 비율을 각각 조정하여 상기 전압변화량(ΔV)이 드라이빙 PMOS의 문턱전압(VTH)과 동일한 값을 갖게 하여 드라이빙 PMOS의 문턱전압(VTH)의 영향을 제거할 수 있는 장점이 있다. Therefore, in the present invention, the effect of V TH is made to have the same value as the voltage change amount (ΔV) by the first capacitor (C ST ) and the second capacitor (C CC ) and the threshold voltage (V TH ) of the driving PMOS. Can be completely removed. That is, by adjusting the capacitance ratio of the first capacitor (C ST ) and the second capacitor (C CC ) according to Equation 2, the voltage change amount (ΔV) is equal to the threshold voltage (V TH ) of the driving PMOS By having the same value, there is an advantage in that the influence of the threshold voltage (V TH ) of the driving PMOS can be eliminated.

이와 같이, 상기 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)과 상기 드라이빙 PMOS의 문턱전압(VTH)이 동일한 값을 갖는 경우에 μLED(40)로 전류(ID)의 크기는 아래의 수학식 4와 같다. In this way, when the voltage change amount (ΔV) by the first capacitor (C ST ) and the second capacitor (C CC ) and the threshold voltage (V TH ) of the driving PMOS have the same value, the current to the μLED 40 The size of (I D ) is shown in Equation 4 below.

Figure 112018089962243-pat00006
Figure 112018089962243-pat00006

즉, 제1 커패시터(CST)와 제2 커패시터(CCC)의 커패시턴스 비율을 각각 조정하여 상기 전압변화량(ΔV)이 드라이빙 PMOS의 문턱전압(VTH)과 동일한 값을 갖게 되면, 상기 전류(ID)에 대한 드라이빙 PMOS의 문턱전압(VTH)의 간섭은 완전히 제거되게 된다. That is, when the voltage change amount (ΔV) has the same value as the threshold voltage (V TH ) of the driving PMOS by adjusting the capacitance ratio of the first capacitor (C ST ) and the second capacitor (C CC ), respectively, the current ( The interference of the threshold voltage (V TH ) of the driving PMOS with respect to I D ) is completely eliminated.

예컨대, 단순히 드라이빙 PMOS의 문턱전압(VTH)를 보상하기 위해 'VBIAS = DATA - VTH'로만 형성하도록 하면, 이 경우, μLED(40)가 흑색(Black)을 표현하기 위해서는 VBIAS를 게이트로 하는 P형 트렌지스터가 완전히 Off되야 하는데, 'VBIAS = DATA - VTH'가 되면 미세하게 μLED(40) 또는 μLED 모듈이 ON되어 완벽한 흑색(Black)을 표현하기 어려운 문제점이 있었다. For example, if only'V BIAS = DATA-V TH ' is formed to compensate for the threshold voltage (V TH ) of the driving PMOS, in this case, V BIAS is gated in order for the μLED 40 to express black. The P-type transistor to be turned off should be completely turned off, but when'V BIAS = DATA-V TH ', the μLED (40) or the μLED module is turned on minutely, making it difficult to express a perfect black color.

그러므로, 본 발명과 같이 μLED(40)를 발광하는 시점, 즉 에미션 신호(EMM)이 하이(hight)가 되는 시점에서 제1 커패시터(CST) 및 제2 커패시터(CCC)를 통해 'VBIAS = DATA - VTH + ΔV'로 형성하고, 제1 커패시터(CST) 및 제2 커패시터(CCC)의 커패시턴스 비율 조정을 통해 'VTH = ΔV'가 되게 함으로써, P형 트렌지스터 또는 PMOS가 완전히 Off되도록 보장하여 완벽한 흑색(black) 표현이 구현될 수 있다. Therefore, as in the present invention, the'V' through the first capacitor C ST and the second capacitor C CC at the time when the μLED 40 emits light, that is, when the emission signal EMM becomes high. BIAS = DATA-V TH + ΔV', and by adjusting the capacitance ratio of the first capacitor (C ST ) and the second capacitor (C CC ) to become'V TH = ΔV', the P-type transistor or PMOS By ensuring that it is completely off, perfect black expression can be implemented.

한편, 앞의 데이터 인에이블 단계와 같은 원리로, 에미션 단계에서는 상기 에미션 NMOS(30)와 에미션 PMOS(31)에는 컨버터를 이용해 각각의 게이트에 반대되는 전압을 제공함으로써 서로 동일한 ON 또는 Off 동작을 하도록 제어할 수 있다. On the other hand, in the same principle as the previous data enable step, in the emission step, the emission NMOS 30 and the emission PMOS 31 are provided with voltages opposite to each other by using a converter to turn on or off the same. It can be controlled to do the operation.

한편, 도 9에 도시된 것처럼 에미션 신호(EMM)는 인에이블 신호(EN)와 논-오버랩(non-overlap) 구간을 갖도록 형성되어 입력되는데, 인에이블 오프 PMOS(23)는 미리 ON 시키고, 제1 인에이블 온 PMOS(21) 및 제2 인에이블 온 PMOS(22)는 미리 Off 시킨 후, non-overlap 구간을 두고 에미션 신호(EMM)를 통해 전류를 출력시킴으로써 전류가 출력되는 공통 노드에서의 전류 경로 오류가 발생하지 않도록 기능한다. 또한, 에미션 신호(EMM)의 high 구간(발광 구간)을 제어함으로써 출력 단계의 전류 발광 시간을 별도로 제어 가능하며, 종국적으로는 μLED 모듈의 전체적인 밝기를 제어할 수 있다. Meanwhile, as shown in FIG. 9, the emission signal EMM is formed to have a non-overlap period with the enable signal EN, and the enable-off PMOS 23 is turned on in advance, The first enable-on PMOS (21) and the second enable-on PMOS (22) are turned off in advance and then output current through an emission signal (EMM) with a non-overlap period at a common node where current is output. Functions to prevent current path faults from occurring. In addition, by controlling the high period (emission period) of the emission signal EMM, it is possible to separately control the current emission time of the output stage, and finally, the overall brightness of the μLED module can be controlled.

위와 같은 단계들로 구성된 본 발명의 결과를 보이기 위해, 도 10에는 본 발명의 일실시예에 따른 μLED 그레이스케일에 대한 μLED 전류를 측정한 결과를 나타낸 예시도가 도시되고, 도 11에는 본 발명의 일실시예에 따른 세 가지 그레이값에 대한 픽셀 데이터를 측정한 결과를 나타낸 예시도가 도시된다.In order to show the results of the present invention composed of the above steps, FIG. 10 shows an exemplary view showing the result of measuring the μLED current for the μLED gray scale according to an embodiment of the present invention, and FIG. 11 shows the result of the present invention. An exemplary diagram showing a result of measuring pixel data for three gray values according to an embodiment is shown.

먼저 도 10을 보면, μLED 그레이스케일(총 0 그레이(black)에서 255 그레이(white)로 256 그레이 단계)에 대한 μLED(40) 전류를 측정한 결과를 나타내며, 0 그레이에서 255 그레이까지 선형(linear)적인 곡선을 획득한 것을 알 수 있다.First, referring to FIG. 10, it shows the result of measuring the current of the μLED 40 for the μLED gray scale (from 0 gray to 255 gray in 256 gray steps), and is linear from 0 gray to 255 gray. ), you can see that the curve was acquired.

그리고 도 11은 4 그레이(저), 128 그레이(중), 255 그레이(고) 세 가지 그레이값에 대한 9개의 픽셀 데이터를 수집한 것을 나타낸다.In addition, FIG. 11 shows the collection of 9 pixel data for three gray values of 4 gray (low), 128 gray (medium), and 255 gray (high).

본 측정 도면에서는 앞서 설명한 바와 같이, 그레이스케일이 ±1.5% 이내의 산포를 보이는 것을 확인할 수 있으며, 여기서 0 그레이가 아닌 4 그레이로 데이터 측정을 한 이유는, 0 그레이는 전류가 "0"에 가깝기 때문에 데이터로서 의미가 없으므로, 측정데이터로서의 요건을 만족하기 위해 임의의 4 그레이를 선택하여 측정하였다. In this measurement drawing, as described above, it can be seen that the gray scale shows a dispersion within ±1.5%. Here, the reason for measuring data in 4 grays instead of 0 gray is that the current is close to "0" in 0 gray. Therefore, since there is no meaning as data, arbitrary 4 grays were selected and measured in order to satisfy the requirements as measurement data.

도 12는 본 발명의 일실시예 따른 스캔 컨트롤러, 소스 드라이버, 타이밍 컨트롤러 및 직렬 주변 장치 인터페이스, 저전압 차등 시그널링 및 RGB 인터페이스를 포함하는 DDI(Display Driver IC)와, μLED 픽셀이 다수로 매트릭스를 이룸으로써 형성되는 디스플레이의 모습을 나타낸 예시도이다. 12 is a DDI (Display Driver IC) including a scan controller, a source driver, a timing controller and a serial peripheral device interface, a low voltage differential signaling, and an RGB interface according to an embodiment of the present invention, and a plurality of μLED pixels form a matrix. It is an exemplary diagram showing the state of the formed display.

전체적으로 본 발명은 도 12에서 보는 바와 같이 μLED 픽셀이 다수로 매트릭스를 이룸으로써 디스플레이를 구성하게 된다. As a whole, the present invention constitutes a display by forming a matrix of a plurality of μLED pixels as shown in FIG. 12.

여기서 상기 디스플레이는, 매트릭스를 이룬 μLED 픽셀들의 행을 스캔하는 스캔 컨트롤러(Scan Controller; 110), 상기 스캔 컨트롤러가 스캔하는 행의 해당 μLED 픽셀들에 데이터를 제공하는 소스 드라이버(120), 상기 스캔 컨트롤러와 소스 드라이버의 타이밍을 제어하는 타이밍 컨트롤러(Timing Controller; 130) 및 직렬 주변 장치 인터페이스(Serial Peripheral Interface: 140), 저전압 차등 시그널링(Low Voltage Differential Signaling; 150) 또는 RGB 인터페이스(160) 중 어느 하나 이상을 포함하는 DDI(Display Driver IC)에 의해 제어될 수 있다. Here, the display includes a scan controller 110 that scans a row of μLED pixels forming a matrix, a source driver 120 that provides data to the corresponding μLED pixels of the row scanned by the scan controller, and the scan controller Any one or more of a timing controller (130) and a serial peripheral interface (140), low voltage differential signaling (150), or an RGB interface (160) that control the timing of the source driver and the source driver It can be controlled by a DDI (Display Driver IC) including.

위와 같이 본 발명은 μLED 픽셀 구조에 있어서 NMOS와 PMOS 등의 소자 특성을 이용해 μLED로 흐르는 전류에 드라이빙 PMOS 문턱전압의 간섭을 제거할 수 있는 장점이 있다. As described above, the present invention has the advantage of eliminating interference of the driving PMOS threshold voltage in the current flowing through the μLED by using device characteristics such as NMOS and PMOS in the μLED pixel structure.

이에 따라, 본 발명은 μLED의 그레이스케일을 보다 용이하게 제어할 수 있으며, 종래 μLED의 그레이스케일이 가지던 ±15%의 산포를 보다 감소시켜 ±1.5% 이내의 산포를 갖도록 한다.Accordingly, the present invention can more easily control the grayscale of the μLED, and the dispersion of ±15% that the grayscale of the conventional μLED has is further reduced to have a dispersion within ±1.5%.

더 나아가 본 발명은 드라이빙 PMOS의 문턱전압에 의해 해당 트랜지스터가 완전히 오프(Off)되지 않고 미세하게 온(On)되는 현상을 방지하여 μLED 및 μLED 픽셀모듈이 완전한 흑색(Black)을 구현할 수 있으므로, μLED를 이용한 디스플레이의 효율과 성능을 향상시켜 μLED 관련 장치 및 디바이스의 품질 향상에 조력할 수 있는 장점이 있다. Furthermore, the present invention prevents a phenomenon in which the corresponding transistor is not completely turned off but is slightly turned on by the threshold voltage of the driving PMOS, so that the μLED and μLED pixel modules can implement completely black. It has the advantage of helping to improve the quality of μLED-related devices and devices by improving the efficiency and performance of the display using.

이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나, 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.The present invention has been described above in connection with the specific embodiments of the present invention, but this is only an example and the present invention is not limited thereto. Those of ordinary skill in the technical field to which the present invention pertains may change or modify the described embodiments without departing from the scope of the present invention, and within the scope of the technical idea of the present invention and the claims to be described below. Various modifications and variations are possible.

10: 프리차지 NMOS 20: 인에이블 온 PMOS
21: 제1 인에이블 온 PMOS 22: 제2 인에이블 온 PMOS
23: 인에이블 오프 PMOS 30: 에미션 NMOS
31: 에미션 PMOS 40: μLED
100: 드라이빙 PMOS 110: 스캔 컨트롤러
120: 소스 드라이버 130: 타이밍 컨트롤러
140: 직렬 주변 장치 인터페이스 150: 저전압 차등 시그널링
160: RGB 인터페이스 ID : 전류
VGS: 드라이빙 PMOS의 게이트-소스전압 VTH : 드라이빙 PMOS의 문턱전압
VBIAS: 드라이빙 PMOS의 게이트 바이어스 VLED : 전원전압
CST : 제 1커패시터 CCC : 제 2커패시터
PRE: 프리 신호 EN: 인에이블 신호
EMM: 에미션 신호
ΔV : 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터 및 제2 커패시터에 의한 전압변화량
10: precharge NMOS 20: enable on PMOS
21: first enable on PMOS 22: second enable on PMOS
23: Enable off PMOS 30: Emission NMOS
31: Emission PMOS 40: μLED
100: driving PMOS 110: scan controller
120: source driver 130: timing controller
140: serial peripheral interface 150: low voltage differential signaling
160: RGB interface I D : current
V GS : Gate-source voltage of driving PMOS V TH : Threshold voltage of driving PMOS
V BIAS : Gate bias of driving PMOS V LED : Power supply voltage
C ST : 1st capacitor C CC : 2nd capacitor
PRE: Free signal EN: Enable signal
EMM: Emission signal
ΔV: The amount of voltage change by the first and second capacitors connected to the gate node of the driving PMOS

Claims (9)

프리 신호(PRE)에 따라 프리차지 NMOS를 온(on) 시킴으로써, 드라이빙 PMOS의 게이트 바이어스(VBIAS)를 0V 로 유지시키는 프리차지(Pre-Charge) 단계;
소스 드라이버(Source Driver)에서 μLED 픽셀에 데이터를 제공할 때, 프리신호(PRE)를 프리차지 NMOS(10)의 게이트에 입력하고, 인에이블 신호(EN)를 제1 인에이블 온 PMOS(21), 제2 인에이블 온 PMOS(22) 및 인에이블 오프 PMOS(23)의 게이트에 입력함에 따라 상기 프리차지 NMOS와 인에이블 오프 PMOS를 오프(off) 시키고 인에이블 온 PMOS를 온 시킴으로써, 상기 드라이빙 PMOS의 게이트 바이어스(VBIAS)가 [데이터값 - 드라이빙 PMOS의 문턱전압(VTH)]이 되도록 하는 데이터 인에이블(Data Enable) 단계; 및
상기 인에이블 신호(EN)와 논-오버랩(non-overlap) 구간을 두는 에미션 신호(EMM)를 에미션 NMOS(30)의 게이트에 입력함에 따라 상기 인에이블 오프 PMOS를 온 시키고 상기 인에이블 온 PMOS를 오프 시킨 후, 오프 상태로 있던 에미션 NMOS와 에미션 PMOS를 온 시킴으로써, 드라이빙 PMOS의 게이트 바이어스(VBIAS)는 [데이터값 - 드라이빙 PMOS의 문턱전압(VTH) + 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)]이 되고, 이에 따른 드라이빙 PMOS의 게이트-소스전압(VGS)에 의해 μLED로 전류(ID)가 흐르도록 하는 에미션(Emission) 단계; 를 포함하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법.
A pre-charge step of maintaining a gate bias V BIAS of the driving PMOS at 0V by turning on the precharge NMOS according to the pre signal PRE;
When the source driver provides data to the μLED pixel, the pre-signal PRE is input to the gate of the pre-charge NMOS 10, and the enable signal EN is the first enable-on PMOS 21 , The driving PMOS by turning off the precharge NMOS and the enable-off PMOS and turning on the enable-on PMOS according to inputs to the gates of the second enable-on PMOS 22 and the enable-off PMOS 23. A data enable step of making the gate bias (V BIAS ) of [data value-threshold voltage (V TH ) of driving PMOS]]; And
The enable-off PMOS is turned on and the enable-off by inputting an emission signal EMM having the enable signal EN and a non-overlap section to the gate of the emission NMOS 30. By turning off the PMOS and then turning on the emission NMOS and the emission PMOS that were in the off state, the gate bias (V BIAS ) of the driving PMOS is [data value-the threshold voltage of the driving PMOS (V TH ) + the gate node of the driving PMOS. a first capacitor (C ST) and the second capacitor (C CC) voltage change amount (ΔV)] is, and thus the driving PMOS of the gate in accordance with by the coupled-current to μLED by the source voltage (V GS) (I D ) To flow through the emission step; ΜLED pixel structure control method that completely eliminates the interference of the driving PMOS threshold voltage comprising a.
제1항에 있어서,
상기 전압변화량(ΔV)은 아래의 수학식으로 결정되는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법.
Figure 112018089962243-pat00007

(이 때, ΔV는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량, VLED는 전원전압, CST는 제 1커패시터, CCC는 제 2커패시터에 해당됨).
The method of claim 1,
The voltage change amount ΔV is determined by the following equation, wherein interference of the driving PMOS threshold voltage is completely eliminated.
Figure 112018089962243-pat00007

(At this time, ΔV is the amount of voltage change by the first capacitor (C ST ) and the second capacitor (C CC ) connected to the gate node of the driving PMOS, V LED is the power supply voltage, C ST is the first capacitor, C CC is Applicable to the second capacitor).
제1항에 있어서,
상기 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)이 상기 드라이빙 PMOS의 문턱전압(VTH)과 같은 값을 갖도록 제1 커패시터(CST)와 제2 커패시터(CCC)의 커패시턴스(Capacitance) 비율을 각각 조정하여 적용하는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법.
The method of claim 1,
The first capacitor (C ST) and the second capacitor a first capacitor voltage change amount (ΔV) according to (C CC) to have a value equal to the threshold voltage (V TH) of the driving PMOS (C ST) and the second capacitor A method for controlling a μLED pixel structure completely eliminating interference of a driving PMOS threshold voltage, characterized in that the capacitance ratio of (C CC ) is adjusted and applied.
제 1항에 있어서, 상기 드라이빙 PMOS의 게이트-소스전압(VGS)은,
[전원전압(VLED) - 데이터값 + 드라이빙 PMOS의 문턱전압(VTH) - 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량(ΔV)] 이 되는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법.
The method of claim 1, wherein the gate-source voltage (V GS ) of the driving PMOS is
[Power voltage (V LED )-data value + threshold voltage of driving PMOS (V TH )-Voltage change amount (ΔV) by the first capacitor (C ST ) and the second capacitor (C CC ) connected to the gate node of the driving PMOS )] The μLED pixel structure control method that completely eliminates the interference of the driving PMOS threshold voltage.
제 1항에 있어서,
상기 전류(ID)는 다음의 수학식으로 결정되는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법.
Figure 112018089962243-pat00008

(이 때, ID는 전류, μn은 전자 이동도(mobility), Cox는 드라이빙 PMOS 게이트의 커패시턴스, W는 드라이빙 PMOS 게이트의 폭, L은 드라이빙 PMOS 게이트의 길이, VGS는 드라이빙 PMOS의 게이트-소스전압, VTH는 드라이빙 PMOS의 문턱전압, ΔV는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터(CST) 및 제2 커패시터(CCC)에 의한 전압변화량에 해당됨).
The method of claim 1,
The current I D is determined by the following equation, wherein the interference of the driving PMOS threshold voltage is completely eliminated.
Figure 112018089962243-pat00008

(In this case, I D is the current, μ n is the electron mobility, C ox is the capacitance of the driving PMOS gate, W is the width of the driving PMOS gate, L is the length of the driving PMOS gate, and V GS is the driving PMOS gate. The gate-source voltage, V TH is the threshold voltage of the driving PMOS, and ΔV corresponds to the amount of change in voltage by the first capacitor C ST and the second capacitor C CC connected to the gate node of the driving PMOS).
제 1항에 있어서,
상기 인에이블 온 PMOS와 인에이블 오프 PMOS는 컨버터(Converter)를 이용해 각각의 게이트에 반대되는 전압을 제공함으로써 서로 반대의 온 또는 오프 동작을 하도록 제어하는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법.
The method of claim 1,
The enable-on PMOS and enable-off PMOS completely eliminate interference of the driving PMOS threshold voltage, characterized in that by providing opposite voltages to respective gates using a converter, they control to perform opposite on or off operations. Removed μLED pixel structure control method.
제 1항에 있어서,
상기 에미션 NMOS와 에미션 PMOS는 컨버터를 이용해 각각의 게이트에 반대되는 전압을 제공함으로써 서로 동일한 온 또는 오프 동작을 하도록 제어하는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법.
The method of claim 1,
The emission NMOS and the emission PMOS control method to completely eliminate the interference of the driving PMOS threshold voltage, characterized in that by providing opposite voltages to each gate using a converter to perform the same on or off operation. .
제 1항에 있어서,
상기 인에이블 온 PMOS는 제1 인에이블 온 PMOS 및 제2 인에이블 온 PMOS를 포함하며,
상기 제1 인에이블 온 PMOS의 드레인은 상기 드라이빙 PMOS의 소스에 연결되도록 배치되고,
상기 제2 인에이블 온 PMOS의 소스가 상기 드라이빙 PMOS의 드레인에 연결되고, 상기 제2 인에이블 온 PMOS의 드레인은 상기 드라이빙 PMOS의 게이트에 연결되도록 배치되는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법.
The method of claim 1,
The enable-on PMOS includes a first enable-on PMOS and a second enable-on PMOS,
A drain of the first enable-on PMOS is disposed to be connected to a source of the driving PMOS,
Interference of driving PMOS threshold voltage, characterized in that the source of the second enable-on PMOS is connected to the drain of the driving PMOS, and the drain of the second enable-on PMOS is disposed to be connected to the gate of the driving PMOS. How to control the structure of completely removed μLED pixels.
제 1항에 있어서,
상기 μLED 픽셀은 다수로 매트릭스를 이룸으로써 디스플레이를 구성하며,
상기 디스플레이는,
매트릭스를 이룬 μLED 픽셀들의 행을 스캔하는 스캔 컨트롤러(Scan Controller);
상기 스캔 컨트롤러가 스캔하는 행의 해당 μLED 픽셀들에 데이터를 제공하는 소스 드라이버;
상기 스캔 컨트롤러와 소스 드라이버의 타이밍을 제어하는 타이밍 컨트롤러(Timing Controller); 및
직렬 주변 장치 인터페이스(Serial Peripheral Interface: SPI), 저전압 차등 시그널링(Low Voltage Differential Signaling; LVDS) 또는 RGB(Red-Green-Blue) 인터페이스 중 어느 하나 이상을 포함하는 인터페이스; 를 포함하는 DDI(Display Driver IC)에 의해 제어되는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한μLED 픽셀 구조 제어 방법.
The method of claim 1,
The μLED pixels constitute a display by forming a matrix in number,
The display,
A scan controller that scans a row of µLED pixels in a matrix;
A source driver that provides data to corresponding μLED pixels in a row scanned by the scan controller;
A timing controller for controlling timing of the scan controller and the source driver; And
An interface including at least one of a Serial Peripheral Interface (SPI), Low Voltage Differential Signaling (LVDS), or a Red-Green-Blue (RGB) interface; A method for controlling a μLED pixel structure completely eliminating interference of a driving PMOS threshold voltage, characterized in that it is controlled by a Display Driver IC (DDI) comprising a.
KR1020180108057A 2018-09-11 2018-09-11 Micro led pixel structure control method perfect removing threshold voltage of driving pmos KR102174973B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180108057A KR102174973B1 (en) 2018-09-11 2018-09-11 Micro led pixel structure control method perfect removing threshold voltage of driving pmos
CN201980003340.0A CN111247579A (en) 2018-09-11 2019-01-10 Method for controlling mu LED pixel structure for completely eliminating interference of driving PMOS threshold voltage
PCT/KR2019/000375 WO2020054921A1 (en) 2018-09-11 2019-01-10 METHOD FOR MANUFACTURING μLED PIXEL STRUCTURE BY COMPLETELY REMOVING INTERFERENCE OF DRIVING PMOS THRESHOLD VOLTAGE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180108057A KR102174973B1 (en) 2018-09-11 2018-09-11 Micro led pixel structure control method perfect removing threshold voltage of driving pmos

Publications (2)

Publication Number Publication Date
KR20200029706A KR20200029706A (en) 2020-03-19
KR102174973B1 true KR102174973B1 (en) 2020-11-05

Family

ID=69777935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180108057A KR102174973B1 (en) 2018-09-11 2018-09-11 Micro led pixel structure control method perfect removing threshold voltage of driving pmos

Country Status (3)

Country Link
KR (1) KR102174973B1 (en)
CN (1) CN111247579A (en)
WO (1) WO2020054921A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798473B2 (en) 2020-09-28 2023-10-24 Boe Technology Group Co., Ltd. Pixel driving circuit and display panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4289311B2 (en) 2004-03-04 2009-07-01 セイコーエプソン株式会社 Pixel circuit, pixel circuit driving method, and display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554552A (en) * 1995-04-03 1996-09-10 Taiwan Semiconductor Manufacturing Company PN junction floating gate EEPROM, flash EPROM device and method of manufacture thereof
JP4036209B2 (en) * 2004-04-22 2008-01-23 セイコーエプソン株式会社 Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
KR100873075B1 (en) * 2007-03-02 2008-12-09 삼성모바일디스플레이주식회사 Organic Light Emitting Display Device
JP2011150294A (en) * 2009-12-21 2011-08-04 Canon Inc Method of driving display apparatus
CN102654974B (en) * 2011-10-31 2015-01-21 京东方科技集团股份有限公司 Pixel unit drive circuit, pixel unit drive method and display device
TWI489776B (en) * 2012-05-31 2015-06-21 Richwave Technology Corp Capacitance compensation circuit of an rf switch
CN103035201B (en) * 2012-12-19 2015-08-26 昆山工研院新型平板显示技术中心有限公司 Organic light-emitting diode pixel circuit, driving method and display panel thereof
TWI485684B (en) * 2013-06-13 2015-05-21 Au Optronics Corp Pixel driver
KR101702429B1 (en) * 2013-12-13 2017-02-03 엘지디스플레이 주식회사 Organic light emitting display device
TWI533277B (en) * 2014-09-24 2016-05-11 友達光電股份有限公司 Pixel circuit with organic lighe emitting diode
KR102307500B1 (en) * 2015-03-20 2021-10-01 삼성디스플레이 주식회사 Pixel Circuit for Display Apparatus and Display Apparatus including Thereof
KR102551492B1 (en) * 2016-06-08 2023-07-04 삼성전자주식회사 Image sensor
KR20180079699A (en) * 2017-01-02 2018-07-11 (주)실리콘인사이드 Micro led pixel structure control method reducing threshold voltage of driving pmos
CN107591123B (en) * 2017-09-29 2019-05-21 深圳市华星光电半导体显示技术有限公司 Pixel-driving circuit and organic light emitting diode display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4289311B2 (en) 2004-03-04 2009-07-01 セイコーエプソン株式会社 Pixel circuit, pixel circuit driving method, and display device

Also Published As

Publication number Publication date
KR20200029706A (en) 2020-03-19
CN111247579A (en) 2020-06-05
WO2020054921A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
EP3493189B1 (en) Electroluminescent display device
WO2020001635A1 (en) Drive circuit and driving method therefor, and display apparatus
CN108694908A (en) The pixel circuit and display equipment of display panel
KR102508496B1 (en) Organic light emitting display
CN104700778B (en) AMOLED pixel-driving circuits and image element driving method
CN108520716B (en) A kind of pixel circuit unit and driving method, display panel, display device
CN109559681B (en) Organic light emitting display device
CN113053281B (en) Pixel driving circuit and electroluminescent display device including the same
KR102527226B1 (en) Organic light emitting display
CN106910458B (en) Organic light-emitting display device and its driving method and its sub-pixel
US11551606B2 (en) LED driving circuit, display panel, and pixel driving device
US20140192038A1 (en) Oled pixel driving circuit
CN108597450A (en) Pixel circuit and its driving method, display panel
CN104485066B (en) Organic light emitting diode pixel circuit
CN108122540A (en) Organic LED display device
CN103578416A (en) Compensation of threshold voltage in driving transistor of organic light emitting diode display device
CN107808629B (en) Pixel circuit
KR102493130B1 (en) Pixel and organic light emitting display
US20110157118A1 (en) Drive circuit and display device
CN105609051B (en) A kind of image element circuit, display panel and display device
WO2021082970A1 (en) Pixel driving circuit and driving method therefor, display panel and display device
CN107507574B (en) OLED display panel and its compensation method and device, display device
CN105741754B (en) Control method of light emitting diode device
KR20090118225A (en) Display device and driving method thereof
US8866718B2 (en) Drive circuit and display device

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right