KR102165427B1 - Memory based physically unclonable function apparatus and operating method thereof - Google Patents

Memory based physically unclonable function apparatus and operating method thereof Download PDF

Info

Publication number
KR102165427B1
KR102165427B1 KR1020190019680A KR20190019680A KR102165427B1 KR 102165427 B1 KR102165427 B1 KR 102165427B1 KR 1020190019680 A KR1020190019680 A KR 1020190019680A KR 20190019680 A KR20190019680 A KR 20190019680A KR 102165427 B1 KR102165427 B1 KR 102165427B1
Authority
KR
South Korea
Prior art keywords
cell
tunnel junction
signal
magnetic tunnel
cells
Prior art date
Application number
KR1020190019680A
Other languages
Korean (ko)
Other versions
KR20200101619A (en
Inventor
정성욱
임세희
송병규
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020190019680A priority Critical patent/KR102165427B1/en
Publication of KR20200101619A publication Critical patent/KR20200101619A/en
Application granted granted Critical
Publication of KR102165427B1 publication Critical patent/KR102165427B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Abstract

본 발명은 STT-MRAM 메모리 기반의 PUF(physically unclonable function) 장치에서 워드 라인 트랜지스터로 인해 발생하는 안정성 감소(stability deterioration)를 개선하는 기술에 관한 것으로, 보다 구체적으로, 다이오드 연결 트랜지스터(diode-connected transistor) 와 공유된 접근 트랜지스터(shared access transistor)를 이용하여 에러 없이 동일한 응답(response)를 생성하고, 후 처리(post processing)을 통해 불안정(unstable) 셀도 재사용(reuse) 가능하도록 전류 차이를 증가시켜 PUF 장치의 안정성(stability)을 향상시키는 기술에 관한 것이다.The present invention relates to a technology for improving stability deterioration caused by a word line transistor in a physically unclonable function (PUF) device based on an STT-MRAM memory, and more specifically, a diode-connected transistor. ) And a shared access transistor to generate the same response without error, and to increase the current difference so that unstable cells can be reused through post processing. It relates to a technology for improving the stability (stability) of the PUF device.

Description

메모리 기반 PUF 장치 및 그 동작 방법 {MEMORY BASED PHYSICALLY UNCLONABLE FUNCTION APPARATUS AND OPERATING METHOD THEREOF}Memory-based PUF device and its operation method {MEMORY BASED PHYSICALLY UNCLONABLE FUNCTION APPARATUS AND OPERATING METHOD THEREOF}

본 발명은 STT-MRAM 메모리 기반의 PUF(physically unclonable function) 장치에서 워드 라인 트랜지스터로 인해 발생하는 안정성 감소(stability deterioration)를 개선하는 기술에 관한 것으로, 보다 구체적으로, 다이오드 연결 트랜지스터(diode-connected transistor)와 공유된 접근 트랜지스터(shared access transistor)를 이용하여 에러 없이 동일한 응답(response)를 생성하고, 후 처리(post processing)를 통해 불안정(unstable) 셀도 재사용(reuse) 가능하도록 전류 차이를 증가시켜 PUF 장치의 안정성(stability)을 향상시키는 메모리 기반 PUF 장치 및 그 동작 방법에 관한 것 이다.The present invention relates to a technology for improving stability deterioration caused by a word line transistor in a physically unclonable function (PUF) device based on an STT-MRAM memory, and more specifically, a diode-connected transistor. ) And a shared access transistor to generate the same response without error, and increase the current difference so that unstable cells can be reused through post processing. The present invention relates to a memory-based PUF device that improves stability of a PUF device and a method of operating the same.

종래 기술에 따르면 PUF(physically unclonable function) 장치는 프로세스 변화에 따라 임의로 응답을 생성하는 장치로서, IoT(Internet Of Things)의 발달에 따라 보안의 중요성이 대두되어 주목되는 기술분야에 포함된다.According to the prior art, a physically unclonable function (PUF) device is a device that randomly generates a response according to a process change, and it is included in the technical field of attention as the importance of security has emerged as the development of IoT (Internet Of Things).

기존 암호(cryptograph)로 사용되던 RNG(Random Number Generator)와 이를 저장하는 비활성 메모리(Nonvolatile Memory, NVM)의 한계점이 드러남에 따라 PUF 장치는 개발되었다.PUF devices were developed as the limitations of RNG (Random Number Generator) used as a cryptograph and nonvolatile memory (NVM) storing them were revealed.

일반적으로, PUF 장치는 암호 생성의 단계(step)를 간소화하고, 동일하게 제작해도 각 PUF의 프로세스 변화에 따라 임의의 응답을 생성함으로써 보안성을 높이고, 가격을 낮출 수 있는 장점이 있다.In general, a PUF device has an advantage of simplifying the step of generating a password, and generating a random response according to a process change of each PUF even if the same is produced, thereby increasing security and lowering the price.

PUF 장치의 검증(Authentication) 과정은 명목상의 컨디션(nominal condition)에서 생성한 CRP(Challenge-Response Pair)를 서버에 저장 후 사용자가 본인 인증을 위해 PUF 장치로 시도(challenge)할 시, 그에 상응하는 응답을 전달하는지 확인한다.The authentication process of the PUF device stores the CRP (Challenge-Response Pair) created in the nominal condition in the server, and when the user challenges the PUF device for identity authentication, the corresponding Make sure it delivers the response.

이때, 정상적인 인증 절차를 위해 어느 정도의 조건 범위(conditional range)에서 한 번 생성된 응답을 동일하게 전달해야만 한다.At this time, the response generated once in a certain conditional range must be delivered in the same manner for the normal authentication procedure.

종래 기술에 따르면 메모리 기반 PUF 장치는 하나의 셀에 하나의 응답을 제공하는 구조로, CRP 생성시 개별적인 장치를 사용해서 독립적 CRP를 생성해 왔다.According to the prior art, a memory-based PUF device has a structure in which one response is provided to one cell, and when CRP is generated, an independent CRP has been generated using an individual device.

그러나, 트랜지스터가 PUF 응답을 생성하는 변화 소스(variation source)이므로, 임계 전압의 특성을 활용하는데, 전류 통과 트랜지스터의 변화율 때문에 상태 민감도(condition sensitivity)에 따라 일정하지 않다는 단점이 존재한다. 예를 들어, 임계 전압은 온도에 따라 변화하는 특성을 갖고 있다.However, since the transistor is a variation source that generates the PUF response, the characteristic of the threshold voltage is utilized, but there is a disadvantage that it is not constant depending on the condition sensitivity due to the rate of change of the current passing transistor. For example, the threshold voltage has a characteristic that changes with temperature.

따라서, 메모리 기반 PUF 장치는 자기 터널 접합(Magnetic Tunnel Junction, MTJ) 장치의 특성에 따라 AP상태와 P상태에서 저항의 증감 양상이 동일하게 발생되는데, 동일한 자기 터널 접합 장치에서 AP와 P상태의 저항으로 각각 응답을 생성할 경우, CRP 간의 독립성(independence)이 감소한다는 단점이 존재한다.Therefore, in the memory-based PUF device, the resistance increases or decreases in the AP state and the P state according to the characteristics of the magnetic tunnel junction (MTJ) device. In the same magnetic tunnel junction device, the resistance of the AP and the P state occurs. When each response is generated, there is a disadvantage that the independence between CRPs decreases.

즉, 동일한 시도에서 AP 또는 P상태의 자기 터널 접합으로 바꾸어 응답을 생성하더라도 응답의 경향성이 일정하여 암호의 예측 가능성이 존재한다는 단점이 존재한다.That is, even if a response is generated by changing to an AP or a P-state magnetic tunnel junction in the same attempt, there is a disadvantage in that the tendency of the response is constant and there is a possibility of predicting the encryption.

미국공개특허 제2017/0178710호, "PHYSICALLY INCLONABLE FUNCTION CIRCUIT USING RESISTIVE MEMORY DEVICE"US Patent Publication No. 2017/0178710, "PHYSICALLY INCLONABLE FUNCTION CIRCUIT USING RESISTIVE MEMORY DEVICE" 한국공개특허 제10-2018-0082138호, "반도체 장치"Korean Patent Laid-Open Patent No. 10-2018-0082138, "Semiconductor device" 한국공개특허 제10-2015-0144037호, "저항성 메모리 장치의 메모리 코어, 이를 포함하는 저항성 메모리 장치 및 저항성 메모리 장치의 데이터 감지 방법"Korean Patent Laid-Open Publication No. 10-2015-0144037, "Memory core of a resistive memory device, a resistive memory device including the same, and a data sensing method of the resistive memory device" 한국공개특허 제10-2016-0065297호, "PUF 회로 및 그것의 키 등록 방법"Korean Patent Laid-Open Patent No. 10-2016-0065297, "PUF circuit and its key registration method"

본 발명은 PUF 장치의 셀에서 트랜지스터들이 다이오드 연결 구조를 구성되어 트랜지스터로부터 출력되는 전류의 플립(flip)을 감소시키는 것을 목적으로 할 수 있다.An object of the present invention is to reduce a flip of a current output from a transistor by configuring a diode-connected structure in a cell of a PUF device.

본 발명은 PUF 장치의 셀에서 공유된 액세스 트랜지스터(shared access transistor)를 이용하여 소스 단의 회로 오버헤드(circuit overhead)를 감소시키고, 임계 전압 변화를 보상함으로써 전류의 플립(flip)을 감소시키는 것을 목적으로 할 수 있다.The present invention reduces the circuit overhead of the source stage by using a shared access transistor in the cell of the PUF device, and reduces the flip of the current by compensating for the threshold voltage change. You can do it for a purpose.

본 발명은 워드 라인 트랜지스터의 변화의 영향을 줄이고, 자기 터널 접합 저항에 의해서만 전류가 결정되도록 다이오드 연결 구조로 구성되는 것을 목적으로 할 수 있다.An object of the present invention is to reduce the influence of the change of the word line transistor, and to configure the diode connection structure so that the current is determined only by the magnetic tunnel junction resistance.

본 발명은 셀을 선택하는 워드 라인 트랜지스터의 역할을 공유된 액세스 트랜지스터가 대신하여 회로 오버헤드를 감소시키고, 워드 라인 트랜지스터의 변화의 영향을 줄이는 것을 목적으로 할 수 있다.An object of the present invention is to reduce circuit overhead and reduce the influence of changes in word line transistors in which the shared access transistor takes over the role of a word line transistor for selecting a cell.

본 발명은 하나의 자기 터널 접합 상태만을 이용하여 PUF 응답을 생성한 뒤 라이트 백(write-back)하여 각 셀마다 독립적인 응답을 생성하는 것을 목적으로 할 수 있다.An object of the present invention may be to generate a PUF response using only one magnetic tunnel junction state and then write-back to generate an independent response for each cell.

본 발명은 다이오드 연결 구조에 기반하여 공유된 액세스 트랜지스터(shared access transistor)에 의해 선택된 셀이 아닌 다른 셀에서 발생한 스닉 전류(sneak current)가 선택된 셀에 유입되는 것을 방지하는 것을 목적으로 할 수 있다.An object of the present invention may be to prevent a sneak current generated in a cell other than a cell selected by a shared access transistor from flowing into a selected cell based on a diode connection structure.

본 발명은 CRP를 등록(enrollment)하는 과정 이후, 후 처리(post processing)를 통해 라이트 백을 수행하여 양 트랜지스터 단에서 출력되는 전류의 차이를 증폭하여 셀의 안정성을 향상시키는 것을 목적으로 할 수 있다.An object of the present invention may be to improve the stability of a cell by amplifying the difference between the currents output from both transistors by performing write back through post processing after the CRP enrollment process. .

본 발명은 라이트 백 동작을 이용하여 모든 셀을 라이트한 후, 라이트되지 않은 불안정한 셀에 대해서 선택 트랜지스터를 이용하여 불안정한 셀도 재 사용하는 것을 목적으로 할 수 있다.An object of the present invention can be to re-use an unstable cell by using a selection transistor for an unstable cell that is not written after all cells are written using a write back operation.

본 발명의 일실시예에 따르면 메모리 기반 PUF 장치는 구동 신호를 이용하여 복수의 셀 중 PUF(physically unclonable function) 응답(response)을 생성한 셀(cell)을 선택하는 구동 선택부, 상기 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 각각을 통해 출력된 전류(current)를 비교하여 임의의(random) 디지털 값(digital value)에 상응하는 CRP(challenge response pair)를 생성하는 CRP 생성부 및 상기 선택된 셀에 대응하여 상기 생성된 CRP(challenge response pair)가 서버에 등록되도록 제어하는 제어부를 포함하고, 상기 양 사이드(side)에서의 트랜지스터들 각각은 드레인 단과 게이트 단이 연결된 다이오드 연결(diode-connected) 구조를 갖을 수 있다.According to an embodiment of the present invention, a memory-based PUF device includes a driving selector for selecting a cell that generates a physically unclonable function (PUF) response from among a plurality of cells using a driving signal, and the selected cell ( CRP generation unit that generates a challenge response pair (CRP) corresponding to a random digital value by comparing the current output through each of the transistors on both sides of the cell) And a control unit for controlling the generated challenge response pair (CRP) corresponding to the selected cell to be registered in the server, wherein each of the transistors at both sides is connected to a diode connected to a drain terminal and a gate terminal. -connected) structure.

상기 복수의 셀(cell)은 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들의 변화(variation)에 기초하여 상기 PUF(physically unclonable function) 응답(response)을 생성할 수 있다.The plurality of cells may generate the physically unclonable function (PUF) response based on a variation of resistances of a magnetic tunnel junction (MTJ).

상기 선택된 셀(cell)은 상기 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들의 변화(variation)에 기초하여 상기 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 각각에 동일한 자기 터널 접합 상태(magnetic tunnel junction state)를 갖는 제1 신호 및 제2 신호를 각각 전달할 수 있다.The selected cell has the same magnetic tunnel junction state for each of the transistors on both sides of the selected cell based on a variation of resistances of the magnetic tunnel junction (MTJ). A first signal and a second signal having a magnetic tunnel junction state may be transmitted, respectively.

상기 선택된 셀(cell)은 상기 전달된 제1 신호와 상기 전달된 제2 신호의 차이에 기초하여 상기 출력된 전류(current)의 차이가 발생될 수 있다.The selected cell may have a difference in the output current based on a difference between the transmitted first signal and the transmitted second signal.

상기 전달된 제1 신호 또는 상기 전달된 제2 신호 중 상기 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 중 어느 하나를 통해 상대적으로 높은 전류를 출력하는 신호를 상위 응답(major response)으로 결정하는 상위 응답 결정부를 더 포함할 수 있다.A signal outputting a relatively high current through any one of the transistors at both sides of the selected cell among the transferred first signal or the transferred second signal is a major response. It may further include a higher response determiner to determine.

상기 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들에 각각 연결된 제1 비트 라인 또는 제2 비트 라인을 이용하여 상기 복수의 셀(cell)에서 상기 결정된 상위 응답(major response)에 상응하는 신호의 자기 터널 접합 상태(magnetic tunnel junction state)를 변경하는 상태 변경부를 더 포함할 수 있다.Magnetic of a signal corresponding to the determined major response in the plurality of cells by using a first bit line or a second bit line respectively connected to the magnetic tunnel junction (MTJ) resistors It may further include a state change unit for changing the state of the tunnel junction (magnetic tunnel junction state).

상기 제어부는 상기 복수의 셀(cell)을 안정 셀(stable cell)과 불안정 셀(unstable cell)로 구분하고, 상기 불안정 셀(unstable cell)을 선택하는 보정 선택부를 더 포함할 수 있다.The control unit may further include a correction selector for dividing the plurality of cells into a stable cell and an unstable cell, and selecting the unstable cell.

상기 CRP 생성부는 상기 선택된 불안정 셀에서 상기 변경된 자기 터널 접합 상태(magnetic tunnel junction state)에 기초하여 상기 선택된 불안정 셀(unstable cell)의 양 사이드(side)에서의 트랜지스터들 각각을 통해 출력된 전류(current)를 비교하여 임의의(random) 디지털 값(digital value)에 상응하는 CRP(challenge response pair)를 생성할 수 있다.The CRP generator is based on the changed magnetic tunnel junction state in the selected unstable cell, based on the current output through each of the transistors at both sides of the selected unstable cell. ) Can be compared to generate a challenge response pair (CRP) corresponding to a random digital value.

상기 구동 선택부는 상기 복수의 셀의 세로 방향으로 소스 라인을 공유할 수 있다.The driving selector may share a source line in a vertical direction of the plurality of cells.

상기 다이오드 연결(diode-connected) 구조는 상기 복수의 셀 중 상기 선택된 셀을 제외한 나머지 셀들에서 전류를 차단할 수 있다.The diode-connected structure may block current in cells other than the selected cell among the plurality of cells.

본 발명의 일실시예에 따르면 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들의 변화(variation)에 기초하여 상기 PUF(physically unclonable function) 응답(response)을 생성하는 복수의 셀(cell)을 포함하는 메모리 기반 PUF 장치의 동작 방법은 구동 선택부에서, 구동 신호를 이용하여 상기 복수의 셀 중 상기 응답(response)을 생성한 셀(cell)을 선택하는 단계, CRP 생성부에서, 상기 선택된 셀(cell)의 양 사이드(side)에 위치하고, 드레인 단과 게이트 단이 연결된 다이오드 연결(diode-connected) 구조를 갖는 트랜지스터들 각각을 통해 출력된 전류(current)를 비교하여 임의의(random) 디지털 값(digital value)에 상응하는 CRP(challenge response pair)를 생성하는 단계 및 제어부에서, 상기 선택된 셀에 대응하여 상기 생성된 CRP(challenge response pair)가 서버에 등록되도록 제어하는 단계를 포함할 수 있다.According to an embodiment of the present invention, a magnetic tunnel junction (MTJ) includes a plurality of cells that generate the physically unclonable function (PUF) response based on a variation of resistances. A method of operating a memory-based PUF device includes the steps of selecting, in a driving selector, a cell that generated the response from among the plurality of cells using a driving signal, in a CRP generator, the selected cell ), a random digital value by comparing the current output through each of the transistors having a diode-connected structure in which the drain terminal and the gate terminal are connected to each other. ) Generating a challenge response pair (CRP) corresponding to ), and controlling the generated challenge response pair (CRP) corresponding to the selected cell to be registered in the server in the control unit.

상기 선택된 셀(cell)은 상기 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들의 변화(variation)에 기초하여 상기 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 각각에 동일한 자기 터널 접합 상태(magnetic tunnel junction state)를 갖는 제1 신호 및 제2 신호를 각각 전달하고, 상기 전달된 제1 신호와 상기 전달된 제2 신호의 차이에 기초하여 상기 출력된 전류(current)의 차이가 발생될 수 있다.The selected cell has the same magnetic tunnel junction state for each of the transistors on both sides of the selected cell based on a variation of resistances of the magnetic tunnel junction (MTJ). A first signal and a second signal having a (magnetic tunnel junction state) are transmitted, respectively, and a difference in the output current is generated based on a difference between the transmitted first signal and the transmitted second signal. I can.

본 발명의 일실시예에 따르면 메모리 기반 PUF 장치의 동작 방법은 상위 응답 결정부에서, 상기 전달된 제1 신호 또는 상기 전달된 제2 신호 중 상기 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 중 어느 하나를 통해 상대적으로 높은 전류를 출력하는 신호를 상위 응답(major response)으로 결정하는 단계 및 상태 변경부에서, 상기 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들에 각각 연결된 제1 비트 라인 또는 제2 비트 라인을 이용하여 상기 복수의 셀(cell)에서 상기 결정된 상위 응답(major response)에 상응하는 신호의 자기 터널 접합 상태(magnetic tunnel junction state)를 변경하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, a method of operating a memory-based PUF device includes, in an upper response determiner, at both sides of the selected cell among the transmitted first signal or the transmitted second signal. A step of determining a signal outputting a relatively high current through any one of the transistors as a major response and in a state change unit, first, respectively, connected to the magnetic tunnel junction (MTJ) resistors. The method may further include changing a magnetic tunnel junction state of a signal corresponding to the determined major response in the plurality of cells using a bit line or a second bit line. have.

본 발명의 일실시예에 따르면 메모리 기반 PUF 장치의 동작 방법은 상기 제어부에서, 상기 복수의 셀(cell)을 안정 셀(stable cell)과 불안정 셀(unstable cell)로 구분하는 단계, 보정 선택부에서, 상기 불안정 셀(unstable cell)을 선택하는 단계 및 상기 CRP 생성부에서, 상기 선택된 불안정 셀에서 상기 변경된 자기 터널 접합 상태(magnetic tunnel junction state)에 기초하여 상기 선택된 불안정 셀(unstable cell)의 양 사이드(side)에서의 트랜지스터들 각각을 통해 출력된 전류(current)를 비교하여 임의의(random) 디지털 값(digital value)에 상응하는 CRP(challenge response pair)를 생성하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, a method of operating a memory-based PUF device includes, in the control unit, dividing the plurality of cells into a stable cell and an unstable cell, in a correction selector. , Selecting the unstable cell, and in the CRP generator, both sides of the selected unstable cell based on the changed magnetic tunnel junction state in the selected unstable cell The step of generating a challenge response pair (CRP) corresponding to a random digital value by comparing the current output through each of the transistors at (side) may be further included.

본 발명은 PUF 장치의 셀에서 트랜지스터들이 다이오드 연결 구조를 구성되어 트랜지스터로부터 출력되는 전류의 플립(flip)을 감소시킬 수 있다.According to the present invention, transistors in a cell of a PUF device have a diode-connected structure to reduce a flip of a current output from the transistor.

본 발명은 PUF 장치의 셀에서 공유된 액세스 트랜지스터(shared access transistor)를 이용하여 소스 단의 회로 오버헤드(circuit overhead)를 감소시키고, 임계 전압 변화를 보상함으로써 전류의 플립(flip)을 감소시킬 수 있다.The present invention reduces the circuit overhead at the source stage by using a shared access transistor in the cell of the PUF device, and compensates for the change in the threshold voltage, thereby reducing the flip of the current. have.

본 발명은 워드 라인 트랜지스터의 변화의 영향을 줄이고, 자기 터널 접합 저항에 의해서만 전류가 결정되도록 다이오드 연결 구조로 구성될 수 있다.The present invention can be configured with a diode connection structure so that the influence of the change of the word line transistor is reduced and the current is determined only by the magnetic tunnel junction resistance.

본 발명은 셀을 선택하는 워드 라인 트랜지스터의 역할을 공유된 액세스 트랜지스터가 대신하여 회로 오버헤드를 감소시키고, 워드 라인 트랜지스터의 변화의 영향을 줄일 수 있다.According to the present invention, a shared access transistor replaces the role of a word line transistor for selecting a cell, reducing circuit overhead and reducing the influence of changes in the word line transistor.

본 발명은 하나의 자기 터널 접합 상태만을 이용하여 PUF 응답을 생성한 뒤 라이트 백(write-back)하여 각 셀마다 독립적인 응답을 생성할 수 있다.In the present invention, a PUF response may be generated using only one magnetic tunnel junction state and then write-back to generate an independent response for each cell.

본 발명은 다이오드 연결 구조에 기반하여 공유된 액세스 트랜지스터(shared access transistor)에 의해 선택된 셀이 아닌 다른 셀에서 발생한 스닉 전류(sneak current)가 선택된 셀에 유입되는 것을 방지할 수 있다.The present invention can prevent a sneak current generated in a cell other than a cell selected by a shared access transistor from flowing into the selected cell based on the diode connection structure.

본 발명은 CRP를 등록(enrollment)하는 과정 이후, 후 처리(post processing)를 통해 라이트 백을 수행하여 양 트랜지스터 단에서 출력되는 전류의 차이를 증폭하여 셀의 안정성을 향상시킬 수 있다.According to the present invention, after the process of enrolling the CRP, write back is performed through post processing to amplify the difference between the currents output from both transistor terminals, thereby improving cell stability.

본 발명은 라이트 백 동작을 이용하여 모든 셀을 라이트한 후, 라이트되지 않은 불안정한 셀에 대해서 선택 트랜지스터를 이용하여 불안정한 셀도 재 사용할 수 있다.In the present invention, after all cells are written using a write back operation, unstable cells can be reused using a selection transistor for unstable cells that are not written.

도 1은 본 발명의 일실시예에 따른 PUF 시스템을 설명하는 도면이다.
도 2는 본 발명의 일실시예에 따른 PUF 장치를 설명하는 도면이다.
도 3 및 도 4는 본 발명의 일실시예에 따른 PUF 장치에서 셀의 회로도를 설명하는 도면이다.
도 5a는 본 발명의 일실시예에 따른 PUF 장치에서 셀의 배열 구조를 설명하는 도면이다.
도 5b는 본 발명의 일실시예에 따른 PUF 장치에서 셀의 배열 구조와 관련된 회로도를 설명하는 도면이다.
도 6은 본 발명의 일실시예에 따른 PUF 장치의 회로도를 설명하는 도면이다.
도 7은 본 발명의 일실시예에 따른 PUF 장치에서 라이트 백 동작과 관련된 회로도를 설명하는 도면이다.
도 8은 본 발명의 일실시예에 따른 PUF 장치에서 라이트 백 동작과 관련된 신호들의 타이밍도를 설명하는 도면이다.
도 9는 본 발명의 일실시예에 따른 PUF 장치의 보상 동작과 관련된 회로도를 설명하는 도면이다.
도 10 및 도 11은 본 발명의 일실시예에 따른 PUF 장치의 동작 방법과 관련된 흐름도를 설명하는 도면이다.1 is a diagram illustrating a PUF system according to an embodiment of the present invention.
2 is a diagram illustrating a PUF device according to an embodiment of the present invention.
3 and 4 are diagrams illustrating a circuit diagram of a cell in a PUF device according to an embodiment of the present invention.
5A is a diagram illustrating an arrangement structure of cells in a PUF device according to an embodiment of the present invention.
5B is a diagram illustrating a circuit diagram related to an arrangement structure of cells in a PUF device according to an embodiment of the present invention.
6 is a diagram illustrating a circuit diagram of a PUF device according to an embodiment of the present invention.
7 is a diagram illustrating a circuit diagram related to a write back operation in a PUF device according to an embodiment of the present invention.
8 is a diagram illustrating a timing diagram of signals related to a write back operation in a PUF device according to an embodiment of the present invention.
9 is a diagram illustrating a circuit diagram related to a compensation operation of a PUF device according to an embodiment of the present invention.
10 and 11 are diagrams illustrating a flow chart related to a method of operating a PUF device according to an embodiment of the present invention.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.Specific structural or functional descriptions of the embodiments according to the concept of the present invention disclosed in this specification are exemplified only for the purpose of describing the embodiments according to the concept of the present invention, and embodiments according to the concept of the present invention They may be implemented in various forms and are not limited to the embodiments described herein.

본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.Since the embodiments according to the concept of the present invention can apply various changes and have various forms, the embodiments will be illustrated in the drawings and described in detail herein. However, this is not intended to limit the embodiments according to the concept of the present invention to specific disclosed forms, and includes changes, equivalents, or substitutes included in the spirit and scope of the present invention.

제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first or second may be used to describe various elements, but the elements should not be limited by the terms. The above terms are only for the purpose of distinguishing one component from other components, for example, without departing from the scope of rights according to the concept of the present invention, the first component may be named as the second component, Similarly, the second component may also be referred to as a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it is understood that it may be directly connected or connected to the other component, but other components may exist in the middle. Should be. On the other hand, when a component is referred to as being "directly connected" or "directly connected" to another component, it should be understood that there is no other component in the middle. Expressions describing the relationship between components, for example, "between" and "just between" or "directly adjacent to" should be interpreted as well.

본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present specification are only used to describe specific embodiments and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present specification, terms such as "comprise" or "have" are intended to designate that the specified features, numbers, steps, actions, components, parts, or combinations thereof exist, but one or more other features or numbers, It is to be understood that the presence or addition of steps, actions, components, parts, or combinations thereof, does not preclude the possibility of preliminary exclusion.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person of ordinary skill in the art to which the present invention belongs. Terms as defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and should not be interpreted as an ideal or excessively formal meaning unless explicitly defined in this specification. Does not.

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the scope of the patent application is not limited or limited by these embodiments. The same reference numerals in each drawing indicate the same members.

도 1은 본 발명의 일실시예에 따른 PUF 시스템을 설명하는 도면이다.1 is a diagram illustrating a PUF system according to an embodiment of the present invention.

도 1을 참고하면, PUF 시스템(100)은 PUF 장치(110)와 서버(120)를 포함한다.Referring to FIG. 1, the PUF system 100 includes a PUF device 110 and a server 120.

본 발명의 일실시예에 따르면 PUF 장치(110)는 다이오드 연결 트랜지스터와 소스 라인을 공유하는 액세스 트랜지스터를 이용하여 각 셀 당 하나의 자기 터널 접합(Magnetic Tunnel Junction, MTJ) 상태를 이용하여 일정한 경향성을 갖는 응답을 생성하는 장치이다.According to an embodiment of the present invention, the PUF device 110 uses a diode-connected transistor and an access transistor that shares a source line, and uses one magnetic tunnel junction (MTJ) state for each cell to achieve a certain tendency. It is a device that generates a response that has.

일례로, PUF 장치(110)는 각 셀 당 하나의 MTJ 상태만 사용하여 MTJ 회로에 대한 회로 면적을 줄여서 전체 칩 면적에 대비하여 CRP의 독립성(independence)을 확보한다.For example, the PUF device 110 uses only one MTJ state for each cell to reduce the circuit area for the MTJ circuit, thereby securing the independence of CRP relative to the total chip area.

또한, PUF 장치(110)는 하나의 MTJ 상태만 이용하여 PUF 응답을 생성한 뒤 라이트 백(write-back)하여 각 셀마다 독립적인 응답을 생성할 수 있다.Also, the PUF device 110 may generate a PUF response using only one MTJ state and then write-back to generate an independent response for each cell.

본 발명의 일실시예에 따르면 PUF 장치(110)는 공유된 액세스 트랜지스터를 통해 구동 신호를 인가하여 PUF 응답을 생성한 셀을 선택할 수 있다.According to an embodiment of the present invention, the PUF device 110 may select a cell for generating a PUF response by applying a driving signal through a shared access transistor.

또한, PUF 장치(110)는 선택된 셀에서 MTJ 저항의 변화에 따라 양쪽 사이드에서 전류 차이를 발생시키는데, 이 전류 차이에 기반하여 양쪽 사이드 중 어느 쪽의 전류가 더 큰지 여부에 따라 임의의 디지털 값을 생성할 수 있다.In addition, the PUF device 110 generates a current difference at both sides according to a change in the MTJ resistance in the selected cell, and based on this current difference, an arbitrary digital value is generated according to whether the current on either side is greater. Can be generated.

또한, PUF 장치(110)는 모든 셀에 대하여 응답을 생성한 뒤 생성된 응답과 관련된 CRP를 서버(120)로 전달하여 서버 상에 저장하도록 제어할 수 있다.In addition, the PUF device 110 may generate a response for all cells and then control the CRP related to the generated response to be transmitted to the server 120 and stored on the server.

본 발명의 일실시예에 따르면 PUF 장치(110)는 CRP 생성 및 등록된 이후, 라이트 백 동작을 통해 안정된 셀과 불안정 셀로 분류하여 CRP를 생성할 수 있다.According to an embodiment of the present invention, after the CRP is generated and registered, the PUF device 110 may generate the CRP by classifying it into a stable cell and an unstable cell through a write back operation.

또한, PUF 장치(110)는 선택된 셀이 불안정 셀일 경우, 선택 트랜지스터를 이용하여 불안정 셀을 재 사용할 수 있다.In addition, when the selected cell is an unstable cell, the PUF device 110 may reuse the unstable cell by using a selection transistor.

또한, PUF 장치(110)는 CRP 등록과정, 라이트백 과정, 분류 과정을 수행하는데, CRP를 평가(evaluation)하는 과정에서 선택된 셀이 불안정 셀일 경우, 선택 트랜지스터를 이용하여 불안정 셀을 재 사용할 수 있다.In addition, the PUF device 110 performs a CRP registration process, a writeback process, and a classification process. If the selected cell is an unstable cell during the CRP evaluation process, the unstable cell can be reused using a selection transistor. .

한편, PUF 장치(110)는 CRP를 평가(evaluation)하는 과정에서 셀을 선택할 시, 미리 등록된 CRP와 비교하는 과정을 수행할 수 있다.Meanwhile, when selecting a cell in the process of evaluating CRP, the PUF device 110 may perform a process of comparing it with a previously registered CRP.

따라서, 본 발명은 CRP를 등록(enrollment)하는 과정 이후, 후 처리(post processing)를 통해 라이트 백을 수행하여 양 트랜지스터 단에서 출력되는 전류의 차이를 증폭하여 셀의 안정성을 향상시킬 수 있다.Accordingly, according to the present invention, after the process of enrolling the CRP, write-back is performed through post processing to amplify the difference between the currents output from both transistor ends, thereby improving the stability of the cell.

또한, 본 발명은 라이트 백 동작을 이용하여 모든 셀을 라이트한 후, 라이트되지 않은 불안정한 셀에 대해서 선택 트랜지스터를 이용하여 불안정한 셀도 재 사용할 수 있다.Further, according to the present invention, after all cells are written using a write back operation, unstable cells can be reused using a selection transistor for unstable cells that are not written.

도 2는 본 발명의 일실시예에 따른 PUF 장치를 설명하는 도면이다.2 is a diagram illustrating a PUF device according to an embodiment of the present invention.

도 2를 참고하면, PUF 장치(200)는 제어부(210) 및 복수의 셀(220)을 포함할 수 있다.Referring to FIG. 2, the PUF device 200 may include a control unit 210 and a plurality of cells 220.

본 발명의 일실시예에 따르면 제어부(210)는 구동 선택부(211), CRP 생성부(212), 상위 응답 결정부(213), 상태 변경부(214) 및 보정 선택부(215)를 포함하되, 구동 선택부(211), CRP 생성부(212), 상위 응답 결정부(213), 상태 변경부(214) 및 보정 선택부(215)의 동작을 제어할 수 있다.According to an embodiment of the present invention, the control unit 210 includes a drive selection unit 211, a CRP generation unit 212, an upper response determination unit 213, a state change unit 214, and a correction selection unit 215. However, the operation of the drive selection unit 211, the CRP generation unit 212, the upper response determination unit 213, the state change unit 214, and the correction selection unit 215 may be controlled.

본 발명의 일실시예에 따르면 구동 선택부(211)는 구동 신호를 이용하여 복수의 셀(220) 중 PUF 응답을 생성할 셀을 선택할 수 있다.According to an embodiment of the present invention, the driving selector 211 may select a cell to generate a PUF response from among the plurality of cells 220 using a driving signal.

일례로, 구동 선택부(211)는 워드 라인 트랜지스터를 대체하여 공유된 액세스 트랜지스터를 포함하고, 제어부(210)로부터 구동 신호를 인가 받을 수 있다.For example, the driving selector 211 may include a shared access transistor replacing a word line transistor, and may receive a driving signal from the controller 210.

본 발명의 일실시예에 따르면 구동 선택부(211)는 복수의 셀(220)의 세로(column) 방향으로 소스 라인을 공유할 수 있다. 구체적인 실시예는 도 5a 및 도 5b를 이용하여 추가 설명한다.According to an embodiment of the present invention, the driving selector 211 may share a source line in a column direction of the plurality of cells 220. A specific embodiment will be further described with reference to FIGS. 5A and 5B.

본 발명의 일실시예에 따르면 CRP 생성부(212)는 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 각각을 통해 출력된 전류(current)를 비교하여 임의의(random) 디지털 값(digital value)에 상응하는 CRP(challenge response pair)를 생성할 수 있다.According to an embodiment of the present invention, the CRP generation unit 212 compares the current output through each of the transistors at both sides of the selected cell, and compares a random digital value ( Digital value) corresponding to the CRP (challenge response pair) can be generated.

예를 들어, CRP 생성부(212)는 불안정 셀에서 변경된 자기 터널 접합 상태(magnetic tunnel junction state)에 기초하여 불안정 셀(unstable cell)의 양 사이드(side)에서의 트랜지스터들 각각을 통해 출력된 전류(current)를 비교하여 임의의(random) 디지털 값(digital value)에 상응하는 CRP(challenge response pair)를 생성할 수 있다.For example, the CRP generation unit 212 is based on the changed magnetic tunnel junction state in the unstable cell, the current output through each of the transistors at both sides of the unstable cell. It is possible to generate a challenge response pair (CRP) corresponding to a random digital value by comparing (current).

여기서, 변경된 자기 터널 접합 상태에 기초하여 양 사이드에서의 트랜지스터들이 출력하는 전류 차이는 증가될 수 있다.Here, a difference in current output from the transistors at both sides may be increased based on the changed magnetic tunnel junction state.

본 발명의 일실시예에 따르면 상위 응답 결정부(213)는 제1 신호 또는 제2 신호 중 셀(cell)의 양 사이드(side)에서의 트랜지스터들 중 어느 하나를 통해 상대적으로 높은 전류를 출력하는 신호를 상위 응답(major response)으로 결정할 수 있다.According to an embodiment of the present invention, the upper response determiner 213 outputs a relatively high current through any one of transistors at both sides of a cell among the first signal or the second signal. The signal can be determined as the major response.

예를 들어, 상위 응답 결정부(213)는 자기 터널 접합 저항들의 변화에 기초하여 셀의 양 사이드에서의 트랜지스터들 각각에 동일한 자기 터널 접합 상태를 갖는 제1 신호 또는 제2 신호가 인가된 경우, 제1 신호와 제2 신호 중 상위 상태를 갖는 신호를 상위 응답으로 결정할 수 있다.For example, when the upper response determiner 213 is applied with a first signal or a second signal having the same magnetic tunnel junction state to each of the transistors on both sides of the cell based on the change in the magnetic tunnel junction resistance, A signal having a higher state among the first signal and the second signal may be determined as the higher response.

예를 들어, 상위 응답 결정부(213)는 TMV(Temporal Majority Voting)을 포함할 수 있다.For example, the higher response determiner 213 may include Temporal Majority Voting (TMV).

본 발명의 일실시예에 따르면 상위 응답 결정부(213)는 복수의 셀(220)에 대하여 생성된 응답 중 상위 응답을 기준(reference) 응답으로 결정할 수 있다.According to an embodiment of the present invention, the higher response determiner 213 may determine a higher response among responses generated for the plurality of cells 220 as a reference response.

본 발명의 일실시예에 따르면 상태 변경부(214)는 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들에 각각 연결된 제1 비트 라인 또는 제2 비트 라인을 이용하여 복수의 셀(220)에서 각각 결정된 상위 응답(major response)에 상응하는 신호의 자기 터널 접합 상태(magnetic tunnel junction state)를 변경할 수 있다.According to an embodiment of the present invention, the state change unit 214 uses a first bit line or a second bit line connected to magnetic tunnel junction (MTJ) resistors, respectively, in each of the plurality of cells 220. The magnetic tunnel junction state of a signal corresponding to the determined major response may be changed.

일례로, 상태 변경부(214)는 동일한 상태를 갖는 자기 터널 접합 상태 중 어느 하나의 상태를 변경할 수 있다.For example, the state change unit 214 may change any one of the magnetic tunnel junction states having the same state.

예를 들어, 상태 변경부(214)는 AP상태를 갖는 자기 터널 접합 상태를 P상태로 변경할 수 있다.For example, the state changer 214 may change the state of the magnetic tunnel junction having the AP state to the P state.

본 발명의 일실시예에 따르면 상태 변경부(214)는 ADJ 신호를 인가하여 자기 터널 접합 상태를 변경할 수 있다.According to an embodiment of the present invention, the state change unit 214 may change the state of the magnetic tunnel junction by applying the ADJ signal.

본 발명의 일실시예에 따르면 보정 선택부(215)는 복수의 셀(220) 중 불안정 셀로 구분된 셀을 선택할 수 있다.According to an embodiment of the present invention, the correction selector 215 may select a cell classified as an unstable cell among the plurality of cells 220.

예를 들어, 보정 선택부(215)는 불안정 셀이 응답을 생성하도록 선택되었을 시, 선택 트랜지스터(selective transistor)를 구동하여 불안정 셀의 응답을 안정적으로 생성할 수 있다.For example, when the unstable cell is selected to generate a response, the correction selector 215 may stably generate a response of the unstable cell by driving a selective transistor.

일례로, 선택 트랜지스터는 상위 응답 선택부(214)에서 불안정 셀로 구분된 셀들에 대해서 응답에 따른 바이어싱 신호를 저장하고, 이후 등록 동작마다 불안정 셀에 대해 선택적으로 구동되어 전류 차이를 증폭할 수 있다.For example, the selection transistor may store a biasing signal according to a response to cells classified as unstable cells by the upper response selector 214, and then selectively drive the unstable cells for each registration operation to amplify the current difference. .

본 발명의 일실시예에 따르면 제어부(210)는 선택된 셀에 대하여 생성된 CRP가 선택된 셀에 대응하여 저장되도록 제어할 수 있다.According to an embodiment of the present invention, the controller 210 may control the CRP generated for the selected cell to be stored corresponding to the selected cell.

즉, 제어부(210)는 선택된 셀에 대하여 생성된 CRP를 서버에 등록하도록 제어할 수 있다.That is, the controller 210 may control the CRP generated for the selected cell to be registered in the server.

일례로, 제어부(210)는 복수의 셀을 안정 셀(stable cell)과 불안정 셀(unstable cell)로 구분할 수 있다.For example, the control unit 210 may divide a plurality of cells into a stable cell and an unstable cell.

본 발명의 일실시예에 따르면 복수의 셀(220)은 자기 터널 접합 저항들의 변화에 기초하여 PUF 응답을 생성할 수 있다.According to an embodiment of the present invention, the plurality of cells 220 may generate a PUF response based on changes in magnetic tunnel junction resistances.

일례로, 복수의 셀(220)은 구동 선택부(211)에 의하여 선택된 셀을 포함할 수 있다.For example, the plurality of cells 220 may include cells selected by the driving selector 211.

본 발명의 일실시예에 따르면 선택된 셀은 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들의 변화(variation)에 기초하여 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 각각에 동일한 자기 터널 접합 상태(magnetic tunnel junction state)를 갖는 제1 신호 및 제2 신호를 각각 전달할 수 있다.According to an embodiment of the present invention, the selected cell is the same magnetic tunnel in each of the transistors on both sides of the selected cell based on the variation of the resistances of the magnetic tunnel junction (MTJ). A first signal and a second signal having a magnetic tunnel junction state may be transmitted, respectively.

일례로, 선택된 셀은 전달된 제1 신호와 전달된 제2 신호의 차이에 기초하여 출력된 전류(current)의 차이가 발생될 수 있다.For example, in the selected cell, a difference in output current may be generated based on a difference between the transmitted first signal and the transmitted second signal.

여기서, 제1 신호와 제2 신호의 차이는 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들의 변화(variation)에 기초할 수 있다.Here, the difference between the first signal and the second signal may be based on a variation of magnetic tunnel junction (MTJ) resistances.

본 발명의 일실시예에 따르면 복수의 셀(220)은 자기 터널 접합 저항들과 다이오드 연결 구조를 갖는 트랜지스터들을 포함하고, 트랜지스터들은 액세스 트랜지스터와 소스 단자를 공유할 수 있다.According to an embodiment of the present invention, the plurality of cells 220 include transistors having magnetic tunnel junction resistors and a diode connection structure, and the transistors may share an access transistor and a source terminal.

따라서, 본 발명은 PUF 장치의 셀에서 트랜지스터들이 다이오드 연결 구조를 구성되어 트랜지스터로부터 출력되는 전류의 플립(flip)을 감소시킬 수 있다.Accordingly, according to the present invention, the transistors are diode-connected in the cell of the PUF device, so that a flip of the current output from the transistor can be reduced.

또한, 본 발명은 PUF 장치의 셀에서 공유된 액세스 트랜지스터(shared access transistor)를 이용하여 소스 단의 회로 오버헤드(circuit overhead)를 감소시키고, 임계 전압 변화를 보상함으로써 전류의 플립(flip)을 감소시킬 수 있다.In addition, the present invention reduces the circuit overhead at the source stage by using a shared access transistor in the cell of the PUF device, and reduces the flip of the current by compensating for a change in the threshold voltage. I can make it.

예를 들어, 복수의 셀(220)은 자기 터널 접합 저항들에 각각 연결된 비트 라인의 전압에 기초하여 자기 터널 접합 저항들의 변화가 반영된 제1 신호 및 제2 신호를 자기 터널 접합 저항들에 각각 연결된 트랜지스터들에 전달하고, 각각 연결된 트랜지스터들은 제1 신호와 제2 신호에 기초하여 전류를 출력할 수 있다.For example, the plurality of cells 220 may connect a first signal and a second signal reflecting changes in the magnetic tunnel junction resistances to the magnetic tunnel junction resistors, respectively, based on the voltage of the bit line connected to the magnetic tunnel junction resistors. Transistors transferred to the transistors and connected to each of the transistors may output current based on the first signal and the second signal.

도 3은 본 발명의 일실시예에 따른 PUF 장치에서 셀의 회로도를 설명하는 도면이다.3 is a diagram illustrating a circuit diagram of a cell in a PUF device according to an embodiment of the present invention.

도 3을 참고하면, 셀(300)은 제1 자기 터널 접합 저항(310)과 제2 자기 터널 접합 저항(311), 제1 다이오드 연결 트랜지스터(320), 제2 다이오드 연결 트랜지스터(321)를 포함하고, 제1 다이오드 연결 트랜지스터(320)와 제2 다이오드 연결 트랜지스터(321)는 액세스 트랜지스터(330)와 연결될 수 있다.Referring to FIG. 3, a cell 300 includes a first magnetic tunnel junction resistor 310, a second magnetic tunnel junction resistor 311, a first diode connection transistor 320, and a second diode connection transistor 321. In addition, the first diode connection transistor 320 and the second diode connection transistor 321 may be connected to the access transistor 330.

본 발명의 일실시예에 따르면, 제1 자기 터널 접합 저항(310)과 제2 자기 터널 접합 저항(311) 각각은 비트 라인을 통해 드레인 전압을 인가 받고, 제1 자기 터널 접합 저항(310)과 제2 자기 터널 접합 저항(311)의 변화와 관련된 제1 신호 및 제2 신호를 제1 다이오드 연결 트랜지스터(320) 및 제2 다이오드 연결 트랜지스터(321)로 전달 할 수 있다.According to an embodiment of the present invention, each of the first magnetic tunnel junction resistor 310 and the second magnetic tunnel junction resistor 311 receives a drain voltage through a bit line, and the first magnetic tunnel junction resistor 310 and A first signal and a second signal related to a change in the second magnetic tunnel junction resistor 311 may be transmitted to the first diode connection transistor 320 and the second diode connection transistor 321.

일례로, 제1 다이오드 연결 트랜지스터(320) 및 제2 다이오드 연결 트랜지스터(321)는 셀(300)에서 흐르는 전류가 제1 자기 터널 접합 저항(310)과 제2 자기 터널 접합 저항(311)에 의해 결정되도록 할 수 있다.For example, in the first diode-connected transistor 320 and the second diode-connected transistor 321, the current flowing in the cell 300 is generated by the first magnetic tunnel junction resistor 310 and the second magnetic tunnel junction resistor 311. Can be decided.

본 발명의 일실시예에 따르면 액세스 트랜지스터(330)는 기존의 워드 라인 트랜지스터의 역할을 대체하여 셀(300)을 선택하는 구동 신호를 셀(300)에 인가할 수 있다.According to an embodiment of the present invention, the access transistor 330 may apply a driving signal for selecting the cell 300 to the cell 300 by replacing the role of the existing word line transistor.

본 발명의 일실시예에 따르면 셀(300)은 하기 수학식 1에 기초하여 셀(300)에서 흐르는 전류를 결정할 수 있다.According to an embodiment of the present invention, the cell 300 may determine the current flowing in the cell 300 based on Equation 1 below.

[수학식1][Equation 1]

Figure 112019017836582-pat00001
Figure 112019017836582-pat00001

수학식 1에 따르면, ID1은 전류를 나타낼 수 있고, VDD는 비트라인을 통해 인가되는 드레인 전압을 나타낼 수 있으며, VTHA는 다이오드 연결 트랜지스터의 임계 전압을 나타낼 수 있고, VDS,ATR은 액세스 트랜지스터의 드레인 전압을 나타낼 수 있으며, RMTJ는 자기 터널 접합 저항과 관련될 수 있다.According to Equation 1, I D1 may represent current, V DD may represent a drain voltage applied through a bit line, V THA may represent a threshold voltage of a diode-connected transistor, and V DS and ATR are It may represent the drain voltage of the access transistor, and R MTJ may be related to the magnetic tunnel junction resistance.

본 발명의 일실시예에 따르면 액세스 트랜지스터(330)는 제1 다이오드 연결 트랜지스터(320) 및 제2 다이오드 연결 트랜지스터(321)의 임계 전압 변화를 보상하여 전류의 플립(flip)을 감소할 수 있다.According to an embodiment of the present invention, the access transistor 330 may reduce a flip of current by compensating for a change in threshold voltage of the first diode-connected transistor 320 and the second diode-connected transistor 321.

본 발명의 일실시예에 따르면 셀(300)은 하나의 셀에 하나의 응답을 생성하는 구조를 제공할 수 있으며, 독립된 CRP를 생성할 수 있다.According to an embodiment of the present invention, the cell 300 may provide a structure for generating one response to one cell, and may generate an independent CRP.

도 4는 본 발명의 일실시예에 따른 PUF 장치에서 셀의 회로도를 설명하는 도면이다.4 is a diagram illustrating a circuit diagram of a cell in a PUF device according to an embodiment of the present invention.

도 4를 참고하면, PUF 장치(400)는 복수의 셀 중 제1 셀(410)을 선택하고, 제2 셀(420)과 제3 셀(430)을 선택하지 않는다.Referring to FIG. 4, the PUF device 400 selects a first cell 410 among a plurality of cells and does not select a second cell 420 and a third cell 430.

본 발명의 일실시예에 따르면 PUF 장치(400)는 액세스 트랜지스터를 통해 구동 신호를 인가하여 제1 셀(410)을 선택한다.According to an embodiment of the present invention, the PUF device 400 selects the first cell 410 by applying a driving signal through an access transistor.

즉, PUF 장치(400)는 제1 셀(410)이 공유하는 액세스 트랜지스터를 통해 하이 상태의 구동 신호를 인가하여 선택하고, 제2 셀(420)과 제3 셀(430) 각각이 공유하는 액세스 트랜지스터를 통해 로우 상태의 구동 신호를 인가하여 제1 셀(410)을 선택할 수 있다.That is, the PUF device 400 selects and applies a high-state driving signal through an access transistor shared by the first cell 410, and accesses the second cell 420 and the third cell 430 respectively. The first cell 410 may be selected by applying a driving signal in a low state through a transistor.

일례로, PUF 장치(400)는 액세스 트랜지스터를 공유할 경우 선택되지 않은 셀인 제2 셀(420)과 제3 셀(430)에 전류가 흐르는 것을 차단할 수 있다.For example, when sharing the access transistor, the PUF device 400 may block current from flowing through the second cell 420 and the third cell 430, which are unselected cells.

즉, PUF 장치(400)는 제1 셀(410), 제2 셀(420) 및 제3 셀(430)에서 다이오드 연결 트랜지스터들을 포함하고, 제1 셀(410)이 선택되어 CRP를 생성하는 동작 중, 다이오드 연결 트랜지스터들에 기초하여 제2 셀(420) 및 제3 셀(430)에 흐르는 전류를 차단할 수 있다.That is, the PUF device 400 includes diode-connected transistors in the first cell 410, the second cell 420, and the third cell 430, and the first cell 410 is selected to generate CRP. Among them, current flowing through the second cell 420 and the third cell 430 may be blocked based on the diode-connected transistors.

즉, 본 발명은 워드 라인 트랜지스터의 변화의 영향을 줄이고, 자기 터널 접합 저항에 의해서만 전류가 결정되도록 다이오드 연결 구조로 구성될 수 있다.That is, the present invention can be configured with a diode connection structure such that the influence of the change of the word line transistor is reduced and the current is determined only by the magnetic tunnel junction resistance.

또한, 본 발명은 다이오드 연결 구조에 기반하여 공유된 액세스 트랜지스터(shared access transistor)에 의해 선택된 셀이 아닌 다른 셀에서 발생될 수 있는 스닉 전류(sneak current)가 선택된 셀에 유입되는 것을 방지할 수 있다.In addition, the present invention can prevent a sneak current that may be generated in a cell other than a cell selected by a shared access transistor based on a diode connection structure from flowing into the selected cell. .

도 5a는 본 발명의 일실시예에 따른 PUF 장치에서 셀의 배열 구조를 설명하는 도면이다.5A is a diagram illustrating an arrangement structure of cells in a PUF device according to an embodiment of the present invention.

도 5a를 참고하면, PUF 장치(500)는 복수의 셀을 포함하고, 복수의 셀은 소스 라인(SL)을 공유한다.Referring to FIG. 5A, the PUF device 500 includes a plurality of cells, and the plurality of cells share a source line SL.

본 발명의 일실시예에 따르면 PUF 장치(500)는 하나의 열(column)에 위치하는 셀들에서 두 개의 비트라인이 연결되고, 복수의 셀들은 액세스 트랜지스터를 통해 이어진 소스 라인 하나를 공유한다.According to an embodiment of the present invention, in the PUF device 500, two bit lines are connected in cells located in one column, and a plurality of cells share one source line connected through an access transistor.

따라서, PUF 장치(500)는 복수의 셀을 포함할 시, 소스 라인을 위한 영역(area)를 줄일 수 있다.Accordingly, when the PUF device 500 includes a plurality of cells, an area for a source line may be reduced.

도 5b는 본 발명의 일실시예에 따른 PUF 장치에서 셀의 배열 구조와 관련된 회로도를 설명하는 도면이다.5B is a diagram illustrating a circuit diagram related to an arrangement structure of cells in a PUF device according to an embodiment of the present invention.

도 5b를 참고하면, PUF 장치(510)는 복수의 셀(511, 512, 513)을 포함하고, 복수의 셀(511, 512, 513)은 액세스 트랜지스터(514)를 통하여 소스 라인을 공유할 수 있다.Referring to FIG. 5B, the PUF device 510 includes a plurality of cells 511, 512, and 513, and the plurality of cells 511, 512, 513 can share a source line through the access transistor 514. have.

본 발명의 일실시예에 따르면 PUF 장치(510)는 16개의 셀을 포함할 경우, 액세스 트랜지스터(514)를 공유함에 따라 셀이 차지하는 면적을 0.21 마이크로 미터(mm)에서 0.38 마이크로 미터로 확장할 수 있어, 전체 배열 구조를 고려할 때 PUF 장치의 크기를 감소시킬 수 있다.According to an embodiment of the present invention, when the PUF device 510 includes 16 cells, the area occupied by the cell can be expanded from 0.21 micrometer (mm) to 0.38 micrometer by sharing the access transistor 514. Therefore, it is possible to reduce the size of the PUF device when considering the overall arrangement structure.

따라서, 본 발명은 셀을 선택하는 워드 라인 트랜지스터의 역할을 공유된 액세스 트랜지스터가 대신하여 회로 오버헤드를 감소시키고, 워드 라인 트랜지스터의 변화의 영향을 줄일 수 있다.Accordingly, according to the present invention, the shared access transistor replaces the role of the word line transistor for selecting a cell, reducing circuit overhead and reducing the influence of changes in the word line transistor.

도 6은 본 발명의 일실시예에 따른 PUF 장치의 회로도를 설명하는 도면이다.6 is a diagram illustrating a circuit diagram of a PUF device according to an embodiment of the present invention.

도 6을 참고하면, PUF 장치(600)는 복수의 셀(610)과 복수의 셀(610)에 연결된 다중화기(620), 다중화기(620)에 연결된 비교기(630)를 포함할 수 있다.Referring to FIG. 6, the PUF device 600 may include a plurality of cells 610, a multiplexer 620 connected to the plurality of cells 610, and a comparator 630 connected to the multiplexer 620.

본 발명의 일실시예에 따르면 PUF 장치(600)는 복수의 셀(610) 중 선택된 셀에서 자기 터널 접합 저항의 변화에 따라 양 쪽 사이드의 트랜지스터에서 전류를 출력하는데, 출력된 전류를 비교기(630)를 통하여 비교함으로써 응답을 생성할 수 있다.According to an embodiment of the present invention, the PUF device 600 outputs current from the transistors on both sides according to the change of the magnetic tunnel junction resistance in a selected cell among the plurality of cells 610, and the output current is converted to a comparator 630. You can generate a response by comparing through ).

일례로, 다중화기(620)는 보정 선택부 및 상태 변화부(621)를 포함하며, 보정 선택부는 복수의 셀 중 어느 하나를 셀을 선택하고, 상태 변화부는 보정 선택부에 의해 선택된 셀의 자기 터널 접합 저항을 통해 출력되는 신호의 상태를 변화시킬 수 있다.For example, the multiplexer 620 includes a correction selector and a state change unit 621, the correction selector selects any one of a plurality of cells, and the state change unit selects the magnetic field of the cell selected by the correction selector. The state of the signal output through the tunnel junction resistance can be changed.

일례로, PUF 장치(600)는 등록 과정, 라이트 백 과정, 셀 구분 과정, 평가 과정을 수행할 수 있다.For example, the PUF device 600 may perform a registration process, a write back process, a cell classification process, and an evaluation process.

본 발명의 일실시예에 따르면 PUF 장치(600)는 등록 과정에서 상위 응답 결정부에 상응하는 TMV를 통해 복수의 셀에 대응하도록 생성된 복수의 응답에 기반하여 상위 응답을 결정하고, 기준 응답으로 등록할 수 있다.According to an embodiment of the present invention, the PUF device 600 determines an upper response based on a plurality of responses generated to correspond to a plurality of cells through a TMV corresponding to the upper response determination unit in the registration process, and You can register.

일례로, PUF 장치(600)는 라이트 백 과정에서 등록 과정에서 상위 응답에 따라 복수의 셀의 자기 터널 접합 저항 변화에 기반한 신호의 상태를 비트라인을 통해 인가되는 전압(RD)을 이용하여 변화시킬 수 있는데, 여기서 사용되는 신호를 ADJ 신호로 지칭할 수 있다.As an example, the PUF device 600 may change the state of a signal based on a change in the magnetic tunnel junction resistance of a plurality of cells according to an upper response in the registration process in the write-back process using the voltage RD applied through the bit line. In this case, the signal used herein may be referred to as an ADJ signal.

즉, 다중화기(620)에 포함된 상태 변화부(621)는 비트라인을 통해 인가되는 전압(RD)을 이용하여 ADJL 신호 및 ADJR 신호를 출력한다.That is, the state change unit 621 included in the multiplexer 620 outputs the ADJ L signal and the ADJ R signal by using the voltage RD applied through the bit line.

본 발명의 일실시예에 따르면 PUF 장치(600)는 ADJL 신호 및 ADJR 신호에 기반하여 변화된 자기 터널 접합 상태를 이용하여 보정 선택부에 의해 선택된 셀에서 전류 차이를 증폭할 수 있다.According to an embodiment of the present invention, the PUF device 600 may amplify a current difference in a cell selected by the correction selector using the changed magnetic tunnel junction state based on the ADJ L signal and the ADJ R signal.

즉, PUF 장치(600)는 변화된 자기 터널 접합 상태를 이용하여 평가 동작을 수행하는데, 불안정 셀로 분류된 셀을 다중화기(620)의 선택 트랜지스터를 구동하여 불안정 셀의 전류 차이를 증폭함으로써, 불안정 셀을 다시 사용할 수 있다.That is, the PUF device 600 performs an evaluation operation using the changed magnetic tunnel junction state, and drives the selection transistor of the multiplexer 620 to amplify the current difference between the unstable cell by driving the cell classified as an unstable cell. Can be used again.

다시 말해, 본 발명은 라이트 백 동작에 기반하여 양 트랜지스터 단에서 출력되는 전류의 차이를 증폭함으로써 라이트되지 않은 불안정한 셀도 재 사용할 수 있다.In other words, the present invention amplifies the difference between currents output from both transistor stages based on the write back operation, so that unstable cells that are not written can be reused.

또한, 본 발명은 하나의 자기 터널 접합 상태만을 이용하여 PUF 응답을 생성한 뒤 라이트 백(write-back)하여 각 셀마다 독립적인 응답을 생성할 수 있다.In addition, according to the present invention, a PUF response may be generated using only one magnetic tunnel junction state and then written back to generate an independent response for each cell.

도 7은 본 발명의 일실시예에 따른 PUF 장치에서 라이트 백 동작과 관련된 회로도를 설명하는 도면이다.7 is a diagram illustrating a circuit diagram related to a write back operation in a PUF device according to an embodiment of the present invention.

도 7을 참고하면, PUF 장치(700)는 상위 응답 결정부(710), CRP 생성부(720), 셀(730)을 포함한다.Referring to FIG. 7, the PUF device 700 includes an upper response determination unit 710, a CRP generation unit 720, and a cell 730.

예를 들어, 셀(730)은 불안정 셀에 해당될 수 있다.For example, the cell 730 may correspond to an unstable cell.

본 발명의 일실시예에 따르면 상위 응답 결정부(710)는 등록 단계에서 복수의 응답 중 상위 응답을 결정하고, 결정된 값을 제어부에 전달하여 라이트 백 단계에서 두 개의 비트라인에 서로 다른 전압을 인가할 수 있다.According to an embodiment of the present invention, the upper response determiner 710 determines an upper response among a plurality of responses in the registration step, transfers the determined value to the control unit, and applies different voltages to the two bit lines in the write back step. can do.

즉, 제어부는 상위 응답 결정부(710)에 의해 선택된 상위 응답에 기초하여 비트라인을 통해 인가되는 전압을 결정할 수 있다.That is, the controller may determine the voltage applied through the bit line based on the upper response selected by the upper response determiner 710.

예를 들어, PUF 장치(700)는 상위 응답에 해당하는 자기 터널 접합 상태가 제1 다이오드 연결 트랜지스터에 해당할 경우, 제1 비트라인(BLL)에 하이 상태 전압을 지속적으로 인가하여 제1 다이오드 연결 트랜지스터에 전달되는 신호의 자기 터널 접합 상태를 AP상태에서 P상태로 변경할 수 있다.For example, when the magnetic tunnel junction state corresponding to the upper response corresponds to the first diode-connected transistor, the PUF device 700 continuously applies a high state voltage to the first bit line BLL to connect the first diode. The magnetic tunnel junction state of the signal transmitted to the transistor can be changed from the AP state to the P state.

예를 들어, 상위 응답에 해당하는 자기 터널 접합 상태가 제1 다이오드 연결 트랜지스터에 흐르는 전류는 제2 다이오드 연결 트랜지스터에 흐르는 전류보다 클 수 있다.For example, a current flowing through the first diode-connected transistor in a magnetic tunnel junction state corresponding to the upper response may be greater than a current flowing through the second diode-connected transistor.

본 발명의 일실시예에 따르면 PUF 장치(700)는 라이트 백 동작에서 비트라인에 자동적으로 인가되는 신호를 이용하여 제1 다이오드 연결 트랜지스터 또는 제2 다이오드 연결 트랜지스터에 전달되는 신호의 자기 터널 접합 상태를 변화시켜 저항 차이에 임의의 스큐(skew)를 줄 수 있다.According to an embodiment of the present invention, the PUF device 700 uses a signal automatically applied to the bit line during a write-back operation to determine the state of the magnetic tunnel junction of a signal transmitted to the first diode-connected transistor or the second diode-connected transistor. It can be varied to give an arbitrary skew to the difference in resistance.

예를 들어, 라이트 백 동작은 등록 동작 후 1회만 시행되어 충분한 시간 동안 CRP를 생성하더라도 소모 전압의 크기가 증가되지 않는다.For example, the write-back operation is performed only once after the registration operation, so even if CRP is generated for a sufficient time, the amount of the consumed voltage does not increase.

또한, PUF 장치(700)는 자기 터널 접합 상태를 응답에 따라 서로 다르게 설정하므로, 등록 동작에서 반복적으로 변화된 자기 터널 접합 상태를 이용할 수 있다.Also, since the PUF device 700 sets the magnetic tunnel junction state differently according to the response, the magnetic tunnel junction state that has been repeatedly changed in the registration operation may be used.

본 발명의 일실시예에 따르면 CRP 생성부(720)는 셀(730)에서 출력되는 두 전류를 비교하여 응답을 생성할 수 있다.According to an embodiment of the present invention, the CRP generator 720 may generate a response by comparing two currents output from the cell 730.

도 8은 본 발명의 일실시예에 따른 PUF 장치에서 라이트 백 동작과 관련된 신호들의 타이밍도를 설명하는 도면이다.8 is a diagram illustrating a timing diagram of signals related to a write back operation in a PUF device according to an embodiment of the present invention.

도 8을 참고하면, PUF 장치는 설정 과정(800)에서 등록 과정(810)과 라이트 백 과정(820)으로 구분하여 동작할 수 있다.Referring to FIG. 8, the PUF device may operate by dividing into a registration process 810 and a write back process 820 in the setting process 800.

본 발명의 일실시예에 따르면 PUF 장치는 등록 과정(810)에서 상위 응답 선택부에 의해 상위 응답으로 결정된 값을 이용하여 라이트 백 과정(820)에서 비트라인(BLL)을 하이 상태로 인가하여 특정 타이밍(830)에서 자기 터널 접합 상태(MTJL)를 AP상태에서 P상태로 변경할 수 있다.According to an embodiment of the present invention, the PUF device applies the bit line BL L in a high state in the write back process 820 using a value determined as the upper response by the upper response selector in the registration process 810 At a specific timing 830, the magnetic tunnel junction state MTJ L may be changed from the AP state to the P state.

도 9는 본 발명의 일실시예에 따른 PUF 장치의 보상 동작과 관련된 회로도를 설명하는 도면이다.9 is a diagram illustrating a circuit diagram related to a compensation operation of a PUF device according to an embodiment of the present invention.

도 9를 참고하면, PUF 장치는 셀 구분 과정(900)에서 상위 응답 선택부에 의해 불안정 셀을 구분하여 해당 셀들을 평가하는 평가 과정(910)에서 ADJ 신호를 인가할 수 있다.Referring to FIG. 9, the PUF device may apply the ADJ signal in the evaluation process 910 of evaluating corresponding cells by classifying the unstable cells by the upper response selector in the cell classification process 900.

여기서, ADJ 신호는 상위 응답 선택부에 의해 선택된 상위 응답에 따라 결정될 수 있다.Here, the ADJ signal may be determined according to the higher response selected by the higher response selector.

예를 들어 불안정 셀은 에러(920)가 하이 상태로 검출되는 셀에 해당하여 ADJ 신호(930)가 하이 상태로 인가되어, 응답(940)이 정정될 수 있다.For example, the unstable cell corresponds to a cell in which the error 920 is detected as a high state, and the ADJ signal 930 is applied in a high state, so that the response 940 may be corrected.

도 10은 본 발명의 일실시예에 따른 PUF 장치의 동작 방법과 관련된 흐름도를 설명하는 도면이다.10 is a diagram illustrating a flowchart related to a method of operating a PUF device according to an embodiment of the present invention.

도 10은 PUF 장치의 동작 방법이 특정 셀에 대응하도록 CRP를 서버에 등록하는 절차를 예시한다.10 illustrates a procedure of registering a CRP in a server so that the operation method of the PUF device corresponds to a specific cell.

도 10을 참고하면, 단계(1001)에서 PUF 장치의 동작 방법은 복수의 셀 중 특정 셀을 선택한다.Referring to FIG. 10, in operation 1001, a method of operating a PUF device selects a specific cell from among a plurality of cells.

즉, PUF 장치의 동작 방법은 선택된 셀이 불안정 셀일 때 액세스 트랜지스터를 통해 인가되는 구동 신호를 이용하여 전류 차이를 증폭시킴으로써 안정적인 응답을 생성하도록 한다.That is, in the operating method of the PUF device, when the selected cell is an unstable cell, a stable response is generated by amplifying a current difference using a driving signal applied through the access transistor.

단계(1002)에서 PUF 장치의 동작 방법은 특정 셀에서 다이오드 연결 구조를 갖는 트랜지스터들을 통해 출력된 전류를 비교하여 CRP를 생성한다.In step 1002, the method of operating the PUF device generates CRP by comparing currents output through transistors having a diode-connected structure in a specific cell.

즉, PUF 장치의 동작 방법은 선택된 특정 셀의 양 사이드(side)에 위치하는 트랜지스터들 각각을 통해 출력된 전류(current)를 비교하여 임의의(random) 디지털 값(digital value)에 상응하는 CRP(challenge response pair)를 생성할 수 있다. 여기서, 양 사이드에 위치하는 트랜지스터들은 드레인 단과 게이트 단이 연결된 다이오드 연결(diode-connected) 구조를 갖을 수 있다.That is, the operation method of the PUF device is a CRP corresponding to a random digital value by comparing the current output through each of the transistors located on both sides of the selected specific cell. challenge response pair) can be created. Here, transistors located on both sides may have a diode-connected structure in which a drain terminal and a gate terminal are connected.

단계(1003)에서 PUF 장치의 동작 방법은 단계(1002)에서 생성된 CRP가 서버에 등록되도록 제어할 수 있다.In step 1003, the method of operating the PUF device may control the CRP generated in step 1002 to be registered in the server.

즉, PUF 장치의 동작 방법은 선택된 특정 셀에 대응하여 상기 생성된 CRP가 서버에 등록되도록 제어할 수 있다.That is, the operating method of the PUF device may control the generated CRP to be registered in the server corresponding to the selected specific cell.

도 11은 본 발명의 일실시예에 따른 PUF 장치의 동작 방법과 관련된 흐름도를 설명하는 도면이다.11 is a diagram illustrating a flowchart related to a method of operating a PUF device according to an embodiment of the present invention.

도 11은 PUF 장치의 동작 방법이 라이트 백 동작과 평가 동작을 통하여 불안정 셀에 대한 CRP 생성을 다시 수행하는 절차를 예시한다.11 illustrates a procedure in which a method of operating a PUF device performs CRP generation for an unstable cell again through a write back operation and an evaluation operation.

도 11을 참고하면, 단계(1101)에서 PUF 장치의 동작 방법은 상위 응답을 등록한다.Referring to FIG. 11, in step 1101, the method of operating the PUF device registers a higher response.

즉, PUF 장치의 동작 방법은 등록 동작에서 복수의 셀에 대하여 생성된 응답 중 상위 응답을 기준 응답으로 등록할 수 있다.That is, the method of operating the PUF device may register a higher response among responses generated for a plurality of cells as a reference response in the registration operation.

단계(1102)에서 PUF 장치의 동작 방법은 상위 응답에 기초하여 자기 터널 접합의 상태를 변경한다.In step 1102, the method of operating the PUF device changes the state of the magnetic tunnel junction based on the higher response.

즉, PUF 장치의 동작 방법은 라이트 백 동작에서 상위 응답에 따라 복수의 셀에서 비트라인을 통해 인가되는 신호에 기초하여 자기 터널 접합의 상태를 변경할 수 있다.That is, the operating method of the PUF device may change the state of the magnetic tunnel junction based on a signal applied through a bit line from a plurality of cells according to an upper response in a write back operation.

단계(1103)에서 PUF 장치의 동작 방법은 불안정 셀을 분류한다.In step 1103, the method of operating the PUF device classifies unstable cells.

즉, PUF 장치의 동작 방법은 셀 구분 동작에서 복수의 셀에서 생성된 응답 중에서 에러가 발생되는 셀을 불안정 셀로 분류할 수 있다.That is, the method of operating the PUF device may classify a cell in which an error occurs among responses generated by a plurality of cells in the cell classification operation as unstable cells.

단계(1104)에서 PUF 장치의 동작 방법은 단계(1102)에서 변경된 자기 터널 접합의 상태에 기초하여 불안정 셀에서 전류 차이를 증폭한다.In step 1104, the method of operating the PUF device amplifies the current difference in the unstable cell based on the state of the magnetic tunnel junction changed in step 1102.

즉, PUF 장치의 동작 방법은 변경된 자기 터널 접합 상태를 이용하여 평가 동작을 수행하는데, 보정 선택부가 불안정 셀로 분류된 셀을 선택하여 변경된 자기 터널 접합의 상태에 기초하여 불안정 셀에서 전류 차이를 증폭할 수 있다.That is, the operation method of the PUF device performs an evaluation operation using the changed magnetic tunnel junction state, and the correction selector selects a cell classified as an unstable cell and amplifies the current difference in the unstable cell based on the changed state of the magnetic tunnel junction. I can.

따라서, 본 발명은 CRP를 등록(enrollment)하는 과정 이후 후 처리로 라이트 백을 수행하여 양 트랜지스터 단에서 출력되는 전류의 차이를 증폭하여 셀의 안정성을 향상시킬 수 있다.Accordingly, according to the present invention, after the process of enrolling the CRP, write back is performed as a post process to amplify the difference between the currents output from both transistor ends, thereby improving the stability of the cell.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The apparatus described above may be implemented as a hardware component, a software component, and/or a combination of a hardware component and a software component. For example, the devices and components described in the embodiments include, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array (FPA), It can be implemented using one or more general purpose computers or special purpose computers, such as a programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications executed on the operating system. In addition, the processing device may access, store, manipulate, process, and generate data in response to the execution of software. For the convenience of understanding, although it is sometimes described that one processing device is used, one of ordinary skill in the art, the processing device is a plurality of processing elements and/or a plurality of types of processing elements. It can be seen that it may include. For example, the processing device may include a plurality of processors or one processor and one controller. In addition, other processing configurations are possible, such as a parallel processor.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described by the limited drawings, various modifications and variations are possible from the above description to those of ordinary skill in the art. For example, the described techniques are performed in a different order from the described method, and/or components such as a system, structure, device, circuit, etc. described are combined or combined in a form different from the described method, or other components Alternatively, even if substituted or substituted by an equivalent, an appropriate result can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and claims and equivalents fall within the scope of the claims to be described later.

100: PUF 시스템 110: PUF 장치
120: 서버 200: PUF 장치
210: 제어부 211: 구동 선택부
212: CRP 생성부 213: 상위 응답 결정부
214: 상태 변경부 215: 보정 선택부
220: 복수의 셀100: PUF system 110: PUF device
120: server 200: PUF device
210: control unit 211: drive selection unit
212: CRP generation unit 213: higher response decision unit
214: state change unit 215: correction selection unit
220: multiple cells

Claims (14)

구동 신호를 이용하여 복수의 셀 중 PUF(physically unclonable function) 응답(response)을 생성한 셀(cell)을 선택하는 구동 선택부;
상기 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 각각을 통해 출력된 전류(current)를 비교하여 임의의(random) 디지털 값(digital value)에 상응하는 CRP(challenge response pair)를 생성하는 CRP 생성부; 및
상기 선택된 셀에 대응하여 상기 생성된 CRP(challenge response pair)가 서버에 등록되도록 제어하는 제어부를 포함하고,
상기 양 사이드(side)에서의 트랜지스터들 각각은 드레인 단과 게이트 단이 연결된 다이오드 연결(diode-connected) 구조를 갖고,
상기 구동 선택부는 상기 복수의 셀의 세로 방향으로 상기 양 사이드(side)에서의 트랜지스터들 각각과 소스 라인을 공유하는 액세스 트랜지스터를 포함하는
메모리 기반 PUF 장치.A driving selector for selecting a cell generating a physically unclonable function (PUF) response from among a plurality of cells by using a driving signal;
Generate a challenge response pair (CRP) corresponding to a random digital value by comparing the current output through each of the transistors at both sides of the selected cell A CRP generation unit; And
And a control unit for controlling the generated challenge response pair (CRP) to be registered in the server in response to the selected cell,
Each of the transistors on both sides has a diode-connected structure in which a drain terminal and a gate terminal are connected,
The driving selector includes an access transistor sharing a source line with each of the transistors at both sides in the vertical direction of the plurality of cells.
Memory based PUF device. 제1항에 있어서,
상기 복수의 셀(cell)은 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들의 변화(variation)에 기초하여 상기 PUF(physically unclonable function) 응답(response)을 생성하는
메모리 기반 PUF 장치.The method of claim 1,
The plurality of cells generate the PUF (physically unclonable function) response based on a variation of magnetic tunnel junction (MTJ) resistances.
Memory based PUF device. 제2항에 있어서,
상기 선택된 셀(cell)은 상기 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들의 변화(variation)에 기초하여 상기 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 각각에 동일한 자기 터널 접합 상태(magnetic tunnel junction state)를 갖는 제1 신호 및 제2 신호를 각각 전달하는
메모리 기반 PUF 장치.The method of claim 2,
The selected cell has the same magnetic tunnel junction state for each of the transistors on both sides of the selected cell based on a variation of resistances of the magnetic tunnel junction (MTJ). Each of the first and second signals having a magnetic tunnel junction state
Memory based PUF device. 제3항에 있어서,
상기 선택된 셀(cell)은 상기 전달된 제1 신호와 상기 전달된 제2 신호의 차이에 기초하여 상기 출력된 전류(current)의 차이가 발생되는
메모리 기반 PUF 장치.The method of claim 3,
In the selected cell, a difference in the output current is generated based on a difference between the transmitted first signal and the transmitted second signal.
Memory based PUF device. 제3항에 있어서,
상기 전달된 제1 신호 또는 상기 전달된 제2 신호 중 상기 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 중 어느 하나를 통해 상대적으로 높은 전류를 출력하는 신호를 상위 응답(major response)으로 결정하는 상위 응답 결정부를 더 포함하는
메모리 기반 PUF 장치.The method of claim 3,
A signal outputting a relatively high current through any one of the transistors at both sides of the selected cell among the transferred first signal or the transferred second signal is a major response. Further comprising a higher response determining unit to determine
Memory based PUF device. 제5항에 있어서,
상기 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들에 각각 연결된 제1 비트 라인 또는 제2 비트 라인을 이용하여 상기 복수의 셀(cell)에서 상기 결정된 상위 응답(major response)에 상응하는 신호의 자기 터널 접합 상태(magnetic tunnel junction state)를 변경하는 상태 변경부를 더 포함하는
메모리 기반 PUF 장치.The method of claim 5,
Magnetic of a signal corresponding to the determined major response in the plurality of cells by using a first bit line or a second bit line respectively connected to the magnetic tunnel junction (MTJ) resistors Further comprising a state change unit for changing the tunnel junction state (magnetic tunnel junction state)
Memory based PUF device. 제6항에 있어서,
상기 제어부는 상기 복수의 셀(cell)을 안정 셀(stable cell)과 불안정 셀(unstable cell)로 구분하고,
상기 불안정 셀(unstable cell)을 선택하는 보정 선택부를 더 포함하는
메모리 기반 PUF 장치.The method of claim 6,
The control unit divides the plurality of cells into a stable cell and an unstable cell,
Further comprising a correction selector for selecting the unstable cell (unstable cell)
Memory based PUF device. 제7항에 있어서,
상기 CRP 생성부는 상기 선택된 불안정 셀에서 상기 변경된 자기 터널 접합 상태(magnetic tunnel junction state)에 기초하여 상기 선택된 불안정 셀(unstable cell)의 양 사이드(side)에서의 트랜지스터들 각각을 통해 출력된 전류(current)를 비교하여 임의의(random) 디지털 값(digital value)에 상응하는 CRP(challenge response pair)를 생성하는
메모리 기반 PUF 장치.The method of claim 7,
The CRP generator is based on the changed magnetic tunnel junction state in the selected unstable cell, based on the current output through each of the transistors at both sides of the selected unstable cell. ) To generate a challenge response pair (CRP) corresponding to a random digital value.
Memory based PUF device. 삭제delete 제1항에 있어서,
상기 다이오드 연결(diode-connected) 구조는 상기 복수의 셀 중 상기 선택된 셀을 제외한 나머지 셀들에서 전류를 차단하는
메모리 기반 PUF 장치.The method of claim 1,
The diode-connected structure blocks current in cells other than the selected cell among the plurality of cells.
Memory based PUF device. 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들의 변화(variation)에 기초하여 PUF(physically unclonable function) 응답(response)을 생성하는 복수의 셀(cell)을 포함하는 메모리 기반 PUF 장치의 동작 방법에 있어서,
구동 선택부에서, 구동 신호를 이용하여 상기 복수의 셀 중 상기 응답(response)을 생성한 셀(cell)을 선택하는 단계;
CRP 생성부에서, 상기 선택된 셀(cell)의 양 사이드(side)에 위치하고, 드레인 단과 게이트 단이 연결된 다이오드 연결(diode-connected) 구조를 갖는 트랜지스터들 각각을 통해 출력된 전류(current)를 비교하여 임의의(random) 디지털 값(digital value)에 상응하는 CRP(challenge response pair)를 생성하는 단계; 및
제어부에서, 상기 선택된 셀에 대응하여 상기 생성된 CRP(challenge response pair)가 서버에 등록되도록 제어하는 단계를 포함하고,
상기 구동 선택부는 상기 복수의 셀의 세로 방향으로 상기 양 사이드(side)에서의 트랜지스터들 각각과 소스 라인을 공유하는 액세스 트랜지스터를 포함하는
메모리 기반 PUF 장치의 동작 방법.In a method of operating a memory-based PUF device including a plurality of cells generating a physically unclonable function (PUF) response based on a variation of magnetic tunnel junction (MTJ) resistances, ,
Selecting, by a driving selector, a cell generating the response from among the plurality of cells by using a driving signal;
In the CRP generation unit, the current output through each of the transistors having a diode-connected structure in which the drain terminal and the gate terminal are connected to both sides of the selected cell is compared. Generating a challenge response pair (CRP) corresponding to a random digital value; And
In the control unit, comprising the step of controlling the generated CRP (challenge response pair) corresponding to the selected cell to be registered in the server,
The driving selector includes an access transistor sharing a source line with each of the transistors at both sides in the vertical direction of the plurality of cells.
How to operate a memory-based PUF device. 제11항에 있어서,
상기 선택된 셀(cell)은 상기 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들의 변화(variation)에 기초하여 상기 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 각각에 동일한 자기 터널 접합 상태(magnetic tunnel junction state)를 갖는 제1 신호 및 제2 신호를 각각 전달하고, 상기 전달된 제1 신호와 상기 전달된 제2 신호의 차이에 기초하여 상기 출력된 전류(current)의 차이가 발생되는
메모리 기반 PUF 장치의 동작 방법.The method of claim 11,
The selected cell has the same magnetic tunnel junction state for each of the transistors on both sides of the selected cell based on a variation of resistances of the magnetic tunnel junction (MTJ). A first signal and a second signal having a (magnetic tunnel junction state) are transmitted, respectively, and a difference in the output current is generated based on a difference between the transmitted first signal and the transmitted second signal.
How to operate a memory-based PUF device. 제12항에 있어서,
상위 응답 결정부에서, 상기 전달된 제1 신호 또는 상기 전달된 제2 신호 중 상기 선택된 셀(cell)의 양 사이드(side)에서의 트랜지스터들 중 어느 하나를 통해 상대적으로 높은 전류를 출력하는 신호를 상위 응답(major response)으로 결정하는 단계; 및
상태 변경부에서, 상기 자기 터널 접합(magnetic tunnel junction, MTJ) 저항들에 각각 연결된 제1 비트 라인 또는 제2 비트 라인을 이용하여 상기 복수의 셀(cell)에서 상기 결정된 상위 응답(major response)에 상응하는 신호의 자기 터널 접합 상태(magnetic tunnel junction state)를 변경하는 단계를 더 포함하는
메모리 기반 PUF 장치의 동작 방법.The method of claim 12,
In the upper response determiner, a signal for outputting a relatively high current through any one of transistors at both sides of the selected cell among the transmitted first signal or the transmitted second signal Determining a major response; And
In the state change unit, a first bit line or a second bit line respectively connected to the magnetic tunnel junction (MTJ) resistors is used to respond to the determined major response in the plurality of cells. Further comprising the step of changing the magnetic tunnel junction state of the corresponding signal (magnetic tunnel junction state)
How to operate a memory-based PUF device. 제13항에 있어서,
상기 제어부에서, 상기 복수의 셀(cell)을 안정 셀(stable cell)과 불안정 셀(unstable cell)로 구분하는 단계;
보정 선택부에서, 상기 불안정 셀(unstable cell)을 선택하는 단계; 및
상기 CRP 생성부에서, 상기 선택된 불안정 셀에서 상기 변경된 자기 터널 접합 상태(magnetic tunnel junction state)에 기초하여 상기 선택된 불안정 셀(unstable cell)의 양 사이드(side)에서의 트랜지스터들 각각을 통해 출력된 전류(current)를 비교하여 임의의(random) 디지털 값(digital value)에 상응하는 CRP(challenge response pair)를 생성하는 단계를 더 포함하는
메모리 기반 PUF 장치의 동작 방법.The method of claim 13,
Dividing the plurality of cells into a stable cell and an unstable cell, in the control unit;
Selecting the unstable cell by the correction selector; And
In the CRP generator, current output through each of the transistors at both sides of the selected unstable cell based on the changed magnetic tunnel junction state in the selected unstable cell Comparing the (current) and generating a challenge response pair (CRP) corresponding to a random digital value.
How to operate a memory-based PUF device.
KR1020190019680A 2019-02-20 2019-02-20 Memory based physically unclonable function apparatus and operating method thereof KR102165427B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190019680A KR102165427B1 (en) 2019-02-20 2019-02-20 Memory based physically unclonable function apparatus and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190019680A KR102165427B1 (en) 2019-02-20 2019-02-20 Memory based physically unclonable function apparatus and operating method thereof

Publications (2)

Publication Number Publication Date
KR20200101619A KR20200101619A (en) 2020-08-28
KR102165427B1 true KR102165427B1 (en) 2020-10-15

Family

ID=72292196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190019680A KR102165427B1 (en) 2019-02-20 2019-02-20 Memory based physically unclonable function apparatus and operating method thereof

Country Status (1)

Country Link
KR (1) KR102165427B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901001B2 (en) 2021-06-15 2024-02-13 Samsung Electronics Co., Ltd. Memory device having physical unclonable function and memory system including the memory device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102467915B1 (en) * 2021-05-17 2022-11-17 한국전자통신연구원 Apparatus and Method for Gaussian Sampling based on Resistance Random Access Memory
CN113297634B (en) * 2021-05-21 2022-06-28 北京航空航天大学 Physical unclonable function hardware circuit based on full spin logic and implementation method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170178710A1 (en) * 2014-03-07 2017-06-22 Intel Corporation Physically unclonable function circuit using resistive memory device
US20190006417A1 (en) * 2016-03-28 2019-01-03 Intel Corporation Unipolar current switching in perpendicular magnetic tunnel junction (pmtj) devices through reduced bipolar coercivity

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102237735B1 (en) 2014-06-16 2021-04-08 삼성전자주식회사 Memory core of resistive type memory device, resistive type memory device including the same and method of sensing data in resistive type memory device
KR102201642B1 (en) 2014-11-28 2021-01-13 삼성전자주식회사 Physically unclonable function circuit and key enrolling method thereof
KR102570472B1 (en) 2017-01-10 2023-08-25 에스케이하이닉스 주식회사 Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170178710A1 (en) * 2014-03-07 2017-06-22 Intel Corporation Physically unclonable function circuit using resistive memory device
US20190006417A1 (en) * 2016-03-28 2019-01-03 Intel Corporation Unipolar current switching in perpendicular magnetic tunnel junction (pmtj) devices through reduced bipolar coercivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901001B2 (en) 2021-06-15 2024-02-13 Samsung Electronics Co., Ltd. Memory device having physical unclonable function and memory system including the memory device

Also Published As

Publication number Publication date
KR20200101619A (en) 2020-08-28

Similar Documents

Publication Publication Date Title
KR102165427B1 (en) Memory based physically unclonable function apparatus and operating method thereof
US10298407B2 (en) Data generation apparatus, electronic device, and authentication system
US9870293B2 (en) Memory device performing post package repair (PPR) operation
US9443113B2 (en) Response to tamper detection in a memory device
US9569640B2 (en) Tamper detection and response in a memory device
TWI431632B (en) Digitally-controllable delay for sense amplifier
US10824573B1 (en) Refresh and access modes for memory
KR102036159B1 (en) Systems and Methods for Providing Security for One-Time Program Data
US11644982B2 (en) Unauthorized access command logging for memory
US11604589B2 (en) Configurable buffer manager arbitration request throttling mechanism
KR20210015753A (en) Resistive memory cell control and operations
US10768831B2 (en) Non-persistent unlock for secure memory
US9390785B2 (en) Method, apparatus and system for determining a write recovery time of a memory based on temperature
KR20220123725A (en) Systems and methods for providing write termination to one-time programmable memory cells
US10776521B2 (en) Security techniques based on memory timing characteristics
US9507931B2 (en) Security device and controlling method thereof
US20170092338A1 (en) Semiconductor memory apparatus, and method for training reference voltage
US11580214B2 (en) Authentication logging using circuitry degradation
US20210097180A1 (en) Device intrusion detection via variable code comparison
KR20100060424A (en) System on chip and information processing method thereof
CN112687319B (en) Method and device for calibrating MRAM memory chip
CN109753830B (en) Method and device for generating physical unclonable function codes
US10579290B2 (en) Option code providing circuit and providing method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right