KR102160678B1 - Manufacturing method for Silicon nanowire-based piezoresistive pressure sensor - Google Patents

Manufacturing method for Silicon nanowire-based piezoresistive pressure sensor Download PDF

Info

Publication number
KR102160678B1
KR102160678B1 KR1020200058164A KR20200058164A KR102160678B1 KR 102160678 B1 KR102160678 B1 KR 102160678B1 KR 1020200058164 A KR1020200058164 A KR 1020200058164A KR 20200058164 A KR20200058164 A KR 20200058164A KR 102160678 B1 KR102160678 B1 KR 102160678B1
Authority
KR
South Korea
Prior art keywords
substrate
silicon
nanowire
manufacturing
pressure sensor
Prior art date
Application number
KR1020200058164A
Other languages
Korean (ko)
Inventor
조동일
장보배로
김애련
김태엽
이승현
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Application granted granted Critical
Publication of KR102160678B1 publication Critical patent/KR102160678B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302Sensors
    • H01L41/1132
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H01L41/1138
    • H01L41/316
    • H01L41/331
    • H01L41/332
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/081Shaping or machining of piezoelectric or electrostrictive bodies by coating or depositing using masks, e.g. lift-off
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/308Membrane type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

The present invention provides a method for manufacturing a piezoresistive pressure sensor based on a nanowire. According to an embodiment of the present invention, the method for manufacturing a piezoresistive pressure sensor comprises the steps of: preparing a first substrate including a floated silicon nanowire and a sensor structure; preparing a second substrate with a silicon insulating film formed on one surface thereof; combining the first and second substrates so that the silicon insulating film of the second substrate is combined with the silicon nanowire floated on the first substrate and the sensor structure; and forming a first recessed area on the other surface of the second substrate. According to one embodiment of the present invention, the method for manufacturing the piezoresistive pressure sensor based on the nanowire applies a manufacturing method that a thin film deposited on one surface of the second substrate can be utilized as a diaphragm unlike a conventional manufacturing method of depositing a silicon nitride film directly on the nanowire. Accordingly, since a void phenomenon around the nanowire, which inevitably occurs during conventional diaphragm deposition, is not implemented in the present invention, the implementation of performance of a desired diaphragm becomes easier. Since the top of a second recessed area previously formed on the first substrate is implemented in a closed structure, the second depression area can be used jointly. That is, the closed structure required for operation of the piezoresistive pressure sensor.

Description

실리콘 나노와이어 기반 압저항 감지 방식의 압력센서의 제조 방법{Manufacturing method for Silicon nanowire-based piezoresistive pressure sensor}Manufacturing method for silicon nanowire-based piezoresistive pressure sensor {Manufacturing method for Silicon nanowire-based piezoresistive pressure sensor}

본 발명은 실리콘 나노와이어 기반 압저항 감지 방식의 압력센서의 제조 방법에 관한 것으로, 더욱 구체적으로는 다이어프램에 부착되는 실리콘 나노와이어의 압저항 특성을 활용하여 외부 압력 변화를 감지하는 압력 센서의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a pressure sensor of a piezoresistance sensing method based on a silicon nanowire, and more specifically, a method of manufacturing a pressure sensor that detects a change in external pressure using the piezoresistive property of a silicon nanowire attached to a diaphragm It is about.

[국가지원 연구개발에 대한 설명][Explanation of nationally supported R&D]

본 연구는 보건복지부, 마이크로 의료 로봇 실용화 기술 개발 사업(마이크로 의료 로봇용 진단 모듈 개발, 과제 고유번호: 1465029326, 세부과제번호: HI19C0642040019)의 지원에 의하여 이루어진 것이다.This study was made with the support of the Ministry of Health and Welfare, a technology development project for commercialization of micro medical robots (development of a diagnostic module for micro medical robots, task identification number: 1465029326, detailed task number: HI19C0642040019).

도 1은 종래의 나노와이어 기반 압력센서를 설명하기 위한 개념도로서, 해당 압력센서는 멤스(Micro-Electro-Mechanical System, MEMS)공정을 기반으로 한 저항형(resistive type) 감지 방식의 압력 센서에 해당한다. 이러한, 도 1의 압력 센서는 우수한 압저항 특성을 가진 실리콘 나노와이어를 감지 구조체로 포함한다. 구체적으로, 실리콘 질화막 등의 물질로 형성된 다이어프램(diaphragm) 구조체 안에 나노와이어가 있으며 다이어프램 구조체 하부에 공동(cavity)이 형성되어 있는 구조이다. 상기 다이어프램은 입력 압력에 대한 감지를 목적으로 특정한 두께와 면적을 가지며 부유되어 있다. 이때 외부 압력의 변화 대비 공동 안의 압력을 일정하게 유지해야 하며 이를 구현하기 위해서 다이어프램은 닫힌 구조로 설계된다. 상기의 멤스 기반 압력 센서는 인가된 외부 압력에 의해 다이어프램이 변형됨과 동시에 나노와이어에 응력이 발생하여 저항이 변하는 수준을 감지하는 방식이다. 이때의 저항 변화량을 양자화함으로써 입력된 압력 수준을 구별할 수 있다.1 is a conceptual diagram for explaining a conventional nanowire-based pressure sensor, and the pressure sensor corresponds to a pressure sensor of a resistive type sensing method based on a MEMS (Micro-Electro-Mechanical System, MEMS) process. do. The pressure sensor of FIG. 1 includes silicon nanowires having excellent piezoresistive properties as a sensing structure. Specifically, it is a structure in which nanowires are in a diaphragm structure formed of a material such as a silicon nitride film, and a cavity is formed under the diaphragm structure. The diaphragm is suspended with a specific thickness and area for the purpose of sensing input pressure. At this time, the pressure inside the cavity must be kept constant against changes in external pressure, and in order to realize this, the diaphragm is designed in a closed structure. In the MEMS-based pressure sensor, a diaphragm is deformed by an applied external pressure and a stress is generated in the nanowires to detect a level at which resistance changes. The input pressure level can be distinguished by quantizing the amount of resistance change at this time.

도 1과 같은 실리콘 나노와이어 기반의 압력 센서를 제조하기 위해서는 나노와이어를 포함하도록 실리콘 질화막이 형성되어 다이어프램이 구성되어야 한다. 종래 이러한 실리콘 질화막을 형성하여 다이어프램을 구성하는 공정은 화학 기상 증착 등을 통해 수행된다. 다만, 이러한 종래 공정은 실리콘 질화막을 형성하는 과정에서, 나노와이어 주변과 기 형성된 공동의 가장자리 등에 실리콘 질화막의 빈 공간(이하, 보이드 또는 void)이 필연적으로 발생하게 되며, 보이드에 의한 다이어프램의 성능 저하가 발생하게 된다.In order to manufacture a pressure sensor based on a silicon nanowire as shown in FIG. 1, a silicon nitride film must be formed to include the nanowires to form a diaphragm. Conventionally, a process of forming a diaphragm by forming a silicon nitride film is performed through chemical vapor deposition or the like. However, in this conventional process, in the process of forming the silicon nitride film, void spaces (hereinafter, voids or voids) of the silicon nitride film inevitably occur at the periphery of the nanowire and the edge of the previously formed cavity, and the diaphragm performance is degraded by the void. Occurs.

또한, 상기 공동에서의 일정한 압력 수준을 유지하기 위해서는 다이어프램을 닫힌 구조로 구현할 뿐만 아니라 종래의 제조방법에서는 추가적인 웨이퍼 본딩 공정을 통해 공동 하부 영역도 닫힌 구조로 제작해야 하므로 공정의 순서, 과정이 복잡해지는 문제점이 있었다. In addition, in order to maintain a constant pressure level in the cavity, not only the diaphragm is implemented in a closed structure, but in the conventional manufacturing method, the lower region of the cavity must be manufactured in a closed structure through an additional wafer bonding process. There was a problem.

본 발명은 상기에 언급한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로, 보이드가 발생하지 않는 다이어프램을 구현할 수 있으며 공정 순서의 복잡성을 해소할 수 있는 실리콘 나노와이어의 압저항 효과를 기반한 초소형 및 고민감도 압력센서의 제조 방법을 제공한다.The present invention is to solve the problems of the prior art as mentioned above, it is possible to implement a diaphragm in which voids do not occur, and to solve the complexity of the process sequence, based on the piezoresistive effect of silicon nanowires It provides a method of manufacturing a sensitive pressure sensor.

본 발명의 일 실시예에 따른 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법은 부유된 실리콘 나노와이어 및 센서 구조물을 포함하는 제1 기판을 준비하는 단계; 일면에 실리콘 절연막이 형성된 제2 기판을 준비하는 단계; 상기 제2 기판의 실리콘 절연막이 상기 제1 기판에 부유된 실리콘 나노와이어 및 센서 구조물과 결합되도록 상기 제1 기판과 상기 제2 기판을 결합하는 단계; 및 상기 제2 기판의 타면에 제1 함몰 영역을 형성하는 단계를 포함한다.A method of manufacturing a nanowire-based piezoresistive pressure sensor according to an embodiment of the present invention includes: preparing a first substrate including a suspended silicon nanowire and a sensor structure; Preparing a second substrate having a silicon insulating film formed on one surface thereof; Bonding the first substrate and the second substrate so that the silicon insulating layer of the second substrate is coupled to the silicon nanowires and the sensor structure floating on the first substrate; And forming a first recessed region on the other surface of the second substrate.

본 발명의 일 실시예에 따른 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법은 나노와이어 상에 바로 실리콘 질화막을 증착하는 종래의 제조 방법과 달리, 제2 기판의 일면에 증착된 박막이 다이어프램으로 활용될 수 있는 제조 방법을 적용하였다. 따라서, 종래 다이어프램 증착시 필연적으로 발생하는 나노와이어 주변의 보이드 현상이 본 발명에서는 구현되지 않아 목적하는 다이어프램의 성능 구현이 더욱 용이해진다. In the method of manufacturing a nanowire-based piezoresistive pressure sensor according to an embodiment of the present invention, unlike a conventional manufacturing method in which a silicon nitride film is deposited directly on the nanowire, a thin film deposited on one surface of the second substrate is used as a diaphragm. A manufacturing method that can be utilized was applied. Accordingly, since the conventional void phenomenon around the nanowires, which inevitably occurs during diaphragm deposition, is not implemented in the present invention, it becomes easier to implement the desired diaphragm performance.

또한 본 발명의 일 실시예에 따른 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법은 1번의 웨이퍼 본딩만으로 제1 기판에 기 형성된 제2 함몰 영역의 상부가 닫힌 구조로 구현되기 때문에 제2 함몰 영역을 공동으로 활용할 수 있게 된다. 즉, 압저항 방식의 압력 센서의 동작에 필요한 닫힌 구조를 추가적인 공정을 수행하지 않더라도 용이하게 구현할 수 있게 된다.In addition, in the manufacturing method of the nanowire-based piezoresistive pressure sensor according to an embodiment of the present invention, since the upper portion of the second depression previously formed in the first substrate is implemented in a closed structure with only one wafer bonding Can be used jointly. That is, the closed structure required for the operation of the piezoresistive pressure sensor can be easily implemented without performing an additional process.

도 1은 종래의 나노와이어 기반 압력센서를 설명하기 위한 개념도이다.
도 2는 본 발명의 일 실시예에 따른 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법의 순서도이다.
도 3a 내지 도 3c는 제1 기판 상에 실리콘 산화막 증착 공정이 수행된 결과를 도시한다.
도 4a 내지 도 4c는 제1 기판에 감광제가 패터닝된 상태를 도시한다.
도 5a 내지 도 5c는 이산화 규소 건식 식각 공정을 통해 산화막을 패터닝하고, 감광제를 제거한 상태를 도시한다.
도 6a 내지 도 6c는 실리콘 건식 식각 공정을 통해 실리콘 산화막 패턴에 따라 나노 와이어와 센서 구조물 및 이에 대응되는 제2 함몰 영역을 형성한 결과를 도시한다.
도 7a 및 도 7b는 열산화 공정을 통해 산화막을 형성한 결과를 도시한다.
도 8a 및 도 8b는 이산화 규소 건식 식각 공정을 통해 제2 함몰 영역의 수직면에 위치한 산화막을 식각하여 제거한 결과를 나타낸 도면이다.
도 9a 및 9b는 실리콘 건식 식각 공정을 통해 제2 함몰 영역이 추가적으로 식각된 결과를 도시한다.
도 10a 및 도 10b는 습식 식각 공정을 통해 실리콘 나노와이어 및 센서 구조물을 부유시킨 상태를 도시한다.
도 11은 일면에 실리콘 절연막을 형성된 제2 기판을 도시한다.
도 12a 및 도 12b는 제1 기판의 일면과 제2 기판의 일면이 결합된 상태를 도시한다.
도 13a 및 도 13b는 제2 기판의 타면에 노광 공정을 통해 감광제가 패터닝된 결과를 도시한다.
도 14a 및 도 14b는 제2 기판의 타면에 제1 함몰 영역을 형성하여 다이어프램을 형상한 상태를 도시한다.
1 is a conceptual diagram illustrating a conventional nanowire-based pressure sensor.
2 is a flow chart of a method of manufacturing a nanowire-based piezoresistive pressure sensor according to an embodiment of the present invention.
3A to 3C show results of performing a silicon oxide film deposition process on the first substrate.
4A to 4C illustrate a state in which a photoresist is patterned on the first substrate.
5A to 5C illustrate a state in which an oxide layer is patterned through a silicon dioxide dry etching process and a photoresist is removed.
6A to 6C illustrate a result of forming a nanowire, a sensor structure, and a corresponding second depression region according to a silicon oxide layer pattern through a silicon dry etching process.
7A and 7B show results of forming an oxide film through a thermal oxidation process.
8A and 8B are views showing a result of etching and removing an oxide film located on a vertical surface of a second recessed region through a silicon dioxide dry etching process.
9A and 9B show results of additionally etching the second recessed area through a silicon dry etching process.
10A and 10B illustrate a state in which silicon nanowires and sensor structures are suspended through a wet etching process.
11 shows a second substrate having a silicon insulating layer formed on one surface thereof.
12A and 12B illustrate a state in which one surface of a first substrate and one surface of a second substrate are combined.
13A and 13B illustrate a result of patterning a photoresist on the other surface of the second substrate through an exposure process.
14A and 14B illustrate a state in which a diaphragm is formed by forming a first recessed region on the other surface of the second substrate.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면들을 참조한다. 상세한 설명의 실시예들은 당업자가 본 발명을 실시하기 위한 상세 설명을 개시하는 목적으로 제공된다. For a detailed description of the present invention to be described later, reference is made to the accompanying drawings, which illustrate specific embodiments in which the present invention may be practiced. Detailed description embodiments are provided for the purpose of disclosing a detailed description for a person skilled in the art to practice the present invention.

본 발명의 각 실시 예들은 서로 상이한 경우를 설명할 수 있으나, 그것이 각 실시 예들이 상호 배타적임을 의미하는 것은 아니다. 예를 들어, 상세한 설명의 일 실시 예와 관련하여 설명된 특정 형상, 구조 및 특성은 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시 예에서도 동일하게 구현될 수 있다. 또한, 여기서 개시되는 실시 예들의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 첨부된 도면들에서 각 구성 요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제 적용되는 크기와 같거나 유사할 필요는 없다.Each of the embodiments of the present invention may describe a case that is different from each other, but this does not mean that the respective embodiments are mutually exclusive. For example, specific shapes, structures, and characteristics described in connection with one embodiment of the detailed description may be similarly implemented in other embodiments without departing from the spirit and scope of the present invention. In addition, it should be understood that the positions or arrangements of individual components of the embodiments disclosed herein may be variously changed without departing from the spirit and scope of the present invention. In the accompanying drawings, the size of each component may be exaggerated for description, and it is not necessary to be the same or similar to the size actually applied.

도 2는 본 발명의 일 실시예에 따른 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법의 순서도이다. 2 is a flow chart of a method of manufacturing a nanowire-based piezoresistive pressure sensor according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법은 부유된 실리콘 나노와이어 및 센서 구조물을 포함하는 제1 기판을 준비하는 단계(S100); 일면에 실리콘 절연막이 형성된 제2 기판을 준비하는 단계(S110); 상기 제2 기판의 실리콘 절연막이 상기 제1 기판에 부유된 실리콘 나노와이어 및 센서 구조물과 결합하도록 상기 제1 기판과 상기 제2 기판을 결합하는 단계(S120); 및 상기 제2 기판의 타면에 제1 함몰 영역을 형성하는 단계(S130)를 포함한다. 여기서, 제1 기판을 준비하는 단계(S100) 및 제2 기판을 준비하는 단계(S110)는 용이한 설명을 위해 순차적으로 기재하였으나, 상기 단계(S100, S110) 사이에 시간적 선후 관계가 있는 것은 아니다. 제1 기판을 준비하는 단계(S100)와 제2 기판을 준비하는 단계(S110)는 동시에 수행될 수도 있다. 이하에서, 도 3a 내지 도 12c를 참조하여, 각 단계에 포함된 세부 단계에 대하여 상세히 살펴본다.Referring to FIG. 2, a method of manufacturing a nanowire-based piezoresistive pressure sensor according to an embodiment of the present invention includes preparing a first substrate including a suspended silicon nanowire and a sensor structure (S100); Preparing a second substrate on which a silicon insulating film is formed on one surface (S110); Combining the first substrate and the second substrate so that the silicon insulating layer of the second substrate is coupled to the silicon nanowires and the sensor structure floating on the first substrate (S120); And forming a first recessed region on the other surface of the second substrate (S130). Here, the step of preparing the first substrate (S100) and the step of preparing the second substrate (S110) are sequentially described for ease of explanation, but there is no temporal relationship between the steps (S100, S110). . The step of preparing the first substrate (S100) and the step of preparing the second substrate (S110) may be performed simultaneously. Hereinafter, detailed steps included in each step will be described in detail with reference to FIGS. 3A to 12C.

제1 기판을 준비하는 단계(S100)는 상기 제1 기판의 일면 상에 형성된 실리콘 산화막에 상기 실리콘 나노와이어 패턴 및 상기 센서 구조체 패턴을 형상화하는 단계; 상기 제1 기판에서 상기 실리콘 산화막과 오버랩되지 않은 영역을 실리콘 건식 식각 공정을 통해 식각하여 제2 함몰 영역을 형성하고 상기 실리콘 나노와이어 및 상기 센서 구조체의 두께를 결정하는 단계; 상기 제1 기판에 열산화 공정(Thermal Oxidation)을 수행하여 상기 실리콘 나노와이어 및 상기 센서 구조체의 폭을 결정하는 단계; 상기 열산화 공정에 의해 상기 제2 함몰 영역의 바닥면에 형성된 산화막을 제거하는 단계; 실리콘 건식 식각 공정을 더 수행하여, 상기 제2 함몰 영역의 수직 영역을 확장하는 단계; 및 습식 식각 공정을 통해 상기 실리콘 나노와이어 및 센서 구조물을 부유시키는 단계를 포함한다. 이하, 제1 기판을 준비하는 단계(S100)에 대해 도 3a 내지 도 10b를 참조하여, 순서대로 설명하도록 한다.Preparing the first substrate (S100) may include shaping the silicon nanowire pattern and the sensor structure pattern on a silicon oxide film formed on one surface of the first substrate; Etching a region of the first substrate that does not overlap with the silicon oxide layer through a silicon dry etching process to form a second recessed region and determining the thickness of the silicon nanowire and the sensor structure; Determining widths of the silicon nanowires and the sensor structure by performing a thermal oxidation process on the first substrate; Removing the oxide film formed on the bottom surface of the second recessed region by the thermal oxidation process; Further performing a silicon dry etching process to expand a vertical region of the second recessed region; And floating the silicon nanowires and the sensor structure through a wet etching process. Hereinafter, the step of preparing the first substrate (S100) will be described in order with reference to FIGS. 3A to 10B.

도 3a 내지 도 3c는 제1 기판 상에 실리콘 산화막 증착 공정이 수행된 결과를 도시한다. 도 3a는 제1 기판의 전체적인 구조를 도시한 사시도, 도 3b는 제1 기판의 평면도, 도 3c는 A-A', B-B', C-C'에 따라 제1 기판을 절단한 단면을 각각 도시하는 단면도이다. 3A to 3C show results of performing a silicon oxide film deposition process on the first substrate. 3A is a perspective view showing the overall structure of the first substrate, FIG. 3B is a plan view of the first substrate, and FIG. 3C is a cross-sectional view of the first substrate taken along lines A-A', B-B', and C-C'. It is a cross-sectional view respectively shown.

도 3a 내지 도 3c에 도시된 바와 같이, 제1 기판(100)은 일면 상에 실리콘 산화막(102)이 형성될 수 있다. 제1 기판(100)은 SOI(Silicon on Insulator) 기판일 수 있다. 제1 기판(100)은 실리콘(101), 실리콘 산화막(102), 실리콘(101)이 순차적으로 적층된 구조일 수 있다. 상부에 위치한 실리콘(101) 상에 실리콘 산화막(102)이 더 형성될 수 있다. 실리콘 산화막(102)은 CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition), ALD(Atomic Layer Deposition), 열산화(Thermal Oxidation) 등 다양한 방법으로 형성될 수 있다.3A to 3C, a silicon oxide film 102 may be formed on one surface of the first substrate 100. The first substrate 100 may be a silicon on insulator (SOI) substrate. The first substrate 100 may have a structure in which silicon 101, a silicon oxide film 102, and silicon 101 are sequentially stacked. A silicon oxide film 102 may be further formed on the upper silicon 101. The silicon oxide layer 102 may be formed by various methods, such as chemical vapor deposition (CVD), physical vapor deposition (PVD), atomic layer deposition (ALD), and thermal oxidation.

도 4a 내지 도 4c는 제1 기판(100)에 감광제(103)가 패터닝된 상태를 도시한다. 도 5a 내지 도 5c는 이산화 규소 건식 식각 공정을 통해 산화막을 패터닝하고, 감광제를 제거한 상태를 도시한다. 4A to 4C illustrate a state in which the photoresist 103 is patterned on the first substrate 100. 5A to 5C illustrate a state in which an oxide layer is patterned through a silicon dioxide dry etching process and a photoresist is removed.

상기 제1 기판의 일면 상에 형성된 실리콘 산화막에 상기 실리콘 나노와이어 패턴 및 상기 센서 구조체 패턴을 형상화하는 단계는, 노광(Photolithography) 공정을 통해 상기 실리콘 산화막 상에 감광제(103)를 패터닝하고, 상기 패터닝된 감광제에 따라 이산화 규소 건식 식각 공정을 통해 상기 실리콘 나노와이어 패턴 및 상기 센서 구조체 패턴을 형상화하는 것을 포함할 수 있다.The step of shaping the silicon nanowire pattern and the sensor structure pattern on a silicon oxide layer formed on one surface of the first substrate may include patterning a photoresist 103 on the silicon oxide layer through a photolithography process, and the patterning. It may include shaping the silicon nanowire pattern and the sensor structure pattern through a silicon dioxide dry etching process according to the photosensitive agent.

실리콘 산화막(102) 상에 감광제(103)를 패터닝하는 것은 노광 공정(Photolithography)을 통해 수행될 수 있으며, 이러한 감광제 패턴(103)은 나노와이어 패턴(103A)과 센서 구조물 패턴(103B)을 구분하도록 생성될 수 있다. 나노와이어 패턴(103A)은 실리콘 나노와이어 형성을 위한 패턴으로 센서 구조물 패턴(103B)보다 미세한 폭으로 패터닝될 수 있다. 도 4a 내지 도 4c를 참조하면, 나노와이어 패턴(103A)의 폭이 센서 구조물 패턴(103B)보다 얇은 폭을 가지도록 패터닝된 상태임을 확인할 수 있다. 여기서, 센서 구조물은 나노와이어에 응력이 발생하여 저항이 변하는 수준을 감지하는데 필요한 전극 및 기타 구성을 포함할 수 있다. Patterning the photoresist 103 on the silicon oxide layer 102 may be performed through a photolithography, and the photoresist pattern 103 is used to distinguish the nanowire pattern 103A from the sensor structure pattern 103B. Can be created. The nanowire pattern 103A is a pattern for forming a silicon nanowire, and may be patterned to have a smaller width than the sensor structure pattern 103B. Referring to FIGS. 4A to 4C, it can be seen that the nanowire pattern 103A is patterned to have a smaller width than the sensor structure pattern 103B. Here, the sensor structure may include an electrode and other components necessary to detect a level at which resistance is changed due to the occurrence of stress in the nanowire.

실리콘 산화막(102) 상에 형성된 패턴(103)에 대응되도록 실리콘 산화막(102)은 이산화 규소 건식 식각 공정을 통해 패터닝될 수 있다. 도 5a 내지 도 5c를 참조하면, 나노와이어 패턴(102A)과 센서 구조물 패턴(102B)이 실리콘 산화막(102)을 선택적으로 식각하는 상기 공정을 통해 생성된 것을 확인할 수 있다. 위 패턴은 다음단계에서 제1 기판(100)에 실리콘 나노와이어와 센서 구조물이 구현되도록 활용될 수 있다.The silicon oxide layer 102 may be patterned through a silicon dioxide dry etching process so as to correspond to the pattern 103 formed on the silicon oxide layer 102. 5A to 5C, it can be seen that the nanowire pattern 102A and the sensor structure pattern 102B are generated through the above process of selectively etching the silicon oxide layer 102. The above pattern may be used to implement a silicon nanowire and a sensor structure on the first substrate 100 in the next step.

도 6a 내지 도 6c는 실리콘 건식 식각 공정을 통해 실리콘 나노와이어와 센서 구조물 및 제2 함몰 영역(104)을 형성한 결과를 도시한다. 도 6a 내지 도 6c를 참조하면, 상부에 실리콘 산화막(102)이 배치되지 않은 실리콘(101)에 대한 식각 공정이 실리콘 건식 식각 공정을 통해 수행될 수 있다. 상부에 실리콘 산화막(102)이 배치되지 않아 실리콘 건식 식각 공정을 통해 식각되는 영역은 제2 함몰 영역(104)으로 정의될 수 있다. 여기서, 나노와이어 패턴(102A)과 센서 구조물 패턴(102B)은 일종의 마스크로써 하부에 배치된 실리콘(101)의 식각을 방지할 수 있다. 도 6c에 도시된 바와 같이, 실리콘 산화막(102)에 포함된 나노와이어 패턴(102A)과 센서 구조물 패턴(102B)에 각각 대응되어 실리콘 나노와이어(101A)와 센서 구조물(101B)이 형성될 수 있다. 식각된 실리콘(101)의 높이(H)는 실리콘 나노와이어(101A)의 두께로 정의될 수 있다. 실리콘 건식 식각 공정 조건을 조절하여 목적하는 실리콘 나노와이어의 두께를 구현할 수 있다. 6A to 6C illustrate results of forming a silicon nanowire, a sensor structure, and a second recessed region 104 through a silicon dry etching process. 6A to 6C, an etching process for silicon 101 in which the silicon oxide layer 102 is not disposed may be performed through a silicon dry etching process. Since the silicon oxide layer 102 is not disposed thereon, an area etched through a silicon dry etching process may be defined as the second recessed area 104. Here, the nanowire pattern 102A and the sensor structure pattern 102B are a kind of mask, and may prevent etching of the silicon 101 disposed below. As shown in FIG. 6C, a silicon nanowire 101A and a sensor structure 101B may be formed in correspondence with the nanowire pattern 102A and the sensor structure pattern 102B included in the silicon oxide layer 102, respectively. . The height H of the etched silicon 101 may be defined as the thickness of the silicon nanowire 101A. By controlling the silicon dry etching process conditions, the desired thickness of the silicon nanowire can be realized.

도 7a 및 도 7b는 열산화 공정을 통해 산화막을 형성한 결과를 도시한다. 열산화 공정을 통해 제1 기판(101)의 실리콘(101)은 산화되어 산화막(102')이 형성될 수 있다.7A and 7B show results of forming an oxide film through a thermal oxidation process. The silicon 101 of the first substrate 101 may be oxidized through a thermal oxidation process to form an oxide film 102 ′.

도 7a 및 도 7b를 참조하면, 실리콘(101)의 표면에서부터 내부로 열산화됨에 따라 산화막(102')은 형성될 수 있다. 따라서, 제2 함몰 영역(104) 내에 위치한 실리콘(101)의 일면으로부터 내부로 산화막(102’)이 형성된다. 즉, 실리콘(101)의 상부뿐만 아니라, 실리콘 나노와이어(101A), 센서 구조물(101B)에도 산화막(102’)이 형성될 수 있다. 산화막(102’)의 형성에 따라 실리콘 나노와이어(101A)의 폭은 감소될 수 있다. 즉, 목적하는 실리콘 나노와이어(101A)의 폭(W)이 되도록 산화막 형성 공정의 시간을 조절할 수 있다. 산화막(102’)의 형성에 따라 실리콘 나노와이어(101A)의 폭(W)이 결정될 수 있다. 즉, 상술한 실리콘 건식 식각 공정 조건과 상기 산화막 공정을 개별적으로 수행함에 따라, 목적하는 실리콘 나노와이어 두께와 폭을 결정될 수 있다. 또한, 이러한 공정을 통해 실리콘 나노와이어(101A) 및 센서 구조물(101B)은 상부가 산화막(102), 측면은 열산화 공정을 통해 생성되는 산화막(102’)으로 둘러싸이게 된다.7A and 7B, the oxide film 102 ′ may be formed as the silicon 101 is thermally oxidized from the surface to the inside. Accordingly, an oxide film 102' is formed from one surface of the silicon 101 located in the second recessed region 104 to the inside. That is, the oxide film 102 ′ may be formed not only on the silicon 101 but also on the silicon nanowire 101A and the sensor structure 101B. As the oxide layer 102' is formed, the width of the silicon nanowire 101A may be reduced. That is, the time of the oxide film forming process can be adjusted so that the desired width W of the silicon nanowire 101A is reached. The width W of the silicon nanowire 101A may be determined according to the formation of the oxide layer 102'. That is, by individually performing the above-described silicon dry etching process conditions and the oxide layer process, the desired thickness and width of the silicon nanowires may be determined. In addition, through such a process, the silicon nanowire 101A and the sensor structure 101B are surrounded by an oxide layer 102 on the upper side and an oxide layer 102 ′ generated through a thermal oxidation process.

도 8a 및 도 8b는 이산화 규소 건식 식각 공정을 통해 제2 함몰 영역의 수직면에 위치한 산화막을 식각하여 제거한 결과를 나타낸 도면이고, 도 9a 및 9b는 실리콘 건식 식각 공정을 통해 제2 함몰 영역이 추가적으로 식각된 결과를 도시한다. 8A and 8B are views showing the result of etching and removing the oxide film located on the vertical surface of the second recessed area through a silicon dioxide dry etching process, and FIGS. 9A and 9B are additional etching of the second recessed area through a silicon dry etching process. Shows the result.

도 8a 및 도 8b를 참조하면, 이산화 규소 건식 식각 공정을 통해 제2 함몰 영역(104)에 대응하는 산화막(102’)이 식각된 것을 확인할 수 있다. 즉, 이산화 규소 건식 식각 공정을 통해 제2 함몰 영역(104)의 바닥면에 형성된 산화막(102’)이 제거될 수 있다. Referring to FIGS. 8A and 8B, it can be seen that the oxide layer 102' corresponding to the second recessed region 104 is etched through a silicon dioxide dry etching process. That is, the oxide layer 102 ′ formed on the bottom surface of the second recessed region 104 may be removed through a silicon dioxide dry etching process.

또한, 도 9a 및 도 9b를 참조하면, 제2 함몰 영역(104)에 대응하는 실리콘(101)이 실리콘 건식 식각 공정을 통해 식각될 수 있다. 실리콘 나노와이어(101A) 및 센서 구조물(101B) 상에 위치한 산화막(102)은 마스크로써 기능을 하며, 산화막(102)에 수직 방향으로 오버랩되지 않은 실리콘(101)은 나머지 부분이 수직 식각될 수 있다. 즉, 실리콘 건식 식각 공정을 더 수행하여 제2 함몰 영역(104)의 수직 영역을 확장할 수 있다. 여기서, 제1 기판(101)은 SOI 기판이므로, 실리콘 건식 식각 공정 이후, 하부에 매장된 산화막(buried oxide, 102)이 외부로 노출될 수 있다. 실리콘 건식 식각 공정을 통해 더 식각되는 깊이가 압력 센서의 동작에 필요한 공동의 높이를 결정하게 된다.In addition, referring to FIGS. 9A and 9B, silicon 101 corresponding to the second recessed region 104 may be etched through a silicon dry etching process. The oxide layer 102 positioned on the silicon nanowire 101A and the sensor structure 101B functions as a mask, and the remaining portion of the silicon 101 that does not overlap in a vertical direction on the oxide layer 102 may be vertically etched. . That is, the vertical region of the second recessed region 104 may be expanded by further performing a silicon dry etching process. Here, since the first substrate 101 is an SOI substrate, after the silicon dry etching process, the buried oxide 102 may be exposed to the outside. The depth that is further etched through the silicon dry etching process determines the height of the cavity required for the operation of the pressure sensor.

이러한, 이산화 규소 건식 식각 공정 및 추가적인 실리콘 건식 식각 공정을 통해 부유시키고자 하는 실리콘 나노와이어(101A) 및 센서 구조물(101B)의 하단 실리콘 구조가 형성될 수 있다. 여기서, 하단 실리콘 구조는 후술하는 습식 식각 공정에서 제거되는 구조에 해당한다. Through the silicon dioxide dry etching process and an additional silicon dry etching process, a silicon nanowire 101A to be suspended and a lower silicon structure of the sensor structure 101B may be formed. Here, the lower silicon structure corresponds to a structure removed in a wet etching process described later.

도 10a 및 도 10b는 습식 식각 공정을 통해 실리콘 나노와이어 및 센서 구조물을 부유시킨 상태를 도시한다. 10A and 10B illustrate a state in which a silicon nanowire and a sensor structure are suspended through a wet etching process.

도 10a 및 도 10b를 참조하면, 습식 식각 공정을 통해 실리콘 나노와이어(101A) 및 센서 구조물(101B)는 부유될 수 있다. 즉, 이산화 규소 건식 식각 공정 및 추가적인 실리콘 건식 식각 공정을 통해 생성된 하부 구조가 제거될 수 있다. 실리콘 건식 식각 공정을 통해 노출된 하단 실리콘 구조는 습식 식각 공정을 통해 제거될 수 있다. 여기서, 하단 실리콘 구조는 측벽에 산화막(102, 103)이 존재하지 않고 노출된 상태로, 습식 식각 공정에 의해 제거될 수 있다. 이러한 습식 식각 공정에 비등방성 식각 특성을 가지는 알칼리계 수용액으로서 수산화칼륨(KOH), 테트라메틸암모늄하이드록사이드(Tetra-methyl-ammonium-hydroxide; TMAH) 또는 에틸렌다이민피로카테콜(ethylene diamine pyrocatechol, EDP)이 활용될 수 있다. 이를 통해 실리콘 나노와이어(101A) 및 센서 구조물(101B)의 하단 실리콘 영역이 식각되며, 실리콘 나노 와이어(101A) 및 센서 구조물(101B)은 부유될 수 있다.10A and 10B, the silicon nanowire 101A and the sensor structure 101B may be floated through a wet etching process. That is, a lower structure generated through a silicon dioxide dry etching process and an additional silicon dry etching process may be removed. The lower silicon structure exposed through the silicon dry etching process may be removed through a wet etching process. Here, in the lower silicon structure, the oxide layers 102 and 103 are not present on the sidewalls and are exposed, and may be removed by a wet etching process. As an alkaline aqueous solution having anisotropic etching properties in such a wet etching process, potassium hydroxide (KOH), tetramethyl-ammonium-hydroxide (TMAH), or ethylene diamine pyrocatechol, EDP) can be utilized. Through this, the silicon nanowire 101A and the lower silicon region of the sensor structure 101B are etched, and the silicon nanowire 101A and the sensor structure 101B may be suspended.

이러한 과정을 통해, 부유된 실리콘 나노와이어 및 센서 구조물을 포함하는 제1 기판이 준비될 수 있다. Through this process, a first substrate including the suspended silicon nanowires and the sensor structure may be prepared.

도 11에 도시된 바와 같이, 제2 기판(200)은 일면에는 실리콘 절연막(201)이 형성될 수 있다(S110).As shown in FIG. 11, a silicon insulating layer 201 may be formed on one surface of the second substrate 200 (S110 ).

도 11은 일면에 실리콘 절연막이 형성된 제2 기판을 도시한다. 도 11을 참조하면, 제2 기판(200)은 실리콘 기판일 수 있으며, 일면에 형성되는 실리콘 절연막(201)은 실리콘 산화막 또는 실리콘 질화막일 수 있다. 이러한, 실리콘 절연막(201)은 얇은 두께로 형성될 수 있다. 실리콘 절연막(201)은 실리콘 나노와이어(101)와 결합되어 다이어프램 구조물로 활용되게 된다. 실리콘 절연막(201)은 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법을 통해 형성될 수 있으나, 이에 한정되는 것은 아니다.11 shows a second substrate having a silicon insulating layer formed on one surface thereof. Referring to FIG. 11, the second substrate 200 may be a silicon substrate, and the silicon insulating layer 201 formed on one surface may be a silicon oxide layer or a silicon nitride layer. The silicon insulating layer 201 may be formed to have a thin thickness. The silicon insulating layer 201 is combined with the silicon nanowire 101 to be used as a diaphragm structure. The silicon insulating layer 201 may be formed through a chemical vapor deposition (CVD) method, but is not limited thereto.

제1 기판(100)과 제2 기판(200)이 준비된 이후, 제1 기판(100)과 제2 기판(200)을 결합한다(S120).After the first substrate 100 and the second substrate 200 are prepared, the first substrate 100 and the second substrate 200 are combined (S120).

도 12a 및 도 12b는 제1 기판의 일면과 제2 기판의 일면이 결합된 상태를 도시한다. 도 12a 및 도 12b를 참조하면, 제2 기판(200)의 실리콘 절연막(201)이 제1 기판(100)에 부유된 실리콘 나노와이어(101A) 및 센서 구조물(101B)과 결합하도록 제1 기판(100)과 제2 기판(200)을 결합할 수 있다. 즉, 제1 기판(100)의 일면과 제2 기판(200)의 일면이 접하도록 제1 기판(100)과 제2 기판(200)은 결합될 수 있다. 제2 기판(200)의 실리콘 절연막(201)이 제1 기판(100)의 산화막(102)과 접촉하도록 제1 기판(100)과 제2 기판(200)은 결합될 수 있다. 제1 기판(100)의 산화막(102)은 실리콘 나노와이어(101A) 및 센서 구조물(101B)의 상부에 형성된 구조로, 상호 결합된 상태이며, 실리콘 절연막(201)과 산화막(102)이 접촉하여, 결합됨으로써 부유된 상태의 실리콘 나노와이어(101A) 또한 실리콘 절연막(201)에 결합되게 된다.12A and 12B illustrate a state in which one surface of a first substrate and one surface of a second substrate are combined. 12A and 12B, the first substrate (101A) and the sensor structure 101B floating on the first substrate 100 are combined with the silicon insulating layer 201 of the second substrate 200. 100) and the second substrate 200 may be combined. That is, the first substrate 100 and the second substrate 200 may be combined so that one surface of the first substrate 100 and one surface of the second substrate 200 contact each other. The first substrate 100 and the second substrate 200 may be combined so that the silicon insulating layer 201 of the second substrate 200 contacts the oxide layer 102 of the first substrate 100. The oxide film 102 of the first substrate 100 is a structure formed on the silicon nanowire 101A and the sensor structure 101B, and is in a mutually coupled state, and the silicon insulating film 201 and the oxide film 102 are in contact with each other. By bonding, the silicon nanowire 101A in a suspended state is also bonded to the silicon insulating film 201.

이러한 결합 단계는 웨이퍼 본딩 방법 중 열압착 본딩(thermal compression bonding)을 활용할 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 기판(100), 제2 기판(200)의 부착면의 물질 종류에 따라 혹은 본딩용 재료에 따라 퓨전 본딩(fusion bonding), 유테틱 본딩(eutectic bonding) 또는 아노딕 본딩(anodic bonding) 등과 같은 다양한 웨이퍼 본딩 방법을 통해 상기 단계(S110)는 수행될 수 있다. This bonding step may utilize thermal compression bonding among wafer bonding methods. However, the present invention is not limited thereto, and fusion bonding, eutectic bonding, or depending on the material type of the bonding surface of the first substrate 100 and the second substrate 200 or according to the bonding material. The step S110 may be performed through various wafer bonding methods such as anodic bonding.

또한, 이러한 제1 기판(100)과 제2 기판(200)의 결합됨에 따라, 제1 기판(100)은 상부는 제2 기판(200)에 의해 닫히게 되며, 닫힌 구조의 제1 기판(100)내에 기 형성된 제2 함몰 영역(104)은 공동(Cavity)으로 기능하게 되며, 일정한 압력 수준을 유지하게 한다.In addition, as the first substrate 100 and the second substrate 200 are combined, the first substrate 100 is closed by the second substrate 200 and the first substrate 100 has a closed structure. The second recessed region 104 previously formed therein functions as a cavity and maintains a constant pressure level.

다음으로, 제2 기판(200)의 타면에 제1 함몰 영역을 형상한다(S130).Next, a first recessed area is formed on the other surface of the second substrate 200 (S130).

본 단계(S120)는 제2 기판(200)의 타면에 감광제를 도포한 후 제2 기판(200)의 타면을 패터닝하는 단계 및 실리콘 건식 식각 공정을 통해 제1 기판의 공동에 대응되는 제1 함몰 영역을 형성하고 감광제를 제거하는 단계를 포함할 수 있다. 즉, 제1 함몰 영역은 공동과 형상 또는 크기(직경)이 대응되도록 제2 기판에 형성될 수 있다. In this step (S120), a photoresist is applied to the other surface of the second substrate 200, followed by patterning the other surface of the second substrate 200 and a first depression corresponding to the cavity of the first substrate through a silicon dry etching process. Forming a region and removing the photosensitizer. That is, the first depression region may be formed on the second substrate so that the shape or size (diameter) of the cavity corresponds.

도 13a 및 도 13b는 제2 기판의 타면에 노광 공정을 통해 감광제가 패터닝된 결과를 도시한다. 도 13a 및 도 13b에 도시된 원형 형태의 패턴(202)은 예시적인 것으로, 압력 센서에 포함된 다이어프램 구조 형태에 따라 다양한 형태를 가질 수 있다. 또한 본 단계에서 수행되는 노광 패턴 크기에 따라 다음 단계에서의 실리콘 건식 식각에 따른 함몰구조의 직경이 결정되고, 이를 통해 목적하는 다이어프램의 직경 크기를 구현할 수 있다.13A and 13B illustrate a result of patterning a photoresist on the other surface of the second substrate through an exposure process. The circular pattern 202 shown in FIGS. 13A and 13B is exemplary, and may have various shapes according to the shape of the diaphragm structure included in the pressure sensor. In addition, the diameter of the depression structure according to the silicon dry etching in the next step is determined according to the size of the exposure pattern performed in this step, and through this, the diameter size of the desired diaphragm can be implemented.

도 14a 및 도 14b는 제2 기판의 타면에 제1 함몰 영역을 형성하여 다이어프램을 형상한 상태를 도시한다. 노광 패턴에 따라 제2 기판(200)의 타면을 기준으로 내부 방향으로 제1 함몰 영역(203)이 형성될 수 있으며, 감광제(202)를 제거하게 된다. 상기 감광제 제거 단계까지 진행된 후, 제2 기판(200)의 타면에 감광제로 패터닝되어 구별되는 식각 영역에 대해 실리콘 건식 식각을 통해 제1 함몰 영역(203)을 구현함으로써 제2 기판(200)의 일면에 증착된 실리콘 절연막(201)이 부유된 다이어프램으로 동작할 수 있도록 한다. 제1 함몰 영역(203)은 실리콘 절연막(201)이 외부로 노출되도록 제2 기판(200)을 식각하여 형성될 수 있다. 부유된 실리콘 절연막(201)은 외부 압력에 따라 변형되는 얇은 판막인 다이어프램으로 기능할 수 있게 되며, 실리콘 절연막(201)에 결합된 나노와이어(101A)은 다이어프램의 변형에 따라 응력이 발생하여 저항이 변화할 수 있다. 나노와이어(101A)와 연결된 센서 구조물(101B)은 이러한 나노와이어(101A)의 저항 변화신호를 전극으로 전달한다. 즉, 나노와이어에 기반한 압력 센서가 제공될 수 있다. 14A and 14B illustrate a state in which a diaphragm is formed by forming a first recessed region on the other surface of the second substrate. The first depression region 203 may be formed in the inner direction with respect to the other surface of the second substrate 200 according to the exposure pattern, and the photoresist 202 is removed. After proceeding to the photosensitive agent removal step, one surface of the second substrate 200 is patterned with a photosensitive agent to implement a first depression region 203 through silicon dry etching for the distinguished etching region The silicon insulating film 201 deposited on the surface can operate as a floating diaphragm. The first depression area 203 may be formed by etching the second substrate 200 so that the silicon insulating layer 201 is exposed to the outside. The floating silicon insulating film 201 can function as a diaphragm, which is a thin plate that is deformed according to external pressure, and the nanowire 101A bonded to the silicon insulating film 201 generates stress according to the deformation of the diaphragm, resulting in resistance. Can change. The sensor structure 101B connected to the nanowire 101A transmits the resistance change signal of the nanowire 101A to the electrode. That is, a pressure sensor based on nanowires may be provided.

본 발명의 일 실시예에 따른 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법은 나노와이어 상에 바로 실리콘 질화막을 증착하는 종래의 제조 방법과 달리, 제2 기판의 일면에 증착된 박막이 다이어프램으로 활용될 수 있는 제조 방법을 적용하였다. 따라서, 종래 다이어프램 증착시 필연적으로 발생하는 나노와이어 주변의 보이드 현상이 본 발명에서는 구현되지 않아 목적하는 다이어프램의 성능 구현이 더욱 용이해진다. In the method of manufacturing a nanowire-based piezoresistive pressure sensor according to an embodiment of the present invention, unlike a conventional manufacturing method in which a silicon nitride film is deposited directly on the nanowire, a thin film deposited on one surface of the second substrate is used as a diaphragm. A manufacturing method that can be utilized was applied. Accordingly, since the conventional void phenomenon around the nanowires, which inevitably occurs during diaphragm deposition, is not implemented in the present invention, it becomes easier to implement the desired diaphragm performance.

또한 본 발명의 일 실시예에 따른 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법은 1번의 웨이퍼 본딩만으로 제1 기판에 기 형성된 제2 함몰 영역의 상부가 닫힌 구조로 구현되기 때문에 제2 함몰 영역을 공동으로 활용할 수 있게 된다. 즉, 압저항 방식의 압력 센서의 동작에 필요한 닫힌 구조를 추가적인 공정을 수행하지 않더라도 용이하게 구현할 수 있게 된다. In addition, in the manufacturing method of the nanowire-based piezoresistive pressure sensor according to an embodiment of the present invention, since the upper portion of the second depression previously formed in the first substrate is implemented in a closed structure with only one wafer bonding Can be used jointly. That is, the closed structure required for the operation of the piezoresistive pressure sensor can be easily implemented without performing an additional process.

이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나, 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.The present invention described above has been described with reference to the embodiments shown in the drawings, but these are only exemplary and those of ordinary skill in the art will appreciate that various modifications and variations of the embodiments are possible therefrom. . However, such modifications should be considered to be within the technical protection scope of the present invention. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

100: 제1 기판 101: 실리콘
102: 실리콘 산화막 102': 산화막
103: 감광제 104: 제2 함몰 영역
200: 제2 기판 201: 실리콘 절연막
202: 감광제 203: 제1 함몰 영역
100: first substrate 101: silicon
102: silicon oxide film 102': oxide film
103: photoresist 104: second depression region
200: second substrate 201: silicon insulating film
202: photosensitive agent 203: first recessed region

Claims (12)

부유된 실리콘 나노와이어 및 센서 구조물을 포함하는 제1 기판을 준비하는 단계;
일면에 실리콘 절연막이 형성된 제2 기판을 준비하는 단계;
상기 제2 기판의 실리콘 절연막이 상기 제1 기판에 부유된 실리콘 나노와이어 및 센서 구조물과 결합되도록 상기 제1 기판과 상기 제2 기판을 결합하는 단계; 및
상기 제2 기판의 타면에 제1 함몰 영역을 형성하는 단계를 포함하는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
Preparing a first substrate including the suspended silicon nanowires and the sensor structure;
Preparing a second substrate having a silicon insulating film formed on one surface thereof;
Bonding the first substrate and the second substrate so that the silicon insulating layer of the second substrate is coupled with the silicon nanowires and the sensor structure floating on the first substrate; And
A method of manufacturing a nanowire-based piezoresistive pressure sensor comprising forming a first recessed region on the other surface of the second substrate.
제1 항에 있어서,
상기 제1 기판을 준비하는 단계는,
상기 제1 기판의 일면 상에 형성된 실리콘 산화막에 상기 실리콘 나노와이어 패턴 및 상기 센서 구조물 패턴을 형상화하는 제a 단계;
상기 제1 기판에서 상기 실리콘 산화막과 오버랩되지 않은 영역을 실리콘 건식 식각 공정을 통해 식각하여 제2 함몰 영역을 형성하고 상기 실리콘 나노와이어 및 상기 센서 구조물의 두께를 결정하는 제b 단계;
상기 제1 기판에 열산화 공정을 수행하여 상기 실리콘 나노와이어 및 상기 센서 구조물의 폭을 결정하는 제c 단계;
상기 열산화 공정에 의해 상기 제2 함몰 영역의 바닥면에 형성된 산화막을 제거하는 제d 단계;
실리콘 건식 식각 공정을 더 수행하여, 상기 제2 함몰 영역의 수직 영역을 확장하는 제e 단계; 및
습식 식각 공정을 통해 상기 실리콘 나노와이어 및 센서 구조물을 부유시키는 제f 단계를 포함하는 것을 특징으로 하는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
The method of claim 1,
Preparing the first substrate,
A step of shaping the silicon nanowire pattern and the sensor structure pattern on a silicon oxide film formed on one surface of the first substrate;
A b step of etching a region of the first substrate that does not overlap with the silicon oxide layer through a silicon dry etching process to form a second recessed region and determining a thickness of the silicon nanowire and the sensor structure;
A step c of determining widths of the silicon nanowires and the sensor structure by performing a thermal oxidation process on the first substrate;
A d step of removing the oxide film formed on the bottom surface of the second recessed region by the thermal oxidation process;
An e step of further performing a silicon dry etching process to expand a vertical area of the second recessed area; And
A method of manufacturing a pressure sensor of a piezoresistive method based on a nanowire, comprising the step f of floating the silicon nanowire and the sensor structure through a wet etching process.
제2 항에 있어서,
상기 제a 단계는, 노광(Photolithography) 공정을 통해 상기 실리콘 산화막 상에 감광제를 패터닝하고, 상기 패터닝된 감광제에 따라 이산화 규소 건식 식각 공정을 통해 상기 실리콘 나노와이어 패턴 및 상기 센서 구조물 패턴을 형상화하는 것을 포함하는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
The method of claim 2,
The step a includes patterning a photoresist on the silicon oxide layer through a photolithography process, and shaping the silicon nanowire pattern and the sensor structure pattern through a silicon dioxide dry etching process according to the patterned photoresist. Nanowire-based piezoresistive pressure sensor manufacturing method comprising.
제2 항에 있어서,
상기 제b 단계 및 상기 제c 단계를 개별적으로 수행함에 따라, 목적하는 실리콘 나노와이어 두께와 폭을 결정하는 것을 특징으로 하는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
The method of claim 2,
The method of manufacturing a nanowire-based piezoresistive pressure sensor, characterized in that the thickness and width of a desired silicon nanowire are determined by individually performing the b and c step.
제2 항에 있어서,
상기 제d 단계 및 상기 제e 단계를 통해, 상기 제f 단계에서 부유시키고자 하는 상기 실리콘 나노와이어 및 센서 구조물의 하단 실리콘 구조가 형성되는 것을 특징으로 하는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
The method of claim 2,
Manufacturing of a nanowire-based piezoresistive pressure sensor, characterized in that the silicon nanowire to be suspended in the f-th step and the lower silicon structure of the sensor structure are formed through the d step and the e step Way.
제2 항에 있어서,
상기 제f 단계의 습식 식각 공정에는, 비등방성 식각 특성을 가지는 알칼리계 수용액으로서 수산화칼륨(KOH), 테트라메틸암모늄하이드록사이드(Tetra-methyl-ammonium-hydroxide; TMAH) 또는 에틸렌다이민피로카테콜(ethylene diamine pyrocatechol, EDP)이 활용되는 것을 특징으로 하는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
The method of claim 2,
In the wet etching process of step f, potassium hydroxide (KOH), tetramethyl-ammonium-hydroxide (TMAH), or ethylenedimine pyrocatechol as an alkaline aqueous solution having anisotropic etching properties. (ethylene diamine pyrocatechol, EDP) is a nanowire-based piezoresistive method of manufacturing a pressure sensor, characterized in that it is utilized.
제1 항에 있어서,
상기 실리콘 절연막은 실리콘 산화막 또는 실리콘 질화막인 것을 특징으로 하는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
The method of claim 1,
The method of manufacturing a nanowire-based piezoresistive pressure sensor, wherein the silicon insulating layer is a silicon oxide layer or a silicon nitride layer.
제7 항에 있어서,
상기 실리콘 절연막은 화학 기상 증착(Chemical Vapor Deposition; CVD)을 통해 상기 제2 기판 상에 형성되는 것을 특징으로 하는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
The method of claim 7,
The silicon insulating layer is formed on the second substrate through chemical vapor deposition (CVD). A method of manufacturing a pressure sensor based on a nanowire piezoresistive method.
제2 항에 있어서,
상기 제1 기판과 상기 제2 기판을 결합하는 단계는,
상기 제1 기판의 일면과 상기 제2 기판의 일면을 결합하는 것을 특징으로 하며,
상기 제1 기판과 상기 제2 기판의 결합으로, 상기 제2 함몰 영역을 공동으로 기능하게 하는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
The method of claim 2,
The step of combining the first substrate and the second substrate,
Characterized in that one surface of the first substrate and one surface of the second substrate are coupled,
A method of manufacturing a nanowire-based piezoresistive pressure sensor in which the second recessed region functions jointly by combining the first substrate and the second substrate.
제9 항에 있어서,
상기 제1 기판과 상기 제2 기판을 결합하는 단계는,
열압착 본딩(thermal compression bonding), 퓨전 본딩(fusion bonding), 유테틱 본딩(eutectic bonding) 또는 아노딕 본딩(anodic bonding)을 통해 결합되는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
The method of claim 9,
The step of combining the first substrate and the second substrate,
A method of manufacturing a nanowire-based piezoresistive pressure sensor bonded through thermal compression bonding, fusion bonding, eutectic bonding, or anodic bonding.
제9 항에 있어서,
상기 제1 함몰 영역은 상기 공동에 대응되도록 상기 제2 기판의 타면에 형성되는 것을 특징으로 하는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
The method of claim 9,
The method of manufacturing a nanowire-based piezoresistive pressure sensor, wherein the first depression region is formed on the other surface of the second substrate so as to correspond to the cavity.
제11 항에 있어서,
상기 제1 함몰 영역은 상기 제2 기판의 일면에 형성된 실리콘 절연막이 부유된 다이어프램으로 동작할 수 있도록 실리콘 건식 식각을 통해 형성되는 것을 특징으로 하는 나노와이어 기반 압저항 방식의 압력 센서의 제조 방법.
The method of claim 11,
The first recessed region is a method of manufacturing a nanowire-based piezoresistive pressure sensor, characterized in that the silicon insulating layer formed on one surface of the second substrate is formed by dry silicon etching so that the floating diaphragm can operate.
KR1020200058164A 2020-01-13 2020-05-15 Manufacturing method for Silicon nanowire-based piezoresistive pressure sensor KR102160678B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200004185 2020-01-13
KR20200004185 2020-01-13

Publications (1)

Publication Number Publication Date
KR102160678B1 true KR102160678B1 (en) 2020-09-29

Family

ID=72661181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200058164A KR102160678B1 (en) 2020-01-13 2020-05-15 Manufacturing method for Silicon nanowire-based piezoresistive pressure sensor

Country Status (1)

Country Link
KR (1) KR102160678B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240051462A (en) * 2022-10-13 2024-04-22 경희대학교 산학협력단 Soi wafer based silicon nanowire pressure sensor and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702531B1 (en) * 2006-03-20 2007-04-02 전자부품연구원 Nanowire device and fabricating method for the same
KR20160083676A (en) * 2015-01-02 2016-07-12 서울시립대학교 산학협력단 Manufacturing method for piezoresistive pressure sensor using wet and dry etching process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702531B1 (en) * 2006-03-20 2007-04-02 전자부품연구원 Nanowire device and fabricating method for the same
KR20160083676A (en) * 2015-01-02 2016-07-12 서울시립대학교 산학협력단 Manufacturing method for piezoresistive pressure sensor using wet and dry etching process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240051462A (en) * 2022-10-13 2024-04-22 경희대학교 산학협력단 Soi wafer based silicon nanowire pressure sensor and method of manufacturing the same
KR102680340B1 (en) 2022-10-13 2024-07-02 경희대학교 산학협력단 Soi wafer based silicon nanowire pressure sensor and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US8227286B2 (en) Single crystal silicon sensor with additional layer and method of producing the same
US9540226B2 (en) System and method for a MEMS transducer
JP5317231B2 (en) Micromachined microphones and multi-sensors and methods for producing them
KR100809674B1 (en) Method of manufacturing a membrane sensor
JP3682046B2 (en) Pressure sensor, pressure system, and pressure sensor manufacturing method
CA2338374C (en) Method of manufacturing a capacitive ultrasound transducer
US5181156A (en) Micromachined capacitor structure and method for making
EP3052901B1 (en) Inertial and pressure sensors on single chip
KR100421217B1 (en) Method for fabricating stiction-resistant micromachined structures
EP2460762B1 (en) MEMS device having reduced stiction and manufacturing method
US11573137B2 (en) Surface stress sensor, hollow structural element, and method for manufacturing same
US11292712B2 (en) Method of forming semiconductor device structure
JP5592087B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20150004792A (en) Capacitive pressure sensor and a method of fabricating the same
KR102311446B1 (en) Dual back-plate and diaphragm microphone
US20230126952A1 (en) Surface stress sensor, hollow structural element, and method for manufacturing same
KR102160678B1 (en) Manufacturing method for Silicon nanowire-based piezoresistive pressure sensor
JP2005504644A (en) Method for forming cavity structure in SOI substrate and cavity structure formed in SOI substrate
KR100817813B1 (en) A method for fabricating a micro structures with multi differential gap on silicon substrate
KR102168995B1 (en) Manufacturing method for silicon nanowire-based piezoresistive pressure sensor using micro holes
KR20200108441A (en) A process for designing and manufacturing a device comprising an array of micromachine elements, the device obtained at the end of this process
KR102067996B1 (en) Silicon nanowire-based piezoresistive microphone and method of manufacturing the same
JP4464042B2 (en) Mechanical microstructure and manufacturing method thereof
JP2008244752A (en) Electrostatic pressure transducer
US20180192218A1 (en) Process of fabricating lateral mode capacitive microphone

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant