KR102159341B1 - 비율―척도 셀프―커패시턴스―코드 변환기 - Google Patents

비율―척도 셀프―커패시턴스―코드 변환기 Download PDF

Info

Publication number
KR102159341B1
KR102159341B1 KR1020197032231A KR20197032231A KR102159341B1 KR 102159341 B1 KR102159341 B1 KR 102159341B1 KR 1020197032231 A KR1020197032231 A KR 1020197032231A KR 20197032231 A KR20197032231 A KR 20197032231A KR 102159341 B1 KR102159341 B1 KR 102159341B1
Authority
KR
South Korea
Prior art keywords
capacitor
capacitance
charge transfer
circuit
integrated
Prior art date
Application number
KR1020197032231A
Other languages
English (en)
Other versions
KR20190125545A (ko
Inventor
앤드리 마하리타
Original Assignee
사이프레스 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사이프레스 세미컨덕터 코포레이션 filed Critical 사이프레스 세미컨덕터 코포레이션
Publication of KR20190125545A publication Critical patent/KR20190125545A/ko
Application granted granted Critical
Publication of KR102159341B1 publication Critical patent/KR102159341B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/20—Dynamic coding, i.e. by key scanning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/96071—Capacitive touch switches characterised by the detection principle
    • H03K2217/960725—Charge-transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Measuring Fluid Pressure (AREA)
  • Electronic Switches (AREA)

Abstract

셀프 커패시턴스를 디지털 값으로 변환하기 위한 회로, 시스템 및 방법이 설명된다. 데드밴드 스위치 네트워크, 센서 커패시터 또는 변조 커패시터 및 통합 커패시터를 각각 포함하는 한 쌍의 전하 전송 회로들은, 전하 전송 회로들 중 하나의 센서 커패시터의 커패시턴스를 나타내는 비트스트림 출력을 생성하도록 구성된 비교기에 커플링될 수 있다.

Description

비율―척도 셀프―커패시턴스―코드 변환기{RATIO-METRIC SELF-CAPACITANCE-TO-CODE CONVERTOR}
[0001] 본 출원은, 2016년 4월 29일에 출원된 미국 예비 특허 출원 제62/329,937 호의 이점을 주장하는, 2016년 6월 30일에 출원된 미국 정식 특허 출원 제15/199,559 호의 국제 출원이고, 상기 출원들 모두는 전체 내용이 인용에 의해 본원에 포함된다.
[0002] 본 개시내용은 일반적으로 감지 시스템들에 관한 것이며, 보다 구체적으로, 셀프(self) 커패시턴스를 측정하거나, 셀프 커패시턴스를 그 커패시턴스를 나타내는 디지털 값들로 변환하도록 구성 가능한 커패시턴스-감지 시스템들에 관한 것이다.
[0003] 커패시턴스 감지 시스템들은 커패시턴스의 변화들을 반영하는, 전극들 상에 생성된 전기 신호들을 감지할 수 있다. 커패시턴스의 그러한 변화들은 터치 이벤트(즉, 특정 전극들에 대한 물체의 근접성)를 나타낸다. 용량성 감지 엘리먼트들은 기계적 버튼들, 노브(knob)들 및 다른 유사한 기계적 사용자 인터페이스 제어부들을 대체하기 위하여 사용될 수 있다. 용량성 감지 엘리먼트의 사용은 복잡한 기계적 스위치들 및 버튼들의 제거를 허용하여, 가혹한 조건들 하에서 신뢰성 있는 동작을 제공한다. 게다가, 용량성 감지 엘리먼트들은 현대 고객 애플리케이션들에 널리 사용되어, 기존 제품들에 새로운 사용자 인터페이스 옵션들을 제공한다. 용량성 감지 엘리먼트들은 범위가 단일 버튼으로부터 터치-감지 표면에 대해 용량성 감지 어레이 형태로 배열된 매우 많은 수의 버튼들에 이를 수 있다.
[0004] 용량성 감지 엘리먼트들의 어레이들은, 용량성 감지 엘리먼트의 커패시턴스를 측정하고, 그리고 도전성 물체의 터치 또는 존재를 나타내는 커패시턴스의 델타(변화)를 찾음으로써 작동한다. 도전성 물체(예컨대, 손가락, 손, 또는 다른 물체)가 용량성 감지 엘리먼트와 접촉하거나 이에 근접할 때, 커패시턴스는 변하고 도전성 물체가 검출된다. 용량성 터치 감지 엘리먼트들의 커패시턴스 변화들은 전기 회로에 의해 측정될 수 있다. 전기 회로는 용량성 감지 엘리먼트들의 측정된 커패시턴스들을 디지털 값들로 변환한다.
[0005] 2개의 통상적인 타입들의 커패시턴스: 1) 커패시턴스-감지 회로가 커패시터의 전극들 둘 모두에 액세스하는 상호 커패시턴스; 2) 제2 전극이 DC 전압 레벨로 구속(tie)되거나 접지(Earth Ground)에 기생적으로 커플링되는 커패시터의 하나의 전극에만 커패시턴스-감지 회로가 액세스하는 셀프-커패시턴스가 존재한다. 터치 패널은 둘 모두의 타입들 (1) 및 (2)의 커패시턴스의 분배된 로드를 가지며, 일부 터치 솔루션들은 자신의 다양한 감지 모드들을 사용하여 커패시턴스들 둘 모두를 고유하게 또는 하이브리드 형태로 감지한다.
[0006] 도 1은 일 실시예에 따른 커패시턴스 측정 시스템을 예시한다.
[0007] 도 2는 일 실시예에 따른 비율 척도 커패시턴스-코드 변환기(ratiometric capacitance to code converter)를 예시한다.
[0008] 도 3은 일 실시예에 따른 비율 척도 커패시턴스-코드 변환기에 대한 전압 파형들을 예시한다.
[0009] 도 4는 일 실시예에 따른, 센서, 변조 및 통합(integration) 커패시턴스들의 변동되는 비율들에 대한 축적된 전압 파형들을 예시한다.
[0010] 도 5는 일 실시예에 따른, 상이한 클록 소스들을 갖는 비율 척도 커패시턴스-코드 변환기를 예시한다.
[0011] 도 1은 본 출원의 제안된 비율 척도 커패시턴스-코드 변환기를 통합할 수 있는 커패시턴스 감지 시스템(100)을 예시한다. 시스템(100)은 감지 회로(110)에 커플링된 적어도 하나의 커패시턴스 감지 전극(101)을 포함할 수 있다. 일 실시예에서, 감지 회로(110)는 단일 디바이스에 통합되는 회로를 포함할 수 있다. 다른 실시예에서, 감지 회로(110)의 다양한 컴포넌트들은 몇몇의 별개의 컴포넌트들 사이에 분포될 수 있다. 설명을 용이하게 하기 위해, 감지 회로(110)는 본원에서 단일 집적 회로 디바이스로서 설명될 것이다. 감지 전극들(101)은 입력들(105)을 통해 감지 회로(110)에 커플링될 수 있다. 입력들(105)은 수신 채널(120)의 입력들에 커플링될 수 있다. 수신 채널(120)은, 이를테면, 제안된 비율 척도 커패시턴스-코드 변환기를 사용하여, 커패시턴스를 디지털 값으로 변환하도록 구성될 수 있다. 수신 채널(120)은, 변환을 위해 필요로 될 때, 외부 컴포넌트들(125)에 커플링될 수 있다. 외부 컴포넌트들은 입력들(106)을 통해 감지 회로(110)에 커플링될 수 있다. 수신 채널(120)은 결정 로직(130) 및 MCU(140)에 커플링될 수 있다.
[0012] 결정 로직(130)은, 커패시턴스를 나타내는 디지털 값의 변화가 터치와 연관되는지 또는 다른 액션과 연관되는지를 결정하기 위해, 수신 채널(120)의 출력을 프로세싱하도록 구성될 수 있다. 결정 로직(130)은 또한 터치 검출에서 사용하기 위해 베이스라인 또는 백그라운드 커패시턴스 값들을 추적하도록 구성될 수 있다. MCU(140)는 시스템 또는 애플리케이션 요건들에 기반하여 수신 채널(120)을 구성하는 데 사용될 수 있다. 수신 채널(120) 및 MCU(140)의 구성은 시작 시에, 실행 시간 동안에 이루어지거나, 호스트-생성 커맨드들의 일부 인터럽트에 기반할 수 있다. MCU(140)는 또한 결정 로직(130)과 유사한 기능들을 실행하도록 구성되고, 커패시턴스 감지 전극들(101) 상의 물체의 존재에 관한 결정을 내리거나 베이스라인 또는 백그라운드 커패시턴스 추적을 위해 사용될 수 있다. MCU(140) 및 결정 로직(130)은 터치 검출과 연관된 값들을 저장하기 위해 메모리 유닛(150)에 커플링될 수 있다. 메모리 유닛(150)은 또한, MCU(140)에 의해 실행되는 커맨드들 및 프로그램 파일들을 저장할 수 있다. MCU(140)는 또한 입력들(107)을 통해, 필요할 때, 외부 컴포넌트들에 커플링될 수 있다. MCU(140)는 또한, 상태를 호스트(180) 또는 다른 외부 디바이스로 출력하는 데 사용될 수 있는 통신 인터페이스(160)에 커플링될 수 있다. 통신 인터페이스(160)는 또한 외부 디바이스로부터 커맨드들을 수신하도록 구성될 수 있다.
[0013] 도 2는 도 1의 감지 회로(110)의 수신 채널(120)로서 구현될 수 있는 커패시턴스-코드 변환기(200)의 실시예를 예시한다. 커패시턴스-코드 변환기(200)는 센서 커패시터(212)(도 1의 커패시턴스 감지 전극(101)을 참조)를 포함하는 제1 전하 전송 회로(210)를 포함할 수 있다. 센서 커패시터(212)는 소스 전압 및 통합 커패시터(216)에 교번으로(alternately) 커플링되는 제1 플레이트를 가질 수 있다. 센서 커패시터(212)는 접지 전위에 커플링되는 제2 플레이트를 가질 수 있다. 센서 커패시터(212)는 데드밴드(deadband) 스위치들(213 및 214)을 통해 소스 전압 및 통합 커패시터(216) 사이에서 교번(alternate)한다. 데드밴드 스위치들(213 및 214)은 클록 신호(Fclk)에 의해 클로킹될 수 있다. 제1 페이즈(phase)에서, 스위치(213)가 폐쇄될 때, 전압 전위가 센서 커패시터(212) 상에서 생성된다. 제2 페이즈에서, 스위치(214)가 폐쇄될 때, 제1 페이즈 동안 센서 커패시터(212) 상에 축적된 전하는 통합 커패시터(216)로 전송된다.
[0014] 커패시턴스-코드 변환기(200)는 변조 커패시터(222)를 포함하는 제2 전하 전송 회로(220)를 포함한다. 변조 커패시터(222)는 통합 커패시터(226) 및 소스 전압에 교번으로 커플링되는 제1 플레이트를 가질 수 있다. 변조 커패시터(222)는 접지 전위에 커플링되는 제2 플레이트를 가질 수 있다. 변조 커패시터(222)는 데드밴드 스위치들(223 및 224)을 통해 소스 전압 및 통합 커패시터(226) 사이에서 교번한다. 데드밴드 스위치들(223 및 224)은 시그마-델타(sigma-delta) 변조기(230)의 출력에 의해 클로킹될 수 있다. 스위치들(223 및 224)은, 변조 커패시터(222)가 통합 커패시터(226) 및 소스 전압에 커플링될 때, 반대 페이즈들에서 변조 커패시터(222)를 통합 커패시터(226) 및 소스 전압에 커플링할 수 있다. 즉, 제1 페이즈에서, 스위치(224)가 폐쇄될 때, 변조 커패시터(222)가 통합 커패시터(226)에 커플링되어, 변조 커패시터(222) 상에 축적된 전하를 통합 커패시터(226)로 전송한다. 제2 페이즈에서, 스위치(223)가 폐쇄될 때, 변조 커패시터(222)가 소스 전압에 커플링되어, 전하가 변조 커패시터(222) 상에 축적될 수 있게 한다.
[0015] 통합 커패시터들(216 및 226)은 비교기(232)의 입력들에 커플링될 수 있다. 일 실시예에서, 통합 커패시터(216)는 비교기(232)의 반전 입력에 커플링된다. 대신에 통합 커패시터(226)가 반전 입력에 커플링될 수 있다는 것을 당업자는 이해할 것이다. 통합 커패시터들(216 및 226) 상의 전압들이 비교기(232)에 의해 비교될 때, 비트 스트림 출력(238)이 생성된다. 비트 스트림 출력(238)은 래치(234)를 통해 제어 블록(244)으로부터의 제어 클록 및 비교기(232)의 동기화된 출력일 수 있다.
[0016] 비교기(232)의 비트 스트림 출력은 데시메이터(decimator) 및 제어 로직(240)에 의해 디지털화될 수 있다. 비트 스트림 출력(238)은 또한, Fclk에 커플링된 제2 입력을 가질 수 있는 AND 게이트(236)를 통해 클록 주파수를 전하 전송 회로(220)에 제공하는 데 사용될 수 있다.
[0017] 커패시턴스-코드 변환기(200)의 동작은 재설정 페이즈를 갖고, 여기서 통합 커패시터들(216 및 226)은, 각각, 스위치들(217 및 227)에 의해 접지 전위로 재설정된다. 접지로의 재설정이 단지 하나의 실시예라는 것을 당업자는 이해할 것이다. 다양한 다른 실시예들에서, 재설정 스위치들(217 및 227)은 통합 커패시터들을 제로 전위가 아닌 전압들로 재설정하도록 구성될 수 있다. 통합 커패시터들(216 및 226)이 접지로 재설정된 후에, 스위치들(217 및 227)은 개방되고, 센서 커패시터(212) 및 변조 커패시터(222)로부터의 전하 전송이 시작된다. 통합 커패시터들(216 및 226)은, 각각, 센서 커패시터(212) 및 변조 커패시터(222)로부터의 전하의 반복되는 전송에 의해 통합 커패시터들(216 및 226) 상에 축적된 전하를 갖는다. 비교기(232)의 비트 스트림 출력의 DC(duty cycle)은, 통합 커패시터(216) 및 변조 통합 커패시터(226)로부터의 입력들에 기반하여, 다음과 같이 주어진다.
Figure 112019111295463-pat00001
[0018] 듀티 사이클 출력은 센서 커패시터(212) 및 기준 커패시터들(변조 커패시터(222) 및 통합 커패시터들(216 및 226), 여기서 Cint1은 통합 커패시터(216)이고, Cint2는 통합 커패시터(226)임) 사이의 용량성 관계에 의존한다. 일 실시예에서, 기준 커패시터들은 센서들일 수 있지만 다른 센서 커패시터들의 측정을 위한 기준 커패시터들로서 구성될 수 있다. 기준 커패시터들(별개의 또는 온-칩 커패시터들, 또는 센서 커패시터들 중 어느 하나)의 커패시턴스 값들이 시험 중인 센서 커패시터의 측정에 걸쳐 비교적 일정하게 유지되는 한, 커패시턴스-코드 변환기(200)는 예상된 바와 같이 동작한다. 시험 중이 아닌 센서 커패시터가 변조 커패시터(222)로서 사용되면, 시험 중인 센서 커패시터(212) 및 변조 커패시터(222)의 온도 계수들이 유사하여, 온도 둔감성(insensitivity)을 제공할 것이다. 이러한 온도 둔감성은 웨이크-온-터치 및 저전력 애플리케이션들에서 특히 유용할 수 있다.
[0019] 일 실시예에서, 각각의 통합 커패시터(216 및 226)의 커패시턴스 값은 자신의 개개의 센서 커패시터(212) 또는 변조 커패시터(222)보다 상당히 더 크다. 통합 커패시터들(216 및 226)의 값들은 센서 커패시터(212) 및 변조 커패시터(222)의 커패시턴스보다 1000 배 더 클 수 있다.
[0020] 통합 커패시터들(216 및 226)에 대한 전하 전송 사이클들의 수가 커패시턴스-코드 변환기(200)의 분해능(resolution)을 규정하기 때문에, 디지털 타이머는 전하 전송 사이클들(스위치들(213/214 및 223/224)의 동작)의 수를 카운팅하고, 전하 전송 사이클들의 요구된 수가 도달되었을 때 측정 사이클을 종결한다. 중요하게도(of note), 커패시턴스-코드 변환기(200)의 출력은 클록 주파수(Fclk)가 아니라 원하는 측정 카운트에 대한 클록 펄스들의 수에만 의존한다. 또한, 커패시턴스-코드 변환기(200)의 출력은 공급 전압(VDD)에 의존하지 않는다. 이러한 아키텍처는 확산-스펙트럼, 랜덤, 의사-랜덤, 또는 고정 주파수 클록 시퀀서들의 사용을 허용한다. Fclk는 이러한 클록 타입들 중 임의의 것일 수 있다.
[0021] 비교기(232)의 출력이 데시메이터 및 제어 로직(240)에 의해 프로세싱될 때, 센서 커패시터(212)에 대한 커패시턴스를 나타내는 디지털 값(RawData)은 다음과 같이 주어질 수 있다.
Figure 112019111295463-pat00002
여기서, NRES는 측정 시간 동안 Fclk 사이클들의 수이다. 일 실시예에서, NRES는 2의 차수(order)로부터 선택된다.
Figure 112019111295463-pat00003
여기서 n은 모두 양의 정수이다. 외부 잡음에 대한 잡음 내성(noise immunity)은 정의하는 평균 여기 전류(Is1_avg)는 다음과 같이 주어진다.
Figure 112019111295463-pat00004
여기서 Vswing _ avg는 측정 인터벌에 걸쳐 통합 커패시터(216) 상의 전압과 전하 전송 회로(210)의 공급 전압 사이의 평균 차이이다.
[0022] 데시메이터 및 로직 블록(240)은 데시메이터(242) 및 모듈(244)을 포함할 수 있다. 데시메이터(242)는 래치(234)의 출력으로부터 수신된 입력 샘플 레이트를 감소시키고, 데시메이터 및 로직 블록(240)의 출력으로서 감소된 데이터 레이트를 제공하도록 구성된 디지털 필터일 수 있다.
[0023] 도 3은 커패시턴스-코드 변환기(200)의 다양한 노드들에서의 전압 파형들을 예시한다. 전하 전송 회로(210)의 동작 동안에, 센서 커패시터(212) 상의 전압은 파형(312)에 따라 증가한다. 이것이 기하급수적인 증가라는 것이 유의되지만, 전하가 통합 커패시터(216)와 공유될 때, 전하 전송 회로(210)가 선형 응답을 생성하도록 구성될 수 있다는 것을 당업자는 이해할 것이다. 전하가 통합 커패시터(216) 및 변조 커패시터(226) 상에 축적될 때, 이들 각각에 대한 전압은 파형들(316 및 326)에 의해 도시된 바와 같이 증가한다. Fclk는 클록 신호를 전하 전송 회로뿐만 아니라 비교기(232)에 제공하고, 비교기(232)는 센서 커패시터(212)의 상태에 대해 결정하는 데 사용되는 디지털 값으로 변환되는 비트스트림 출력 파형(332)을 생성한다.
[0024] 도 2에 대해 위에 언급된 바와 같이, 통합 커패시터들(216 및 226) 각각에 대한 센서 커패시터(212) 및 변조 커패시터(222)의 비율 커패시턴스는 커패시턴스-코드 변환기(200)의 유효 분해능 및 외부 잡음 내성을 결정한다. 비율적으로 더 큰 통합 커패시터들은 더 큰 분해능 및 잡음 내성을 제공할 수 있다. 잡음 내성에 대해, Vswing의 평균 값이 더 클수록, 내성이 더 크다. Vswing은 각각의 전하 전송 사이클에서 통합 커패시터 상의 전압과 공급 전압 사이의 차이이다.
[0025] 도 4는 1:10(410) 및 1:100(420)의 센서-대-통합 커패시턴스 비율들에 대한 예시적인 Vswing 값들을 예시한다. 센서 커패시터에 대해 더 작은 통합 커패시터의 경우에, 각각의 전하 전송 사이클이 더 커질수록, 전압은 통합 커패시터에 걸쳐 증가한다. 예컨대, 변환 측정 윈도우에 대해 10개의 전하 전송 사이클들이 사용되면, 각각의 사이클에서 평균 Vswing 값이 더 크다.
[0026] 도 5는 도 2의 커패시턴스-코드 변환기(200)와 유사한 커패시턴스-코드 변환기(500)의 다른 실시예를 예시하지만, 여기서 변조 커패시터 전하 전송 회로의 클록 주파수(Fmod)는 센서 커패시터 전하 전송 회로(220)의 클록 주파수(Fsw)보다 더 크다. 이러한 실시예에서, Fmod는 다음과 같이 주어질 수 있다.
Figure 112019111295463-pat00005
여기서 N은 양의 정수이다. 따라서, 커패시턴스-코드 변환기(500)의 듀티 사이클 출력은 다음과 같이 주어진다.
Figure 112019111295463-pat00006
Fsw에 대해 Fmod의 증가는 더 작은 변조 커패시터들(212 및 222)을 허용하고, 이는 그들이 훨씬 더 용이하게 통합된 온-칩이 되도록 허용할 수 있다.
[0027] 본원에서 설명된 실시예들은 다양한 설계들의 커패시턴스 감지 시스템의 상호-커패시턴스 감지 어레이들에서 또는 셀프-커패시턴스 감지 어레이들에서 사용될 수 있다. 일 실시예에서, 커패시턴스 감지 시스템은 어레이에서 활성화되는 다수의 감지 엘리먼트들을 검출하며, 실제 신호로부터 잡음을 분리하기 위하여 이웃 감지 엘리먼트들 상의 신호 패턴들을 분석할 수 있다. 본원에서 설명된 실시예들은 특정 용량성 감지 솔루션에 구속되는 것이 아니라 본 개시내용의 이익을 가진 당업자에 의해 인식되는 바와 같은 광 감지 솔루션들을 포함하는 다른 감지 솔루션들과 함께 또한 사용될 수 있다.
[0028] 앞의 설명에서, 다수의 세부사항들이 제시된다. 그러나, 본 발명의 실시예들이 이들 특정 세부사항들 없이 실시될 수 있다는 것이 본 개시내용의 이익을 가진 당업자에게 명백할 것이다. 일부 사례들에서는 설명을 불명료하게 하는 것을 방지하기 위하여 공지된 구조들 및 디바이스들이 상세히 도시되는 것보다 오히려 블록도 형태로 도시된다.
[0029] 상세한 설명의 일부 부분들은 컴퓨터 메모리 내의 데이터 비트들에 대한 알고리즘들 및 기호적 동작 표현들 측면에서 제시된다. 이들 알고리즘적 설명들 및 표현들은 데이터 프로세싱 기술들의 효과의 요지를 다른 당업자들에게 가장 효율적으로 전달하기 위하여 데이터 프로세싱 기술들의 당업자에 의해 사용되는 수단이다. 알고리즘은, 본원에서 그리고 일반적으로, 원하는 결과를 초래하는 단계들의 일관성있는 시퀀스인 것으로 이해된다. 단계들은 물리적 수량들의 물리적 조작들을 요구하는 단계들이다. 보통, 필수적이지는 아닐지라도, 이들 수량들은 저장될 수 있고, 전송될 수 있으며 결합될 수 있으며 비교될 수 있으며 그리고 다른 방식으로 조작될 수 있는 전기적 또는 자기적 신호들의 형태를 취한다. 이들 신호들을 비트들, 값들, 엘리먼트들, 심볼들, 문자들, 용어들, 수치들 등으로 지칭하는 것은 주로 흔히 사용되기 때문에 때때로 편리하다는 것이 증명되었다.
[0030] 그러나, 이들 및 유사한 용어들 모두가 적절한 물리적 수량들과 연관되고 단순히 이들 수량들에 적용되는 편리한 라벨들이라는 것을 명심해야 한다. 앞의 논의로부터 명백한 것처럼 구체적으로 달리 언급하지 않으면, 상세한 설명 전반에 걸쳐 "암호화하는 것", "암호해독하는 것", "저장하는 것", "제공하는 것", "유도하는 것", "획득하는 것", "수신하는 것", "인증하는 것", "삭제하는 것", "실행하는 것", "요청하는 것", "통신하는 것" 등과 같은 용어들을 활용한 논의들이 컴퓨팅 시스템 또는 유사한 전자 컴퓨팅 디바이스의 동작들 및 프로세스들을 지칭한다는 것이 인식되며, 이는 컴퓨팅 시스템의 레지스터들 및 메모리들 내의 물리적 (예컨대, 전자) 수량들로서 표현된 데이터를 컴퓨팅 시스템 메모리들 또는 레지스터들 또는 다른 이러한 정보 저장, 전송 또는 디스플레이 디바이스들 내의 물리적 수량들로서 유사하게 표현되는 다른 데이터로 조작하고 변환한다.
[0031] "예" 또는 "예시"라는 용어들은 예, 사례 또는 예시로서 역할을 하는 것을 의미하기 위하여 본원에서 사용된다. "예" 또는 "예시"로서 본원에서 설명된 임의의 양상 또는 설계는 반드시 다른 양상들 또는 설계들에 비하여 바람직하거나 또는 유리한 것으로 해석되어서는 안된다. 오히려, "예" 또는 "예시"라는 용어들의 사용은 간략화된 방식으로 개념들을 제시하는 것으로 의도된다. 본 출원에서 사용되는 바와 같이, "또는"이라는 용어는 배타적 "또는" 보다 오히려 포괄적 "또는"을 의미하는 것으로 의도된다. 즉, 달리 특정되지 않거나 또는 문맥으로부터 명확하지 않는 한, "X가 A 또는 B를 포함한다"는 자연 포괄적 치환들 중 임의의 치환을 의미하는 것으로 의도된다. 즉, 만일 X가 A를 포함하고; X가 B를 포함하며; 또는 X가 A 및 B 둘 다를 포함하면, "X는 A 또는 B를 포함한다는 것"은 전술한 사례들 중 임의의 사례 하에서 만족된다. 또한, 본 출원에서 그리고 첨부된 청구항들에서 사용되는 단수 물품은 달리 특정되지 않거나 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않으면 일반적으로 "하나 또는 그 초과"를 의미하는 것으로 해석되어야 한다. 더욱이, 전반에 걸쳐 "실시예" 또는 "일 실시예" 또는 "구현" 또는 "일 구현"이라는 용어의 사용은 그렇게 설명되지 않는 한 동일한 실시예 또는 구현을 의미하는 것으로 의도되지 않는다.
[0032] 본원에서 설명된 실시예들은 또한 본원에서 동작들을 수행하기 위한 장치에 관한 것일 수 있다. 이러한 장치는 요구된 목적들 위해 특별히 구성될 수 있거나 또는 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 또는 재구성되는 범용 컴퓨터를 포함할 수 있다. 이러한 컴퓨터 프로그램은 플로피 디스크들, 광학 디스크들, CD-ROM들 및 자기-광학 디스크들을 포함하는 임의의 타입의 디스크, 판독-전용 메모리(ROM)들, 랜덤 액세스 메모리(RAM)들, EPROM들, EEPROM들, 자기 또는 광학 카드들, 플래시 메모리, 또는 전자 명령들을 저장하기에 적합한 임의의 타입의 매체와 같은 (그러나, 이에 제한되지 않음) 비-일시적 컴퓨터-판독 가능 저장 매체에 저장될 수 있다. "컴퓨터-판독 가능 저장 매체"라는 용어는 명령들의 하나 또는 그 초과의 세트들을 저장하는 단일 매체 또는 다중 매체(예컨대, 중앙집중형 또는 분산형 데이터베이스 및/또는 연관된 캐시들 및 서버들)을 포함하는 것으로 해석되어야 한다. "컴퓨터-판독 가능 매체"라는 용어는 또한 머신에 의해 실행하기 위한 명령들의 세트를 저장하거나 인코딩하거나 또는 반송할 수 있으며 머신으로 하여금 본 실시예들의 방법들 중 어느 하나 또는 그 초과의 방법을 수행하도록 하는 임의의 매체를 포함하는 것으로 해석되어야 한다. 따라서, "컴퓨터-판독 가능 저장 매체"라는 용어는 고체-상태 메모리들, 광학 매체, 자기 매체, 머신에 의해 실행하기 위한 명령들의 세트를 저장하고 머신으로 하여금 본 실시예들의 방법들 중 어느 하나 또는 그 초과의 방법을 수행하도록 하는 임의의 매체를 포함하는 것(그러나, 이에 제한되지 않음)으로 해석되어야 한다.
[0033] 본원에서 제시된 알고리즘들 및 디스플레이들은 임의의 특정 컴퓨터 또는 다른 장치와 본질적으로 관련되는 것은 아니다. 다양한 범용 시스템들이 본원의 교시들에 따른 프로그램들과 함께 사용될 수 있거나 또는 요구된 방법 단계들을 수행하기 위하여 더 특수화된 장치를 구성하는 것이 편리하다고 증명될 수 있다. 다양한 이들 시스템들에 대하여 요구된 구조는 이하의 설명에서 언급될 것이다. 또한, 본 실시예들은 임의의 특정한 프로그래밍 언어를 참조하여 설명되지는 않는다. 본원에서 설명된 바와 같은 실시예들의 교시들을 구현하기 위하여 다양한 프로그래밍 언어들이 사용될 수 있다는 것이 인식될 것이다.
[0034] 앞의 설명은 본 발명의 여러 실시예들의 완전한 이해를 제공하기 위하여 특정 시스템들, 컴포넌트들, 방법들 등의 예들과 같은 다수의 특정 세부사항들을 제시한다. 그러나, 본 발명의 적어도 일부 실시예들이 이들 특정 세부사항들 없이 실시될 수 있다는 것이 당업자에게 명백할 것이다. 다른 사례들에서, 본 발명을 불필요하게 불명료하게 하는 것을 방지하기 위하여 공지된 컴포넌트들 또는 방법들이 상세히 설명되지 않거나 또는 단순한 블록도 형식으로 제시된다. 따라서, 앞서 제시된 특정 세부사항들은 단순히 예시적이다. 특정 구현들은 이들 예시적인 세부사항들이 변경될 수 있으며, 본 발명의 범위 내에 있는 것으로 계속해서 고려될 수 있다.
[0035] 앞의 설명은 제한적인 것이 아니라 예시적인 것으로 의도된다는 것이 이해되어야 한다. 앞의 설명을 읽고 이해할 때 많은 다른 실시예들이 당업자에게 명백할 것이다. 따라서, 본 발명의 범위는 첨부된 청구항들이 부여하는 균등물들의 전체 범위와 함께 첨부된 청구항들과 관련하여 결정되어야 한다.

Claims (20)

  1. 커패시턴스-코드 변환기(capacitance-to-code converter)로서,
    제1 스위치 네트워크를 통해 제1 전압 전위 노드 및 제1 통합 커패시터(integration capacitor)에 교번으로(alternately) 커플링되는 센서 커패시터를 포함하는 제1 전하 전송 회로(charge transfer circuit);
    제2 스위치 네트워크를 통해 제2 전압 전위 노드 및 제2 통합 커패시터에 교번으로 커플링되는 변조 커패시터를 포함하는 제2 전하 전송 회로;
    상기 제1 통합 커패시터에서 상기 제1 전하 전송 회로에 커플링되고, 그리고 상기 제2 통합 커패시터에서 상기 제2 전하 전송 회로에 커플링되는 비교기 회로 ― 상기 비교기 회로는 데이터 신호를 출력하도록 구성됨 ― ; 및
    상기 비교기 회로에 커플링되고, 그리고 상기 데이터 신호를, 상기 센서 커패시터의 커패시턴스를 나타내는 디지털 값으로 변환하도록 구성된 변환기 회로를 포함하는,
    커패시턴스-코드 변환기.
  2. 제1 항에 있어서,
    상기 제2 전하 전송 회로의 클록(clock) 소스는 상기 데이터 신호 및 시스템 클록으로부터 도출되는,
    커패시턴스-코드 변환기.
  3. 제1 항에 있어서,
    상기 변환기 회로는 디지털화기(digitizer)이고,
    상기 비교기 회로는 상기 데이터 신호를 비트스트림으로서 출력하도록 구성되고,
    상기 디지털화기는 상기 비트스트림을 상기 디지털 값으로 변환하도록 구성되는,
    커패시턴스-코드 변환기.
  4. 제3 항에 있어서,
    상기 디지털화기는 상기 디지털화기의 입력에 대한 샘플 레이트를 감소시키도록 구성된 디지털 필터를 포함하는,
    커패시턴스-코드 변환기.
  5. 제3 항에 있어서,
    상기 디지털화기는 비교기의 출력에 커플링된 데시메이터(decimator)를 포함하고, 상기 데시메이터는 시스템 클록으로부터의 클록 사이클들의 수를 카운팅하도록 구성되는,
    커패시턴스-코드 변환기.
  6. 제1 항에 있어서,
    상기 제1 전하 전송 회로는 상기 제1 통합 커패시터를 방전하도록 구성된 제1 재설정 스위치를 포함하고, 그리고 상기 제2 전하 전송 회로는 상기 제2 통합 커패시터를 방전하도록 구성된 제2 재설정 스위치를 포함하는,
    커패시턴스-코드 변환기.
  7. 제1 항에 있어서,
    상기 제1 전하 전송 회로는 시스템 클록에 의해 클로킹되는,
    커패시턴스-코드 변환기.
  8. 제1 항에 있어서,
    상기 변조 커패시터는, 제1 모드에서, 상기 커패시턴스-코드 변환기에 의해 측정 가능한 센서 커패시터를 포함하고, 그리고 제2 모드에서, 상기 변조 커패시터로서 구성된 상기 센서 커패시터를 포함하는,
    커패시턴스-코드 변환기.
  9. 제1 항에 있어서,
    상기 제1 통합 커패시터 및 상기 제2 통합 커패시터 중 적어도 하나는 상기 커패시턴스-코드 변환기를 포함하는 집적 회로 상에 배치되는,
    커패시턴스-코드 변환기.
  10. 제1 항에 있어서,
    상기 제1 통합 커패시터 및 상기 제2 통합 커패시터 중 적어도 하나는 상기 커패시턴스-코드 변환기를 포함하는 집적 회로 외부에 배치되는,
    커패시턴스-코드 변환기.
  11. 시스템으로서,
    적어도 하나의 전극 ― 상기 적어도 하나의 전극은 상기 적어도 하나의 전극에 대한 도전성 물체의 근접성(proximity)에 의해 변경될 수 있는 커패시턴스를 포함함 ―; 및
    커패시턴스 측정 회로를 포함하고,
    상기 커패시턴스 측정 회로는:
    상기 적어도 하나의 전극 및 제1 통합 커패시터에 커플링되는 제1 전하 전송 회로 ― 상기 제1 전하 전송 회로는 상기 적어도 하나의 전극을 제1 전압 전위 노드 및 상기 제1 통합 커패시터에 교번으로 커플링하기 위한 제1 스위치 네트워크를 포함함 ―;
    변조 커패시터 및 제2 통합 커패시터를 포함하는 제2 전하 전송 회로 ― 상기 제2 전하 전송 회로는 상기 변조 커패시터를 제2 전압 전위 노드 및 상기 제2 통합 커패시터에 교번으로 커플링하기 위한 제2 스위치 네트워크를 포함함 ―;
    상기 제1 통합 커패시터에서 상기 제1 전하 전송 회로에 커플링되는 제1 입력 및 상기 제2 통합 커패시터에서 상기 제2 전하 전송 회로에 커플링되는 제2 입력을 포함하는 비교기 ― 상기 비교기는 데이터 신호를 출력하도록 구성됨 ―; 및
    상기 비교기에 커플링되고, 그리고 상기 데이터 신호를, 상기 적어도 하나의 전극의 커패시턴스를 나타내는 디지털 값으로 변환하도록 구성된 변환기 회로를 포함하는,
    시스템.
  12. 제11 항에 있어서,
    상기 변환기 회로는 디지털화기이고,
    상기 비교기는 상기 데이터 신호를 비트스트림으로서 출력하도록 구성되고,
    상기 디지털화기는 상기 비트스트림을 상기 디지털 값으로 변환하도록 구성되는,
    시스템.
  13. 제11 항에 있어서,
    상기 적어도 하나의 전극은,
    제1 전극 ― 상기 제1 전극은 상기 제1 전극에 대한 도전성 물체의 근접성에 대한 응답으로 변동하는 커패시턴스를 포함하도록 구성됨 ―; 및
    제2 전극 ― 상기 제2 전극은 상기 제1 전극에 대한 상기 도전성 물체의 근접성에 대한 응답으로 변동하지 않는 커패시턴스를 포함함 ― 을 포함하고,
    상기 제2 전하 전송 회로의 클록 소스는 상기 데이터 신호 및 시스템 클록으로부터 도출되는,
    시스템.
  14. 제11 항에 있어서,
    상기 제1 전하 전송 회로는 상기 제1 통합 커패시터를 방전하도록 구성된 제1 재설정 스위치를 포함하고, 그리고 상기 제2 전하 전송 회로는 상기 제2 통합 커패시터를 방전하도록 구성된 제2 재설정 스위치를 포함하는,
    시스템.
  15. 제11 항에 있어서,
    상기 제1 통합 커패시터 및 상기 제2 통합 커패시터 중 적어도 하나는 상기 커패시턴스 측정 회로를 포함하는 집적 회로 외부에 배치되는,
    시스템.
  16. 제11 항에 있어서,
    상기 제2 전하 전송 회로의 클록 소스는 상기 데이터 신호 및 시스템 클록으로부터 도출되는,
    시스템.
  17. 장치로서,
    제1 스위치 네트워크;
    제2 스위치 네트워크;
    제1 전압 전위 노드;
    상기 제1 스위치 네트워크를 통해 상기 제1 전압 전위 노드 및 제1 통합 커패시터를 센서 커패시터에 교번으로 커플링함으로써 복수의 제1 전하 전송 동작들을 통해 제1 전하를 축적하는 상기 제1 통합 커패시터;
    제2 전압 전위 노드;
    상기 제2 스위치 네트워크를 통해 상기 제2 전압 전위 노드 및 제2 통합 커패시터를 변조 커패시터에 교번으로 커플링함으로써 복수의 제2 전하 전송 동작들을 통해 제2 전하를 축적하는 상기 제2 통합 커패시터;
    상기 제1 전하 및 상기 제2 전하의 비교로부터 데이터 신호를 생성하는 비교기; 및
    상기 비교기에 커플링되는 변환기 회로를 포함하고,
    상기 변환기 회로는 상기 데이터 신호를, 상기 센서 커패시터의 커패시턴스를 나타내는 디지털 값으로 변환하는,
    장치.
  18. 제17 항에 있어서,
    상기 복수의 제1 전하 전송 동작들은,
    제1 페이즈(phase)에서 상기 센서 커패시터에 상기 제1 전하를 축적하는 것; 및
    제2 페이즈에서 상기 제1 전하를 상기 센서 커패시터로부터 상기 제1 통합 커패시터로 전송하는 것을 포함하는,
    장치.
  19. 제17 항에 있어서,
    상기 복수의 제2 전하 전송 동작들은,
    제1 페이즈에서 상기 변조 커패시터에 상기 제2 전하를 축적하는 것; 및
    제2 페이즈에서 상기 제2 전하를 상기 변조 커패시터로부터 상기 제2 통합 커패시터로 전송하는 것을 포함하는,
    장치.
  20. 제17 항에 있어서,
    상기 복수의 제1 전하 전송 동작들은 재설정 동작을 포함하는,
    장치.
KR1020197032231A 2016-04-29 2017-03-10 비율―척도 셀프―커패시턴스―코드 변환기 KR102159341B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662329937P 2016-04-29 2016-04-29
US62/329,937 2016-04-29
US15/199,559 2016-06-30
US15/199,559 US9819360B1 (en) 2016-04-29 2016-06-30 Ratio-metric self-capacitance-to-code convertor
PCT/US2017/021872 WO2017189107A1 (en) 2016-04-29 2017-03-10 Ratio-metric self-capacitance-to-code convertor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187033899A Division KR102041423B1 (ko) 2016-04-29 2017-03-10 비율―척도 셀프―커패시턴스―코드 변환기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207026912A Division KR20200118209A (ko) 2016-04-29 2017-03-10 비율―척도 셀프―커패시턴스―코드 변환기

Publications (2)

Publication Number Publication Date
KR20190125545A KR20190125545A (ko) 2019-11-06
KR102159341B1 true KR102159341B1 (ko) 2020-09-24

Family

ID=60157014

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020197032231A KR102159341B1 (ko) 2016-04-29 2017-03-10 비율―척도 셀프―커패시턴스―코드 변환기
KR1020187033899A KR102041423B1 (ko) 2016-04-29 2017-03-10 비율―척도 셀프―커패시턴스―코드 변환기
KR1020207026912A KR20200118209A (ko) 2016-04-29 2017-03-10 비율―척도 셀프―커패시턴스―코드 변환기

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020187033899A KR102041423B1 (ko) 2016-04-29 2017-03-10 비율―척도 셀프―커패시턴스―코드 변환기
KR1020207026912A KR20200118209A (ko) 2016-04-29 2017-03-10 비율―척도 셀프―커패시턴스―코드 변환기

Country Status (5)

Country Link
US (2) US9819360B1 (ko)
KR (3) KR102159341B1 (ko)
CN (2) CN111220853B (ko)
DE (1) DE112017002244T5 (ko)
WO (1) WO2017189107A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10162467B2 (en) * 2017-03-08 2018-12-25 Cypress Semiconductor Corporation Ratiometric mutual-capacitance-to-code converter
US11442578B2 (en) * 2020-08-31 2022-09-13 Cypress Semiconductor Corporation Ratio-metric multi-sensing convertor
US11467693B1 (en) * 2021-08-06 2022-10-11 Cypress Semiconductor Corporation Impedance sensing methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099188A1 (en) 2002-07-02 2005-05-12 Baxter Larry K. Capacitive measurement system
US20110163901A1 (en) 2009-07-16 2011-07-07 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator using a chopper voltage reference

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US199559A (en) 1878-01-22 Improvement in top-spinning devices
US4136508A (en) * 1977-01-07 1979-01-30 Allis-Chalmers Corporation Closed-loop combine header height control
GB2252829B (en) 1991-02-15 1994-10-19 Crystal Semiconductor Corp Method and apparatus for decreasing the interference and noise sensitivity of a ratiometric converter type of circuit
US6037887A (en) * 1996-03-06 2000-03-14 Burr-Brown Corporation Programmable gain for delta sigma analog-to-digital converter
DE19650681C2 (de) * 1996-12-06 2001-08-16 Zentr Mikroelekt Dresden Gmbh Kapazitive Sensoranordnung
US6452531B1 (en) 1999-08-27 2002-09-17 Analog Devices, Inc. Jitter and load insensitive charge transfer
EP1861723B1 (en) 2005-03-09 2017-04-19 Analog Devices, Inc. One terminal capacitor interface circuit
US7902842B2 (en) 2005-06-03 2011-03-08 Synaptics Incorporated Methods and systems for switched charge transfer capacitance measuring using shared components
US8547114B2 (en) 2006-11-14 2013-10-01 Cypress Semiconductor Corporation Capacitance to code converter with sigma-delta modulator
US8169238B1 (en) * 2007-07-03 2012-05-01 Cypress Semiconductor Corporation Capacitance to frequency converter
US8570053B1 (en) 2007-07-03 2013-10-29 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US7495589B1 (en) * 2007-09-17 2009-02-24 Texas Instruments Incorporated Circuit and method for gain error correction in ADC
US8358142B2 (en) * 2008-02-27 2013-01-22 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8319505B1 (en) 2008-10-24 2012-11-27 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8786295B2 (en) * 2011-04-20 2014-07-22 Cypress Semiconductor Corporation Current sensing apparatus and method for a capacitance-sensing device
CN104040903B (zh) 2011-08-19 2016-09-28 路梅戴尼科技公司 时域切换模拟数字转换器设备与方法
WO2014122645A1 (en) * 2013-02-06 2014-08-14 Microsemi Corp. - Analog Mixed Signal Group, Ltd. Multiplexed sigma delta modulator
DE102013222252B4 (de) * 2013-10-31 2023-06-15 Renesas Electronics Germany GmbH Verfahren und Schaltung für einen Analog-Digital-Kapazitätswandler

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099188A1 (en) 2002-07-02 2005-05-12 Baxter Larry K. Capacitive measurement system
US20110163901A1 (en) 2009-07-16 2011-07-07 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator using a chopper voltage reference

Also Published As

Publication number Publication date
CN109313227A (zh) 2019-02-05
CN109313227B (zh) 2020-03-27
US9819360B1 (en) 2017-11-14
CN111220853B (zh) 2022-11-25
US20180083650A1 (en) 2018-03-22
KR20200118209A (ko) 2020-10-14
KR20190125545A (ko) 2019-11-06
DE112017002244T5 (de) 2019-01-31
CN111220853A (zh) 2020-06-02
WO2017189107A1 (en) 2017-11-02
US20170317690A1 (en) 2017-11-02
KR20180130584A (ko) 2018-12-07
KR102041423B1 (ko) 2019-11-06
US10476521B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
US7301350B2 (en) Methods and systems for detecting a capacitance using sigma-delta measurement techniques
US7288946B2 (en) Methods and systems for detecting a capacitance using sigma-delta measurement techniques
US9151789B2 (en) Low power capacitive touch detector
KR101340860B1 (ko) 시그마 델타 측정 기술들을 사용하여 캐패시턴스를검출하기 위한 방법들 및 시스템
US10088510B2 (en) Capacitance detection apparatus and input apparatus
KR20110114523A (ko) 아날로그 디지털 컨버터의 내부 커패시터와 기준 전압을 이용한 정전용량형 터치 센싱
US20110068810A1 (en) Sensing method and driving circuit of capacitive touch screen
KR102159341B1 (ko) 비율―척도 셀프―커패시턴스―코드 변환기
CN108474815B (zh) 准差分互电容测量
US11294504B2 (en) Oversampled high signal to noise ratio analog front end for touch screen controllers
US8797277B1 (en) Method for multiple touch position estimation
WO2018164832A1 (en) Ratiometric mutual-capacitance-to-code converter
WO2017087021A1 (en) Delta modulator receive channel for capacitance measurement circuits
US11853498B2 (en) System, method, and apparatus for passive shielding of a capacitive sensing button
TW201430664A (zh) 電容式觸控感測裝置及其偵測方法
US20230122233A1 (en) Nano-power architecture enhancements

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant