KR102141944B1 - Oxide Thin Film Transistor Array and Method for Manufacturing The Same - Google Patents
Oxide Thin Film Transistor Array and Method for Manufacturing The Same Download PDFInfo
- Publication number
- KR102141944B1 KR102141944B1 KR1020130157474A KR20130157474A KR102141944B1 KR 102141944 B1 KR102141944 B1 KR 102141944B1 KR 1020130157474 A KR1020130157474 A KR 1020130157474A KR 20130157474 A KR20130157474 A KR 20130157474A KR 102141944 B1 KR102141944 B1 KR 102141944B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- transistor array
- layer
- oxide semiconductor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- -1 organosiloxane compound Chemical class 0.000 claims abstract description 18
- 230000000903 blocking effect Effects 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 32
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 15
- 239000010408 film Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 13
- 239000003960 organic solvent Substances 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000002738 chelating agent Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 113
- 239000000243 solution Substances 0.000 description 25
- 238000005530 etching Methods 0.000 description 13
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 12
- 239000011241 protective layer Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 6
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 6
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000007598 dipping method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000011230 binding agent Substances 0.000 description 4
- 239000008367 deionised water Substances 0.000 description 4
- 229910021641 deionized water Inorganic materials 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000003963 antioxidant agent Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000007062 hydrolysis Effects 0.000 description 3
- 238000006460 hydrolysis reaction Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 2
- ARXJGSRGQADJSQ-UHFFFAOYSA-N 1-methoxypropan-2-ol Chemical compound COCC(C)O ARXJGSRGQADJSQ-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000002209 hydrophobic effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000012956 1-hydroxycyclohexylphenyl-ketone Substances 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 229910005555 GaZnO Inorganic materials 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- MQDJYUACMFCOFT-UHFFFAOYSA-N bis[2-(1-hydroxycyclohexyl)phenyl]methanone Chemical compound C=1C=CC=C(C(=O)C=2C(=CC=CC=2)C2(O)CCCCC2)C=1C1(O)CCCCC1 MQDJYUACMFCOFT-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000007542 hardness measurement Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 125000005375 organosiloxane group Chemical group 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007764 slot die coating Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Abstract
고성능 및 고생산성의 산화물 박막 트랜지스터 어레이 및 그러한 산화물 박막 트랜지스터 어레이를 상대적으로 적은 비용 및 상대적으로 높은 수율로 제조할 수 있는 방법이 개시된다. 본 발명의 산화물 박막 트랜지스터 어레이는 유기실록산 화합물을 포함하는 식각 차단층을 포함한다.A high performance and high productivity oxide thin film transistor array and a method capable of manufacturing such an oxide thin film transistor array at a relatively low cost and relatively high yield are disclosed. The oxide thin film transistor array of the present invention includes an etch blocking layer containing an organosiloxane compound.
Description
본 발명은 산화물 박막 트랜지스터 어레이 및 그 제조방법에 관한 것으로서, 더욱 구체적으로는, 고성능 및 고생산성의 산화물 박막 트랜지스터 어레이 및 그러한 산화물 박막 트랜지스터 어레이를 상대적으로 적은 비용 및 상대적으로 높은 수율로 제조할 수 있는 방법에 관한 것이다.The present invention relates to an oxide thin film transistor array and a method for manufacturing the same, and more specifically, a high performance and high productivity oxide thin film transistor array and such an oxide thin film transistor array can be manufactured with relatively low cost and relatively high yield. It's about how.
박막 트랜지스터(TFT)는 다양한 응용 분야에 이용되며, 특히 디스플레이 분야에서 스위칭 소자 및/또는 구동 소자로 이용되고 있다.Thin film transistors (TFTs) are used in various applications, and in particular, are used as switching elements and/or driving elements in the display field.
비정질 실리콘 박막 트랜지스터(a-Si TFT)는 현재 가장 일반적으로 사용되는 박막 트랜지스터로서, 비교적 저가의 비용으로 대형 면적의 기판 상에 균일하게 형성될 수 있다.Amorphous silicon thin film transistor (a-Si TFT) is currently the most commonly used thin film transistor, and can be uniformly formed on a large area substrate at a relatively low cost.
그러나, 액정 디스플레이 장치, 유기 발광 디스플레이 장치 등의 평판형 디스플레이 장치의 대형화 및 고화질화 추세에 따라 고성능 트랜지스터가 요구되고 있고, 이러한 요구에 부응하기 위하여 1 cm2/V·s 미만의 전하 이동도만 갖는 기존의 비정질 실리콘 박막 트랜지스터보다 더 높은 전하 이동도를 갖는 다결정 실리콘 박막 트랜지스터가 제안되었다.However, high-performance transistors are required according to the trend of large-scale and high-definition of flat-panel display devices such as liquid crystal display devices and organic light-emitting display devices, and have only a charge mobility of less than 1 cm 2 /V·s in order to meet these demands. A polycrystalline silicon thin film transistor having a higher charge mobility than a conventional amorphous silicon thin film transistor has been proposed.
다결정 실리콘 박막 트랜지스터는 수백 cm2/V·s의 높은 전하 이동도를 갖기 때문에 비정질 실리콘 박막 트랜지스터로는 구현하기 힘들었던 고화질의 디스플레이 장치의 제조에 이용될 수 있다. 그러나, 다결정 실리콘 박막 트랜지스터의 제조 공정은 비정질 실리콘 박막 트랜지스터의 제조 공정에 비해 훨씬 복잡하다. 또한, 균일한 결정화를 달성하기 곤란하여 현재까지는 대형 디스플레이 장치에 다결정 실리콘 박막 트랜지스터를 적용할 수 없다는 문제가 있다.Since the polycrystalline silicon thin film transistor has a high charge mobility of several hundred cm 2 /V·s, it can be used for manufacturing a high-definition display device that is difficult to implement with an amorphous silicon thin film transistor. However, the manufacturing process of the polysilicon thin film transistor is much more complicated than the manufacturing process of the amorphous silicon thin film transistor. In addition, it is difficult to achieve uniform crystallization, and so far, there is a problem that a polycrystalline silicon thin film transistor cannot be applied to a large display device.
비정질 실리콘 박막 트랜지스터의 장점과 다결정 실리콘 박막 트랜지스터의 장점을 모두 가지는 트랜지스터로서 산화물 박막 트랜지스터가 제안되었다. 산화물 박막 트랜지스터는 산화물로 형성된 반도체층을 갖는 트랜지스터로서, 비정질 실리콘에 비해 상대적으로 높은 전하 이동도(수십 cm2/V·s) 및 상대적으로 낮은 누설 전류 특성을 갖는다. 또한, 산화물 박막 트랜지스터는 다결정 실리콘 박막 트랜지스터에 비해 상대적으로 단순한 공정을 통해 제조될 수 있으며, 결정화 공정과 같이 다결정 실리콘 박막 트랜지스터에서 불균일성 문제를 야기하는 공정을 요구하지 않기 때문에 높은 균일성이 요구되는 대면적 디스플레이 장치의 제조에 적용될 수 있다.An oxide thin film transistor has been proposed as a transistor having both the advantages of an amorphous silicon thin film transistor and a polycrystalline silicon thin film transistor. The oxide thin film transistor is a transistor having a semiconductor layer formed of oxide, and has relatively high charge mobility (several cm 2 /V·s) and relatively low leakage current characteristics compared to amorphous silicon. In addition, oxide thin film transistors can be manufactured through a relatively simple process compared to polycrystalline silicon thin film transistors, and high uniformity is required because a polycrystalline silicon thin film transistor, such as a crystallization process, does not require a process that causes non-uniformity problems. It can be applied to the manufacture of area display devices.
산화물 박막 트랜지스터 어레이의 일반적 구조가 도 1에 예시되어 있다.The general structure of the oxide thin film transistor array is illustrated in FIG. 1.
도 1을 참조하면, 산화물 박막 트랜지스터 어레이(10)는 일반적으로, 기판(11) 상에 게이트 전극(12)을 형성하기 위한 제1 마스크 공정, 상기 게이트 전극(12)을 덮도록 상기 기판(11)의 전체 면 상에 게이트 절연막(12)을 형성하는 공정, 상기 게이트 절연막(12) 상에 상기 게이트 전극(11)과 중첩되도록 산화물 반도체층(14)을 형성하는 제2 마스크 공정, 상기 산화물 반도체층(14)의 일부 상에 식각 차단층(Etch Stopper Layer: ESL)(15)을 형성하는 제3 마스크 공정, 상기 식각 차단층(15) 및 산화물 반도체층(14) 상에 소스 전극(16) 및 드레인 전극(17)을 서로 이격되게 각각 형성하는 제4 마스크 공정, 상기 소스 및 드레인 전극들(16, 17)을 덮도록 상기 기판(11)의 전체 면 상에 보호층(18)을 형성하는 공정, 상기 드레인 전극(17)의 일부가 노출되도록 상기 보호층(18)의 일부를 선택적으로 제거하여 콘택 홀을 형성하는 제5 마스크 공정, 및 상기 콘택 홀을 통해 상기 드레인 전극(17)과 전기적으로 연결되는 화소 전극(19)을 상기 보호층(18) 상에 형성하는 제6 마스크 공정을 통해 제조된다.Referring to FIG. 1, the oxide thin
상기 식각 차단층(15)은 상기 제4 마스크 공정 중에 상기 산화물 반도체층(14)이 상기 소스 및 드레인 전극들(16, 17)의 패터닝을 위한 식각액에 의해 손상되는 것을 방지하기 위한 층으로서, 일반적으로 화학 기상 증착법(CVD)을 통해 형성된다.The
그러나, 화학 기상 증착법을 통에 산화물 반도체층(14) 상에 식각 차단층(15)을 형성할 때, 플라즈마로 인한 산화물 반도체층(14) 손상이 야기된다. 즉, 산화물 반도체층(14)의 보호를 위하여 식각 차단층(15)이 요구되지만, 종래기술에 의하면, 그러한 식각 차단층(15)의 형성이 오히려 산화물 반도체층(14)을 손상시키는 요인으로 작용하는 것이다.However, when the
더욱이, 전술한 바와 같이, 포토레지스트 도포 공정, 마스크를 통한 노광 공정, 현상 공정, 식각 공정, 포토레지스트 스트립 공정 등을 포함하는 상기 제3 마스크 공정을 통해 상기 산화물 반도체층(14)이 형성되기 때문에, 종래기술은 식각 차단층을 요구하지 않는 기존의 비정질 실리콘 박막 트랜지스터에 비하여 과도하게 많은 공정들을 요구함으로써 과도한 비용 상승 및 생산성 저하를 유발한다.Moreover, as described above, since the
따라서, 본 발명은 위와 같은 관련 기술의 제한 및 단점들에 기인한 문제점들을 방지할 수 있는 산화물 박막 트랜지스터 어레이 및 그 제조방법에 관한 것이다.Accordingly, the present invention relates to an oxide thin film transistor array and a method of manufacturing the same, which can prevent problems due to limitations and disadvantages of the related art.
본 발명의 일 관점은, 고성능 및 고생산성의 산화물 박막 트랜지스터 어레이를 제공하는 것이다.One aspect of the present invention is to provide a high performance and high productivity oxide thin film transistor array.
본 발명의 다른 관점은, 고성능 및 고생산성의 산화물 박막 트랜지스터 어레이를 상대적으로 적은 비용 및 상대적으로 높은 수율로 제조할 수 있는 방법을 제공하는 것이다.Another aspect of the present invention is to provide a method capable of manufacturing a high performance and high productivity oxide thin film transistor array at a relatively low cost and relatively high yield.
위에서 언급된 본 발명의 관점 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 설명되거나, 그러한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. In addition to the above-mentioned aspects of the present invention, other features and advantages of the present invention are described below, or it will be clearly understood by those skilled in the art from the description.
위와 같은 본 발명의 일 관점에 따라, 기판; 상기 기판 상의 게이트 전극; 상기 게이트 전극을 덮도록 상기 기판의 전체 면 상에 형성된 게이트 절연막; 상기 게이트 전극과 적어도 부분적으로 중첩되도록 상기 게이트 절연막 상에 형성된 산화물 반도체층; 상기 산화물 반도체층의 일부 상에 형성된 식각 차단층; 상기 산화물 반도체층 및 식각 차단층 상에 형성된 소스 전극; 및 상기 산화물 반도체층 및 식각 차단층 상에 상기 소스 전극과 이격되게 형성된 드레인 전극을 포함하되, 상기 식각 차단층은 유기실록산 화합물(organosiloxane compound)을 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이가 제공된다.According to an aspect of the present invention as above, the substrate; A gate electrode on the substrate; A gate insulating film formed on the entire surface of the substrate to cover the gate electrode; An oxide semiconductor layer formed on the gate insulating film to at least partially overlap the gate electrode; An etch blocking layer formed on a portion of the oxide semiconductor layer; A source electrode formed on the oxide semiconductor layer and the etch stop layer; And a drain electrode formed spaced apart from the source electrode on the oxide semiconductor layer and the etch-blocking layer, wherein the etch-blocking layer includes an organosiloxane compound. .
본 발명의 다른 관점에 따라, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 덮이도록 상기 기판의 전체 면 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 상기 게이트 전극과 적어도 부분적으로 중첩되도록 산화물 반도체층을 형성하는 단계; 상기 산화물 반도체층의 일부 상에 식각 차단층을 형성하는 단계; 및 상기 산화물 반도체층 및 식각 차단층 상에 소스 전극 및 드레인 전극을 서로 이격되게 각각 형성하는 단계를 포함하되, 상기 식각 차단층을 형성하는 단계는, 유기실록산 화합물을 포함하는 용액을 준비하는 단계; 상기 용액을 상기 산화물 반도체층의 적어도 일부 상에 코팅하는 단계; 및 상기 코팅된 용액을 경화시키는 단계를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이의 제조방법이 제공된다.According to another aspect of the invention, forming a gate electrode on a substrate; Forming a gate insulating film on the entire surface of the substrate so that the gate electrode is covered; Forming an oxide semiconductor layer on the gate insulating layer to at least partially overlap the gate electrode; Forming an etch stop layer on a portion of the oxide semiconductor layer; And forming a source electrode and a drain electrode on the oxide semiconductor layer and the etch-blocking layer to be spaced apart from each other, wherein forming the etch-blocking layer comprises: preparing a solution containing an organosiloxane compound; Coating the solution on at least a portion of the oxide semiconductor layer; And it provides a method of manufacturing an oxide thin film transistor array comprising the step of curing the coated solution.
위와 같은 본 발명에 대한 일반적 서술은 본 발명을 예시하거나 설명하기 위한 것일 뿐으로서, 본 발명의 권리범위를 제한하지 않는다.The general description of the present invention as described above is only for illustrating or describing the present invention, and does not limit the scope of the present invention.
본 발명에 의하면, 산화물 박막 트랜지스터 어레이의 제조 과정에서 산화물 반도체층의 손상이 최소화됨으로써 고성능의 산화물 박막 트랜지스터 어레이의 수율이 향상될 수 있다.According to the present invention, the damage of the oxide semiconductor layer in the manufacturing process of the oxide thin film transistor array is minimized, so that the yield of the high performance oxide thin film transistor array can be improved.
또한, 본 발명에 의하면, 식각 차단층이 기존의 마스크 공정에 비해 훨씬 단순한 공정을 통해 제조될 수 있기 때문에, 상당한 비용이 절감될 수 있을 뿐만 아니라 산화물 박막 트랜지스터 어레이의 생산성이 상당히 향상될 수 있다.In addition, according to the present invention, since the etch-blocking layer can be manufactured through a much simpler process than the conventional mask process, significant cost can be reduced and productivity of the oxide thin film transistor array can be significantly improved.
결과적으로, 본 발명에 의하면 액정 디스플레이 장치, 유기 발광 디스플레이 장치 등과 같은 평판형 디스플레이 장치에 대한 고성능화 및/또는 대면적화 요구가 만족될 수 있을 뿐만 아니라, 고성능 및/또는 대면적의 디스플레이 장치의 생산성 및 수율이 상당히 향상될 수 있다. 또한, 그 제조 비용이 상당히 절감될 수 있다.As a result, according to the present invention, not only a high performance and/or large area requirement for a flat panel display device such as a liquid crystal display device, an organic light emitting display device, etc. can be satisfied, but also high productivity and/or productivity of a large area display device and The yield can be improved significantly. In addition, the manufacturing cost can be significantly reduced.
첨부된 도면은 본 발명의 이해를 돕고 본 명세서의 일부를 구성하기 위한 것으로서, 본 발명의 실시예들을 예시하며, 발명의 상세한 설명과 함께 본 발명의 원리들을 설명한다.
도 1은 산화물 박막 트랜지스터 어레이의 일반적 구조를 개략적으로 보여주고,
도 2는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 어레이의 단면을 개략적으로 보여주고,
도 3 내지 도 9는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 어레이의 제조방법을 설명하기 위한 단면도들이다.The accompanying drawings are intended to help the understanding of the present invention and constitute a part of the present specification, and exemplify embodiments of the present invention, and describe the principles of the present invention together with a detailed description of the present invention.
1 schematically shows a general structure of an oxide thin film transistor array,
Figure 2 schematically shows a cross-section of an oxide thin film transistor array according to an embodiment of the present invention,
3 to 9 are cross-sectional views illustrating a method of manufacturing an oxide thin film transistor array according to an embodiment of the present invention.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터 어레이 및 그 제조방법의 실시예들을 상세하게 설명한다.Hereinafter, exemplary embodiments of an oxide thin film transistor array and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예를 설명함에 있어서 어떤 구조물이 다른 구조물의 "상에(on)" 형성된다고(또는 위치한다고) 기재된 경우 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다. 다만, "바로 위에(directly on)"라는 용어가 사용될 경우에는, 이 구조물들이 서로 접촉되어 있는 것으로 제한되어 해석되어야 한다.In describing embodiments of the present invention, when a structure is described as being “on” (or positioned) of another structure, these descriptions are made as well as when the structures are in contact with each other. It should be interpreted as including the case where a third structure is interposed. However, when the term "directly on" is used, these structures should be interpreted as being limited to being in contact with each other.
본 명세서에서 사용되는 용어 "코팅"은 대상물의 전체 면 상에 행하여지는 협의의 코팅은 물론이고 대상물의 일부 면 상에만 선택적으로 행하여지는 프린팅을 모두 포함한다.As used herein, the term "coating" includes both narrow coating on the entire surface of the object as well as printing that is selectively performed on only a portion of the surface of the object.
도 2는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 어레이(100)의 단면을 개략적으로 보여준다. 2 schematically shows a cross-section of an oxide thin
도 2에 예시된 바와 같이, 본 발명의 산화물 박막 트랜지스터 어레이(100)는 기판(110), 상기 기판(110) 상의 게이트 전극(120), 상기 게이트 전극(120)을 덮도록 상기 기판(110)의 전체 면 상에 형성된 게이트 절연막(130), 상기 게이트 전극(120)과 적어도 부분적으로 중첩되도록 상기 게이트 절연막(130) 상에 형성된 산화물 반도체층(140), 상기 산화물 반도체층(140)의 일부 상에 형성된 식각 차단층(150), 상기 산화물 반도체층(140) 및 식각 차단층(150) 상에 형성된 소스 전극(160), 상기 산화물 반도체층(140) 및 식각 차단층(150) 상에 상기 소스 전극(160)과 이격되게 형성된 드레인 전극(170), 상기 소스 및 드레인 전극들(160, 170)을 덮도록 상기 기판(100)의 전체 면 상에 형성된 보호층(180), 및 상기 보호층(180) 상에 위치하며 상기 드레인 전극(170)에 전기적으로 연결된 화소 전극(190)을 포함한다.As illustrated in FIG. 2, the oxide thin
본 발명에 의하면, 상기 식각 차단층(150)은 유기실록산 화합물(organosiloxane compound)을 포함한다. 대부분의 유기실록산 화합물은 투명하고 소수성이며 안정하다. 본 발명의 식각 차단층(150)은 유기실록산 화합물의 존재로 인해 강한 소수성을 가지기 때문에, 상기 소스 및 드레인 전극들(160, 170)의 패터닝을 위한 식각액의 접촉각이 증가되어 젖음(wetting)이 발생하지 않고, 그 결과, 상기 식각액이 상기 식각 차단층(150) 내로 침투하는 것이 효과적으로 방지할 수 있다.According to the present invention, the etch-blocking
상기 소수성의 유기실록산 화합물은 3차원 구조를 가질 수 있다. 유기실록산 화합물의 3차원의 벌키한 구조는 상기 식각 차단층(150) 내로의 식각액 침투를 더욱 강하게 방지할 수 있다.The hydrophobic organosiloxane compound may have a three-dimensional structure. The three-dimensional bulky structure of the organosiloxane compound can further prevent the etching solution from penetrating into the
본 발명의 일 실시예에 의하면, 상기 유기실록산 화합물은 실세스퀴옥산(silsesquioxane)이다.According to an embodiment of the present invention, the organosiloxane compound is silsesquioxane.
본 발명의 식각 차단층(150)은 테트라에틸오르소실리케이트(tetraethylorthosilicate: TEOS) 및/또는 그것의 가수분해를 통해 생성되는 SiO2를 더 포함할 수 있다.The etch-blocking
상기 식각 차단층(150)은 굴절율 조정을 위한 금속 산화물, 예를 들어 ZrO2, Al2O3 또는 TiO2를 더 포함할 수 있다.The
이하에서는, 도 3 내지 도 9를 참조하여 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 어레이(100)의 제조방법을 구체적으로 설명한다.Hereinafter, a method of manufacturing the oxide thin
먼저, 도 3에 예시된 바와 같이, 판(110) 상에 게이트 전극(120)이 형성된다. First, as illustrated in FIG. 3, the
구체적으로, 상기 기판(110)의 전체 면 상에 스퍼터링 등의 방법을 통해 금속층이 형성된 후, 제1 마스크를 이용하여 상기 금속층을 패터닝함으로써 게이트 배선(미도시) 및 게이트 전극(120)이 형성된다.Specifically, after a metal layer is formed on the entire surface of the
상기 기판(110)은 글라스 기판, 플라스틱 기판 및 금속 기판 중 어느 하나일 수 있으나 이들로 제한되지 않는다.The
상기 금속층 및 따라서 상기 게이트 전극(120)은 Al, Al 합금, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta 등과 같은 낮은 저항의 불투명 도전성 물질로 형성되거나, ITO, IZO 등의 투명 도전성 물질로 형성되거나, 또는 상기 투명 도전성 물질과 상기 불투명 도전성 물질의 다층 구조를 갖도록 형성될 수 있다.The metal layer and thus the
이어서, 도 4에 예시된 바와 같이, 상기 게이트 전극(120)이 덮이도록 상기 기판(110)의 전체 면 상에 게이트 절연막(130)이 형성된다.Subsequently, as illustrated in FIG. 4, a
상기 게이트 절연막(130)은 화학 기상 증착법을 통해 SiOx 또는 SiNx로 형성될 수 있다.The
이어서, 도 5에 예시된 바와 같이, 상기 게이트 절연막(130) 상에 상기 게이트 전극(120)과 적어도 부분적으로 중첩되도록 산화물 반도체층(140)이 형성된다.Subsequently, as illustrated in FIG. 5, an
구체적으로, 상기 게이트 절연막(130)의 전체 면 상에 산화물층이 형성된 후 제2 마스크를 이용하여 상기 산화물층이 패터닝됨으로써 산화물 반도체층(140)이 형성된다.Specifically, after the oxide layer is formed on the entire surface of the
상기 산화물층 및 따라서 상기 산화물 반도체층(140)은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중 적어도 하나의 금속을 포함하는 산화물, 예를 들어, ZnO, ZnSnO, SnO, InGaZnO, GaZnO 또는 Ga2O3로 형성될 수 있다.The oxide layer and thus the
이어서, 도 6에 예시된 바와 같이, 상기 산화물 반도체층(140)의 일부 상에 식각 차단층(150)이 형성된다.Subsequently, as illustrated in FIG. 6, an
본 발명에 의하면, 상기 식각 차단층(150)을 형성하는 단계는, 유기실록산 화합물을 포함하는 용액을 준비하는 단계, 상기 용액을 상기 산화물 반도체층(140)의 적어도 일부 상에 코팅하는 단계, 및 상기 코팅된 용액을 경화시키는 단계를 포함한다.According to the present invention, forming the etch-
본 발명의 일 실시예에 의하면, 상기 용액은 테트라에틸오르소실리케이트(TEOS) 및 상기 유기실록산 화합물으로서 3차원 구조를 갖는 실세스퀴옥산(SSQ)을 포함한다.According to an embodiment of the present invention, the solution includes tetraethyl orthosilicate (TEOS) and silsesquioxane (SSQ) having a three-dimensional structure as the organosiloxane compound.
이하에서는, 본 발명의 제1 실시예에 따른 식각 차단층(150) 형성 방법을 더욱 구체적으로 설명한다.Hereinafter, a method of forming the
먼저, 테트라에틸오르소실리케이트(TEOS) 및 실세스퀴옥산(SSQ)을 약 3:1 내지 5:1의 중량비로 탈이온수(DI)에 투입함으로써 바인더 분산액을 준비한다.First, a binder dispersion is prepared by adding tetraethyl orthosilicate (TEOS) and silsesquioxane (SSQ) to deionized water (DI) in a weight ratio of about 3:1 to 5:1.
이어서, 상기 바인더 분삭액 100 중량부를 알코올, 프로필렌 글리콜 모노메틸 에테르 (PGME), N-메틸-2-피롤리돈(NMP), 에틸렌 글리콜(EG) 등과 같은 유기용매 900 내지 1100 중량부와 혼합함으로써 혼합 용액을 준비한다.Subsequently, 100 parts by weight of the binder powder is mixed with 900 to 1100 parts by weight of an organic solvent such as alcohol, propylene glycol monomethyl ether (PGME), N-methyl-2-pyrrolidone (NMP), ethylene glycol (EG), and the like. Prepare a mixed solution.
상기 혼합 용액에 산성 용액을 소량 첨가하고 충분한 시간 동안 교반한다.A small amount of acidic solution is added to the mixed solution and stirred for a sufficient time.
이어서, 필요한 첨가제를 소량 첨가하고 소정 시간동안 추가로 교반함으로써 본 발명의 식각 차단층(150) 형성용 용액을 완성한다. Subsequently, a small amount of the necessary additives is added and further stirred for a predetermined time to complete the solution for forming the etch-
킬레이트제[예를 들어, 아세틸아세토네이트(AcAc), 디메틸포름아미드(DMF), 에틸렌 글리콜(EG)], 굴절율 조정을 위한 금속 산화물(예를 들어 ZrO2, Al2O3 또는 TiO2), 산화방지제 등이 첨가제로서 첨가될 수 있다.Chelating agents (eg, acetylacetonate (AcAc), dimethylformamide (DMF), ethylene glycol (EG)), metal oxides for adjusting refractive index (eg ZrO 2 , Al 2 O 3 or TiO 2 ), Antioxidants and the like can be added as additives.
이와 같이 완성된 용액이 상기 산화물 반도체층(140)의 일부 상에 선택적으로 코팅된다. 예를 들어, 잉크젯 프린팅 공정, 그라비어 프린팅 공정, 스크린 프린팅 공정 등의 공지된 프린팅 공정을 통해 상기 용액이 상기 산화물 반도체층(140)의 일부 상에 프린팅된다.The solution thus completed is selectively coated on a part of the
이어서, 상기 프린팅된 용액을 50 내지 200 ℃에서 가열하여 경화시킴으로써 TEOS의 가수분해로 생성된 SiO2를 주성분으로 포함하고 TEOS 및 SSQ를 소량 포함하는 식각 차단층(150)이 형성된다. Subsequently, by etching the printed solution at 50 to 200° C. to cure, an etch-
위와 같은 본 발명의 제1 실시예에 의하면, 화학 기상 증착이 아닌 코팅 & 경화를 통해 식각 차단층(150)이 형성되기 때문에, 플라즈마로 인한 산화물 반도체층(140)의 손상이 원천적으로 방지될 수 있다. 따라서, 산화물 박막 트랜지스터 어레이(100)의 제조 과정에서 산화물 반도체층(140)의 손상이 최소화됨으로써 고성능의 산화물 박막 트랜지스터 어레이(100)의 수율이 향상될 수 있다.According to the first embodiment of the present invention as described above, since the
더욱이, 본 발명에 제1 실시예에 의하면, 포토레지스트 도포, 노광, 현상, 식각, 포토레지스트 스트립 등을 포함하는 복잡한 마스크 공정 없이 훨씬 단순한 공정을 통해 식각 차단층(150)이 형성될 수 있기 때문에, 상당한 비용이 절감될 수 있을 뿐만 아니라 산화물 박막 트랜지스터 어레이(100)의 생산성이 향상될 수 있다.Moreover, according to the first embodiment of the present invention, since the
이하에서는, 본 발명의 제2 실시예에 따른 식각 차단층(150) 형성 방법을 더욱 구체적으로 설명한다.Hereinafter, a method of forming the
먼저, 광개시제(예를 들어 1-하이드록시사이클로헥실페닐케톤)가 추가로 첨가된다는 것을 제외하고는 상술한 제1 실시예와 동일한 방법으로 식각 차단층(150) 형성용 용액이 제조된다.First, a solution for forming an etch-
이와 같이 완성된 용액이 상기 산화물 반도체층(140)이 형성되어 있는 상기 기판(110)의 전체 면 상에 스핀 코팅, 슬릿 코팅, 슬롯 다이 코팅 등의 공지된 코팅법을 통해 코팅된다. 이때, 용액에 포함되어 있는 용매의 휘발성이 지나치게 높으면 안되기 때문에 상기 용액은 유기용매로서 알코올 용매 외에 NMP와 같은 고비점 유기용매를 추가로 포함하는 것이 바람직하다. The thus-completed solution is coated on the entire surface of the
이어서, 종래의 식각 차단층(15)의 제조에 사용되었던 마스크를 이용하여 상기 코팅된 용액 중에서 상기 산화물 반도체층(140)의 일부 상에 위치한 일부에 선택적으로 광을 조사하여 경화시킨 후 경화되지 않은 나머지 용액을 제거함으로써, TEOS의 가수분해로 생성된 SiO2를 주성분으로 포함하고 TEOS 및 SSQ를 소량 포함하는 식각 차단층(150)이 형성된다. Subsequently, by using a mask used in the preparation of the conventional etch-blocking
상술한 제1 실시예와 마찬가지로, 위와 같은 본 발명의 제2 실시예에 의하면, 화학 기상 증착이 아닌 코팅 & 선택적 경화를 통해 식각 차단층(150)이 형성되기 때문에, 플라즈마로 인한 산화물 반도체층(140)의 손상이 원천적으로 방지될 수 있다. 따라서, 산화물 박막 트랜지스터 어레이(100)의 제조 과정에서 산화물 반도체층(140)의 손상이 최소화됨으로써 고성능의 산화물 박막 트랜지스터 어레이(100)의 수율이 향상될 수 있다.As in the first embodiment described above, according to the second embodiment of the present invention as described above, since the
또한, 본 발명에 제2 실시예에 있어서도, 식각 차단층(150)을 형성함에 있어서 포토레지스트 도포, 식각, 포토레지스트 스트립 등의 공정이 생략될 수 있기 때문에, 상당한 비용이 절감될 수 있을 뿐만 아니라 산화물 박막 트랜지스터 어레이(100)의 생산성이 향상될 수 있다.In addition, in the second embodiment of the present invention, a process such as photoresist coating, etching, photoresist strip, etc. may be omitted in forming the etch-
상기 식각 차단층(150)이 형성된 후, 도 7에 예시된 바와 같이, 상기 산화물 반도체층(140) 및 식각 차단층(150) 상에 소스 전극(160) 및 드레인 전극(170)이 서로 이격되게 각각 형성된다.After the
구체적으로, 상기 산화물 반도체층(140) 및 식각 차단층(150)이 덮이도록 상기 기판(110)의 전면 상에 도전층이 형성된 후, 제3 마스크를 이용하여 상기 도전층을 패터닝함으로써 상기 소스 및 드레인 전극들(160, 170)이 형성된다.Specifically, after the conductive layer is formed on the front surface of the
상기 도전층 및 따라서 상기 소스 및 드레인 전극들(160, 170)은 Al, Al 합금, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta 등과 같은 낮은 저항의 불투명 도전성 물질로 형성되거나, ITO, IZO 등의 투명 도전성 물질로 형성되거나, 또는 상기 투명 도전성 물질과 상기 불투명 도전성 물질의 다층 구조를 갖도록 형성될 수 있다.The conductive layer and thus the source and drain
이어서, 도 8에 예시된 바와 같이, 상기 드레인 전극(170)의 일부를 노출시키는 콘택 홀(H)을 갖는 보호층(180)이 상기 기판(110)의 전체 면 상에 형성된다.Subsequently, as illustrated in FIG. 8, a
구체적으로, 상기 소스 및 드레인 전극들(160, 170)들이 덮이도록 상기 기판(110)의 전체 면 상에 절연층이 형성된 후, 제4 마스크를 이용하여 상기 절연층의 일부를 선택적으로 제거함으로써 콘택 홀(H)을 갖는 보호층(180)이 형성된다.Specifically, after the insulating layer is formed on the entire surface of the
상기 절연층 및 따라서 상기 보호층(180)은 화학 기상 증착법을 통해 SiOx 또는 SiNx로 형성된 무기막일 수 있다.The insulating layer and thus the
선택적으로, 상기 절연층 및 따라서 상기 보호층(180)은 화학 기상 증착법을 통해 SiOx 또는 SiNx로 형성된 무기막 및 증발 증착법을 통해 아크릴 수지 또는 에폭시 수지로 형성된 유기막을 포함할 수 있다.Optionally, the insulating layer and thus the
이어서, 도 9에 예시된 바와 같이, 상기 콘택 홀(H)을 통해 상기 드레인 전극(170)과 전기적으로 연결되는 화소 전극(190)이 상기 보호층(180) 상에 형성된다.Subsequently, as illustrated in FIG. 9, a
구체적으로, 상기 보호층(180)이 덮이도록 상기 기판(110)의 전면 상에 도전층이 형성된 후, 제5 마스크를 이용하여 상기 도전층을 패터닝함으로써 상기 화소 전극(190)이 형성된다.Specifically, after the conductive layer is formed on the entire surface of the
상기 도전층 및 따라서 상기 화소 전극(190)은 ITO, IZO 등의 투명 도전성 물질로 형성될 수 있다. The conductive layer and thus the
본 발명의 산화물 박막 트랜지스터 어레이(100)가 유기발광 디스플레이 장치에 적용될 경우, 상기 화소 전극(190)은 유기발광소자의 애노드 전극이 될 수 있다.
When the oxide thin
이하에서는 본 발명의 구체적인 실시예를 통해 본 발명의 식각 차단층(150)이 소스/드레인 전극 패터닝용 식각액에 대한 우수한 내화학성은 물론이고 우수한 표면 강도를 가짐을 구체적으로 살펴본다.Hereinafter, through the specific embodiment of the present invention, it will be specifically described that the
실시예Example 1 One
테트라에틸오르소실리케이트(TEOS) 및 실세스퀴옥산(SSQ)을 탈이온수(DI)에 투입함으로써 바인더 분산액을 준비하였다. 이어서, 상기 바인더 분삭액을 1-프로판올, 에탄올 및 메탄올을 포함하는 유기용매와 혼합함으로써 혼합 용액을 준비하였다. 상기 혼합 용액에 산성 용액을 첨가하고 24시간 동안 300rpm의 속도로 교반하였다. 이어서, 킬레이트제 및 산화방지제를 첨가하고 약 30분 동안 추가로 교반함으로써 본 발명의 식각 차단층 형성용 용액을 완성하였다. 상기 용액의 제조에 사용된 TEOS, SSQ, 1-프로판올, 에탄올, 메탄올, 킬레이트제 및 산화방지제의 양은 각각 6.92 중량%, 1.56 중량%, 72 중량%, 14 중량%, 0.56 중량%, 0.2 중량% 및 0.2 중량%이었다.A binder dispersion was prepared by adding tetraethyl orthosilicate (TEOS) and silsesquioxane (SSQ) into deionized water (DI). Next, a mixed solution was prepared by mixing the binder powder with an organic solvent containing 1-propanol, ethanol, and methanol. An acidic solution was added to the mixed solution and stirred at 300 rpm for 24 hours. Subsequently, a solution for forming an etch-blocking layer of the present invention was completed by adding a chelating agent and an antioxidant and further stirring for about 30 minutes. The amounts of TEOS, SSQ, 1-propanol, ethanol, methanol, chelating agent and antioxidant used in the preparation of the solution are 6.92% by weight, 1.56% by weight, 72% by weight, 14% by weight, 0.56% by weight, 0.2% by weight, respectively. And 0.2% by weight.
이렇게 제조된 용액을 기판 상에 코팅한 후 140℃에서 열처리하여 경화시킴으로써 2579Å의 두께를 갖는 식각 차단층을 형성하였다.The thus prepared solution was coated on a substrate, and then heat-treated at 140° C. to cure to form an etch-blocking layer having a thickness of 2579 mm 2.
실시예Example 2 2
식각 차단층이 2181Å의 두께를 가졌다는 것을 제외하고는 위 실시예 1과 동일한 방법으로 기판 상에 식각 차단층을 형성하였다.
An etch-blocking layer was formed on the substrate in the same manner as in Example 1, except that the etch-blocking layer had a thickness of 2181 Å.
실험예Experimental Example 1: One: CuCu 식각액에In the etchant 의한 두께 변화 측정 Thickness change measurement
위 실시예 1에 의해 제조된 샘플을 구리 식각액에 200초 동안 디핑한 후 식각 차단층의 두께를 측정하였다.After dipping the sample prepared by Example 1 in the copper etching solution for 200 seconds, the thickness of the etch stop layer was measured.
실험예Experimental Example 2: 2: ITOITO 식각액에In the etchant 의한 두께 변화 측정 Thickness change measurement
위 실시예 2에 의해 제조된 샘플을 ITO 식각액에 200초 동안 디핑한 후 식각 차단층의 두께를 측정하였다.After dipping the sample prepared by Example 2 in ITO etching solution for 200 seconds, the thickness of the etch stop layer was measured.
실험예Experimental Example 3: 표면 경도 측정 3: Surface hardness measurement
각 샘플의 표면 경도는 연필강도 측정기(CT-PC2, Coretech)에 6B 내지 9H의 강도를 갖는 측정용 연필들을 45°로 끼우고 1kg의 하중을 가해 일정한 속도로 밀어 측정하였다.
The surface hardness of each sample was measured by inserting a pencil for measurement with strength of 6B to 9H at a pencil strength meter (CT-PC2, Coretech) at 45° and applying a load of 1 kg at a constant speed.
실시예 1 및 2의 샘플들에 대한 실험예 1 내지 3의 결과를 아래의 표 1에 나타내었다.The results of Experimental Examples 1 to 3 for the samples of Examples 1 and 2 are shown in Table 1 below.
위 표 1로부터, 본 발명에 의해 형성되는 식각 차단층은 소스/드레인 전극 패터닝용 식각액인 Cu 식각액 및 ITO 식각액 모두에 대하여 최초 두께 대비 20% 이내의 두께 변화만이 야기되는 우수한 내화학성을 가질 뿐만 아니라 9H의 높은 표면 경도를 가짐을 알 수 있다.From Table 1 above, the etch blocking layer formed by the present invention not only has excellent chemical resistance that causes only a thickness change within 20% of the initial thickness for both the Cu etchant and the ITO etchant, which are source/drain electrode patterning etchants. In addition, it can be seen that it has a high surface hardness of 9H.
즉, 본 발명에 의하면, 소스/드레인 전극 패터닝 시 산화물 반도체층에 야기될 수 있는 손상을 방지한다는 식각 차단층 본연의 기능을 훌륭이 수행할 수 있는 식각 차단층을 플라즈마의 사용을 요하지 않는 더욱 단순한 공정을 통해 형성함으로써, 산화물 박막 트랜지스터 어레이의 수율 및 생산성을 획기적으로 향상시킬 수 있다.That is, according to the present invention, the etch-blocking layer, which prevents the damage that may be caused to the oxide semiconductor layer during patterning of the source/drain electrodes, can be performed more simply than the etch-blocking layer that can perform the original function. By forming through a process, the yield and productivity of the oxide thin film transistor array can be significantly improved.
100: 산화물 박막 트랜지스터 어레이
110: 기판 120: 게이트 전극
130: 게이트 절연막 140: 산화물 반도체층
150: 식각 차단층 160: 소스 전극
170: 드레인 전극 180: 보호층
190: 화소 전극100: oxide thin film transistor array
110: substrate 120: gate electrode
130: gate insulating film 140: oxide semiconductor layer
150: etch stop layer 160: source electrode
170: drain electrode 180: protective layer
190: pixel electrode
Claims (13)
상기 기판 상의 게이트 전극;
상기 게이트 전극을 덮도록 상기 기판의 전체 면 상에 형성된 게이트 절연막;
상기 게이트 전극과 적어도 부분적으로 중첩되도록 상기 게이트 절연막 상에 형성된 산화물 반도체층;
상기 산화물 반도체층의 일부 상에 형성된 식각 차단층;
상기 산화물 반도체층 및 식각 차단층 상에 형성된 소스 전극; 및
상기 산화물 반도체층 및 식각 차단층 상에 상기 소스 전극과 이격되게 형성된 드레인 전극을 포함하되,
상기 식각 차단층은 유기실록산 화합물(organosiloxane compound)을 포함하고,
상기 유기실록산 화합물은 실세스퀴옥산(silsesquioxane)이고,
상기 식각 차단층은 테트라에틸오르소실리케이트(tetraethylorthosilicate)를 더 포함하고,
상기 식각 차단층에서 상기 실세스퀴옥산(silsesquioxane) 대 상기 테트라에틸오르소실리케이트(tetraethylorthosilicate)의 중량비는 1:3 내지 1:5 것을 특징으로 하는 산화물 박막 트랜지스터 어레이.Board;
A gate electrode on the substrate;
A gate insulating film formed on the entire surface of the substrate to cover the gate electrode;
An oxide semiconductor layer formed on the gate insulating film to at least partially overlap the gate electrode;
An etch blocking layer formed on a portion of the oxide semiconductor layer;
A source electrode formed on the oxide semiconductor layer and the etch stop layer; And
A drain electrode formed spaced apart from the source electrode on the oxide semiconductor layer and the etch-blocking layer,
The etch-blocking layer includes an organosiloxane compound,
The organosiloxane compound is silsesquioxane,
The etch-blocking layer further includes tetraethylorthosilicate,
The oxide thin film transistor array, characterized in that the weight ratio of the silsesquioxane (silsesquioxane) to the tetraethylorthosilicate (tetraethylorthosilicate) in the etch stop layer is 1:3 to 1:5.
상기 유기실록산 화합물은 3차원 구조를 갖는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이.According to claim 1,
The organosiloxane compound has an oxide thin film transistor array, characterized in that it has a three-dimensional structure.
상기 식각 차단층은 킬레이트제, 및 상화방지제를 더 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이. According to claim 1,
The etch stop layer is an oxide thin film transistor array, characterized in that it further comprises a chelating agent, and an anti-causing agent.
상기 식각 차단층은 SiO2를 더 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이.According to claim 1,
The etch stop layer is an oxide thin film transistor array further comprising SiO 2 .
상기 식각 차단층은 금속 산화물을 더 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이.According to claim 1,
The etch stop layer is an oxide thin film transistor array further comprising a metal oxide.
상기 금속 산화물은 ZrO2, Al2O3 또는 TiO2인 것을 특징으로 하는 산화물 박막 트랜지스터 어레이.The method of claim 6,
The metal oxide is an oxide thin film transistor array, characterized in that ZrO 2 , Al 2 O 3 or TiO 2 .
상기 게이트 전극이 덮이도록 상기 기판의 전체 면 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 상기 게이트 전극과 적어도 부분적으로 중첩되도록 산화물 반도체층을 형성하는 단계;
상기 산화물 반도체층의 일부 상에 식각 차단층을 형성하는 단계; 및
상기 산화물 반도체층 및 식각 차단층 상에 소스 전극 및 드레인 전극을 서로 이격되게 각각 형성하는 단계를 포함하되,
상기 식각 차단층을 형성하는 단계는,
유기실록산 화합물을 포함하는 용액을 준비하는 단계;
상기 용액을 상기 산화물 반도체층의 적어도 일부 상에 코팅하는 단계; 및
상기 코팅된 용액을 경화시키는 단계를 포함하고,
상기 유기실록산 화합물은 실세스퀴옥산(silsesquioxane)이고,
상기 용액은 테트라에틸오르소실리케이트(tetraethylorthosilicate)를 더 포함하고,
상기 용액은 상기 실세스퀴옥산과 상기 테트라에틸오르소실리케이트를 1:3 내지 1:5의 중량비로 포함하고,
상기 용액 100 중량부는 유기용매 100 내지 1100 중량부와 혼합되는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이의 제조방법.Forming a gate electrode on the substrate;
Forming a gate insulating film on the entire surface of the substrate so that the gate electrode is covered;
Forming an oxide semiconductor layer on the gate insulating layer to at least partially overlap the gate electrode;
Forming an etch stop layer on a portion of the oxide semiconductor layer; And
And forming a source electrode and a drain electrode on the oxide semiconductor layer and the etch blocking layer to be spaced apart from each other,
Forming the etch-blocking layer,
Preparing a solution containing an organosiloxane compound;
Coating the solution on at least a portion of the oxide semiconductor layer; And
Curing the coated solution,
The organosiloxane compound is silsesquioxane,
The solution further comprises tetraethylorthosilicate,
The solution contains the silsesquioxane and the tetraethyl orthosilicate in a weight ratio of 1:3 to 1:5,
The method of manufacturing an oxide thin film transistor array, characterized in that 100 parts by weight of the solution is mixed with 100 to 1100 parts by weight of an organic solvent.
상기 유기실록산 화합물은 3차원 구조를 갖는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이의 제조방법.The method of claim 8,
The method of manufacturing an oxide thin film transistor array, wherein the organosiloxane compound has a three-dimensional structure.
상기 용액은 광개시제를 더 포함하고,
상기 코팅 단계는 상기 산화물 반도체층이 형성되어 있는 상기 기판의 전체 면 상에 상기 용액을 코팅함으로써 수행되며,
상기 경화 단계는 상기 코팅된 용액 중에서 상기 산화물 반도체층의 일부 상에 위치한 일부에 선택적으로 광을 조사함으로써 수행되는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이의 제조방법.The method of claim 8,
The solution further comprises a photoinitiator,
The coating step is performed by coating the solution on the entire surface of the substrate on which the oxide semiconductor layer is formed,
The curing step is a method of manufacturing an oxide thin film transistor array, characterized in that carried out by selectively irradiating light to a portion located on a portion of the oxide semiconductor layer in the coated solution.
상기 코팅 단계는 상기 용액을 상기 산화물 반도체층의 일부 상에 프린팅함으로써 수행되고,
상기 경화 단계는 상기 프린팅된 용액을 가열함으로써 수행되는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이의 제조방법.The method of claim 8,
The coating step is performed by printing the solution on a portion of the oxide semiconductor layer,
The curing step is a method of manufacturing an oxide thin film transistor array, characterized in that is performed by heating the printed solution.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130157474A KR102141944B1 (en) | 2013-12-17 | 2013-12-17 | Oxide Thin Film Transistor Array and Method for Manufacturing The Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130157474A KR102141944B1 (en) | 2013-12-17 | 2013-12-17 | Oxide Thin Film Transistor Array and Method for Manufacturing The Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150070828A KR20150070828A (en) | 2015-06-25 |
| KR102141944B1 true KR102141944B1 (en) | 2020-08-06 |
Family
ID=53517300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130157474A KR102141944B1 (en) | 2013-12-17 | 2013-12-17 | Oxide Thin Film Transistor Array and Method for Manufacturing The Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102141944B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278077A (en) * | 2009-05-26 | 2010-12-09 | Panasonic Corp | Thin-film transistor, and method of manufacturing the same |
| WO2012170160A1 (en) * | 2011-06-08 | 2012-12-13 | Cbrite Inc. | Metal oxide tft with improved source/drain contacts |
| WO2013108300A1 (en) * | 2012-01-20 | 2013-07-25 | パナソニック株式会社 | Thin film transistor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070011273A (en) * | 2006-07-25 | 2007-01-24 | 후지쯔 가부시끼가이샤 | Semiconductor device and process for fabricating the same |
-
2013
- 2013-12-17 KR KR1020130157474A patent/KR102141944B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278077A (en) * | 2009-05-26 | 2010-12-09 | Panasonic Corp | Thin-film transistor, and method of manufacturing the same |
| WO2012170160A1 (en) * | 2011-06-08 | 2012-12-13 | Cbrite Inc. | Metal oxide tft with improved source/drain contacts |
| WO2013108300A1 (en) * | 2012-01-20 | 2013-07-25 | パナソニック株式会社 | Thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150070828A (en) | 2015-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10707236B2 (en) | Array substrate, manufacturing method therefor and display device | |
| US10340354B2 (en) | Manufacturing method of thin-film transistor (TFT) array substrate | |
| US9741750B2 (en) | Thin film transistor, pixel structure, and method for manufacturing the same, array substrate and display device | |
| US8728861B2 (en) | Fabrication method for ZnO thin film transistors using etch-stop layer | |
| US20160370621A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| US9698166B2 (en) | Thin film transistor, method for manufacturing thin film transistor, array substrate, method for manufacturing array substrate, and display device | |
| US9246010B2 (en) | Thin film transistor substrate | |
| CN106229347B (en) | A kind of low-temperature polysilicon film transistor and its manufacturing method | |
| CN107946196B (en) | Oxide thin film transistor, preparation method thereof, array substrate and display device | |
| US20110175088A1 (en) | Thin-Film Transistor Substrate and Method of Fabricating the Same | |
| US20180292696A1 (en) | Array substrate, manufacturing method thereof, display panel and display device | |
| KR101415748B1 (en) | A composition for oxide semiconductor, preparation methods thereof, methods of forming the oxide semiconductor thin film, methods of fomring an electrical device and an electrical device formed thereby | |
| CN103988288A (en) | Semiconductor device | |
| KR102318054B1 (en) | TFT substrate and manufacturing method thereof | |
| US9564536B2 (en) | Self-aligned metal oxide thin-film transistor component and manufacturing method thereof | |
| WO2017008347A1 (en) | Array substrate, manufacturing method for array substrate, and display device | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| US10833107B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
| CN103109373A (en) | Display device thin film semiconductor device and method of manufacturing same | |
| US9972643B2 (en) | Array substrate and fabrication method thereof, and display device | |
| CN109728003B (en) | Display substrate, display device and manufacturing method of display substrate | |
| KR102123529B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US20070020836A1 (en) | Method for manufacturing thin film transistor substrate | |
| KR102141944B1 (en) | Oxide Thin Film Transistor Array and Method for Manufacturing The Same | |
| WO2017166337A1 (en) | Thin-film transistor, method for fabricating thin-film transistor, and liquid-crystal display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |