KR102133289B1 - 전극장치의 제조방법 및 이의 제조방법으로 제조된 전극장치 - Google Patents

전극장치의 제조방법 및 이의 제조방법으로 제조된 전극장치 Download PDF

Info

Publication number
KR102133289B1
KR102133289B1 KR1020190020712A KR20190020712A KR102133289B1 KR 102133289 B1 KR102133289 B1 KR 102133289B1 KR 1020190020712 A KR1020190020712 A KR 1020190020712A KR 20190020712 A KR20190020712 A KR 20190020712A KR 102133289 B1 KR102133289 B1 KR 102133289B1
Authority
KR
South Korea
Prior art keywords
electrode device
wafer
electrode
manufacturing
substrate portion
Prior art date
Application number
KR1020190020712A
Other languages
English (en)
Inventor
김소희
서희원
김남주
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020190020712A priority Critical patent/KR102133289B1/ko
Application granted granted Critical
Publication of KR102133289B1 publication Critical patent/KR102133289B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/02—Details
    • A61N1/04—Electrodes
    • A61N1/05—Electrodes for implantation or insertion into the body, e.g. heart electrode
    • A61N1/0526—Head electrodes
    • A61N1/0543—Retinal electrodes
    • A61B5/04001—
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/68—Arrangements of detecting, measuring or recording means, e.g. sensors, in relation to patient
    • A61B5/6846—Arrangements of detecting, measuring or recording means, e.g. sensors, in relation to patient specially adapted to be brought in contact with an internal body part, i.e. invasive
    • A61B5/6847—Arrangements of detecting, measuring or recording means, e.g. sensors, in relation to patient specially adapted to be brought in contact with an internal body part, i.e. invasive mounted on an invasive device
    • A61B5/686—Permanently implanted devices, e.g. pacemakers, other stimulators, biochips
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/36046—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation of the eye
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/3605—Implantable neurostimulators for stimulating central or peripheral nerve system
    • A61N1/36125—Details of circuitry or electric components
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N5/0613—Apparatus adapted for a specific treatment
    • A61N5/0622—Optical stimulation for exciting neural tissue
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B2562/00—Details of sensors; Constructional details of sensor housings or probes; Accessories for sensors
    • A61B2562/02—Details of sensors specially adapted for in-vivo measurements
    • A61B2562/0209—Special features of electrodes classified in A61B5/24, A61B5/25, A61B5/283, A61B5/291, A61B5/296, A61B5/053
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B2562/00—Details of sensors; Constructional details of sensor housings or probes; Accessories for sensors
    • A61B2562/12—Manufacturing methods specially adapted for producing sensors for in-vivo measurements
    • A61B2562/125—Manufacturing methods specially adapted for producing sensors for in-vivo measurements characterised by the manufacture of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Pathology (AREA)
  • Biophysics (AREA)
  • Ophthalmology & Optometry (AREA)
  • Neurosurgery (AREA)
  • Medical Informatics (AREA)
  • Chemical & Material Sciences (AREA)
  • Surgery (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • Inorganic Chemistry (AREA)
  • Cardiology (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrotherapy Devices (AREA)

Abstract

본 발명은 전극장치의 제조방법 및 이의 제조방법으로 제조된 전극장치에 관한 것으로, 보다 상세하게는 망막에 손상을 가하지 않고 망막에 밀착하여 망막에 전기적 자극을 가할 수 있는 전극장치의 제조방법 및 이의 제조방법으로 제조된 전극장치에 관한 것이다. 본 발명은 a) 웨이퍼의 일면에 금속층을 증착시키고, 상기 금속층을 기설정된 형상으로 패터닝하는 단계; b) 상기 금속층이 패터닝된 상기 웨이퍼의 일면에 가공홀을 형성하는 단계; c) 형성된 상기 가공홀에 기판부를 형성하는 단계; d) 상기 기판부가 형성된 상기 웨이퍼의 타면을 그라인딩 및 식각하여 상기 기판부를 노출시키는 단계; e) 상기 웨이퍼의 타면측부터 기설정된 깊이만큼 상기 기판부를 식각하여 전극부를 형성하는 단계; 및 f) 형성된 상기 전극부의 상단부에 증착층을 형성하는 단계를 포함하며, 상기 기판부는 상기 망막 및 광수용체층의 형상에 대응하여 변형되도록 마련되어, 상기 전극부를 상기 망막에 밀착시키는 것을 특징으로 하는 3차원 전극장치의 제조방법을 제공한다.

Description

전극장치의 제조방법 및 이의 제조방법으로 제조된 전극장치{METHOD OF MANUFACTURING ELECTRODE DEVICE AND ELECTRODE DEVICE MANUFACTURED BY THE METHOD}
본 발명은 2차원 및 3차원 전극장치의 제조방법 및 이의 제조방법으로 제조된 2차원 및 3차원 전극장치에 관한 것으로, 보다 상세하게는 임의의 구조로 배치가 가능하며, 망막에 손상을 가하지 않고 망막에 밀착하여 망막에 전기적 자극을 가할 수 있는 2차원 및 3차원 전극장치의 제조방법 및 이의 제조방법으로 제조된 2차원 및 3차원 전극장치에 관한 것이다.
일반적으로, 망막에 대한 전기적 자극 장치는 외막을 절개하여 절개부에 전극을 삽입한 다음, 삽입된 전극을 망막에 부착하는 방식으로 인공 망막을 형성하도록 이루어져 있다.
또한, 종래의 전극장치는, 두께로 인해 전극기판을 망막의 굴곡에 따라 밀착시키기 어렵기 때문에, 사람마다 다른 안구의 치수나 망막의 굴곡에 따라 전극이 밀착되지 못하고, 수술 중이나 활동 중에 머리가 움직임에 따라 전극이 탈착되기 쉬운 문제점이 있었다.
그리고 이처럼, 전극이 망막에 밀착되지 못하게 되면 원하는 부위에 정확하게 전기적 자극을 가할 수 없다.
따라서, 종래에는 전극과 망막이 밀착되지 못하고 움직이는 것을 방지하기 위해, 전극장치를 부착한 후에, 별도의 장치를 이용하여 이를 고정해야 했다. 그러나, 이처럼 별도의 장치를 이용하여 전극장치를 부착하는 경우, 수술 시간이 증가하고, 제작 비용이 증가하여 경제적이지 못하고, 장기간 안정적으로 전극장치를 부착하는 것이 불가능하다는 문제가 있다.
또한, 미국등록특허 제7,079,900호(이하 종래기술이라 함)는 별도의 장치 없이 망막에 전극장치를 고정시키는 기술을 개시하나, 종래기술은 전극을 뾰족한 형태로 하여 망막에 고정시키기 때문에 망막 세포에 손상을 가할 위험이 있다.
또한, 종래의 전극장치는 격자 구조로 배치된 다수 개의 전극을 갖는 전극장치가 주를 이루고 있으나, 하나의 전극을 통해 망막에 주입된 전류가 주변으로도 퍼져나가 고해상도 시력을 구현하는 데 한계가 있다.
미국등록특허 제7,079,900호
상기와 같은 문제를 해결하기 위한 본 발명의 목적은 망막에 손상을 가하지 않고 망막에 밀착하여 망막에 전기적 자극을 가할 수 있으며, 하나의 전극을 통해 망막에 주입된 전류가 주변으로 퍼지는 것을 막기 위해 하나의 전극을 효과적으로 고립시킬 수 있도록 육각 구조 또는 팔각 구조 등의 형상으로 전극이 배치된 2차원 또는 3차원의 전극장치의 제조방법 및 이의 제조방법으로 제조된 전극장치를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 a) 웨이퍼의 일면에 금속층을 증착시키고, 상기 금속층을 기설정된 형상으로 패터닝하는 단계; b) 상기 금속층이 패터닝된 상기 웨이퍼의 일면에 가공홀을 형성하는 단계; c) 형성된 상기 가공홀에 기판부를 형성하는 단계; d) 상기 기판부가 형성된 상기 웨이퍼의 타면을 그라인딩 및 식각하여 상기 기판부를 노출시키는 단계; e) 상기 웨이퍼의 타면측부터 기설정된 깊이만큼 상기 기판부를 식각하여 전극부를 형성하는 단계; 및 f) 형성된 상기 전극부의 상단부에 증착층을 형성하는 단계를 포함하며, 상기 기판부는 상기 망막 및 광수용체층의 형상에 대응하여 변형되도록 마련되어, 상기 전극부를 상기 망막에 밀착시키는 것을 특징으로 하는 3차원 전극장치의 제조방법을 제공한다.
본 발명의 실시예에 있어서, 상기 a) 단계에서, 상기 금속층은 금(Au)과 티타늄(Ti) 또는 상기 금과 크롬(Cr)으로 이루어지며, 상기 티타늄 및 상기 크롬은 상기 금과 상기 실리콘으로 이루어진 상기 웨이퍼 사이의 접촉을 강화시키는 것을 특징으로 할 수 있다.
본 발명의 실시예에 있어서, 상기 b) 단계는, b1) 상기 금속층상에 감광액(Photoresist)으로 이루어진 감광마스크층을 형성하는 단계; b2) 상기 웨이퍼에 딥 반응성 이온 에칭(Deep reactive ion etching) 공정을 수행하는 단계; 및 b3) 상기 감광마스크층을 제거하는 단계를 포함하는 것을 특징으로 할 수 있다.
본 발명의 실시예에 있어서, 상기 c) 단계는, c1) 상기 금속층상에 커버를 덮는 단계; c2) 상기 가공홀에 투명 물질을 채우는 단계; 및 c3) 상기 투명 물질이 경화되어 기판부가 형성된 후, 상기 커버를 제거하는 단계를 포함하며, 상기 커버는 상기 기판부와 상기 금속층의 표면이 일직선상에 위치되도록 하는 것을 특징으로 할 수 있다.
본 발명의 실시예에 있어서, 상기 투명 물질은 PDMS(polydimethylsiloxane) 또는 패럴린(Parylene)을 포함하는 폴리머(Polymer)인 것을 특징으로 할 수 있다.
본 발명의 실시예에 있어서, 상기 d) 단계는, d1) 상기 웨이퍼의 타면을 그라인딩 하는 단계; 및 d2) 기설정된 두께만큼 그라인딩 된 상기 웨이퍼의 타면을 식각하여 상기 기판부를 노출시키는 단계를 포함하는 것을 특징으로 할 수 있다.
본 발명의 실시예에 있어서, 상기 d2) 단계에서, 상기 웨이퍼의 타면은 등방성 습식 에칭(isotropic wet etching) 공정을 통해 식각되는 것을 특징으로 할 수 있다.
본 발명의 실시예에 있어서, 상기 e) 단계 이후에, 기설정된 개수의 상기 전극부를 포함하도록 상기 기판부를 분리하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
본 발명의 실시예에 있어서, 상기 f) 단계는, 상기 증착층은 상기 전극부의 단부에 백금(Pt) 또는 이리듐옥사이드(IrOx)를 포함하는 금속 박막을 증착하여 형성되며, 상기 증착층은 상기 전극부의 임피던스를 낮추도록 마련된 것을 특징으로 할 수 있다.
본 발명의 실시예에 있어서, 상기 e) 단계에서, 상기 기판부는 건식 식각 및 습식 식각 중 어느 하나 이상의 방법으로 식각되는 것을 특징으로 할 수 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 a) 웨이퍼의 일면에 금속층을 증착시키고, 상기 금속층을 기설정된 형상으로 패터닝하는 단계; b) 상기 금속층이 패터닝된 상기 웨이퍼의 일면에 가공홀을 형성하는 단계; c) 형성된 상기 가공홀에 기판부를 형성하는 단계; d) 상기 기판부가 형성된 상기 웨이퍼의 타면을 그라인딩 및 식각하여 상기 기판부를 노출시켜 전극부를 형성하는 단계; 및 e) 형성된 상기 전극부의 상단부에 증착층을 형성하는 단계를 포함하는 2차원 전극장치의 제조방법을 제공한다.
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 전극장치의 제조방법으로 제조된 전극장치에 있어서, 안구 내 광수용체층(photoreceptor)에 삽입되도록 마련되며, 투명 물질로 이루어진 상기 기판부; 및 망막을 자극하도록 마련된 복수의 상기 전극부를 포함하며, 상기 기판부는 상기 망막 및 상기 광수용체층의 형상에 대응하여 변형되도록 마련되어, 상기 전극부를 상기 망막에 밀착시키는 것을 특징으로 하는 전극장치를 제공한다.
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 2차원 전극장치의 제조방법으로 제조된 2차원 전극장치에 있어서, 안구 내 광수용체층(photoreceptor)에 삽입되도록 마련되며, 투명 물질로 이루어진 상기 기판부; 및 망막을 자극하도록 마련된 복수의 상기 전극부를 포함하며, 상기 기판부는 상기 망막 및 상기 광수용체층의 형상에 대응하여 변형되도록 마련되어, 상기 전극부를 상기 망막에 밀착시키는 것을 특징으로 하는 2차원 전극장치를 제공한다.
상기와 같은 구성에 따르는 본 발명의 효과는, 망막에 전극부가 밀착되어 정해진 위치에서 안정적으로 망막에 전기적 자극을 가하거나 망막의 전기적 신호를 측정할 수 있다.
또한, 본 발명은 전극부의 단부가 뾰족한 모양이 아닌 경우에도, 기판부가 유연한 재질로 마련되기 때문에 전극부가 망막, 뇌, 척수, 말초 신경 등에 손상을 가하지 않고 밀착되도록 할 수 있다.
또한, 본 발명에 따르면, 기판부가 투명 물질로 이루어져 광다이오드부가 광에너지를 전기에너지로 변환할 수 있도록 마련되며, 광다이오드부는 전극부와 전기적으로 연결되어, 생성한 전기에너지를 전극부에 제공하도록 마련된다.
또한, 본 발명의 제조방법에 따르면, 제한된 크기로 종래보다 고밀도 및 고해상도의 전극을 제작하는 것이 가능하다.
또한, 본 발명의 제조방법에 따르면, 2차원 전극장치 및 3차원 전극장치를 제작하는 것이 가능하다.
또한, 본 발명에 따르면, 전류가 주변으로 퍼지는 것을 효과적으로 차단할 수 있는 육각 구조 또는 팔각 구조 등을 포함한 임의의 구조로 전극을 배치하는 것이 가능하다. 구체적으로 종래에는 전극이 격자 구조로만 배치될 수 밖에 없었기 때문에 구조상 전류가 주변으로 퍼지는 문제가 있었다. 그러나, 본 발명의 제조방법에 따르면, 전극을 육각, 팔각 등의 임의의 구조로 배치하기 용이하여 전류가 주변으로 퍼지는 문제를 방지할 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일실시예에 따른 전극장치의 망막 내 삽입 위치를 나타낸 예시도이다.
도 2는 본 발명의 일실시예에 따른 3차원 전극장치의 사시도이다.
도 3은 본 발명의 일실시예에 따른 3차원 전극장치의 작동을 예시적으로 나타낸 측면도이다.
도 4는 본 발명의 일실시예에 따른 3차원 전극장치의 상부 사시도 및 하부 사시도이다.
도 5는 본 발명의 일실시예에 따른 3차원 전극장치의 배열을 예시적으로 나타낸 사시도이다.
도 6은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법의 순서도이다.
도 7은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법의 전체 공정예시도이다.
도 8은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 웨이퍼의 사시도이다.
도 9는 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 웨이퍼의 일면에 금속층을 증착한 상태를 나타낸 사시도이다.
도 10은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 가공홀을 형성하는 단계의 순서도이다.
도 11은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 감광마스크층을 형성한 상태를 나타낸 사시도이다.
도 12는 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 딥 반응성 이온 에칭을 수행한 상태를 나타낸 사시도이다.
도 13은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 기판부를 형성하는 단계의 순서도이다.
도 14는 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 기판부가 형성된 상태를 예시적으로 나타낸 사시도이다.
도 15는 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 기판부를 노출시키는 단계를 나타낸 순서도이다.
도 16은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 웨이퍼의 타면은 그라인딩 하는 단계를 예시적으로 나타낸 사시도이다.
도 17은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 웨이퍼의 타면을 식각하여 기판부를 노출시키는 단계를 예시적으로 나타낸 사시도이다.
도 18은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 전극부를 형성하는 단계를 예시적으로 나타낸 사시도이다.
도 19는 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 증착층을 형성하는 단계의 예시도이다.
도 20은 본 발명의 일실시예에 따른 2차원 전극장치의 작동을 예시적으로 나타낸 측면도이다.
도 21은 본 발명의 일실시예에 따른 2차원 전극장치의 제조방법의 순서도이다.
도 22는 본 발명의 일실시예에 따른 2차원 전극장치의 제조방법의 전체 공정예시도이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 3차원 전극장치의 망막 내 삽입 위치를 나타낸 예시도이다.
도 1을 참조하면, 먼저, 안구(10)에는 신경절세포층(12), 양극세포층(13) 광수용체층(photoreceptor, 14)을 포함하는 망막(11)이 마련되며, 상기 광수용체층(14)에 3차원 전극장치(100) 및 2차원 전극장치(400, 도 20 참조)가 형성될 수 있다.
상기 3차원 전극장치(100) 및 2차원 전극장치는 상기 광수용체층(14)에 삽입되도록 마련될 수 있으며, 더욱 상세하게는, 고해상도를 갖는 상기 3차원 3차원 전극장치(100) 및 2차원 전극장치는 상기 양극세포층(13)과 상기 광수용체층(14) 사이로 삽입되도록 마련될 수 있다. 그리고, 상기 3차원 전극장치(100) 및 2차원 전극장치는 맥락막상(suprachoroid)에 삽입되도록 마련되는 것도 가능하다.
도 2는 본 발명의 일실시예에 따른 3차원 전극장치의 사시도이고, 도 3은 본 발명의 일실시예에 따른 3차원 전극장치의 작동을 예시적으로 나타낸 예시도이다.
도 2 및 도 3을 더 참조하면, 상기 3차원 전극장치(100)는 기판부(110)와, 전극부(120)를 포함하며, 광다이오드부(140)를 포함하는 회로부(130)와 결합될 수 있다. 상기 기판부(110) 및 상기 전극부(120)는 상기 신경절세포층(12) 및 상기 양극세포층(13)의 형상에 대응하여 변형되도록 마련되어, 상기 전극부(120)가 상기 신경절세포층(12) 및 상기 양극세포층(13)에 밀착되도록 할 수 있다.
상기 기판부(110)는 상기 안구(10) 내 상기 광수용체층(14)에 삽입되도록 마련되며, 투명 물질로 이루어질 수 있다.
그리고, 상기 기판부(110)는 상기 망막(11)의 형상에 대응하여 변형될 수 있도록 하기 위해 유연성을 갖는 소재로 마련될 수 있다.
또한, 상기 기판부(110)는 상기 안구(10) 내로 유입된 빛이 통과하여 상기 광다이오드부(140)에 도달할 수 있도록 PDMS(Polydimethylsiloxane) 또는 패럴린(Parylene)을 포함하는 폴리머(Polymer)의 투명 물질로 이루어질 수 있다.
구체적으로, 종래의 경우, 카메라 등의 외부 장치로부터 이미지 신호를 전극에 전달하고, 전극이 전달받은 이미지 신호를 전기 자극을 통해 사용자에게 전달하는 기술이었기 때문에, 상기 기판부(110)가 투명 물질로 이루어질 필요가 없었다. 그러나, 본 발명의 경우, 카메라 등으로 촬영된 이미지 정보를 전극에 전달하는 것이 아니라, 사용자의 눈을 통해 입사된 빛을 전기적 신호로 변환하는 것이기 때문에 기판부(110)가 투명 물질로 이루어지는 것이 필수적이다.
상기 전극부(120)는 상기 기판부(110)에 형성되며, 상기 신경절세포층(12) 및 양극세포층(13)을 자극하도록 복수로 마련될 수 있다.
도 4는 본 발명의 일실시예에 따른 3차원 전극장치의 상부 사시도 및 하부 사시도이다.
도 4 에 도시된 것처럼, 상기 전극부(120)는 상기 망막(11)과 접하는 면이 곡면 또는 평면으로 형성되어 상기 전극부(120)가 상기 망막(11)에 밀착되었을 때, 상기 망막(11)에 손상이 생기는 것을 방지하도록 마련될 수 있다.
상기 전극부(120)의 상부는 원형 또는 사각형 형상으로 이루어질 수 있고, 모따기가 된 사각형 형상으로 이루어질 수도 있다. 그리고, 상기 전극부(120)의 하부는 상기 회로부와 연결되어 전력을 제공받도록 마련될 수 있다. 상기 전극부(120)의 하부는 원형 또는 사각형으로 마련될 수 있다. 단, 상기 전극부(120)의 형상을 이에 한정하는 것은 아니다.
도 5는 본 발명의 일실시예에 따른 3차원 전극장치의 배열을 예시적으로 나타낸 사시도이다.
도 5에 도시된 것처럼, 상기 전극부(120)는, 상기 기판부(110)에 격자구조, 육각구조로 배열되거나, 각 행 또는 열이 상호 엇갈려 배열되도록 마련될 수도 있다.
다시, 도 2 및 도 3을 참조하면, 상기 회로부(130)는 상기 기판부(110)의 하부에 결합될 수 있다.
상기 회로부(130)는 각각의 상기 전극부(120)가 상호 전기적으로 간섭되지 않도록 할 수 있다.
상기 광다이오드부(140)는 상기 회로부(130)의 상측에 마련되며, 상기 전극부(120)와 전기적으로 연결될 수 있다.
구체적으로, 상기 광다이오드부(140)는, 상기 회로부(130)의 상측에 마련되되, 상기 전극부(120)의 일측에 위치하도록 형성될 수 있다. 이처럼 마련된 상기 광다이오드부(140)는, 투명한 상기 기판부(110)를 통과한 빛이 상기 전극부(120)에 의해 차단되지 않고 그대로 입사되도록 할 수 있다.
또한, 상기 광다이오드부(140)는 상기 기판부(110)를 통과하여 입사된 빛에너지를 전기에너지로 변환하고 변환된 전기에너지를 상기 전극부(120)에 제공함으로써, 상기 전극부(120)가 상기 망막을 자극하도록 하거나, 상기 망막으로부터 전기신호를 측정하도록 할 수 있다.
여기서, 상기 광다이오드부(140)는 광센서와, 광섬유, LED 등의 광원을 더 포함할 수 있다.
또한, 본 발명은 망막에 적용되는 것으로 한정되지 않으며, 뇌, 척수, 말초신경 등에도 적용 가능하다.
도 6은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법의 순서도이다.
도 6에 도시된 것처럼, 3차원 전극장치의 제조방법은 웨이퍼의 일면에 금속층을 증착시키고, 금속층을 기설정된 형상으로 패터닝하는 단계(S310), 금속층이 패터닝된 웨이퍼의 일면에 가공홀을 형성하는 단계(S320), 형성된 가공홀에 기판부를 형성하는 단계(S330), 기판부가 형성된 웨이퍼의 타면을 그라인딩 및 식각하여 기판부를 노출시키는 단계(S340), 웨이퍼의 타면측부터 기설정된 깊이만큼 기판부를 식각하여 전극부를 형성하는 단계(S350), 기설정된 개수의 전극부를 포함하도록 기판부를 분리하는 단계(S360), 형성된 전극부의 상단부에 증착층을 형성하는 단계(S370)를 수행할 수 있다. 이하, 각 단계를 대응되는 도 6과 함께 순차적으로 설명하도록 한다.
도 7은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법의 전체 공정예시도이고, 도 8은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 웨이퍼의 사시도이며, 도 9는 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 웨이퍼의 일면에 금속층을 증착한 상태를 나타낸 사시도이다.
도 7의 (a) 내지 도 9를 참조하면, 3차원 전극장치의 제조방법은 먼저, 웨이퍼의 일면에 금속층을 증착시키고, 금속층을 기설정된 형상으로 패터닝하는 단계(S310)를 수행할 수 있다.
웨이퍼의 일면에 금속층을 증착시키고, 금속층을 기설정된 형상으로 패터닝하는 단계(S310)에서, 상기 웨이퍼(310)는 실리콘으로 이루어지고, 상기 금속층(320)은 금(Au)과 티타늄(Ti) 또는 상기 금과 크롬(Cr)으로 이루어질 수 있다.
이때, 상기 티타늄 및 상기 크롬은 상기 금과 상기 상기 웨이퍼(310) 사이의 접촉을 강화시키기 위해 포함될 수 있다.
이처럼 마련된 상기 금속층(320)은 상기 웨이퍼(310)상에 상기 증착되되, 기설정된 형상으로 패터닝될 수 있다. 보다 구체적으로, 상기 금속층(320)은 이후 기판부(350)가 형성될 위치를 제외한 부분에 증착될 수 있다.
도 10은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 가공홀을 형성하는 단계의 순서도이고, 도 11은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 감광마스크층을 형성한 상태를 나타낸 사시도이며, 도 12는 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 딥 반응성 이온 에칭을 수행한 상태를 나타낸 사시도이다.
도 7의 (b), 도 10 내지 도 12를 참조하면, 웨이퍼의 일면에 금속층을 증착시키고, 금속층을 기설정된 형상으로 패터닝하는 단계(S310) 이후에는, 금속층이 패터닝된 웨이퍼의 일면에 가공홀을 형성하는 단계(S320)를 수행할 수 있다.
금속층이 패터닝된 웨이퍼의 일면에 가공홀을 형성하는 단계(S320)는, 먼저, 금속층상에 감광액(Photoresist)으로 이루어진 감광마스크층을 형성하는 단계(S321)를 수행할 수 있다.
금속층상에 감광액(Photoresist)으로 이루어진 감광마스크층을 형성하는 단계(S321)에서, 상기 감광마스크층(330)은 감광액으로 이루어질 수 있으며, 상기 금속층(320)상에 도포될 수 있다.
금속층상에 감광액(Photoresist)으로 이루어진 감광마스크층을 형성하는 단계(S321) 이후에는, 웨이퍼에 딥 반응성 이온 에칭(Deep reactive ion etching) 공정을 수행하는 단계(S322)를 수행할 수 있다.
웨이퍼에 딥 반응성 이온 에칭(Deep reactive ion etching) 공정을 수행하는 단계(S322)에서, 상기 웨이퍼(310)에는 딥 반응성 이온 에칭 공정이 이루어질 수 있다. 이때, 상기 딥 반응성 이온 에칭 공정은 상기 감광마스크층(330)으로 덮인 부분을 제외한 부분에만 가공홀(340)이 형성되도록 수행될 수 있다.
웨이퍼에 딥 반응성 이온 에칭(Deep reactive ion etching) 공정을 수행하는 단계(S322) 이후에는, 감광마스크층을 제거하는 단계(S323)가 수행될 수 있다.
도 13은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 기판부를 형성하는 단계의 순서도이고, 도 14는 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 기판부가 형성된 상태를 예시적으로 나타낸 사시도이다.
도 7의 (c), 도 13 및 도 14에 도시된 것처럼, 금속층이 패터닝된 웨이퍼의 일면에 가공홀을 형성하는 단계(S320) 이후에는, 형성된 가공홀에 기판부를 형성하는 단계(S330)를 수행할 수 있다.
형성된 가공홀에 기판부를 형성하는 단계(S330)는 먼저, 금속층상에 커버를 덮는 단계(S331)를 수행할 수 있다.
보다 구체적으로, 상기 커버(360)는 상기 금속층(320)의 상부를 덮도록 마련될 수 있다. 이처럼 상기 금속층(320)의 상부를 덮도록 마련된 상기 커버(360)는 상기 기판부(350)와 상기 금속층(320)의 표면이 일직선상에 위치되도록 할 수 있다.
금속층상에 커버를 덮는 단계(S331) 이후에는, 가공홀에 투명 물질을 채우는 단계(S332)를 수행할 수 있다.
구체적으로, 상기 가공홀(340)에는 투명하고 유연성을 갖는 소재인 투명 물질이 채워질 수 있다.
여기서, 상기 투명 물질은 PDMS(polydimethylsiloxane) 또는 패럴린(Parylene)을 포함하는 폴리머(Polymer)일 수 있으며, 상기 투명 물질은 경화되어 기판부(350)를 형성할 수 있다.
가공홀에 투명 물질을 채우는 단계(S332)에서 상기 가공홀(340)에 채워지는 상기 투명 물질은 상기 상기 커버(360)에 의해 동일한 수위를 갖게 된다. 즉, 상기 투명 물질이 경화되어 상기 기판부(350)를 형성할 때, 상기 기판부(350)의 두께가 동일해지도록 할 수 있다.
가공홀에 투명 물질을 채우는 단계(S332) 이후에는, 투명 물질이 경화되어 기판부가 형성된 후, 상기 커버를 제거하는 단계(S333)를 수행할 수 있다.
도 15는 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 기판부를 노출시키는 단계를 나타낸 순서도이고, 도 16은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 웨이퍼의 타면은 그라인딩 하는 단계를 예시적으로 나타낸 사시도이며, 도 17은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 웨이퍼의 타면을 식각하여 기판부를 노출시키는 단계를 예시적으로 나타낸 사시도이다.
도 7의 (d), (e) 및 도 15 내지 도 17에 도시된 것처럼, 형성된 가공홀에 기판부를 형성하는 단계(S330) 이후에는, 기판부가 형성된 웨이퍼의 타면을 그라인딩 및 식각하여 기판부를 노출시키는 단계(S340)를 수행할 수 있다.
기판부가 형성된 웨이퍼의 타면을 그라인딩 및 식각하여 기판부를 노출시키는 단계(S340)는, 먼저, 웨이퍼의 타면을 그라인딩 하는 단계(S341)를 수행할 수 있다.
웨이퍼의 타면을 그라인딩 하는 단계(S341)에서, 상기 웨이퍼(310)의 타면은 그라인더(370)에 의해 절삭될 수 있다. 이때, 상기 그라인더(370)는 상기 웨이퍼(310)의 타면에 상기 기판부(350)가 노출되기 전의 기설정된 두께까지만 절삭하도록 마련될 수 있다.
웨이퍼의 타면을 그라인딩 하는 단계(S341) 이후에는, 기설정된 두께만큼 그라인딩 된 웨이퍼의 타면을 식각하여 기판부를 노출시키는 단계(S342)를 수행할 수 있다.
기설정된 두께만큼 그라인딩 된 웨이퍼의 타면을 식각하여 기판부를 노출시키는 단계(S342)에서, 상기 웨이퍼(310)의 타면은 등방성 습식 에칭(isotropic wet etching) 공정을 통해 식각됨으로써, 상기 웨이퍼(310)의 타면에 상기 기판부(350)가 노출되도록 할 수 있다.
도 18은 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 전극부를 형성하는 단계를 예시적으로 나타낸 사시도이다.
도 7의 (f) 및 도 18에 도시된 것처럼, 기판부가 형성된 웨이퍼의 타면을 그라인딩 및 식각하여 기판부를 노출시키는 단계(S340) 이후에는, 웨이퍼의 타면측부터 기설정된 깊이만큼 기판부를 식각하여 전극부를 형성하는 단계(S350)를 수행할 수 있다.
웨이퍼의 타면측부터 기설정된 깊이만큼 기판부를 식각하여 전극부를 형성하는 단계(S350)에서, 상기 기판부(350)는 웨이퍼의 타면측부터 소정의 깊이만큼 식각될 수 있다. 이때, 상기 웨이퍼(310) 중 상기 기판부(350)의 상부를 향해 돌출된 부분이 전극부(380)를 형성하게 된다.
또한, 웨이퍼의 타면측부터 기설정된 깊이만큼 기판부를 식각하여 전극부를 형성하는 단계(S350)에서 식각은, 건식 및 습식 식각 중 어느 하나 이상의 방법으로 이루어질 수 있다.
도 7의 (g)에 도시된 것처럼, 웨이퍼의 타면측부터 기설정된 깊이만큼 기판부를 식각하여 전극부를 형성하는 단계(S350) 이후에는, 기설정된 개수의 전극부를 포함하도록 기판부를 분리하는 단계(S360)를 수행할 수 있다.
도 19는 본 발명의 일실시예에 따른 3차원 전극장치의 제조방법 중 증착층을 형성하는 단계의 예시도이다.
도 7의 (h) 및 도 19를 참조하면, 기설정된 개수의 전극부를 포함하도록 기판부를 분리하는 단계(S360) 이후에는, 형성된 전극부의 상단부에 증착층을 형성하는 단계(S370)를 수행할 수 있다.
형성된 전극부의 상단부에 증착층을 형성하는 단계(S370)에서, 상기 증착층(390)은 망막 등의 신경과 접하는 상기 전극부(380)의 상단부에 백금(Pt) 또는 이리듐옥사이드(IrOx)를 포함하는 금속 박막을 증착하여 형성되며, 상기 증착층(390)은 상기 전극부(380)의 임피던스를 낮출 수 있다.
형성된 전극부의 상단부에 증착층을 형성하는 단계(S370)는, 도시하지는 않았으나, 상기 전극부(380) 중 증착층(390)이 형성될 상단부가 상부에 노출되도록 증착마스크(미도시)를 덮은 다음, 증착마스크의 상부로 노출된 전극부(380)의 상단부에 백금(Pt) 또는 이리듐옥사이드(IrOx)를 포함하는 금속 박막을 증착하는 방식으로 이루어질 수 있다.
또한, 형성된 전극부의 상단부에 증착층을 형성하는 단계(S550)에서는, 상기 금속 박막 위에 전도성 고분자를 추가로 증착하도록 마련될 수 있다. 이처럼 금속 박막 위에 추가로 증착된 전도성 고분자는 전극의 임피던스를 더욱 낮출 수 있는 효과를 갖는다.
상기 전도성 고분자는 PEDOT:PSS일 수 있으며, 이에 한정되는 것은 아니다.
이처럼 마련된 상기 증착층(390)은 상기 망막(11, 도 1 참조)의 신경절세포층(12) 및 양극세포층(13)과 직접 접촉하여 상기 망막(11)에 전기적 자극을 가하거나 상기 망막(11)으로부터 전기적 신호를 측정할 수 있다.
이러한 제조 방법으로 마련된 3차원 전극장치(300)는 상기 회로부(130), 상기 광다이오드부(140)와 결합되어 사용될 수 있다.
전술한 방법으로 마련된 3차원 전극장치(300)의 상기 기판부(350) 및 상기 회로부(130)는 상기 신경절세포층(12), 양극세포층(13) 및 광수용체층(14)의 형상에 대응하여 변형되도록 마련되어, 상기 전극부(380)를 상기 신경절세포층(12) 및 양극세포층(13)에 밀착시킬 수 있다.
또한, 상기 고해상도를 갖는 3차원 전극 장치(300)는, 전극부(380)가 신경절세포층(12) 및 양극세포층(13)에 밀착되어 정해진 위치에서 안정적으로 신경절세포층(12) 및 양극세포층(13)에 전기적 자극을 가하거나 신경절세포층(12) 및 양극세포층(13)의 전기적 신호를 측정하도록 할 수 있다.
또한, 본 발명은 전극부(380)의 단부가 뾰족한 모양이 아닌 경우에도, 기판부(350)가 유연한 재질로 마련되기 때문에 전극부(380)가 망막 등의 신경에 손상을 가하지 않고 밀착되도록 할 수 있다.
또한, 종래에는 스프링을 통해 기판의 유연성을 확보하였기 때문에 빛의 경로에 제한이 있었으나, 본 발명에 따르면, 기판부(350)가 투명 물질로 이루어져 광다이오드부(140)가 빛을 온전히 전달받아 효율적으로 광에너지를 전기에너지로 변환할 수 있도록 마련된다. 그리고, 광다이오드부(140)가 생성한 전기에너지를 전기적으로 연결된 전극부(380)에 제공할 수 있다. 이처럼 마련된 본 발명은 전극부(380)가 신경절세포층(12) 및 양극세포층(13)을 자극하고, 신경절세포층(12) 및 양극세포층(13)의 전기적 신호를 효율적으로 측정하도록 할 수 있다.
특히, 본 발명에 따르면, 제한된 크기 내에서 고해상도의 망막 자극을 구현할 수 있다.
도 20은 본 발명의 일실시예에 따른 2차원 전극장치의 작동을 예시적으로 나타낸 측면도이다.
도 20에 도시된 바와 같이, 2차원 전극장치(400)는 기판부(410), 전극부(420), 회로부(430) 및 광다이오드부(440)를 포함한다.
상기 2차원 전극장치(400)의 구성은 상기 3차원 전극장치(100)와 유사하며, 상기 전극부(420)의 형상에 일부 차이가 있다. 이에 중복되는 설명은 배제하고, 차이가 있는 상기 전극부(420)의 형상에 대해서만 설명하도록 한다.
구체적으로, 상기 2차원 전극장치(400)의 상기 전극부(420)의 상면은 상기 기판부(410)에 의해 덮이지 않고 노출된 상태로 마련될 수 있다. 이때, 상기 전극부(420)의 상면은 상기 기판부(410)의 상부를 향해 돌출되지 않고, 상기 기판부(410)의 상면의 높이와 동일한 높이를 갖도록 형성된 것을 특징으로 할 수 있다.
도 21은 본 발명의 일실시예에 따른 2차원 전극장치의 제조방법의 순서도이고, 도 22는 본 발명의 일실시예에 따른 2차원 전극장치의 제조방법의 전체 공정예시도이다.
도 21 및 도 22를 참조하여, 2차원 전극장치(500)의 제조방법을 설명하도록 한다.
상기 2차원 전극장치의 제조방법은 웨이퍼의 일면에 금속층을 증착시키고, 금속층을 기설정된 형상으로 패터닝하는 단계(S510), 금속층이 패터닝된 웨이퍼의 일면에 가공홀을 형성하는 단계(S520), 형성된 가공홀에 기판부를 형성하는 단계(S530), 기판부가 형성된 웨이퍼의 타면을 그라인딩 및 식각하여 기판부를 노출시켜 전극부를 형성하는 단계(S540) 및 형성된 전극부의 상단부에 증착층을 형성하는 단계(S550)를 포함한다.
이때, 웨이퍼의 일면에 금속층을 증착시키고, 금속층을 기설정된 형상으로 패터닝하는 단계(S510)부터 기판부가 형성된 웨이퍼의 타면을 그라인딩 및 식각하여 기판부를 노출시켜 전극부를 형성하는 단계(S540) 까지는 전술한 3차원 전극장치(300)의 제조방법과 실질적으로 동일한 바 중복되는 구체적인 설명은 생략하도록 한다.
그리고, 상기 2차원 전극장치의 제조방법은 3차원 전극장치의 제조방법과 달리, 기판부가 형성된 웨이퍼의 타면을 그라인딩 및 식각하여 기판부를 노출시켜 전극부를 형성하는 단계(S540) 이후에, 형성된 전극부의 상단부에 증착층을 형성하는 단계(S550)를 즉시 수행할 수 있다.
즉, 상기 2차원 전극장치의 제조방법은 3차원 전극장치의 제조방법 중 웨이퍼의 타면측부터 기설정된 깊이만큼 기판부를 식각하여 전극부를 형성하는 단계(S350) 및 기설정된 개수의 전극부를 포함하도록 기판부를 분리하는 단계(S360)를 배제함으로써, 상기 전극부(580)가 상기 기판부(550)의 상부로 돌출되지 않도록 할 수 있다. 즉, 상기 전극부(580)는 상면이 노출된 상태로 마련되되, 상면의 높이가 상기 기판부(550)의 상면의 높이와 동일한 2차원의 형태로 마련될 수 있다.
그리고 이처럼, 형성된 전극부의 상단부에 증착층을 형성하는 단계(S550)를 즉시 수행함으로써, 상기 전극부에 증착층을 형성하고 상기 2차원 전극장치(500)를 제조할 수 있다.
형성된 전극부의 상단부에 증착층을 형성하는 단계(S550)에서, 상기 증착층(590)은 망막 등의 신경과 접하는 상기 전극부(580)의 상단부에 백금(Pt) 또는 이리듐옥사이드(IrOx)를 포함하는 금속 박막을 증착하여 형성되며, 상기 증착층(590)은 상기 전극부(580)의 임피던스를 낮출 수 있다.
형성된 전극부의 상단부에 증착층을 형성하는 단계(S550)는, 도시하지는 않았으나, 상기 전극부(580) 중 증착층(590)이 형성될 상단부가 상부에 노출되도록 증착마스크(미도시)를 덮은 다음, 증착마스크의 상부로 노출된 전극부(580)의 상단부에 백금(Pt) 또는 이리듐옥사이드(IrOx)를 포함하는 금속 박막을 증착하는 방식으로 이루어질 수 있다.
이처럼 마련된 상기 증착층(590)은 상기 망막(11, 도 1 참조)의 신경절세포층(12) 및 양극세포층(13)과 직접 접촉하여 상기 망막(11)에 전기적 자극을 가하거나 상기 망막(11)으로부터 전기적 신호를 측정할 수 있다.
이러한 제조 방법으로 마련된 3차원 전극장치(500)는 상기 회로부(430), 상기 광다이오드부(440)와 결합되어 사용될 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 안구 11: 망막
12: 신경절세포층 13: 양극세포층
14: 광수용체층
100, 300: 3차원 전극장치
110: 기판부 120: 전극부
130: 회로부 140: 광다이오드부
310: 웨이퍼 320: 금속층
330: 감광마스크층 340: 가공홀
350: 기판부 360: 커버
370: 그라인더 380: 전극부
390: 증착층
400, 500: 3차원 전극장치
410: 기판부 420: 전극부
430: 회로부 440: 광다이오드부
510: 웨이퍼 520: 금속층
530: 감광마스크층 540: 가공홀
550: 기판부 560: 커버
570: 그라인더 580: 전극부
590: 증착층

Claims (13)

  1. a) 웨이퍼의 일면에 금속층을 증착시키고, 상기 금속층을 기설정된 형상으로 패터닝하는 단계;
    b) 상기 금속층이 패터닝된 상기 웨이퍼의 일면에 가공홀을 형성하는 단계;
    c) 형성된 상기 가공홀에 기판부를 형성하는 단계;
    d) 상기 기판부가 형성된 상기 웨이퍼의 타면을 그라인딩 및 식각하여 상기 기판부를 노출시키는 단계;
    e) 상기 웨이퍼의 타면측부터 기설정된 깊이만큼 상기 기판부를 식각하여 전극부를 형성하는 단계; 및
    f) 형성된 상기 전극부의 상단부에 증착층을 형성하는 단계를 포함하며,
    상기 기판부는 망막 및 광수용체층의 형상에 대응하여 변형되도록 마련되어, 상기 전극부를 상기 망막에 밀착시키는 것을 특징으로 하는 3차원 전극장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 a) 단계에서,
    상기 금속층은 금(Au)과 티타늄(Ti) 또는 상기 금과 크롬(Cr)으로 이루어지며,
    상기 티타늄 및 상기 크롬은 상기 금과, 실리콘으로 이루어진 상기 웨이퍼 사이의 접촉을 강화시키는 것을 특징으로 하는 3차원 전극장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 b) 단계는,
    b1) 상기 금속층상에 감광액(Photoresist)으로 이루어진 감광마스크층을 형성하는 단계;
    b2) 상기 웨이퍼에 딥 반응성 이온 에칭(Deep　reactive ion etching) 공정을 수행하는 단계; 및
    b3) 상기 감광마스크층을 제거하는 단계를 포함하는 것을 특징으로 하는 3차원 전극장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 c) 단계는,
    c1) 상기 금속층상에 커버를 덮는 단계;
    c2) 상기 가공홀에 투명 물질을 채우는 단계; 및
    c3) 상기 투명 물질이 경화되어 기판부가 형성된 후, 상기 커버를 제거하는 단계를 포함하며,
    상기 커버는 상기 기판부와 상기 금속층의 표면이 일직선상에 위치되도록 하는 것을 특징으로 하는 3차원 전극장치의 제조방법.
  5. 제 4 항에 있어서,
    상기 투명 물질은 PDMS(polydimethylsiloxane) 또는 패럴린(Parylene)을 포함하는 폴리머(Polymer)인 것을 특징으로 하는 3차원 전극장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 d) 단계는,
    d1) 상기 웨이퍼의 타면을 그라인딩 하는 단계; 및
    d2) 기설정된 두께만큼 그라인딩 된 상기 웨이퍼의 타면을 식각하여 상기 기판부를 노출시키는 단계를 포함하는 것을 특징으로 하는 3차원 전극장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 d2) 단계에서,
    상기 웨이퍼의 타면은 등방성 습식 에칭(isotropic wet etching) 공정을 통해 식각되는 것을 특징으로 하는 3차원 전극장치의 제조방법.
  8. 제 1 항에 있어서,
    상기 e) 단계 이후에,
    기설정된 개수의 상기 전극부를 포함하도록 상기 기판부를 분리하는 단계를 더 포함하는 것을 특징으로 하는 3차원 전극장치의 제조방법.
  9. 제 1 항에 있어서,
    상기 f) 단계는,
    상기 증착층은 상기 전극부의 단부에 백금(Pt) 또는 이리듐옥사이드(IrOx)를 포함하는 금속 박막을 증착하여 형성되며,
    상기 증착층은 상기 전극부의 임피던스를 낮추도록 마련된 것을 특징으로 하는 3차원 전극장치의 제조방법.
  10. 제 1 항에 있어서,
    상기 e) 단계에서,
    상기 기판부는 건식 식각 및 습식 식각 중 어느 하나 이상의 방법으로 식각되는 것을 특징으로 하는 3차원 전극장치의 제조방법.
  11. a) 웨이퍼의 일면에 금속층을 증착시키고, 상기 금속층을 기설정된 형상으로 패터닝하는 단계;
    b) 상기 금속층이 패터닝된 상기 웨이퍼의 일면에 가공홀을 형성하는 단계;
    c) 형성된 상기 가공홀에 기판부를 형성하는 단계;
    d) 상기 기판부가 형성된 상기 웨이퍼의 타면을 그라인딩 및 식각하여 상기 기판부를 노출시켜 전극부를 형성하는 단계; 및
    e) 형성된 상기 전극부의 상단부에 증착층을 형성하는 단계를 포함하는 2차원 전극장치의 제조방법.
  12. 제 1 항에 따른 3차원 전극장치의 제조방법으로 제조된 3차원 전극장치에 있어서,
    안구 내 광수용체층(photoreceptor)에 삽입되도록 마련되며, 투명 물질로 이루어진 상기 기판부; 및
    망막을 자극하도록 마련된 복수의 상기 전극부를 포함하며,
    상기 기판부는 상기 망막 및 상기 광수용체층의 형상에 대응하여 변형되도록 마련되어, 상기 전극부를 상기 망막에 밀착시키는 것을 특징으로 하는 3차원 전극장치.
  13. 제 11 항에 따른 2차원 전극장치의 제조방법으로 제조된 2차원 전극장치에 있어서,
    안구 내 광수용체층(photoreceptor)에 삽입되도록 마련되며, 투명 물질로 이루어진 상기 기판부; 및
    망막을 자극하도록 마련된 복수의 상기 전극부를 포함하며,
    상기 기판부는 상기 망막 및 상기 광수용체층의 형상에 대응하여 변형되도록 마련되어, 상기 전극부를 상기 망막에 밀착시키는 것을 특징으로 하는 2차원 전극장치.
KR1020190020712A 2019-02-21 2019-02-21 전극장치의 제조방법 및 이의 제조방법으로 제조된 전극장치 KR102133289B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190020712A KR102133289B1 (ko) 2019-02-21 2019-02-21 전극장치의 제조방법 및 이의 제조방법으로 제조된 전극장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190020712A KR102133289B1 (ko) 2019-02-21 2019-02-21 전극장치의 제조방법 및 이의 제조방법으로 제조된 전극장치

Publications (1)

Publication Number Publication Date
KR102133289B1 true KR102133289B1 (ko) 2020-07-14

Family

ID=71526705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190020712A KR102133289B1 (ko) 2019-02-21 2019-02-21 전극장치의 제조방법 및 이의 제조방법으로 제조된 전극장치

Country Status (1)

Country Link
KR (1) KR102133289B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220048130A (ko) * 2020-10-12 2022-04-19 고려대학교 산학협력단 3차원 망막 자극 디바이스

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035738A (ko) * 2002-01-24 2003-05-09 주식회사 뉴로바이오시스 인공 망막 보철장치용 전극 구조물 및 그 제조방법
JP2005007175A (ja) * 2003-06-17 2005-01-13 Wc Heraeus Gmbh 電極構造体を製作するための方法ならびに電極構造体および該電極構造体の使用法
JP2005177508A (ja) * 2003-12-19 2005-07-07 Wc Heraeus Gmbh 電極構造体、その製造方法および使用
US7079900B2 (en) 1999-03-24 2006-07-18 Second Sight Medical Products, Inc. Electrode array for neural stimulation
KR20180008929A (ko) * 2010-10-27 2018-01-24 이리듐 메디칼 테크놀로지 컴퍼니 리미티드 플렉시블 인조 망막 장치들
KR20180113266A (ko) * 2017-04-06 2018-10-16 서울대학교산학협력단 인공 안구용 전자 장치 및 이를 포함하는 인공 안구
KR20190066856A (ko) * 2017-12-06 2019-06-14 재단법인대구경북과학기술원 풍선 타입 망막 자극장치 및 이의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079900B2 (en) 1999-03-24 2006-07-18 Second Sight Medical Products, Inc. Electrode array for neural stimulation
KR20030035738A (ko) * 2002-01-24 2003-05-09 주식회사 뉴로바이오시스 인공 망막 보철장치용 전극 구조물 및 그 제조방법
JP2005007175A (ja) * 2003-06-17 2005-01-13 Wc Heraeus Gmbh 電極構造体を製作するための方法ならびに電極構造体および該電極構造体の使用法
JP2005177508A (ja) * 2003-12-19 2005-07-07 Wc Heraeus Gmbh 電極構造体、その製造方法および使用
KR20180008929A (ko) * 2010-10-27 2018-01-24 이리듐 메디칼 테크놀로지 컴퍼니 리미티드 플렉시블 인조 망막 장치들
KR20180113266A (ko) * 2017-04-06 2018-10-16 서울대학교산학협력단 인공 안구용 전자 장치 및 이를 포함하는 인공 안구
KR20190066856A (ko) * 2017-12-06 2019-06-14 재단법인대구경북과학기술원 풍선 타입 망막 자극장치 및 이의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220048130A (ko) * 2020-10-12 2022-04-19 고려대학교 산학협력단 3차원 망막 자극 디바이스
KR102451859B1 (ko) 2020-10-12 2022-10-11 고려대학교 산학협력단 3차원 망막 자극 디바이스

Similar Documents

Publication Publication Date Title
KR101893993B1 (ko) 플렉시블 인조 망막 장치들
KR102141048B1 (ko) 3차원 전극장치 및 이의 제조방법
JP4393029B2 (ja) 可変電圧電流能を備えた多相式マイクロ光電検出装置による網膜移植法と挿入用装置
US8954156B2 (en) Methods and apparatuses for configuring artificial retina devices
US10603493B2 (en) Integrated nanowire array devices for detecting and/or applying electrical signals to tissue
US20130310933A1 (en) Retinal prosthesis system using nanowire light detector, and manufacturing method thereof
KR102133288B1 (ko) 3차원 전극장치의 제조방법 및 이의 제조방법으로 제조된 3차원 전극장치
EP2968913B1 (en) Three-dimensional multi-electrode array
KR102133289B1 (ko) 전극장치의 제조방법 및 이의 제조방법으로 제조된 전극장치
US20190388688A1 (en) Methods and Apparatuses for Configuring Artificial Retina Devices
KR102387763B1 (ko) 완전 이식형 시각 보철 시스템 및 그 동작 방법
Dinyari et al. A curvable silicon retinal implant
AU2017268551B2 (en) Flexible artificial retina devices
US20230381498A1 (en) Three-dimensional retinal stimulation device
AU2017408521B2 (en) Device for stimulating optic nerve fibers
Flores Three-dimensional Electro-neural Interfaces for High-resolution Subretinal Prostheses
US20180326214A1 (en) Device for stimulatign optic nerve fibers
Wang Photovoltaic Subretinal Prosthesis for High Visual Acuity: Design, Fabrication, and in Vivo Assessment
TWI451863B (zh) 視網膜刺激裝置及其製造方法
TWI519288B (zh) 用以設定人工視網膜裝置的方法和設備

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant