KR102133178B1 - Electronic device and method for fabricating the same - Google Patents

Electronic device and method for fabricating the same Download PDF

Info

Publication number
KR102133178B1
KR102133178B1 KR1020140069524A KR20140069524A KR102133178B1 KR 102133178 B1 KR102133178 B1 KR 102133178B1 KR 1020140069524 A KR1020140069524 A KR 1020140069524A KR 20140069524 A KR20140069524 A KR 20140069524A KR 102133178 B1 KR102133178 B1 KR 102133178B1
Authority
KR
South Korea
Prior art keywords
memory
magnetic layer
data
delete delete
layer
Prior art date
Application number
KR1020140069524A
Other languages
Korean (ko)
Other versions
KR20150141266A (en
Inventor
김양곤
이보미
최원준
김국천
다이스게 와타나베
마코토 나가미네
이영민
코지 우에다
토시히코 나가세
카즈야 사와다
Original Assignee
에스케이하이닉스 주식회사
도시바 메모리 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 도시바 메모리 가부시키가이샤 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140069524A priority Critical patent/KR102133178B1/en
Priority to US14/559,509 priority patent/US9529714B2/en
Publication of KR20150141266A publication Critical patent/KR20150141266A/en
Application granted granted Critical
Publication of KR102133178B1 publication Critical patent/KR102133178B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

전자 장치가 제공된다. 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, Mo이 첨가된 강자성 물질을 포함할 수 있다.An electronic device is provided. An electronic device according to an embodiment of the present invention is an electronic device including a semiconductor memory, wherein the semiconductor memory comprises: a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, and the second magnetic layer may include a ferromagnetic material to which Mo is added.

Description

전자 장치 및 그 제조 방법{ELECTRONIC DEVICE AND METHOD FOR FABRICATING THE SAME}ELECTRONIC DEVICE AND METHOD FOR FABRICATING THE SAME

본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
This patent document relates to memory circuits or devices and their applications in electronic devices.

최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.Recently, semiconductor devices capable of storing information in various electronic devices, such as computers and portable communication devices, are required according to miniaturization, low power consumption, high performance, and diversification of electronic devices, and research has been conducted. Such a semiconductor device is a semiconductor device capable of storing data using a characteristic of switching between different resistance states according to an applied voltage or current, for example, RRAM (Resistive Random Access Memory), PRAM (Phase-change Random Access Memory) , Ferroelectric Random Access Memory (FRAM), Magnetic Random Access Memory (MRAM), E-fuse, and the like.

본 발명의 실시예들이 해결하려는 과제는, 공정이 용이하고 가변 저항 소자의 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치를 제공하는 것이다.
The problem to be solved by the embodiments of the present invention is to provide an electronic device including a semiconductor memory which is easy to process and capable of improving characteristics of a variable resistance element.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, Mo이 첨가된 강자성 물질을 포함할 수 있다.An electronic device according to an embodiment of the present invention for solving the above problems is an electronic device including a semiconductor memory, the semiconductor memory comprising: a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, and the second magnetic layer may include a ferromagnetic material to which Mo is added.

위 실시예에서, 상기 강자성 물질은 FeCoB이고, 상기 제2 자성층 중 상기 Mo의 농도는 10% 미만이고, 상기 제2 자성층의 두께는 10Å 이상 30Å 이하일 수 있다. 또는, 상기 제2 자성층 중 상기 Mo의 농도는 10% 미만이거나, 상기 제2 자성층의 두께는 10Å 이상 30Å 이하이거나, 상기 강자성 물질은 FeCoB일 수 있다. 상기 제1 자성층은, 상기 강자성 물질과 동일한 강자성 물질을 포함하면서, 상기 Mo을 포함하지 않을 수 있다.In the above embodiment, the ferromagnetic material is FeCoB, the concentration of Mo in the second magnetic layer is less than 10%, and the thickness of the second magnetic layer may be 10 mm or more and 30 mm or less. Alternatively, the concentration of the Mo in the second magnetic layer is less than 10%, the thickness of the second magnetic layer is 10 mm or more and 30 mm or less, or the ferromagnetic material can be FeCoB. The first magnetic layer may include the same ferromagnetic material as the ferromagnetic material, and may not include the Mo.

또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, 비자성 물질이 첨가된 강자성 물질을 포함하고, 상기 제2 자성층 중 상기 비자성 물질의 농도는 10% 미만일 수 있다.In addition, an electronic device according to another embodiment of the present invention for solving the above problem is an electronic device including a semiconductor memory, the semiconductor memory comprising: a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, wherein the second magnetic layer includes a ferromagnetic material to which a nonmagnetic material is added, and a concentration of the nonmagnetic material in the second magnetic layer. May be less than 10%.

위 실싱예에서, 상기 제1 자성층 및 상기 제2 자성층의 자화 방향은, 층 표면에 대해 수직이고, 상기 제2 자성층의 두께는 10Å 이상 30Å 이하일 수 있다. 상기 비자성 물질의 표준 전극 전위는 -0.2 이상일 수 있다. 상기 비자성 물질은 고융점 금속일 수 있다. 상기 비자성 물질은 Mo, Nb, Ta 및/또는 W일 수 있다. 상기 제1 자성층은, 상기 강자성 물질과 동일한 강자성 물질을 포함하면서, 상기 비자성 물질을 포함하지 않을 수 있다. In the above example, the magnetization directions of the first magnetic layer and the second magnetic layer are perpendicular to the layer surface, and the thickness of the second magnetic layer may be 10 mm 2 or more and 30 mm or less. The non-magnetic material may have a standard electrode potential of -0.2 or more. The nonmagnetic material may be a high melting point metal. The non-magnetic material may be Mo, Nb, Ta and/or W. The first magnetic layer may include the same ferromagnetic material as the ferromagnetic material, and may not include the nonmagnetic material.

또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제1 자성층 및 상기 제2 자성층의 자화 방향은, 층 표면에 대해 수직이고, 상기 제2 자성층은, 비자성 물질이 첨가된 강자성 물질을 포함하고, 상기 제2 자성층의 두께는 10Å 이상 30Å 이하일 수 있다. In addition, an electronic device according to another embodiment of the present invention for solving the above problem is an electronic device including a semiconductor memory, the semiconductor memory comprising: a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, wherein the magnetization directions of the first magnetic layer and the second magnetic layer are perpendicular to a layer surface, and the second magnetic layer is nonmagnetic. It includes a ferromagnetic material to which the material is added, and the thickness of the second magnetic layer may be 10 mm or more and 30 mm or less.

위 실시예에서, 상기 비자성 물질의 표준 전극 전위는 -0.2 이상일 수 있다. 상기 비자성 물질은 고융점 금속일 수 있다. 상기 비자성 물질은 Mo, Nb, Ta 및/또는 W일 수 있다. 상기 제1 자성층은, 상기 강자성 물질과 동일한 강자성 물질을 포함하면서, 상기 비자성 물질을 포함하지 않을 수 있다.In the above embodiment, the standard electrode potential of the non-magnetic material may be -0.2 or more. The nonmagnetic material may be a high melting point metal. The non-magnetic material may be Mo, Nb, Ta and/or W. The first magnetic layer may include the same ferromagnetic material as the ferromagnetic material, and may not include the nonmagnetic material.

또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, 표준 전극 전위가 -0.2 이상인 비자성 물질이 첨가된 강자성 물질을 포함할 수 있다.In addition, an electronic device according to another embodiment of the present invention for solving the above problem is an electronic device including a semiconductor memory, the semiconductor memory comprising: a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, and the second magnetic layer may include a ferromagnetic material to which a non-magnetic material having a standard electrode potential of -0.2 or more is added.

위 실시예에서, 상기 비자성 물질은 고융점 금속일 수 있다. 상기 비자성 물질은 Mo, Nb, Ta 및/또는 W일 수 있다. 상기 제1 자성층은, 상기 강자성 물질과 동일한 강자성 물질을 포함하면서, 상기 비자성 물질을 포함하지 않을 수 있다.In the above embodiment, the non-magnetic material may be a high melting point metal. The non-magnetic material may be Mo, Nb, Ta and/or W. The first magnetic layer may include the same ferromagnetic material as the ferromagnetic material, and may not include the nonmagnetic material.

또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, 고융점 금속인 비자성 물질이 첨가된 강자성 물질을 포함할 수 있다.In addition, an electronic device according to another embodiment of the present invention for solving the above problem is an electronic device including a semiconductor memory, the semiconductor memory comprising: a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, and the second magnetic layer may include a ferromagnetic material to which a non-magnetic material that is a high melting point metal is added.

위 실시예에서, 상기 비자성 물질은 Mo, Nb, Ta 및/또는 W일 수 있다. 상기 제1 자성층은, 상기 강자성 물질과 동일한 강자성 물질을 포함하면서, 상기 비자성 물질을 포함하지 않을 수 있다. In the above embodiment, the non-magnetic material may be Mo, Nb, Ta and/or W. The first magnetic layer may include the same ferromagnetic material as the ferromagnetic material, and may not include the nonmagnetic material.

또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, 비자성 물질이 첨가된 강자성 물질을 포함하고, 상기 제1 자성층은, 상기 강자성 물질과 동일한 강자성 물질을 포함하면서, 상기 비자성 물질을 포함하지 않을 수 있다.In addition, an electronic device according to another embodiment of the present invention for solving the above problem is an electronic device including a semiconductor memory, the semiconductor memory comprising: a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, wherein the second magnetic layer includes a ferromagnetic material to which a nonmagnetic material is added, and the first magnetic layer is the same as the ferromagnetic material. While including a ferromagnetic material, it may not include the non-magnetic material.

상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.The electronic device further includes a microprocessor, and the microprocessor receives a signal including an instruction from outside the microprocessor, and performs extraction or decoding of the instruction or input/output control of the signal of the microprocessor. Control unit; An arithmetic unit performing an operation according to a result of decoding the command by the control unit; And a storage unit for storing data for performing the operation, data corresponding to a result of performing the operation, or an address of data for performing the operation, wherein the semiconductor memory may be a part of the storage unit in the microprocessor. have.

상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.The electronic device further includes a processor, the processor comprising: a core unit performing an operation corresponding to the command using data according to an command input from the outside of the processor; A cache memory unit for storing data for performing the operation, data corresponding to a result of performing the operation, or an address of data for performing the operation; And a bus interface connected between the core portion and the cache memory portion and transmitting data between the core portion and the cache memory portion, and the semiconductor memory may be a part of the cache memory portion in the processor. .

상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.The electronic device further includes a processing system, the processing system comprising: a processor that interprets the received command and controls operation of information according to a result of interpreting the command; A program for interpreting the command and an auxiliary storage device for storing the information; A main memory for moving and storing the program and the information from the auxiliary memory so that the processor can perform the operation using the program and the information when executing the program; And an interface device for communicating with at least one of the processor, the auxiliary memory device, and the main memory device, and the semiconductor memory being part of the auxiliary memory device or the main memory device in the processing system. Can.

상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다. The electronic device further includes a data storage system, and the data storage system includes a storage device that stores data and stores stored data regardless of power supplied thereto; A controller that controls data input/output of the storage device according to an external input command; A temporary storage device that temporarily stores data exchanged between the storage device and the outside; And an interface for communicating with one or more of the storage device, the controller, and the temporary storage device, and the semiconductor memory being part of the storage device or the temporary storage device in the data storage system. Can.

상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
The electronic device further includes a memory system, and the memory system includes: a memory storing data and storing stored data regardless of power supplied thereto; A memory controller that controls data input/output of the memory according to an external input command; A buffer memory for buffering data exchanged between the memory and the outside; And an interface for communicating with one or more of the memory, the memory controller, and the buffer memory, and the semiconductor memory may be a part of the memory or the buffer memory in the memory system.

상술한 본 발명의 실시예들에 의한 반도체 메모리를 포함하는 전자 장치에 의하면, 공정이 용이하고 가변 저항 소자의 특성 향상이 가능하다.
According to the electronic device including the semiconductor memory according to the above-described embodiments of the present invention, the process is easy and the characteristics of the variable resistance element can be improved.

도 1a는 비교예의 가변 저항 소자를 나타내는 단면도이고, 도 1b는 도 1a의 제1 자성층의 자화 커브를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 3은 제2 자성층의 두께에 따른 Ms*t 값을 나타낸 그래프이다.
도 4는 비자성 물질의 농도 및 제2 자성층의 두께에 따른 TMR 값을 나타낸 그래프이다.
도 5는 비자성 물질의 농도 및 제2 자성층의 두께에 따른 Hk 값을 나타낸 그래프이다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.1A is a cross-sectional view showing a variable resistance element of a comparative example, and FIG. 1B is a view showing a magnetization curve of the first magnetic layer of FIG. 1A.
2 is a cross-sectional view showing a variable resistance element according to an embodiment of the present invention.
3 is a graph showing the Ms*t value according to the thickness of the second magnetic layer.
4 is a graph showing the TMR value according to the concentration of the nonmagnetic material and the thickness of the second magnetic layer.
5 is a graph showing the Hk value according to the concentration of the nonmagnetic material and the thickness of the second magnetic layer.
6 is an example of configuration diagram of a microprocessor that implements a memory device according to an embodiment of the present invention.
7 is an example of configuration diagram of a processor implementing memory circuitry based on the disclosed technology.
8 is an example of configuration diagram of a system implementing memory circuitry based on the disclosed technology.
9 is an example of configuration diagram of a data storage system implementing memory circuitry based on the disclosed technology.
10 is an example of configuration diagram of a memory system implementing memory circuitry based on the disclosed technology.

이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다. Hereinafter, various embodiments will be described in detail with reference to the accompanying drawings.

도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
The drawings are not necessarily drawn to scale, and in some instances, the proportions of at least some of the structures shown in the drawings may be exaggerated to clearly illustrate features of the embodiments. When a multilayer structure having two or more layers is disclosed in the drawings or the detailed description, the relative positional relationship or arrangement order of the layers as illustrated only reflects a specific embodiment, and the present invention is not limited thereto, and the relative positions of the layers Relationships and order of arrangement may be different. Also, the drawings or detailed description of the multilayer structure may not reflect all layers present in a particular multilayer structure (eg, there may be one or more additional layers between the two layers shown). For example, in the multi-layer structure of the drawings or detailed description, when the first layer is on the second layer or on the substrate, it is indicated that the first layer can be formed directly on the second layer or directly on the substrate In addition, it may also indicate a case in which one or more other layers are present between the first layer and the second layer or between the first layer and the substrate.

도 1a는 비교예의 가변 저항 소자를 나타내는 단면도이고, 도 1b는 도 1a의 제1 자성층의 자화 커브를 나타낸 도면이다.1A is a cross-sectional view showing a variable resistance element of a comparative example, and FIG. 1B is a view showing a magnetization curve of the first magnetic layer of FIG. 1A.

먼저, 도 1a를 참조하면, 가변 저항 소자(10)는 변경 가능한 자화 방향을 갖는 제1 자성층(12), 고정된 자화 방향을 갖는 제2 자성층(14), 및 제1 자성층(12)과 제2 자성층(14) 사이에 개재된 터널 베리어층(13)을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함할 수 있다. 아울러 가변 저항 소자(10)는 MTJ 구조물과 함께 MTJ 구조물의 특성을 개선하거나 제조 공정을 용이하게 하는 등 다양한 용도를 갖는 층들(11, 15 및 16 참조)를 더 포함할 수 있다.First, referring to FIG. 1A, the variable resistance element 10 includes a first magnetic layer 12 having a changeable magnetization direction, a second magnetic layer 14 having a fixed magnetization direction, and a first magnetic layer 12 and A magnetic tunnel junction (MTJ) structure including the tunnel barrier layer 13 interposed between the two magnetic layers 14 may be included. In addition, the variable resistance element 10 may further include layers (see 11, 15, and 16) having various uses, such as improving the characteristics of the MTJ structure or facilitating the manufacturing process, along with the MTJ structure.

여기서, 제1 자성층(12) 및 제2 자성층(14)은 강자성(ferromagnetic) 물질을 포함할 수 있다. 강자성 물질은 Fe 및/또는 Co 주성분으로 하는 합금을 포함할 수 있다. 특히, 비교예에서 제1 자성층(12) 및 제2 자성층(14)은 FeCoB를 포함할 수 있다. 제1 자성층(12)은 자화 방향이 가변적이어서 자화 방향에 따라 실제로 데이터를 저장할 수 있는 층으로, 자유층(free layer), 스토리지층(storage layer) 등으로 불릴 수 있다. 제2 자성층(14)은 자화 방향이 고정되어 제1 자성층(12)의 자화 방향과 대비될 수 있는 층으로서, 고정층(pinned layer), 기준층(reference layer) 등으로 불릴 수 있다. 실선 화살표로 도시한 바와 같이, 제1 자성층(12) 및 제2 자성층(14)의 자화 방향은 층 표면에 대해 수직일 수 있다. Here, the first magnetic layer 12 and the second magnetic layer 14 may include a ferromagnetic material. The ferromagnetic material may include Fe and/or an alloy based on Co. In particular, in the comparative example, the first magnetic layer 12 and the second magnetic layer 14 may include FeCoB. The first magnetic layer 12 is a layer capable of actually storing data according to the magnetization direction because the magnetization direction is variable, and may be called a free layer, a storage layer, or the like. The second magnetic layer 14 is a layer in which the magnetization direction is fixed and can be contrasted with the magnetization direction of the first magnetic layer 12, and may be referred to as a pinned layer, a reference layer, or the like. As illustrated by the solid arrow, the magnetization directions of the first magnetic layer 12 and the second magnetic layer 14 may be perpendicular to the layer surface.

터널 베리어층(13)은 절연성의 산화물 예컨대, MgO, CaO, SrO, TiO, VO, NbO 등의 산화물을 포함할 수 있다. 터널 베리어층(13)은 전자의 터널링으로 제1 자성층(12)의 자화 방향을 변화시키는 역할을 수행할 수 있다. The tunnel barrier layer 13 may include insulating oxides, such as MgO, CaO, SrO, TiO, VO, NbO, and the like. The tunnel barrier layer 13 may serve to change the magnetization direction of the first magnetic layer 12 through tunneling of electrons.

이 가변 저항 소자(10)에서 데이터는 다음과 같은 방법으로 저장될 수 있다. 가변 저항 소자(10)의 하단 및 상단과 각각 접속하는 콘택 플러그(미도시됨)를 통하여 공급되는 전류 또는 전압에 따라, 제1 자성층(12)의 자화 방향이 변화하여 제2 자성층(14)의 자화 방향과 평행한 상태가 되거나 또는 반평행한 상태가 될 수 있다. 제1 자성층(12)과 제2 자성층(14)의 자화 방향이 서로 평행한 경우 가변 저항 소자(10)는 저저항 상태로서 예컨대, 데이터 '0'을 저장할 수 있고, 반대로 제1 자성층(12)과 제2 자성층(14)의 자화 방향이 서로 반평행한 경우 가변 저항 소자(10)는 고저항 상태로서, 예컨대, 데이터 '1'을 저장할 수 있다. In this variable resistance element 10, data can be stored in the following way. The magnetization direction of the first magnetic layer 12 is changed according to a current or voltage supplied through a contact plug (not shown) that is connected to the lower and upper ends of the variable resistance element 10, respectively, so that the second magnetic layer 14 It may be in a state parallel to the magnetization direction or in an antiparallel state. When the magnetization directions of the first magnetic layer 12 and the second magnetic layer 14 are parallel to each other, the variable resistance element 10 may store data '0' as a low resistance state, and, conversely, the first magnetic layer 12 When the magnetization directions of the and the second magnetic layer 14 are antiparallel to each other, the variable resistance element 10 is in a high resistance state, for example, data '1' may be stored.

그런데, 가변 저항 소자(10)에서 제2 자성층(14)으로 이용되는 강자성 물질 예컨대, FeCoB 등은 Ms(포화 자화) 값이 크기 때문에, 제2 자성층(14)에 의해서 매우 강한 표류자계(stray field)가 생성된다(점선 화살표 참조). 이러한 표류자계의 영향으로 제1 자성층(12)에서 편향 자기장(bias magnetic field)이 발생하게 된다. 이에 대해서는 도 1b를 참조하여 보다 상세히 설명한다.By the way, since ferromagnetic materials used as the second magnetic layer 14 in the variable resistance element 10, such as FeCoB, have a large Ms (saturated magnetization) value, a very strong stray field by the second magnetic layer 14 ) Is generated (see dotted arrows). Under the influence of the stray magnetic field, a bias magnetic field is generated in the first magnetic layer 12. This will be described in more detail with reference to FIG. 1B.

도 1b의 A 선은 제1 자성층(12)에서의 편향 자기장이 없는 경우를 나타내고, B선은 제1 자성층(12)에서의 편향 자기장이 존재하는 경우를 나타내고 있다.The line A in FIG. 1B represents a case where there is no deflection magnetic field in the first magnetic layer 12, and the line B represents a case where a deflection magnetic field in the first magnetic layer 12 is present.

도 1b를 참조하면, 제1 자성층(12)에서의 편향 자기장이 부존재하는 경우, 자화 커브는 자화 축선에 대해 대칭이므로, 저저항 상태에서 고저항 상태로의 스위칭 및 고저항 상태에서 저저항 상태로의 스위칭이 대칭적으로 발생할 수 있다. Referring to FIG. 1B, when the deflection magnetic field in the first magnetic layer 12 is absent, the magnetization curve is symmetric with respect to the magnetization axis, so switching from a low resistance state to a high resistance state and from a high resistance state to a low resistance state Switching can occur symmetrically.

반면, 제1 자성층(12)에서의 편향 자기장에 의해 자화 커브가 일측 예컨대, 우측으로 이동하는 경우(화살표 참조), 자화 커브가 자화 축선에 대해 대칭일 수 없다. 이 때문에, 비대칭적인 스위칭이 발생하므로 스위칭 특성이 열화된다.On the other hand, when the magnetization curve is moved to one side, for example, to the right by the deflecting magnetic field in the first magnetic layer 12 (see arrow), the magnetization curve cannot be symmetric about the magnetization axis. For this reason, asymmetric switching occurs, and thus the switching characteristics are deteriorated.

다시 말하면, 비교예의 가변 저항 소자(10)에서는 제2 자성층(14)에서 생성되는 강한 표류자계의 영향으로 스위칭 특성이 열화되는 문제가 있다.In other words, in the variable resistance element 10 of the comparative example, there is a problem that the switching characteristics are deteriorated due to the strong drifting magnetic field generated in the second magnetic layer 14.

이하에서 설명하는 본 실시예의 가변 저항 소자에 의하면, 위와 같은 문제를 해결할 수 있으면서 아울러 가변 저항 소자에 요구되는 다양한 특성들을 만족시킬 수 있다.
According to the variable resistance element of the present embodiment described below, it is possible to solve the above problems and satisfy various characteristics required for the variable resistance element.

도 2는 본 발명의 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.2 is a cross-sectional view showing a variable resistance element according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 가변 저항 소자(100)는 변경 가능한 자화 방향을 갖는 제1 자성층(120), 고정된 자화 방향을 갖는 제2 자성층(140), 및 제1 자성층(120)과 제2 자성층(140) 사이에 개재된 터널 베리어층(130)을 포함하는 MTJ 구조물을 포함할 수 있다. Referring to FIG. 2, the variable resistance element 100 according to an embodiment of the present invention includes a first magnetic layer 120 having a changeable magnetization direction, a second magnetic layer 140 having a fixed magnetization direction, and a first An MTJ structure including a tunnel barrier layer 130 interposed between the magnetic layer 120 and the second magnetic layer 140 may be included.

여기서, 제1 자성층(120)은 강자성 물질을 포함할 수 있다. 강자성 물질은 Fe 및/또는 Co를 주성분으로 하는 합금을 포함할 수 있다. 예컨대, 제1 자성층(120)은 FeCoB를 포함할 수 있다. 제1 자성층(120)의 자화 방향은 실선 화살표로 도시한 바와 같이 층 표면에 대해 수직일 수 있다. 즉, 제1 자성층(120)의 자화 방향은 위에서 아래로 향하는 방향 및 아래에서 위로 향하는 방향 사이에서 변경될 수 있다. Here, the first magnetic layer 120 may include a ferromagnetic material. The ferromagnetic material may include Fe and/or Co-based alloys. For example, the first magnetic layer 120 may include FeCoB. The magnetization direction of the first magnetic layer 120 may be perpendicular to the layer surface as illustrated by the solid arrow. That is, the magnetization direction of the first magnetic layer 120 may be changed between a direction from top to bottom and a direction from bottom to top.

제2 자성층(140)은 비자성 물질이 첨가된 강자성 물질을 포함할 수 있다. 강자성 물질은 Fe 및/또는 Co를 주성분으로 하는 합금 예컨대, FeCoB를 포함할 수 있고, 비자성 물질은 Zr, Nb, Mo, Tc, Ru, Ta, W 등과 같은 다양한 전이 금속을 포함할 수 있다. 여기서, 비자성 물질이 첨가된 강자성 물질은, 제2 자성층(140)에서 강자성 물질이 주(main)이고 비자성 물질이 부수적임을 나타낸다. 제2 자성층(140)의 자화 방향은 실선 화살표로 도시한 바와 같이 층 표면에 대해 수직일 수 있다. 예컨대, 제2 자성층(140)의 자화 방향은 위에서 아래로 향하는 방향으로 고정될 수 있다. 이와 같이 제2 자성층(140)이 비자성 물질을 포함하는 경우, 제2 자성층(140)의 Ms 값이 감소할 수 있다. 이에 대한 실험 결과는 도 3에 나타내었다.The second magnetic layer 140 may include a ferromagnetic material to which a nonmagnetic material is added. The ferromagnetic material may include Fe and/or Co-based alloys such as FeCoB, and the non-magnetic material may include various transition metals such as Zr, Nb, Mo, Tc, Ru, Ta, W, and the like. Here, the ferromagnetic material to which the nonmagnetic material is added indicates that the ferromagnetic material is the main and the nonmagnetic material is incidental in the second magnetic layer 140. The magnetization direction of the second magnetic layer 140 may be perpendicular to the layer surface as illustrated by the solid arrow. For example, the magnetization direction of the second magnetic layer 140 may be fixed in a direction from top to bottom. As described above, when the second magnetic layer 140 includes a non-magnetic material, the Ms value of the second magnetic layer 140 may decrease. The experimental results for this are shown in FIG. 3.

도 3은 제2 자성층의 두께에 따른 Ms*t 값을 나타낸 그래프이다. 구체적으로, 도 3의 가로축은 두께를 나타내고, 세로축은 정규화된 Ms*t(포화 자화*두께) 값을 나타낸다. 도 3의 case1은 비교예의 MTJ 구조물과 같이 제2 자성층으로 비자성 물질이 첨가되지 않은 FeCoB를 이용한 경우를 나타내고, case2는 제2 자성층으로 5%의 Mo이 첨가된 FeCoB를 이용한 경우를 나타내고, case3은 제2 자성층으로 10%의 Mo이 첨가된 FeCoB를 이용한 경우를 나타낸다. 3 is a graph showing the Ms*t value according to the thickness of the second magnetic layer. Specifically, the horizontal axis in FIG. 3 represents the thickness, and the vertical axis represents the normalized Ms*t (saturated magnetization*thickness) value. Case 1 in FIG. 3 shows a case in which FeCoB without a non-magnetic material is added as a second magnetic layer, as in the MTJ structure of Comparative Example, case2 shows a case in which FeCoB with 5% Mo added as a second magnetic layer, case3 Shows the case of using FeCoB with 10% Mo added as the second magnetic layer.

도 3을 참조하면, case1에 비하여 비자성 물질이 첨가된 case2 및 case3의 Ms*t 값이 감소함을 알 수 있다. Referring to FIG. 3, it can be seen that the Ms*t values of case2 and case3 to which the non-magnetic material is added are reduced compared to case1.

이 때문에, 비교예에 비하여, 제2 자성층(140)에 의해 생성되는 표류자계가 감소하여 제1 자성층(120)에서의 편향 자기장이 감소할 수 있다. 결과적으로, 비교예에 비하여, 가변 저항 소자(100)의 스위칭 특성이 향상될 수 있다. For this reason, compared to the comparative example, the stray magnetic field generated by the second magnetic layer 140 decreases, so that the deflection magnetic field in the first magnetic layer 120 may decrease. As a result, compared to the comparative example, the switching characteristics of the variable resistance element 100 can be improved.

그런데, 위와 같이 제2 자성층(140)이 비자성 물질을 포함하여 제2 자성층(140)으로부터의 표류자계가 감소된 경우라 하더라도, 이로 인하여 가변 저항 소자(100)에 요구되는 다른 특성이 저하되지 않아야 한다. 즉, 가변 저항 소자(100)에 요구되는 다른 특성을 만족시키기 위해서, 제2 자성층(140)이 비자성 물질을 포함함에 더하여, 비자성 물질의 종류 및/또는 농도, 제2 자성층(140)의 두께 등이 정밀하게 제어되어야 한다. 이에 대해서는 후술하기로 한다. 제1 자성층(120)은 표류자계 감소의 필요성이 없으므로, 기존 특성을 만족시킬 수 있도록 비자성 물질이 첨가되지 않을 수 있다. However, even if the second magnetic layer 140 includes a non-magnetic material and the stray magnetic field from the second magnetic layer 140 is reduced as described above, due to this, other characteristics required for the variable resistance element 100 should not be deteriorated. do. That is, in order to satisfy other characteristics required for the variable resistance element 100, in addition to the second magnetic layer 140 containing a non-magnetic material, the type and/or concentration of the non-magnetic material, the second magnetic layer 140 Thickness, etc. must be precisely controlled. This will be described later. Since the first magnetic layer 120 does not need to reduce the drift magnetic field, a non-magnetic material may not be added to satisfy existing characteristics.

터널 베리어층(130)은 절연성의 산화물 예컨대, MgO, CaO, SrO, TiO, VO, NbO 등의 산화물을 포함할 수 있다. 터널 베리어층(130)은 전자의 터널링으로 제1 자성층(120)의 자화 방향을 변화시키는 역할을 수행할 수 있다. The tunnel barrier layer 130 may include insulating oxides such as MgO, CaO, SrO, TiO, VO, and NbO. The tunnel barrier layer 130 may serve to change the magnetization direction of the first magnetic layer 120 through tunneling of electrons.

위와 같은 MTJ 구조물에서 제1 자성층(120)과 제2 자성층(140)의 위치는 서로 뒤바뀔 수 있다. 즉, 고정층으로 기능하는 제2 자성층(140)이 아래에 위치하고 자유층으로 기능하는 제1 자성층(120)이 위에 위치할 수도 있다.In the MTJ structure as described above, positions of the first magnetic layer 120 and the second magnetic layer 140 may be reversed. That is, the second magnetic layer 140 serving as a fixed layer may be located below and the first magnetic layer 120 serving as a free layer may be positioned above.

아울러, 가변 저항 소자(100)는 MTJ 구조물과 함께 MTJ 구조물의 특성을 개선하거나 제조 공정을 용이하게 하는 등 다양한 용도를 갖는 층들(110, 150 및 160 참조)를 더 포함할 수 있다. 예컨대, 가변 저항 소자(100)는 MTJ 구조물의 아래에 배치되는 하부층(under layer, 110), MTJ 구조물의 위에 배치되는 자기 보정층(150) 및/또는 가변 저항 소자(100)의 최상부에 위치하는 캡핑층(cappling layer, 160) 등을 더 포함할 수 있다. In addition, the variable resistance element 100 may further include layers (see 110, 150, and 160) having various uses, such as improving the characteristics of the MTJ structure or facilitating the manufacturing process, along with the MTJ structure. For example, the variable resistance element 100 is located under the MTJ structure, the lower layer (under layer 110), the self-correction layer 150 disposed on the MTJ structure and / or located on top of the variable resistance element 100 A capping layer (160) may be further included.

하부층(110)은 자신의 상부에 배치되는 막 예컨대, 제1 자성층(120)과 가변 저항 소자(100)의 하부에 배치되는 콘택 플러그(미도시됨) 사이의 접착도를 증가시키거나, 자신의 상부에 배치되는 막의 결정도, 거칠기 등의 막질을 개선하는 등 다양한 역할을 수행하는 다양한 도전 물질을 포함할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 하부층(110)은 MTJ 구조물과 하부 콘택 플러그 사이에 개재되는 일체의 단일막 또는 다중막을 칭할 수 있다. The lower layer 110 increases the degree of adhesion between a film disposed thereon, such as a first magnetic layer 120 and a contact plug (not shown) disposed below the variable resistance element 100, or It may include various conductive materials that perform various roles, such as improving the film quality, such as crystallinity and roughness of the film disposed on the top. However, the present invention is not limited to this, and the lower layer 110 may refer to any single layer or multiple layers interposed between the MTJ structure and the lower contact plug.

자기 보정층(150)은 제2 자성층(140)에 의해 생성되는 표류자계의 영향을 상쇄(offset)하는 기능을 수행하는 층으로서, 반강자성 물질을 포함하거나 또는 제2 자성층(140)의 자화 방향과 반평행한 자화 방향을 갖는 강자성 물질을 포함할 수 있다. 이러한 경우, 제2 자성층(140)의 표류자계가 제1 자성층(120)에 미치는 영향이 감소하여 제1 자성층(120)에서의 편향 자기장이 감소할 수 있다. 본 실시예에서 제2 자성층(140)이 비자성 물질을 포함하여 제2 자성층(140)의 표류자계가 감소할 수 있으므로, 자기 보정층(150)의 두께는 감소할 수 있다. 나아가, 자기 보정층(150)이 생략될 수도 있다. 이러한 경우 가변 저항 소자(100)의 패터닝 공정시 식각하여야 하는 두께가 감소하므로, 패터닝 공정이 용이해질 수 있다.The magnetic compensation layer 150 is a layer that performs a function of offsetting the influence of the stray magnetic field generated by the second magnetic layer 140, and includes an antiferromagnetic material or a magnetization direction of the second magnetic layer 140 And a ferromagnetic material having an antiparallel magnetization direction. In this case, the influence of the drifting magnetic field of the second magnetic layer 140 on the first magnetic layer 120 is reduced, so that the deflection magnetic field in the first magnetic layer 120 may be reduced. In this embodiment, since the magnetic field of the second magnetic layer 140 may be reduced because the second magnetic layer 140 includes a non-magnetic material, the thickness of the self-correction layer 150 may be reduced. Furthermore, the self-correction layer 150 may be omitted. In this case, since the thickness to be etched during the patterning process of the variable resistance element 100 decreases, the patterning process may be facilitated.

캡핑층(160)은 가변 저항 소자(100)의 패터닝시 하드마스크로 기능하는 층으로서 다양한 도전 물질을 포함할 수 있다. The capping layer 160 is a layer that functions as a hard mask when patterning the variable resistance element 100 and may include various conductive materials.

그러나, 가변 저항 소자(100)의 층 구조가 도 2에 도시된 것에 한정되는 것은 아니며, MTJ 구조물을 포함하는 것을 전제로 다양한 층 구조를 가질 수 있다. However, the layer structure of the variable resistance element 100 is not limited to that illustrated in FIG. 2, and may have various layer structures on the premise that it includes an MTJ structure.

이러한 가변 저항 소자(100)의 형성 방법을 설명하면 다음과 같다. 우선, 소정의 하부 구조물이 형성된 기판(미도시됨) 상에 하부층(110), 제1 자성층(120), 터널 베리어층(130), 제2 자성층(140), 자기 보정층(150) 및 캡핑층(160)을 순차적으로 형성한다. 여기서, 제2 자성층(140)의 형성은 강자성 물질 및 비자성 물질의 합금을 터널 베리어층(130) 상에 증착하는 방식을 이용하거나, 또는, 터널 베리어층(130) 상에 강자성 물질과 비자성 물질을 코스퍼터링(Co-sputtering)하는 방식을 이용할 수 있다. 다음으로, 마스크(미도시됨)를 이용하여 하부층(110), 제1 자성층(120), 터널 베리어층(130), 제2 자성층(140), 자기 보정층(150) 및 캡핑층(160)을 식각할 수 있다. 그 결과, 일정한 형태로 패터닝된 가변 저항 소자(100)를 형성할 수 있다.
The method for forming the variable resistance element 100 is as follows. First, a lower layer 110, a first magnetic layer 120, a tunnel barrier layer 130, a second magnetic layer 140, a magnetic correction layer 150 and a cap on a substrate (not shown) on which a predetermined sub-structure is formed. The ping layer 160 is sequentially formed. Here, the formation of the second magnetic layer 140 uses a method of depositing an alloy of a ferromagnetic material and a nonmagnetic material on the tunnel barrier layer 130, or a ferromagnetic material and a nonmagnetic material on the tunnel barrier layer 130. Co-sputtering may be used. Next, using a mask (not shown), the lower layer 110, the first magnetic layer 120, the tunnel barrier layer 130, the second magnetic layer 140, the self-correction layer 150 and the capping layer 160 Can be etched. As a result, the variable resistance element 100 patterned in a certain shape can be formed.

한편, 가변 저항 소자(100)에 요구되는 다른 특성의 저하를 방지하기 위하여 제2 자성층(140)이 보다 정밀하게 되어야 함은 전술하였다. 이하에서 구체적으로 설명한다.On the other hand, it has been described above that the second magnetic layer 140 should be more precise in order to prevent deterioration of other characteristics required for the variable resistance element 100. It will be described in detail below.

첫째, 제2 자성층(140) 중 비자성 물질의 농도는 10% 미만일 수 있다. 예컨대, 제2 자성층(140)이 FeCoBX(여기서, X는 비자성 물질임) 물질이라 할 때, X/FeCoBX < 0.1 의 수식이 성립할 수 있다. 이는, 제2 자성층(140) 중 비자성 물질의 농도가 10% 이상일 때, MTJ 구조물의 TMR(Tunneling Magneto-Resistance) 값이 크게 감소하기 때문이다. 여기서, TMR 값은 MTJ 구조물의 고저항 상태와 저저항 상태 사이의 저항차에 비례하는 것으로서, TMR 값이 작다는 것은 곧 고저항 상태와 저저항 상태 사이의 저항차가 작아서, 실질적으로 고저항 상태와 저저항 상태 사이의 저항차를 이용하여 데이터를 저장하는 가변 저항 소자로서 기능할 수 없음을 의미한다. 이에 대한 실험 결과는 도 4에 나타내었다.First, the concentration of the nonmagnetic material in the second magnetic layer 140 may be less than 10%. For example, when the second magnetic layer 140 is a FeCoBX (where X is a non-magnetic material) material, an equation of X/FeCoBX <0.1 may be established. This is because when the concentration of the non-magnetic material in the second magnetic layer 140 is 10% or more, the MTJ structure's TMR (Tunneling Magneto-Resistance) value is greatly reduced. Here, the TMR value is proportional to the resistance difference between the high resistance state and the low resistance state of the MTJ structure, and the small TMR value means that the resistance difference between the high resistance state and the low resistance state is small, so that This means that it cannot function as a variable resistor element that stores data using a difference in resistance between low-resistance states. The experimental results for this are shown in FIG. 4.

도 4는 비자성 물질의 농도 및 제2 자성층의 두께에 따른 TMR 값을 나타낸 그래프이다. 구체적으로, 도 3의 가로축은 제2 자성층의 두께를 나타내고, 세로축은 정규화된 TMR 값을 나타낸다. 도 3의 case1은 비교예의 MTJ 구조물과 같이 제2 자성층으로 비자성 물질이 첨가되지 않은 FeCoB를 이용한 경우를 나타내고, case2는 제2 자성층으로 5%의 Mo이 첨가된 FeCoB를 이용한 경우를 나타내고, case3은 제2 자성층으로 10%의 Mo이 첨가된 FeCoB를 이용한 경우를 나타낸다.4 is a graph showing the TMR value according to the concentration of the nonmagnetic material and the thickness of the second magnetic layer. Specifically, the horizontal axis in FIG. 3 represents the thickness of the second magnetic layer, and the vertical axis represents the normalized TMR value. Case 1 in FIG. 3 shows a case in which FeCoB without a non-magnetic material is added as a second magnetic layer, as in the MTJ structure of Comparative Example, case2 shows a case in which FeCoB with 5% Mo added as a second magnetic layer, case3 Shows the case of using FeCoB with 10% Mo added as the second magnetic layer.

도 4를 참조하면, case3에서는 제2 자성층의 두께와 상관없이 TMR 값이 0임을 알 수 있다. 즉, 첨가된 비자성 물질의 농도가 10%인 경우 고저항 상태와 저저항 상태의 차이가 거의 없어 가변 저항 소자 특성을 나타낼 수 없다. 반면, case2에서는 제2 자성층의 두께가 어느 정도 증가하면, 예컨대, 제2 자성층의 두께가 10Å 이상이 되면, case1과 유사한 TMR 값이 확보됨을 알 수 있다. Referring to FIG. 4, it can be seen that in case3, the TMR value is 0 regardless of the thickness of the second magnetic layer. That is, when the concentration of the added non-magnetic material is 10%, there is little difference between a high resistance state and a low resistance state, and thus the characteristics of the variable resistance element cannot be exhibited. On the other hand, in case2, when the thickness of the second magnetic layer increases to some extent, for example, when the thickness of the second magnetic layer becomes 10 mm or more, it can be seen that a TMR value similar to case1 is secured.

결과적으로, 제2 자성층에 비자성 물질이 첨가되면서 그 농도가 10% 미만인 경우, 제2 자성층의 표류자계를 감소시키면서 요구되는 TMR 값을 만족시킬 수 있다. As a result, when the nonmagnetic material is added to the second magnetic layer and its concentration is less than 10%, the required TMR value can be satisfied while reducing the drift magnetic field of the second magnetic layer.

둘째, 적정 농도의 비자성 물질이 첨가된 제2 자성층(140)의 두께는 10Å 이상 30Å 이하일 수 있다. 이는, 위 첫째 항목에서 설명한 바와 같이, 적정 농도의 비자성 물질이 첨가된 제2 자성층(140)의 두께가 10Å 이상이 되어야 요구되는 TMR 값을 만족시킬 수 있기 때문이다. 아울러, 제2 자성층(140)의 두께가 30Å 보다 커지는 경우에는 아래의 도 5의 실험 결과로 알 수 있듯이 제2 자성층(140)의 자화 방향이 수직이 되지 않는 문제가 발생할 수 있기 때문이다. Second, the thickness of the second magnetic layer 140 to which a non-magnetic material having an appropriate concentration is added may be 10 mm or more and 30 mm or less. This is because, as described in the first item above, the required TMR value can be satisfied only when the thickness of the second magnetic layer 140 to which the non-magnetic material of an appropriate concentration is added should be 10 mm2 or more. In addition, when the thickness of the second magnetic layer 140 is greater than 30 mm, it can be seen that the magnetization direction of the second magnetic layer 140 is not vertical, as can be seen from the experimental results of FIG. 5 below.

도 5는 비자성 물질의 농도 및 제2 자성층의 두께에 따른 Hk 값을 나타낸 그래프이다. 구체적으로, 도 5의 가로축은 제2 자성층의 두께를 나타내고, 세로축은 정규화된 Hk(perpendicular anisotropy field) 값을 나타낸다. 도 5의 case1은 비교예의 MTJ 구조물과 같이 제2 자성층으로 비자성 물질이 첨가되지 않은 FeCoB를 이용한 경우를 나타내고, case2는 제2 자성층으로 5%의 Mo이 첨가된 FeCoB를 이용한 경우를 나타낸다.5 is a graph showing the Hk value according to the concentration of the nonmagnetic material and the thickness of the second magnetic layer. Specifically, the horizontal axis of FIG. 5 represents the thickness of the second magnetic layer, and the vertical axis represents the normalized perkicular anisotropy field (Hk) value. Case 1 of FIG. 5 shows a case in which FeCoB without a non-magnetic material is added as a second magnetic layer, as in the MTJ structure of the comparative example, and case 2 shows a case in which FeCoB with 5% Mo is added as a second magnetic layer.

도 5을 참조하면, case2에서는 제2 자성층의 두께가 30Å을 초과하는 경우, 제2 자성층의 자화 방향이 수직 특성을 갖지 않음을 알 수 있다. Referring to FIG. 5, in case 2, when the thickness of the second magnetic layer exceeds 30 mm, it can be seen that the magnetization direction of the second magnetic layer does not have a vertical characteristic.

결과적으로, 제2 자성층에 비자성 물질이 첨가되면서 그 두께가 30Å 이하인 경우, 제2 자성층의 표류자계를 감소시키면서 요구되는 Hk 값을 만족시킬 수 있다. 아울러, 두께가 10Å 이상인 경우에는 요구되는 TMR 값까지 만족시킬 수 있다.As a result, when the non-magnetic material is added to the second magnetic layer and its thickness is 30 MPa or less, the required Hk value can be satisfied while reducing the drift magnetic field of the second magnetic layer. In addition, when the thickness is 10 MPa or more, the required TMR value can be satisfied.

셋째, 제2 자성층(140)에 첨가되는 비자성 물질로서, 표준 전극 전위(E°(V))가 소정 임계값 예컨대, -0.2 이상으로 높은 금속이 이용될 수 있다. 예컨대, 비자성 물질로서 Mo, Nb, Ta 및/또는 W 이 이용될 수 있다. 이러한 경우, 제2 자성층(140)의 산소 친화도가 낮아져서 자신의 하부에 위치하는 터널 베리어층(130)과 결합하여 결함(defect)을 형성할 확률이 감소할 수 있다. 결과적으로, 제2 자성층(140)의 표류자계가 감소하면서, 터널 베리어층(130)의 특성을 확보할 수 있다. Third, as the non-magnetic material added to the second magnetic layer 140, a metal having a standard electrode potential (E°(V)) higher than a predetermined threshold value, for example, -0.2 or more, may be used. For example, Mo, Nb, Ta and/or W can be used as the non-magnetic material. In this case, the oxygen affinity of the second magnetic layer 140 is lowered, so that the probability of forming a defect by combining with the tunnel barrier layer 130 located at the bottom thereof may be reduced. As a result, while the drift magnetic field of the second magnetic layer 140 is reduced, it is possible to secure the characteristics of the tunnel barrier layer 130.

넷째, 제2 자성층(140)에 첨가되는 비자성 물질로서, 녹는점이 소정 임계값 예컨대, 2000℃ 이상으로 높은 고융점 금속이 이용될 수 있다. 예컨대, 비자성 물질로서 Mo, Nb, Ta 및/또는 W 이 이용될 수 있다. 이러한 경우, 비자성 물질이 제2 자성층(140)으로부터 다른 층으로 확산되는 현상이 감소할 수 있다. 결과적으로, 제2 자성층(140)의 표류자계가 감소하면서, 비자성 물질의 확산으로 인한 다른 층의 특성 저하를 방지할 수 있다.
Fourth, as the non-magnetic material added to the second magnetic layer 140, a high melting point metal having a melting point higher than a predetermined threshold value, for example, 2000° C. or higher, may be used. For example, Mo, Nb, Ta and/or W can be used as the non-magnetic material. In this case, a phenomenon in which the nonmagnetic material diffuses from the second magnetic layer 140 to another layer may be reduced. As a result, while the stray magnetic field of the second magnetic layer 140 decreases, it is possible to prevent deterioration of properties of other layers due to diffusion of the non-magnetic material.

전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 6 내지 도 10은 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
The memory circuit or semiconductor device of the above-described embodiments can be used in various devices or systems. 6 to 10 show some examples of an apparatus or system capable of implementing the memory circuit or semiconductor device of the above-described embodiments.

도 6은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.6 is an example of configuration diagram of a microprocessor that implements a memory device according to an embodiment of the present invention.

도 6을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.Referring to FIG. 6, the microprocessor 1000 may control and adjust a series of processes that receive data from various external devices, process the data, and send the result to the external device, the storage unit 1010, It may include a calculation unit 1020, the control unit 1030, and the like. The microprocessor 1000 includes various types of central processing unit (CPU), graphic processing unit (GPU), digital signal processor (DSP), and application processor (AP). It can be a data processing device.

기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.The storage unit 1010 is a processor register, a register, or the like, and may be a part for storing data in the microprocessor 1000, and may include a data register, an address register, and a floating point register. In addition, various registers may be included. The memory unit 1010 may serve to temporarily store an address in which data for performing the operation, data for performing the operation, and data for performing the operation are stored.

기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, Mo이 첨가된 강자성 물질을 포함할 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 마이크로프로세서(1000)의 동작 특성 향상이 가능하다.The memory unit 1010 may include one or more of the above-described embodiments of the semiconductor device. For example, the storage unit 1010 may include a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, and the second magnetic layer may include a ferromagnetic material to which Mo is added. Through this, the data storage characteristics of the storage unit 1010 may be improved and a manufacturing process may be easy. As a result, it is possible to improve the operating characteristics of the microprocessor 1000.

연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.The operation unit 1020 may perform various arithmetic operations or logical operations according to the result of the control unit 1030 decoding the command. The operation unit 1020 may include one or more arithmetic and logic units (ALUs).

제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.The control unit 1030 receives signals from the storage unit 1010, the operation unit 1020, an external device of the microprocessor 1000, etc., performs extraction and decoding of commands, control of signal input and output of the microprocessor 1000, and the like. Then, the processing indicated by the program can be executed.

본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
In addition to the storage unit 1010, the microprocessor 1000 according to the present exemplary embodiment may further include a cache memory unit 1040 capable of temporarily storing data input from or output to the external device. In this case, the cache memory unit 1040 may exchange data with the storage unit 1010, the operation unit 1020, and the control unit 1030 through the bus interface 1050.

도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다. 7 is an example of configuration diagram of a processor implementing memory circuitry based on the disclosed technology.

도 7을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1430)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.Referring to FIG. 7, the processor 1100 receives and processes data from various external devices, and includes various functions in addition to the function of a microprocessor to control and adjust a series of processes to send the results to the external devices. Performance improvement and multi-function can be implemented. The processor 1100 includes a core unit 1110 serving as a microprocessor, a cache memory unit 1120 serving as a temporary storage of data, and a bus interface 1430 for transferring data between internal and external devices. Can. The processor 1100 may include various system on chips (SoCs), such as a multi-core processor, a graphics processing unit (GPU), and an application processor (AP). have.

본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.The core unit 1110 of the present embodiment is a part that performs arithmetic logic on data input from an external device, and may include a storage unit 1111, a calculation unit 1112, and a control unit 1113.

기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.The storage unit 1111 is a processor register, a register, or the like, and may be a part for storing data in the processor 1100, and may include a data register, an address register, a floating point register, etc. It can contain various registers. The memory unit 1111 may serve to temporarily store the address in which the data for performing the operation, the result data, and the data for performing the operation are stored in the operation unit 1112. The operation unit 1112 is a part that performs an operation inside the processor 1100, and may perform various arithmetic operations, logical operations, and the like according to a result of the control unit 1113 decoding an instruction. The operation unit 1112 may include one or more arithmetic and logic units (ALUs). The control unit 1113 receives signals from the storage unit 1111, the operation unit 1112, an external device of the processor 1100, and the like, extracts and decodes commands, controls signal input/output of the processor 1100, and the like. The processing represented by the program can be executed.

캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, Mo이 첨가된 강자성 물질을 포함할 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 프로세서(1100)의 동작 특성 향상이 가능하다. The cache memory unit 1120 is a portion for temporarily storing data to compensate for a difference in data processing speed between the core unit 1110 operating at high speed and an external device operating at low speed, and the primary storage unit 1121, It may include a secondary storage unit 1122 and a tertiary storage unit 1123. In general, the cache memory unit 1120 includes primary and secondary storage units 1121 and 1122, and may include a tertiary storage unit 1123 when an amount of employment is required, and more storage units when necessary. have. That is, the number of storage units included in the cache memory unit 1120 may vary according to design. Here, the processing speeds for storing and discriminating data in the primary, secondary, and tertiary storage units 1121, 1122, and 1123 may be the same or different. When the processing speed of each storage unit is different, the speed of the primary storage unit may be the fastest. One or more storage units of the primary storage unit 1121, the secondary storage unit 1122, and the tertiary storage unit 1123 of the cache memory unit 1120 may include one or more of the above-described embodiments of the semiconductor device. have. For example, the cache memory unit 1120 may include a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, and the second magnetic layer may include a ferromagnetic material to which Mo is added. Through this, data storage characteristics of the cache memory unit 1120 may be improved and a manufacturing process may be easy. As a result, it is possible to improve the operating characteristics of the processor 1100.

도 7에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다. In FIG. 7, the primary, secondary, and tertiary storage units 1121, 1122, and 1123 are all configured inside the cache memory unit 1120, but the primary, secondary, and secondary storage units of the cache memory unit 1120 are illustrated. The tertiary storage units 1121, 1122, and 1123 are all configured outside the core unit 1110 to compensate for differences in processing speed between the core unit 1110 and external devices. Alternatively, the primary storage unit 1121 of the cache memory unit 1120 may be located inside the core unit 1110, and the secondary storage unit 1122 and the tertiary storage unit 1123 may include the core unit 1110. ), it is possible to strengthen the complementary function of the difference in processing speed. Alternatively, the primary and secondary storage units 1121 and 1122 may be located inside the core unit 1110, and the tertiary storage unit 1123 may be located outside the core unit 1110.

버스 인터페이스(1430)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.The bus interface 1430 connects the core unit 1110, the cache memory unit 1120, and an external device to efficiently transmit data.

본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.The processor 1100 according to the present exemplary embodiment may include a plurality of core units 1110 and a plurality of core units 1110 may share the cache memory unit 1120. The plurality of core units 1110 and the cache memory unit 1120 may be directly connected or may be connected through the bus interface 1430. The plurality of core portions 1110 may all be configured in the same manner as the above-described core portion. When the processor 1100 includes a plurality of core units 1110, the primary storage unit 1121 of the cache memory unit 1120 corresponds to the number of the plurality of core units 1110, and each core unit 1110 ) And the secondary storage unit 1122 and the tertiary storage unit 1123 may be configured to be shared through the bus interface 1130 outside the plurality of core units 1110. Here, the processing speed of the primary storage unit 1121 may be faster than the processing speed of the secondary and tertiary storage units 1122 and 1123. In another embodiment, the primary storage unit 1121 and the secondary storage unit 1122 are configured in each core unit 1110 corresponding to the number of the plurality of core units 1110, and the tertiary storage unit 1123 ) May be configured to be shared through the bus interface 1130 outside the plurality of core parts 1110.

본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다. The processor 1100 according to the present embodiment includes an embedded memory unit 1140 for storing data, a communication module unit 1150 for transmitting and receiving data to and from an external device, wired or wirelessly, and driving an external storage device. The memory control unit 1160 may further include a media processing unit 1170 that processes and outputs data processed by the processor 1100 or data input from an external input device to the external interface device. It can include modules and devices. In this case, a plurality of added modules may exchange data between the core unit 1110, the cache memory unit 1120, and each other through the bus interface 1130.

여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다. Here, the embedded memory unit 1140 may include volatile memory as well as non-volatile memory. Volatile memory may include Dynamic Random Access Memory (DRAM), Moblie DRAM, Static Random Access Memory (SRAM), and similarly functional memory. Non-volatile memory includes ROM (Read Only Memory), NOR Flash Memory. , NAND Flash Memory, Phase Change Random Access Memory (PRAM), Resistive Random Access Memory (RRAM), Spin Transfer Torque Random Access Memory (STTRAM), Magnetic Random Access Memory (MRAM), and memory that performs similar functions. It can contain.

통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다. The communication module unit 1150 may include a module that can connect to a wired network, a module that can connect to a wireless network, and all of them. The wired network module, such as various devices that transmit and receive data through a transmission line, includes a local area network (LAN), a universal serial bus (USB), Ethernet, and power line communication (PLC). ) And the like. Wireless network modules, such as various devices that transmit and receive data without a transmission line, Infrared Data Association (IrDA), Code Division Multiple Access (CDMA), Time Division Multiple Access (Time Division Multiple Access); TDMA), Frequency Division Multiple Access (FDMA), Wireless LAN, Zigbee, Ubiquitous Sensor Network (USN), Bluetooth, Radio Frequency IDentification (RFID) , Long Term Evolution (LTE), Near Field Communication (NFC), Wireless Broadband Internet (Wibro), High Speed Downlink Packet Access (HSDPA), Broadband Code Division It may include a multiple access (Wideband CDMA; WCDMA), ultra-wideband communication (Ultra WideBand; UWB).

메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다. The memory control unit 1160 is for processing and managing data transmitted between the processor 1100 and an external storage device operating according to different communication standards, and various memory controllers, for example, IDE (Integrated Device Electronics), Serial Advanced Technology Attachment (SATA), Small Computer System Interface (SCSI), Redundant Array of Independent Disks (RAID), Solid State Disk (SSD), External SATA (eSATA), Personal Computer Memory Card International Association (PCMCIA), USB ( Universal Serial Bus), Secure Digital (SD), Mini Secure Digital card (mSD), Micro Secure Digital Card (micro SD), Secure Digital High Capacity (SDHC), Memory Stick Card, Smart Media Card (SM), Multi Media Card (MMC), Embedded MMC (eMMC), Compact Flash Card (CF) ).

미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
The media processing unit 1170 may process data processed by the processor 1100 or data input in an image, audio, or other form from an external input device, and output the data to an external interface device. The media processing unit 1170 includes a graphics processing unit (GPU), a digital signal processor (DSP), high definition audio (HD Audio), and high definition multimedia interface (HDMI). ) Controllers.

도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.8 is an example of configuration diagram of a system implementing memory circuitry based on the disclosed technology.

도 8을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.Referring to FIG. 8, the system 1200 is an apparatus for processing data, and may perform input, processing, output, communication, storage, and the like to perform a series of operations on the data. The system 1200 may include a processor 1210, a main memory device 1220, an auxiliary memory device 1230, an interface device 1240, and the like. The system 1200 of this embodiment includes a computer, a server, a personal digital assistant (PDA), a portable computer, a web tablet, a wireless phone, and a mobile phone. Phone, Smart Phone, Digital Music Player, Portable Multimedia Player (PMP), Camera, Global Positioning System (GPS), Video Camera, Voice It may be various electronic systems operating using processes such as a voice recorder, telematics, audio visual system, and smart television.

프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.The processor 1210 may control processing such as interpretation of input instructions and calculation, comparison of data stored in the system 1200, a microprocessor unit (MPU), a central processing unit (CPU) ), a single/multi-core processor, a graphics processing unit (GPU), an application processor (AP), a digital signal processor (DSP), and the like. Can.

주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, Mo이 첨가된 강자성 물질을 포함할 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다. The main storage unit 1220 is a storage location that can store and execute program codes or data from the auxiliary storage unit 1230 when the program is executed, and the stored contents can be preserved even when the power is turned off. The main memory device 1220 may include one or more of the above-described embodiments of the semiconductor device. For example, the main memory device 1220 may include a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, and the second magnetic layer may include a ferromagnetic material to which Mo is added. Through this, data storage characteristics of the main memory device 1220 may be improved and a manufacturing process may be easy. As a result, it is possible to improve the operating characteristics of the system 1200.

또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.In addition, the main memory device 1220 may further include a volatile memory type static random access memory (SRAM), a dynamic random access memory (DRAM), etc., when the power is turned off. Alternatively, the main memory device 1220 does not include the semiconductor device of the above-described embodiment, and all contents are erased when the power is turned off, a volatile memory type static random access memory (SRAM) or dynamic random access memory (DRAM) And the like.

보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, Mo이 첨가된 강자성 물질을 포함할 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.The auxiliary storage device 1230 refers to a storage device for storing program codes or data. It is slower than the main memory 1220, but can store a lot of data. The auxiliary memory device 1230 may include one or more of the above-described embodiments of the semiconductor device. For example, the auxiliary memory device 1230 may include a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, and the second magnetic layer may include a ferromagnetic material to which Mo is added. Through this, data storage characteristics of the auxiliary storage device 1230 may be improved and a manufacturing process may be easy. As a result, it is possible to improve the operating characteristics of the system 1200.

또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 10의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.In addition, the auxiliary memory device 1230 includes magnetic tape using magnetic, magnetic disk, laser disk using light, magneto-optical disk using these two, solid state disk (SSD), USB memory (Universal Serial Bus Memory); USB Memory, Secure Digital (SD), Mini Secure Digital Card (mSD), Micro Secure Digital Card (micro SD), Secure Digital High Capacity (SDHC), Memory Memory Stick Card, Smart Media Card (SM), Multi Media Card (MMC), Embedded MMC (eMMC), Compact Flash Card (CF) It may further include a data storage system (see 1300 in FIG. 10). Alternatively, the auxiliary memory device 1230 does not include the semiconductor device of the above-described embodiment, but uses magnetic tape, magnetic disk, laser disk using light, magneto-optical disk using these two, and solid state disk (Solid State Disk); SSD), Universal Serial Bus Memory (USB Memory), Secure Digital (SD), Mini Secure Digital card (mSD), Micro Secure Digital Card (micro SD), High Capacity Secure Digital Secure Digital High Capacity (SDHC), Memory Stick Card, Smart Media Card (SM), Multi Media Card (MMC), Embedded MMC (eMMC) ), and a compact flash card (Compact Flash; CF), etc. (see 1300 in FIG. 10).

인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
The interface device 1240 may be for exchanging commands, data, etc. between the system 1200 of the present embodiment and an external device, and may include a keypad, a keyboard, a mouse, and a speaker, It may be a microphone, a display, various human interface devices (HID), communication devices, or the like. The communication device may include a module capable of connecting to a wired network, a module capable of connecting to a wireless network, and all of them. The wired network module, such as various devices that transmit and receive data through a transmission line, includes a local area network (LAN), universal serial bus (USB), Ethernet, and power line communication (PLC). ), the wireless network module, such as various devices that transmit and receive data without a transmission line, Infrared Data Association (IrDA), Code Division Multiple Access (CDMA), time division Time Division Multiple Access (TDMA), Frequency Division Multiple Access (FDMA), Wireless LAN, Zigbee, Ubiquitous Sensor Network (USN), Bluetooth (Bluetooth) ), Radio Frequency IDentification (RFID), Long Term Evolution (LTE), Near Field Communication (NFC), Wireless Broadband Internet (Wibro), High Speed Downlink Packet Access; HSDPA), wideband code division multiple access (WDMA), ultra wideband communication (UWB), and the like.

도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.9 is an example of configuration diagram of a data storage system implementing memory circuitry based on the disclosed technology.

도 9를 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.Referring to FIG. 9, the data storage system 1300 is a storage device 1310 having a nonvolatile characteristic as a configuration for data storage, a controller 1320 controlling the storage device, an interface 1330 for connection with an external device, And a temporary storage device 1340 for temporarily storing data. The data storage system 1300 includes a hard disk (Hard Disk Drive; HDD), an optical drive (Compact Disc Read Only Memory; CDROM), a DVD (Digital Versatile Disc), a solid state disk (SSD), and the like. Universal Serial Bus Memory (USB Memory), Secure Digital (SD), Mini Secure Digital card (mSD), Micro Secure Digital Card (micro SD), High Capacity Secure Digital Card (Secure) Digital High Capacity (SDHC), Memory Stick Card, Smart Media Card (SM), Multi Media Card (MMC), Embedded MMC (eMMC), Compact It may be in the form of a card such as a flash card (Compact Flash; CF).

저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.The storage device 1310 may include a non-volatile memory that semi-permanently stores data. Here, the nonvolatile memory may include read only memory (ROM), NOR flash memory, NAND flash memory, phase change random access memory (PRAM), rational random access memory (RRAM), magnetic random access memory (MRAM), and the like. Can.

컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.The controller 1320 may control the exchange of data between the storage device 1310 and the interface 1330. To this end, the controller 1320 may include a processor 1321 that performs an operation for processing commands input through the interface 1330 outside the data storage system 1300.

인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다. The interface 1330 is for exchanging commands and data between the data storage system 1300 and an external device. When the data storage system 1300 is a card, the interface 1330 includes USB (Universal Serial Bus Memory), Secure Digital (SD), Mini Secure Digital card (mSD), and Micro Secure. Digital card (micro SD), Secure Digital High Capacity (SDHC), Memory Stick Card, Smart Media Card (SM), Multi Media Card (MMC) , Compatible with interfaces used in devices such as embedded multimedia cards (embedded MMC; eMMC), compact flash cards (CF), etc., or compatible with interfaces used in devices similar to these devices Can. When the data storage system 1300 is in the form of a disk, the interface 1330 includes Integrated Device Electronics (IDE), Serial Advanced Technology Attachment (SATA), Small Computer System Interface (SCSI), External SATA (eSATA), PCMCIA (Personal Computer) It may be compatible with interfaces such as Memory Card International Association (USB), Universal Serial Bus (USB), or the like, or interfaces similar to these interfaces. The interface 1330 may be compatible with one or more interfaces having different types.

임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, Mo이 첨가된 강자성 물질을 포함할 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 동작 특성 향상이 가능하다.
The temporary storage device 1340 may temporarily store data in order to efficiently transfer data between the interface 1330 and the storage device 1310 according to diversification and high performance of an interface with an external device, a controller, and a system. . The temporary storage device 1340 may include one or more of the above-described embodiments of the semiconductor device. For example, the temporary storage device 1340 may include a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, and the second magnetic layer may include a ferromagnetic material to which Mo is added. Through this, data storage characteristics of the temporary storage device 1340 may be improved and a manufacturing process may be easy. As a result, it is possible to improve the operating characteristics of the data storage system 1300.

도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.10 is an example of configuration diagram of a memory system implementing memory circuitry based on the disclosed technology.

도 10을 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.Referring to FIG. 10, the memory system 1400 includes a memory 1410 having a nonvolatile characteristic as a configuration for data storage, a memory controller 1420 controlling the memory, an interface 1430 for connection with an external device, and the like. It can contain. The memory system 1400 includes a solid state disk (SSD), a universal serial bus memory (USB memory), a secure digital card (SD), and a mini secure digital card (mSD). , Micro Secure Digital Card (micro SD), High Capacity Secure Digital High Capacity (SDHC), Memory Stick Card, Smart Media Card (SM), Multi Media Card ; MMC), an embedded multimedia card (EMMC), a compact flash card (Compact Flash; CF), and the like.

데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, Mo이 첨가된 강자성 물질을 포함할 수 있다. 이를 통해, 메모리(1410)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.The memory 1410 for storing data may include one or more of the above-described embodiments of the semiconductor device. For example, the memory 1410 may include a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, and the second magnetic layer may include a ferromagnetic material to which Mo is added. Through this, data storage characteristics of the memory 1410 may be improved and a manufacturing process may be easy. As a result, it is possible to improve the operating characteristics of the memory system 1400.

더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.In addition, the memory of the present embodiment has non-volatile characteristics such as ROM (Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM (Phase Change Random Access Memory), RRAM (Resistive Random Access Memory), MRAM (Magnetic Random Access) Memory).

메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.The memory controller 1420 may control the exchange of data between the memory 1410 and the interface 1430. To this end, the memory controller 1420 may include a processor 1421 for processing and processing instructions input through the interface 1430 from outside the memory system 1400.

인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.The interface 1430 is for exchanging commands and data between the memory system 1400 and an external device, and includes a USB (Universal Serial Bus), Secure Digital (SD), and Mini Secure Digital card. ; mSD), Micro Secure Digital Card (micro SD), Secure Digital High Capacity (SDHC), Memory Stick Card, Smart Media Card (SM), Multi Media Card ( Compatible with interfaces used in devices such as Multi Media Card (MMC), Embedded MMC (eMMC), Compact Flash (CF), or the like, or in devices similar to these devices It can be compatible with the interface used. The interface 1430 may be compatible with one or more interfaces having different types.

본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 변경 가능한 자화 방향을 갖는 제1 자성층; 고정된 자화 방향을 갖는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고, 상기 제2 자성층은, Mo이 첨가된 강자성 물질을 포함할 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.The memory system 1400 of the present embodiment is a buffer memory for efficiently transferring input/output of data between the interface 1430 and the memory 1410 according to the diversification and high performance of the interface with the external device, the memory controller, and the memory system. 1440). The buffer memory 1440 for temporarily storing data may include one or more of the above-described embodiments of the semiconductor device. For example, the buffer memory 1440 may include a first magnetic layer having a changeable magnetization direction; A second magnetic layer having a fixed magnetization direction; And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer, and the second magnetic layer may include a ferromagnetic material to which Mo is added. Through this, data storage characteristics of the buffer memory 1440 may be improved and a manufacturing process may be easy. As a result, it is possible to improve the operating characteristics of the memory system 1400.

더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
In addition, the buffer memory 1440 of the present embodiment includes static random access memory (SRAM) having volatile characteristics, dynamic random access memory (DRAM), read only memory (ROM) having nonvolatile characteristics, NOR flash memory, and NAND Flash memory, phase change random access memory (PRAM), rational random access memory (RRAM), spin transfer torque random access memory (STTRAM), and magnetic random access memory (MRAM) may be further included. Unlike this, the buffer memory 1440 does not include the semiconductor device of the above-described embodiment, and has a volatile static random access memory (SRAM), a dynamic random access memory (DRAM), and a ROM (Read Only) having nonvolatile characteristics Memory, NOR Flash Memory, NAND Flash Memory, Phase Change Random Access Memory (PRAM), Resistive Random Access Memory (RRAM), Spin Transfer Torque Random Access Memory (STTRAM), Magnetic Random Access Memory (MRAM), etc. have.

이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
Various embodiments have been described for the problems to be solved above, but it is obvious that various changes and modifications can be made within the scope of the technical idea of the present invention if a person with ordinary skill in the art belongs to the present invention. .

100: 가변 저항 소자 110: 하부층
120: 제1 자성층 130: 터널 베리어층
140: 제2 자성층 150: 자기 보정층
160: 캡핑층100: variable resistance element 110: lower layer
120: first magnetic layer 130: tunnel barrier layer
140: second magnetic layer 150: self-correction layer
160: capping layer

Claims (30)

반도체 메모리를 포함하는 전자 장치로서,
상기 반도체 메모리는,
변경 가능한 자화 방향을 갖는 제1 자성층;
고정된 자화 방향을 갖는 제2 자성층; 및
상기 제1 자성층과 상기 제2 자성층 사이에 개재된 터널 베리어층을 포함하고,
상기 제2 자성층은, Mo이 첨가된 강자성 물질을 포함하고,
상기 강자성 물질은 FeCoB이고,
상기 제2 자성층 중 상기 Mo의 농도는 10% 미만이고,
상기 제2 자성층의 두께는 10Å 이상 30Å 이하인
전자 장치.
An electronic device including a semiconductor memory,
The semiconductor memory,
A first magnetic layer having a changeable magnetization direction;
A second magnetic layer having a fixed magnetization direction; And
And a tunnel barrier layer interposed between the first magnetic layer and the second magnetic layer,
The second magnetic layer includes a ferromagnetic material to which Mo is added,
The ferromagnetic material is FeCoB,
The concentration of Mo in the second magnetic layer is less than 10%,
The thickness of the second magnetic layer is 10Å or more and 30Å or less
Electronic devices.
삭제delete 삭제delete 삭제delete 삭제delete 제1 항에 있어서,
상기 제1 자성층은, 상기 강자성 물질과 동일한 강자성 물질을 포함하면서, 상기 Mo을 포함하지 않는
전자 장치.
According to claim 1,
The first magnetic layer, while containing the same ferromagnetic material as the ferromagnetic material, does not contain the Mo
Electronic devices.
삭제delete 제1 항에 있어서,
상기 제1 자성층 및 상기 제2 자성층의 자화 방향은, 층 표면에 대해 수직인
전자 장치.
According to claim 1,
The magnetization directions of the first magnetic layer and the second magnetic layer are perpendicular to the layer surface.
Electronic devices.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1 항에 있어서,
상기 전자 장치는, 마이크로프로세서를 더 포함하고,
상기 마이크로프로세서는,
상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인
전자 장치.
According to claim 1,
The electronic device further includes a microprocessor,
The microprocessor,
A control unit that receives a signal including an instruction from outside the microprocessor, and performs extraction or decoding of the instruction or input/output control of the signal of the microprocessor;
An arithmetic unit performing an operation according to a result of decoding the command by the control unit; And
And a storage unit that stores data for performing the operation, data corresponding to a result of performing the operation, or an address of data for performing the operation,
The semiconductor memory is a part of the storage unit in the microprocessor.
Electronic devices.
제1 항에 있어서,
상기 전자 장치는, 프로세서를 더 포함하고,
상기 프로세서는,
상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인
전자 장치.
According to claim 1,
The electronic device further includes a processor,
The processor,
A core unit performing an operation corresponding to the instruction using data according to an instruction input from the outside of the processor;
A cache memory unit for storing data for performing the operation, data corresponding to a result of performing the operation, or an address of data for performing the operation; And
And a bus interface connected between the core portion and the cache memory portion, and transmitting data between the core portion and the cache memory portion,
The semiconductor memory is a part of the cache memory unit in the processor.
Electronic devices.
제1 항에 있어서,
상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
상기 프로세싱 시스템은,
수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인
전자 장치.
According to claim 1,
The electronic device further includes a processing system,
The processing system,
A processor that interprets the received command and controls operation of information according to the result of interpreting the command;
A program for interpreting the command and an auxiliary storage device for storing the information;
A main memory for moving and storing the program and the information from the auxiliary memory so that the processor can perform the operation using the program and the information when executing the program; And
And an interface device for communicating with at least one of the processor, the auxiliary memory device, and the main memory device, and
The semiconductor memory is a part of the auxiliary memory device or the main memory device in the processing system.
Electronic devices.
제1 항에 있어서,
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
상기 데이터 저장 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인
전자 장치.
According to claim 1,
The electronic device further includes a data storage system,
The data storage system,
A storage device that stores data and stores the stored data regardless of the power supplied thereto;
A controller that controls data input/output of the storage device according to an external input command;
A temporary storage device that temporarily stores data exchanged between the storage device and the outside; And
And an interface for communicating with at least one of the storage device, the controller, and the temporary storage device, and
The semiconductor memory is a part of the storage device or the temporary storage device in the data storage system.
Electronic devices.
제1 항에 있어서,
상기 전자 장치는, 메모리 시스템을 더 포함하고,
상기 메모리 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인
전자 장치.
According to claim 1,
The electronic device further includes a memory system,
The memory system,
A memory for storing data and storing the stored data regardless of the power supplied thereto;
A memory controller that controls data input/output of the memory according to an external input command;
A buffer memory for buffering data exchanged between the memory and the outside; And
And an interface for communicating with one or more of the memory, the memory controller, and the buffer memory, and
The semiconductor memory is a part of the memory or the buffer memory in the memory system.
Electronic devices.
KR1020140069524A 2014-06-09 2014-06-09 Electronic device and method for fabricating the same KR102133178B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140069524A KR102133178B1 (en) 2014-06-09 2014-06-09 Electronic device and method for fabricating the same
US14/559,509 US9529714B2 (en) 2014-06-09 2014-12-03 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140069524A KR102133178B1 (en) 2014-06-09 2014-06-09 Electronic device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20150141266A KR20150141266A (en) 2015-12-18
KR102133178B1 true KR102133178B1 (en) 2020-07-15

Family

ID=54770288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140069524A KR102133178B1 (en) 2014-06-09 2014-06-09 Electronic device and method for fabricating the same

Country Status (2)

Country Link
US (1) US9529714B2 (en)
KR (1) KR102133178B1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122915A (en) * 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 Electronic device
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150036985A (en) 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 Electronic device and method for fabricating the same
KR20150102302A (en) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 Electronic device and method for fabricating the same
KR20140142929A (en) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 Semiconductor device and method for manufacturing the same, and micro processor, processor, system, data storage system and memory system including the semiconductor device
KR20160073782A (en) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 Electronic device and method for fabricating the same
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
US10840259B2 (en) 2018-08-13 2020-11-17 Sandisk Technologies Llc Three-dimensional memory device including liner free molybdenum word lines and methods of making the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238769A (en) * 2009-03-30 2010-10-21 Toshiba Corp Magnetoresistive element, and magnetic memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7072208B2 (en) 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
KR20080029819A (en) * 2006-09-29 2008-04-03 가부시끼가이샤 도시바 Magnetoresistive effect device and magnetic random access memory using the same
JP4649457B2 (en) * 2007-09-26 2011-03-09 株式会社東芝 Magnetoresistive element and magnetic memory
US8094421B2 (en) 2007-12-26 2012-01-10 Hitachi Global Storage Technologies Netherlands, B.V. Current-perpendicular-to-plane (CPP) read sensor with multiple reference layers
JP5455313B2 (en) * 2008-02-21 2014-03-26 株式会社東芝 Magnetic storage element and magnetic storage device
WO2011121777A1 (en) * 2010-03-31 2011-10-06 株式会社 東芝 Magnetoresistive element and magnetic memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238769A (en) * 2009-03-30 2010-10-21 Toshiba Corp Magnetoresistive element, and magnetic memory

Also Published As

Publication number Publication date
US9529714B2 (en) 2016-12-27
US20150357557A1 (en) 2015-12-10
KR20150141266A (en) 2015-12-18

Similar Documents

Publication Publication Date Title
KR102133178B1 (en) Electronic device and method for fabricating the same
US9859490B2 (en) Electronic device including a semiconductor memory having multi-layered structural free layer
KR20170074255A (en) Electronic device
US10002903B2 (en) Electronic device and method for fabricating the same
US10367137B2 (en) Electronic device including a semiconductor memory having a variable resistance element including two free layers
KR20160073782A (en) Electronic device and method for fabricating the same
KR20160019253A (en) Electronic device
KR20160122916A (en) Electronic device and method for fabricating the same
KR20180086351A (en) Electronic device and method for fabricating the same
KR102149195B1 (en) Electronic device and method for fabricating the same
CN106816527B (en) Electronic device
KR20170047683A (en) Electronic device and method for fabricating the same
KR20190027582A (en) Electronic device and method for fabricating the same
KR102161610B1 (en) Electronic device and method for fabricating the same
KR20170080741A (en) Electronic device
US9865803B2 (en) Electronic device and method for fabricating the same
US9847474B2 (en) Electronic device and method for fabricating the same
KR102515479B1 (en) Electronic device
US9841915B1 (en) Electronic device
US10217932B2 (en) Electronic device
US9520550B2 (en) Electronic device
KR102632986B1 (en) Electronic device
US10203380B2 (en) Electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant