KR102107965B1 - Light emitting diode dot matrix display panel, method for driving the same and display device including the same - Google Patents

Light emitting diode dot matrix display panel, method for driving the same and display device including the same Download PDF

Info

Publication number
KR102107965B1
KR102107965B1 KR1020180174321A KR20180174321A KR102107965B1 KR 102107965 B1 KR102107965 B1 KR 102107965B1 KR 1020180174321 A KR1020180174321 A KR 1020180174321A KR 20180174321 A KR20180174321 A KR 20180174321A KR 102107965 B1 KR102107965 B1 KR 102107965B1
Authority
KR
South Korea
Prior art keywords
dot matrix
pixel
row
led dot
memory element
Prior art date
Application number
KR1020180174321A
Other languages
Korean (ko)
Inventor
김진욱
Original Assignee
주식회사 인터엠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 인터엠 filed Critical 주식회사 인터엠
Priority to KR1020180174321A priority Critical patent/KR102107965B1/en
Application granted granted Critical
Publication of KR102107965B1 publication Critical patent/KR102107965B1/en

Links

Images

Classifications

    • H01L33/0079—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

Disclosed is an LED dot matrix display device. The disclosed device comprises a display panel including a plurality of M×N LED dot matrix modules arranged in M rows and N columns. The LED dot matrix modules of the N columns in each of the M rows are connected in series, and the LED dot matrix modules located in a specific column of the N columns in a first row of the M rows are connected in series to the LED dot matrix module located in the same specific column in a second row of the M rows in order to form a chain in which the plurality of M×N LED dot matrix modules are connected in series. The first row and the second row are arbitrarily adjacent two rows of the M rows, and a specific column is a head column or an end column of the N columns.

Description

발광 다이오드 도트 매트릭스 디스플레이 패널, 이를 구동하는 방법 및 이를 포함하는 디스플레이 디바이스{LIGHT EMITTING DIODE DOT MATRIX DISPLAY PANEL, METHOD FOR DRIVING THE SAME AND DISPLAY DEVICE INCLUDING THE SAME}A light emitting diode dot matrix display panel, a method for driving the same, and a display device including the same {LIGHT EMITTING DIODE DOT MATRIX DISPLAY PANEL, METHOD FOR DRIVING THE SAME AND DISPLAY DEVICE INCLUDING THE SAME}

본 발명의 실시예는 발광 다이오드(Light Emitting Diode: LED) 도트 매트릭스(dot matrix) 디스플레이 분야에 관련된다.Embodiments of the present invention relate to the field of light emitting diode (LED) dot matrix display.

LED 도트 매트릭스 모듈은 행과 열로 배열된 LED 픽셀(또는 도트)을 포함한다. 많은 구현에서, 그러한 LED 도트 매트릭스 모듈을 여러 개 포함하여 도트 매트릭스 디스플레이 패널을 구성하는 것이 빈번히 요구되곤 하였는데, 원하는 크기의 단일 도트 매트릭스 디스플레이 패널을 제작하거나 사용하는 것이 경제적으로 그다지 매력적이지 않기 때문이다.The LED dot matrix module includes LED pixels (or dots) arranged in rows and columns. In many implementations, it has been frequently required to construct a dot matrix display panel including multiple such LED dot matrix modules, because making or using a single dot matrix display panel of a desired size is not very economically attractive.

그러나, 도 1에 도시된 바와 같이, 선행 기술에 따른 LED 도트 매트릭스 디스플레이 디바이스(100)에서는, 복수의 LED 도트 매트릭스 모듈(101 내지 112)을 포함하는 디스플레이 패널(120)을 구동하기 위하여, 디스플레이 패널(120)의 LED 도트 매트릭스 모듈들이 몇 개씩 그룹화되어 각 그룹의 모듈만 직렬로 연결된 채, 각 그룹에 제어 신호를 제공하는 방식이 통용되고 있다(가령, 직렬 연결된 LED 도트 매트릭스 모듈(101 내지 103)의 그룹, 직렬 연결된 LED 도트 매트릭스 모듈(104 내지 106)의 그룹, 직렬 연결된 LED 도트 매트릭스 모듈(107 내지 109)의 그룹 및 직렬 연결된 LED 도트 매트릭스 모듈(110 내지 112)의 그룹은 제어기(140)와 연결되나, 이들 그룹이 서로 직렬로 연결되지 않음). 이러한 구성은 복잡다단한 결선을 수반할 뿐만 아니라 비용 상으로나 유지 측면에서도 불리할 수 있고, 나아가 다양한 해상도의 영상을 디스플레이하려는 요구(가령, 16개의 행 및 16개의 열로 된 LED 도트 매트릭스 모듈이 이용가능한 경우, 상황에 따라, 최종적인 디스플레이 패널이 16개의 행 및 192개의 열로 된 픽셀을 갖도록 구성하거나, 32개의 행 및 128개의 열로 된 픽셀을 갖도록 구성하거나, 기타 등등)에 유연하게 대처하기가 곤란할 수 있다.However, as shown in FIG. 1, in the LED dot matrix display device 100 according to the prior art, in order to drive the display panel 120 including the plurality of LED dot matrix modules 101 to 112, the display panel A method in which a plurality of LED dot matrix modules of 120 are grouped and only a module of each group is serially connected to provide a control signal to each group is commonly used (eg, serially connected LED dot matrix modules 101 to 103). The group of, the group of series connected LED dot matrix modules 104 to 106, the group of series connected LED dot matrix modules 107 to 109 and the group of series connected LED dot matrix modules 110 to 112 are connected to the controller 140. Connected, but these groups are not connected in series with each other). This configuration not only entails complicated wiring, but also can be disadvantageous in terms of cost and maintenance, and furthermore, the need to display images of various resolutions (e.g., an LED dot matrix module with 16 rows and 16 columns is available) In some cases, depending on the situation, it may be difficult to flexibly cope with the final display panel to have 16 rows and 192 columns of pixels, 32 rows and 128 columns of pixels, etc. have.

따라서, 개선된 LED 도트 매트릭스 디스플레이 패널에 대한 필요성이 여전히 남아 있다.Therefore, there remains a need for an improved LED dot matrix display panel.

LED 도트 매트릭스 디스플레이에서의 개선이 본 문서에 개시된다.Improvements in LED dot matrix displays are disclosed herein.

적어도 하나의 실시예에 따르면, 발광 다이오드(Light Emitting Diode: LED) 도트 매트릭스 디스플레이 디바이스가 제공되는데, 위 LED 도트 매트릭스 디스플레이 디바이스는, M개의 행 및 N개의 열로 배열된 복수인 M×N개의 LED 도트 매트릭스 모듈을 포함하는 디스플레이 패널과, 각각 수평 해상도가 W인 H개의 수평 라인을 갖는 영상을 수신하고, 위 수신된 영상을 디스플레이하도록 위 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하여 위 디스플레이 패널을 구동하는 제어기를 포함하되, 위 M개의 행 각각에서 위 N개의 열의 LED 도트 매트릭스 모듈은 직렬 연결되고, 위 M개의 행 중의 제1 행에서 위 N개의 열 중의 특정 열에 위치된 LED 도트 매트릭스 모듈은, 위 복수인 M×N개의 LED 도트 매트릭스 모듈이 직렬 연결된 체인을 형성하도록, 위 M개의 행 중의 제2 행에서 동일한 위 특정 열에 위치된 LED 도트 매트릭스 모듈과 직렬 연결되며, 위 제어기는 위 직렬 연결된 체인의 일단에 놓인 LED 도트 매트릭스 모듈에 직렬 연결되되, 위 제1 행 및 위 제2 행은 위 M개의 행 중의 임의의 인접한 두 행이고, 위 특정 열은 위 N개의 열 중의 선두(leading) 열 또는 말미(ending) 열이다.According to at least one embodiment, a light emitting diode (LED) dot matrix display device is provided, wherein the LED dot matrix display device is a plurality of M × N LED dots arranged in M rows and N columns. A display panel including a matrix module, and an image having H horizontal lines each having a horizontal resolution of W, and controlling the plurality of M × N LED dot matrix modules to display the received image. The LED dot matrix module of the above N columns in each of the above M rows is connected in series, and the LED dot matrix module located in a specific column of the above N columns in the first row of the above M rows is included. , In the second row of the above M rows, so that the plurality of M × N LED dot matrix module to form a chain connected in series It is connected in series with the LED dot matrix module located in the same above specific column, and the above controller is connected in series to the LED dot matrix module placed at one end of the above series connected chain, wherein the first row and the second row are among the M rows above. Any two adjacent rows, and the particular column above is the leading or ending column of the N columns above.

적어도 하나의 실시예에 따르면, M개의 행 및 N개의 열로 배열된 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하는 제어기에 의해 수행되는 방법이 제공되는데, 위 M개의 행 각각에서 위 N개의 열의 LED 도트 매트릭스 모듈은 직렬 연결되고, 위 M개의 행 중의 제1 행에서 위 N개의 열 중의 특정 열에 위치된 LED 도트 매트릭스 모듈은, 위 복수인 M×N개의 LED 도트 매트릭스 모듈이 직렬 연결된 체인을 형성하도록, 위 M개의 행 중의 제2 행에서 동일한 위 특정 열에 위치된 LED 도트 매트릭스 모듈과 직렬 연결되며, 위 제어기는 위 직렬 연결된 체인의 일단에 놓인 LED 도트 매트릭스 모듈에 직렬 연결되되, 위 제1 행 및 위 제2 행은 위 M개의 행 중의 임의의 인접한 두 행이고, 위 특정 열은 위 N개의 열 중의 선두 열 또는 말미 열이며, 위 방법은, 각각 수평 해상도가 W인 H개의 수평 라인을 갖는 영상을 수신하는 단계와, 위 수신된 영상을 디스플레이하도록 위 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하는 단계를 포함한다.According to at least one embodiment, there is provided a method performed by a controller that controls a plurality of M × N LED dot matrix modules arranged in M rows and N columns, wherein the N rows of each of the M rows above are provided. The LED dot matrix module is connected in series, and the LED dot matrix module located in a specific column among the N columns in the first row of the M rows above forms a chain in which a plurality of M × N LED dot matrix modules are connected in series. So, in the second row of the above M rows, the LED dot matrix module located in the same upper specific column is connected in series, and the controller is connected in series to the LED dot matrix module placed at one end of the chain connected in series, the first row above And the second row above is any two adjacent rows of the above M rows, and the above specific column is the leading or ending column of the above N columns, and the above method has horizontal resolution, respectively. And receiving an image having H horizontal lines of W, and controlling the plurality of M × N LED dot matrix modules to display the received image.

전술된 개요는 상세한 설명에서 추가로 후술되는 몇몇 양상을 단순화된 형태로 소개하기 위해 제공된다. 이 개요는 청구된 주제(subject matter)의 중요 특징 또는 필수적 특징을 식별하도록 의도되지 않고, 청구된 주제의 범위를 정하는 데 사용되도록 의도되지도 않는다. 나아가, 청구된 주제는 본 명세서에서 논의되는 임의의 또는 모든 이점을 제공하는 구현에 한정되지 않는다.The foregoing summary is provided to introduce some aspects that are further described below in the detailed description in a simplified form. This summary is not intended to identify key features or essential features of the subject matter, nor is it intended to be used to scope the claimed subject matter. Furthermore, the claimed subject matter is not limited to implementations that provide any or all of the advantages discussed herein.

본 발명의 실시예에 따르면, LED 도트 매트릭스 디스플레이 디바이스에서 LED 도트 매트릭스 모듈 간의 연결이 종래보다 간단하여 더욱 비용 효율적인 제작 및 더욱 쾌적한 유지 보수 환경을 가능하게 한다.According to an embodiment of the present invention, the connection between the LED dot matrix modules in the LED dot matrix display device is simpler than in the prior art, thereby enabling a more cost-effective manufacturing and a more comfortable maintenance environment.

본 발명의 실시예에 따르면, LED 도트 매트릭스 디스플레이 디바이스에 입력될 영상의 해상도가 바뀌더라도 그러한 영상의 디스플레이를 위한 제어를 유연하게 조절할 수 있다.According to an embodiment of the present invention, even if the resolution of an image to be input to the LED dot matrix display device changes, control for display of such an image can be flexibly adjusted.

도 1은 종래의 LED 도트 매트릭스 디스플레이 디바이스를 보여준다.
도 2는 본 발명의 실시예에 따른 LED 도트 매트릭스 디스플레이 디바이스를 개략적으로 도시한다.
도 3은 본 발명의 실시예에 따라 입력 영상의 픽셀 데이터가 기록되고 판독되는 메모리 회로의 메모리 영역을 개략적으로 도시한다.
도 4는 본 발명의 실시예에 따른 제어기를 개략적으로 도시한다.
도 5는 본 발명의 실시예에 따라 제어기의 메모리 회로에 포함되는 멀티 채널 듀얼 포트 랜덤 액세스 메모리(Dual Port Random Access Memory: DPRAM) 회로를 개략적으로 도시한다.1 shows a conventional LED dot matrix display device.
2 schematically shows an LED dot matrix display device according to an embodiment of the present invention.
3 schematically shows a memory area of a memory circuit in which pixel data of an input image is recorded and read according to an embodiment of the present invention.
4 schematically shows a controller according to an embodiment of the present invention.
5 schematically illustrates a multi-channel dual port random access memory (DPRAM) circuit included in a memory circuit of a controller according to an embodiment of the present invention.

이하에서는, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명은 여러 가지 실시예를 가질 수 있고, 몇몇 실시예가 본 명세서에 개시된다. 그러나, 이는 본 발명에 대한 한정이 아니라 예시로서 제공되며, 본 발명의 사상 및 범위에 속하는 모든 변환, 균등물 내지 대체물을 망라하는 것으로 이해되어야 한다. 개시된 실시예에 따른 방법, 장치 및/또는 시스템에 대한 포괄적인 이해를 돕기 위해 다음의 상세한 설명에서 특정한 세부사항이 제공되는데, 몇몇 실시예는 이들 세부사항 중 일부 또는 전부가 없더라도 실시될 수 있다. 또한, 본 발명의 다양한 양상을 불필요하게 모호하게 하지 않도록 공지 기술의 구체적인 설명은 생략될 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The invention may have several embodiments, some of which are disclosed herein. It should be understood, however, that this is provided as an illustration, not as a limitation, of the present invention, and encompasses all transformations, equivalents, or substitutes falling within the spirit and scope of the present invention. Specific details are provided in the following detailed description to aid a comprehensive understanding of the method, apparatus, and / or system according to the disclosed embodiments, some of which may be practiced without some or all of these details. In addition, detailed descriptions of known techniques may be omitted so as not to unnecessarily obscure various aspects of the present invention.

후술되는 용어는 단지 특정 실시예를 설명하기 위해 사용된 것으로, 한정적 의미로 고려되고자 의도된 것이 아니다. 단수 형태의 표현은 명확하게 달리 사용되지 않는 한, 복수 형태의 의미를 포함한다. 또한, 이 문서에서, "포함하다" 또는 "가지다"와 같은 용어는 어떤 특징, 숫자, 단계, 동작, 구성요소, 정보 또는 이들의 조합이 존재함을 나타내려는 것이며, 하나 또는 그 이상의 다른 특징, 숫자, 단계, 동작, 구성요소, 정보 또는 이들의 조합의 존재 또는 가능성을 배제하지 않는 것으로 이해되어야 한다.The terms described below are only used to describe specific embodiments and are not intended to be considered in a limiting sense. Singular forms of expression include the meaning of the plural form, unless expressly used otherwise. Also, in this document, terms such as “include” or “have” are intended to indicate the presence of any feature, number, step, action, component, information, or combinations thereof, and one or more other features, It should be understood that it does not exclude the presence or possibility of numbers, steps, actions, elements, information, or combinations thereof.

도 2는 본 발명의 실시예에 따른 LED 도트 매트릭스 디스플레이 디바이스(LED dot matrix display device)를 개략적으로 도시한다. 도 2에서, LED 도트 매트릭스 디스플레이 디바이스(200)는 디스플레이 패널(display panel)(220) 및 제어기(controller)(240)를 포함하는 것으로 예시된다.2 schematically illustrates an LED dot matrix display device according to an embodiment of the present invention. In FIG. 2, the LED dot matrix display device 200 is illustrated as including a display panel 220 and a controller 240.

디스플레이 패널(220)은 복수의 LED 도트 매트릭스 모듈을 포함할 수 있다. 몇몇 실시예에서, 이들 LED 도트 매트릭스 모듈은 복수인 M×N개 있을 수 있고, 복수인 M개의 행 및 복수인 N개의 열로 배열될 수 있다. 예컨대, 도 2에서, 디스플레이 패널(220)은 4개의 행 및 3개의 열로 배열된 총 12개의 LED 도트 매트릭스 모듈(201 내지 212)을 포함하는 것으로 도시된다. 그러나, 이는 단지 예시일 뿐이며, 본 개시의 범위는 이 점에 한정되지 않는다. 다른 예로서, 디스플레이 패널(220)은 다른 크기로 행렬화된(가령, 5개의 행 및 2개의 열로 배열된) 복수의 LED 도트 매트릭스 모듈을 포함할 수 있다.The display panel 220 may include a plurality of LED dot matrix modules. In some embodiments, these LED dot matrix modules may have a plurality of M × N pieces, and may be arranged in a plurality of M rows and a plurality of N columns. For example, in FIG. 2, the display panel 220 is shown to include a total of 12 LED dot matrix modules 201 to 212 arranged in four rows and three columns. However, this is only an example, and the scope of the present disclosure is not limited in this regard. As another example, the display panel 220 may include a plurality of LED dot matrix modules matrixed in different sizes (eg, arranged in 5 rows and 2 columns).

디스플레이 패널(220)에 포함된 복수의 LED 도트 매트릭스 모듈 각각은 동일한 크기로 행렬화된 픽셀을 포함할 수 있다. 실시예에서, 디스플레이 패널(220)의 각 LED 도트 매트릭스 모듈은 복수인 U개의 픽셀 행을 포함하되, U개의 픽셀 행 각각은 복수인 V개의 열의 픽셀을 포함할 수 있다. 예컨대, 도 2에 도시된 바와 같이, LED 도트 매트릭스 모듈(201 내지 212) 각각에는 16개의 행 및 32개의 열로 배열된 16×32개의 픽셀이 구비될 수 있다. 다른 예에서, U 및 V 중 어느 한쪽이든 또는 양자 모두가 위의 예와는 상이한 양의 정수의 값을 가질 수 있다.Each of the plurality of LED dot matrix modules included in the display panel 220 may include pixels matrixed in the same size. In an embodiment, each LED dot matrix module of the display panel 220 includes a plurality of U pixel rows, but each of the U pixel rows may include a plurality of V columns of pixels. For example, as illustrated in FIG. 2, each of the LED dot matrix modules 201 to 212 may be provided with 16 × 32 pixels arranged in 16 rows and 32 columns. In other examples, either or both of U and V may have positive integer values different from the examples above.

제어기(240)는 영상을 디스플레이하도록 디스플레이 패널(220)의 복수의 LED 도트 매트릭스 모듈을 제어하여 디스플레이 패널(220)을 구동할 수 있다. 몇몇 실시예에서, 제어기(240)는 수평 해상도(수평으로 최대 폭의 한 줄로 된, 다시 말해 수평 라인에서의 픽셀의 수)가 W이고 수직 해상도(수직으로 최대 높이의 한 줄로 된, 다시 말해 수직 라인에서의 픽셀의 수)가 H인 영상(즉, W×H개의 픽셀 각각을 나타내는 픽셀 데이터를 포함함)을 수신하고, 이에 응답하여 그러한 영상을 디스플레이하도록 디스플레이 패널(220)에 포함된 M×N개의 LED 도트 매트릭스 모듈을 제어할 수 있는데, M개의 행 중의 한 행 내에 있는 LED 도트 매트릭스 모듈 중의 한 LED 도트 매트릭스 모듈 상의 픽셀 행에는 수신된 영상의 H개의 수평 라인 중의 하나의 수평 라인의 적어도 일부분이 디스플레이되는 방식으로 M×N개의 LED 도트 매트릭스 모듈 상에 영상이 디스플레이될 수 있다. (여기서, W는 V×N 이하일 수 있고, H는 U×M 이하일 수 있다.) 예컨대, 도 2에 도시된 바와 같이, M=4개의 행 및 N=3개의 열로 배열된 LED 도트 매트릭스 모듈(201 내지 212) 각각은 U=16개의 행 및 V=32개의 열로 배열된 픽셀을 포함할 수 있는데, 만일 수평 해상도가 W=96이고 수직 해상도가 H=64인 영상이 LED 도트 매트릭스 모듈(201 내지 212)에 걸쳐서 디스플레이되어야 할 경우라면, 다음과 같이, M=4개의 행 중 임의의 것 내의 임의의 LED 도트 매트릭스 모듈 상의 픽셀 행에는 수신된 영상의 대응하는 수평 라인의 대응하는 일부분이 디스플레이될 수 있다:The controller 240 may control the plurality of LED dot matrix modules of the display panel 220 to display an image to drive the display panel 220. In some embodiments, the controller 240 has a horizontal resolution (one line of maximum width horizontally, that is, the number of pixels in a horizontal line) and W vertical resolution (vertical one line of maximum height, ie vertical) M × included in the display panel 220 to receive an image whose number of pixels in the line is H (ie, including pixel data representing each of W × H pixels) and display such an image in response. It is possible to control N LED dot matrix modules, wherein a pixel row on one LED dot matrix module of an LED dot matrix module within one row of M rows has at least a portion of a horizontal line of one of the H horizontal lines of the received image. An image may be displayed on M × N LED dot matrix modules in this displayed manner. (Where, W may be V × N or less, H may be U × M or less.) For example, as shown in FIG. 2, M = 4 rows and N = 3 columns arranged in an LED dot matrix module ( 201 to 212) Each may include pixels arranged in U = 16 rows and V = 32 columns. If the horizontal resolution is W = 96 and the vertical resolution is H = 64, the LED dot matrix modules 201 to 201 212), the pixel portion on any LED dot matrix module in any of the M = 4 rows can be displayed with a corresponding portion of the corresponding horizontal line of the received image, as follows: have:

- M=4개의 행 중의 최상위 행에서, LED 도트 매트릭스 모듈(201 내지 203) 각각의 i번째 최상위 픽셀 행(단, i=1, 2, ..., 16)에는 그러한 영상의 (i+16×0)번째 최상위 수평 라인의 대응하는 일부분(즉, 이들 3개의 LED 도트 매트릭스 모듈(201, 202, 203)에 대해서 각각 해당 수평 라인의 좌측 32개 픽셀 데이터 부분, 중간 32개 픽셀 데이터 부분 및 우측 32개 픽셀 데이터 부분)이 디스플레이될 수 있음.-In the highest row among M = 4 rows, the i-th highest pixel row of each of the LED dot matrix modules 201 to 203 (however, i = 1, 2, ..., 16) includes (i + 16 × 0) For the corresponding portion of the top-most horizontal line (i.e., these three LED dot matrix modules 201, 202, 203), respectively, the left 32 pixel data portion, the middle 32 pixel data portion and the right side of the horizontal line 32 pixel data portion) can be displayed.

- M=4개의 행 중의 나머지 행에서, 마찬가지로, LED 도트 매트릭스 모듈(204 내지 206) 각각의 i번째 최상위 픽셀 행에는 그러한 영상의 (i+16×1)번째 최상위 수평 라인의 대응하는 일부분이, LED 도트 매트릭스 모듈(207 내지 209) 각각의 i번째 최상위 픽셀 행에는 그러한 영상의 (i+16×2)번째 최상위 수평 라인의 대응하는 일부분이, 그리고 LED 도트 매트릭스 모듈(210 내지 212) 각각의 i번째 최상위 픽셀 행에는 그러한 영상의 (i+16×3)번째 최상위 수평 라인의 대응하는 일부분이 디스플레이될 수 있음.-In the remaining rows of M = 4 rows, similarly, in the i-th highest pixel row of each of the LED dot matrix modules 204 to 206, a corresponding portion of the (i + 16x1) -th highest horizontal line of such an image, The i-th highest pixel row of each of the LED dot matrix modules 207 to 209 includes a corresponding portion of the (i + 16 × 2) -th highest horizontal line of such an image, and i of each of the LED dot matrix modules 210 to 212. A corresponding portion of the (i + 16 × 3) th top horizontal line of such an image may be displayed in the topmost pixel row.

실시예에서, 디스플레이 패널(220)에서는, M개의 행 각각에서 N개의 열의 LED 도트 매트릭스 모듈이 직렬 연결될 수 있다. 도 2를 참조하면, LED 도트 매트릭스 모듈(201 내지 203)이 직렬 연결되고, LED 도트 매트릭스 모듈(204 내지 206)이 직렬 연결되며, LED 도트 매트릭스 모듈(207 내지 209)이 직렬 연결되고, LED 도트 매트릭스 모듈(210 내지 212)이 직렬 연결됨이 이해될 것이다.In an embodiment, in the display panel 220, LED dot matrix modules of N columns in each of M rows may be connected in series. Referring to FIG. 2, the LED dot matrix modules 201 to 203 are connected in series, the LED dot matrix modules 204 to 206 are connected in series, and the LED dot matrix modules 207 to 209 are connected in series, and the LED dots It will be understood that the matrix modules 210-212 are connected in series.

또한, M개의 행 중의 임의의 행에서 N개의 열 중의 특정 열(선두 열 또는 말미 열)에 위치된 LED 도트 매트릭스 모듈은, M×N개의 LED 도트 매트릭스 모듈이 직렬 연결된 체인(serially connected chain)을 형성하도록, M개의 행 중의 인접한 행에서 동일한 특정 열에 위치된 LED 도트 매트릭스 모듈과 직렬 연결될 수 있다. 도 2에 도시된 예에서, 최상위 행의 말미 열(이 예에서, 가장 우측의 열)에 위치된 LED 도트 매트릭스 모듈(203)은 2번째 최상위 행의 말미 열에 위치된 LED 도트 매트릭스 모듈(206)에 직렬 연결되고, 2번째 최상위 행의 선두 열(이 예에서, 가장 좌측의 열)에 위치된 LED 도트 매트릭스 모듈(204)은 2번째 최하위 행(곧, 이 예에서, 3번째 최상위 행)의 선두 열에 위치된 LED 도트 매트릭스 모듈(207)에 직렬 연결되며, 2번째 최하위 행의 말미 열에 위치된 LED 도트 매트릭스 모듈(209)은 최하위 행의 말미 열에 위치된 LED 도트 매트릭스 모듈(212)에 직렬 연결된다.In addition, the LED dot matrix module located in a specific column (leading or trailing column) of the N columns in any of the M rows has a chain in which M × N LED dot matrix modules are connected in series. To form, it can be connected in series with LED dot matrix modules located in the same specific column in adjacent rows of the M rows. In the example shown in FIG. 2, the LED dot matrix module 203 located at the end column of the top row (in this example, the rightmost column) is the LED dot matrix module 206 located at the end column of the second top row. The LED dot matrix module 204 connected in series to the first column of the second highest row (in this example, the leftmost column) is the second lowest row (that is, the third highest row in this example). The LED dot matrix module 209, which is serially connected to the LED dot matrix module 207 located in the first column, and is located in the last column of the second lowest row, is serially connected to the LED dot matrix module 212, which is located in the last column of the lowest row. do.

나아가, 제어기(240)는 위와 같은 직렬 연결된 체인의 일단에 놓인 LED 도트 매트릭스 모듈에 직렬 연결될 수 있다. 도 2에 도시된 예에서, 제어기(240)는 최상위 행의 선두 열에 위치된 LED 도트 매트릭스 모듈(201)과 직렬 연결된다.Furthermore, the controller 240 may be connected in series to the LED dot matrix module placed at one end of the series-connected chain. In the example shown in FIG. 2, the controller 240 is connected in series with the LED dot matrix module 201 located in the top row of the top row.

이에 따라, 제어기(240)는 다음에 의해서 디스플레이 패널(220)의 M×N개의 LED 도트 매트릭스 모듈을 제어할 수 있다: M개의 행 중의 임의의 행에서의 N개의 열의 LED 도트 매트릭스 모듈 각각의 제1 픽셀 행을 위한 픽셀 데이터 및 M개의 행 중의 인접한 행에서의 N개의 열의 LED 도트 매트릭스 모듈 각각의 제2 픽셀 행을 위한 픽셀 데이터를 수신된 영상으로부터 모듈 제어 신호로 집성하는(aggregate) 것; 그리고 그러한 모듈 제어 신호를 앞서 언급된 직렬 연결된 체인을 통해서 M×N개의 LED 도트 매트릭스 모듈에 제공하는 것. 특히, 제1 픽셀 행 및 제2 픽셀 행은 각자의 LED 도트 매트릭스 모듈에서 상호 반대로(즉, 각각 위로부터 및 아래로부터 동일한 서수의(ordinal) 행 위치에) 위치될 수 있는데, 이는 제1 픽셀 행 및 제2 픽셀 행이 각자의 LED 도트 매트릭스 모듈에서 상호 역순으로 동일한 서수를 갖는 것으로 표현될 수도 있다(예컨대, LED 도트 매트릭스 모듈(201, 202, 203)의 최상위 1번째 픽셀 행과 LED 도트 매트릭스 모듈(204, 205, 206)의 최하위 1번째 픽셀 행은 상호 역순으로 동일한 서수를 가짐). 그러한 제어는 특히 제1 픽셀 행 및 제2 픽셀 행이 앞서 언급된 직렬 연결된 체인을 통해 연결된 구성에서 유리할 것이다.Accordingly, the controller 240 can control the M × N LED dot matrix modules of the display panel 220 by: each of the N column LED dot matrix modules in any row of the M rows. Aggregating pixel data for one pixel row and pixel data for each second pixel row of each of the N column LED dot matrix modules in adjacent rows of the M rows into a module control signal from the received image; And to provide such module control signals to MxN LED dot matrix modules through the aforementioned series-connected chain. In particular, the first pixel row and the second pixel row can be positioned opposite to each other in each LED dot matrix module (ie, at the same ordinal row position from above and below respectively), which is the first pixel row. And the second pixel row may be represented as having the same ordinal number in the reverse order of each LED dot matrix module (eg, the first pixel row of the LED dot matrix modules 201, 202, 203 and the LED dot matrix module). (204, 205, 206) the lowest 1st pixel row has the same ordinal number in reverse order). Such control would be particularly advantageous in configurations where the first and second pixel rows are connected via the series-connected chain mentioned above.

또한, 실시예에서, 이들 두 픽셀 행을 위한 픽셀 데이터는 단일의 액세스 사이클(access cycle)에서 다수의 메모리 영역(또는 메모리 요소)이 그 내부의 데이터의 판독을 위해 액세스되는 판독 메커니즘(mechanism)에 의해 함께 판독되어 모듈 제어 신호로 집성될 수 있다. 이하에서는, 제어기(240)에 입력되는 영상이, 도 2의 예에서와 같이, 수평 해상도 W=96인 수평 라인 H=64개를 갖는다고 가정하여, 단지 예로서, 다음을 설명한다:Also, in an embodiment, pixel data for these two pixel rows is subject to a reading mechanism in which multiple memory regions (or memory elements) are accessed for reading data therein in a single access cycle. It can be read together and aggregated into a module control signal. Hereinafter, assuming that the image input to the controller 240 has H = 64 horizontal lines having a horizontal resolution W = 96, as in the example of FIG. 2, only as an example, the following will be described:

- 단일 액세스 사이클 내에서의 다수의 메모리 영역의 액세스를 통한 판독 메커니즘을 위해, 도 3에 도식적으로 도시된 메모리 회로(300)의 메모리 영역(320-1, 320-2, 320-3, 320-4) 내에 입력 영상의 픽셀 데이터가 어떻게 기록되는지; 및-For the reading mechanism through access of multiple memory regions within a single access cycle, the memory regions 320-1, 320-2, 320-3, 320- of the memory circuit 300 schematically shown in FIG. 4) how the pixel data of the input image is recorded within; And

- 그러한 판독 메커니즘에 의해서 메모리 회로(300)의 메모리 영역(320-1, 320-2, 320-3, 320-4)으로부터 픽셀 데이터가 어떻게 판독되는지.-How pixel data is read from the memory areas 320-1, 320-2, 320-3, 320-4 of the memory circuit 300 by such a reading mechanism.

구체적으로, 도 3에서, 메모리 회로(300)의 도시된 최상위 부분(330-1)은 좌측부터 우측으로 최소 값 0부터 Bx-1까지 1씩 점증하는(increment) 주소(address)로써 (가령, 데이터의 기입 또는 데이터의 독출을 위해) 메모리 영역(320-1, 320-2, 320-3, 320-4) 상에서 액세스되는 메모리 위치들을 나타내고, 유사하게, 최상위 부분(330-1)의 바로 아래 부분(330-2)은 좌측부터 우측으로 Bx부터 2Bx-1까지 1씩 점증하는 주소로써 메모리 영역(320-1, 320-2, 320-3, 320-4) 상에서 액세스되는 메모리 위치들을 나타내며, 기타 등등이되(가령, 최하위 부분(330-16)의 경우에도 마찬가지임), Bx=W·(H/V)=96·(64/16)=384이다. (도 3에서 주소는 이탤릭체로 표기된다.)Specifically, in FIG. 3, the illustrated uppermost portion 330-1 of the memory circuit 300 is an address incremented by 1 from the minimum value 0 to B x -1 from left to right (for example, as an address). Indicates memory locations accessed on the memory areas 320-1, 320-2, 320-3, 320-4) (for writing data or reading data), similarly, immediately above the topmost portion 330-1. The lower part 330-2 is an address incremented by 1 from B x to 2B x -1 from left to right, and memory locations accessed on the memory areas 320-1, 320-2, 320-3, and 320-4. And the like, etc. (e.g., in the case of the lowest part 330-16), B x = W · (H / V) = 96 · (64/16) = 384. (In FIG. 3, the address is indicated in italics.)

도 3에 도시된 예에서, LED 도트 매트릭스 모듈(201, 202, 203)의 픽셀 행을 위한 픽셀 데이터는 다음과 같은 주소 맵으로써 메모리 회로(300)(의 메모리 영역(320-1))에 기록될 수 있다: 주소 Bx·(i-1) 내지 Bx·(i-1)+95가 가리키는 메모리 위치에 i번째 최상위 픽셀 행을 위한 픽셀 데이터가 기록될 수 있는데, 주소 Bx·(i-1) 내지 Bx·(i-1)+31이 가리키는 메모리 위치에 기록된 픽셀 데이터는 LED 도트 매트릭스 모듈(201)의 i번째 최상위 픽셀 행에서의 디스플레이를 위한 것일 수 있고, 주소 Bx·(i-1)+32 내지 Bx·(i-1)+63이 가리키는 메모리 위치에 기록된 픽셀 데이터는 LED 도트 매트릭스 모듈(202)의 i번째 최상위 픽셀 행에서의 디스플레이를 위한 것일 수 있으며, 주소 Bx·(i-1)+64 내지 Bx·(i-1)+95가 가리키는 메모리 위치에 기록된 픽셀 데이터는 LED 도트 매트릭스 모듈(203)의 i번째 최상위 픽셀 행에서의 디스플레이를 위한 것일 수 있다.In the example shown in Fig. 3, the pixel data for the pixel rows of the LED dot matrix modules 201, 202, 203 are written to the memory circuit 300 (the memory area 320-1) of the following address map. Can be: Pixel data for the i-th highest pixel row can be written in the memory location indicated by the addresses B x · (i-1) to B x · (i-1) +95, where the address B x · (i The pixel data recorded in the memory location indicated by -1) to B x (i-1) +31 may be for display in the i-th highest pixel row of the LED dot matrix module 201, and the address B x The pixel data recorded in the memory location indicated by (i-1) +32 to B x · (i-1) +63 may be for display in the i-th highest pixel row of the LED dot matrix module 202, The pixel data recorded in the memory location indicated by the addresses B x · (i-1) +64 to B x · (i-1) +95 is the LED dot matrix module (2 It may be for display in the i-th highest pixel row of 03).

또한, LED 도트 매트릭스 모듈(207, 208, 209)의 픽셀 행을 위한 픽셀 데이터는 유사한 방식으로 메모리 회로(300)(의 메모리 영역(320-3))에 기록될 수 있다.Further, pixel data for the pixel rows of the LED dot matrix modules 207, 208, and 209 can be written to the memory circuit 300 (the memory area 320-3) in a similar manner.

한편, LED 도트 매트릭스 모듈(204, 205, 206)의 픽셀 행을 위한 픽셀 데이터는 다음과 같은 주소 맵으로써 메모리 회로(300)(의 메모리 영역(320-2))에 기록될 수 있다: 주소 Bx·(i-1)+96 내지 Bx·(i-1)+191이 가리키는 메모리 위치에 i번째 최하위 픽셀 행을 위한 픽셀 데이터가 기록될 수 있는데, 주소 Bx·(i-1)+96 내지 Bx·(i-1)+127이 가리키는 메모리 위치에 기록된 픽셀 데이터는 LED 도트 매트릭스 모듈(206)의 i번째 최하위 픽셀 행에서의 디스플레이를 위한 것일 수 있고, 주소 Bx·(i-1)+128 내지 Bx·(i-1)+159가 가리키는 메모리 위치에 기록된 픽셀 데이터는 LED 도트 매트릭스 모듈(205)의 i번째 최하위 픽셀 행에서의 디스플레이를 위한 것일 수 있으며, 주소 Bx·(i-1)+160 내지 Bx·(i-1)+191이 가리키는 메모리 위치에 기록된 픽셀 데이터는 LED 도트 매트릭스 모듈(204)의 i번째 최하위 픽셀 행에서의 디스플레이를 위한 것일 수 있다.Meanwhile, the pixel data for the pixel rows of the LED dot matrix modules 204, 205, and 206 can be recorded in the memory circuit 300 (the memory area 320-2 of) as the following address map: address B Pixel data for the i-th lowest-order pixel row may be recorded in a memory location indicated by x · (i-1) +96 to B x · (i-1) +191, and the address B x · (i-1) + The pixel data recorded in the memory location indicated by 96 to B x (i-1) +127 may be for display in the i-th lowest pixel row of the LED dot matrix module 206, and the address B x · (i The pixel data recorded at the memory location indicated by -1) +128 to B x ((i-1) +159) may be for display in the i-th lowest pixel row of the LED dot matrix module 205, address B x · a (i-1) +160 to B x · (i-1) of the pixel data written in the memory location pointed to +191 is LED dot matrix module (204) i Second it may be for display in the bottom row of pixels.

또한, LED 도트 매트릭스 모듈(210, 211, 212)의 픽셀 행을 위한 픽셀 데이터는 유사한 방식으로 메모리 회로(300)(의 메모리 영역(320-4))에 기록될 수 있다.Also, the pixel data for the pixel rows of the LED dot matrix modules 210, 211, 212 can be written to the memory circuit 300 (memory area 320-4) in a similar manner.

추가로, 이 예에서, LED 도트 매트릭스 모듈(201, 202, 203)의 픽셀 행을 위한 픽셀 데이터는 해당 픽셀 행의 픽셀의 서수가 더 클수록(가령, 해당 픽셀 행의 더 우측에 있는 픽셀일수록) 그 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 큰 방식으로(화살표(340-1)에 의해 나타내어지는 바와 같이, 가령, 해당 픽셀 행의 임의의 두 픽셀 중 좌측을 위한 데이터가 기록된 메모리 위치를 가리키는 주소가 우측 픽셀을 위한 데이터가 기록된 메모리 위치를 가리키는 주소보다 작음) 메모리 영역(320-1)에 기록될 수 있는 반면, LED 도트 매트릭스 모듈(204, 205, 206)의 픽셀 행을 위한 픽셀 데이터는 해당 픽셀 행의 픽셀의 서수가 더 클수록 그 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 작은 방식으로(화살표(340-2)에 의해 나타내어지는 바와 같이, 가령, 해당 픽셀 행의 임의의 두 픽셀 중 좌측을 위한 데이터가 기록된 메모리 위치를 가리키는 주소가 우측 픽셀을 위한 데이터가 기록된 메모리 위치를 가리키는 주소보다 큼) 메모리 영역(320-2)에 기록될 수 있다. 마찬가지로, LED 도트 매트릭스 모듈(207, 208, 209)의 픽셀 행을 위한 픽셀 데이터는 해당 픽셀 행의 픽셀의 서수가 더 클수록 그 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 큰 방식으로(화살표(340-3) 참조) 메모리 영역(320-3)에 기록될 수 있는 반면, LED 도트 매트릭스 모듈(210, 211, 212)의 픽셀 행을 위한 픽셀 데이터는 해당 픽셀 행의 픽셀의 서수가 더 클수록 그 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 작은 방식으로(화살표(340-4) 참조) 메모리 영역(320-4)에 기록될 수 있다. 다시 말해, 메모리 영역(320-1, 320-2, 320-3, 320-4) 중 임의의 인접한 두 개에서, 픽셀의 서수에 따라, 픽셀을 위한 데이터가 기록된 메모리 위치를 가리키는 주소가 변하는 방향은, 상호 반대일 수 있다.Additionally, in this example, the pixel data for a pixel row of the LED dot matrix module 201, 202, 203 is the larger the ordinal number of pixels in that pixel row (e.g., the pixel to the right of the pixel row). The memory location in which the data for the left side of any two pixels of the corresponding pixel row is recorded, as indicated by the arrow 340-1 in a larger address addressing the memory location in which the pixel is written. Pixels for the row of pixels of the LED dot matrix modules 204, 205, and 206, while pointing address can be written to the memory area 320-1) where the data for the right pixel is smaller than the address pointing to the recorded memory location. The data is corresponding, for example, as indicated by the arrow 340-2 in a manner in which the address of the memory location in which the pixel is written is smaller, as the ordinal number of pixels in that pixel row is greater. The address points to a pixel of any two of the cell lines, the data for the left write memory location larger than the address that points to the memory location where the data is recorded for the right pixel) can be recorded in the memory area (320-2). Similarly, the pixel data for a pixel row of the LED dot matrix modules 207, 208, 209 is such that the larger the ordinal number of pixels in that pixel row is, the larger the address indicating the memory location in which the pixel is written (arrow 340 (See -3)) while the pixel data for the pixel rows of the LED dot matrix modules 210, 211, 212 can be recorded in the memory area 320-3, the larger the ordinal number of pixels of the corresponding pixel row is, the pixel The address pointing to the memory location to be written can be written to the memory area 320-4 in a smaller way (see arrows 340-4). In other words, in any two adjacent regions of the memory areas 320-1, 320-2, 320-3, and 320-4, an address indicating a memory location in which data for a pixel is recorded changes according to the ordinal number of pixels. The directions may be opposite.

이제, 메모리 회로(300)의 메모리 영역(320-1, 320-2, 320-3, 320-4)은 단일의 액세스 사이클에서 함께 액세스되어 각 메모리 영역에 기록된 픽셀 데이터가 판독될 수 있다. 예컨대, 주소 Bx+96·0, 주소 Bx+96·1, 주소 Bx+96·2 및 주소 Bx+96·3이 각각 가리키는 메모리 위치(302-1-1, 302-2-1, 302-3-1, 302-4-1)에 기록된 픽셀 데이터가 단일의 상대적인 주소(가령, Bx)로써 단일 액세스 사이클에서 함께 판독될 수 있다. 또한, 전술된 예에서와 같이, 메모리 위치(302-1-1) 내의 픽셀 데이터는 LED 도트 매트릭스(201)의 2번째 최상위 픽셀 행의 가장 좌측의 픽셀을 위한 것일 수 있고, 메모리 위치(302-2-1) 내의 픽셀 데이터는 LED 도트 매트릭스(206)의 2번째 최하위 픽셀 행의 가장 우측의 픽셀을 위한 것일 수 있으며, 메모리 위치(302-3-1) 내의 픽셀 데이터는 LED 도트 매트릭스(207)의 2번째 최상위 픽셀 행의 가장 좌측의 픽셀을 위한 것일 수 있고, 메모리 위치(302-4-1) 내의 픽셀 데이터는 LED 도트 매트릭스(212)의 2번째 최하위 픽셀 행의 가장 우측의 픽셀을 위한 것일 수 있다. 따라서, LED 도트 매트릭스(201)의 2번째 최상위 픽셀 행, LED 도트 매트릭스(206)의 2번째 최하위 픽셀 행, LED 도트 매트릭스(207)의 2번째 최상위 픽셀 행 및 LED 도트 매트릭스(212)의 2번째 최하위 픽셀 행이 앞서 언급된 직렬 연결된 체인을 통해 연결된 구성에서, 위와 같은 판독 주소(가령, Bx)로써 단일 액세스 사이클에서 판독된 픽셀 데이터가 집성된 모듈 제어 신호가 LED 도트 매트릭스(201)의 2번째 최상위 픽셀 행의 가장 좌측의 픽셀, LED 도트 매트릭스(206)의 2번째 최하위 픽셀 행의 가장 우측의 픽셀, LED 도트 매트릭스(207)의 2번째 최상위 픽셀 행의 가장 좌측의 픽셀 및 LED 도트 매트릭스(212)의 2번째 최하위 픽셀 행의 가장 우측의 픽셀 상의 디스플레이를 위해 제공될 수 있다.Now, the memory areas 320-1, 320-2, 320-3, and 320-4 of the memory circuit 300 are accessed together in a single access cycle so that pixel data written to each memory area can be read. For example, memory locations (302-1-1, 302-2-1) indicated by addresses B x + 96 · 0, address B x + 96 · 1, address B x + 96 · 2, and address B x + 96 · 3, respectively. , 302-3-1 and 302-4-1) can be read together in a single access cycle as a single relative address (eg, B x ). Also, as in the example described above, the pixel data in memory location 302-1-1 may be for the leftmost pixel in the second highest pixel row of LED dot matrix 201, and memory location 302- The pixel data in 2-1) may be for the rightmost pixel in the second lowest pixel row of the LED dot matrix 206, and the pixel data in the memory location 302-3-1 is the LED dot matrix 207 May be for the leftmost pixel of the 2nd highest pixel row of, and the pixel data in the memory location 302-4-1 is for the rightmost pixel of the 2nd lowest pixel row of the LED dot matrix 212 You can. Thus, the second highest pixel row of the LED dot matrix 201, the second lowest pixel row of the LED dot matrix 206, the second highest pixel row of the LED dot matrix 207, and the second highest LED row of the LED dot matrix 212. In a configuration in which the lowest pixel row is connected via the aforementioned serially connected chain, a module control signal in which pixel data read in a single access cycle with the above read address (e.g., B x ) is aggregated is shown in the LED dot matrix 201. The leftmost pixel of the second highest pixel row, the rightmost pixel of the second lowest pixel row of the LED dot matrix 206, the leftmost pixel of the second highest pixel row of the LED dot matrix 207 and the LED dot matrix ( 212) may be provided for display on the rightmost pixel of the second lowest pixel row.

도 4는 본 발명의 실시예에 따른 제어기의 개략적인 블록도를 도시한다. 실시예에서, 도 4에 도시된 바와 같이, 제어기(240)는 데이터 재배열부(410), 메모리 회로(420) 및 제어 신호 생성부(430)를 포함할 수 있고, 제어 신호 생성부(430)는 메모리 제어 신호 생성부(440) 및 모듈 제어 신호 생성부(450)를 포함할 수 있다.4 shows a schematic block diagram of a controller according to an embodiment of the present invention. In an embodiment, as shown in FIG. 4, the controller 240 may include a data rearrangement unit 410, a memory circuit 420, and a control signal generation unit 430, and a control signal generation unit 430 May include a memory control signal generator 440 and a module control signal generator 450.

데이터 재배열부(410)는 각각 수평 해상도가 W인 H개의 수평 라인을 갖는 영상을 수신하고, 영상을 수신하는 것에 응답하여 영상을 수평 라인 단위로 버퍼링할 수 있다. 또한, 데이터 재배열부(410)는 버퍼링된 수평 라인을, 도 3과 관련하여 설명된 바와 같이 단일 액세스 사이클에서 다수의 메모리 영역 또는 메모리 요소가 액세스되는 판독 메커니즘(이하에서, 편의상, "단일 사이클-다수 액세스 판독 메커니즘"으로 지칭될 수도 있음)을 가능하게 하는 방식으로, 메모리 회로(420)에 기록할 수 있다. 제어 신호 생성부(430)는 그러한 판독 메커니즘을 사용하여 메모리 회로(420)로부터 데이터를 판독할 수 있다.The data rearrangement unit 410 may receive an image having H horizontal lines each having a horizontal resolution of W, and buffer the image in units of horizontal lines in response to receiving the image. In addition, the data rearrangement unit 410 reads the buffered horizontal lines, as described in connection with FIG. 3, in which a plurality of memory areas or memory elements are accessed in a single access cycle (hereinafter, for convenience, "single cycle- May be referred to as "multiple access reading mechanisms"). The control signal generation unit 430 may read data from the memory circuit 420 using such a reading mechanism.

구체적으로, 실시예에 따르면, 디스플레이 패널(220)의 M개의 행 중 임의의 인접한 두 행인 제1 행 및 제2 행에 대하여, 데이터 재배열부(410)는 제1 행에서의 N개의 열의 LED 도트 매트릭스 모듈 각각의 임의의 제1 픽셀 행을 위한 픽셀 데이터를 그 데이터의 기록을 위한 주소지정(addressing)에 따라 메모리 회로(420)의 제1 메모리 요소에, 그리고 제2 행에서의 N개의 열의 LED 도트 매트릭스 모듈 각각의 제2 픽셀 행을 위한 픽셀 데이터를 그 데이터의 기록을 위한 주소지정에 따라 메모리 회로(420)의 제2 메모리 요소에 기록할 수 있는바(여기서, 제1 픽셀 행 및 제2 픽셀 행은 각자의 LED 도트 매트릭스 모듈에서 상호 역순으로 동일한 서수를 가짐), 이로써 다음과 같은 단일 사이클-다수 액세스 판독 메커니즘을 가능하게 한다: 제1 메모리 요소에 기록된 제1 픽셀 행을 위한 픽셀 데이터 및 제2 메모리 요소에 기록된 제2 픽셀 행을 위한 픽셀 데이터는 모듈 제어 신호로의 집성을 위해 단일의 액세스 사이클에서 제1 메모리 요소 및 제2 메모리 요소가 함께 액세스되는 판독 메커니즘에 의해서 판독가능함.Specifically, according to an embodiment, for the first and second rows, which are any two adjacent rows of the M rows of the display panel 220, the data rearranging unit 410 LED dots of N columns in the first row LEDs of N columns in the first memory element of the memory circuit 420 and in the second row according to addressing for writing of the pixel data for any first pixel row of each of the matrix modules The pixel data for each second pixel row of the dot matrix module can be written to the second memory element of the memory circuit 420 according to addressing for recording the data (here, the first pixel row and the second pixel row) The pixel rows have the same ordinal number in the reverse order of each other in their respective LED dot matrix modules), thereby enabling the following single cycle-multiple access reading mechanism: the first pixel row written to the first memory element. The pixel data for and the pixel data for the second pixel row written to the second memory element are read by a reading mechanism in which the first memory element and the second memory element are accessed together in a single access cycle for aggregation into a module control signal. Readable.

이와 관련하여, 메모리 회로(420)의 어떤 메모리 요소의 주소 공간 내에는 (가령, 메모리 회로(420)가 수용할 수 있는 최대 해상도보다 낮은 해상도의 영상이 입력된 경우) 이러한 픽셀 데이터 기록에서 사용되지 않은 주소가 있을 수 있다는 점에 유의한다. 그러한 사용되지 않은 주소는 수신된 영상과 관련되지 않은 데이터가 기록된 메모리 위치를 가리킨다. 이하에서, 메모리 회로(420)의 각 메모리 요소에서 위와 같은 무관한 데이터가 기록된 메모리 위치들은 집합적으로 "무효 영역"(invalid area) 또는 "스킵 영역"(skip area)으로 지칭될 수 있다. 상응하여, 수신된 영상으로부터 유래하는 데이터(즉, 수신된 영상의 픽셀 데이터)가 기록된 메모리 위치들은 집합적으로 "유효 영역"(valid area)으로 지칭될 수 있다.In this regard, within the address space of any memory element of the memory circuit 420 (eg, when an image with a resolution lower than the maximum resolution that the memory circuit 420 can accommodate) is input, it is not used in writing such pixel data. Note that there may be addresses that are not. Such an unused address indicates a memory location in which data not related to the received image is recorded. Hereinafter, memory locations in which unrelated data as described above are recorded in each memory element of the memory circuit 420 may be collectively referred to as an “invalid area” or a “skip area”. Correspondingly, memory locations in which data originating from the received image (ie, pixel data of the received image) are recorded may be collectively referred to as a “valid area”.

추가적으로, 실시예에서, 제1 픽셀 행을 위한 픽셀 데이터는 제1 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 크거나 더 작은 방식으로 메모리 회로(420)의 제1 메모리 요소에 기록되는 한편, 제2 픽셀 행을 위한 픽셀 데이터는 제2 픽셀 행 내의 픽셀의 서수가 더 클수록, 제1 픽셀 행을 위한 데이터와는 반대로, 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 작거나 더 큰 방식으로 메모리 회로(420)의 제2 메모리 요소에 기록될 수 있다. 제어 신호 생성부(430)에 의해 사용되는 단일 사이클-다수 액세스 판독 메커니즘은 위와 같은 주소지정을 또한 감안할 수 있다.Additionally, in an embodiment, the pixel data for the first pixel row can be obtained from the memory circuit 420 in such a way that the larger the ordinal number of pixels in the first pixel row, the larger or smaller the address indicating the memory location in which the pixel is written. While being written to the first memory element, the pixel data for the second pixel row indicates the memory location at which the pixel is written, as opposed to the data for the first pixel row, the greater the ordinal number of pixels in the second pixel row. The address may be written to the second memory element of the memory circuit 420 in a smaller or larger manner. The single cycle-multiple access reading mechanism used by the control signal generator 430 can also take account of the above addressing.

실시예에서, 제어 신호 생성부(430)는 다음과 같이 동작할 수 있다. 제어 신호 생성부(430)의 메모리 제어 신호 생성부(440)는 전술된 단일 사이클-다수 액세스 판독 메커니즘에 따라 메모리 회로(420)로부터 데이터를 판독하기 위한 주소를 포함하는 메모리 제어 신호를 생성할 수 있다. 그러한 주소를 산출하기 위해, 수신된 영상의 해상도(수평 해상도 및 수직 해상도)가 사용될 수 있다. 메모리 회로(420)로부터 판독된 데이터는 제어 신호 생성부(430)의 모듈 제어 신호 생성부(450)에 제공될 수 있다. 이에 따라, 모듈 제어 신호 생성부(450)는 메모리 회로(420)로부터 판독된 픽셀 데이터를 포함하는 모듈 제어 신호를 생성할 수 있다. 예컨대, 모듈 제어 신호 생성부(450)는, 단일 액세스 사이클에서 메모리 회로(420)의 제1 메모리 요소 및 제2 메모리 요소가 함께 액세스되는 판독 메커니즘에 의해서 제1 픽셀 행을 위한 픽셀 데이터 및 제2 픽셀 행을 위한 픽셀 데이터를 판독하여 모듈 제어 신호로 집성할 수 있다. 이후, 수신된 영상을 디스플레이하도록 디스플레이 패널(220)의 M×N개의 LED 도트 매트릭스 모듈을 제어하기 위하여, 모듈 제어 신호 생성부(450)는 모듈 제어 신호를 이들 LED 도트 매트릭스 모듈에 제공할 수 있다.In an embodiment, the control signal generator 430 may operate as follows. The memory control signal generator 440 of the control signal generator 430 may generate a memory control signal including an address for reading data from the memory circuit 420 according to the single cycle-multiple access reading mechanism described above. have. To calculate such an address, the resolution (horizontal resolution and vertical resolution) of the received image can be used. Data read from the memory circuit 420 may be provided to the module control signal generator 450 of the control signal generator 430. Accordingly, the module control signal generator 450 may generate a module control signal including pixel data read from the memory circuit 420. For example, the module control signal generator 450 may include the pixel data for the first pixel row and the second by the reading mechanism in which the first memory element and the second memory element of the memory circuit 420 are accessed together in a single access cycle. The pixel data for a row of pixels can be read and aggregated into a module control signal. Thereafter, in order to control the M × N LED dot matrix modules of the display panel 220 to display the received image, the module control signal generator 450 may provide module control signals to these LED dot matrix modules. .

추가적으로, 실시예에서, 메모리 제어 신호 생성부(440)는 메모리 회로(420)의 각 메모리 요소의 유효 영역과 무효 영역을 나타내는 정보(이하에서 "유효 영역 정보"로도 지칭될 수 있음)를 수신된 영상의 수평 해상도 및 수직 해상도 중 적어도 하나(가령, 수평 해상도)에 기반하여 생성하고 이를 모듈 제어 신호 생성부(450)에 제공할 수 있다. 모듈 제어 신호 생성부(450)는 메모리 회로(420)로부터 판독된 데이터 중에서 수신된 영상으로부터 유래하는 데이터 및 수신된 영상과 무관한 데이터를 유효 영역 정보에 기반하여 식별함으로써 영상의 판독된 픽셀 데이터를 모듈 제어 신호로 집성할 수 있다.Additionally, in an embodiment, the memory control signal generator 440 receives information indicating valid and invalid regions of each memory element of the memory circuit 420 (hereinafter, also referred to as “effective region information”). The image may be generated based on at least one of horizontal and vertical resolutions (eg, horizontal resolution) of the image and provided to the module control signal generator 450. The module control signal generation unit 450 identifies the data derived from the received image and the data independent of the received image from the data read from the memory circuit 420 based on the effective area information, thereby reading the read pixel data of the image. Can be aggregated with a module control signal.

실시예에서, 메모리 회로(420)는 도 5에 예시된 멀티 채널 듀얼 포트 랜덤 액세스 메모리(Dual Port Random Access Memory: DPRAM) 회로(500)를 포함할 수 있다. 실시예에서, 멀티 채널 DPRAM 회로(500)의 복수의 DPRAM 각각은 W의 최대 허용 값(WMAX) 이상의 값(DPRAMX)에 V의 최대 허용 값(VMAX)을 곱한 수의 픽셀의 데이터를 수용하는 크기로 될 수 있다. 또한, 멀티 채널 DPRAM 회로(500)에는 H의 최대 허용 값을 V의 최대 허용 값으로 나눈 수보다 작지 않은 최소의 정수 개의 DPRAM이 포함될 수 있고, 이에 따라 복수의 DPRAM이 포함될 수 있다. 편의상, 도 5에는 예시적인 멀티 채널 DPRAM 회로(500)가 2개의 DPRAM(510, 520)을 포함하는 것으로 도시된다. 다만, 이는 단지 예시일 뿐이며, 멀티 채널 DPRAM 회로(500)가 더 많은 DPRAM을 포함할 수 있고, 이들 DPRAM에 대해서도 DPRAM(510, 520)의 특징이 마찬가지로 적용될 수 있다는 점에 유의한다.In an embodiment, the memory circuit 420 may include the multi-channel dual port random access memory (DPRAM) circuit 500 illustrated in FIG. 5. In an embodiment, each of the plurality of DPRAMs of the multi-channel DPRAM circuit 500 receives data of a number of pixels multiplied by the maximum allowable value of V (V MAX ) multiplied by a value greater than or equal to W's maximum allowable value (W MAX ) (DPRAM X ). It can be of a size to accommodate. In addition, the multi-channel DPRAM circuit 500 may include a minimum integer number of DPRAMs not less than the number obtained by dividing the maximum allowable value of H by the maximum allowable value of V, and thus may include a plurality of DPRAMs. For convenience, FIG. 5 shows that the exemplary multi-channel DPRAM circuit 500 includes two DPRAMs 510 and 520. Note, however, that this is only an example, and that the multi-channel DPRAM circuit 500 may include more DPRAMs, and that the characteristics of the DPRAMs 510 and 520 may be applied to these DPRAMs as well.

실시예에서, 메모리 회로(420)의 제1 메모리 요소 및 제2 메모리 요소는 각각 도 5에 도시된 DPRAM(510) 및 DPRAM(520)일 수 있다. 도 5에 도시된 바와 같이, DPRAM(510) 및 DPRAM(520) 각각에는 데이터가 그것의 기록을 위한 주소에 따라 기록될 수 있고, 나아가 하나의 주소로써 DPRAM(510) 및 DPRAM(520) 각각으로부터 데이터가 판독될 수 있다. 이에 따라, 앞서 언급된 바와 같은 단일 사이클-다수 액세스 판독 메커니즘이 가능하게 될 수 있다.In an embodiment, the first memory element and the second memory element of the memory circuit 420 may be DPRAM 510 and DPRAM 520 illustrated in FIG. 5, respectively. As shown in FIG. 5, data can be written to each of the DPRAM 510 and the DPRAM 520 according to an address for its writing, and further from each of the DPRAM 510 and DPRAM 520 as one address Data can be read. Accordingly, a single cycle-multiple access reading mechanism as mentioned above may be possible.

또한, 전술된 바와 같이, DPRAM(510) 및 DPRAM(520) 각각에는 입력 영상으로부터 유래하는 데이터는 물론, 입력 영상과 관련 없는 데이터도 기록될 수 있다. 도 5에서, DPRAM(510)에서의 유효 영역(511) 및 스킵 영역(512), 그리고 DPRAM(520)에서의 유효 영역(521) 및 스킵 영역(522)이 도시된다. 도시된 예에서, 각각의 DPRAM(510, 520)을 위한 유효 영역 정보는 W 및 DPRAMX로부터 산출될 수 있다. 예컨대, 모듈 제어 신호 생성부(450)는 DPRAM(510) 및 DPRAM(520) 각각으로부터 단일 사이클-다수 액세스 판독 메커니즘에 의해서 함께 판독된 데이터를, 그러한 데이터 중에서 스킵 영역(512)에 기록된 데이터를 무시(즉, "스킵")하고서, 모듈 제어 신호로 집성할 수 있다.In addition, as described above, data derived from the input image, as well as data not related to the input image, may be recorded in each of the DPRAM 510 and the DPRAM 520. In FIG. 5, the effective area 511 and the skip area 512 in the DPRAM 510, and the effective area 521 and the skip area 522 in the DPRAM 520 are shown. In the illustrated example, effective area information for each of the DPRAMs 510 and 520 can be calculated from W and DPRAM X. For example, the module control signal generator 450 reads data read together from the DPRAM 510 and the DPRAM 520 by a single cycle-multiple access reading mechanism, and the data recorded in the skip area 512 among the data. Ignore (i.e., "skip") and aggregate to the module control signal.

몇몇 실시예에 따르면, 예시적인 제어기(240)는 임의의 적합한 유형의 컴퓨팅 장치로서 구현되거나 이를 포함할 수 있다. 그러한 컴퓨팅 장치는 적어도 하나의 프로세서(processor), 프로세서와 커플링되어 프로세서에 의해 판독가능한 컴퓨터 판독가능 저장 매체(computer-readable storage medium)를 포함할 수 있다. 프로세서는 컴퓨팅 장치의 동작을 제어하기 위한 처리 회로를 포함할 수 있다. 예를 들어, 프로세서는 필드 프로그램가능 게이트 어레이(Field-Programmable Gate Array: FPGA), 애플리케이션 특정 집적 회로(Application Specific Integrated Circuit: ASIC), 중앙 처리 유닛(Central Processing Unit: CPU), 그래픽 처리 유닛(Graphics Processing Unit: GPU), 디지털 신호 프로세서(Digital Signal Processor: DSP), 프로세서 코어, 마이크로프로세서, 마이크로제어기, 다른 하드웨어 및 로직 회로, 또는 이의 임의의 적합한 조합을 포함할 수 있다. 컴퓨터 판독가능 저장 매체는 컴퓨터 실행가능(computer executable) 명령어 또는 프로그램 코드, 프로그램 데이터 및/또는 다른 적합한 형태의 정보를 컴퓨터에 의해 판독가능한 형태로 저장하기 위한 임의의 비일시적인(non-transitory), 컴퓨터 판독가능 저장 매체를 포함할 수 있다. 예를 들어, 컴퓨터 판독가능 저장 매체는 판독 전용 메모리(Read-Only Memory: ROM), 랜덤 액세스 메모리(Random-Access Memory: RAM), 휘발성(volatile) 메모리, 비휘발성(non-volatile) 메모리, 착탈가능(removable) 메모리, 비착탈가능(non-removable) 메모리, 하드 디스크, 플래시(flash) 메모리, 자기 디스크 저장 매체, 광 디스크 저장 매체, 다른 저장 디바이스 및 저장 매체, 또는 이의 임의의 적합한 조합을 포함할 수 있다. 몇몇 실시예에서, 프로세서는 컴퓨터 판독가능 저장 매체에 저장된 컴퓨터 실행가능 명령어를 실행할 수 있고, 그러한 명령어는 프로세서에 의해 실행되는 경우 컴퓨팅 장치로 하여금 본 발명의 실시예에 따른 동작, 가령 본 문서에 기술된 예시적인 프로세스의 적어도 일부를 수행하게 할 수 있다. 추가적으로, 컴퓨팅 장치는 다양한 입출력(Input/Output: I/O) 디바이스를 포함할 수 있는데, 이들은 컴퓨팅 장치가 다른 장치, 디바이스, 기기 등등과 통신하는 데에 사용될 수 있거나, 컴퓨팅 장치로의 명령, 데이터 및/또는 정보의 사용자 입력을 수신하는 데에 사용될 수 있고/있거나 컴퓨팅 장치로부터의 출력을 사용자에게 제시하는 데에 사용될 수 있다. I/O 디바이스의 예는, 통신 인터페이스 카드, 직렬 포트(serial port), 범용 직렬 버스(Universal Serial Bus: USB) 포트 등등을 포함할 수 있으나, 이에 한정되지 않는다. According to some embodiments, example controller 240 may be implemented or include any suitable type of computing device. Such a computing device may include at least one processor, a computer-readable storage medium coupled to the processor and readable by the processor. The processor may include processing circuitry for controlling the operation of the computing device. For example, the processor may include a field-programmable gate array (FPGA), an application specific integrated circuit (ASIC), a central processing unit (CPU), and a graphics processing unit (Graphics). Processing Unit (GPU), Digital Signal Processor (DSP), processor core, microprocessor, microcontroller, other hardware and logic circuits, or any suitable combination thereof. A computer readable storage medium is any non-transitory, computer for storing computer executable instructions or program code, program data and / or other suitable forms of information in a computer readable form. Readable storage media. For example, computer-readable storage media include read-only memory (ROM), random-access memory (RAM), volatile memory, non-volatile memory, and removable media Removable memory, non-removable memory, hard disk, flash memory, magnetic disk storage medium, optical disk storage medium, other storage devices and storage media, or any suitable combination thereof can do. In some embodiments, the processor is capable of executing computer-executable instructions stored on a computer-readable storage medium, which instructions, when executed by a processor, cause a computing device to operate in accordance with embodiments of the invention, such as described herein. It is possible to perform at least a part of the exemplary process. Additionally, the computing device may include a variety of input / output (I / O) devices, which can be used to communicate with other devices, devices, devices, etc., or commands, data to the computing device. And / or receiving user input of information and / or presenting output from a computing device to a user. Examples of I / O devices may include, but are not limited to, communication interface cards, serial ports, Universal Serial Bus (USB) ports, and the like.

예시적인 실시예는 본 문서에 기술된 동작, 기법, 프로세스, 또는 이의 어떤 양상이나 부분이 체현된 컴퓨터 프로그램을 포함하는 비일시적 컴퓨터 판독가능 저장 매체를 포함할 수 있다. 이러한 컴퓨터 판독 가능 저장 매체에는 프로그램 명령어, 로컬 데이터 파일, 로컬 데이터 구조 등등이 단독으로 또는 조합되어 포함될 수 있다. 개시된 동작, 기법, 프로세스, 또는 이의 어떤 양상이나 부분을 구현하거나 이용할 수 있는 프로그램은 컴퓨터에 의해 실행될 수 있는 어떤 유형의 (가령, 컴파일형(compiled) 또는 해석형(interpreted)) 프로그래밍 언어, 예컨대, 어셈블리(assembly), 기계어(machine language), 프로시저형(procedural) 언어, 객체지향(object-oriented) 언어 등등으로 구현될 수 있고, 하드웨어 구현과 조합될 수 있다. 용어 "컴퓨터 판독가능 저장 매체"는, 컴퓨팅 장치에 의한 실행을 위한 명령어(실행 시에 컴퓨팅 장치로 하여금 개시된 기법을 수행하게 함)를 저장할 수 있고, 그러한 명령어에 의해 사용되거나 이와 연관된 데이터 구조를 저장할 수 있는 임의의 매체를 포함할 수 있다. 컴퓨터 판독가능 저장 매체의 예는 ROM, RAM, 플래시 메모리, 솔리드 스테이트(solid-state) 메모리와 같은 메모리 디바이스를 포함하되, 이에 한정되지 않는다.Exemplary embodiments may include non-transitory computer-readable storage media including computer programs embodying the operations, techniques, processes, or any aspect or portion thereof described herein. Such computer-readable storage media may include program instructions, local data files, local data structures, etc. alone or in combination. A program capable of implementing or using the disclosed operations, techniques, processes, or any aspect or portion thereof, is any type of computer-executable (eg, compiled or interpreted) programming language, such as, for example, It can be implemented in assembly, machine language, procedural language, object-oriented language, and the like, and can be combined with a hardware implementation. The term “computer-readable storage medium” can store instructions for execution by a computing device (which, upon execution, causes the computing device to perform the disclosed techniques), and stores data structures used by or associated with such instructions. Can include any medium. Examples of computer-readable storage media include, but are not limited to, memory devices such as ROM, RAM, flash memory, and solid-state memory.

다음은 본 발명의 추가적인 실시예와 관련된다.The following relates to further embodiments of the invention.

예 1은 발광 다이오드(Light Emitting Diode: LED) 도트 매트릭스 디스플레이 디바이스인데, 위 LED 도트 매트릭스 디스플레이 디바이스는, M개의 행 및 N개의 열로 배열된 복수인 M×N개의 LED 도트 매트릭스 모듈을 포함하는 디스플레이 패널과, 각각 수평 해상도가 W인 H개의 수평 라인을 갖는 영상을 수신하고, 위 수신된 영상을 디스플레이하도록 위 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하여 위 디스플레이 패널을 구동하는 제어기를 포함하되, 위 M개의 행 각각에서 위 N개의 열의 LED 도트 매트릭스 모듈은 직렬 연결되고, 위 M개의 행 중의 제1 행에서 위 N개의 열 중의 특정 열에 위치된 LED 도트 매트릭스 모듈은, 위 복수인 M×N개의 LED 도트 매트릭스 모듈이 직렬 연결된 체인을 형성하도록, 위 M개의 행 중의 제2 행에서 동일한 위 특정 열에 위치된 LED 도트 매트릭스 모듈과 직렬 연결되며, 위 제어기는 위 직렬 연결된 체인의 일단에 놓인 LED 도트 매트릭스 모듈에 직렬 연결되되, 위 제1 행 및 위 제2 행은 위 M개의 행 중의 임의의 인접한 두 행이고, 위 특정 열은 위 N개의 열 중의 선두(leading) 열 또는 말미(ending) 열이다.Example 1 is a light emitting diode (LED) dot matrix display device, wherein the above LED dot matrix display device is a display panel including a plurality of M × N LED dot matrix modules arranged in M rows and N columns. And a controller for receiving an image having H horizontal lines each having a horizontal resolution of W and controlling the plurality of M × N LED dot matrix modules to display the received image, thereby driving the display panel. In each of the above M rows, the LED dot matrix modules of the above N columns are connected in series, and the LED dot matrix module located in a specific column of the above N columns in the first row of the above M rows is a plurality of M × Ns above. LED dots located in the same specific column above in the second row of the above M rows so that the two LED dot matrix modules form a series connected chain In series with the matrix module, the controller is connected in series to the LED dot matrix module placed at one end of the chain in series, wherein the first row and the second row above are any two adjacent rows of the above M rows, The specific column is the leading or ending column of the above N columns.

예 2는 예 1의 주제를 포함하는데, 위 제어기는 위 제1 행에서의 위 N개의 열의 LED 도트 매트릭스 모듈 각각의 제1 픽셀 행을 위한 픽셀 데이터 및 위 제2 행에서의 위 N개의 열의 LED 도트 매트릭스 모듈 각각의 제2 픽셀 행을 위한 픽셀 데이터를 위 영상으로부터 모듈 제어 신호로 집성하여 위 직렬 연결된 체인을 통해서 위 복수인 M×N개의 LED 도트 매트릭스 모듈에 제공함으로써 위 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하되, 위 제1 픽셀 행 및 위 제2 픽셀 행은 각자의 LED 도트 매트릭스 모듈에서 상호 역순으로 동일한 서수(ordinal)를 갖는다.Example 2 includes the subject matter of Example 1, wherein the above controller is the top N columns of LEDs in the first row above the dot matrix module pixel data for each first pixel row and the top N columns of LEDs in the second row above. The pixel data for the second pixel row of each dot matrix module is aggregated from the above image into the module control signal and provided to the plurality of M × N LED dot matrix modules through the series-connected chain, thereby providing the plurality of M × N numbers. The LED dot matrix module is controlled, but the first pixel row and the second pixel row have the same ordinal in the reverse order of each other in the respective LED dot matrix modules.

예 3은 예 1의 주제를 포함하는데, 위 제어기는 위 수신된 영상을 사용하여 위 제1 행에서의 위 N개의 열의 LED 도트 매트릭스 모듈 각각의 제1 픽셀 행을 위한 픽셀 데이터를 메모리 회로의 제1 메모리 요소에, 그리고 위 제2 행에서의 위 N개의 열의 LED 도트 매트릭스 모듈 각각의 제2 픽셀 행을 위한 픽셀 데이터를 위 메모리 회로의 제2 메모리 요소에 기록하며, 위 제1 메모리 요소에 기록된 위 제1 픽셀 행을 위한 픽셀 데이터 및 위 제2 메모리 요소에 기록된 위 제2 픽셀 행을 위한 픽셀 데이터를 모듈 제어 신호로의 집성을 위해 단일 액세스 사이클에서 위 제1 메모리 요소 및 위 제2 메모리 요소가 액세스되는 판독 메커니즘에 의해서 판독하고, 위 모듈 제어 신호를 위 직렬 연결된 체인을 통해서 위 복수인 M×N개의 LED 도트 매트릭스 모듈에 제공함으로써 위 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하되, 위 제1 픽셀 행 및 위 제2 픽셀 행은 각자의 LED 도트 매트릭스 모듈에서 상호 역순으로 동일한 서수를 갖는다.Example 3 includes the subject matter of Example 1, wherein the controller uses the received image above to generate pixel data for each first pixel row of each of the N column LED dot matrix modules in the first row above. The pixel data for the second pixel row of each of the LED dot matrix modules of the above N columns in the first memory element and in the above second row is written to the second memory element of the above memory circuit, and written to the first memory element above The first memory element and the second second in a single access cycle for aggregation of the pixel data for the first pixel row above and the pixel data for the second pixel row recorded in the second memory element into a module control signal. By reading by the reading mechanism through which the memory element is accessed, and providing the above module control signal to the above multiple M × N LED dot matrix modules through the above serially connected chain. But controls the plurality of M × N of LED dot matrix module, above the first row of pixels and on the second row of pixels have the same ordinal number in reverse order to each other in each of the LED dot matrix module.

예 4는 예 3의 주제를 포함하는데, 위 제1 픽셀 행을 위한 픽셀 데이터는 위 제1 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 큰 방식으로 위 제1 메모리 요소에 기록되는 한편, 위 제2 픽셀 행을 위한 픽셀 데이터는 위 제2 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 작은 방식으로 위 제2 메모리 요소에 기록되거나, 아니면, 위 제1 픽셀 행을 위한 픽셀 데이터는 위 제1 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 작은 방식으로 위 제1 메모리 요소에 기록되는 한편, 위 제2 픽셀 행을 위한 픽셀 데이터는 위 제2 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 큰 방식으로 위 제2 메모리 요소에 기록된다.Example 4 includes the subject matter of Example 3, wherein the pixel data for the first pixel row is larger in the manner in which the address indicating the memory location in which the pixel is written is larger as the ordinal number of pixels in the first pixel row is larger. On the other hand, while the pixel data for the second pixel row is written in the first memory element, the larger the ordinal number of the pixels in the second pixel row, the smaller the address indicating the memory location in which the pixel is written, the second memory element above Or otherwise, the pixel data for the first pixel row is written to the first memory element in such a way that the larger the ordinal number of pixels in the first pixel row is, the smaller the address indicating the memory location in which the pixel is written. On the other hand, the pixel data for the second pixel row above indicates a memory location in which the pixel is written as the ordinal number of pixels in the second pixel row is larger. Cows are written to the second memory element above in a larger manner.

예 5는 예 3의 주제를 포함하는데, 위 제어기는 위 제1 메모리 요소 및 위 제2 메모리 요소 각각으로부터 판독되는 데이터 중에서 위 수신된 영상으로부터 유래하는 데이터와 위 수신된 영상과 무관한 데이터를 식별함으로써 위 제1 픽셀 행을 위한 픽셀 데이터 및 위 제2 픽셀 행을 위한 픽셀 데이터를 위 모듈 제어 신호로 집성한다.Example 5 includes the subject matter of Example 3, wherein the controller identifies data derived from the received image and data independent of the received image among data read from each of the first memory element and the second memory element. By doing so, the pixel data for the first pixel row and the pixel data for the second pixel row are aggregated into the module control signal.

예 6은 예 1 내지 예 5 중 임의의 것의 주제를 포함하는데, 위 M개의 행 중 하나 내의 LED 도트 매트릭스 모듈 중 하나 상의 픽셀 행에는 위 H개의 수평 라인 중 하나의 적어도 일부분이 디스플레이된다.Example 6 includes the subject matter of any of Examples 1-5, wherein at least a portion of one of the H horizontal lines is displayed in a pixel row on one of the LED dot matrix modules in one of the M rows above.

예 7은 예 1 내지 예 6 중 임의의 것의 주제를 포함하는데, 위 복수인 M×N개의 LED 도트 매트릭스 모듈 각각은 U개의 픽셀 행을 포함하되, 각각의 픽셀 행은 V개의 열의 픽셀을 포함한다.Example 7 includes the subject matter of any of Examples 1 to 6, wherein each of the plurality of M × N LED dot matrix modules includes U pixel rows, each pixel row including V columns of pixels. .

예 8은 예 7의 주제를 포함하는데, U가 복수이고/이거나, V가 복수이다.Example 8 includes the subject matter of Example 7, where U is plural and / or V is plural.

예 9는 예 1 내지 예 8 중 임의의 것의 주제를 포함하는데, M이 복수이고, N이 복수이다.Example 9 includes the subject matter of any one of Examples 1 to 8, wherein M is plural and N is plural.

예 10은 M개의 행 및 N개의 열로 배열된 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하는 제어기에 의해 수행되는 방법인데, 위 M개의 행 각각에서 위 N개의 열의 LED 도트 매트릭스 모듈은 직렬 연결되고, 위 M개의 행 중의 제1 행에서 위 N개의 열 중의 특정 열에 위치된 LED 도트 매트릭스 모듈은, 위 복수인 M×N개의 LED 도트 매트릭스 모듈이 직렬 연결된 체인을 형성하도록, 위 M개의 행 중의 제2 행에서 동일한 위 특정 열에 위치된 LED 도트 매트릭스 모듈과 직렬 연결되며, 위 제어기는 위 직렬 연결된 체인의 일단에 놓인 LED 도트 매트릭스 모듈에 직렬 연결되되, 위 제1 행 및 위 제2 행은 위 M개의 행 중의 임의의 인접한 두 행이고, 위 특정 열은 위 N개의 열 중의 선두 열 또는 말미 열이며, 위 방법은, 각각 수평 해상도가 W인 H개의 수평 라인을 갖는 영상을 수신하는 단계와, 위 수신된 영상을 디스플레이하도록 위 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하는 단계를 포함한다.Example 10 is a method performed by a controller that controls a plurality of M × N LED dot matrix modules arranged in M rows and N columns. In each of the M rows, the LED dot matrix modules of the N columns above are connected in series. In the first M of the above M rows, the LED dot matrix module located in a specific column among the N columns above, among the above M rows so that the plurality of M × N LED dot matrix modules form a chain in series. In the second row, the LED dot matrix module located in the same upper specific column is connected in series, and the above controller is connected in series to the LED dot matrix module placed at one end of the chain connected in series, wherein the first row and the second row above are Any two adjacent rows of M rows, the specific column above is the leading or trailing column of the N columns above, and the above method shows an image with H horizontal lines each having horizontal resolution of W. And receiving and controlling the plurality of M × N LED dot matrix modules to display the received image.

예 11은 예 10의 주제를 포함하는데, 위 제어하는 단계는, 위 제1 행에서의 위 N개의 열의 LED 도트 매트릭스 모듈 각각의 제1 픽셀 행을 위한 픽셀 데이터 및 위 제2 행에서의 위 N개의 열의 LED 도트 매트릭스 모듈 각각의 제2 픽셀 행을 위한 픽셀 데이터를 위 영상으로부터 모듈 제어 신호로 집성하는 단계와, 위 모듈 제어 신호를 위 직렬 연결된 체인을 통해서 위 복수인 M×N개의 LED 도트 매트릭스 모듈에 제공하는 단계를 포함하되, 위 제1 픽셀 행 및 위 제2 픽셀 행은 각자의 LED 도트 매트릭스 모듈에서 상호 역순으로 동일한 서수를 갖는다.Example 11 includes the subject matter of Example 10, wherein the controlling step comprises: the pixel data for the first pixel row of each of the N column LED dot matrix modules in the first row above and the top N in the second row above. Aggregating the pixel data for the second pixel row of each of the two column LED dot matrix modules from the above image into the module control signal, and the plurality of M × N LED dot matrices above the module control signal through the serially connected chain. And providing to the module, wherein the first pixel row and the second pixel row have the same ordinal number in the reverse order of each other in their respective LED dot matrix modules.

예 12는 예 10의 주제를 포함하는데, 위 제어하는 단계는, 위 수신된 영상을 사용하여 위 제1 행에서의 위 N개의 열의 LED 도트 매트릭스 모듈 각각의 제1 픽셀 행을 위한 픽셀 데이터를 메모리 회로의 제1 메모리 요소에, 그리고 위 제2 행에서의 위 N개의 열의 LED 도트 매트릭스 모듈 각각의 제2 픽셀 행을 위한 픽셀 데이터를 위 메모리 회로의 제2 메모리 요소에 기록하는 단계와, 위 제1 메모리 요소에 기록된 위 제1 픽셀 행을 위한 픽셀 데이터 및 위 제2 메모리 요소에 기록된 위 제2 픽셀 행을 위한 픽셀 데이터를 모듈 제어 신호로의 집성을 위해 단일 액세스 사이클에서 위 제1 메모리 요소 및 위 제2 메모리 요소가 액세스되는 판독 메커니즘에 의해서 판독하는 단계와, 위 모듈 제어 신호를 위 직렬 연결된 체인을 통해서 위 복수인 M×N개의 LED 도트 매트릭스 모듈에 제공하는 단계를 포함하되, 위 제1 픽셀 행 및 위 제2 픽셀 행은 각자의 LED 도트 매트릭스 모듈에서 상호 역순으로 동일한 서수를 갖는다.Example 12 includes the subject matter of Example 10, wherein the controlling step comprises: using the received image, memory pixel data for the first pixel row of each of the N dot LED matrix modules in the first row. Writing pixel data to the first memory element of the circuit and for each second pixel row of each of the N column LED dot matrix modules in the second row above to the second memory element of the memory circuit; The first memory in a single access cycle for aggregation of the pixel data for the first pixel row written in the first memory element and the pixel data for the second pixel row written in the second memory element into a module control signal. Reading by the reading mechanism through which the element and the second memory element are accessed, and the plurality of M × N LED dot metrics of the module control signal through the series-connected chain. Comprising the step of providing a module, above the first row of pixels and on the second row of pixels have the same ordinal number in reverse order to each other in each of the LED dot matrix module.

예 13은 예 12의 주제를 포함하는데, 위 기록하는 단계는, 위 제1 픽셀 행을 위한 픽셀 데이터를 위 제1 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 큰 방식으로 위 제1 메모리 요소에 기록하는 한편, 위 제2 픽셀 행을 위한 픽셀 데이터를 위 제2 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 작은 방식으로 위 제2 메모리 요소에 기록하는 단계, 아니면, 위 제1 픽셀 행을 위한 픽셀 데이터를 위 제1 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 작은 방식으로 위 제1 메모리 요소에 기록하는 한편, 위 제2 픽셀 행을 위한 픽셀 데이터를 위 제2 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 큰 방식으로 위 제2 메모리 요소에 기록하는 단계를 포함한다.Example 13 includes the subject matter of Example 12, wherein the step of writing above includes an address indicating a memory location in which the pixel is written, as the ordinal number of pixels in the first pixel row is greater than the pixel data for the first pixel row. While writing to the above first memory element in a larger manner, the larger the ordinal number of pixels in the above second pixel row, the smaller the address indicating the memory location in which the pixel is written. Writing to the second memory element above, or, in the manner in which the pixel data for the first pixel row is greater in the ordinal number of pixels in the first pixel row, the address indicating the memory location in which the pixel is written is smaller. On the other hand, while writing to the first memory element, the pixel data for the second pixel row is larger, the larger the ordinal number of pixels in the second pixel row is, the corresponding pixel is recorded. The above method has a larger address that points to a memory location includes the step of recording in the second memory element.

예 14은 예 12의 주제를 포함하는데, 위 제어하는 단계는, 위 제1 메모리 요소 및 위 제2 메모리 요소 각각으로부터 판독되는 데이터 중 위 수신된 영상으로부터 유래하는 데이터와 위 수신된 영상과 무관한 데이터를 식별함으로써 위 제1 픽셀 행을 위한 픽셀 데이터 및 위 제2 픽셀 행을 위한 픽셀 데이터를 위 모듈 제어 신호로 집성하는 단계를 포함한다.Example 14 includes the subject matter of Example 12, wherein the controlling step includes data derived from the received image among data read from each of the first memory element and the second memory element, and is independent of the received image. And aggregating the pixel data for the first pixel row and the pixel data for the second pixel row into the module control signal by identifying the data.

예 15는 예 10 내지 예 14 중 임의의 것의 주제를 포함하는데, 위 M개의 행 중 하나 내의 LED 도트 매트릭스 모듈 중 하나 상의 픽셀 행에는 위 H개의 수평 라인 중 하나의 적어도 일부분이 디스플레이된다.Example 15 includes the subject matter of any of Examples 10-14, wherein at least a portion of one of the H horizontal lines is displayed in a pixel row on one of the LED dot matrix modules in one of the M rows above.

예 16은 예 10 내지 예 15 중 임의의 것의 주제를 포함하는데, 위 복수인 M×N개의 LED 도트 매트릭스 모듈 각각은 U개의 픽셀 행을 포함하되, 각각의 픽셀 행은 V개의 열의 픽셀을 포함한다.Example 16 includes the subject matter of any of Examples 10-15, wherein each of the plurality of M × N LED dot matrix modules includes U pixel rows, each pixel row including V columns of pixels. .

예 17은 예 16의 주제를 포함하는데, U가 복수이고/이거나, V가 복수이다.Example 17 includes the subject matter of Example 16, where U is plural and / or V is plural.

예 18은 예 10 내지 예 17 중 임의의 것의 주제를 포함하는데, M이 복수이고, N이 복수이다.Example 18 includes the subject matter of any of Examples 10-17, where M is plural and N is plural.

예 19는 컴퓨팅 장치인데, 위 컴퓨팅 장치는, 프로세서와, 컴퓨터 실행가능 명령어가 저장된 컴퓨터 판독가능 저장 매체를 포함하되, 위 컴퓨팅 실행가능 명령어는 위 프로세서에 의해 실행되는 경우 위 프로세서로 하여금 예 10 내지 예 18 중 임의의 것의 방법을 수행하게 한다.Example 19 is a computing device, the computing device comprising a processor and a computer-readable storage medium having computer-executable instructions stored thereon, wherein the computer-executable instructions are executed by the processor to cause the processor to execute examples 10 to Let the method of any of Example 18 be performed.

예 20은 컴퓨터 판독가능 저장 매체인데, 위 컴퓨터 판독가능 저장 매체에는 프로세서에 의해 실행되는 경우 위 프로세서로 하여금 예 10 내지 예 18 중 임의의 것의 방법을 수행하게 하는 컴퓨터 실행가능 명령어가 저장된다.Example 20 is a computer-readable storage medium, wherein the computer-readable storage medium stores computer-executable instructions that, when executed by a processor, cause the processor to perform the method of any of Examples 10-18.

예 21은 디스플레이 패널인데, 위 디스플레이 패널은 M개의 행 및 N개의 열로 배열된 복수인 M×N개의 LED 도트 매트릭스 모듈을 포함하되, M개의 행 각각에서 N개의 열의 LED 도트 매트릭스 모듈은 직렬 연결되고, M개의 행 중의 제1 행에서 N개의 열 중의 특정 열에 위치된 LED 도트 매트릭스 모듈은, 복수인 M×N개의 LED 도트 매트릭스 모듈이 직렬 연결된 체인을 형성하도록, M개의 행 중의 제2 행에서 동일한 특정 열에 위치된 LED 도트 매트릭스 모듈과 직렬 연결되되, 제1 행 및 제2 행은 M개의 행 중의 임의의 인접한 두 행이고, 특정 열은 N개의 열 중의 선두 열 또는 말미 열이다.Example 21 is a display panel, wherein the display panel includes a plurality of M × N LED dot matrix modules arranged in M rows and N columns, wherein the N dot LED dot matrix modules in each of the M rows are connected in series. , LED dot matrix modules located in a specific column of N columns in a first row of M rows are identical in a second row of M rows so that a plurality of M × N LED dot matrix modules form a chain in series. In series with the LED dot matrix module located in a particular column, the first row and the second row are any two adjacent rows of the M rows, and the particular column is the leading or trailing column of the N columns.

이상에서 본 발명의 몇몇 실시예가 상세하게 기술되었으나, 이는 제한적이 아니고 예시적인 것으로 간주되어야 한다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 개시된 실시예의 세부사항에 대해 본 발명의 범주로부터 벗어나지 않고서 다양한 변경이 행해질 수 있음을 이해할 것이다. 그러므로 본 발명의 범주는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 및 그 균등물에 의해 정해져야 한다.Although some embodiments of the present invention have been described above in detail, they should be regarded as illustrative and not restrictive. Those skilled in the art to which the present invention pertains will appreciate that various changes may be made to the details of the disclosed embodiments without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the following claims and equivalents thereof.

200: LED 도트 매트릭스 디스플레이 디바이스
220: 디스플레이 패널
240: 제어기
410: 데이터 재배열부
420: 메모리 회로
430: 제어 신호 생성부
440: 메모리 제어 신호 생성부
450: 모듈 제어 신호 생성부200: LED dot matrix display device
220: display panel
240: controller
410: data rearrangement unit
420: memory circuit
430: control signal generation unit
440: memory control signal generator
450: module control signal generator

Claims (10)

발광 다이오드(Light Emitting Diode: LED) 도트 매트릭스 디스플레이 디바이스로서,
M개의 행 및 N개의 열로 배열된 복수인 M×N개의 LED 도트 매트릭스 모듈을 포함하는 디스플레이 패널과,
각각 수평 해상도가 W인 H개의 수평 라인을 갖는 영상을 수신하고, 상기 수신된 영상을 디스플레이하도록 상기 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하여 상기 디스플레이 패널을 구동하는 제어기를 포함하되,
상기 M개의 행 각각에서 상기 N개의 열의 LED 도트 매트릭스 모듈은 직렬 연결되고, 상기 M개의 행 중의 제1 행에서 상기 N개의 열 중의 특정 열에 위치된 LED 도트 매트릭스 모듈은, 상기 복수인 M×N개의 LED 도트 매트릭스 모듈이 직렬 연결된 체인을 형성하도록, 상기 M개의 행 중의 제2 행에서 동일한 상기 특정 열에 위치된 LED 도트 매트릭스 모듈과 직렬 연결되며, 상기 제어기는 상기 직렬 연결된 체인의 일단에 놓인 LED 도트 매트릭스 모듈에 직렬 연결되되, 상기 제1 행 및 상기 제2 행은 상기 M개의 행 중의 임의의 인접한 두 행이고, 상기 특정 열은 상기 N개의 열 중의 선두 열 또는 말미 열이며,
상기 제어기는 상기 수신된 영상을 사용하여 상기 제1 행에서의 상기 N개의 열의 LED 도트 매트릭스 모듈 각각의 제1 픽셀 행을 위한 픽셀 데이터를 메모리 회로의 제1 메모리 요소에, 그리고 상기 제2 행에서의 상기 N개의 열의 LED 도트 매트릭스 모듈 각각의 제2 픽셀 행을 위한 픽셀 데이터를 상기 메모리 회로의 제2 메모리 요소에 기록하며, 상기 제1 메모리 요소에 기록된 상기 제1 픽셀 행을 위한 픽셀 데이터 및 상기 제2 메모리 요소에 기록된 상기 제2 픽셀 행을 위한 픽셀 데이터를 모듈 제어 신호로의 집성을 위해 단일 액세스 사이클에서 상기 제1 메모리 요소 및 상기 제2 메모리 요소가 액세스되는 판독 메커니즘에 의해서 판독하고, 상기 모듈 제어 신호를 상기 직렬 연결된 체인을 통해서 상기 복수인 M×N개의 LED 도트 매트릭스 모듈에 제공함으로써 상기 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하되, 상기 제1 픽셀 행 및 상기 제2 픽셀 행은 각자의 LED 도트 매트릭스 모듈에서 상호 역순으로 동일한 서수를 갖고,
상기 제1 픽셀 행을 위한 픽셀 데이터는 상기 제1 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 큰 방식으로 상기 제1 메모리 요소에 기록되는 한편, 상기 제2 픽셀 행을 위한 픽셀 데이터는 상기 제2 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 작은 방식으로 상기 제2 메모리 요소에 기록되거나, 아니면, 상기 제1 픽셀 행을 위한 픽셀 데이터는 상기 제1 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 작은 방식으로 상기 제1 메모리 요소에 기록되는 한편, 상기 제2 픽셀 행을 위한 픽셀 데이터는 상기 제2 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 큰 방식으로 상기 제2 메모리 요소에 기록되는,
LED 도트 매트릭스 디스플레이 디바이스.A light emitting diode (LED) dot matrix display device,
A display panel including a plurality of M × N LED dot matrix modules arranged in M rows and N columns;
And a controller for receiving the images having H horizontal lines each having a horizontal resolution of W and controlling the plurality of M × N LED dot matrix modules to display the received images, thereby driving the display panel,
The LED dot matrix modules of the N columns in each of the M rows are connected in series, and the LED dot matrix modules located in a specific column of the N columns in the first row of the M rows are the plurality of M × N pieces. The LED dot matrix module is connected in series with the LED dot matrix module located in the same specific column in the second row of the M rows so that the LED dot matrix module forms a series connected chain, and the controller is placed on one end of the series connected chain LED dot matrix Serially connected to a module, wherein the first row and the second row are any two adjacent rows of the M rows, and the specific column is a leading or trailing column of the N columns,
The controller uses the received image to pixel data for the first pixel row of each of the N column LED dot matrix modules in the first row to a first memory element of a memory circuit, and in the second row. Pixel data for the second pixel row of each of the N-column LED dot matrix modules in the second memory element of the memory circuit, pixel data for the first pixel row written in the first memory element, and Read the pixel data for the second row of pixels written to the second memory element by a reading mechanism in which the first memory element and the second memory element are accessed in a single access cycle for aggregation into a module control signal; , By providing the module control signal to the plurality of M × N LED dot matrix modules through the series-connected chain But controls said plurality of M × N of LED dot matrix module, the first pixel row and the second row of pixels has the same ordinal number in reverse order to each other in each of the LED dot matrix module,
The pixel data for the first pixel row is written to the first memory element in a manner in which the address indicating the memory location in which the pixel is written is larger as the ordinal number of pixels in the first pixel row is larger. The pixel data for a pixel row is written to the second memory element in a manner in which an address indicating a memory location in which the pixel is written is smaller in the manner in which the ordinal number of pixels in the second pixel row is larger, or the first pixel row The pixel data for is written to the first memory element in such a way that the larger the ordinal number of pixels in the first pixel row is, the smaller the address indicating the memory location in which the pixel is written, while the pixels for the second pixel row are The larger the ordinal number of pixels in the second pixel row, the more the address indicating the memory location in which the corresponding pixel is written. In a manner that is written to the second memory element,
LED dot matrix display device. 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 제어기는 상기 제1 메모리 요소 및 상기 제2 메모리 요소 각각으로부터 판독되는 데이터 중 상기 수신된 영상으로부터 유래하는 데이터와 상기 수신된 영상과 무관한 데이터를 식별함으로써 상기 제1 픽셀 행을 위한 픽셀 데이터 및 상기 제2 픽셀 행을 위한 픽셀 데이터를 상기 모듈 제어 신호로 집성하는,
LED 도트 매트릭스 디스플레이 디바이스.According to claim 1,
The controller identifies pixel data for the first pixel row by identifying data derived from the received image and data independent of the received image among data read from each of the first memory element and the second memory element. Aggregating pixel data for the second pixel row into the module control signal,
LED dot matrix display device. M개의 행 및 N개의 열로 배열된 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하는 제어기에 의해 수행되는 방법으로서, 상기 M개의 행 각각에서 상기 N개의 열의 LED 도트 매트릭스 모듈은 직렬 연결되고, 상기 M개의 행 중의 제1 행에서 상기 N개의 열 중의 특정 열에 위치된 LED 도트 매트릭스 모듈은, 상기 복수인 M×N개의 LED 도트 매트릭스 모듈이 직렬 연결된 체인을 형성하도록, 상기 M개의 행 중의 제2 행에서 동일한 상기 특정 열에 위치된 LED 도트 매트릭스 모듈과 직렬 연결되며, 상기 제어기는 상기 직렬 연결된 체인의 일단에 놓인 LED 도트 매트릭스 모듈에 직렬 연결되되, 상기 제1 행 및 상기 제2 행은 상기 M개의 행 중의 임의의 인접한 두 행이고, 상기 특정 열은 상기 N개의 열 중의 선두 열 또는 말미 열이며, 상기 방법은,
각각 수평 해상도가 W인 H개의 수평 라인을 갖는 영상을 수신하는 단계와,
상기 수신된 영상을 디스플레이하도록 상기 복수인 M×N개의 LED 도트 매트릭스 모듈을 제어하는 단계를 포함하되,
상기 제어하는 단계는,
상기 수신된 영상을 사용하여 상기 제1 행에서의 상기 N개의 열의 LED 도트 매트릭스 모듈 각각의 제1 픽셀 행을 위한 픽셀 데이터를 메모리 회로의 제1 메모리 요소에, 그리고 상기 제2 행에서의 상기 N개의 열의 LED 도트 매트릭스 모듈 각각의 제2 픽셀 행을 위한 픽셀 데이터를 상기 메모리 회로의 제2 메모리 요소에 기록하는 단계와,
상기 제1 메모리 요소에 기록된 상기 제1 픽셀 행을 위한 픽셀 데이터 및 상기 제2 메모리 요소에 기록된 상기 제2 픽셀 행을 위한 픽셀 데이터를 모듈 제어 신호로의 집성을 위해 단일 액세스 사이클에서 상기 제1 메모리 요소 및 상기 제2 메모리 요소가 액세스되는 판독 메커니즘에 의해서 판독하는 단계와,
상기 모듈 제어 신호를 상기 직렬 연결된 체인을 통해서 상기 복수인 M×N개의 LED 도트 매트릭스 모듈에 제공하는 단계를 포함하되, 상기 제1 픽셀 행 및 상기 제2 픽셀 행은 각자의 LED 도트 매트릭스 모듈에서 상호 역순으로 동일한 서수를 갖고,
상기 기록하는 단계는,
상기 제1 픽셀 행을 위한 픽셀 데이터를 상기 제1 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 큰 방식으로 상기 제1 메모리 요소에 기록하는 한편, 상기 제2 픽셀 행을 위한 픽셀 데이터를 상기 제2 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 작은 방식으로 상기 제2 메모리 요소에 기록하는 단계, 아니면,
상기 제1 픽셀 행을 위한 픽셀 데이터를 상기 제1 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 작은 방식으로 상기 제1 메모리 요소에 기록하는 한편, 상기 제2 픽셀 행을 위한 픽셀 데이터를 상기 제2 픽셀 행 내의 픽셀의 서수가 더 클수록 해당 픽셀이 기록되는 메모리 위치를 가리키는 주소가 더 큰 방식으로 상기 제2 메모리 요소에 기록하는 단계를 포함하는,
방법.A method performed by a controller that controls a plurality of M × N LED dot matrix modules arranged in M rows and N columns, wherein the LED dot matrix modules of the N columns in each of the M rows are connected in series, and the In the first row of the M rows, the LED dot matrix module located in a specific column of the N columns, the second row of the M rows so that the plurality of M × N LED dot matrix modules form a chain in series. In the same, the LED dot matrix module is connected in series with the LED dot matrix module located in the specific column, and the controller is connected in series to the LED dot matrix module placed at one end of the series connected chain, wherein the first row and the second row are the M rows Any two adjacent rows, and the specific column is the leading or trailing column of the N columns, the method comprising:
Receiving an image having H horizontal lines, each having a horizontal resolution of W;
Controlling the plurality of M × N LED dot matrix modules to display the received image,
The controlling step,
Using the received image, pixel data for the first pixel row of each of the N column LED dot matrix modules in the first row is in a first memory element of a memory circuit, and the N in the second row is Writing pixel data for the second pixel row of each of the two column LED dot matrix modules to a second memory element of the memory circuit;
The pixel data for the first pixel row written in the first memory element and the pixel data for the second pixel row written in the second memory element are aggregated into a module control signal in the single access cycle. Reading by a reading mechanism to which one memory element and the second memory element are accessed,
And providing the module control signal to the plurality of M × N LED dot matrix modules through the series-connected chain, wherein the first pixel row and the second pixel row are mutually controlled in respective LED dot matrix modules. Have the same ordinal number in reverse order,
The recording step,
On the other hand, the pixel data for the first pixel row is written to the first memory element in a manner in which an address indicating a memory location in which the corresponding pixel is written is larger as the ordinal number of pixels in the first pixel row is larger. Writing the pixel data for a pixel row to the second memory element in a manner such that the larger the ordinal number of pixels in the second pixel row, the smaller the address indicating the memory location in which the pixel is written, or
On the other hand, the pixel data for the first pixel row is written to the first memory element in a manner in which the address indicating the memory location in which the pixel is written is smaller as the ordinal number of the pixels in the first pixel row is larger. And writing pixel data for a pixel row to the second memory element in such a way that the larger the ordinal number of pixels in the second pixel row, the larger the address indicating the memory location in which the pixel is written,
Way. 삭제delete 삭제delete 삭제delete 제6항에 있어서,
상기 제어하는 단계는,
상기 제1 메모리 요소 및 상기 제2 메모리 요소 각각으로부터 판독되는 데이터 중 상기 수신된 영상으로부터 유래하는 데이터와 상기 수신된 영상과 무관한 데이터를 식별함으로써 상기 제1 픽셀 행을 위한 픽셀 데이터 및 상기 제2 픽셀 행을 위한 픽셀 데이터를 상기 모듈 제어 신호로 집성하는 단계를 포함하는,
방법.The method of claim 6,
The controlling step,
Pixel data for the first pixel row and the second by identifying data derived from the received image and data independent of the received image among data read from each of the first memory element and the second memory element Aggregating pixel data for a row of pixels into the module control signal,
Way.
KR1020180174321A 2018-12-31 2018-12-31 Light emitting diode dot matrix display panel, method for driving the same and display device including the same KR102107965B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180174321A KR102107965B1 (en) 2018-12-31 2018-12-31 Light emitting diode dot matrix display panel, method for driving the same and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180174321A KR102107965B1 (en) 2018-12-31 2018-12-31 Light emitting diode dot matrix display panel, method for driving the same and display device including the same

Publications (1)

Publication Number Publication Date
KR102107965B1 true KR102107965B1 (en) 2020-05-07

Family

ID=70734195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180174321A KR102107965B1 (en) 2018-12-31 2018-12-31 Light emitting diode dot matrix display panel, method for driving the same and display device including the same

Country Status (1)

Country Link
KR (1) KR102107965B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3060242U (en) * 1998-10-14 1999-08-17 光磊科技股▲ふん▼有限公司 LED dot matrix and its display system
KR20020059381A (en) * 2000-06-30 2002-07-12 오가와 에이지 Display unit communication system, communication method, display unit, communication circuit, and terminal adapter
KR20050102968A (en) * 2004-04-23 2005-10-27 빛샘전자주식회사 Display apparatus for data transmission between light emitting diode dot line units

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3060242U (en) * 1998-10-14 1999-08-17 光磊科技股▲ふん▼有限公司 LED dot matrix and its display system
KR20020059381A (en) * 2000-06-30 2002-07-12 오가와 에이지 Display unit communication system, communication method, display unit, communication circuit, and terminal adapter
KR20050102968A (en) * 2004-04-23 2005-10-27 빛샘전자주식회사 Display apparatus for data transmission between light emitting diode dot line units

Similar Documents

Publication Publication Date Title
US8519910B2 (en) Image processing method and display device using the same
CN101276152B (en) Drawing apparatus
US11494592B2 (en) Tiling format for convolutional neural networks
KR102060788B1 (en) Display device and driving method thereof
US20200365070A1 (en) Display device and method of driving the same
JPS589451B2 (en) How to supply coordinate data to raster type output device
JP2014029424A5 (en)
US20160125843A1 (en) Display driver ic and electronic device including the same
US20170186359A1 (en) Display device
US11081037B2 (en) Display panel including data signal transmission circuit, data signal storage circuit with two storage units, and data signal writing circuit
KR102107965B1 (en) Light emitting diode dot matrix display panel, method for driving the same and display device including the same
JP2007213055A (en) Method of transferring frame data using synchronous dynamic random access memory, method of transferring frame data to source driver, and timing control module
CN109686327B (en) Video signal modulation circuit, video signal modulation method, and recording medium
TW201725571A (en) Low latency display system and method
US8120573B2 (en) Color sequential timing controlling circuit and both color sequential display system and method thereof
KR102606207B1 (en) Tiling algorithm for matrix math instruction set
US9965996B2 (en) Timing controller and display apparatus having the same
KR20200010693A (en) Display apparatus and method of correcting mura in the same
KR20080059042A (en) Exposure data generating apparatus
CN104575414B (en) Display driver
JP2007286412A (en) Method for controlling lighting of led unit
US11418674B2 (en) Image processing apparatus and non-transitory computer readable medium storing program to suppress deviation in sub-scanning direction at the time of image formation
CN116364008B (en) Storage method and reading method of brightness compensation data of display panel, storage device, brightness compensation control circuit and driving chip
EP4174835A2 (en) Display device and method of operating a display device
JP2005267362A (en) Image processing method using simd processor and image processor

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant