KR102098877B1 - 유기 발광 다이오드의 spice 모델링 방법 - Google Patents

유기 발광 다이오드의 spice 모델링 방법 Download PDF

Info

Publication number
KR102098877B1
KR102098877B1 KR1020130069160A KR20130069160A KR102098877B1 KR 102098877 B1 KR102098877 B1 KR 102098877B1 KR 1020130069160 A KR1020130069160 A KR 1020130069160A KR 20130069160 A KR20130069160 A KR 20130069160A KR 102098877 B1 KR102098877 B1 KR 102098877B1
Authority
KR
South Korea
Prior art keywords
organic light
emitting diode
light emitting
transport layer
equation
Prior art date
Application number
KR1020130069160A
Other languages
English (en)
Other versions
KR20140058320A (ko
Inventor
이상근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20140058320A publication Critical patent/KR20140058320A/ko
Application granted granted Critical
Publication of KR102098877B1 publication Critical patent/KR102098877B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)의 SPICE 모델링 방법에 관한 것으로, 애노드 전극과 캐소드 전극 사이에 유기 반도체층이 형성된 유기 발광 다이오드를 구비한 검사용 유기 발광 다이오드 소자를 제조하는 단계와; 상기 유기 반도체층의 물리적인 특성을 고려하여 전류밀도-전압 방정식을 유도하는 단계와; 상기 전류밀도-전압 방정식을 이용하여 상기 유기 발광 다이오드의 물리적인 파라미터들을 추출하는 단계를 포함하는 것을 특징으로 한다.

Description

유기 발광 다이오드의 SPICE 모델링 방법{METHOD FOR SPICE MODELING OF ORGANIC LIGHT EMITTING DIODE}
본 발명은 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)의 SPICE(Simulation Program With Integrated Circuit Emphasis) 모델링 방법에 관한 것이다.
최근, 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 OLED 표시 장치가 각광받고 있다.
OLED 표시 장치에서 각 화소는 OLED를 구비하며, 각 화소의 OLED는 애노드 전극과, 캐소드 전극과, 애노드 전극 및 캐소드 전극 사이에 형성된 유기 반도체층을 구비한다. 유기 반도체층은 정공 주입층(hole injection layer)과, 정공 수송층(hole transport layer)과, 발광층(emission layer)과, 전자 수송층(electron transport layer)과, 전자 주입층(electron injection layer)을 구비한다.
그런데, OLED 표시 장치에 있어서, OLED자체의 전기 전도도(J-V) 특성을 나타내는 방정식(equation)은 없으며, 그리고 이 방정식을 이용해 물리적인 파라미터(parameter)를 추출하는 방법은 아직까지 보고되지 않고 있는 실정이다. 구체적으로, 현재까지 OLED의 전기 전도도 특성은 무기 반도체에서 사용하는 아래 수학식 1, 2를 이용하고 있다.
Figure 112013053707987-pat00001
Figure 112013053707987-pat00002
여기서,
Figure 112013053707987-pat00003
는 인젝션 배리어 높이(injection barrier height)를 나타내며,
Figure 112013053707987-pat00004
,
Figure 112013053707987-pat00005
,
Figure 112013053707987-pat00006
, L은 각각 배리어-로어링 인자(barrier-lowering factor), 이동도, 비유전율(relative dielectric constant) 및 샘플의 두께를 나타낸다.
수학식 1은 금속과 유기 반도체층 사이에서의 인젝션-리미티드 전류(injection-limited current)로 열이온-방출 방정식(Thermionic-Emission Equation)으로 표현되며, 수학식 2는 유기 반도체층 안에서의 벌크-리미티드 전류(bulk-limited current)로 거너-모트 방정식(Gurney-Mott Equation)으로 표현된다.
이러한 수학식1, 2는 무기 반도체의 전기 전도도 특성을 나타내는 식으로서, 이들을 이용하여 OLED의 전기 전도도 특성 파라미터를 추출하는 것은 물리적으로 의미가 없다. 예를 들어, OLED에 사용되는 유기 반도체층의 이동도(mobility)는 상당히 낮은(~ 1cm2/Vs 이하) 반면, 수학식 1은 무기 반도체와 같이 이동도가 높을(~ 100cm2/Vs 이상) 경우에만 성립된다. 또한, OLED에 사용되는 유기 반도체층의 이동도는 유기 반도체층 내에서 전기장에 의존하는 성질이 있으나, 상기 수학식 2의 이동도는 유기 반도체층 내에서 전기장에 의존하지 않고 일정한 값을 갖는다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, OLED의 특성 파라미터를 정확하게 추출할 수 있는 OLED의 SPICE 모델링 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해, 본 발명의 실시 예에 따른 OLED의 SPICE 모델링 방법은 애노드 전극과 캐소드 전극 사이에 유기 반도체층이 형성된 유기 발광 다이오드를 구비한 검사용 유기 발광 다이오드 소자를 제조하는 단계와; 상기 유기 반도체층의 물리적인 특성을 고려하여 전류밀도-전압 방정식을 유도하는 단계와; 상기 전류밀도-전압 방정식을 이용하여 상기 유기 발광 다이오드의 물리적인 파라미터들을 추출하는 단계를 포함하는 것을 특징으로 한다.
상기 유기 발광 다이오드 소자는 Fowler-Nordheim Tunneling 방식으로 전자 및 정공이 주입되도록 설계된 상기 유기 발광 다이오드와; 상기 유기 발광 다이오드에 직렬로 연결되어 상기 유기 발광 다이오드에 역방향 바이어스 전압을 인가하는 제너 다이오드와; 상기 유기 발광 다이오드와 병렬로 연결된 병렬 저항 및 병렬 커패시터를 구비하는 것을 특징으로 한다.
상기 제너 다이오드의 상기 역방향 바이어스 전압은 상기 유기 반도체층의 빌트-인 포텐셜(Built-In Potential)에 대응되도록 모델링된 것을 특징으로 한다.
상기 전류밀도-전압 방정식은 아래의 수학식과 같이 유도되는 것을 특징으로 한다.
Figure 112013053707987-pat00007
여기서, Id는 출력전류를 나타내고, Va는 인가전압을 나타내고, JF는 터널전류밀도를 나타내고, VF는 상기 유기 발광 다이오드의 특성전압을 나타내고, VBi는 상기 빌트-인 포텐셜을 나타내고, CP는 상기 병렬 커패시터를 나타내고, RP는 상기 병렬 저항을 나타내고, S는 상기 유기 발광 다이오드의 면적을 나타낸다.
상기 유기 발광 다이오드는 전자수송층의 전류 밀도를 고려한 제1 다이오드와, 정공수송층의 전류 밀도를 고려한 제2 다이오드와, 상기 애노드 전극과 상기 캐소드 전극 간의 일함수 차이를 고려한 전압원이 직렬로 연결되어 설계된 것을 특징으로 한다.
상기 유기 발광 다이오드의 구동 전압을 유도하는 단계는 상기 전자수송층과 상기 정공수송층 각각의 이동도를 고려하여 인젝션-리미티드 방정식(Injection Limited Equation)을 유도하는 단계와; 상기 전자수송층과 상기 정공수송층 각각의 전기장 의존성을 고려하여 벌크-리미티드 방정식(Bulk Limited Equation)을 유도하는 단계와; 상기 인젝션-리미티드 방정식과 상기 벌크 리미티트 방정식을 함께 고려하여 상기 전자수송층과 상기 정공수송층 각각의 전기 전도도 방정식을 유도하는 단계와; 유도된 상기 전기 전도도 방정식들과 상기 애노드 전극과 상기 캐소드 전극 간의 일함수 차이를 합하여 상기 유기 발광 다이오드 구동 전압을 유도하는 단계를 포함하는 것을 특징으로 한다.
상기 전자수송층에서의 인젝션 리미티드 방정식 JILCe와, 상기 정공수송층에서의 인젝션 리미티드 방정식 JILCh은 아래의 수학식과 같이 유도되는 것을 특징으로 한다.
Figure 112013053707987-pat00008
여기서, q는 전하, μ는 이동도, N은 상태 밀도(density of states, 狀態密度), L은 소자의 두께, V는 전압, kT는 온도, ε은 활성화 에너지, φB는 금속 전극과, 전자수송층 또는 정공수송층 간의 장벽높이, γ는 배리어-로어링 인자(barrier-lowering factor), β는 프랭클린 상수를 나타낸다.
상기 전자수송층에서의 벌크-리미티드 방정식 JBLCe와, 상기 정공수송층에서의 벌크-리미티드 방정식 JBLCh은 아래의 수학식과 같이 유도되는 것을 특징으로 한다.
Figure 112013053707987-pat00009
여기서, α는 전자수송층(ETL, 30d) 및 정공수송층(HTL, 30b)의 내부 특성에 따른 고유 상수를 나타낸다.
상기 전자수송층과 상기 정공수송층 각각의 전기 전도도 방정식 Je와, Jh는 아래의 수학식과 같이 유도되는 것을 특징으로 한다.
Figure 112013053707987-pat00010
상기 유기 발광 다이오드 구동 전압 V는 아래의 수학식과 같이 유도되는 것을 특징으로 한다.
Figure 112013053707987-pat00011
여기서, Ve는 상기 전자수송층의 전류 밀도를 고려한 상기 제1 다이오드의 양단 전압이고, Vh는 상기 정공수송층의 전류 밀도를 고려한 상기 제2 다이오드의 양단 전압이고, Vbi는 상기 애노드 전극과 상기 캐소드 전극 간의 일함수 차이에 해당하는 상기 전압원의 전압을 나타낸다.
본 발명은 OLED의 물리적인 동작원리(주입)을 고려하여 SPICE 모델링을 수행하므로 OLED의 특성 파라미터를 정확하게 추출할 수 있으며, 시뮬레이션 결과와 실험에 의한 측정값 간의 오차를 줄일 수 있다.
도 1은 일반적인 OLED의 발광원리를 설명한 도면이다.
도 2는 본 발명의 실시 예에 따른 OLED의 SPICE 모델링 방법을 단계적으로 나타낸 순서도이다.
도 3a 및 도 3b는 OLED의 빌트-인 포텐셜을 설명하기 위한 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 검사용 OLED 소자를 모델링한 등가 회로도이다.
도 5는 Fowler-Nordheim Tunneling 방식을 설명하기 위한 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 OLED를 모델링한 등가 회로도이다.
도 7은 Bi-layered OLED 모델의 전기 전도도(J-V) 특성을 설명하기 위한 도면이다.
도 8은 본 발명의 효과를 설명하기 위한 실험 결과이다.
이하, 본 발명의 실시 예에 따른 OLED의 SPICE 모델링 방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 OLED의 발광원리를 설명한 도면이다.
도 1을 참조하면, OLED는 애노드 전극(18)과, 캐소드 전극(28) 사이에 형성된 유기 반도체층(30a, 30b, 30c, 30d, 30e)을 구비한다. 유기 반도체층(30a, 30b, 30c, 30d, 30e)은 정공주입층(hole injection layer)(30a), 정공수송층(hole transport layer)(30b), 발광층(emission layer)(30c), 전자수송층(electron transport layer)(30d) 및 전자주입층(electron injection layer)(30e)을 포함한다.
OLED는 애노드 전극 및 캐소드 전극 사이에 구동전압이 인가되면 정공수송층(30b)을 통과한 정공과 전자수송층(30d)을 통과한 전자가 발광층(30c)으로 이동되어 여기자를 형성하고, 그 결과 발광층(30c)이 가시광선을 방출하게 된다.
본 발명은 상기와 같은 OLED의 특성 파라미터를 정확하게 추출하기 위한 OLED의 SPICE 모델링 방법을 제공한다.
도 2는 본 발명에 따른 OLED의 SPICE 모델링 방법을 단계적으로 나타낸 흐름도이다. 그리고 도 3a 및 도 3b는 OLED의 빌트-인 포텐셜을 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 OLED의 SPICE 모델링 방법은 검사용 OLED 소자를 제조하는 단계(S10)와, OLED의 유기 반도체층(30a, 30b, 30c, 30d, 30e)의 물리적인 특성을 고려하여 전류밀도-전압 방정식을 유도하는 단계(S30)와, 유도된 전류밀도-전압 방정식을 이용하여 OLED의 물리적인 파라미터를 추출하는 단계(S50)를 포함한다.
OLED의 전류-전압 특성을 결정하는 가장 중요한 요인은 애노드 전극(18) 및 캐소드 전극(28)과 같은 금속 전극과, 유기 반도체층(30a, 30b, 30c, 30d, 30e) 사이의 주입(Injection) 특성이다.
구체적으로, OLED는 도 3a에 도시한 바와 같이, 전자수송층(ETL, 30d)에는 일함수가 작은 캐소드 전극(Cathode, 28)이 인접하고, 정공수송층(HTL, 30b)에는 일함수가 큰 애노드 전극(Anode, 18)이 인접한다. 여기서, 전자 또는 정공이 캐소드 전극 및 애노드 전극(20, 18)으로부터 주입되어 발광층(30c)에서 재결합하기 위해서는 캐소드 전극(28)과 전자수송층(30d) 간의 계면에서 형성되는 장벽높이
Figure 112013053707987-pat00012
와, 애노드 전극(18)과 정공수송층(30b) 간의 계면에서 형성되는 장벽높이
Figure 112013053707987-pat00013
와, 전자수송층(30d)과 정공수송층(30b) 간의 계면에서 형성되는 장벽높이
Figure 112013053707987-pat00014
를 각각 터널링 방식 또는 열적으로 극복해야 한다.
즉, OLED는 도 3b에 도시한 바와 같이, 유기 반도체층(30a, 30b, 30c, 30d, 30e)를 플랫 밴드(Flat band) 상태로 하기 위한 빌트-인 포텐셜(Built in Potential)이 존재한다. 따라서, 본 발명은 OLED의 빌트-인 포텐셜을 고려하여 검사용 OLED 소자를 제조한다.
이하, 검사용 OLED 소자에 관해서 구체적으로 설명한다.
도 4는 본 발명의 제1 실시 예에 따른 검사용 OLED 소자를 모델링한 등가 회로도이다. 도 5는 Fowler-Nordheim Tunneling 방식을 설명하기 위한 도면이다.
도 4에 도시된 검사용 OLED 소자는 OLED와, 제너 다이오드(ZD)와, 병렬 저항(Rp)과, 병렬 커패시터(Cp)를 구비한다.
OLED는 도 5에 도시한 바와 같이, SPICE 모델링을 위해 샘플로 제작된다. 이러한 OLED는 금속 전극과 전자수송층(ETL, 30d), 그리고 금속 전극과 정공수송층(HTL, 30b) 간의 장벽높이를 Fowler-Nordheim Tunneling 방식(이하, F-N Tunneling)으로 극복하도록 설계된다. 즉, OLED는 F-N Tunneling 방식으로 전자 및 정공이 주입되도록 설계된다.
제너 다이오드(ZD)는 OLED에 직렬로 연결되어 OLED에 역방향 바이어스 전압을 인가한다. 이때, 제너 다이오드(ZD)의 역방향 바이어스 전압은 OLED의 빌트-인 포텐셜에 대응되도록 모델링된다.
병렬 저항(Rp) 및 병렬 커패시터(Cp)는 OLED의 물리적인 파라미터를 추출할 때 고정된 상수값으로서 이용한다.
이와 같이, 본 발명의 제1 실시 예는 OLED를 F-N Tunneling 방식으로 전자 및 정공이 주입되도록 설계하고, 제너 다이오드(ZD)를 OLED에 직렬로 연결하고, 제너 다이오드(ZD)가 OLED의 빌트-인 포텐셜에 대응되도록 검사용 OLED 소자를 모델링한다. 따라서, 본 발명은 물리적인 동작원리를 고려하여 SPICE 모델링을 수행하므로 OLED의 특성 파라미터를 정확하게 추출할 수 있으며, 시뮬레이션 결과와 실험에 의한 측정값 간의 오차를 줄일 수 있다.
한편, 도 4에 도시한 바와 같이 모델링된 검사용 OLED 소자는 수학식3과 같이 유도된 전류밀도-전압 방정식을 이용하여 OLED의 물리적인 파라미터를 추출할 수 있게 된다.
Figure 112013053707987-pat00015
여기서, Id는 출력전류를 나타내고, Va는 인가전압을 나타내고, JF는 터널전류밀도를 나타내고, VF는 상기 유기 발광 다이오드의 특성전압을 나타내고, VBi는 상기 빌트-인 포텐셜을 나타내고, CP는 상기 병렬 커패시터를 나타내고, RP는 상기 병렬 저항을 나타내고, S는 상기 유기 발광 다이오드의 면적을 나타낸다.
따라서, 본 발명은 도 4에 도시한 바와 같이 검사용 OELD 소자를 모델링하고, 모델링된 검사용 OLED 소자에 인가전압 Va를 인가한 뒤, 출력전류 Id를 추출하여 OLED의 물리적인 파라미터들을 추출할 수 있게된다.
도 6은 본 발명의 제2 실시 예에 따른 OLED를 모델링한 등가 회로도이다. 도 7은 Bi-layered OLED 모델의 전기 전도도(J-V) 특성을 설명하기 위한 도면이다.
도 6에 도시된 OLED는 전자수송층(ETL, 30d)의 전류 밀도(Je )를 고려한 제1 다이오드(D1)와, 정공수송층(HTL, 30b)의 전류 밀도(Jh)를 고려한 제2 다이오드(D2)와, 캐소드 전극(28)과 애노드 전극(18) 간의 일함수 차이(빌트-인 포텐셜)를 고려한 전압원(VS)이 직렬로 연결되어 모델링된다.
이와 같이, 제2 실시 예는 전자수송층(ETL, 30d) 및 정공수송층(HTL, 30b)을 구비한 Bi-layered OLED 모델을 제시하며, 이러한 모델의 전기 전도도(J-V) 특성을 나타내는 방정식(equation)을 도 7을 참조하여 다음과 같이 제시한다.
참고로, 아래에서 유도되는 수학식 4 및 수학식 5는 OLED의 전하 이동을 표현하는 것으로 알려진 Poole-Frenkel Mobility 식을 포함한다.
일반적으로 OLED에 사용되는 유기 반도체층의 이동도(mobility)는 1cm2/Vs 이하로 상당히 낮으므로, 이를 고려하여 전자수송층(ETL, 30d)에서의 인젝션 리미티드 방정식(Injection Limited Equation) JILCe와, 정공수송층(HTL, 30b)에서의 인젝션 리미티드 방정식 JILCh을 수학식 4와 같이 유도하였다.
Figure 112013053707987-pat00016
수학식 4에서 q는 전하, μ는 이동도, N은 상태 밀도(density of states, 狀態密度), L은 소자의 두께, V는 전압, kT는 온도, ε은 활성화 에너지, φB는 금속 전극과, 전자수송층 또는 정공수송층 간의 장벽높이, γ는 배리어-로어링 인자(barrier-lowering factor), β는 프랭클린 상수를 나타낸다.
한편, 전자수송층(ETL, 30d) 및 정공수송층(HTL, 30b)의 내부에 전기장에 의존하는 성질을 고려하기 위해, 벌크-리미티드 전류(bulk-limited current)로 거너-모트 방정식(Gurney-Mott Equation)을 변형하여, 전자수송층(ETL, 30d) 및 정공수송층(HTL, 30b) 각각에서의 벌크-리미티드 방정식(Bulk Limited Equation) JBLCe와, JBLCh를 수학식 5와 같이 유도하였다.
Figure 112013053707987-pat00017
수학식 5에서 α는 전자수송층(ETL, 30d) 및 정공수송층(HTL, 30b)의 내부 특성에 따른 고유 상수다.
이와 같이, 제2 실시 예는 수학식 4 및 수학식 5에 의해 전자수송층(ETL, 30d)과 정공수송층(HTL, 30b)에서의 인젝션-리미티드 전류 및 벌크-리미티드 전류가 유도한다. 이어서, 인젝션-리미티드 전류 및 벌크-리미티드 전류를 함께 고려한 식, 즉 전자수송층(ETL, 30d)과 정공수송층(HTL, 30b) 각각의 전기 전도도 방정식 Je와, Jh를 수학식 6과 같이 최종적으로 유도하였다.
Figure 112013053707987-pat00018
수학식 6을 참조하면, 전자수송층(ETL, 30d)과 정공수송층(HTL, 30b) 각각의 최종적인 전기 전도도 특성은 인젝션-리미티드 전류 및 벌크-리미티드 전류 둘중에서 작은 값에 의해서 결정되는 것을 알 수 있다. 예를 들어, 인젝션-리미티드 전류 값이 벌크-리미티드 전류 값을 무시할 수 있을 정도로 크다면, 상기 수학식 6에서 분모에 위치하는 인젝션-리미티드 전류와 벌크-리미티드 전류의 합은 인젝션-리미티드 전류로 간주되어, 최종적인 전기 전도도 특성은 벌크-리미티드 전류의 합이 된다.
Figure 112013053707987-pat00019
만약, 전자수송층(ETL, 30d)과 정공수송층(HTL, 30b) 각각에서의 전류량이 OLED 전체 전류량과 같다고 한다면, 도 7에 도시한 바와 같은 Bi-layered OLED 모델의 최종 구동 전압(V)은 수학식 7에 나타낸 바와 같이, 전자수송층(ETL, 30d)의 전류 밀도(Je)를 고려한 제1 전압(Ve)과, 정공수송층(HTL, 30b)의 전류 밀도(Jh)를 고려한 제2 전압(Vh)과, 캐소드 전극(28)과 애노드 전극(18) 간의 일함수 차이에 해당하는 빌트-인 포텐셜 전압(Vbi)의 합으로 표현된다. 여기서, Ve는 전자수송층(ETL)의 전류 밀도를 고려한 제1 다이오드(D1)의 양단 전압이고, Vh는 정공수송층(HTL)의 전류 밀도를 고려한 제2 다이오드(D2)의 양단 전압이고, Vbi는 애노드 전극과 상기 캐소드 전극 간의 일함수 차이에 해당하는 전압원(VS)의 전압을 나타낸다.
상술한 바와 같이, 본 발명은 OLED의 물리적인 동작원리(주입)을 고려하여 SPICE 모델링을 수행하므로 OLED의 특성 파라미터를 정확하게 추출할 수 있으며, 시뮬레이션 결과와 실험에 의한 측정값 간의 오차를 줄일 수 있다.
실제로 본 발명에 의한 OLED SPICE 모델을 이용해 전기 전도도 특성을 구한 값과 OLED 장치의 시뮬레이션한 결과를 비교한 결과, 도 8에 도시한 바와 같이, 거의 일치하는 것을 확인하였다. 따라서, 본 발명은 상기한 구성에 의해 OLED의 물리적 특성 파라미터를 정확하게 추출할 수 있는 것을 알 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
18: 애노드 전극 28: 캐소드 전극
30a: 정공주입층 30c: 정공수송층
30c: 발광층 30d: 전자수송층
30e: 전자주입층

Claims (10)

  1. 애노드 전극과 캐소드 전극 사이에 유기 반도체층이 형성된 유기 발광 다이오드를 구비한 검사용 유기 발광 다이오드 소자를 제조하는 단계와;
    상기 유기 반도체층의 물리적인 특성을 고려하여 전류밀도-전압 방정식을 유도하는 단계와;
    상기 전류밀도-전압 방정식을 이용하여 상기 유기 발광 다이오드의 물리적인 파라미터들을 추출하는 단계를 포함하고,
    상기 유기 발광 다이오드 소자는
    Fowler-Nordheim Tunneling 방식으로 전자 및 정공이 주입되도록 설계된 상기 유기 발광 다이오드와;
    상기 유기 발광 다이오드에 직렬로 연결되어 상기 유기 발광 다이오드에 역방향 바이어스 전압을 인가하는 제너 다이오드와;
    상기 유기 발광 다이오드와 병렬로 연결된 병렬 저항 및 병렬 커패시터를 구비하고,
    상기 제너 다이오드의 상기 역방향 바이어스 전압은
    상기 유기 반도체층의 빌트-인 포텐셜(Built-In Potential)에 대응되도록 모델링된 것을 특징으로 하는 유기 발광 다이오드의 SPICE 모델링 방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 전류밀도-전압 방정식은 아래의 수학식과 같이 유도되는 것을 특징으로 하는 유기 발광 다이오드의 SPICE 모델링 방법.
    Figure 112019094223857-pat00020

    여기서, Id는 출력전류를 나타내고, Va는 인가전압을 나타내고, JF는 터널전류밀도를 나타내고, VF는 상기 유기 발광 다이오드의 특성전압을 나타내고, VBi는 상기 빌트-인 포텐셜을 나타내고, CP는 상기 병렬 커패시터를 나타내고, RP는 상기 병렬 저항을 나타내고, S는 상기 유기 발광 다이오드의 면적을 나타낸다.
  5. 청구항 1에 있어서,
    상기 유기 발광 다이오드는
    전자수송층의 전류 밀도를 고려한 제1 다이오드와, 정공수송층의 전류 밀도를 고려한 제2 다이오드와, 상기 애노드 전극과 상기 캐소드 전극 간의 일함수 차이를 고려한 전압원이 직렬로 연결되어 설계된 것을 특징으로 하는 유기 발광 다이오드의 SPICE 모델링 방법.
  6. 청구항 5에 있어서,
    상기 유기 발광 다이오드의 구동 전압을 유도하는 단계는
    상기 전자수송층과 상기 정공수송층 각각의 이동도를 고려하여 인젝션-리미티드 방정식(Injection Limited Equation)을 유도하는 단계와;
    상기 전자수송층과 상기 정공수송층 각각의 전기장 의존성을 고려하여 벌크-리미티드 방정식(Bulk Limited Equation)을 유도하는 단계와;
    상기 인젝션-리미티드 방정식과 상기 벌크 리미티트 방정식을 함께 고려하여 상기 전자수송층과 상기 정공수송층 각각의 전기 전도도 방정식을 유도하는 단계와;
    유도된 상기 전기 전도도 방정식들과 상기 애노드 전극과 상기 캐소드 전극 간의 일함수 차이를 합하여 상기 유기 발광 다이오드 구동 전압을 유도하는 단계를 포함하는 것을 특징으로 하는 유기 발광 다이오드의 SPICE 모델링 방법.
  7. 청구항 6에 있어서,
    상기 전자수송층에서의 인젝션 리미티드 방정식 JILCe와, 상기 정공수송층에서의 인젝션 리미티드 방정식 JILCh은 아래의 수학식과 같이 유도되는 것을 특징으로 하는 유기 발광 다이오드의 SPICE 모델링 방법.
    Figure 112013053707987-pat00021

    여기서, q는 전하, μ는 이동도, N은 상태 밀도(density of states, 狀態密度), L은 소자의 두께, V는 전압, kT는 온도, ε은 활성화 에너지, φB는 금속 전극과, 전자수송층 또는 정공수송층 간의 장벽높이, γ는 배리어-로어링 인자(barrier-lowering factor), β는 프랭클린 상수를 나타낸다.
  8. 청구항 7에 있어서,
    상기 전자수송층에서의 벌크-리미티드 방정식 JBLCe와, 상기 정공수송층에서의 벌크-리미티드 방정식 JBLCh은 아래의 수학식과 같이 유도되는 것을 특징으로 하는 유기 발광 다이오드의 SPICE 모델링 방법.
    Figure 112013053707987-pat00022

    여기서, α는 전자수송층(ETL, 30d) 및 정공수송층(HTL, 30b)의 내부 특성에 따른 고유 상수를 나타낸다.
  9. 청구항 8에 있어서,
    상기 전자수송층과 상기 정공수송층 각각의 전기 전도도 방정식 Je와, Jh는 아래의 수학식과 같이 유도되는 것을 특징으로 하는 유기 발광 다이오드의 SPICE 모델링 방법.
    Figure 112013053707987-pat00023
  10. 청구항 9에 있어서,
    상기 유기 발광 다이오드 구동 전압 V는 아래의 수학식과 같이 유도되는 것을 특징으로 하는 유기 발광 다이오드의 SPICE 모델링 방법.
    Figure 112013053707987-pat00024

    여기서, Ve는 상기 전자수송층의 전류 밀도를 고려한 상기 제1 다이오드의 양단 전압이고, Vh는 상기 정공수송층의 전류 밀도를 고려한 상기 제2 다이오드의 양단 전압이고, Vbi는 상기 애노드 전극과 상기 캐소드 전극 간의 일함수 차이에 해당하는 상기 전압원의 전압을 나타낸다.
KR1020130069160A 2012-11-02 2013-06-17 유기 발광 다이오드의 spice 모델링 방법 KR102098877B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120123660 2012-11-02
KR1020120123660 2012-11-02

Publications (2)

Publication Number Publication Date
KR20140058320A KR20140058320A (ko) 2014-05-14
KR102098877B1 true KR102098877B1 (ko) 2020-04-09

Family

ID=50888740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130069160A KR102098877B1 (ko) 2012-11-02 2013-06-17 유기 발광 다이오드의 spice 모델링 방법

Country Status (1)

Country Link
KR (1) KR102098877B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102183379B1 (ko) * 2014-09-22 2020-11-27 엘지디스플레이 주식회사 유기 발광 소자의 시뮬레이션 방법과 장치, 및 그 방법을 수행하기 위한 프로그램이 기록된 기록매체
KR102431706B1 (ko) * 2015-12-18 2022-08-10 엘지디스플레이 주식회사 유기 발광 표시 소자의 스파이스 모델링 방법 및 이를 이용한 시뮬레이션 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217569B2 (en) * 2004-12-28 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Low drive voltage light emitting element

Also Published As

Publication number Publication date
KR20140058320A (ko) 2014-05-14

Similar Documents

Publication Publication Date Title
CN101551831B (zh) 一种与总剂量辐射相关的器件建模方法
US20130275937A1 (en) Methodologies for automatic 3-d device structure synthesis from circuit layouts for device simulation
JP2022188224A5 (ja) 電流注入有機半導体レーザダイオード、その設計および製造方法、並びにプログラム
KR102098877B1 (ko) 유기 발광 다이오드의 spice 모델링 방법
Lin et al. OLED equivalent circuit model with temperature coefficient and intrinsic capacitor
Krikun et al. Impact of thermal transport parameters on the operating temperature of organic light emitting diodes
KR102183379B1 (ko) 유기 발광 소자의 시뮬레이션 방법과 장치, 및 그 방법을 수행하기 위한 프로그램이 기록된 기록매체
Siemund et al. Numerical simulation of organic light-emitting diodes with insulating cathode buffer layer
Zhang et al. Modeling current–voltage characteristics of bilayer organic light-emitting diodes
Han et al. Transparent OLED lighting panel design using two‐dimensional OLED circuit modeling
CN105095544B (zh) 肖特基二极管spice模型及其形成方法、应用方法
KR102437498B1 (ko) Ｏｌｅｄ 모듈을 위한 시뮬레이션 장치 및 방법
KR102431706B1 (ko) 유기 발광 표시 소자의 스파이스 모델링 방법 및 이를 이용한 시뮬레이션 장치
Cvikl The electric field at hole injecting metal/organic interfaces as a cause for manifestation of exponential bias-dependent mobility
KR20210129577A (ko) Oled 모듈 시뮬레이션 장치를 이용한 시뮬레이션 방법
Fayrushin et al. Unified endurance degradation model of floating gate NAND flash memory
Lysenko et al. Organic light emitting diode simulation using Silvaco TCAD tools
Dimmock et al. 47‐2: A Calibrated Simulation of Electroluminescent QD‐LEDs
Ayobi et al. Investigation of charge trapping induced by DCM–TPA dopant in organic light emitting devices composed of (NPB: Alq 3): DCM–TPA mixed host-doped emitting layer
Alvarez et al. Electrical model of organic diodes with field‐dependent carrier mobility in the presence of an electric field at the injection interface
Zhang et al. An Analytical Model of Organic Light Emitting Diodes Including the Temperature Effects
KR101777137B1 (ko) 유기발광다이오드용 유기 반도체의 불량 분석방법
Cilento et al. Simulation of ESD protection devices in an advanced CMOS technology using a TCAD workbench based on an ESD calibration methodology
Fu et al. General geometric fluctuation modeling for device variability analysis
Wei P‐15.2: A High Precision Segmented OLED Device Model

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant