KR102098560B1 - 열전 소자용 전극 및 이를 포함하는 열전 소자 - Google Patents

열전 소자용 전극 및 이를 포함하는 열전 소자 Download PDF

Info

Publication number
KR102098560B1
KR102098560B1 KR1020180071781A KR20180071781A KR102098560B1 KR 102098560 B1 KR102098560 B1 KR 102098560B1 KR 1020180071781 A KR1020180071781 A KR 1020180071781A KR 20180071781 A KR20180071781 A KR 20180071781A KR 102098560 B1 KR102098560 B1 KR 102098560B1
Authority
KR
South Korea
Prior art keywords
nickel
layer
iron
alloy layer
metal electrode
Prior art date
Application number
KR1020180071781A
Other languages
English (en)
Other versions
KR20200000028A (ko
Inventor
임재홍
김지원
엄누시아
양현석
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020180071781A priority Critical patent/KR102098560B1/ko
Publication of KR20200000028A publication Critical patent/KR20200000028A/ko
Application granted granted Critical
Publication of KR102098560B1 publication Critical patent/KR102098560B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/854—Thermoelectric active materials comprising inorganic compositions comprising only metals
    • H01L35/20—
    • H01L35/04—
    • H01L35/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes For Compound Or Non-Metal Manufacture (AREA)

Abstract

본 발명은 열전 소자용 금속전극에 있어서, 상기 금속전극은, 제1니켈층; 상기 제1니켈층의 상부에 위치하는 철-니켈 제1합금층을 포함하고, 상기 철-니켈 제1합금층은 면심입방구조(FCC, Face-Cemtered Cubic)의 결정구조를 포함하는 열전소자용 금속전극에 관한 것으로, 상기 열전 반도체 소자와 상기 철-니켈 합금층의 사이에, 니켈층을 도입함으로써, 상기 철-니켈 합금층의 내부응력을 제어할 수 있다.

Description

열전 소자용 전극 및 이를 포함하는 열전 소자{An electrode for thermo-electric device and A thermo-electric device comprising the same}
본 발명은 열전 소자용 전극 및 이를 포함하는 열전 소자에 관한 것으로서, 더욱 상세하게는 철-니켈 합금층의 내부응력을 제어할 수 있는 열전 소자용 전극 및 이를 포함하는 열전 소자에 관한 것이다.
일반적으로 열전소자는 광전자 분야의 광통신 반도체 레이저, CCD(Charge Coupled Device)카메라, 광전자 증배관, 각종 써모그래프(Thermograph), 적외선 가스분석기, 흑체 표준 항온플레이트 및 열추적 미사일 센서 등에 사용되고, 일반 전자 분야의 반도체 공정용 항온조, 반도체 공정용 항온플레이트, 반도체 공정용 순환기 및 LSI(Large Scale Integrated circuit) 온도 사이클 테스터 등에 사용되며, 일반 가정용 전자 제품의 순간 냉온 정수기 및 김치 냉장고 등에 사용되어 이들 장치의 온도를 적정하게 유지시키거나, 온도 차이에 의한 발전기로 응용이 가능하게 된다.
한편, 열 에너지와 전기 에너지 사이의 변화에 관한 현상을 일반적으로 열전 현상이라고 부르는데, 이러한 열전 현상에는 제벡 효과와 펠티에 효과가 있다.
제벡 효과(Seebeck Effeck)는 두 종류의 물질, 이를테면 안티몬(Sb)과 비스무트(Bi)와 같은 종류가 다른 두 금속선의 양단을 각각 접속하여 루우프를 만들고 한쪽 접속점을 고온으로, 다른 쪽 접속점을 저온으로 하면 전류가 흐르는 현상을 말하고, 이와는 반대로 펠티에 효과(Peltier Effect)는 종류가 다른 물질의 접합점에 전류를 흘리면 열의 발생이나 흡수가 일어나는 현상을 말한다.
이하에서 열전소자라는 용어는 이러한 제벡 효과와 펠티에 효과를 이용하여 전기 에너지를 열 에너지로 변환시키거나 이와 반대로 열 에너지를 전기 에너지로 변환시키는 반도체 모듈을 총칭하는 개념으로 사용될 수 있다.
이러한 현상을 이용하는 열전소자에서의 열전 반도체는 소자의 양단에 온도 차이가 있을 때 소자 내부의 캐리어(Carrier)가 이동함으로 인해 기전력이 발생하는 현상 또는 반대 현상을 이용한 것으로서 친환경 무소음 냉각 및 무공해 전기 발전을 가능케 하고 있다.
그중 제벡 효과를 이용하는 열전 반도체의 원리는 일정한 금속막대의 양단에 온도 차이가 발생하게 되면, 예를 들어 n-type의 경우, 고온단에 있는 전자들은 저온단에 있는 전자들 보다 더 높은 운동에너지를 가지게 됨으로써 고온단에 있는 전자들은 평균적으로 페르미레벨(Fermi lever)보다 높은 에너지 상태로 되기 때문에 고온단에 있는 전자들은 에너지를 낮추기 위해 저온단으로 확산된다.
또한, 전자들이 저온단으로 이동함에 따라 저온단은 " - " 로 대전되고, 고온부는 " + " 로 대전되어 금속막대의 양단 간에 전위 차이가 발생하게 되는데 이러한 전위차이를 열기전력(Thermoelectromotive force)이라 한다.
한편, 철-니켈 합금(Fe-Ni 합금)은 대표적인 저열팽창 합금으로, 다양한 전자 부품용 소재로 널리 사용되고 있으며, 상기 철-니켈 합금은 열전 소자에서 전극 물질로 사용이 되고 있다.
이때, 철-니켈 합금 박판을 제조하는 방법은 여러 가지가 있으나, 니켈을 다량 함유한 강들의 경우, 고온 산화에 매우 민감하여 고온에서 압연시 산화량이 상당량 발생하며, 따라서, 현재에는 주로 냉간압연법 이용하여 철-니켈 합금 박판을 제조하고 있다.
하지만, 냉간압연법을 이용하여 두께가 얇은 박판을 제작할시, 균질의 제품을 얻기 어려울 뿐만 아니라, 복잡한 공정으로 인하여 제조원가가 상승하는 문제점이 있다.
따라서, 이러한 제조방법의 한계를 극복하기 위해, 전기도금법(전주도금)법에 의한 철-니켈 합금제조에 대한 연구가 이루어지고 있으며, 전기도금 방법에 의한 인바 합금 제조 방법은 적절한 전해액의 선택 공정온도, 전류밀도 등 공정조건이 까다로운 문제점이 있다.
한편, 상기 열전 소자에 사용되는 열전 반도체 물질인 PbTe의 열팽창계수는 15.58~19.8 사이의 값을 가지는 것으로 알려져 있으며, 또한, 전극에 사용되는 Fe-Ni 합금의 경우, Ni의 비율이 21~24at%일 때 PbTe와 같은 열팽창계수 값을 가지는 것으로 알려져 있다.
하지만, 상기 Fe-Ni 합금의 경우, 결정 구조와 lattice parameter에 의해 습식공정으로 전극을 형성하게 되면 내부응력이 크게 발생하게 되고, 이러한 내부응력에 의해 전극 형성시 박리 및 균열이 발생하는 문제점이 있다.
한국공개특허 10-2014-0110804
본 발명이 해결하고자 하는 과제는 Fe-Ni 합금의 내부응력 제어를 통한 전극 형성 시의 박리 및 균열을 해결할 수 있는 열전 소자용 전극 및 이를 포함하는 열전 소자를 제공하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 지적된 문제점을 해결하기 위해서 본 발명은 열전 소자용 금속전극에 있어서, 상기 금속전극은, 제1니켈층; 상기 제1니켈층의 상부에 위치하는 철-니켈 제1합금층을 포함하고, 상기 철-니켈 제1합금층은 면심입방구조(FCC, Face-Cemtered Cubic)의 결정구조를 포함하는 열전소자용 금속전극을 제공한다.
또한, 본 발명은 상기 철-니켈 제1합금층은, Ni의 비율이 17~20at%이고, Fe의 비율이 80~83at%인 것을 특징으로 하는 열전소자용 금속전극을 제공한다.
또한, 본 발명은 상기 제1니켈층의 두께 : 상기 철-니켈 제1합금층의 두께 = 1 : 8~10 인 것을 특징으로 하는 열전소자용 금속전극을 제공한다.
또한, 본 발명은 상기 제1니켈층과 상기 철-니켈 제1합금층의 사이에 위치하는 제1 Ni-Rich 층을 더 포함하는 열전소자용 금속전극을 제공한다.
또한, 본 발명은 상기 제1 Ni-Rich 층은 Ni의 비율이 20~25at%이고, Fe의 비율이 75~80at%인 것을 특징으로 하는 열전소자용 금속전극을 제공한다.
또한, 본 발명은 상기 제1니켈층 : 상기 철-니켈 제1합금층의 두께 : 상기 제1 Ni-Rich 층의 두께 = 1 : 6~9.2 : 0.8~2 인 것을 특징으로 하는 열전소자용 금속전극을 제공한다.
또한, 본 발명은 상기 철-니켈 제1합금층의 상부에 위치하는 제2니켈층; 및 상기 제2니켈층의 상부에 위치하는 철-니켈 제2합금층을 더 포함하고, 상기 철-니켈 제2합금층은 면심입방구조(FCC, Face-Cemtered Cubic)의 결정구조를 포함하는 열전소자용 금속전극을 제공한다.
또한, 본 발명은 상기 철-니켈 제1합금층의 상부에 위치하는 제2니켈층; 상기 제2니켈층의 상부에 위치하는 철-니켈 제2합금층; 및 상기 제2니켈층과 상기 철-니켈 제2합금층의 사이에 위치하는 제2 Ni-Rich 층을 더 포함하는 열전소자용 금속전극을 제공한다.
상기한 바와 같은 본 발명에 따르면, 상기 열전 반도체 소자와 상기 철-니켈 합금층의 사이에, 니켈층을 도입함으로써, 상기 철-니켈 합금층의 내부응력을 제어할 수 있다.
보다 구체적으로, 본 발명에서는, 상기 열전 반도체 소자와 상기 철-니켈 합금층의 사이에, lattice parameter의 값이 중간값인 상기 니켈층을 도입함으로써, 상기 철-니켈 합금층의 내부응력을 제어할 수 있다.
또한, 본 발명에서는, 상기 열전 반도체 소자와 상기 철-니켈 합금층의 사이에, 결정구조가 면심입방구조(FCC, Face-Cemtered Cubic)인 상기 니켈층을 도입함으로써, 상기 철-니켈 합금층의 결정구조를 채심입방구조(BCC, Body-Centered Cubic)와 면심입방구조(FCC, Face-Cemtered Cubic)가 혼재된 구조로 변환함으로써, 내부응력을 제어할 수 있다.
또한, 본 발명에서는 열처리 공정을 통하여, 철-니켈 합금층의 결정구조에 있어서, 면심입방구조(FCC, Face-Centered Cubic)의 비율이 채심입방구조(BCC, Body-Centered Cubic)의 비율보다 더 높아지도록 제어할 수 있으며, 면심입방구조(FCC, Face-Centered Cubic)의 비율이 높아진 철-니켈 합금층의 경우, 내부응력이 보다 효율적으로 제어되어, 전극 형성시 박리 및 균열이 발생되는 것을 보다 용이하게 방지할 수 있다.
도 1은 본 발명에 따른 열전 소자를 설명하기 위한 개략적인 사시도이다.
도 2는 본 발명에 따른 전기화학적 방법에 의한 전착 공정을 도시하는 개략적인 도면이다.
도 3a는 본 발명의 제1실시예에 따른 금속전극을 도시하는 개략적인 단면도이고, 도 3b는 본 발명의 제2실시예에 따른 금속전극을 도시하는 개략적인 단면도이며, 도 3c는 본 발명의 제3실시예에 따른 금속전극을 도시하는 개략적인 단면도이다.
도 4a는 본 발명의 제4실시예에 따른 금속전극을 도시하는 개략적인 단면도이고, 도 4b는 본 발명의 제5실시예에 따른 금속전극을 도시하는 개략적인 단면도이다.
도 5는 각 조건에 따른 결정구조를 도시하는 그래프이다.
도 6은 본 발명의 제4실시예에 따른 금속전극을 도시하는 실사진이다.
도 7은 도 6에 따른 철-니켈 합금층의 Ni 및 Fe의 비율을 도시하는 그래프이다.
도 8은 열처리 전과 열처리 후의 철-니켈 합금층의 결정구조의 변화를 도시하는 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
아래 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 상세히 설명한다. 도면에 관계없이 동일한 부재번호는 동일한 구성요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소와 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)" 또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 열전 소자를 설명하기 위한 개략적인 사시도이다.
열전 반도체의 열전 특성을 이용하여 열전 냉각, 열전 가열 및 열전 발전을 시키는 장치는 모두 그 기본 구성으로서, 도 1에 도시한 바와 같이, 본 발명에 따른 열전 소자는, P형의 열전 반도체 소자(2)와, N형의 열전 반도체 소자(3)를 금속전극(4)을 사이에 두고 접합하여 PN소자 쌍을 형성하여 이루어진 열전 모듈(1)을, 복수개 직렬로 배열하여 접속한 구성을 포함할 수 있다.
또한, 본 발명에 따른 열전 소자는, 상하로 간격을 두고 평행하게 배열된 두층의 지지기판(미도시)을 포함할 수 있으며, 상하 각각의 지지기판 상에 상기 금속전극이 형성될 수 있다.
이때, 상기 지지기판은 실리콘 기판 또는 알루미나(Al2O3) 기판을 사용할 수 있으며, 다만, 본 발명에서 상기 지지기판의 재질을 제한하는 것은 아니다.
또한, 상기 열전 반도체 소자(2, 3)를 구성하는 열전 반도체 소자 물질은 PbTe 계 열전 물질을 사용할 수 있으며, 이와는 달리, 상기 열전 반도체 소자 물질은 5B족인 비스무트(Bi) 및 안티몬(Sb)으로부터 선택되는 1종 또는 2종의 원소와, 6B족인 텔루륨(Te) 및 셀레늄(Se)으로부터 선택되는 1종 또는 2종의 원소로 이루어진 복합 화합물을 포함할 수 있으며, 주로 5B족(Bi 및 Sb)의 원자수와, 6B족(Te 및 Se)의 원자수의 비가 2±0.5:3±0.5가 되는 조성의 합금을 포함할 수 있다.
예를 들어, 열전 반도체 소자들로는 열전 기능이 탁월한 PbTe, Bi2Te3, Bi2Se3, Sb2Te3 등을 사용할 수 있으며, 다만, 본 발명에서 상기 열전 반도체 소자의 종류를 한정하는 것은 아니며, 당업계에서 사용되는 일반적인 열전 반도체 소자를 사용할 수 있다.
이와 같은 열전 반도체는 소자의 양단에 온도 차이가 있을 때 소자 내부의 캐리어(Carrier)가 이동함으로 인해 기전력이 발생하게 된다.
즉, 금속전극의 양단에 온도 차이가 발생하게 되면 n-type의 경우, 고온단에 있는 전자들은 저온단에 있는 전자들 보다 더 높은 운동에너지를 가지게 됨으로써 고온단에 있는 전자들은 평균적으로 페르미레벨(Fermi lever)보다 높은 에너지 상태로 되기 때문에 고온단에 있는 전자들은 에너지를 낮추기 위해 저온단으로 확산된다.
또한, 전자들이 저온단으로 이동함에 따라 저온단은 " - " 로 대전되고, 고온부는 " + " 로 대전되어 금속전극의 양단 간에 전위 차이가 발생하게 되는데 이러한 전위차이를 통해 열기전력(Thermoelectromotive force)이 발생하게 된다.
한편, 본 발명에서 상기 열전 반도체 소자(2, 3)는 전기화학적 방법으로 전착 형성하는 것을 특징으로 한다.
도 2는 본 발명에 따른 전기화학적 방법에 의한 전착 공정을 도시하는 개략적인 도면이다.
도 2를 참조하면, 상기 전기화학적 방법으로 전착 형성하는 것은, 기판을 작업전극(100)으로 하여, 상기 열전 반도체 소자를 형성하기 위한 이온을 포함하는 액체 전해질(200)에 상기 기판을 담지한 후, 상대전극(210) 및 기준전극(220)을 이용하여 일정전류 또는 일정전압을 인가하는 방식을 말한다.
상기 전기화학적 방법은 구체적으로 정전류법, 정전위법 및 순환전류법 등을 사용할 수 있는 바, 상기 각각의 방법은 열전 반도체 소자의 두께를 자유롭게 조절하기 위하여 각각의 인자를 조절할 수 있다.
예를 들어, 상기 정전류법은 인가전류가 0.01 내지 -100 mA/㎠ 범위이고, 전류인가시간이 1분 내지 500분 범위이며, 상기 정전위법은 인가전위가 0.1 내지 1.5 V 범위이고, 전위인가시간이 1분 내지 500분 범위이며, 상기 순환전류법은 전위주사속도가 1 내지 1000 mV/s 범위이고, 순환전위회수가 1 내지 500회 범위내에서 수행될 수 있다.
이때, 상기 전기화학적 방법은 통상적으로 상온 및 상압하에서 수행되는 바, 이는 일반적으로 진행되는 고온, 고압 공정에 비해 온화한 조건 유지가 가능하다.
한편, 상기 작업전극은 실리콘 기판 상에 본 발명에 따른 금속전극을 형성한 기판일 수 있으며, 상대전극으로는 전도성이면서 전해질과 반응하지 않는 기판이 적합하며, 구체적으로는, 티타늄(Ti), 니켈(Ni), 몰리브덴(Mo), 카드뮴(Cd), 백금(Pt), 금(Au), 인듐-주석-산화물(ITO), 유리, 스테인레스 스틸(stainless steel) 및 탄소 기판 등으로부터 각각 적절히 선택될 수 있다. 또한, 일반적으로 기준전극은 Ag/AgCl을 사용할 수 있다.
이하에서는, 본 발명에 따른 금속전극에 대해 보다 상세히 설명하기로 한다.
도 3a는 본 발명의 제1실시예에 따른 금속전극을 도시하는 개략적인 단면도이고, 도 3b는 본 발명의 제2실시예에 따른 금속전극을 도시하는 개략적인 단면도이며, 도 3c는 본 발명의 제3실시예에 따른 금속전극을 도시하는 개략적인 단면도이다.
이때, 도 3a의 제1실시예에 따른 금속전극은 후술하는 열처리 공정을 진행하기 전의 금속전극으로 정의될 수 있고, 도 3b의 제2실시예에 따른 금속전극 및 도 3c의 제3실시예에 따른 금속전극은 후술하는 열처리 공정을 진행한 후의 금속전극으로 정의될 수 있다.
먼저, 도 3a를 참조하면, 본 발명의 제1실시예에 따른 금속전극(300)은, 니켈층(310); 상기 니켈층(310)의 상부에 위치하는 철-니켈 합금층(320)을 포함한다.
이때, 도면에 도시된 바와 같이, 상기 니켈층(310)은 상기 열전 반도체 소자(400)의 측에 위치하여, 상기 니켈층(310)은 상기 열전 반도체 소자(400)와 접촉하게 된다.
또한, 상기 철-니켈 합금층(320)은 상기 지지기판(500) 측에 위치하여, 상기 철-니켈 합금층(320)의 상부에 상기 지지기판(500)이 위치할 수 있다.
상술한 바와 같이, 일반적으로, 상기 열전 소자에 사용되는 열전 반도체 물질인 PbTe의 열팽창계수는 15.58~19.8 사이의 값을 가지는 것으로 알려져 있으며, 또한, 전극에 사용되는 Fe-Ni 합금의 경우, Ni의 비율이 21~24at%일 때 PbTe와 같은 열팽창계수 값을 가지는 것으로 알려져 있다.
하지만, 상기 Fe-Ni 합금의 경우, 결정 구조와 lattice parameter에 의해 습식공정으로 전극을 형성하게 되면 내부응력이 크게 발생하게 되고, 이러한 내부응력에 의해 전극 형성시 박리 및 균열이 발생하는 문제점이 있다.
따라서, 본 발명에서는, 상기 열전 반도체 소자(400)와 상기 철-니켈 합금층(320)의 사이에 상기 니켈층(310)을 도입함으로써, 상기 철-니켈 합금층(320)의 내부응력을 제어할 수 있다.
상기 열전 반도체 소자(400)의 물질인 PbTe의 lattice parameter의 값은 약 6.46이고, 상기 철-니켈 합금층(320)의 lattice parameter의 값은 약 2.86에 해당하며, 상기 니켈층(310)의 lattice parameter의 값은 이들의 중간값인 약 3.86에 해당한다.
따라서, 본 발명에서는, 상기 열전 반도체 소자(400)와 상기 철-니켈 합금층(320)의 사이에, lattice parameter의 값이 중간값인 상기 니켈층(310)을 도입함으로써, 상기 철-니켈 합금층(320)의 내부응력을 제어할 수 있다.
또한, 상기 열전 반도체 소자(400)의 물질인 PbTe의 결정구조는 단순입방구조(Simple Cubic)에 해당하고, 일반적인 철-니켈 합금층의 결정구조는 채심입방구조(BCC, Body-Centered Cubic)에 해당하며, 상기 니켈층(310)의 결정구조는 면심입방구조(FCC, Face-Cemtered Cubic)에 해당한다.
하지만, 상기 철-니켈 합금층의 결정구조가 면심입방구조(FCC, Face-Cemtered Cubic)를 포함하여야 상기 철-니켈 합금층의 내부응력을 제어할 수 있으며, 따라서, 본 발명에서는, 상기 열전 반도체 소자(400)와 상기 철-니켈 합금층(320)의 사이에, 결정구조가 면심입방구조(FCC, Face-Cemtered Cubic)인 상기 니켈층(310)을 도입함으로써, 상기 철-니켈 합금층(320)의 결정구조를 채심입방구조(BCC, Body-Centered Cubic)와 면심입방구조(FCC, Face-Cemtered Cubic)가 혼재된 구조로 변환함으로써, 내부응력을 제어할 수 있다.
도 5는 각 조건에 따른 결정구조를 도시하는 그래프이다.
도 5에서 FeNi(9㎛)/Ni(1㎛)/Si sub의 경우, 대상기판인 Si sub 상에 1㎛의 Ni 층을 형성하고, 상기 Ni 층의 상부에 9㎛의 FeNi 층을 형성한 경우를 의미하고, FeNi(9㎛)/Si sub의 경우, 대상기판인 Si sub 상에 Ni 층을 도입하지 않고, 곧바로 9㎛의 FeNi 층을 형성한 경우를 의미하며, Ni(1㎛)/Si sub의 경우, 대상기판인 Si sub 상에 1㎛의 Ni 층을 형성한 경우를 의미한다.
도 5를 참조하면, Ni(1㎛)/Si sub에서의 Ni은 FCC 구조임을 확인할 수 있다.
또한, FeNi(9㎛)/Ni(1㎛)/Si sub에서의 FeNi의 경우, FCC 구조와 BCC 구조가 혼재되어 있음을 확인할 수 있다.
하지만, FeNi(9㎛)/Si sub에서의 FeNI의 경우, 모두 BCC 구조임을 확인할 수 있다.
즉, 상온에서 Si 기판 위에 전해도금으로 형성시킨 FeNi(Fe80Ni20 합금)은 BCC구조, Ni은 FCC 구조를 가지며, 이때, Si 기판에 직접적으로 FeNi 증착시에는 여전히 BCC 결정만 형성되지만, Si 기판 위에 FCC 구조의 Ni 층 형성 후, FeNi 증착하면 FCC의 구조가 형성됨을 확인할 수 있다.
이는 전해도금으로 Ni FCC 형성 후, FeNi를 증착하면, FCC 구조의 FeNi 층으로 성장하기 때문인 것으로 판단된다.
따라서, 본 발명에서는, 상기 열전 반도체 소자(400)와 상기 철-니켈 합금층(320)의 사이에, 결정구조가 면심입방구조(FCC, Face-Cemtered Cubic)인 상기 니켈층(310)을 도입함으로써, 상기 철-니켈 합금층(320)의 결정구조를 채심입방구조(BCC, Body-Centered Cubic)와 면심입방구조(FCC, Face-Cemtered Cubic)가 혼재된 구조로 변환함으로써, 내부응력을 제어할 수 있다.
이때, 본 발명에서는 상기 철-니켈 합금층(320)의 경우, Ni의 비율이 17~20at%이고, Fe의 비율이 80~83at%에 해당한다.
또한, 본 발명에 따른 금속전극(300)에서 상기 니켈층(310)의 두께(d1) : 상기 철-니켈 합금층(320)의 두께(d2) = 1 : 8~10 일 수 있다.
한편, 본 발명에서 상기 니켈층(310) 및 상기 철-니켈 합금층(320)은 각각 전해도금법에 의해 형성되는 것을 특징으로 한다.
예를 들어, 상기 철-니켈 합금층을 전해도금법에 의해 형성하는 경우, 철 화합물과 니켈 화합물을 포함하는 전해액을 수용하는 전해조에 음극과 양극을 설치하고, 전류장치를 통해 전위를 가함으로써 음극표면에 Fe-Ni 합금이 전착되도록 함으로써 제조하는 것이다.
본 발명에서는 전해도금법으로 철-니켈 합금층(320)을 제조하는 방법에 대해 특별히 한정하지 아니하며, 바람직한일 예로서, 철 농도 5~20g/L, 니켈 농도 20~50g/L, 20g/L 이하(0은 제외)의 염소, 5g/L 이하(0은 제외)의 보론, 100ppm 이하(0은 제외)의 사카린을 포함하는 전해액을 사용하는 것이 바람직하다.
상기 전해액의 나머지 용매는 순수인 것이 바람직하며, 보다 바람직하게는 초순수를 사용할 수 있다.
또한, 5~20g/L 농도의 철은 황산철, 염화철, 설퍼민산철 등의 염의 형태에서 녹여 사용하거나 전해철, 철 파우더를 염산이나 황산에 녹여서 공급할 수 있다. 그리고, 상기 20~50g/L 농도의 니켈은 염화니켈, 황산니켈, 설퍼민산니켈 등의 염 형태로 사용하거나 산에 페로니켈 등을 녹여 공급할 수 있다.
이러한 전해도금법은 당업계에서 자명한 사항에 해당하므로, 이하 구체적인 설명은 생략하기로 하며, 본 발명에서 상기 니켈층(310) 및 상기 철-니켈 합금층(320)을 형성하기 위한 상기 전해도금법의 방법을 제한하는 것은 아니다.
다음으로, 도 3b를 참조하면, 본 발명의 제2실시예에 따른 금속전극(300')은, 니켈층(310'); 상기 니켈층(310')의 상부에 위치하는 철-니켈 합금층(320'); 및 상기 니켈층(310')과 상기 철-니켈 합금층(320')의 사이에 위치하는 Ni-Rich 층(330')을 포함한다.
상술한 바와 같이, 도 3a의 제1실시예에 따른 금속전극은 후술하는 열처리 공정을 진행하기 전의 금속전극으로 정의될 수 있고, 도 3b의 제2실시예에 따른 금속전극은 후술하는 열처리 공정을 진행한 후의 금속전극으로 정의될 수 있다.
즉, 본 발명에서는 도 3a와 같은 금속전극을 제조한 이후에 별도의 열처리 공정을 진행할 수 있으며, 이때, 상기 열처리 공정은 수소분위기 하에서 550 내지 700℃의 온도로 열처리 공정을 진행할 수 있다.
본 발명에서는 이러한 열처리 공정을 통하여, 철-니켈 합금층(320')의 결정구조에 있어서, 면심입방구조(FCC, Face-Centered Cubic)의 비율이 채심입방구조(BCC, Body-Centered Cubic)의 비율보다 더 높아지도록 제어할 수 있으며, 면심입방구조(FCC, Face-Centered Cubic)의 비율이 높아진 철-니켈 합금층(320')의 경우, 내부응력이 보다 효율적으로 제어되어, 전극 형성시 박리 및 균열이 발생되는 것을 보다 용이하게 방지할 수 있다.
이에 대해서는 후술하기로 한다.
계속해서, 도 3b를 참조하면, 이러한 열처리 공정에 의하여, 상기 니켈층(310')의 니켈이 상기 철-니켈 합금층(320')으로 확산함으로써, 상기 철-니켈 합금층(320')의 일부 영역에 니켈이 보다 많아지는 Ni-Rich 층(330')이 형성되게 된다.
이때, 본 발명에서는 상기 철-니켈 합금층(320')의 경우, Ni의 비율이 17~20at%이고, Fe의 비율이 80~83at%에 해당하며, 상기 Ni-Rich 층(330')은 Ni의 비율이 보다 높아진 층으로, Ni의 비율이 20~25at%이고, Fe의 비율이 75~80at%에 해당할 수 있다.
또한, 본 발명에 따른 금속전극(300')에서 상기 니켈층(310)의 두께(d1') : 상기 철-니켈 합금층(320)의 두께(d2') : 상기 Ni-Rich 층(330)의 두께(d3) = 1 : 6~9.2 : 0.8~2 일 수 있다.
이하, 본 발명의 제2실시예에 따른 금속전극은 상술한 바를 제외하고는, 상기 제1실시예에 따른 금속전극을 참조할 수 있다.
다음으로, 도 3c를 참조하면, 본 발명의 제3실시예에 따른 금속전극(300'')은, Ni-Rich 층(330''); 상기 Ni-Rich 층(330'')의 상부에 위치하는 철-니켈 합금층(320'')을 포함한다.
상술한 바와 같이, 도 3a의 제1실시예에 따른 금속전극은 열처리 공정을 진행하기 전의 금속전극으로 정의될 수 있고, 도 3c의 제3실시예에 따른 금속전극은 열처리 공정을 진행한 후의 금속전극으로 정의될 수 있다.
즉, 본 발명에서는 도 3a와 같은 금속전극을 제조한 이후에 별도의 열처리 공정을 진행할 수 있으며, 이때, 상기 열처리 공정은 수소분위기 하에서 550 내지 700℃의 온도로 열처리 공정을 진행할 수 있다. 이는 상술한 바와 같으므로, 이하 구체적인 설명은 생략하기로 한다.
계속해서, 도 3c를 참조하면, 이러한 열처리 공정에 의하여, 상술한 바와 같은 도 3a의 니켈층(310)의 니켈이 도 3a의 상기 철-니켈 합금층(320)으로 확산함으로써, 상기 Ni-Rich 층(330'')이 형성되게 된다.
즉, 도 3b에서는 이러한 열처리 공정에 의하여, 상기 철-니켈 합금층(320')의 일부 영역에 니켈이 보다 많아지는 Ni-Rich 층(330')이 형성되어, 상기 니켈층(310')과 상기 철-니켈 합금층(320')의 사이에 Ni-Rich 층(330')이 형성되었다.
하지만, 도 3c에서는 열처리 온도 및 열처리 시간에 따라, 도 3a의 니켈층(310)의 니켈이 도 3a의 상기 철-니켈 합금층(320)으로 모두 확산함으로써, 순수 니켈층은 존재하지 않게 되며, 따라서, 도 3c에서와 같은 상기 Ni-Rich 층(330'')이 형성될 수 있다.
이에 따라, 본 발명의 제3실시예에서는, 상기 Ni-Rich 층(330'')은 상기 열전 반도체 소자(400)의 측에 위치하여, 상기 Ni-Rich 층(330'')은 상기 열전 반도체 소자(400)와 접촉하게 되고, 또한, 상기 철-니켈 합금층(320'')은 상기 지지기판(500) 측에 위치하여, 상기 철-니켈 합금층(320'')의 상부에 상기 지지기판(500)이 위치할 수 있다.
이때, 본 발명에서는 상기 철-니켈 합금층(320'')의 경우, Ni의 비율이 17~20at%이고, Fe의 비율이 80~83at%에 해당하며, 상기 Ni-Rich 층(330)은 Ni의 비율이 보다 높아진 층으로, Ni의 비율이 20~25at%이고, Fe의 비율이 75~80at%에 해당할 수 있다.
또한, 본 발명에 따른 금속전극(300'')에서 상기 Ni-Rich 층(330'')의 두께(d1'') : 상기 철-니켈 합금층(320)의 두께(d2'') = 1.8~3 : 6~9.2 일 수 있다.
이하, 본 발명의 제3실시예에 따른 금속전극은 상술한 바를 제외하고는, 상기 제1실시예 및 제2실시예에 따른 금속전극을 참조할 수 있다.
이하에서는 본 발명에 따른 금속전극의 다른예로, 적층된 구조의 금속전극에 대해 설명하기로 한다.
도 4a는 본 발명의 제4실시예에 따른 금속전극을 도시하는 개략적인 단면도이고, 도 4b는 본 발명의 제5실시예에 따른 금속전극을 도시하는 개략적인 단면도이다.
이때, 도 4a의 제4실시예에 따른 금속전극은 상술한 도 3a의 제1실시예에 따른 금속전극이 다수층으로 적층된 구조에 해당하고, 도 4b의 제5실시예에 따른 금속전극은 상술한 도 3b의 제2실시예에 따른 금속전극이 다수층으로 적층된 구조에 해당한다.
또한, 도 4a의 제4실시에에 따른 금속전극은 열처리 공정을 진행하기 전의 금속전극으로 정의될 수 있고, 도 4b의 제5실시예에 따른 금속전극은 열처리 공정을 진행한 후의 금속전극으로 정의될 수 있다.
먼저, 도 4a를 참조하면, 본 발명의 제4실시예에 따른 금속전극(300)은, 제1니켈층(610); 상기 제1니켈층(610)의 상부에 위치하는 철-니켈 제1합금층(620); 상기 철-니켈 제1합금층(620)의 상부에 위치하는 제2니켈층(630); 및 상기 제2니켈층(630)의 상부에 위치하는 철-니켈 제2합금층(640)을 포함한다.
즉, 상술한 바와 같이, 도 4a의 제4실시예에 따른 금속전극은 상술한 도 3a의 제1실시예에 따른 금속전극이 다수층으로 적층된 구조에 해당한다.
본 발명에서는 이와 같은 적층구조를 통해, 응력제어의 효과를 극대화할 수 있다.
한편, 도면에서는 니켈층이 4층, 철-니켈 합금층이 4층으로 적층된 것을 도시하고 있으나, 상기 니켈층과 상기 철-니켈 합금층이 교대로 적층되는 것을 조건으로 하여, 본 발명에서 상기 니켈층 및 상기 철-니켈 합금층의 적층 수를 제한하는 것은 아니다.
도 6은 본 발명의 제4실시예에 따른 금속전극을 도시하는 실사진이다.
도 6에서는 니켈층(Ni layer)이 5층, 철-니켈 합금층(Fe-Ni)이 5층인 것을 도시하고 있다.
이때, 도 6에서 니켈층(Ni layer)은 약 1㎛에 해당하며, 철-니켈 합금층(Fe-Ni)은 약 9㎛에 해당한다.
따라서, 도 6에서의 상기 니켈층의 두께 : 상기 철-니켈 합금층의 두께 = 1 : 9 임을 확인할 수 있다.
도 7은 도 6에 따른 철-니켈 합금층의 Ni 및 Fe의 비율을 도시하는 그래프이다.
한편, 도 6에서의 층번호 1, 2, 3, 4, 5와 도 7에서의 층번호 1, 2, 3, 4, 5는 서로 동일한 층에 해당한다.
도 7을 참조하면, 철-니켈 합금층에서 층번호 1, 2, 3, 4, 5의 모든 경우에 있어서, Ni의 비율이 약 17.4 at%이고, Fe의 비율이 82.6 at%에 해당하였다.
상술한 바와 같이, 일반적으로, 상기 열전 소자에 사용되는 열전 반도체 물질인 PbTe의 열팽창계수는 15.58~19.8 사이의 값을 가지는 것으로 알려져 있으며, 또한, 전극에 사용되는 Fe-Ni 합금의 경우, Ni의 비율이 21~24at%일 때 PbTe와 같은 열팽창계수 값을 가지는 것으로 알려져 있다.
하지만, 상기 Fe-Ni 합금의 경우, 결정 구조와 lattice parameter에 의해 습식공정으로 전극을 형성하게 되면 내부응력이 크게 발생하게 되고, 이러한 내부응력에 의해 전극 형성시 박리 및 균열이 발생하는 문제점이 있다.
따라서, 본 발명에서는, 상기 열전 반도체 소자(400)와 상기 철-니켈 합금층(320)의 사이에 상기 니켈층(310)을 도입함으로써, 상기 철-니켈 합금층(320)의 내부응력을 제어할 수 있다.
한편, 이러한 니켈층(310)을 도입을 통하여, Fe-Ni 합금층의 내부응력을 제어함으로써, 전극 형성시 박리 및 균열이 발생하는 문제점을 해결하였으나, 본 발명의 경우, 니켈층의 도입에 따라, 일반적인 Fe-Ni 합금의 열팽창계수와는 다른 양상을 나타내게 된다.
즉, 일반적인 Fe-Ni 합금의 경우, Ni의 비율이 21~24at%일 때 PbTe와 같은 열팽창계수 값을 가지는 것으로 알려져 있으나, 본 발명에서는 니켈층의 도입에 따라, 철-니켈 합금층(320)에서 Ni의 비율이 17~20at%이고, Fe의 비율이 80~83at%에 해당한다.
따라서, 본 발명의 경우, 일반적인 Fe-Ni 합금의 Fe 및 Ni의 비율과는 다른 양상에 해당함을 확인할 수 있다.
이하, 본 발명의 제4실시예에 따른 금속전극은 상술한 바를 제외하고는, 상기 제1실시예에 따른 금속전극을 참조할 수 있다.
다음으로, 도 4b를 참조하면, 본 발명의 제5실시예에 따른 금속전극(700)은, 제1니켈층(710); 상기 제1니켈층(710)의 상부에 위치하는 철-니켈 제1합금층(720); 상기 철-니켈 제1합금층(720) 상에 위치하는 제2니켈층(740); 상기 제2니켈층(740) 상에 위치하는 철-니켈 제2합금층(750); 상기 제1니켈층(710)과 상기 철-니켈 제1합금층(720)의 사이에 위치하는 제1 Ni-Rich 층(730); 및 상기 제2니켈층(740)과 상기 철-니켈 제2합금층(750)의 사이에 위치하는 제2 Ni-Rich 층(760)을 포함한다.
즉, 상술한 바와 같이, 도 4b의 제5실시예에 따른 금속전극은 상술한 도 3b의 제2실시예에 따른 금속전극이 다수층으로 적층된 구조에 해당한다.
본 발명에서는 이와 같은 적층구조를 통해, 응력제어의 효과를 극대화할 수 있다.
한편, 도면에서는 니켈층이 4층, 철-니켈 합금층 및 Ni-Rich 층이 4층으로 적층된 것을 도시하고 있으나, 상기 니켈층과 상기 철-니켈 합금층이 교대로 적층되고, 또한, 상기 니켈층과 상기 철-니켈 합금층의 사이에 Ni-Rich 층이 형성되는 것을 조건으로 하여, 본 발명에서 상기 니켈층, 상기 철-니켈 합금층 및 상기 Ni-Rich 층의 적층 수를 제한하는 것은 아니다.
한편, 상술한 바와 같이, 도 4a의 제4실시예에 따른 금속전극은 열처리 공정을 진행하기 전의 금속전극으로 정의될 수 있고, 도 4b의 제5실시예에 따른 금속전극은 열처리 공정을 진행한 후의 금속전극으로 정의될 수 있다.
즉, 본 발명에서는 도 4a와 같은 금속전극을 제조한 이후에 별도의 열처리 공정을 진행할 수 있으며, 이때, 상기 열처리 공정은 수소분위기 하에서 550 내지 700℃의 온도로 열처리 공정을 진행할 수 있다.
본 발명에서는 이러한 열처리 공정을 통하여, 철-니켈 합금층의 결정구조에 있어서, 면심입방구조(FCC, Face-Centered Cubic)의 비율이 채심입방구조(BCC, Body-Centered Cubic)의 비율보다 더 높아지도록 제어할 수 있으며, 면심입방구조(FCC, Face-Centered Cubic)의 비율이 높아진 철-니켈 합금층의 경우, 내부응력이 보다 효율적으로 제어되어, 전극 형성시 박리 및 균열이 발생되는 것을 보다 용이하게 방지할 수 있다.
도 8은 열처리 전과 열처리 후의 철-니켈 합금층의 결정구조의 변화를 도시하는 그래프이다.
이때, 도 8의 열처리 전의 조건은 상술한 도 4a에서와 같은 조건으로 이해될 수 있으며, 또한, 도 8의 열처리 후의 조건은 상술한 도 4b에서와 같은 조건으로 이해될 수 있다.
도 8을 참조하면, 열처리 전의 경우, 철-니켈 합금층에 있어서, BCC와 FCC의 비율은, BCC : FCC = 18.96 : 1에 해당하나, 수소분위기 하에서 600℃로 1시간동안 열처리를 한 경우, 철-니켈 합금층에 있어서, BCC와 FCC의 비율은, BCC : FCC = 1 : 10.24에 해당하였다.
즉, 상술한 바와 같이, 열처리 공정을 통하여, 철-니켈 합금층의 결정구조에 있어서, 면심입방구조(FCC, Face-Centered Cubic)의 비율이 채심입방구조(BCC, Body-Centered Cubic)의 비율보다 더 높아지도록 제어할 수 있으며, 면심입방구조(FCC, Face-Centered Cubic)의 비율이 높아진 철-니켈 합금층의 경우, 내부응력이 보다 효율적으로 제어되어, 전극 형성시 박리 및 균열이 발생되는 것을 보다 용이하게 방지할 수 있다.
이하, 본 발명의 제5실시예에 따른 금속전극은 상술한 바를 제외하고는, 상기 제1실시예 내지 제4실시예에 따른 금속전극을 참조할 수 있다.
한편, 도면에는 도시하지 않았으나, 도 4a 및 도 4b에서와 같이, 본 발명의 제3실시예에 따른 금속전극도 다수층으로 적층된 구조로 구현할 수 있음은 당연한 것이다.
이 경우, 본 발명의 제6실시예에 따른 금속전극(미도시)은, 제1Ni-Rich 층(미도시); 상기 제1Ni-Rich 층(미도시)의 상부에 위치하는 철-니켈 제1합금층(미도시); 철-니켈 제1합금층(미도시)의 상부에 위치하는 제2Ni-Rich 층(미도시); 및 상기 제2Ni-Rich 층(미도시)의 상부에 위치하는 철-니켈 제2합금층(미도시)을 포함하는 것으로 정의할 수 있다.
이상과 같이, 본 발명에서는, 상기 열전 반도체 소자와 상기 철-니켈 합금층의 사이에, lattice parameter의 값이 중간값인 상기 니켈층을 도입함으로써, 상기 철-니켈 합금층의 내부응력을 제어할 수 있다.
또한, 본 발명에서는, 상기 열전 반도체 소자와 상기 철-니켈 합금층의 사이에, 결정구조가 면심입방구조(FCC, Face-Cemtered Cubic)인 상기 니켈층을 도입함으로써, 상기 철-니켈 합금층의 결정구조를 채심입방구조(BCC, Body-Centered Cubic)와 면심입방구조(FCC, Face-Cemtered Cubic)가 혼재된 구조로 변환함으로써, 내부응력을 제어할 수 있다.
또한, 본 발명에서는 열처리 공정을 통하여, 철-니켈 합금층의 결정구조에 있어서, 면심입방구조(FCC, Face-Centered Cubic)의 비율이 채심입방구조(BCC, Body-Centered Cubic)의 비율보다 더 높아지도록 제어할 수 있으며, 면심입방구조(FCC, Face-Centered Cubic)의 비율이 높아진 철-니켈 합금층의 경우, 내부응력이 보다 효율적으로 제어되어, 전극 형성시 박리 및 균열이 발생되는 것을 보다 용이하게 방지할 수 있다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (8)

  1. 열전 소자용 금속전극에 있어서,
    상기 금속전극은,
    제1니켈층; 상기 제1니켈층의 상부에 위치하는 철-니켈 제1합금층을 포함하고,
    상기 철-니켈 제1합금층은 면심입방구조(FCC, Face-Cemtered Cubic)의 결정구조를 포함하고,
    상기 제1니켈층과 상기 철-니켈 제1합금층의 사이에 위치하는 제1 Ni-Rich 층을 더 포함하며,
    상기 제1 Ni-Rich 층은 Ni의 비율이 20~25at%이고, Fe의 비율이 75~80at%인 것을 특징으로 하는 열전소자용 금속전극.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1니켈층의 두께 : 상기 철-니켈 제1합금층의 두께 = 1 : 8~10 인 것을 특징으로 하는 열전소자용 금속전극.
  4. 삭제
  5. 삭제
  6. 열전 소자용 금속전극에 있어서,
    상기 금속전극은,
    제1니켈층; 상기 제1니켈층의 상부에 위치하는 철-니켈 제1합금층을 포함하고,
    상기 철-니켈 제1합금층은 면심입방구조(FCC, Face-Cemtered Cubic)의 결정구조를 포함하고,
    상기 제1니켈층과 상기 철-니켈 제1합금층의 사이에 위치하는 제1 Ni-Rich 층을 더 포함하며,
    상기 제1니켈층 : 상기 철-니켈 제1합금층의 두께 : 상기 제1 Ni-Rich 층의 두께 = 1 : 6~9.2 : 0.8~2 인 것을 특징으로 하는 열전소자용 금속전극.
  7. 제 1 항 또는 제 6 항에 있어서,
    상기 철-니켈 제1합금층의 상부에 위치하는 제2니켈층; 및 상기 제2니켈층의 상부에 위치하는 철-니켈 제2합금층을 더 포함하고,
    상기 철-니켈 제2합금층은 면심입방구조(FCC, Face-Cemtered Cubic)의 결정구조를 포함하는 열전소자용 금속전극.
  8. 제 1 항 또는 제 6 항에 있어서,
    상기 철-니켈 제1합금층의 상부에 위치하는 제2니켈층; 상기 제2니켈층의 상부에 위치하는 철-니켈 제2합금층; 및 상기 제2니켈층과 상기 철-니켈 제2합금층의 사이에 위치하는 제2 Ni-Rich 층을 더 포함하는 열전소자용 금속전극.
KR1020180071781A 2018-06-22 2018-06-22 열전 소자용 전극 및 이를 포함하는 열전 소자 KR102098560B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180071781A KR102098560B1 (ko) 2018-06-22 2018-06-22 열전 소자용 전극 및 이를 포함하는 열전 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180071781A KR102098560B1 (ko) 2018-06-22 2018-06-22 열전 소자용 전극 및 이를 포함하는 열전 소자

Publications (2)

Publication Number Publication Date
KR20200000028A KR20200000028A (ko) 2020-01-02
KR102098560B1 true KR102098560B1 (ko) 2020-04-08

Family

ID=69155008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180071781A KR102098560B1 (ko) 2018-06-22 2018-06-22 열전 소자용 전극 및 이를 포함하는 열전 소자

Country Status (1)

Country Link
KR (1) KR102098560B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078663A (ja) * 2012-10-12 2014-05-01 Hitachi Chemical Co Ltd 熱電変換素子組立体及び熱電変換モジュール及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101711B1 (ko) * 2009-12-22 2012-01-05 한국세라믹기술원 열전소자 및 그 제조방법
KR20140110804A (ko) 2014-06-30 2014-09-17 홍익대학교 산학협력단 접착제 플립칩 본딩과 솔더 리플로우 플립칩 본딩을 동시에 적용하여 이루어지는 열전박막 모듈의 제조방법 및 이에 의해 제조된 열전박막 모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078663A (ja) * 2012-10-12 2014-05-01 Hitachi Chemical Co Ltd 熱電変換素子組立体及び熱電変換モジュール及びその製造方法

Also Published As

Publication number Publication date
KR20200000028A (ko) 2020-01-02

Similar Documents

Publication Publication Date Title
US6388185B1 (en) Microfabricated thermoelectric power-generation devices
Wang et al. A new type of low power thermoelectric micro-generator fabricated by nanowire array thermoelectric material
US9041141B2 (en) Structure and method of fabricating a CZTS photovoltaic device by electrodeposition
Martın-González et al. Insights into the electrodeposition of Bi2Te3
CN105637662B (zh) 热电发电模块
Frari et al. Pulsed electrodeposition of (Bi 1-x Sb x) 2 Te 3 thermoelectric thin films
Manzano et al. Thermoelectric properties of Bi 2 Te 3 films by constant and pulsed electrodeposition
KR101208065B1 (ko) 열전 반도체의 제조방법
EP2072644A1 (en) Device and method for the electrochemical deposition of chemical compounds and alloys with controlled composition and or stoichiometry
Burton et al. Full thermoelectric characterization of stoichiometric electrodeposited thin film tin selenide (SnSe)
US20130230933A1 (en) Methods for fabricating thin film solar cells
KR101781985B1 (ko) 전기화학공정을 이용한 유기-무기 복합 반도체 소자 및 이의 제조방법
Lal et al. Fabrication of micro-thermoelectric devices for power generation and the thermal management of photonic devices
KR102098560B1 (ko) 열전 소자용 전극 및 이를 포함하는 열전 소자
KR101386682B1 (ko) 열전 반도체 모듈 및 이의 제조방법
Kang et al. Electrodeposition of Bi2Te3-based p and n-type ternary thermoelectric compounds in chloride baths
US3279955A (en) Method of forming electroplated thermoelectric junction and resultant article
Vidu et al. Electrodeposition of Ni and Te‐doped Cobalt Triantimonide in Citrate Solutions
Li et al. Fan‐Shaped Flexible Radioisotope Thermoelectric Generators Based on BixTey and BixSb2‐xTey Fabricated Through Electrochemical Deposition
Liu et al. Micro thermoelectric devices: From principles to innovative applications
Mannam et al. High seebeck coefficient bisbte nanowires
KR102640063B1 (ko) 철-니켈 합금 확산방지층용 전착 조성물 및 이를 이용한 열전소자의 제조방법
Ghafouri Bismuth Telluride and Antimony Telluride Based Co-evaporated Thermoelectric Thin Films: Technology, Characterization, and Optimization
KR101767908B1 (ko) 열전 반도체 소자 및 이를 포함한 열전 반도체 모듈
KR101402229B1 (ko) 열전 반도체의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant