KR102098288B1 - Method for measuring doping concentration of semiconductor material , and recording medium for computer program using the same - Google Patents

Method for measuring doping concentration of semiconductor material , and recording medium for computer program using the same Download PDF

Info

Publication number
KR102098288B1
KR102098288B1 KR1020180103697A KR20180103697A KR102098288B1 KR 102098288 B1 KR102098288 B1 KR 102098288B1 KR 1020180103697 A KR1020180103697 A KR 1020180103697A KR 20180103697 A KR20180103697 A KR 20180103697A KR 102098288 B1 KR102098288 B1 KR 102098288B1
Authority
KR
South Korea
Prior art keywords
doping concentration
semiconductor material
measuring
peaks
distance
Prior art date
Application number
KR1020180103697A
Other languages
Korean (ko)
Other versions
KR20200025797A (en
Inventor
전대영
이승기
김남동
이동수
김태욱
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020180103697A priority Critical patent/KR102098288B1/en
Publication of KR20200025797A publication Critical patent/KR20200025797A/en
Application granted granted Critical
Publication of KR102098288B1 publication Critical patent/KR102098288B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

반도체 재료의 도핑농도측정 방법에 있어서, 반도체 재료를 활성층으로 하여 제조된 트랜지스터 구조물에서 게이트전극에 인가되는 게이트 전압에 따른 드레인전류를 측정하고, 측정된 상기 드레인전류를 게이트 전압으로 2번 미분하여 2개의 피크를 구하여, 2개의 피크 사이의 거리를 이용하여 상기 반도체 재료의 도핑농도를 도출하는 단계를 포함하는 방법을 개시한다.In the method of measuring the doping concentration of a semiconductor material, in a transistor structure manufactured using a semiconductor material as an active layer, a drain current according to a gate voltage applied to a gate electrode is measured, and the measured drain current is differentiated by a gate voltage twice to 2 Disclosed is a method comprising obtaining peaks and deriving a doping concentration of the semiconductor material using a distance between two peaks.

Description

반도체 재료의 도핑농도 측정방법 및 이를 이용한 컴퓨터 프로그램을 기록한 기록매체{METHOD FOR MEASURING DOPING CONCENTRATION OF SEMICONDUCTOR MATERIAL , AND RECORDING MEDIUM　FOR COMPUTER PROGRAM　USING THE SAME}METHOD FOR MEASURING DOPING CONCENTRATION OF SEMICONDUCTOR MATERIAL, AND RECORDING MEDIUM FOR COMPUTER PROGRAM USING THE SAME}

본 발명은 반도체 재료의 도핑농도 측정방법에 관한 것으로, 보다 구체적으로는, 반도체 재료를 활성층으로 하는 트랜지스터에서 게이트 전압에 따른 드레인전류를 측정한 다음 이를 이용하여 반도체 재료의 도핑 농도를 계산하는 방법에 관한 것이다. The present invention relates to a method for measuring the doping concentration of a semiconductor material, and more specifically, to a method of calculating a doping concentration of a semiconductor material using a semiconductor device as an active layer, measuring a drain current according to a gate voltage, and using the same. It is about.

이온 임플란트 등의 공정방법을 이용하여 반도체의 도핑농도를 조절하는 기술은 보편화 되어있고, 다양한 응용소자 개발에 매우 필요한 기술이다. The technique of controlling the doping concentration of a semiconductor using a process method such as an ion implant is common, and it is a very necessary technique for developing various application devices.

공정 조건에서의 타겟 도핑농도는 공정 후 반도체 내의 실제 도핑농도와 다른 경우가 일반적인데 이는 활성화되는 도펀트의 양이 다르기 때문이다. 따라서 반도체 소자 동작의 이해와 최적화된 공정조건의 확보를 위해서 반도체 내의 실제 도핑농도를 확인 할 수 있는 방법이 매우 필요하다. 도핑농도를 측정하는 방법으로는 CV(Capacitance-Voltage) 측정, Hall 효과 측정 그리고 AFM 기술을 통해 도핑 농도를 추출하는 방법 등이 알려져 있다. 종래 문헌의 예를 들어 보면, 한국특허공개 제2002-19780호는 반도체 기판에 적외선을 조사하여 반도체 기판이 흡수하는 적외선 광량의 차이와 광파수의 영역으로부터 도핑농도를 측정할 수 있는 기술을 개시하고 있다. D.Y.Jeon 등은 "Revisited parameter extraction methodology for electrical characterization of junctionless transistors" (Solid-State Electronics 90, pp 86-93)에서 Capacitance-Voltage 측정값의 적분과 평탄전압 등의 전기 파라미터를 이용하여 도핑농도를 추출하는 방법을 개시하고 있다.The target doping concentration in the process conditions is usually different from the actual doping concentration in the semiconductor after processing because the amount of the dopant to be activated is different. Therefore, in order to understand semiconductor device operation and secure optimized process conditions, a method capable of confirming the actual doping concentration in the semiconductor is very necessary. As a method of measuring the doping concentration, there are known methods such as CV (Capacitance-Voltage) measurement, Hall effect measurement, and extraction of the doping concentration through AFM technology. As an example of the conventional literature, Korean Patent Publication No. 2002-19780 discloses a technique capable of measuring a doping concentration from a difference in the amount of infrared light absorbed by a semiconductor substrate by irradiating infrared rays on the semiconductor substrate and a region of light waves. have. DYJeon et al. Extracted the doping concentration using electrical parameters such as integration and flat voltage of the capacitance-voltage measurements from "Revisited parameter extraction methodology for electrical characterization of junctionless transistors" (Solid-State Electronics 90, pp 86-93). The method is disclosed.

그러나 Hall 효과 측정을 위해서는 Hall 바 패턴(bar pattern)이 필요하고 자기장을 인가할 수 있는 장치도 필요하며, CV를 이용한 일반적인 방법에서도 샘플의 임피던스 측정 후 다소 복잡한 수식을 이용하여 데이터 처리 과정 등이 여러가지 문제점이 있어서 여전히 저비용으로 정확하고 신속하게 반도체 재료의 도핑농도 측정할 수 있는 방법에 대한 요구가 높다.However, for Hall effect measurement, a Hall bar pattern is required, and a device capable of applying a magnetic field is also required. Even in the general method using CV, after measuring the impedance of a sample, data processing is performed using a somewhat complicated formula. Due to the problems, there is still a high demand for a method capable of accurately and quickly measuring the doping concentration of semiconductor materials at low cost.

한국특허공개 제2002-19780호Korean Patent Publication No. 2002-19780

D.Y.Jeon et.al, "Revisited parameter extraction methodology for electrical characterization of junctionless transistors" (Solid-State Electronics 90, pp 86-93)D.Y.Jeon et.al, "Revisited parameter extraction methodology for electrical characterization of junctionless transistors" (Solid-State Electronics 90, pp 86-93)

본 발명의 목적은 간단한 전기적 측정 결과를 통해서 반도체 재료의 실제 도핑된 농도를 빠르게 추출할 수 있는 방법을 제공하는 것이다.An object of the present invention is to provide a method for quickly extracting the actual doped concentration of a semiconductor material through simple electrical measurement results.

상술한 문제점을 해결하기 위한 기술적 수단으로서, 본 발명의 일측면은 반도체 재료의 도핑농도측정 방법에 있어서, 반도체 재료를 활성층으로 하여 소오스전극, 드레인전극 및 게이트전극을 포함하는 트랜지스터 구조물에서 상기 게이트전극에 인가되는 게이트 전압에 따른 드레인전류를 측정한 데이터를 전달받는 단계; 측정된 상기 드레인전류를 게이트 전압으로 2번 미분하여 2개의 피크를 구하는 단계; 및 상기 2개의 피크 사이의 거리를 이용하여 상기 반도체 재료의 도핑농도를 도출하는 단계를 포함하는 반도체 재료의 도핑농도측정 방법을 제공한다.As a technical means for solving the above-described problem, in one aspect of the present invention, in the method for measuring the doping concentration of a semiconductor material, the gate electrode in a transistor structure including a source electrode, a drain electrode and a gate electrode using the semiconductor material as an active layer Receiving data measuring the drain current according to the gate voltage applied to the data; Dividing the measured drain current by a gate voltage twice to obtain two peaks; And deriving a doping concentration of the semiconductor material using the distance between the two peaks.

바람직하게는, 상기 반도체 재료는 1017/cm3 이상의 불순물 농도를 가진다. Preferably, the semiconductor material has an impurity concentration of 10 17 / cm 3 or more.

바람직하게는, 상기 2개의 피크 사이의 거리가 증가함에 따라서, 상기 반도체 재료의 도핑농도가 증가한다.Preferably, as the distance between the two peaks increases, the doping concentration of the semiconductor material increases.

바람직하게는, 상기 도핑농도는 아래 식을 통해서 도출한다. Preferably, the doping concentration is derived through the following equation.

Figure 112018086809802-pat00001
Figure 112018086809802-pat00001

(여기서, (Vfb -Vth)는 2개의 피크 사이의 거리, q, tsi, εsi, 및 Cox 는 각각 전기적 전하, 실리콘바디의 두께, 실리콘 permittivity, 단위 면적당 옥사이드 캐패시턴스를 의미함.)(Where, (V fb -V th ) is the distance between two peaks, q, t si , ε si, and C ox mean electric charge, thickness of the silicon body, silicon permittivity, and oxide capacitance per unit area, respectively. )

본 발명의 다른 측면은 상술한 반도체 재료의 도핑농도측정 방법을 수행하는 컴퓨터프로그램을 기록한 기록매체를 제공하는 것이다.Another aspect of the present invention is to provide a recording medium recording a computer program that performs the above-described method for measuring the doping concentration of semiconductor materials.

본 발명에 의하면, 트랜지스터, 다이오드 등의 다양한 반도체 소자의 실제 도핑농도 측정 및 분석에 활용할 수 있다. According to the present invention, it can be used to measure and analyze the actual doping concentration of various semiconductor devices such as transistors and diodes.

또한, 반도체 공정 상에서 최적화된 공정조건의 확보를 위하여 간편하고 저렵한 방법으로 반도체 재료의 도핑농도를 측정할 수 있는 효과가 있다. In addition, there is an effect that can measure the doping concentration of the semiconductor material in a simple and inexpensive way to ensure the optimized process conditions in the semiconductor process.

도 1은 본 발명의 실시예에 따른 반도체 재료의 도핑농도측정을 위한 트랜지스터 구조물의 간단 단면도이다.
도 2는 본 발명의 실시예에 따른 반도체 재료의 도핑농도 측정방법의 플로우를 도시한 도면이다.
도 3은 본 발명의 실시예에 따라서, 드레인 전류를 게이트 전압으로 2번 미분한 일예를 도시한 도면이다.
도 4 및 도 5는 도 3의 반도체재료의 도핑농도와 2개의 피크(Vfb, Vth) 사이의 거리 차 사이의 관계를 도시한 그래프이다. 1 is a simple cross-sectional view of a transistor structure for measuring the doping concentration of a semiconductor material according to an embodiment of the present invention.
2 is a view showing a flow of a method for measuring the doping concentration of a semiconductor material according to an embodiment of the present invention.
3 is a view showing an example of differentiating the drain current to the gate voltage twice, according to an embodiment of the present invention.
4 and 5 are graphs showing the relationship between the doping concentration of the semiconductor material of FIG. 3 and the distance difference between the two peaks V fb and V th .

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments of the present invention exemplified below may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art.

도 1은 본 발명의 실시예에 따른 반도체 재료의 도핑농도측정을 위한 트랜지스터 구조물의 간단 단면도이다. 1 is a simple cross-sectional view of a transistor structure for measuring the doping concentration of a semiconductor material according to an embodiment of the present invention.

트랜지스터 구조물(1)은 반도체 재료(15)를 활성층으로 하여 소오스전극(11), 드레인전극(12) 및 게이트전극(13)을 포함하는 구조를 가진다. 도 1의 도시에서는 트랜지스터 구조물이 절연층(10) 상부에 형성되어 있는 SOI 구조인 경우를 예로 들어 도시하고 있지만 이는 예시이고 실리콘, 화합물 반도체 기판 상부에 형성되는 경우도 가능함은 자명하다. 또한 반도체 재료(15)와 게이트 전극(13) 사이에는 게이트절연층(14)이 형성되어 있다. 게이트절연층(14)의 종류도 실리콘 옥사이드, 실리콘 질화물 등을 포함하여 특별히 한정되지 않고 다양하게 가능하다. 또한, 트랜지스터 구조물(1)은 상술한 전극들 이외의 추가적인 전극들을 포함하는 경우도 가능함을 밝혀둔다.The transistor structure 1 has a structure including a source electrode 11, a drain electrode 12 and a gate electrode 13 using the semiconductor material 15 as an active layer. In the example of FIG. 1, the transistor structure is an SOI structure formed on the insulating layer 10 as an example, but this is an example, and it is obvious that it may be formed on a silicon or compound semiconductor substrate. In addition, a gate insulating layer 14 is formed between the semiconductor material 15 and the gate electrode 13. The type of the gate insulating layer 14 is also not particularly limited, including silicon oxide, silicon nitride, and the like, and various types are possible. Further, it is revealed that the transistor structure 1 may also include additional electrodes other than the above-described electrodes.

이하, 반도체 재료의 도핑농도 측정방법을 설명한다. 도 2는 본 발명의 실시예에 따른 반도체 재료의 도핑농도 측정방법의 플로우를 도시한 도면이다.Hereinafter, a method for measuring the doping concentration of the semiconductor material will be described. 2 is a view showing a flow of a method for measuring the doping concentration of a semiconductor material according to an embodiment of the present invention.

도 2를 참조하면, 반도체 재료를 활성층으로 하여 소오스전극, 드레인전극 및 게이트전극을 포함하는 트랜지스터 구조물을 준비한다(S110). 다음으로, 게이트전극(13)에 인가되는 게이트 전압에 따른 드레인전류를 측정한다(S120). 그리고, 측정된 드레인전류를 게이트 전압으로 2번 미분하여 2개의 피크를 구한다(S130). 2개의 피크 사이의 거리를 이용하여 상기 반도체 재료의 도핑농도를 도출한다(S140).Referring to FIG. 2, a transistor structure including a source electrode, a drain electrode, and a gate electrode using a semiconductor material as an active layer is prepared (S110). Next, the drain current according to the gate voltage applied to the gate electrode 13 is measured (S120). Then, the measured drain current is differentiated twice with a gate voltage to obtain two peaks (S130). The doping concentration of the semiconductor material is derived using the distance between the two peaks (S140).

한편, 본 발명의 실시예에 따른 반도체 재료(15)는 도핑농도가 1017/cm3 이상인 경우 그 도핑농도를 측정하는 것이 효과적일 수 있다. 그 이유는 도핑농도가 1017/cm3 이하의 불순물 농도에서는 일반적으로 드레인 전류를 게이트 전압으로 2번 미분한 값이 오직 하나의 피크만을 보이기 때문이다. 따라서, 본 발명의 실시형태에 따르면 드레인 전류를 게이트 전압으로 2번 미분한 경우 피크가 2개 나오는 도핑농도이면 본 발명의 기본적 사상이 적용가능하다.Meanwhile, when the doping concentration of the semiconductor material 15 according to an embodiment of the present invention is 10 17 / cm 3 or more, it may be effective to measure the doping concentration. The reason is that at a dopant concentration of 10 17 / cm 3 or less, the value of derivative of drain current to gate voltage twice generally shows only one peak. Therefore, according to the embodiment of the present invention, when the drain current is differentiated twice by the gate voltage, the basic idea of the present invention is applicable if the doping concentration is two peaks.

도 3은 본 발명의 실시예에 따라서, 드레인 전류를 게이트 전압으로 2번 미분한 일예를 도시한 도면이다. 3 is a view showing an example of differentiating the drain current to the gate voltage twice, according to an embodiment of the present invention.

도 3을 참조하면, 드레인 전류를 게이트전압으로 2번 미분한 경우 2개의 피크(Vfb, Vth)가 나오게 되는데, (a)의 경우는 2.5X1017/cm3, (b)의 경우는 5X1017/cm3, (c)의 경우는 1X1018/cm3 각 경우에서 2개의 피크(Vfb, Vth) 사이의 거리가 변화되는 것을 확인할 수 있다.Referring to FIG. 3, when the drain current is differentiated twice by the gate voltage, two peaks V fb and V th appear, and in the case of (a), 2.5X10 17 / cm 3 and in the case of (b) In the case of 5X10 17 / cm 3 , (c), it can be seen that the distance between the two peaks (V fb , V th ) is changed in each case of 1X10 18 / cm 3 .

도 4 및 도 5는 도 3의 반도체재료의 도핑농도와 2개의 피크(Vfb, Vth) 사이의 거리 차 사이의 관계를 도시한 그래프이다. 도 4를 참조하면, 반도체 도핑농도가 증가함에 따라서, 2개의 피트 사이의 거리(Vdiff)가 증가됨을 확인할 수 있다.4 and 5 are graphs showing the relationship between the doping concentration of the semiconductor material of FIG. 3 and the distance difference between the two peaks V fb and V th . Referring to FIG. 4, it can be seen that as the semiconductor doping concentration increased, the distance between two feet (V diff ) increased.

다음으로, 2개의 피트 사이의 거리(Vdiff)와 반도체 도핑농도 사이의 구체적인 관계를 구한다. Next, a specific relationship between the distance between two feet (V diff ) and the semiconductor doping concentration is obtained.

Depletion approximation을 이용한 Vg 변화에 따른 단결정 실리콘 내의 “자유전하농도” 계산식은 아래 식 1과 같다. The formula of “free charge concentration” in single crystal silicon according to Vg change using depletion approximation is shown in Equation 1 below.

Figure 112018086809802-pat00002
(1)
Figure 112018086809802-pat00002
(One)

여기서, q, tsi, εsi, 및 Cox 는 각각 전기적 전하, 실리콘바디의 두께, 실리콘 permittivity, 단위 면적당 옥사이드 캐패시턴스를 나타낸다. Here, q, t si , ε si, and C ox represent electrical charge, thickness of the silicon body, silicon permittivity, and oxide capacitance per unit area, respectively.

식 1에서 Vg = Vth 일 때, Qn(Vth)=0이라고 정의하면 아래와 같은 식 2를 얻을 수 있다. 식 2를 참조하면, (Vfb -Vth)는 도핑농도 Nd에 선형적으로 비례함을 명확하게 확인할 수 있다. When V g = V th in Equation 1, defining Q n (V th ) = 0, we can obtain Equation 2 below Referring to Equation 2, it can be clearly seen that (V fb -V th ) is linearly proportional to the doping concentration N d .

Figure 112018086809802-pat00003
(2)
Figure 112018086809802-pat00003
(2)

식(2)를 통하면, Vfb -Vth를 손쉽게 구할 수 있다. 그 결과는 아래 식(3)에 나타내었다. 식(3)은 Vfb -Vth과 도핑농도Nd 사이의 구체적인 관계식에 해당한다. Through equation (2), V fb -V th can be obtained easily. The results are shown in equation (3) below. Equation (3) corresponds to a specific relationship between V fb -V th and doping concentration Nd.

Figure 112018086809802-pat00004
(3)
Figure 112018086809802-pat00004
(3)

본 발명에 의하면, 트랜지스터, 다이오드 등의 다양한 반도체 소자 동작의 이해와 최적화된 공정조건의 확보를 위한 실제 도핑농도 측정 및 분석에 활용할 수 있게 되는 효과가 있다. According to the present invention, there is an effect that can be utilized in the actual doping concentration measurement and analysis for understanding the operation of various semiconductor devices such as transistors and diodes and securing optimized process conditions.

또한, 고동노 도핑된 실리콘을 채널로 하는 차세대 junctionless 트랜지스터 개발 및 성능최적화에 중요한 정보로 활용할 수 있는 효과가 있다. 또한, 본 발명의 실시 형태에서는 트랜지스터 소자에 적용된 사례만 개시하고 있지만, 본 발명의 사상이 적용가능한 다른 구조, PN 접합구조 등에도 적용가능함을 밝혀둔다.In addition, there is an effect that can be utilized as important information for the development and performance optimization of next-generation junctionless transistors using doped silicon as a channel. In addition, in the embodiment of the present invention, only examples applied to transistor devices are disclosed, but it is revealed that the spirit of the present invention is applicable to other structures, PN junction structures, and the like.

전술한 본 발명에 따른 반도체재료의 도핑농도를 측정한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although the preferred embodiment in which the doping concentration of the semiconductor material according to the present invention is measured has been described, the present invention is not limited to this, and is modified in various ways within the scope of the claims and detailed description of the invention and the accompanying drawings. It is possible to practice and this also belongs to the invention.

Claims (5)

반도체 재료의 도핑농도측정 방법에 있어서,
반도체 재료를 활성층으로 하여 소오스전극, 드레인전극 및 게이트전극을 포함하는 트랜지스터 구조물에서 상기 게이트전극에 인가되는 게이트 전압에 따른 드레인전류를 측정한 데이터를 전달받는 단계;
측정된 상기 드레인전류를 게이트 전압으로 2번 미분하여 2개의 피크를 구하는 단계; 및
상기 2개의 피크 사이의 거리를 이용하여 상기 반도체 재료의 도핑농도를 도출하는 단계를 포함하는 반도체 재료의 도핑농도측정 방법.
In the method of measuring the doping concentration of a semiconductor material,
Receiving data measuring a drain current according to a gate voltage applied to the gate electrode in a transistor structure including a source electrode, a drain electrode and a gate electrode using a semiconductor material as an active layer;
Dividing the measured drain current by a gate voltage twice to obtain two peaks; And
And deriving a doping concentration of the semiconductor material using the distance between the two peaks.
제1 항에 있어서,
상기 반도체 재료는 1017/cm3 이상의 불순물 농도를 가지는 반도체 재료의 도핑농도측정 방법.
According to claim 1,
The semiconductor material is a doping concentration measurement method of a semiconductor material having an impurity concentration of 10 17 / cm 3 or more.
제1 항에 있어서,
상기 2개의 피크 사이의 거리가 증가함에 따라서, 상기 반도체 재료의 도핑농도가 증가하는 것을 특징으로 하는 반도체 재료의 도핑농도측정 방법.
According to claim 1,
The doping concentration measurement method of a semiconductor material, characterized in that as the distance between the two peaks increases, the doping concentration of the semiconductor material increases.
제1 항에 있어서,
상기 도핑농도(Nd)는 식(1)을 통해서 도출하는 것을 특징으로 하는 반도체 재료의 도핑농도측정 방법.
Figure 112019132005702-pat00005
(1)
(여기서, (Vfb -Vth)는 2개의 피크 사이의 거리, q, tsi, εsi, 및 Cox 는 각각 단위 면적당 전기적 전하, 실리콘바디의 두께, 실리콘 permittivity, 옥사이드 캐패시턴스, Nd는 도핑농도를 의미함.)
According to claim 1,
The doping concentration (Nd) is a method for measuring the doping concentration of a semiconductor material, characterized in that derived through the equation (1).
Figure 112019132005702-pat00005
(One)
(Where (V fb -V th ) is the distance between the two peaks, q, t si , ε si, and C ox are electrical charges per unit area, thickness of the silicon body, silicon permittivity, oxide capacitance, and Nd are doped, respectively Concentration.)
제1 항 내지 제4 항 중 어느 한 항에 따른 반도체 재료의 도핑농도측정 방법을 수행하는 컴퓨터프로그램을 기록한 기록매체.A recording medium recording a computer program for performing a method for measuring the doping concentration of a semiconductor material according to any one of claims 1 to 4.
KR1020180103697A 2018-08-31 2018-08-31 Method for measuring doping concentration of semiconductor material , and recording medium for computer program using the same KR102098288B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180103697A KR102098288B1 (en) 2018-08-31 2018-08-31 Method for measuring doping concentration of semiconductor material , and recording medium for computer program using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180103697A KR102098288B1 (en) 2018-08-31 2018-08-31 Method for measuring doping concentration of semiconductor material , and recording medium for computer program using the same

Publications (2)

Publication Number Publication Date
KR20200025797A KR20200025797A (en) 2020-03-10
KR102098288B1 true KR102098288B1 (en) 2020-04-07

Family

ID=69801144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180103697A KR102098288B1 (en) 2018-08-31 2018-08-31 Method for measuring doping concentration of semiconductor material , and recording medium for computer program using the same

Country Status (1)

Country Link
KR (1) KR102098288B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230112842A (en) 2022-01-21 2023-07-28 한국표준과학연구원 Apparatus having doping concentration or crystallinity measurement function, process system and process method having the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034544A (en) 2008-06-27 2010-02-12 Imec Method for determining doping profile of partially activated doped semiconductor region
JP2013538339A (en) 2010-07-21 2013-10-10 アイメック Method for determining active dopant profile

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271771B1 (en) * 1998-09-23 2000-11-15 윤종용 Analysis system of impurity doping concentration of thin film for semiconductor device and analysis method using the same
KR200219780Y1 (en) 2000-11-27 2001-04-02 김강철 Carton of biscuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034544A (en) 2008-06-27 2010-02-12 Imec Method for determining doping profile of partially activated doped semiconductor region
JP2013538339A (en) 2010-07-21 2013-10-10 アイメック Method for determining active dopant profile

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230112842A (en) 2022-01-21 2023-07-28 한국표준과학연구원 Apparatus having doping concentration or crystallinity measurement function, process system and process method having the same

Also Published As

Publication number Publication date
KR20200025797A (en) 2020-03-10

Similar Documents

Publication Publication Date Title
Nemirovsky et al. 1/f noise in CMOS transistors for analog applications
US9518953B2 (en) Ion sensitive detector
Ali et al. Small-Signal Response of Inversion Layers in High-Mobility $\hbox {In} _ {0.53}\hbox {Ga} _ {0.47}\hbox {As} $ MOSFETs Made With Thin High-$\kappa $ Dielectrics
US8878258B2 (en) Detector of biological or chemical material and corresponding array of detectors
Mavredakis et al. Understanding the bias dependence of low frequency noise in single layer graphene FETs
JP2018142563A (en) Semiconductor substrate, electronic device, inspection method for semiconductor substrate, and manufacturing method of electronic device
Zadorozhnyi et al. Effect of gamma irradiation on dynamics of charge exchange processes between single trap and nanowire channel
Kutovyi et al. Liquid-gated two-layer silicon nanowire FETs: Evidence of controlling single-trap dynamic processes
US6514778B2 (en) Method for measuring effective gate channel length during C-V method
Villa et al. Application of 1/f noise measurements to the characterization of near-interface oxide traps in ULSI n-MOSFETs
KR102098288B1 (en) Method for measuring doping concentration of semiconductor material , and recording medium for computer program using the same
CN106684012B (en) SiO2Middle charge and SiO2Separation test method for interface state of silicon/silicon (Si)
Wilson et al. Recent Advancement in Charge-and Photo-Assisted Non-Contact Electrical Characterization of SiC, GaN, and AlGaN/GaN HEMT
Kubovic et al. Electronic surface barrier characteristics of H-terminated and surface conductive diamond
CN103940884A (en) Ion sensitive field effect transistor and preparation method thereof
KR100853791B1 (en) Method for Measuring Thickness of Semiconductor Device
Naumova et al. Optimization of the response of nanowire biosensors
Habersat et al. Detection of mobile ions in the presence of charge trapping in SiC MOS devices
CN103915360A (en) Method for detecting transistor overlap capacitance and method for eliminating transistor overlap capacitance
Atamuratova et al. Anomalous Behavior of Lateral C–V Characteristic of an MNOS Transistor with an Embedded Local Charge in the Nitride Layer
Chen et al. Gate coupling and carrier distribution in silicon nanowire/nanoribbon transistors operated in electrolyte
Ruch et al. Charge Pumping of Low-Voltage Silicon Trench Powers MOSFETs
Park et al. A study on the performance of metal-oxide-semiconductor-field-effect-transistors with asymmetric junction doping structure
Honda et al. Visualization of Electrons Localized in Metal–Oxide–Nitride–Oxide–Semiconductor Flash Memory Thin Gate Films by Detecting High-Order Nonlinear Permittivity Using Scanning Nonlinear Dielectric Microscopy
Soma A dual gate junctionless FinFET for biosensing applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant