KR102095867B1 - Low-power, low-noise amplifier comprising negative feedback loop - Google Patents

Low-power, low-noise amplifier comprising negative feedback loop Download PDF

Info

Publication number
KR102095867B1
KR102095867B1 KR1020180068213A KR20180068213A KR102095867B1 KR 102095867 B1 KR102095867 B1 KR 102095867B1 KR 1020180068213 A KR1020180068213 A KR 1020180068213A KR 20180068213 A KR20180068213 A KR 20180068213A KR 102095867 B1 KR102095867 B1 KR 102095867B1
Authority
KR
South Korea
Prior art keywords
load
transistor
gate
amplifier
source
Prior art date
Application number
KR1020180068213A
Other languages
Korean (ko)
Other versions
KR20190141439A (en
Inventor
권구덕
Original Assignee
강원대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강원대학교산학협력단 filed Critical 강원대학교산학협력단
Priority to KR1020180068213A priority Critical patent/KR102095867B1/en
Publication of KR20190141439A publication Critical patent/KR20190141439A/en
Application granted granted Critical
Publication of KR102095867B1 publication Critical patent/KR102095867B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

음성 피드백 루프를 포함하는 저전력, 저잡음 증폭기가 개시된다. 일 실시예에 따른 저잡음 증폭기는, 게이트 공통형 증폭기(common gate amplifier)와, 게이트가 상기 게이트 공통형 증폭기의 소스와 연결된 소스 공통형 증폭기(common source amplifier)와, 상기 게이트 공통형 증폭기의 출력단과 상기 소스 공통형 증폭기의 출력단에 연결된 차동 전류 평형기(Differential Current Balancer)와, 상기 차동 전류 평형기에 연결된 대칭형 부하(symmetric load)와, 일단이 상기 소스 공통형 증폭기의 출력단에 연결되고, 타단이 상기 대칭형 부하에 연결되고, 능동 소자 및 상기 대칭형 부하에 상응하는 부하를 포함하는 전류 출혈 회로(current bleeding circuit)를 포함하고, 상기 능동 소자의 출력단과 상기 게이트 공통형 증폭기의 게이트가 연결된다. A low power, low noise amplifier including a voice feedback loop is disclosed. The low noise amplifier according to an embodiment includes a gate common amplifier, a source common amplifier having a gate connected to a source of the gate common amplifier, and an output terminal of the gate common amplifier. A differential current balancer connected to the output terminal of the source common amplifier, a symmetrical load connected to the differential current balancer, and one end connected to the output terminal of the source common amplifier, the other end being the It is connected to a symmetrical load, and includes a current bleeding circuit including an active element and a load corresponding to the symmetrical load, and the output terminal of the active element is connected to the gate of the gate common amplifier.

Description

음성 피드백 루프를 포함하는 저전력, 저잡음 증폭기{LOW-POWER, LOW-NOISE AMPLIFIER COMPRISING NEGATIVE FEEDBACK LOOP}LOW-POWER, LOW-NOISE AMPLIFIER COMPRISING NEGATIVE FEEDBACK LOOP WITH VOICE FEEDBACK LOOP

아래 실시예들은 음성 피드백 루프를 포함하는 저잡음 증폭기에 관한 것이다.The embodiments below relate to a low noise amplifier comprising a voice feedback loop.

최근 이동 통신 시스템의 발전에 따라 휴대 전화, 휴대형 정보 단말기 등의 통신 장치가 급속히 보급되고, 통신에 사용되는 주파수도 800MHz~1GHz, 1.5GHz~2GHz 대로 다방면에 걸쳐있어, 서로 다른 주파수 대역의 신호를 송수신하기 위한 시스템이 제공되고 있다.2. Description of the Related Art With the recent development of mobile communication systems, communication devices such as mobile phones and portable information terminals are rapidly spreading, and frequencies used for communication are also spread over 800 MHz to 1 GHz and 1.5 GHz to 2 GHz, and signals of different frequency bands are transmitted. A system for transmitting and receiving is provided.

통신 장치에 포함된 수신기는 디지털 텔레비전, 디지털 직접 브로드캐스트 시스템, 개인 휴대 정보단말기(PDA), 랩톱 컴퓨터, 데스크톱 컴퓨터, 디지털 멀티미디어 플레이어, 휴대형 게임기, 비디오 게임 콘솔, 디지털 카메라, 디지털 레코딩 디바이스, 셀룰러 또는 위성 무선 전화기, RF ID, 스마트폰 등을 포함하는 다양한 디바이스들 내에 제공될 수 있다.The receiver included in the communication device may be a digital television, digital direct broadcast system, personal digital assistant (PDA), laptop computer, desktop computer, digital multimedia player, portable game machine, video game console, digital camera, digital recording device, cellular or It can be provided in a variety of devices, including satellite cordless phones, RF IDs, smartphones, and the like.

수신기에 포함된 기존 저잡음 증폭기(Low Noise Amplifier(LNA))로는 게이트 공통형 저잡음 증폭기(common-gate LNA), 저항 회귀형 저잡음 증폭기(Resistive Feedback LNA), 인덕티브 퇴화를 갖는 소스 공통형 저잡음 증폭기(inductively degeneration common-source LNA), 게이트 공통형-소스 공통형 발룬 저잡음 증폭기(common-gate(CG)-common-source(CS) balun-LNA) 등이 있다.The existing low noise amplifier (LNA) included in the receiver includes a gate common-gate LNA, a resistive regression low noise amplifier (Resistive Feedback LNA), and a source common low noise amplifier with inductive degeneration ( inductively degeneration common-source LNA, gate common-source common balun low-noise amplifier (common-gate (CG) -common-source (CS) balun-LNA).

이 중 게이트 공통형-소스 공통형 발룬 저잡음 증폭기(common-gate(CG)-common-source(CS) balun-LNA)는 이득(gain)과 위상(phase)의 미스매치(mismatch)가 존재하고, 노이즈가 존재하여 잡음 특성이 우수하지 못해 문제가 된다.Among them, the gate common-source common balun low-noise amplifier (common-gate (CG) -common-source (CS) balun-LNA) has a mismatch of gain and phase, This is a problem because noise is not present and noise characteristics are not excellent.

실시예들은 음성 피드백 루프를 포함시킴으로써 유효 트랜스컨덕턴스를 증가시켜 저전력, 저잡음 특성을 가지는 저잡음 증폭기를 제공할 수 있다.Embodiments can increase the effective transconductance by including a voice feedback loop to provide a low noise amplifier with low power and low noise characteristics.

일 실시예에 따른 저잡음 증폭기는, 게이트 공통형 증폭기(common gate amplifier)와, 게이트가 상기 게이트 공통형 증폭기의 소스와 연결된 소스 공통형 증폭기(common source amplifier)와, 상기 게이트 공통형 증폭기의 출력단과 상기 소스 공통형 증폭기의 출력단에 연결된 차동 전류 평형기(Differential Current Balancer)와, 상기 차동 전류 평형기에 연결된 대칭형 부하(symmetric load)와, 일단이 상기 소스 공통형 증폭기의 출력단에 연결되고, 타단이 상기 대칭형 부하에 연결되고, 능동 소자 및 상기 대칭형 부하에 상응하는 부하를 포함하는 전류 출혈 회로(current bleeding circuit)를 포함하고, 상기 능동 소자의 출력단과 상기 게이트 공통형 증폭기의 게이트가 연결된다. The low noise amplifier according to an embodiment includes a gate common amplifier, a source common amplifier having a gate connected to a source of the gate common amplifier, and an output terminal of the gate common amplifier. A differential current balancer connected to the output terminal of the source common amplifier, a symmetrical load connected to the differential current balancer, and one end connected to the output terminal of the source common amplifier, the other end being the It is connected to a symmetrical load, and includes a current bleeding circuit including an active element and a load corresponding to the symmetrical load, and the output terminal of the active element is connected to the gate of the gate common amplifier.

상기 차동 전류 평형기는, 일단이 상기 게이트 공통형 증폭기의 출력단에 연결되고, 타단이 상기 대칭형 부하에 연결된 제1 트랜지스터 및 일단이 상기 소스 공통형 증폭기의 출력단에 연결되고 타단이 상기 대칭형 부하에 연결된 제2 트랜지스터를 포함할 수 있다.The differential current balancer includes: a first transistor having one end connected to the output terminal of the gate common amplifier, the other terminal connected to the symmetrical load, and one end connected to the output terminal of the source common amplifier and the other terminal connected to the symmetrical load. It may include two transistors.

상기 차동 전류 평형기는, 상기 제1 트랜지스터의 소스와 상기 제2 트랜지스터의 게이트가 연결되고, 상기 제2 트랜지스터의 소스와 상기 제1 트랜지스터의 게이트가 연결될 수 있다.In the differential current balancer, a source of the first transistor and a gate of the second transistor may be connected, and a source of the second transistor and a gate of the first transistor may be connected.

상기 차동 전류 평형기는, 상기 제1 트랜지스터의 소스와 상기 제2 트랜지스터의 게이트 사이 및 상기 제2 트랜지스터의 소스와 상기 제1 트랜지스터의 게이트 사이에 연결되는 캐패시터를 더 포함할 수 있다.The differential current balancer may further include a capacitor connected between the source of the first transistor and the gate of the second transistor and between the source of the second transistor and the gate of the first transistor.

상기 대칭형 부하에 상응하는 부하는 저항, 인덕터 및 캐패시터 중 적어도 하나로 구현될 수 있다.The load corresponding to the symmetrical load may be implemented as at least one of a resistor, an inductor, and a capacitor.

상기 능동 소자는 트랜지스터로 구현되고, 상기 소스 공통형 증폭기와 상기 대칭형 부하에 상응하는 부하 사이에 연결될 수 있다.The active element is implemented as a transistor, and may be connected between the source common amplifier and a load corresponding to the symmetrical load.

상기 대칭형 부하는, 상기 제1 트랜지스터와 연결된 제1 부하와, 상기 제2 트랜지스터와 연결된 제2 부하를 포함할 수 있다.The symmetrical load may include a first load connected to the first transistor and a second load connected to the second transistor.

상기 제1 부하의 임피던스와 상기 제2 부하의 임피던스는 동일할 수 있다.The impedance of the first load and the impedance of the second load may be the same.

상기 대칭형 부하에 상응하는 부하의 임피던스는 상기 제1 부하 및 상기 제2 부하의 임피던스의 1/(N-1)배일 수 있다.The impedance of the load corresponding to the symmetrical load may be 1 / (N-1) times the impedance of the first load and the second load.

상기 게이트 공통형 증폭기와 상기 소스 공통형 증폭기의 사이즈의 비는 1:N일 수 있다.The ratio of the size of the gate common amplifier and the source common amplifier may be 1: N.

상기 저잡음 증폭기는, 상기 능동 소자 및 상기 게이트 공통형 증폭기의 게이트 사이에 연결된 캐패시터를 더 포함할 수 있다.The low noise amplifier may further include a capacitor connected between the active element and the gate of the gate common amplifier.

도 1은 일 실시예에 따른 저잡음 증폭기의 개략적인 블록도를 나타낸다.
도 2는 도 1에 도시된 차동 전류 평형기의 개략적인 블록도를 나타낸다.
도 3은 도 1에 도시된 대칭형 부하의 개략적인 블록도를 나타낸다.
도 4는 도 1에 도시된 전류 출혈 회로의 개략적인 블록도를 나타낸다.
도 5a는 도 1에 도시된 저잡음 증폭기의 회로도의 일 예를 나타낸다.
도 5b는 도 5a의 회로도의 등가회로의 예를 나타낸다.1 shows a schematic block diagram of a low noise amplifier according to an embodiment.
FIG. 2 shows a schematic block diagram of the differential current balancer shown in FIG. 1.
3 shows a schematic block diagram of the symmetrical load shown in FIG. 1.
FIG. 4 shows a schematic block diagram of the current bleeding circuit shown in FIG. 1.
FIG. 5A shows an example of a circuit diagram of the low-noise amplifier shown in FIG. 1.
5B shows an example of an equivalent circuit of the circuit diagram of FIG. 5A.

이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, various changes may be made to the embodiments, and the scope of the patent application right is not limited or limited by these embodiments. It should be understood that all modifications, equivalents, or substitutes for the embodiments are included in the scope of rights.

실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the examples are for illustrative purposes only and should not be construed as limiting. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this specification, terms such as “include” or “have” are intended to indicate that a feature, number, step, operation, component, part, or combination thereof described on the specification exists, and that one or more other features are present. It should be understood that the existence or addition possibilities of fields or numbers, steps, operations, components, parts or combinations thereof are not excluded in advance.

제1 또는 제2등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해서 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 실시예의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.The terms first or second may be used to describe various components, but the components should not be limited by the terms. The terms are for the purpose of distinguishing one component from another component, for example, without departing from the scope of rights according to the concept of the embodiment, the first component may be referred to as the second component, and similarly The second component may also be referred to as the first component.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person skilled in the art to which the embodiment belongs. Terms such as those defined in a commonly used dictionary should be interpreted as having meanings consistent with meanings in the context of related technologies, and should not be interpreted as ideal or excessively formal meanings unless explicitly defined in the present application. Does not.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, in the description with reference to the accompanying drawings, the same reference numerals are assigned to the same components regardless of reference numerals, and redundant descriptions thereof will be omitted. In describing the embodiments, when it is determined that detailed descriptions of related known technologies may unnecessarily obscure the subject matter of the embodiments, detailed descriptions thereof will be omitted.

도 1은 일 실시예에 따른 저잡음 증폭기(Low Noise Amplifier, LNA)의 개략적인 블록도를 나타낸다.1 shows a schematic block diagram of a low noise amplifier (LNA) according to an embodiment.

도 1을 참조하면, 저잡음 증폭기(10)는 낮은 잡음 지수를 가지면서 입력 신호를 증폭할 수 있다. 저잡음 증폭기(10)는 전력소모를 획기적으로 줄이면서 입력 신호를 증폭할 수 있다.Referring to FIG. 1, the low-noise amplifier 10 may amplify an input signal while having a low noise figure. The low-noise amplifier 10 can amplify the input signal while dramatically reducing power consumption.

저잡음 증폭기(10)는 발룬 저잡음 증폭기(balun LNA)일 수 있다. 즉, 저잡음 증폭기(200)는 단일단 신호를 차동 신호로 변환하는 발룬(balun)의 역할과, RF 통신 시스템의 수신단에서 안테나를 통해 수신된 신호를 잡음의 증폭은 최소화하면서 신호를 증폭하는 LNA의 역할을 동시에 할 수 있다.The low noise amplifier 10 may be a balun low noise amplifier (balun LNA). That is, the low-noise amplifier 200 serves as a balun for converting a single-ended signal into a differential signal, and LNA that amplifies the signal while minimizing noise amplification of the signal received through the antenna at the receiving end of the RF communication system. You can play a role at the same time.

저잡음 증폭기(10)는 광대역 특성을 가지기 때문에 TV 튜너(tuner)와 같은 광대역 시스템에 적용될 수 있고, 소프트웨어 디파인드 라디오(software-defined radio)와 코그니티브 라디오(cognitive radio)에 적용될 수 있다.Since the low-noise amplifier 10 has a broadband characteristic, it can be applied to a broadband system such as a TV tuner, and may be applied to software-defined radio and cognitive radio.

또한, 저잡음 증폭기(10)는 저전력 저잡음 특성을 가지므로, WPAN(Wireless Personal Area Network), 저전력 WAN(Wide Area Network), IoT(NB-IoT(Narrowband Internet of Thins), eMTC(enhanced Machine Type Communication), LoRa(Long Range)) 및 의료 분야(Medical application)에 적용될 수 있다.In addition, since the low-noise amplifier 10 has low-power and low-noise characteristics, WPAN (Wireless Personal Area Network), low-power WAN (Wide Area Network), IoT (NB-IoT (Narrowband Internet of Thins), eMTC (enhanced Machine Type Communication) , LoRa (Long Range) and medical applications.

저잡음 증폭기(10)는 잡음 특성(또는 잡음 지수(noise figure(NF)))을 향상시킬 수 있다. 또한, 저잡음 증폭기(10)는 이득(gain)과 위상(phase)의 미스매치(mismatch)를 줄이고 평형(balance) 특성을 향상시킬 수 있다.The low-noise amplifier 10 can improve the noise characteristics (or noise figure (NF)). In addition, the low-noise amplifier 10 may reduce gain and phase mismatch and improve balance characteristics.

저잡음 증폭기(10)는 게이트 공통형(Common-Gate, CG) 증폭기(100), 소스 공통형(Common Source, CS) 증폭기(200), 차동 전류 평형기(Differential Current Balancer(DCB), 300), 대칭형 부하(symmetric load, 400) 및 전류 출혈(current-bleeding) 회로(500)를 포함한다.The low noise amplifier 10 includes a gate common type (CG) amplifier 100, a source common type (CS) amplifier 200, a differential current balancer (DCB), 300, It includes a symmetric load (400) and a current-bleeding circuit (500).

소스 공통형 증폭기(200)는 게이트가 게이트 공통형 증폭기(100)의 소스와 연결될 수 있다. 차동 전류 평형기(300)는 게이트 공통형 증폭기(100)의 출력단과 소스 공통형 증폭기의 출력단에 연결될 수 있다.The source common amplifier 200 may have a gate connected to a source of the gate common amplifier 100. The differential current balancer 300 may be connected to the output terminal of the gate common amplifier 100 and the output terminal of the source common amplifier.

대칭형 부하(400)는 차동 전류 평형기(300)에 연결될 수 있고, 전류 출혈 회로(500)는 일단이 소스 공통형 증폭기(200)의 출력단에 연결되고, 타단이 대칭형 부하(400)에 연결될 수 있다. 또한, 전류 출혈 회로(500)는 게이트 공통형 증폭기(100)와 연결될 수 있다.The symmetrical load 400 may be connected to the differential current balancer 300, the current bleeding circuit 500 may be connected to the output terminal of the source common amplifier 200 and the other terminal to the symmetrical load 400. have. In addition, the current bleeding circuit 500 may be connected to the gate common amplifier 100.

CG-CS 구조의 발룬 LNA에서 잡음 특성을 향상시키기 위해서 1:N CG-CS 발룬 LNA가 사용될 수 있다. 이 구조는 잡음 특성이 향상되지만, 비대칭 부하(asymmetric load)가 사용되기 때문에 Voutp와 Voutn 노드(node)에서 다른 주파수에 존재하는 폴(pole)이 발생할 수 있다. 따라서, 1:N CG-CS 발룬 LNA는 이득과 위상의 미스매치를 유발할 수 있다.In order to improve noise characteristics in the CG-CS structured balun LNA, a 1: N CG-CS balun LNA can be used. This structure improves noise characteristics, but because asymmetric loads are used, poles existing at different frequencies can occur at the V outp and V outn nodes. Therefore, 1: N CG-CS balun LNA can cause mismatch of gain and phase.

이득과 위상의 미스매치는 장치(MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)과 RC의 수동 소자)의 미스매치 및 PVT(Process, Voltage, Temperature) 변화(variation)가 발생할 때 더 커질 수 있다.Mismatch in gain and phase may be greater when mismatches in devices (Metal-Oxide-Semiconductor Field-Effect Transistors (MOSFETs) and passive components in RCs) and process, voltage, temperature (PVT) variations occur .

이를 보상 하기 위해 평형 부하(balanced load)를 사용하고 전류 출혈 트랜지스터를 추가한 증폭기 구조가 사용될 수 있다. 이 때, 전류 출혈 트랜지스터만 추가한 경우 이득과 위상의 미스매치는 줄일 수 있지만, 캐스코드 (cascode) 트랜지스터와 전류 출혈 트랜지스터의 잡음이 추가되어 잡음 특성이 나빠질 수 있다. 캐스코드 트랜지스터는 후술할 제2 트랜지스터일 수 있다.To compensate for this, an amplifier structure using a balanced load and adding a current bleeding transistor can be used. At this time, if only the current bleeding transistor is added, the mismatch of gain and phase can be reduced, but noise characteristics may be deteriorated due to the noise of the cascode transistor and the current bleeding transistor. The cascode transistor may be a second transistor, which will be described later.

이에, 전류 출혈 트랜지스터에 저항을 추가하면 캐스코드 트랜지스터의 소스에서 보이는 퇴화 효과(degeneration effect)가 증가될 수 있다. 전류 출혈 트랜지스터에 연결된 저항이 없는 경우, 퇴화 효과는 1/(N-1)gmC 이지만, 전류 출혈 트랜지스터에 저항을 연결할 경우, 퇴화 효과는 수학식 1과 같이 증가할 수 있다.Thus, adding resistance to the current bleeding transistor may increase the degeneration effect seen at the source of the cascode transistor. When there is no resistance connected to the current bleeding transistor, the degeneration effect is 1 / (N-1) g mC, but when the resistor is connected to the current bleeding transistor, the degeneration effect may increase as shown in Equation 1.

Figure 112018058216342-pat00001
Figure 112018058216342-pat00001

여기서, ro와 roC는 각각 게이트 공통형 증폭기(100) 및 캐스코드 트랜지스터의 출력 임피던스를 의미하고, gmC는 캐스코드 트랜지스터의 트랜스컨덕턴스를 의미할 수 있다. 퇴화 효과가 증가하면, 출력에 발생하는 캐스코드 트랜지스터의 열 잡음(thermal noise)가 감소될 수 있다.Here, r o and r oC may mean the output impedance of the gate common amplifier 100 and the cascode transistor, respectively, and g mC may mean the transconductance of the cascode transistor. When the degradation effect is increased, thermal noise of the cascode transistor generated at the output may be reduced.

CG-CS 잡음 무효화(cancelling) 발룬 LNA 구조에서 게이트 공통형 증폭기(100)의 잡음은 출력에서 완벽히 제거되고, 소스 공통형 증폭기(200)의 잡음은 소스 공통형 증폭의(200)의 트랜스컨덕턴스가 N배 증가함으로써 작아질 수 있다..In the CG-CS noise canceling balun LNA structure, the noise of the gate common amplifier 100 is completely removed from the output, and the noise of the source common amplifier 200 is the transconductance of the source common amplification 200 It can be made small by increasing N times.

일반적인 CG-CS 노이즈 캔슬링 발룬 LNA의 경우, 캐스코드 트랜지스터의 잡음이 아주 작아 거의 영향을 주지 않을 수 있다. 전류 출혈 회로가 붙은 CG-CS 발룬 LNA의 경우, 캐스코드 트랜지스터의 잡음 특성이 출력 잡음을 증가시키는 주요 원인이 될 수 있다.In the case of a typical CG-CS noise canceling balun LNA, the noise of the cascode transistor is so small that it has little effect. For CG-CS balun LNAs with current bleeding circuitry, the noise characteristics of cascode transistors can be a major source of increased output noise.

전류 출혈 트랜지스터에 부하를 연결함으로써 캐스코드 트랜지스터의 잡음 특성을 줄일 수 있다. 즉, 전류 출혈 트랜지스터에 부하를 연결함으로써, 대칭형 부하를 가지면서 저잡음 특성을 동시에 가질 수 있다.By connecting the load to the current bleeding transistor, noise characteristics of the cascode transistor can be reduced. That is, by connecting a load to the current bleeding transistor, it is possible to have a low noise characteristic while having a symmetrical load.

그러나, 이 경우, 트랜스컨덕턴스를 N배 증가시키기 위해 전류와 트랜지스터의 사이즈를 N배 증가시켜야 하므로 전력소모가 클 수 있다. 또한, 입력 저항은 1/gm이므로 입력 저항을 매칭하기 위해서 큰 전류 소모가 요구될 수 있다. 예를 들어, 입력 저항을 50옴으로 매칭하기 위해서 gm=20mS이 되어야 하므로 큰 전류소모가 요구될 수 있다.However, in this case, power consumption may be large because the size of the current and the transistor must be increased N times in order to increase the transconductance N times. In addition, since the input resistance is 1 / g m , large current consumption may be required to match the input resistance. For example, in order to match the input resistance to 50 ohms, g m = 20 mS, so large current consumption may be required.

저잡음 증폭기(10)는 대칭형 부하(400)를 사용하면서도 게이트 공통형 증폭기의 트랜스컨덕턴스를 부스팅(boosting)하여 전류 소모를 감소시키고, 전원 전압을 낮추어 전력소모를 줄일 수 있다.The low-noise amplifier 10 may reduce the current consumption by boosting the transconductance of the gate common amplifier while using the symmetrical load 400 and reduce power consumption by lowering the power supply voltage.

도 2는 도 1에 도시된 차동 전류 평형기의 개략적인 블록도를 나타내고, 도 3은 도 1에 도시된 대칭형 부하의 개략적인 블록도를 나타내고, 도 4는 도 1에 도시된 전류 출혈 회로의 개략적인 블록도를 나타낸다.FIG. 2 shows a schematic block diagram of the differential current balancer shown in FIG. 1, FIG. 3 shows a schematic block diagram of the symmetrical load shown in FIG. 1, and FIG. 4 shows the current bleeding circuit shown in FIG. It shows a schematic block diagram.

도 2내지 도 4를 참조하면, 차동 전류 평형기(300)는 제1 트랜지스터(310) 및 제2 트랜지스터(330)를 포함할 수 있다. 제1 트랜지스터(310)는 일단이 게이트 공통형 증폭기(100)의 출력단에 연결되고, 타단이 대칭형 부하(400)에 연결될 수 있다. 제2 트랜지스터(330)는 일단이 소스 공통형 증폭기(200)의 출력단에 연결되고 타단이 대칭형 부하(400)에 연결될 수 있다.2 to 4, the differential current balancer 300 may include a first transistor 310 and a second transistor 330. One end of the first transistor 310 may be connected to the output terminal of the gate common amplifier 100, and the other terminal may be connected to the symmetrical load 400. The second transistor 330 may have one end connected to the output terminal of the source common amplifier 200 and the other end connected to the symmetrical load 400.

제1 트랜지스터(310)의 소스와 제2 트랜지스터(330)의 게이트는 연결될 수 있다. 제2 트랜지스터(330)의 소스와 제1 트랜지스터(310)의 게이트는 연결될 수 있다.The source of the first transistor 310 and the gate of the second transistor 330 may be connected. The source of the second transistor 330 and the gate of the first transistor 310 may be connected.

대칭형 부하(400)는 제1 트랜지스터(310)의 출력단과 제2 트랜지스터(330)의 출력단에 전기적으로 연결될 수 있다. 전기적으로 접속된다는 것의 의미는 물리적으로 접속되는 것뿐만 아니라 전기적 신호가 전달될 수 있는 형태로 연결되어 있음을 의미한다. 따라서, 전기적으로 접속된 두 구성요소 사이에는 다른 구성요소가 개재될 수도 있다.The symmetrical load 400 may be electrically connected to the output terminal of the first transistor 310 and the output terminal of the second transistor 330. The meaning of being electrically connected means not only being physically connected, but also being connected in a form in which an electrical signal can be transmitted. Accordingly, other components may be interposed between the two components that are electrically connected.

대칭형 부하(400)는 제1 부하(410) 및 제2 부하(430)을 포함할 수 있다. 제1 부하(410)는 제1 트랜지스터(310)와 연결될 수 있고, 제2 부하(430)는 제2 트랜지스터(330)와 연결될 수 있다. 제1 부하(410)의 임피던스와 제2 부하(430)의 임피던스는 동일할 수 있다.The symmetrical load 400 may include a first load 410 and a second load 430. The first load 410 may be connected to the first transistor 310, and the second load 430 may be connected to the second transistor 330. The impedance of the first load 410 and the impedance of the second load 430 may be the same.

전류 출혈 회로(500)는 부하(510) 및 능동 소자(530)를 포함할 수 있다. 부하(510)는 대칭형 부하(400)에 상응하여 결정될 수 있다.The current bleeding circuit 500 may include a load 510 and an active element 530. The load 510 may be determined corresponding to the symmetrical load 400.

대칭형 부하(400) 및 대칭형 부하(400)에 상응하는 부하(510)는 저항, 인덕터 및 캐패시터 중 적어도 하나로 구현될 수 있다. 능동 소자(530)는 트랜지스터로 구현될 수 있고, 소스 공통형 증폭기(200)와 대칭형 부하(400) 사이에 연결될 수 있다.The symmetrical load 400 and the load 510 corresponding to the symmetrical load 400 may be implemented as at least one of a resistor, an inductor, and a capacitor. The active element 530 may be implemented as a transistor, and may be connected between the source common amplifier 200 and the symmetrical load 400.

대칭형 부하(400)에 상응하는 부하(510)의 임피던스는 제1 부하(410) 및 제2 부하(430)의 임피던스의 1/(N-1)배일 수 있다.The impedance of the load 510 corresponding to the symmetrical load 400 may be 1 / (N-1) times the impedance of the first load 410 and the second load 430.

도 5a는 도 1에 도시된 저잡음 증폭기의 회로도의 일 예를 나타낸다.FIG. 5A shows an example of a circuit diagram of the low-noise amplifier shown in FIG. 1.

도 5a를 참조하면, 게이트 공통형 증폭기(100)는 제1 트랜지스터(310)의 소스에 연결될 수 있다. 게이트 공통형 증폭기(100)는 게이트 공통형으로 접속되고, 단일단 신호를 수신할 수 있다. 게이트 공통형 증폭기(100)는 입력된 단일단 신호를 증폭하여 차동 신호를 구성하는 신호를 출력할 수 있다.Referring to FIG. 5A, the gate common amplifier 100 may be connected to the source of the first transistor 310. The gate common type amplifier 100 is connected to the gate common type and can receive a single-ended signal. The gate common amplifier 100 may amplify the input single-ended signal and output a signal constituting the differential signal.

게이트 공통형 증폭기(100)는 트랜지스터로 구현될 수 있다. 예를 들어, 게이트 공통형 증폭기(100)는 소스를 통해 단일단 신호가 입력되고, 드레인을 통해 차동 신호를 구성하는 신호를 출력할 수 있다.The gate common amplifier 100 may be implemented as a transistor. For example, the gate common type amplifier 100 may input a single-ended signal through a source and output a signal constituting a differential signal through a drain.

소스 공통형 증폭기(200)는 제2 트랜지스터(330)의 소스에 연결될 수 있다. 소스 공통형 증폭기(200)는 소스 공통형으로 접속되고, 단일단 신호를 수신할 수 있다. 소스 공통형 증폭기(200)는 입력된 단일단 신호를 증폭하여 차동 신호를 구성하는 신호를 출력할 수 있다. 즉, 소스 공통형 증폭기(200)가 출력하는 신호와 게이트 공통형 증폭기(200)가 출력하는 신호는 차동 신호를 구성할 수 있다.The source common amplifier 200 may be connected to the source of the second transistor 330. The source common type amplifier 200 is connected to the source common type and can receive a single-ended signal. The source common amplifier 200 may amplify the input single-ended signal and output a signal constituting the differential signal. That is, the signal output from the source common amplifier 200 and the signal output from the gate common amplifier 200 may constitute a differential signal.

소스 공통형 증폭기(200)는 트랜지스터(transistor)로 구현될 수 있다. 예를 들어, 소스 공통형 증폭기(200)는 게이트를 통해 단일단 신호가 입력되고, 드레인을 통해 차동 신호를 구성하는 신호를 출력할 수 있다.The source common type amplifier 200 may be implemented as a transistor. For example, the source common amplifier 200 may input a single-ended signal through a gate and output a signal constituting a differential signal through a drain.

게이트 공통형 증폭기(100)와 소스 공통형 증폭기(200)의 사이즈의 비는 1:N일 수 있다. 예를 들어, 소스 공통형 증폭기(200)의 트랜스컨덕턴스(transconductance; Ngm)는 게이트 공통형 증폭기(100)의 트랜스컨덕턴스(gm)의 N배일 수 있다.The ratio of the size of the gate common amplifier 100 and the source common amplifier 200 may be 1: N. For example, the transconductance (Ng m ) of the source common amplifier 200 may be N times the transconductance (g m ) of the gate common amplifier 100.

차동 전류 평형기(300)는 제1 트랜지스터(310) 및 제2 트랜지스터(330)를 포함할 수 있다. 제1 트랜지스터(310)의 소스와 상기 제2 트랜지스터(330)의 게이트 사이에는 캐패시터(CB)가 연결될 수 있고, 제2 트랜지스터(330)의 소스와 제1 트랜지스터(310)의 게이트 사이에도 캐피시터(CB)가 연결될 수 있다.The differential current balancer 300 may include a first transistor 310 and a second transistor 330. A capacitor C B may be connected between the source of the first transistor 310 and the gate of the second transistor 330, and a capacitor may also be provided between the source of the second transistor 330 and the gate of the first transistor 310. (C B ) can be connected.

제1 트랜지스터(310)는 게이트 공통형 증폭기(100)와 대칭형 부하(400) 사이에 전기적으로 연결될 수 있다. 예를 들어, 제1 트랜지스터(310)는 게이트 공통형 증폭기(100)에 캐스코드(cascode) 형태로 접속될 수 있다.The first transistor 310 may be electrically connected between the gate common amplifier 100 and the symmetrical load 400. For example, the first transistor 310 may be connected to the gate common amplifier 100 in a cascode form.

제2 트랜지스터(330)는 소스 공통형 증폭기(200)와 대칭형 부하(400) 사이에 전기적으로 연결될 수 있다. 예를 들어, 제2 트랜지스터(330)는 소스 공통형 증폭기(200)에 캐스코드 형태로 접속될 수 있다. 즉, 제2 트랜지스터는 상술한 캐스코드 트랜지스터일 수 있다.The second transistor 330 may be electrically connected between the source common amplifier 200 and the symmetrical load 400. For example, the second transistor 330 may be connected to the source common amplifier 200 in a cascode form. That is, the second transistor may be the above-described cascode transistor.

제1 트랜지스터(310)의 사이즈는 제2 트랜지스터(330)의 사이즈(size)와 동일할 수 있다. 예를 들어, 제1 트랜지스터(310)의 트랜스컨덕턴스(gmC)는 제2 트랜지스터(330)의 트랜스컨덕턴스(gmC)와 동일할 수 있다. 이에, 제1 트랜지스터(310)에는 I의 전류가 흐르고, 제2 트랜지스터(330)에는 I의 전류가 흐를 수 있다.The size of the first transistor 310 may be the same as the size of the second transistor 330. For example, the transconductance (g mC) of the first transistor 310 may be equal to the transconductance (g mC) of the second transistor 330. Accordingly, an I current may flow through the first transistor 310 and an I current may flow through the second transistor 330.

전류 출혈 회로(500)는 소스 공통형 증폭기(200)를 통해 흐르는 전류를 분배할 수 있다. 즉, 전류 출혈 회로(500)는 제1 트랜지스터(310)를 통해 흐르는 전류가 제2 트랜지스터(330)를 통해 흐르는 전류와 동일하도록 전류를 분배할 수 있다.The current bleeding circuit 500 may distribute current flowing through the source common amplifier 200. That is, the current bleeding circuit 500 may distribute current so that the current flowing through the first transistor 310 is the same as the current flowing through the second transistor 330.

예를 들어, 소스 공통형 증폭기(200)에 흐르는 전류의 크기는 NI일 수 있다. 전류 출혈 회로(240)는 NI의 전류 중 (N-1)I의 전류를 자신에게 분배하여, 대칭형 부하(400)에 I의 전류가 흐르게 할 수 있다. 즉, 제1 부하(410) 및 제2 부하(430)에 흐르는 전류의 크기는 I이므로, 제1 부하(410) 및 제2 부하(430)는 대칭적일 수 있다.For example, the magnitude of the current flowing through the source common amplifier 200 may be NI. The current bleeding circuit 240 distributes the current of (N-1) I among the currents of NI to itself, so that the current of I flows to the symmetrical load 400. That is, since the magnitudes of currents flowing through the first load 410 and the second load 430 are I, the first load 410 and the second load 430 may be symmetrical.

전류 출혈 회로(500)는 대칭형 부하(400)에 상응하는 부하(510) 및 능동 소자(530)을 포함할 수 있다. 대칭형 부하(400)에 상응하는 부하(511) 및 능동 소자(530)는 직렬 또는 병렬로 연결되어 있을 수 있다. 대칭형 부하(400)에 상응하는 부하 (510) 및 능동 소자(530)가 직렬로 연결된 형태는 도 5a에 도시된 바와 같을 수 있다.The current bleeding circuit 500 may include a load 510 corresponding to the symmetrical load 400 and an active element 530. The load 511 corresponding to the symmetrical load 400 and the active element 530 may be connected in series or in parallel. A form in which the load 510 corresponding to the symmetrical load 400 and the active element 530 are connected in series may be as illustrated in FIG. 5A.

대칭형 부하(400)에 상응하는 부하(510)는 저항(RBLD)으로 구현되고, 능동 소자(530)는 트랜지스터(MBLD)로 구현될 수 있다. 능동 소자(530)는 소스 공통형 증폭기(200)에 캐스코드 형태로 접속될 수 있다. 예를 들어, 능동 소자(530)는 소스가 소스 공통형 증폭기(200)의 드레인과 연결될 수 있다.The load 510 corresponding to the symmetrical load 400 may be implemented as a resistor R BLD , and the active element 530 may be implemented as a transistor M BLD . The active element 530 may be connected to the source common amplifier 200 in a cascode form. For example, the active element 530 may have a source connected to the drain of the source common amplifier 200.

이때, 대칭형 부하(400)에 상응하는 부하(510)의 저항 값(RBLD)은 제1 부하(410)의 저항 값(RL)의 1/(N-1)배일 수 있다. 마찬가지로, 대칭형 부하(400)에 상응하는 부하(510)의 저항 값(RL/(N-1))은 제2 부하(430)의 저항 값(RL)의 1/(N-1)배일 수 있다.In this case, the resistance value R BLD of the load 510 corresponding to the symmetrical load 400 may be 1 / (N-1) times the resistance value R L of the first load 410. Similarly, the resistance value R L / (N-1) of the load 510 corresponding to the symmetrical load 400 is 1 / (N-1) times the resistance value R L of the second load 430 You can.

능동 소자(530)의 사이즈는 제2 트랜지스터(330)의 사이즈(size)보다 (N-1)배로 클 수 있다. 예를 들어, 능동 소자(530)의 트랜스컨덕턴스((N-1)gmC)는 제2 트랜지스터(330)의 트랜스컨덕턴스(gmC)보다 (N-1)배로 클 수 있다. 이에, 제2 트랜지스터(330)에는 I의 전류가 흐르고, 능동 소자(530)에는 (N-1)I의 전류가 흐를 수 있다.The size of the active element 530 may be (N-1) times larger than the size of the second transistor 330. For example, the transconductance ((N-1) g mC ) of the active element 530 may be (N−1) times greater than the transconductance (g mC ) of the second transistor 330. Accordingly, the current of I flows through the second transistor 330, and the current of (N-1) I flows through the active element 530.

대칭형 부하(400)에 상응하는 부하(510)는 출력에 발생하는 제2 트랜지스터(330)의 노이즈의 영향을 제거할 수 있다(예를 들어, 크게 줄여 줄 수 있다). 예를 들어, 노이즈는 서멀 노이즈(thermal noise)일 수 있다.The load 510 corresponding to the symmetrical load 400 can remove the influence of noise of the second transistor 330 generated at the output (for example, it can be greatly reduced). For example, the noise may be thermal noise.

게이트 공통형 증폭기(100)의 게이트는 대칭형 부하(400)에 상응하는 부하(510)와 능동 소자(530)사이에 연결될 수 있다. 즉, 게이트 공통형 증폭기(100)의 음성 피드백 루프를 형성할 수 있다. 능동 소자(530) 및 게이트 공통형 증폭기(100) 사이에 캐패시터(CB)가 연결될 수 있다.The gate of the gate common amplifier 100 may be connected between the load 510 corresponding to the symmetrical load 400 and the active element 530. That is, the voice feedback loop of the gate common amplifier 100 can be formed. A capacitor C B may be connected between the active element 530 and the gate common amplifier 100.

이 때, 게이트 공통형 증폭기(100)의 트랜스컨덕턴스(gm)은 음성 피드백 루프의 루프 이득(loop gain)만큼 증가(boosting)될 수 있다. 게이트 공통형 증폭기(100)에서 증가된 입력 저항은 수학식 2와 같이 나타낼 수 있다.At this time, the transconductance (g m ) of the gate common amplifier 100 may be boosted by the loop gain of the speech feedback loop. The increased input resistance in the gate common amplifier 100 may be expressed as Equation (2).

Figure 112018058216342-pat00002
Figure 112018058216342-pat00002

여기서 LG는 음성 피드백 루프의 루프 이득을 의미할 수 있다.Here, LG may mean the loop gain of the voice feedback loop.

즉, 게이트 공통형 증폭기(100)의 입력 파워 매칭을 위해 요구되는 트랜스 컨덕턴스의 값이 (1+LG)만큼 줄어들 수 있다. 요구되는 트랜스컨덕턴스 값의 감소는 전류 소모를 감소시킬 수 있다. 전류 소모가 감소되면, 로드 저항의 IR 드랍(drop)이 줄어들어 요구되는 전원 전압도 감소될 수 있다. 따라서, 저잡음 증폭기(10)가 획기적으로 전력소모를 줄일 수 있다.That is, the value of the transconductance required for matching the input power of the gate common amplifier 100 may be reduced by (1 + LG). The reduction in the required transconductance value can reduce the current consumption. When the current consumption is reduced, the IR drop of the load resistance is reduced, and the required power supply voltage can also be reduced. Therefore, the low-noise amplifier 10 can significantly reduce power consumption.

트랜스컨덕턴스 부스팅(gm-boosting)으로 인해 게이트 공통형 증폭기(100)와 소스 공통형 증폭기(200)의 출력 전류가 상이할 수 있다. 차동 전류 평형기(300)는 게이트 공통형 증폭기(100)의 트랜스컨덕턴스(gm) 부스팅(boosting)으로 인해 게이트 공통형 증폭기(100)와 소스 공통형 증폭기(200)의 출력 전류가 동일하지 않기 때문에 부하가 상이하게 되는 문제점을 보완할 수 있다.Due to transconductance boosting (g m -boosting), the output currents of the gate common amplifier 100 and the source common amplifier 200 may be different. The differential current balancer 300 does not have the same output current between the gate common amplifier 100 and the source common amplifier 200 due to the transconductance (g m ) boosting of the gate common amplifier 100. Therefore, it is possible to compensate for the problem that the load is different.

차동 전류 평형기(300)는 차동 출력 전류를 동일하게 만들 수 있다. 즉, 차동 전류 평형기(300)는 출력단의 부하를 대칭적으로 유지하여 차동 신호의 이득/위상 평형 성능을 유지할 수 있다.The differential current balancer 300 can make the differential output current the same. That is, the differential current balancer 300 can symmetrically maintain the load of the output stage to maintain the gain / phase balance performance of the differential signal.

도 5b는 도 5a의 회로도의 등가회로의 예를 나타낸다.5B shows an example of an equivalent circuit of the circuit diagram of FIG. 5A.

도 5b를 참조하면, 게이트 공통형 증폭기(100)의 트랜스컨덕턴스(gm)와 제1 트랜지스터(310) 및 제2 트랜지스터(330)의 트랜스 컨덕턴스(gmC)는 동일하다고 가정할 수 있다. AC(Alternating Current) 캐패시터는 단락된 것과 같이 동작할 수 있고, 채널 길이 변조(channel-length modulation)는 무시된다고 가정할 수 있다.Referring to FIG. 5B, it can be assumed that the transconductance (g m ) of the gate common amplifier 100 and the transconductance (g mC ) of the first transistor 310 and the second transistor 330 are the same. It can be assumed that an alternating current (AC) capacitor can operate as shorted, and channel-length modulation is ignored.

도 5b의 등가회로에 대하여 KCL(Kirchhoff's Current Law) 및 KVL(Kirchhoff's Voltage Law)이 적용될 수 있다. 풀이 결과는 수학식 3 내지 수학식 9와 같이 나타낼 수 있다. VX, VY, VZ, Voutp, Voutn은 도 5a에 도시된 지점의 전압을 의미할 수 있고, Vout은 Voutp와 Voutn 간의 전압을 의미할 수 있다. 또한, R은 제1 부하 및 제2 부하가 저항인 경우의 저항 값을 의미할 수 있다.The equivalent circuit of FIG. 5B may be applied with Kirchhoff's Current Law (KCL) and Kirchhoff's Voltage Law (KVL). The solution result can be expressed as Equations 3 to 9. V X , V Y , V Z , V outp , V outn may mean the voltage at the point illustrated in FIG. 5A, and V out may mean the voltage between V outp and V outn . In addition, R may mean resistance values when the first load and the second load are resistances.

Figure 112018058216342-pat00003
Figure 112018058216342-pat00003

Figure 112018058216342-pat00004
Figure 112018058216342-pat00004

Figure 112018058216342-pat00005
Figure 112018058216342-pat00005

Figure 112018058216342-pat00006
Figure 112018058216342-pat00006

Figure 112018058216342-pat00007
Figure 112018058216342-pat00007

Figure 112018058216342-pat00008
Figure 112018058216342-pat00008

여기서, k는 수학식 9와 같이 나타낼 수 있다.Here, k can be expressed by Equation (9).

Figure 112018058216342-pat00009
Figure 112018058216342-pat00009

여기서, k는 1보다 큰 값이고, 이 값을 원하는 값으로 크게 설계함으로써 게이트 공통형 증폭기의 입력 임피던스를 감소시킬 수 있다. 즉, 음성 피드백 루프에 의한 트랜스컨덕턴스 부스팅에 의해 게이트 공통형 증폭기(100)의 유효 트랜스컨덕턴스(effective gm)이 증가됨을 의미할 수 있다.Here, k is a value greater than 1, and by designing this value to a large value, the input impedance of the gate common amplifier can be reduced. That is, it may mean that the effective transconductance (effective g m ) of the gate common amplifier 100 is increased by transconductance boosting by the voice feedback loop.

따라서, 더 적은 전류로 입력 파워 매칭을 수행할 수 있다. 저전압 증폭기(10)는 더 적은 전류를 소모하면서 대칭 부하를 사용한 저잡음 특성을 달성할 수 있다.Therefore, it is possible to perform input power matching with less current. The low voltage amplifier 10 can achieve low noise characteristics using a symmetrical load while consuming less current.

유효 트랜스컨덕턴스의 증가로 인한 전류의 비대칭은 차동 전류 평형기(400)를 사용함으로써 보완될 수 있고, 차동 전류 평형기(400)를 사용함으로써 대칭 부하가 사용될 수 있다.The asymmetry of the current due to the increase in effective transconductance can be compensated for by using the differential current balancer 400, and the symmetrical load can be used by using the differential current balancer 400.

대칭 부하를 사용함으로써, 출력 차동 신호의 이득/위상 평형 성능이 유지될 수 있다. 따라서, 저전압 증폭기(10)는 PVT 변화와 장치의 미스매치를 감소시킬 수 있다.By using a symmetrical load, the gain / phase balance performance of the output differential signal can be maintained. Therefore, the low voltage amplifier 10 can reduce PVT changes and mismatch of the device.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to the embodiment may be implemented in the form of program instructions that can be executed through various computer means and recorded on a computer readable medium. The computer-readable medium may include program instructions, data files, data structures, or the like alone or in combination. The program instructions recorded on the medium may be specially designed and configured for the embodiments or may be known and usable by those skilled in computer software. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tapes, optical media such as CD-ROMs, DVDs, and magnetic media such as floptical disks. -Hardware devices specially configured to store and execute program instructions such as magneto-optical media, and ROM, RAM, flash memory, and the like. Examples of program instructions include high-level language code that can be executed by a computer using an interpreter, etc., as well as machine language codes produced by a compiler. The hardware device described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instruction, or a combination of one or more of these, and configure the processing device to operate as desired, or process independently or collectively You can command the device. Software and / or data may be interpreted by a processing device, or to provide instructions or data to a processing device, of any type of machine, component, physical device, virtual equipment, computer storage medium or device. , Or may be permanently or temporarily embodied in the transmitted signal wave. The software may be distributed on networked computer systems, and stored or executed in a distributed manner. Software and data may be stored in one or more computer-readable recording media.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described by a limited drawing, a person skilled in the art can apply various technical modifications and variations based on the above. For example, the described techniques are performed in a different order than the described method, and / or the components of the described system, structure, device, circuit, etc. are combined or combined in a different form from the described method, or other components Alternatively, even if replaced or substituted by equivalents, appropriate results can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (11)

일단이 전원에 접속하는 제1 부하 및 제2 부하를 포함하는 대칭형 부하;
게이트 공통형 증폭기(common gate amplifier);
게이트가 상기 게이트 공통형 증폭기의 소스와 연결된 소스 공통형 증폭기(common source amplifier);
일단이 상기 게이트 공통형 증폭기의 출력단과 연결되는 제1 트랜지스터 및 일단이 상기 소스 공통형 증폭기의 출력단에 연결되는 제2 트랜지스터를 포함하는 차동 전류 평형기(Differential Current Balancer);
상기 제1 부하의 타단과 상기 제1 트랜지스터의 타단 사이에 위치하는 제1 노드 및 상기 제2 부하의 타단과 상기 제2 트랜지스터의 타단 사이에 위치하는 제2 노드를 포함하고, 상기 제1 노드와 상기 제2 노드 사이에 전력이 형성되는 출력단;
능동 소자 및 상기 대칭형 부하에 상응하는 부하를 포함하는 전류 출혈 회로(current bleeding circuit)
를 포함하고,
상기 능동 소자의 일단은 상기 소스 공통형 증폭기의 출력단에 연결되고, 상기 능동 소자의 출력단은 상기 게이트 공통형 증폭기의 게이트에 연결되는
저잡음 증폭기.
A symmetrical load comprising a first load and a second load once connected to this power source;
A gate common amplifier;
A source common amplifier having a gate connected to a source of the gate common amplifier;
A differential current balancer including a first transistor having one end connected to the output terminal of the gate common amplifier and a second transistor having one end connected to the output terminal of the source common amplifier;
It includes a first node located between the other end of the first load and the other end of the first transistor and a second node located between the other end of the second load and the other end of the second transistor, the first node and An output terminal where power is formed between the second nodes;
Current bleeding circuit comprising an active element and a load corresponding to the symmetrical load
Including,
One end of the active element is connected to the output terminal of the source common amplifier, and the output terminal of the active element is connected to the gate of the gate common amplifier.
Low noise amplifier.
삭제delete 제1항에 있어서,
상기 차동 전류 평형기는,
상기 제1 트랜지스터의 소스와 상기 제2 트랜지스터의 게이트가 연결되고, 상기 제2 트랜지스터의 소스와 상기 제1 트랜지스터의 게이트가 연결되는
저잡음 증폭기.
According to claim 1,
The differential current balancer,
The source of the first transistor and the gate of the second transistor are connected, and the source of the second transistor and the gate of the first transistor are connected.
Low noise amplifier.
제3항에 있어서,
상기 차동 전류 평형기는,
상기 제1 트랜지스터의 소스와 상기 제2 트랜지스터의 게이트 사이 및 상기 제2 트랜지스터의 소스와 상기 제1 트랜지스터의 게이트 사이에 연결되는 캐패시터
를 더 포함하는 저잡음 증폭기.
According to claim 3,
The differential current balancer,
A capacitor connected between the source of the first transistor and the gate of the second transistor and between the source of the second transistor and the gate of the first transistor
Low noise amplifier further comprising a.
제1항에 있어서,
상기 대칭형 부하에 상응하는 부하는 저항, 인덕터 및 캐패시터 중 적어도 하나로 구현되는
저잡음 증폭기.
According to claim 1,
The load corresponding to the symmetrical load is implemented by at least one of a resistor, an inductor and a capacitor.
Low noise amplifier.
제1항에 있어서,
상기 능동 소자는 트랜지스터로 구현되고, 상기 소스 공통형 증폭기와 상기 대칭형 부하에 상응하는 부하 사이에 연결되는
저잡음 증폭기.
According to claim 1,
The active element is implemented as a transistor and is connected between the source common amplifier and a load corresponding to the symmetrical load.
Low noise amplifier.
삭제delete 제1항에 있어서,
상기 제1 부하의 임피던스와 상기 제2 부하의 임피던스는 동일한
저잡음 증폭기.
According to claim 1,
The impedance of the first load and the impedance of the second load are the same.
Low noise amplifier.
제1항에 있어서,
상기 게이트 공통형 증폭기와 상기 소스 공통형 증폭기의 사이즈의 비가 1:N일 때, 상기 대칭형 부하에 상응하는 부하의 임피던스는 상기 제1 부하 및 상기 제2 부하의 임피던스의 1/(N-1)배인
저잡음 증폭기.
According to claim 1,
When the ratio of the size of the gate common amplifier and the source common amplifier is 1: N, the impedance of the load corresponding to the symmetrical load is 1 / (N-1) of the impedance of the first load and the second load. Betrayal
Low noise amplifier.
삭제delete 제1항에 있어서,
상기 능동 소자 및 상기 게이트 공통형 증폭기의 게이트 사이에 연결된 캐패시터
를 더 포함하는 저잡음 증폭기.
According to claim 1,
A capacitor connected between the active element and the gate of the gate common amplifier
Low noise amplifier further comprising a.
KR1020180068213A 2018-06-14 2018-06-14 Low-power, low-noise amplifier comprising negative feedback loop KR102095867B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180068213A KR102095867B1 (en) 2018-06-14 2018-06-14 Low-power, low-noise amplifier comprising negative feedback loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180068213A KR102095867B1 (en) 2018-06-14 2018-06-14 Low-power, low-noise amplifier comprising negative feedback loop

Publications (2)

Publication Number Publication Date
KR20190141439A KR20190141439A (en) 2019-12-24
KR102095867B1 true KR102095867B1 (en) 2020-04-01

Family

ID=69022178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180068213A KR102095867B1 (en) 2018-06-14 2018-06-14 Low-power, low-noise amplifier comprising negative feedback loop

Country Status (1)

Country Link
KR (1) KR102095867B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240048103A (en) 2022-10-06 2024-04-15 주식회사 디비하이텍 Blocker signal cancellation device and method of receiver input

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487060B1 (en) * 2020-02-20 2023-01-09 원광대학교산학협력단 Compact wide bandwidth amplifier circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H. Cruz 외, "A 1.3 mW Low-IF, Current-Reuse, and Current-Bleeding RF Front-End for the MICS Band With Sensitivity of 97 dBm," IEEE TCAS-I: Regular Papers, vol. 62, no. 6, pp. 1627-1636, 2015. 06.*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240048103A (en) 2022-10-06 2024-04-15 주식회사 디비하이텍 Blocker signal cancellation device and method of receiver input

Also Published As

Publication number Publication date
KR20190141439A (en) 2019-12-24

Similar Documents

Publication Publication Date Title
US20130314164A1 (en) Low-Noise Amplifier with Impedance Boosting Circuit
EP2946467B1 (en) Amplifier with switchable common gate gain buffer
US9800205B2 (en) Power amplifier circuit
US10530314B2 (en) Gain-dependent impedance matching and linearity
US20140266443A1 (en) High-frequency, broadband amplifier circuit
KR102095867B1 (en) Low-power, low-noise amplifier comprising negative feedback loop
US9083296B2 (en) Folded cascode amplifier
US10700655B2 (en) Gain-dependent impedance matching and linearity
CN111434038B (en) Combined mixer and filter circuit
US7956692B2 (en) Wide-band amplifier circuit with improved gain flatness
US9509262B2 (en) Concurrent multi-band radio frequency amplifying circuit
US20150054581A1 (en) Combination nmos/pmos power amplifier
CN116232255A (en) Low noise amplifier and method of operating the same
US11038475B2 (en) Low-power, low-noise amplifier with negative feedback loop
Manjula et al. Design of low power UWB CMOS low noise amplifier using active inductor for WLAN receiver
KR101903281B1 (en) Low noise amplifier comprising current bleeding circuit
KR101627275B1 (en) Hybrid amplifier
US10911007B2 (en) High-frequency amplifier circuitry and semiconductor device
US11190165B1 (en) Wideband low power active isolator
Djugova et al. Inverter-based low-noise amplifier topologies for ultra-wideband applications
US8847687B2 (en) Multi-path broadband amplifier
KR102095869B1 (en) An active quadrature signal generator with broadband quadrature characteristic
Lin et al. A dual‐band class‐E power amplifier with concurrent matching network in 0.18‐μm CMOS
US20230170848A1 (en) Amplifier
Zhang et al. A switchable dual‐mode fully‐differential common‐source low‐noise amplifier in 0.18‐μm CMOS technology

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant