KR102083318B1 - Semiconductor Apparatus - Google Patents
Semiconductor Apparatus Download PDFInfo
- Publication number
- KR102083318B1 KR102083318B1 KR1020120091762A KR20120091762A KR102083318B1 KR 102083318 B1 KR102083318 B1 KR 102083318B1 KR 1020120091762 A KR1020120091762 A KR 1020120091762A KR 20120091762 A KR20120091762 A KR 20120091762A KR 102083318 B1 KR102083318 B1 KR 102083318B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- local transmission
- output
- transmission lines
- abandoned
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
Landscapes
- Dram (AREA)
Abstract
본 기술에 따른 반도체 장치는 제 1 및 제 2 로컬 전송 라인의 출력신호 및 스트로브 신호에 응답하여 제어신호를 출력하는 제어부; 및 상기 제어신호에 응답하여 상기 제 1 및 제 2 로컬 전송 라인의 출력신호를 감지 증폭하는 입출력센스앰프를 포함한다.According to the present technology, a semiconductor device includes: a controller configured to output a control signal in response to output signals and strobe signals of first and second local transmission lines; And an input / output sense amplifier configured to sense and amplify output signals of the first and second local transmission lines in response to the control signal.
Description
본 발명은 반도체 장치에 관한 것으로, 상세하게는 입출력센스앰프에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to an input / output sense amplifier.
도 1에는 종래 기술에 따른 입출력센스앰프(10)가 도시되어 있다.1 shows an input /
도 1을 참조하여 종래 기술에 따른 입출력센스앰프(10)를 설명하면 다음과 같다. 종래 기술에 따른 입출력센스앰프(10)는 구동전압(VCORE)과 제 1 노드(n1) 사이에 연결되고 제 2 노드(n2)의 출력신호가 입력되는 제 1 PMOS 트랜지스터(P1), 구동전압(VCORE)과 제 2 노드(n2) 사이에 연결되고 제 2 노드(n2)의 출력신호가 입력되는 제 2 PMOS 트랜지스터(P2), 제 1 노드(n1)와 제 3 노드(n3) 사이에 연결되고 제 1 로컬 전송 라인(LIO)의 출력신호가 입력되는 제 1 NMOS 트랜지스터(N1), 제 2 노드(n2)와 제 3 노드(n3) 사이에 연결되고 제 2 로컬 전송 라인(LIOB)의 출력신호가 입력되는 제 2 NMOS 트랜지스터(N2), 스트로브 신호(STB)를 반전하는 제 1 인버터(IV1) 및 제 3 노드(n3)와 접지전압(VSS) 사이에 연결되고 제 1 인버터(IV1)의 출력신호가 입력되는 제 3 NMOS 트랜지스터(N3)를 포함한다.Referring to Figure 1 describes the input and
리드 동작시 입출력센스앰프(10)는 스트로브 신호(STB)에 응답하여 로컬 전송 라인 쌍(LIO, LIOB)을 통해 전송된 데이터를 증폭하여 제 1 노드(n1)에 출력신호(OUT)를 출력한다. 일반적으로 스트로브 신호(STB)는 리드 동작시 인에이블되는 신호로서, 칩 셀렉트 신호(CS), 로우 어드레스 스트로브 신호(RAS), 컬럼 어드레스 스트로브 신호(CAS) 및 라이트 인에이블 신호(WE) 명령어 조합으로 생성되는 리드 동작 제어 신호이다.In the read operation, the input /
종래 기술에 따른 입출력센스앰프(10)는 스트로브 신호(STB)가 인에이블되면 로컬 전송 라인 쌍(LIO, LIOB)의 전압 차를 감지하여 제 1 노드(n1)에 데이터를 출력신호(OUT)로 출력한다. 이때, 출력되는 데이터의 오류를 방지하기 위해 입출력센스앰프(10)를 데이터 증폭에 필요한 시간 이상으로 동작시킨다.When the strobe signal STB is enabled, the input /
그러나, 입출력센스앰프(10)의 동작 시간이 증가되면 반도체 장치의 전류소모가 증가되는 문제점이 발생하였다.However, when the operating time of the input /
본 발명은 입출력센스앰프의 동작 타이밍을 제어하는 반도체 장치를 제공한다.The present invention provides a semiconductor device for controlling an operation timing of an input / output sense amplifier.
본 발명의 실시예에 따른 반도체 장치는 제 1 및 제 2 로컬 전송 라인의 출력신호 및 스트로브 신호에 응답하여 제어신호를 출력하는 제어부; 및 상기 제어신호에 응답하여 상기 제 1 및 제 2 로컬 전송 라인의 출력신호를 감지 증폭하는 입출력센스앰프를 포함한다.According to an exemplary embodiment of the present invention, a semiconductor device may include: a controller configured to output a control signal in response to output signals and strobe signals of first and second local transmission lines; And an input / output sense amplifier configured to sense and amplify output signals of the first and second local transmission lines in response to the control signal.
본 발명의 다른 실시예에 따른 반도체 장치는 스트로브 신호 및 제 1 및 제 2 로컬 전송 라인의 출력신호의 전압 차에 따라 인에이블되는 제어신호에 응답하여 상기 제 1 및 제 2 로컬 전송 라인의 출력신호를 입력받아 감지 증폭하는 입출력센스앰프를 포함한다.According to another exemplary embodiment of the present disclosure, a semiconductor device may output an output signal of the first and second local transmission lines in response to a control signal enabled according to a voltage difference between a strobe signal and an output signal of the first and second local transmission lines. It includes an input and output sense amplifier for receiving and sensing the input.
본 발명에 의하면, 입출력센스앰프의 동작 타이밍을 제어하여 반도체 장치의 불필요한 전류 소모를 방지한다.According to the present invention, the operation timing of the input / output sense amplifier is controlled to prevent unnecessary current consumption of the semiconductor device.
도 1은 종래 기술에 따른 입출력센스앰프의 회로도,
도 2는 본 발명의 실시예에 따른 반도체 장치의 개략적인 블록도,
도 3은 본 발명의 실시예에 따른 반도체 장치의 구체적인 회로도이다.1 is a circuit diagram of an input / output sense amplifier according to the prior art;
2 is a schematic block diagram of a semiconductor device according to an embodiment of the present invention;
3 is a detailed circuit diagram of a semiconductor device according to an embodiment of the present invention.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.
도 2는 본 발명의 실시예에 따른 반도체 장치의 개략적인 블록도다. 도 2를 참조하여 본 발명의 실시예에 따른 반도체 장치를 설명하면 다음과 같다.2 is a schematic block diagram of a semiconductor device according to an embodiment of the present invention. A semiconductor device according to an embodiment of the present invention will be described with reference to FIG. 2 as follows.
본 발명의 실시예에 따른 반도체 장치는 제어부(100) 및 입출력센스앰프(200)를 포함한다.The semiconductor device according to the embodiment of the present invention includes a
제어부(100)는 로컬 전송 라인 쌍(LIO, LIOB)의 출력신호 및 스트로브 신호(STB)에 응답하여 제어신호(CNT)를 생성한다.The
입출력센스앰프(200)는 제어신호(CNT)에 응답하여 로컬 전송 라인 쌍(LIO, LIOB)를 통해 전달된 데이터를 증폭하여 출력신호(OUT)로서 출력한다.The input /
디스에이블된 스트로브 신호(STB)가 입력되면, 제어부(100)는 디스에이블 상태의 제어신호(CNT)를 출력한다.When the disabled strobe signal STB is input, the
인에이블된 스트로브 신호(STB)가 입력되면, 제어부(100)는 로컬 전송 라인(LIO, LIOB)의 출력신호의 전압 차를 감지한다. 제어부(100)는 로컬 전송 라인(LIO, LIOB)의 출력신호의 소정 레벨 이상의 전압 차가 없는 경우에는 인에이블된 스트로브 신호(STB)에 응답하여 인에이블된 제어신호(CNT)를 출력한다.When the enabled strobe signal STB is input, the
그러나, 제어부(100)는 로컬 전송 라인(LIO, LIOB)의 출력신호의 소정 레벨 이상의 전압 차가 발생한 경우에는 디스에이블된 제어신호(CNT)를 출력한다.However, the
입출력센스앰프(200)는 인에이블된 제어신호(CNT)에 응답하여 로컬 전송 라인 쌍(LIO, LIOB)을 통해 전달된 데이터를 증폭하여 출력신호(OUT)로서 출력한다. 그러나, 디스에이블된 제어신호(CNT)가 입력되면 데이터의 증폭을 중단한다.The input /
여기서, 스트로브 신호(STB)는 일반적으로 리드 동작시 인에이블되는 신호로서, 칩 셀렉트 신호(CS), 로우 어드레스 스트로브 신호(RAS), 컬럼 어드레스 스트로브 신호(CAS) 및 라이트 인에이블 신호(WE) 명령어 조합으로 생성되는 리드 동작 제어 신호이다.Here, the strobe signal STB is a signal that is generally enabled during a read operation, and includes a chip select signal CS, a row address strobe signal RAS, a column address strobe signal CAS, and a write enable signal WE command. Read operation control signals generated by the combination.
도 3은 본 발명의 실시예에 따른 반도체 장치의 구체적인 회로도이다.3 is a detailed circuit diagram of a semiconductor device according to an embodiment of the present invention.
본 발명의 실시예에 따른 반도체 장치는 제어부(100) 및 입출력센스앰프(200)를 포함한다.The semiconductor device according to the embodiment of the present invention includes a
제어부(100)는 감지부(110) 및 스위치부(120)를 포함한다. 감지부(110)는 제 1 감지유닛(111), 제 2 감지유닛(112) 및 싱크부(113)를 포함한다.The
우선, 제어부(100)는 스트로브 신호(STB), 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호에 응답하여 제어신호(CNT)를 출력한다.First, the
제어부(100)는 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호의 전압 차가 소정 전압 레벨 이하이면, 인에이블된 스트로브 신호(STB)에 응답하여, 인에이블된 제어신호(CNT)를 출력한다. 이때, 스트로브 신호(STB)의 인에이블 상태는 로직 로우이고, 제어신호(CNT)의 인에이블 상태는 로직 하이이다.If the voltage difference between the output signals of the first and second local transmission lines LIO and LIOB is equal to or less than a predetermined voltage level, the
반대로, 감지부(110)는 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호의 전압 차가 소정 전압 레벨이상이면 디스에이블된 제어신호(CNT)를 출력한다. 이때, 제어신호(CNT)의 디스에이블 상태는 로직 로우이다.In contrast, the
감지부(110)는 스트로브 신호(STB), 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호에 응답하여 스위칭 신호(SW)를 출력한다.The
감지부(110)는 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호의 전압 차가 소정 전압 레벨이하이면, 인에이블된 스트로브 신호(STB)에 응답하여, 디스에이블된 스위칭 신호(SW)를 출력한다. 이때, 스트로브 신호(STB)의 인에이블 상태는 로직 로우이고, 스위칭 신호(SW)의 디스에이블 상태는 로직 로우이다.When the voltage difference between the output signals of the first and second local transmission lines LIO and LIOB is less than or equal to a predetermined voltage level, the
반대로, 감지부(110)는 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호의 전압 차가 소정 전압 레벨 이상이면 인에이블된 스위칭 신호(SW)를 출력한다. 이때, 스위칭 신호(SW)의 인에이블 상태는 로직 하이이다.In contrast, the
제 1 감지유닛(111)은 제 2 로컬 전송 라인(LIOB)과 제 4 노드(n4) 사이에 연결되고, 제 1 로컬 전송 라인(LIO)의 출력신호를 입력받는 제 3 PMOS 트랜지스터(P3)를 포함한다.The
제 1 감지유닛(111)은 제 1 로컬 전송 라인(LIO)과 제 2 로컬 전송 라인(LIOB)의 전압 차를 감지하여, 제 1 로컬 전송 라인(LIO)과 제 2 로컬 전송 라인(LIOB)의 전압 차가 소정 전압 레벨 이상이면 스위칭 신호(SW)를 인에이블 시킨다.The
제 2 감지유닛(112)은 제 1 로컬 전송 라인(LIO)과 제 4 노드(n4) 사이에 연결되고, 제 2 로컬 전송 라인(LIO)의 출력신호를 입력받는 제 4 PMOS 트랜지스터(P4)를 포함한다.The
제 2 감지유닛(112)은 제 1 로컬 전송 라인(LIO)과 제 2 로컬 전송 라인(LIOB)의 전압 차를 감지하여, 제 1 로컬 전송 라인(LIO)과 제 2 로컬 전송 라인(LIOB)의 전압 차가 소정 전압 레벨 이상이면 스위칭 신호(SW)를 인에이블 시킨다.The
제 1 감지유닛(111)과 제 2 감지유닛(112)은 제 1 로컬 전송 라인(LIO)과 제 2 로컬 전송 라인(LIOB)의 출력신호가 소정 전압 레벨 이상이면 스위칭 신호(SW)를 인에이블 시킨다. 여기서, 소정 전압 레벨 이상은 트랜지스터를 턴 온(turn on)시키는 트랜지스터의 문턱전압(Vth, threshold voltage)이다. 즉, 트랜지스터에 입력되는 제 1 로컬 전송 라인(LIO)과 제 2 로컬 전송 라인(LIOB)의 출력신호의 전압 차가 제 3 PMOS 트랜지스터(P3) 또는 제 4 PMOS 트랜지스터(P4)의 문턱전압 값만큼 차이가 나면, 제 1 감지유닛(111)과 제 2 감지유닛(112)는 스위칭 신호(SW)를 인에이블 시킨다. The
제 1 감지유닛(111)은 제 1 로컬 전송 라인(LIO)의 출력신호가 로직 로우를 갖고, 제 2 로컬 전송 라인(LIOB)의 출력신호가 로직 하이를 가질 때, 제 4 노드(n4)에 스위칭 신호(SW)를 인에이블 시킨다. 반대로, 제 2 감지유닛(112)은 제 1 로컬 전송 라인(LIO)의 출력신호가 로직 하이를 갖고, 제 2 로컬 전송 라인(LIOB)의 출력신호가 로직 로우를 가질 때, 제 4 노드(n4)에 스위칭 신호(SW)를 인에이블 시킨다.When the output signal of the first local transmission line LIO has a logic low and the output signal of the second local transmission line LIOB has a logic high, the
싱크부(113)는 스트로브 신호(STB)를 반전하는 제 2 인버터(IV2) 및 제 4 노드(n4)와 접지전압(VSS) 사이에 연결되고 제 2 인버터(IV2)의 출력신호를 입력받는 제 4 NMOS 트랜지스터(N4)를 포함한다.The
싱크부(113)는 인에이블된 스트로브 신호(STB)에 응답하여 제 4 노드(n4)의 전압 접지전압(VSS) 방향으로 전압을 풀 다운(pull down)시킨다. 이때, 스트로브 신호(STB)의 인에이블 상태는 로직 로우이다.The
우선, 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호의 전압 차가 제 3 PMOS 트랜지스터(P3) 또는 제 4 PMOS 트랜지스터(P4)의 문턱전압 이하일 때, 스위치부(120)의 동작을 설명하면 다음과 같다.First, when the voltage difference between the output signals of the first and second local transmission lines LIO and LIOB is less than or equal to the threshold voltage of the third PMOS transistor P3 or the fourth PMOS transistor P4, the operation of the
스위치부(120)는 스트로브 신호(STB) 및 스위칭 신호(SW)에 응답하여 제어신호(CNT)를 출력한다. 스위치부(120)는 인에이블 상태의 스트로브 신호(STB) 및 디스에이블 상태의 스위칭 신호(SW)에 응답하여 인에이블된 제어신호(CNT)를 출력한다. 인에이블 상태의 스트로브 신호(STB)는 제 6 PMOS 트랜지스터(P6)를 턴 온시키고, 디스에이블 상태의 스위칭 신호(SW)는 제 5 NMOS 트랜지스터(N5)를 턴 오프 시킨다. 이때, 스위치부(120)는 제 5 노드(n5)에 로직 하이의 제어신호(CNT)를 출력한다.The
여기서, 스트로브 신호(STB)의 디스에이블 상태는 로직 하이이고, 인에이블 상태는 로직 로우이다. 스위칭 신호(SW)의 디스에이블 상태는 로직 로우이고, 인에이블 상태는 로직 하이이다. 제어신호(CNT)의 디스에이블 상태는 로직 로우이고, 인에이블 상태는 로직 하이이다.Here, the disable state of the strobe signal STB is logic high, and the enable state is logic low. The disable state of the switching signal SW is logic low and the enable state is logic high. The disable state of the control signal CNT is logic low and the enable state is logic high.
감지부(110)는 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호의 전압 차가 제 3 PMOS 트랜지스터(P3) 또는 제 4 PMOS 트랜지스터(P4)의 문턱전압 이하이면, 디스에이블된 스위칭 신호(SW)를 출력한다The
스위치부(120)는 인에이블 상태의 스트로브 신호(STB) 및 디스에이블 상태의 스위칭 신호(SW)에 응답하여 인에이블된 제어신호(CNT)를 출력한다.The
다음으로, 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호의 전압 차가 소정 전압 레벨 이상일 때, 스위치부(120)의 동작을 설명하면 다음과 같다. 여기서, 소정 전압 레벨 이상의 전압 차는 트랜지스터를 턴 온시키는 문턱전압을 말한다. 본 발명의 실시예에서, 소정 전압 레벨 이상의 전압 차는 제 3 PMOS 트랜지스터(P3) 및 제 4 PMOS 트랜지스터(P4)의 문턱전압이다.Next, when the voltage difference between the output signals of the first and second local transmission lines LIO and LIOB is greater than or equal to a predetermined voltage level, the operation of the
감지부(110)는 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호의 전압 차가 소정 전압 레벨 이상이면, 스위칭 신호(SW)를 인에이블 시켜 출력한다.When the voltage difference between the output signals of the first and second local transmission lines LIO and LIOB is greater than or equal to a predetermined voltage level, the
스위치부(120)는 인에이블된 스위칭 신호(SW)가 입력되면 제어신호(CNT)를 인에이블 시킨다. 스위치부(120)는 인에이블된 스위칭 신호(SW)가 입력되면, 제 5 NMOS 트랜지스터를 턴 온시켜 제 5 노드(n5)에서 접지전압(VSS) 방향으로 전류를 흘려, 제 5 노드(n5)에 로직 로우의 제어신호(CNT)를 출력한다.The
입출력센스앰프(200)는 구동전압(VCORE)과 제 6 노드(n6) 사이에 연결되고 제 7 노드(n7)의 출력신호가 입력되는 제 7 PMOS 트랜지스터(P7), 구동전압(VCORE)과 제 7 노드(n7) 사이에 연결되고 제 7 노드(n7)의 출력신호가 입력되는 제 8 PMOS 트랜지스터(P8), 제 6 노드(n6)와 제 9 노드(n9) 사이에 연결되고 제 1 로컬 전송 라인(LIO)의 출력신호가 입력되는 제 6 NMOS 트랜지스터(N6), 제 7 노드(n7)와 제 9 노드(n9) 사이에 연결되고 제 2 로컬 전송 라인(LIOB)의 출력신호가 입력되는 제 7 NMOS 트랜지스터(N7) 및 제 9 노드(n9)와 접지전압(VSS) 사이에 연결되고 제어신호(CNT)가 입력되는 제 8 NMOS 트랜지스터(N8)를 포함한다.The input /
입출력센스앰프(200)는 인에이블된 제어신호(CNT)에 응답하여 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호를 감지 증폭하여 제 6 노드(n6)에 출력신호(OUT)로 출력한다.The input /
입출력센스앰프(200)는 제어신호(CNT)가 디스에이블 상태로 입력되면 동작을 중단한다.The input /
도 1 내지 도 3을 참조하여, 종래기술에 따른 입출력센스앰프(10)와 본 발명의 반도체 장치를 비교하면 다음과 같다.1 to 3, the input /
종래기술에 따른 입출력센스앰프(10)는 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호를 감지 증폭할 때, 스트로브 신호(STB)에 의해 제어된다. 이때, 스트로브 신호(STB)는 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 전압 차를 감지하지 못한다. 따라서, 종래기술에 따른 입출력센스앰프(10)는 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호의 전압 차를 감지하여 증폭을 완료하여도, 스트로브 신호(STB)에만 의존하여 동작 타이밍이 결정되어 불필요한 전류를 소모한다. 그러나, 본 발명의 실시예에 따른 반도체 장치는 스트로브 신호(STB)가 인에이블되면 입출력센스앰프(200)가 감지 증폭 동작을 수행하고, 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 출력신호의 전압 차가 소정 전압 레벨 이상(예를 들어, 제 3 및 제 4 PMOS 트랜지스터(P3, P4)의 턴 온 전압 이상)이면, 입출력센스앰프(200)가 동작을 중단할 수 있게 한다. 따라서, 본 발명의 실시예에 따른 반도체 장치는 스트로브 신호(STB)뿐만 아니라, 추가적으로 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)의 전압 차를 소정 전압 레벨 이상인지 여부를 감지하여 입출력센스앰프(200)의 동작 타이밍을 결정할 수 있다.The input /
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features, the embodiments described above should be understood as illustrative and not restrictive in all respects. Should be. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.
10: 입출력센스앰프 100: 제어부
110: 감지부 111: 제 1 감지유닛
112: 제 2 감지유닛 113: 싱크부
120: 스위치부 200: 입출력센스앰프10: input and output sense amplifier 100: control unit
110: detection unit 111: first detection unit
112: second detection unit 113: sink
120: switch unit 200: input and output sense amplifier
Claims (21)
상기 제어신호의 디스에이블 상태에 응답하여 상기 제 1 및 제 2 로컬 전송 라인의 출력신호에 대한 감지 증폭 동작이 중지되도록 구성된 입출력센스앰프를 포함하는 반도체 장치.
The control signal is output in response to the output signal and the strobe signal of the first and second local transmission lines. A controller configured to; And
And an input / output sense amplifier configured to stop the sense amplification operation on the output signals of the first and second local transmission lines in response to the disable state of the control signal.
상기 제어부는
상기 제 1 및 제 2 로컬 전송 라인의 출력신호 및 상기 스트로브 신호에 응답하여 스위칭 신호를 출력하는 감지부; 및
상기 스트로브 신호 및 상기 스위칭 신호에 응답하여 상기 제어신호를 출력하는 스위치부를 포함하는 반도체 장치.
The method of claim 1,
The control unit
A detector configured to output a switching signal in response to the output signals of the first and second local transmission lines and the strobe signal; And
And a switch unit configured to output the control signal in response to the strobe signal and the switching signal.
상기 감지부는
상기 제 1 및 제 2 로컬 전송 라인의 출력신호의 전압 차를 감지하여 노드에 스위칭 신호를 출력하는 제 1 감지유닛;
상기 제 1 및 제 2 로컬 전송 라인의 출력신호의 전압 차를 감지하여 상기 노드에 스위칭 신호를 출력하는 제 2 감지유닛; 및
상기 스트로브 신호에 응답하여 상기 노드에 상기 스위칭 신호를 출력하는 싱크부를 포함하는 반도체 장치.
The method of claim 3, wherein
The sensing unit
A first sensing unit sensing a voltage difference between output signals of the first and second local transmission lines and outputting a switching signal to a node;
A second sensing unit sensing a voltage difference between output signals of the first and second local transmission lines and outputting a switching signal to the node; And
And a sink unit configured to output the switching signal to the node in response to the strobe signal.
상기 감지부는
상기 스트로브 신호가 인에이블되면 상기 스위칭 신호를 디스에이블 시키고, 상기 제 1 및 제 2 로컬 전송 라인의 출력신호의 전압 차가 트랜지스터의 턴 온 전압 이상이면 상기 스위칭 신호를 인에이블 시키는 것을 특징으로 하는 반도체 장치.
The method of claim 4, wherein
The sensing unit
And disabling the switching signal when the strobe signal is enabled, and enabling the switching signal when the voltage difference between the output signals of the first and second local transmission lines is greater than the turn-on voltage of the transistor. .
상기 제 1 감지유닛은
상기 제 2 로컬 전송 라인과 상기 노드 사이에 연결되고 상기 제 1 로컬 전송 라인의 출력신호를 입력받는 PMOS 트랜지스터인 것을 특징으로 하는 반도체 장치.
The method of claim 5,
The first sensing unit
And a PMOS transistor connected between the second local transmission line and the node and receiving an output signal of the first local transmission line.
상기 제 1 감지유닛은
상기 제 1 및 제 2 로컬 전송 라인의 전압 차가 상기 PMOS 트랜지스터의 턴 온 전압 이상이면 상기 스위칭 신호를 인에이블 시키는 것을 특징으로 하는 반도체 장치.
The method of claim 6,
The first sensing unit
And enabling the switching signal when the voltage difference between the first and second local transmission lines is equal to or greater than a turn-on voltage of the PMOS transistor.
상기 제 2 감지유닛은
상기 제 1 로컬 전송 라인과 상기 노드 사이에 연결되고 상기 제 2 로컬 전송 라인의 출력신호를 입력받는 PMOS 트랜지스터인 것을 특징으로 하는 반도체 장치.
The method of claim 5,
The second sensing unit
And a PMOS transistor connected between the first local transmission line and the node and receiving an output signal of the second local transmission line.
상기 제 2 감지유닛은
상기 제 1 및 제 2 로컬 전송 라인의 전압 차가 상기 PMOS 트랜지스터의 턴 온 전압 이상이면 상기 스위칭 신호를 인에이블 시키는 것을 특징으로 하는 반도체 장치.
The method of claim 8,
The second sensing unit
And enabling the switching signal when the voltage difference between the first and second local transmission lines is equal to or greater than a turn-on voltage of the PMOS transistor.
상기 스위치부는
인에이블된 상기 스트로브 신호 및 디스에이블된 상기 스위칭 신호가 입력되면 상기 제어신호를 인에이블시키고, 상기 스위칭 신호가 인에이블되면 상기 제어신호를 디스에이블 시키는 것을 특징으로 하는 반도체 장치.
The method of claim 3, wherein
The switch unit
And the control signal is enabled when the enabled strobe signal and the disabled switching signal are input, and the control signal is disabled when the switching signal is enabled.
상기 제어신호는
인에이블된 상기 스트로브 신호가 입력되면 인에이블되고, 상기 제 1 및 제 2 로컬 전송 라인의 출력신호의 전압 차가 트랜지스터의 턴 온 전압 이상이면 디스에이블되는 반도체 장치.
In response to the control signal enabled according to the voltage difference between the strobe signal and the output signal of the first and second local transmission lines, the output signal of the first and second local transmission lines is sensed and amplified, and the control signal is An input / output sense amplifier configured to stop the sense amplification operation on the output signals of the first and second local transmission lines when disabled;
The control signal is
Is enabled when the enabled strobe signal is input, and is disabled when the voltage difference between the output signals of the first and second local transmission lines is greater than the turn-on voltage of the transistor.
상기 반도체 장치는
상기 제 1 및 제 2 로컬 전송 라인의 출력신호 및 상기 스트로브 신호에 응답하여 제어신호를 출력하는 제어부를 더 포함하는 반도체 장치.
The method of claim 11,
The semiconductor device
And a controller configured to output a control signal in response to the output signals of the first and second local transmission lines and the strobe signal.
상기 제어부는
상기 제 1 및 제 2 로컬 전송 라인의 출력신호 및 상기 스트로브 신호에 응답하여 스위칭 신호를 출력하는 감지부; 및
상기 스트로브 신호 및 상기 스위칭 신호에 응답하여 상기 제어신호를 출력하는 스위치부를 포함하는 반도체 장치.
The method of claim 13,
The control unit
A detector configured to output a switching signal in response to the output signals of the first and second local transmission lines and the strobe signal; And
And a switch unit configured to output the control signal in response to the strobe signal and the switching signal.
상기 감지부는
상기 제 1 및 제 2 로컬 전송 라인의 출력신호의 전압 차를 감지하여 노드에 스위칭 신호를 출력하는 제 1 감지유닛;
상기 제 1 및 제 2 로컬 전송 라인의 출력신호의 전압 차를 감지하여 상기 노드에 스위칭 신호를 출력하는 제 2 감지유닛; 및
상기 스트로브 신호에 응답하여 상기 노드에 상기 스위칭 신호를 출력하는 싱크부를 포함하는 반도체 장치.
The method of claim 14,
The sensing unit
A first sensing unit sensing a voltage difference between output signals of the first and second local transmission lines and outputting a switching signal to a node;
A second sensing unit sensing a voltage difference between output signals of the first and second local transmission lines and outputting a switching signal to the node; And
And a sink unit configured to output the switching signal to the node in response to the strobe signal.
상기 감지부는
상기 스트로브 신호가 인에이블되면 상기 스위칭 신호를 디스에이블 시키고, 상기 제 1 및 제 2 로컬 전송 라인의 출력신호의 전압 차가 상기 트랜지스터의 턴 온 전압 이상이면 상기 스위칭 신호를 인에이블 시키는 것을 특징으로 하는 반도체 장치.
The method of claim 15,
The sensing unit
The switching signal is disabled when the strobe signal is enabled, and the switching signal is enabled when the voltage difference between the output signals of the first and second local transmission lines is greater than the turn-on voltage of the transistor. Device.
상기 제 1 감지유닛은
상기 제 2 로컬 전송 라인과 상기 노드 사이에 연결되고 상기 제 1 로컬 전송 라인의 출력신호를 입력받는 PMOS 트랜지스터인 것을 특징으로 하는 반도체 장치.
The method of claim 16,
The first sensing unit
And a PMOS transistor connected between the second local transmission line and the node and receiving an output signal of the first local transmission line.
상기 제 1 감지유닛은
상기 제 1 및 제 2 로컬 전송 라인의 전압 차가 상기 PMOS 트랜지스터의 턴 온 전압 이상이면 상기 스위칭 신호를 인에이블 시키는 것을 특징으로 하는 반도체 장치.
The method of claim 17,
The first sensing unit
And enabling the switching signal when the voltage difference between the first and second local transmission lines is greater than the turn on voltage of the PMOS transistor.
상기 제 2 감지유닛은
상기 제 1 로컬 전송 라인과 상기 노드 사이에 연결되고 상기 제 2 로컬 전송 라인의 출력신호를 입력받는 PMOS 트랜지스터인 것을 특징으로 하는 반도체 장치.
The method of claim 16,
The second sensing unit
And a PMOS transistor connected between the first local transmission line and the node and receiving an output signal of the second local transmission line.
상기 제 2 감지유닛은
상기 제 1 및 제 2 로컬 전송 라인의 전압 차가 상기 PMOS 트랜지스터의 턴 온 전압 이상이면 상기 스위칭 신호를 인에이블 시키는 것을 특징으로 하는 반도체 장치.
The method of claim 19,
The second sensing unit
And enabling the switching signal when the voltage difference between the first and second local transmission lines is equal to or greater than a turn-on voltage of the PMOS transistor.
상기 스위치부는
인에이블된 상기 스트로브 신호 및 디스에이블된 상기 스위칭 신호가 입력되면 상기 제어신호를 인에이블시키고, 상기 스위칭 신호가 인에이블되면 상기 제어신호를 디스에이블 시키는 것을 특징으로 하는 반도체 장치.The method of claim 14,
The switch unit
And the control signal is enabled when the enabled strobe signal and the disabled switching signal are input, and the control signal is disabled when the switching signal is enabled.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120091762A KR102083318B1 (en) | 2012-08-22 | 2012-08-22 | Semiconductor Apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120091762A KR102083318B1 (en) | 2012-08-22 | 2012-08-22 | Semiconductor Apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140025726A KR20140025726A (en) | 2014-03-05 |
KR102083318B1 true KR102083318B1 (en) | 2020-03-02 |
Family
ID=50640657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120091762A KR102083318B1 (en) | 2012-08-22 | 2012-08-22 | Semiconductor Apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102083318B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101062744B1 (en) * | 2009-05-15 | 2011-09-06 | 주식회사 하이닉스반도체 | Differential amplifier |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100337205B1 (en) * | 1999-11-22 | 2002-05-17 | 박종섭 | Data sense amplifier driver |
KR20100097891A (en) * | 2009-02-27 | 2010-09-06 | 삼성전자주식회사 | Non-volatile memory device and current copy circuit for the same |
-
2012
- 2012-08-22 KR KR1020120091762A patent/KR102083318B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101062744B1 (en) * | 2009-05-15 | 2011-09-06 | 주식회사 하이닉스반도체 | Differential amplifier |
Also Published As
Publication number | Publication date |
---|---|
KR20140025726A (en) | 2014-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102163523B1 (en) | Amplifier circuit and semiconductor memory device including the same | |
KR102197137B1 (en) | Semiconductor device and semiconductor system using the same | |
KR20130072869A (en) | Precharge circuit and non-volatile memory device | |
KR100881197B1 (en) | Semiconductor memory device for reducing precharge time | |
KR101062744B1 (en) | Differential amplifier | |
KR20120121709A (en) | Semiconductor memory device and method for operating the same | |
KR101949501B1 (en) | Semiconductor Apparatus and Data Output Circuit Therefor | |
US7355448B2 (en) | Semiconductor memory device for internally controlling strength of output driver | |
CN110010168B (en) | Semiconductor memory device with a plurality of memory cells | |
KR102083318B1 (en) | Semiconductor Apparatus | |
KR20150080998A (en) | Self bias buffer circuit and memory device including the same | |
KR20150064880A (en) | Semiconductor device and method of driving the same | |
US9536576B2 (en) | Semiconductor device with a sense amplifier unit responsive to a voltage change of input signals and a sense control signal | |
US9019789B2 (en) | Semiconductor integrated circuit having differential signal transmission structure and method for driving the same | |
US8339885B2 (en) | Data transfer circuit of semiconductor apparatus | |
US8730749B2 (en) | Data transmission circuit and semiconductor apparatus using the same | |
KR100845782B1 (en) | Circuit for Amplifying Data of Semiconductor Memory Apparatus | |
KR102034614B1 (en) | Semiconductor memory device | |
US9479170B2 (en) | Buffer circuit and operation method thereof | |
KR102507170B1 (en) | Sense amplifier and input/output circuit of semiconductor apparatus including the same | |
KR20140028542A (en) | Semiconductor memory device and operating method thereof | |
US8890576B2 (en) | Input/output sense amplifier | |
US7888992B2 (en) | Circuit and method for controlling internal voltage | |
US9190123B2 (en) | Semiconductor devices and semiconductor systems including the same | |
US9202540B1 (en) | Semiconductor memory device and method for operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |