KR102075955B1 - Two-in-one planer inductor - Google Patents
Two-in-one planer inductor Download PDFInfo
- Publication number
- KR102075955B1 KR102075955B1 KR1020180145682A KR20180145682A KR102075955B1 KR 102075955 B1 KR102075955 B1 KR 102075955B1 KR 1020180145682 A KR1020180145682 A KR 1020180145682A KR 20180145682 A KR20180145682 A KR 20180145682A KR 102075955 B1 KR102075955 B1 KR 102075955B1
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- leg
- cores
- core
- legs
- Prior art date
Links
- 238000004804 winding Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 abstract description 2
- 230000004907 flux Effects 0.000 description 15
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 208000032365 Electromagnetic interference Diseases 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241000282472 Canis lupus familiaris Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F3/00—Cores, Yokes, or armatures
- H01F3/10—Composite arrangements of magnetic circuits
- H01F3/14—Constrictions; Gaps, e.g. air-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
본 발명은 투인원 평면 인덕터에 관한 것으로, 특히 장치 크기를 획기적으로 감소시킬 수 있도록 하는 투인원 평면 인덕터에 관한 것이다. FIELD OF THE INVENTION The present invention relates to two-in-one planar inductors, and more particularly, to two-in-one planar inductors that can significantly reduce device size.
각종 전자 전기 기기(예를 들어, 디스플레이 장치)의 고조파 대책으로서, 역률 개선(PFC; Power Factor Correction) 회로를 사용한다. 역률 개선(PFC) 회로는 입력 전압과 입력 전류의 위상을 일치시켜 무효 전력의 발생을 억제함으로써 유효 전력의 효율적인 사용을 위해 전원 장치에 일반적으로 채택되고 있다.Power factor correction (PFC) circuits are used as countermeasures for harmonics in various electronic and electrical equipment (for example, display devices). Power factor correction (PFC) circuits are commonly employed in power supplies for efficient use of active power by matching the phase of the input voltage and input current to suppress the generation of reactive power.
역률 개선(PFC) 회로에 대한 규정은 유럽의 IEC555-2, IEC555-4, 미국의 IEEE519의 규정에 따르도록 권고되고 있다. 이러한 역률 개선(PFC) 회로에는 다양한 방식이 있으며, 인터리브(interleaved) 방식도 그 중 하나이다. The regulations for power factor correction (PFC) circuits are recommended to comply with the provisions of IEC555-2, IEC555-4 in Europe and IEEE519 in the United States. There are various types of power factor correction (PFC) circuits, and interleaved is one of them.
인터리브(interleaved) 방식이란 2개의 부스트(Boost)용 인덕터가 180도 위상각을 가지고 교번으로 동작되게 제어 IC에서 스위칭 소자를 듀얼(dual) 제어하는 것으로, 싱글(single) 제어 방식의 역률 개선(PFC) 회로에 비해 무효 전력을 효율적으로 억제할 수 있을 뿐만 아니라 리플(ripple) 감소 및 EMI(Electro Magnetic Interference)에 유리한 장점이 있다.The interleaved method is a dual control of switching elements in a control IC such that two boost inductors are alternately operated with a 180 degree phase angle, thereby improving the power factor of a single control method (PFC). In addition to suppressing the reactive power efficiently, the circuit has advantages in terms of ripple reduction and electro magnetic interference (EMI).
도 1은 일반적인 인터리브 방식의 역률 개선 회로도로서, 정류부(10), 인덕터부(20), 스위칭부(30) 및 제어부(40)를 포함한다.FIG. 1 is a general interleaved power factor improvement circuit diagram and includes a
정류부(10)는 브릿지 다이오드(Bridge Diode)로 구성되며, 상용 교류 전원(AC)을 전파 정류한다.The
인덕터부(20)는 제1부스트용 인덕터(21; 이하, 제1인덕터라 한다)와 제2부스트용 인덕터(22; 이하, 제2인덕터라 한다)로 구성되며, 제1 인덕터 코일(L1) 및 제2 인덕터 코일(L2)는 각각 정류부(10)에 전기적으로 병렬 연결된다. The
스위칭부(30)는 제1 인덕터 코일(L1) 및 제2 인덕터 코일(L2)가 서로 다른 주기 구체적으로, 180도의 위상각을 가지고 교번으로 동작되게 제1 인덕터 코일(L1)로부터의 전원을 온/오프 스위칭하는 제1전력 스위칭 소자(31)와, 제2 인덕터 코일(L2)로부터의 전원을 온/오프 스위칭하는 제2전력 스위칭 소자(32)를 포함한다.The
또한, 스위칭부(30)는 제1전력 스위칭 소자(31) 및 제2전력 스위칭 소자(32)의 스위칭 시에 전원을 정류하는 제1다이오드(33) 및 제2다이오드(34)와, 출력 전원을 안정화시키는 콘덴서(35)를 더 포함한다. 제1다이오드(33) 및 제2다이오드(34)는 제1전력 스위칭 소자(31) 및 제2전력 스위칭 소자(32)에 각각 연결되어 제1전력 스위칭 소자(31) 및 제2전력 스위칭 소자(32)가 교번으로 스위칭할 때에 발생하는 역전류를 방지한다.In addition, the
제어부(40)는 인터리브(Interleaved) 제어 IC로 구성되며, 제1 인덕터 코일(L1) 및 제2 인덕터 코일(L2)가 서로 다른 주기로 교번하여 동작되도록 유도 전류를 흘려 줌과 동시에 위상이 서로 다른 입력 전류를 위상에 맞게 변류하도록 제1 전력 스위칭 소자(31) 및 제2전력 스위칭 소자(32)의 온/오프 상태를 제어하여 제1 인덕터 코일(L1) 및 제2 인덕터 코일(L2)의 동작 상태를 제어한다.The control unit 40 is composed of an interleaved control IC. The inductor current flows while the first inductor coil L1 and the second inductor coil L2 are alternately operated at different periods, and at the same time, inputs of different phases. Operating states of the first inductor coil L1 and the second inductor coil L2 are controlled by controlling the on / off states of the first power switching element 31 and the second power switching element 32 so as to flow the current in phase. To control.
그러나, 종래의 인터리브(interleaved) 방식의 역률 개선(PFC) 회로에서는 2개의 부스트(Boost)용 인덕터를 권선 코어에 감기 위해 각각의 부스트(Boost)용 인덕터가 권선되는 코어를 듀얼 코어 방식으로 별도로 구성하는 구조를 채택하고 있다. However, in the conventional interleaved power factor correction (PFC) circuit, in order to wind two boost inductors on a winding core, a core in which each boost inductor is wound is configured in a dual core manner. I adopt the structure to say.
따라서 각각의 부스트(Boost)용 인덕터마다 한 쌍의 코어가 필요하므로 2개의 부스트(Boost)용 인덕터를 사용할 경우 4개의 코어가 필요하게 된다. 이는 부품 단가의 증가와 부품을 배치하는 인쇄 회로 기판(PCB)의 면적을 증가시켜 코어의 구조 개선이 필요하다.As a result, a pair of cores is required for each boost inductor, so four cores are required when using two boost inductors. This necessitates an increase in the cost of parts and an increase in the area of a printed circuit board (PCB) in which the parts are placed, thereby improving the structure of the core.
이에 국내공개특허 제10-2012-0020325호에서는, 도 2에서와 같이 제1레그, 제2레그 및 제3레그를 가지는 "E" 자형의 코어 두 개를 마주보게 결합한 후, 양 가장자리에 위치한 2개의 각각에 인덕터 코일을 권선함으로써, 코어의 수를 절반으로 줄여 부품 배치 및 코어 사이즈의 최적화가 가능하도록 하는 방안을 제안하고 있습니다. Accordingly, in Korean Patent Publication No. 10-2012-0020325, as shown in FIG. 2, two cores having an “E” shape having a first leg, a second leg, and a third leg face each other, and then, two edges positioned at both edges thereof. By winding the inductor coils in each of the two dogs, we propose to reduce the number of cores in half so that component placement and core size can be optimized.
그러나 국내공개특허 제10-2012-0020325호에서는 권선용 보빈을 통해 인덕터 코일을 권선하는 방식을 이용하고 있어, 2개의 코어 사이에는 반드시 권선용 보빈이 삽입 가능한 공간을 반드시 마련되어야 하는 단점이 있다. However, Korean Patent Publication No. 10-2012-0020325 uses a method of winding an inductor coil through a winding bobbin, and there is a disadvantage in that a winding bobbin must be provided between two cores.
또한 인턱터 코일이 레그의 수직방향으로 권선되므로, 충분한 인덕터 용량 확보를 위해서는 레그의 길이 또한 증가되어야 하는 단점도 있다. In addition, since the inductor coil is wound in the vertical direction of the leg, the leg length must also be increased to secure sufficient inductor capacity.
이에 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명은 코어 레그를 감싸는 인덕터 코일을 회로 기판에 패터닝하여 코어에 삽입함으로써, 장치 크기가 획기적으로 감소될 수 있도록 하는 투인원 평면 인덕터를 제공하고자 한다. In order to solve the above problems, the present invention is to provide a two-in-one planar inductor to significantly reduce the device size by inserting the inductor coil surrounding the core leg on the circuit board to insert into the core.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 본 발명이 속하는 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The object of the present invention is not limited to the above-mentioned object, and other objects that are not mentioned will be clearly understood by those skilled in the art from the following description.
상기 과제를 해결하기 위한 수단으로서, 본 발명의 일 실시 형태에 따르면, 양 가장자리와 중앙에 형성된 제1 내지 제3 레그를 가지며, 서로 마주보게 결합되는 제1 및 제2 코어; 및 상기 제1 내지 제3 레그가 관통하도록 양 가장자리와 중앙에 형성된 제1 내지 제3 홀과, 양 가장자리에 형성된 제1 홀 및 제3 홀 각각을 감싸도록 패터닝된 제1 및 제2 인덕터 코일을 구비하는 회로 기판을 포함하는 투인원 평면 인덕터를 제공한다. As a means for solving the above problems, according to an embodiment of the present invention, the first and second legs having first to third legs formed at both edges and the center, and coupled to face each other; And first and third inductor coils patterned to surround each of the first and third holes formed at both edges and the center thereof to penetrate the first to third legs, and the first and third holes formed at both edges thereof. Provided is a two-in-one planar inductor including a circuit board provided.
상기 제1 및 제2 코어의 제2 레그 길이 합이 상기 회로 기판의 두께에 의해 결정되는 것을 특징으로 한다. The sum of the second leg lengths of the first and second cores is determined by the thickness of the circuit board.
상기 제1 인덕터 코일과 상기 제2 인덕터 코일의 권선 방향이 동일한 것을 특징으로 한다. The winding direction of the first inductor coil and the second inductor coil is the same.
상기 제1 및 제2 코어의 제1 레그와 제3 레그는 동일한 단면적을 가지는 것을 특징으로 한다. The first leg and the third leg of the first and second cores have the same cross-sectional area.
상기 제1 및 제2 코어의 제2 레그의 단면적은 상기 제1 및 제2 코어의 상기 제1 레그와 상기 제3 레그의 단면적의 2배인 것을 특징으로 한다. The cross sectional area of the second legs of the first and second cores is twice the cross sectional area of the first leg and the third leg of the first and second cores.
상기 제1 코어의 제1 레그와 상기 제2 코어의 제1 레그 사이, 상기 제1 코어의 제3 레그와 상기 제2 코어의 제3 레그 사이에는 공극이 형성되는 것을 특징으로 한다. A void is formed between the first leg of the first core and the first leg of the second core, between the third leg of the first core and the third leg of the second core.
상기 회로 기판은 상기 제1 및 제2 인덕터 코일이 적층 방식으로 패터닝된 n(n은 2 이상의 자연수)개의 레이어로 구현될 수 있는 것을 특징으로 한다. The circuit board may be embodied as n layers in which the first and second inductor coils are patterned in a stacked manner.
본 발명은 제1 및 제2 코어의 양 가장자리에 형성된 2개 레그를 감싸는 인덕터 코일을 회로 기판에 패터닝하여 코어에 삽입함으로써, 제1 및 제2 코어의 간격이 회로 기판 두께 만큼 감소되고, 이에 따라 장치 크기가 획기적으로 감소될 수 있도록 한다. According to the present invention, an inductor coil surrounding two legs formed at both edges of the first and second cores is patterned on the circuit board and inserted into the core, whereby the spacing between the first and second cores is reduced by the circuit board thickness. Allows the device size to be significantly reduced.
도 1은 일반적인 인터리브 방식의 역률 개선 회로도이다.
도 2는 종래의 기술에 따른 인덕터 코어의 구조를 나타낸 사시도이다.
도 3은 본 발명의 일 실시예에 따른 투인원 평면 인덕터의 분해 사시도이다.
도 4는 본 발명의 일 실시예에 따른 투인원 평면 인덕터의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 투인원 평면 인덕터의 제1 및 제2 코어 결합 구조를 도시한 도면이다.
도 6는 본 발명의 다른 실시예에 따른 회로 기판을 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 평면 인덕터의 자속 경로도이다.1 is a general power factor correction circuit diagram of the interleaved method.
Figure 2 is a perspective view showing the structure of the inductor core according to the prior art.
3 is an exploded perspective view of a two-in-one planar inductor according to an embodiment of the present invention.
4 is a cross-sectional view of a two-in-one planar inductor according to an embodiment of the present invention.
5 is a diagram illustrating a first and second core coupling structure of a two-in-one planar inductor according to an exemplary embodiment of the present invention.
6 illustrates a circuit board according to another embodiment of the present invention.
7 is a magnetic flux path diagram of a planar inductor according to an exemplary embodiment of the present invention.
본 발명의 목적 및 효과, 그리고 그것들을 달성하기 위한 기술적 구성들은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.The objects and effects of the present invention and the technical configurations for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. In describing the present invention, when it is determined that a detailed description of a known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다.Terms to be described later are terms defined in consideration of functions in the present invention, and may be changed according to intentions or customs of users or operators.
그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms. The present embodiments are merely provided to complete the disclosure of the present invention and to fully inform the scope of the invention to those skilled in the art, and the present invention is defined by the scope of the claims. It will be. Therefore, the definition should be made based on the contents throughout the specification.
도 3은 본 발명의 일 실시예에 따른 투인원 평면 인덕터의 분해 사시도이고, 도 4는 본 발명의 일 실시예에 따른 투인원 평면 인덕터의 제1 및 제2 코어이고, 도 5는 본 발명의 일 실시예에 따른 투인원 평면 인덕터의 단면도이다. 3 is an exploded perspective view of a two-in-one flat inductor according to an embodiment of the present invention, Figure 4 is a first and second core of the two-in-one flat inductor according to an embodiment of the present invention, Figure 5 is A cross-sectional view of a two-in-one planar inductor according to one embodiment.
도 3 및 도 4를 참고하면, 본 발명의 투인원 평면 인덕터는 양 가장자리와 중앙에 형성된 제1 내지 제3 레그((leg11,leg12,leg13),(leg21,leg22,leg32))를 가지는 제1 및 제2 코어(210, 220), 3개의 레그((leg11,leg12,leg13),(leg21,leg22,leg32))가 관통하도록 양 가장자리와 중앙에 형성된 제1 내지 제3 홀(H1,H2,H3)과, 양 가장자리에 형성된 제1 홀(H1) 및 제3 홀(H3) 각각을 감싸도록 패터닝된 제1 및 제2 인덕터 코일(L1, L2)을 구비하는 회로 기판(230)을 포함한다. 3 and 4, the two-in-one planar inductor of the present invention has a first to third legs (leg11, leg12, leg13) and (leg21, leg22, leg32) formed at both edges and the center thereof. And first to third holes H1 and H2 formed at both edges and at the center thereof so that the
즉, 본 발명은 3개의 레그를 가지는 "E"자형의 제1 및 제2 코어(210, 220)를 마주보게 결합하여 "EE" 결합 구조의 코어를 형성하되, 제1 및 제2 인덕터 코일(L1,L2)이 회로 기판(230)에 패터닝되어 삽입되는 구조를 가진다. That is, the present invention combines the first and
이러한 경우, 제1 및 제2 인덕터 코일(L1,L2)을 권선하기 위한 권선용 보빈이 제1 및 제2 코어(210, 220) 사이에 삽입되지 않아도 된다. 또한 제1 및 제2 인덕터 코일(L1,L2)이 회로기판(230) 상에서 레그의 수평 방향으로 권선되므로, 레그의 길이가 회로 기판의 두께 만큼 짧아질 수 있게 된다. In this case, a winding bobbin for winding the first and second inductor coils L1 and L2 may not be inserted between the first and
결국, 본 발명의 평면 인덕터는 제1 및 제2 코어(210, 220) 사이에 회로 기판(230)에 삽입될 공간만 확보하면 되고, 그 결과 평면 인덕터의 전체 부피는 획기적으로 감소하게 된다. As a result, the planar inductor of the present invention only needs to secure a space to be inserted into the
한편, 제1 및 제2 코어(210, 220)의 양 가장자리에 위치한 제1 및 제3 레그(leg11,leg13,leg21,leg32)은 서로 동일한 형상과 동일한 면적을 가지고, 제2 레그(leg12,leg22)는 제1 및 제3 레그(leg11,leg13,leg21,leg32) 보다 약 2배 정도의 넓은 면적을 가지도록 한다. 이는 제1 인덕터 코일(L1) 및 제2 인덕터 코일(L2)에 의해 형성되는 자속(Φ)의 경로가 제2 레그(leg12,leg22) 상에서 중첩되지 않게 하기 위함이다.Meanwhile, the first and third legs leg11, leg13, leg21, and leg32 positioned at both edges of the first and
도 5를 참고하면, 본 발명의 제1 및 제2 코어(210, 220)의 제2 레그(leg12,leg22)는 서로 접하도록 하나, 제1 레그(leg11,leg21)간, 제3(leg13,leg23)간은 서로 소정 거리 이격되어 공극(Air gap)을 형성하도록 한다. 이는 제1 레그(leg11,leg21)간 및 제3(leg13,leg23)간에 형성된 공극(Air Gap)을 통해 자기저항(magnetic reluctance) 증가시켜 상호간에 간섭이 없어지도록 하고, 그 결과 결합 계수를 낮추기 위함이다. Referring to FIG. 5, the second legs leg12 and leg22 of the first and
그리고 제1 인덕터 코일(L1)과 제2 인덕터 코일(L2)은 구리와 같은 금속 물질로 패터닝되며, 인덕터 용량에 따라 금속 라인의 두께 및 홀 감싸기 횟수(또는 금속 라인 길이)가 가변될 수 있다. The first inductor coil L1 and the second inductor coil L2 are patterned with a metal material such as copper, and the thickness of the metal line and the number of hole wraps (or metal line lengths) may vary according to the inductor capacity.
또한 도 6에서와 같이, 회로 기판(230)을 n(n은 2 이상의 자연수)개의 레이어(110-1~110-3)로 구현하고, n개의 레이어 각각을 인덕터 코일을 적층 방식으로 패터닝함으로써, 제1 인덕터 코일(L1)과 제2 인덕터 코일(L2)이 레그의 수평 방향 뿐 아니라 수직 방향으로도 권선되는 효과를 제공할 수도 있도록 한다. In addition, as shown in Figure 6, by implementing the
도 7은 본 발명의 일 실시예에 따른 평면 인덕터의 자속 경로도이다.7 is a magnetic flux path diagram of a planar inductor according to an exemplary embodiment of the present invention.
도 7에서와 같이, 본 발명의 평면 인덕터는 "E"자형의 제1 코어(120)와 제2 코어(130)를 마주보게 결합하여 "EE" 결합 구조의 코어가 서로 자기적으로 연결되도록 구성한다. As shown in FIG. 7, the planar inductor of the present invention is configured such that cores of the “EE” coupling structure are magnetically connected to each other by coupling the
그리고 제1 인덕터 코일(L1)과 제2 인덕터 코일(L2)이 패터닝된 회로 기판(230)이 제1 코어(120)와 제2 코어(130)의 사이에 삽입되면, 제1 인덕터 코일(L1)은 제1 레그(leg11,leg21)의 수평 방향으로 권선되고, 제2 인덕터 코일(L2)는 제3(leg13,leg23)의 수평 방향으로 권선되는 효과가 발생하게 된다. When the
한편, 오른 나사의 법칙에 의하면 인덕터에 흐르는 전류의 방향에 의해 자속의 방향은 결정되며, 이는 인덕터 코일의 권선 방향이 같다면 자속의 방향도 같다는 것을 의미한다. On the other hand, according to the law of the right screw, the direction of the magnetic flux is determined by the direction of the current flowing through the inductor, which means that the direction of the magnetic flux is the same if the winding direction of the inductor coil is the same.
이에 제1 인덕터 코일(L1)와 제2 인덕터 코일(L2)가 레그를 동일 방향(예를 들어, 시계 방향)으로 권선하게 되면, 양쪽 1 인덕터 코일(L1)와 제2 인덕터 코일(L2)의 자속 ΦL1, ΦL2 방향은 서로 마주보는 형태(밀어내는 방향)가 되고 제2 레그(leg12,leg22)를 통해 각각 자신에게 리턴되는 형태로 자속이 흐르게 되어, 각 코일에서 발생한 자속이 맞은편 코일에 흘러 영향을 주지 않는다. Accordingly, when the first inductor coil L1 and the second inductor coil L2 wind the legs in the same direction (for example, in a clockwise direction), the first inductor coil L1 and the second inductor coil L2 The magnetic flux ΦL1 and ΦL2 directions face each other (the pushing direction), and the magnetic flux flows in the form returned to each of them through the second legs leg12 and leg22, and the magnetic flux generated from each coil flows to the opposite coil. Does not affect
다만, 제1 인덕터 코일(L1)에 흐르는 전류에 의해 발생한 자속이 맞은 편 제2 인덕터 코일(L2)에 흐를 경우, 이는 높은 결합계수를 갖게 되며 서로에게 영향을 준게 된다. However, when the magnetic flux generated by the current flowing in the first inductor coil (L1) flows in the opposite second inductor coil (L2), it has a high coupling coefficient and affects each other.
이에 본 발명에서는 여자되는 전류의 평형을 위해 제1 인덕터 코일(L1)의 권선비와 제2 인덕터 코일(L2)의 권선비를 동일하게 설정하도록 한다. Accordingly, in the present invention, the winding ratio of the first inductor coil L1 and the winding ratio of the second inductor coil L2 are set equal to each other to balance the excited current.
또한 결합계수를 더 낮추기 위해 각각의 인덕터 권선이 감긴 돌출부 양쪽 사이드에 공극(Air gap)을 두어 자기저항(magnetic reluctance) 증가시켜 상호간에 간섭이 없도록 한다.To further lower the coupling coefficient, air gaps are placed on both sides of each of the protrusions of each inductor winding to increase magnetic reluctance so that there is no interference.
그리고 자속이 다시 리턴되는 길목인 제2 레그(leg12,leg22)에는 공극을 두지 않아 자기저항을 최소화시켰고 자신의 자속이 쉽게 리턴될 수 있도록 하였다. 만약, 제2 레그(leg12,leg22)에 공극을 둘 경우, 제2 레그(leg12,leg22)에도 자기저항이 발생하여 상대 인덕터로 자속이 일부 흘러 영향을 줄 수 있다. 즉, 결합계수가 증가될 수 있다. In addition, the second leg (leg12, leg22), which is a way of returning the magnetic flux, has no gaps to minimize the magnetoresistance and allow the magnetic flux to be easily returned. If a gap is provided in the second legs leg12 and leg22, a magnetoresistance may occur in the second leg leg12 and leg22, and the magnetic flux may partially flow to the relative inductor. That is, the coupling coefficient can be increased.
더하여, 제2 레그(leg12,leg22)에는 자속 ΦL1과 ΦL2 의 합자속이 흐르기 때문에 높은 자속밀도로 인해 자속 밀도포화현상이 올 수 있음을 고려하여, 제2 레그(leg12,leg22)의 단면적을 제1 및 제3 레그((leg11,leg21), (leg13,leg23)의 단면적의 2배가 되도록 한다. In addition, since the magnetic flux of magnetic flux ΦL1 and ΦL2 flows in the second leg (leg12, leg22), the cross-sectional area of the second leg (leg12, leg22) is determined in consideration of the possibility of high magnetic flux density. And twice the cross-sectional area of the third legs (leg11, leg21) and (leg13, leg23).
이와 같이, 2개의 "E"자형 코어(210,220)를 서로 마주보게 결합하는 "EE" 결합 구조의 인덕터 코어 구조로 종래에 비하여 코어(210,220)의 수를 절반(4개→ 2개)로 줄일 수 있게 된다. 이러한 코어(210,220)수의 절감은 부품 배치 및 코어(100) 사이즈의 최적화를 가능하게 하여 전체적인 부품 비용을 절감할 수 있게 한다.As described above, the inductor core structure of the "EE" coupling structure that combines two "E" shaped
또한 2개의 "E"자형 코어(210,220) 사이의 간격(보다 구체적으로, 제1 및 제2 코어(210, 220)의 제2 레그 길이 합(leg12+leg12))을 회로 기판의 두께 정도로 감소시킴으로써, 평면 인덕터의 전체 크기 및 부피가 더욱 감소될 수 있도록 한다. It is also possible to reduce the spacing (more specifically, the second leg length sum (leg12 + leg12) of the first and
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and those skilled in the art to which the present invention pertains may make various modifications and changes without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
Claims (7)
상기 제1 내지 제3 레그가 관통하도록 양 가장자리와 중앙에 형성된 제1 내지 제3 홀과, 양 가장자리에 형성된 제1 홀 및 제3 홀 각각을 감싸도록 패터닝된 제1 및 제2 인덕터 코일이 상부면에 소정거리 이격되어 패터닝된 회로 기판을 포함하는 투인원 평면 인덕터.First and second cores having first to third legs formed at both edges and a center thereof, and coupled to face each other; And
First and third inductors formed at both edges and centers thereof to penetrate the first to third legs, and first and second inductor coils patterned to surround each of the first and third holes formed at both edges thereof. A two-in-one planar inductor comprising a patterned circuit board spaced a predetermined distance from the surface.
상기 제1 및 제2 코어의 제2 레그 길이 합이 상기 회로 기판의 두께에 의해 결정되는 것을 특징으로 하는 투인원 평면 인덕터.The method of claim 1,
And the sum of the second leg lengths of the first and second cores is determined by the thickness of the circuit board.
상기 제1 인덕터 코일과 상기 제2 인덕터 코일의 권선 방향이 동일한 것을 특징으로 하는 투인원 평면 인덕터.The method of claim 1,
And a winding direction of the first inductor coil and the second inductor coil is the same.
상기 제1 및 제2 코어의 제1 레그와 제3 레그는 동일한 단면적을 가지는 것을 특징으로 하는 투인원 평면 인덕터.The method of claim 1,
And a first leg and a third leg of the first and second cores have the same cross-sectional area.
상기 제1 및 제2 코어의 제2 레그의 단면적은 상기 제1 및 제2 코어의 상기 제1 레그와 상기 제3 레그의 단면적의 2배인 것을 특징으로 하는 투인원 평면 인덕터.The method of claim 4, wherein
And the cross-sectional area of the second leg of the first and second cores is twice the cross-sectional area of the first leg and the third leg of the first and second cores.
상기 제1 코어의 제1 레그와 상기 제2 코어의 제1 레그 사이, 상기 제1 코어의 제3 레그와 상기 제2 코어의 제3 레그 사이에는 공극이 형성되는 것을 특징으로 하는 투인원 평면 인덕터.The method of claim 1,
A two-in-one planar inductor is formed between the first leg of the first core and the first leg of the second core, the third leg of the first core and the third leg of the second core. .
상기 제1 및 제2 인덕터 코일이 적층 방식으로 패터닝된 n(n은 2 이상의 자연수)개의 레이어로 구현될 수 있는 것을 특징으로 하는 투인원 평면 인덕터.The method of claim 1, wherein the circuit board
2. The two-in-one planar inductor of claim 1, wherein the first and second inductor coils may be embodied in n (n is a natural number of two or more) layers patterned in a stacked manner.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180145682A KR102075955B1 (en) | 2018-11-22 | 2018-11-22 | Two-in-one planer inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180145682A KR102075955B1 (en) | 2018-11-22 | 2018-11-22 | Two-in-one planer inductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102075955B1 true KR102075955B1 (en) | 2020-02-12 |
Family
ID=69569840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180145682A KR102075955B1 (en) | 2018-11-22 | 2018-11-22 | Two-in-one planer inductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102075955B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000012578U (en) * | 1998-12-19 | 2000-07-05 | 구자홍 | Core Structure of Switching Transformer |
| KR101089976B1 (en) * | 2009-09-02 | 2011-12-05 | 삼성전기주식회사 | Planar transformer |
| KR20120020325A (en) | 2010-08-30 | 2012-03-08 | 삼성전자주식회사 | Inductor core for power factor correction circuit |
| KR20180007888A (en) * | 2016-07-14 | 2018-01-24 | 이주열 | Common winding wire planar transformer |
-
2018
- 2018-11-22 KR KR1020180145682A patent/KR102075955B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000012578U (en) * | 1998-12-19 | 2000-07-05 | 구자홍 | Core Structure of Switching Transformer |
| KR101089976B1 (en) * | 2009-09-02 | 2011-12-05 | 삼성전기주식회사 | Planar transformer |
| KR20120020325A (en) | 2010-08-30 | 2012-03-08 | 삼성전자주식회사 | Inductor core for power factor correction circuit |
| KR20180007888A (en) * | 2016-07-14 | 2018-01-24 | 이주열 | Common winding wire planar transformer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6980077B1 (en) | Composite magnetic core for switch-mode power converters | |
| US7427910B2 (en) | Winding structure for efficient switch-mode power converters | |
| JP5336580B2 (en) | Coupling inductor and manufacturing method thereof | |
| US7511599B2 (en) | Coil structure for high frequency transformer | |
| RU2662798C2 (en) | Linear electromagnetic device | |
| JP5062439B2 (en) | PFC choke coil for interleaving | |
| US9721719B1 (en) | Coupled inductors with leakage plates, and associated systems and methods | |
| KR102203090B1 (en) | Transformer and adapter | |
| JP2013502074A (en) | Coupled inductor with improved leakage inductance control | |
| US20120293293A1 (en) | Magnetic device and method for generating inductance | |
| US20120049994A1 (en) | Inductor core for power factor correction circuit | |
| JP5939274B2 (en) | Power supply | |
| JP2008021788A (en) | Multilayer inductor | |
| JP2006318946A (en) | Laminated inductor | |
| US20220208425A1 (en) | Integrated inductor and power module | |
| JP2007123596A (en) | Dc reactor and inverter device | |
| WO2018012059A1 (en) | Compound smoothing inductor and smoothing circuit | |
| JP2014063856A (en) | Composite magnetic component and switching power supply device | |
| KR101251843B1 (en) | Transformer | |
| TWI389148B (en) | Transformer for reducing emi and power conversion circuit using the same | |
| JPH08181018A (en) | Coil device | |
| JP2008085004A (en) | Loosely-coupled transformer and switching power supply | |
| JP5904228B2 (en) | Power supply | |
| JP2009038297A (en) | Semiconductor device | |
| KR102075955B1 (en) | Two-in-one planer inductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |