KR102042323B1 - Hs 알고리즘을 이용하여 최적해를 도출하는 방법 및 이를 수행하는 단말 장치 - Google Patents

Hs 알고리즘을 이용하여 최적해를 도출하는 방법 및 이를 수행하는 단말 장치 Download PDF

Info

Publication number
KR102042323B1
KR102042323B1 KR1020170183583A KR20170183583A KR102042323B1 KR 102042323 B1 KR102042323 B1 KR 102042323B1 KR 1020170183583 A KR1020170183583 A KR 1020170183583A KR 20170183583 A KR20170183583 A KR 20170183583A KR 102042323 B1 KR102042323 B1 KR 102042323B1
Authority
KR
South Korea
Prior art keywords
hmcr
par
harmony
memory
repetitions
Prior art date
Application number
KR1020170183583A
Other languages
English (en)
Other versions
KR20190059816A (ko
Inventor
심귀보
이우영
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Publication of KR20190059816A publication Critical patent/KR20190059816A/ko
Application granted granted Critical
Publication of KR102042323B1 publication Critical patent/KR102042323B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

HS 알고리즘을 이용한 최적해 도출 방법 및 이를 수행하기 위한 기록 매체가 개시된다. 개시된 특정 변수의 최적해 도출 방법은 상기 특정 변수를 HS(Harmony Search) 알고리즘의 하모니로 설정하는 단계; 랜덤 선택을 통해 상기 하모니의 초기값을 설정하여 하모니 메모리를 초기화하는 단계; 및 HMCR(Harmony Memory Considering Rate) 및 PAR(Pitch adjusting Rate)를 이용해 상기 하모니 메모리를 반복적으로 업데이트하여 최적해를 도출하는 단계;를 포함하되, 상기 HMCR 및 상기 PAR는 상기 업데이트 시 변경되며, i번째 업데이트 시점에서 상기 HMCR 및 상기 PAR가 1 또는 0의 값을 갖는 경우, 상기 HMCR 및 상기 PAR는 최대 반복 횟수 및 상기 i번째 업데이트 시점까지의 반복 횟수에 기초하여 설정된다.

Description

HS 알고리즘을 이용하여 최적해를 도출하는 방법 및 이를 수행하는 단말 장치{Method for deriving optimal solution using the HS algorithm and Terminal device for performing the same}
본 발명의 실시예들은 HS 알고리즘을 이용하여 정확한 최적해를 도출할 수 있는 방법 및 이를 수행하는 단말 장치와 관련된 것이다.
HS(Harmony Search) 알고리즘은 음악의 즉흥 연주에서 연주자들이 최적의 화음을 찾아내기 위하여 더 좋은 하모니를 찾는 방법을 모방한 최적화 알고리즘이다.
HS 알고리즘은 초기 하모니 메모리를 생성하고 새로운 해를 생성하여 기존의 해와 성능 비교를 통하여 하모니 메모리를 업데이트하는 방법으로 최적화를 진행한다. 도 1에서는 종래의 HS 알고리즘의 적용 과정을 도시하고 있다.
이 때, HS 알고리즘은 랜덤으로 생성된 변수가 저장되는 공간인 하모니 메모리(Harmony Memory)에 변수를 생성하고 이를 반복적으로 업데이트하여 최적의 해를 도출한다. 이 때, 무작위로 변수를 생성하는 랜덤 선택, 하모니 메모리의 변수를 사용하는 기억 회상(Harmony Memory Considering), 하모니 메모리의 변수를 가져와 변형하는 피치 조정(Pitch Adjusting Rate)를 이용하여 최적화를 진행한다.
한편, 기억 회상을 이용하여 하모니를 생성할 확률인 HMCR(Harmony Memory Considering Rate)과 피치 조정을 이용하여 하모니를 생성할 확률인 PAR(Pitch Adjusting Rate)은 HS 알고리즘의 성능에 영향을 준다고 알려져 있다. 따라서, 적절한 HMCR과 PAR을 자동으로 설정하기 위한 PSF-HS(Parameter Setting Free - Harmony Search) 알고리즘이 기존에 제안되었다.
일반적인 HS 알고리즘은 HMCR과 PAR을 고정한 뒤 최적화를 진행하지만, PSF-HS 알고리즘은 기존의 하모니 메모리에 저장된 하모니들이 생성된 방법을 이용하여 HMCR과 PAR을 결정한다. 즉, PSF-HS 알고리즘은 초기의 HMCR과 PAR을 바탕으로 구성된 하모니 메모리를 분석한 다음, 기억 회상과 피치 조정을 사용한 횟수를 하모니 메모리의 크기(Harmony Memory Size, HMS)로 나눠 HMCR과 PAR을 반복적으로 변경(업데이트)하여 최적화를 진행한다. 변경된 HMCR과 PAR는 각각 아래의 수학식 1 및 수학식 2와 같이 표현될 수 있다.
Figure 112017130955016-pat00001
Figure 112017130955016-pat00002
여기서, HMCRi는 i번째 업데이트 시점의 HMCR, PARi는 i번째 업데이트 시점의 PAR, n(yi j=Memory)는 기억 회상이 사용된 횟수, n(yi j=Pitch)는 피치 조정(Pitch Adjusting)이 사용된 횟수, HMS는 하모니 메모리의 크기(size)를 각각 의미한다.
그러나, 종래의 PSF-HS 알고리즘의 경우, HMCR과 PAR이 한번이라도 1(100%) 또는 0(0%)가 된다면, 그 이후 산출되는 HMCR과 PAR이 계속해서 1 또는 0로 계산된다는 문제점이 있다. 즉, HMCR이 1의 값을 가지는 경우 HS 알고리즘은 랜덤 선택 방법을 사용하지 않고, PAR이 1의 값을 가지는 경우 HS 알고리즘은 피치 조정만을 사용하며, HMCR이 0의 값을 가지는 경우 랜덤 선택만을 이용한다. 따라서, 종래의 PSF-HS 알고리즘의 경우 최적해를 찾는 성능이 떨어지는 단점이 있다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 지역 최적해에 수렴하는 것을 방지하고 정확한 최적해를 도출할 수 있는 HS 알고리즘(Harmony Search)을 이용한 최적해 도출 방법 및 이를 수행하는 단말 장치를 제안하고자 한다.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 특정 변수의 최적해 도출 방법에 있어서, 상기 특정 변수를 HS(Harmony Search) 알고리즘의 하모니로 설정하는 단계; 랜덤 선택을 통해 상기 하모니의 초기값을 설정하여 하모니 메모리를 초기화하는 단계; 및 HMCR(Harmony Memory Considering Rate) 및 PAR(Pitch adjusting Rate)를 이용해 상기 하모니 메모리를 반복적으로 업데이트하여 최적해를 도출하는 단계;를 포함하되, 상기 HMCR 및 상기 PAR는 상기 업데이트 시 변경되며, i번째 업데이트 시점에서 상기 HMCR 및 상기 PAR가 1 또는 0의 값을 갖는 경우, 상기 HMCR 및 상기 PAR는 최대 반복 횟수 및 상기 i번째 업데이트 시점까지의 반복 횟수에 기초하여 설정되는 것을 특징으로 하는 최적해 도출 방법이 제공된다.
상기 i번째 업데이트 시점에서의 HMCR는 아래의 수학식에 기초하여 설정될 수 있다.
Figure 112017130955016-pat00003
여기서, HMCRi는 i번째 업데이트 시점의 HMCR, iter는 상기 i번째 업데이트 시점까지의 반복 횟수, 상기 Max iter는 상기 최대 반복 횟수, n(yi j=Memory)는 기억 회상(Harmony Memory Considering)이 사용된 횟수, HMS는 상기 하모니 메모리의 크기(size)를 각각 의미함.
상기 i번째 업데이트 시점에서의 PAR는 아래의 수학식에 기초하여 설정될 수 있다.
Figure 112017130955016-pat00004
여기서, PARi는 i번째 업데이트 시점의 PAR, iter는 상기 i번째 업데이트 시점까지의 반복 횟수, 상기 Max iter는 상기 최대 반복 횟수, n(yi j=Pitch)는 피치 조정(Pitch Adjusting)이 사용된 횟수, HMS는 상기 하모니 메모리의 크기를 각각 의미함.
또한, 본 발명의 다른 실시예에 따르면, 컴퓨터에서 판독 가능한 명령을 저장하는 메모리; 및 상기 명령을 실행하도록 구현되는 프로세서:를 포함하되, 상기 프로세서는, 특정 변수를 HS 알고리즘의 하모니로 설정하고, 랜덤 선택을 통해 상기 하모니의 초기값을 설정하여 하모니 메모리를 초기화하고, HMCR 및 PAR를 이용해 상기 하모니 메모리를 반복적으로 업데이트하여 최적해를 도출하되, 상기 HMCR 및 상기 PAR는 상기 업데이트 시 변경되며, i번째 업데이트 시점에서 상기 HMCR 및 상기 PAR가 1 또는 0의 값을 갖는 경우, 상기 HMCR 및 상기 PAR는 최대 반복 횟수 및 상기 i번째 업데이트 시점까지의 반복 횟수에 기초하여 설정되는 것을 특징으로 하는 단말 장치가 제공된다.
본 발명에 따른 HS 알고리즘을 이용한 최적해 도출 방법 및 단말 장치는 지역 최적해에 수렴하는 것을 방지하고 정확한 최적해를 도출할 수 있는 장점이 있다.
또한, 본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 종래의 HS 알고리즘의 적용 과정을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 단말 장치의 개략적인 구성을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 특정 변수의 최적해 도출 방법의 흐름도를 도시한 도면이다.
도 4는 본 발명에 따른 HS 알고리즘을 적용한 최적해 도출 방법의 시뮬레이션 결과를 도시한 도면이다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
이하, 본 발명의 다양한 실시예들을 첨부된 도면을 참조하여 상술한다.
도 2는 본 발명의 일 실시예에 따른 단말 장치의 개략적인 구성을 도시한 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 단말 장치(200)는 메모리(210) 및 프로세서(220)를 포함할 수 있다.
메모리(210)는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함하여 구성될 수 있으며, 단말 장치(200)의 적어도 하나의 다른 구성요소에 관계된 명령어 또는 데이터를 저장한다. 특히, 메모리(210)에는 하기에서 설명하는 하모니 메모리(Harmony Memory)가 저장될 수 있다.
프로세서(220)는 중앙처리장치, 애플리케이션 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 예를 들면, 프로세서부(220)는 단말 장치(200)의 적어도 하나의 다른 구성요소들의 제어에 관한 연산이나 데이터 처리를 실행할 수 있다.
이 때, 단말 장치(200)는 HS(Harmony Search) 알고리즘, 보다 정확하게 PSF-HS(Parameter Setting Free - Harmony Search) 알고리즘을 이용하여 특정 변수에 대한 최적해를 도출할 수 있다.
이하, 도 3를 참조하여 본 발명에 따른 단말 장치(200)의 동작을 설명하기로 한다.
도 3는 본 발명의 일 실시예에 따른 단말 장치(200)의 동작인 특정 변수의 최적해 도출 방법의 흐름도를 도시한 도면이다. 이하, 각 단계 별로 수행되는 과정을 상세하게 설명한다.
먼저, 단계(310)에서, 프로세서(220)는 특정 변수를 HS 알고리즘, 즉 PSF-HS 알고리즘의 하모니로 설정한다.
다음으로, 단계(320)에서, 프로세서(220)는 랜덤 선택을 통해 하모니의 초기값을 설정하여 하모니 메모리를 초기화한다. 하모니 메모리는 메모리(210)에 저장된다.
계속하여, 단계(330)에서, 프로세서(220)는 HMCR(Harmony Memory Considering Rate) 및 PAR(Pitch Adjusting Rate)를 이용해 하모니 메모리를 반복적으로 업데이트하여 최적해를 도출한다.
이 때, HMCR 및 PAR는 초기값이 설정되며, 하모니 메모리가 업데이트마다 HMCR 및 PAR의 확률값은 변경(업데이트)된다.
한편, 상기에서도 언급한 바와 같이, 종래의 PSF-HS 알고리즘의 경우, HMCR과 PAR의 값이 한번이라도 1 또는 0가 된다면, 그 이후 산출되는 HMCR과 PAR이 계속해서 1 또는 0로 계산되어 최적해를 찾는 성능이 떨어지는 단점이 있다.
따라서, 본 발명에 따르면, i(1 이상의 정수)번째 업데이트 시점에서, HMCR 및 PAR가 1 또는 0의 값을 가지는 않는 경우 HMCR 및 PAR는 상기의 수학식 1 및 2와 같이 설정되고, HMCR 및 PAR가 1 또는 0의 값을 가지는 경우 HMCR 및 PAR는 최대 반복 횟수 및 i번째 업데이트 시점까지의 반복 횟수에 기초하여 설정 내지 변경된다.
본 발명의 일 실시예에 따르면, i번째 업데이트 시점에서의 HMCR는 아래의 수학식 3과 같이 설정될 수 있다.
Figure 112017130955016-pat00005
여기서, HMCRi는 i번째 업데이트 시점의 HMCR, iter는 i번째 업데이트 시점까지의 반복 횟수, Max iter는 최대 반복 횟수, n(yi j=Memory)는 기억 회상(Harmony Memory Considering)이 사용된 횟수, HMS는 하모니 메모리의 크기(size)를 각각 의미한다.
또한, 본 발명의 일 실시예에 따르면, i번째 업데이트 시점에서의 PAR는 아래의 수학식 4와 같이 설정될 수 있다.
Figure 112017130955016-pat00006
여기서, PARi는 i번째 업데이트 시점의 PAR, n(yi j=Pitch)는 피치 조정(Pitch Adjusting)이 사용된 횟수를 각각 의미한다. 즉, 상기한 수학식 3 및 4는 시그모이드 함수(Sigmoid function)와 종래의 PSF-HS 알고리즘의 HMCR 및 PAR를 응용한 것이다.
요컨대, 본 발명에 따른 HS 알고리즘을 적용한 최적해 도출 방법은, HMCR과 PAR의 확률값이 1인 경우 HMCR과 PAR의 확률값을 1 미만의 값으로 조정하고, HMCR과 PAR의 확률값이 0인 경우 HMCR과 PAR의 확률값을 0을 초과하는 값으로 조정하며, HMCR과 PAR의 확률값이 1 또는 0이 아니라면, PSF-HS 알고리즘에서 사용되는 수학식 1 및 2를 사용한다. 이를 통해, 본 발명에 따른 최적해 도출 방법은, 여러 가지 파라미터를 설정하지 않아도 된다는 PSF-HS 알고리즘의 장점을 유지하며, PSF-HS 알고리즘의 단점을 보완하여 지역 최적해에 수렴하는 것을 방지하여, 정확한 최적해를 도출한다.
이하, 도 4를 참조하여, 본 발명에 따른 HS 알고리즘을 적용한 최적해 도출 방법의 시뮬레이션 결과를 설명하기로 한다.
본 시뮬레이션의 경우, Six-hump camel back function를 이용하여 최적해를 도출하였으며, Six-hump camel back function은 아래의 수학식 5와 같다.
Figure 112017130955016-pat00007
여기서, x 1 과 x 2 의 범위는 -3≤x 1 ≤3, -2≤x 2 ≤2 이다. Six-hump camel back function은 6개의 극값을 가지고 있고, 그 중 2개는 전역 최적해(Global minimum)이다. 전역 최적해의 값은 (x 1 ,x 2 )=(-0.0898,0.7126) 또는 (-0.0898,0.7126)일 때, f(x 1 ,x 2 )=-1.0316이다.
시뮬레이션에서, 하모니 메모리의 크기를 20으로, 초기 HMCR를 0.5로, 초기 PAR를 0.1로, Max iter는 100,000으로 각각 설정했다. x 1 과 x 2 는 소수점 4자리까지 생성했다.
상기한 수학식 3 및 수학식 4를 이용한 HS 알고리즘을 이용하여 Six-hump camel back function의 전역 최적해를 찾는 시뮬레이션의 결과는 도 4와 같다. 도 4를 참조할 때, 본 발명에 따른 최적해 도출 방법은 지역 최적해에 수렴하는 것을 방지하는 것을 확인할 수 있다.
또한, 본 발명의 실시예들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 일 실시예들의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (5)

  1. 프로세서가 포함된 장치에서 수행되는 특정 변수의 최적해 도출 방법에 있어서,
    상기 특정 변수를 HS(Harmony Search) 알고리즘의 하모니로 설정하는 단계;
    랜덤 선택을 통해 상기 하모니의 초기값을 설정하여 하모니 메모리를 초기화하는 단계; 및
    HMCR(Harmony Memory Considering Rate) 및 PAR(Pitch adjusting Rate)를 이용해 상기 하모니 메모리를 반복적으로 업데이트하여 최적해를 도출하는 단계;를
    포함하되,
    상기 HMCR 및 상기 PAR는 상기 업데이트마다 변경되며,
    i번째 업데이트 시점에서 상기 HMCR 및 상기 PAR가 1의 값을 갖는 경우, 최대 반복 횟수 및 상기 i번째 업데이트 시점까지의 반복 횟수에 기초하여 상기 HMCR 및 상기 PAR는 1 미만의 값으로 설정되고, 상기 HMCR 및 상기 PAR가 0의 값을 갖는 경우, 상기 최대 반복 횟수 및 상기 i번째 업데이트 시점까지의 반복 횟수에 기초하여 상기 HMCR 및 상기 PAR는 0을 초과하는 값으로 설정되며, 상기 HMCR 및 상기 PAR가 1 또는 0의 값을 갖지 않은 경우, 상기 HMCR은 상기 하모니 메모리의 크기 및 기억 회상이 사용된 횟수에 의해 설정되고, 상기 PAR은 상기 하모니 메모리의 크기 및 피치 조정이 사용된 횟수에 따라 설정되는 것을 특징으로 하는 최적해 도출 방법.
  2. 제1항에 있어서,
    상기 i번째 업데이트 시점에서의 HMCR는 아래의 수학식에 기초하여 설정되는 것을 특징으로 하는 최적해 도출 방법.

    Figure 112017130955016-pat00008


    여기서, HMCRi는 i번째 업데이트 시점의 HMCR, iter는 상기 i번째 업데이트 시점까지의 반복 횟수, 상기 Max iter는 상기 최대 반복 횟수, n(yi j=Memory)는 기억 회상(Harmony Memory Considering)이 사용된 횟수, HMS는 상기 하모니 메모리의 크기(size)를 각각 의미함.
  3. 제1항에 있어서,
    상기 i번째 업데이트 시점에서의 PAR는 아래의 수학식에 기초하여 설정되는 것을 특징으로 하는 최적해 도출 방법.

    Figure 112017130955016-pat00009


    여기서, PARi는 i번째 업데이트 시점의 PAR, iter는 상기 i번째 업데이트 시점까지의 반복 횟수, 상기 Max iter는 상기 최대 반복 횟수, n(yi j=Pitch)는 피치 조정(Pitch Adjusting)이 사용된 횟수, HMS는 상기 하모니 메모리의 크기를 각각 의미함.
  4. 제1항 내지 제3항 중 어느 한 항의 방법을 수행하는 프로그램을 기록한 컴퓨터 판독 가능 기록 매체.
  5. 컴퓨터에서 판독 가능한 명령을 저장하는 메모리; 및
    상기 명령을 실행하도록 구현되는 프로세서:를 포함하되,
    상기 프로세서는, 특정 변수를 HS 알고리즘의 하모니로 설정하고, 랜덤 선택을 통해 상기 하모니의 초기값을 설정하여 하모니 메모리를 초기화하고, HMCR 및 PAR를 이용해 상기 하모니 메모리를 반복적으로 업데이트하여 최적해를 도출하되,
    상기 HMCR 및 상기 PAR는 상기 업데이트마다 변경되며,
    i번째 업데이트 시점에서 상기 HMCR 및 상기 PAR가 1의 값을 갖는 경우, 최대 반복 횟수 및 상기 i번째 업데이트 시점까지의 반복 횟수에 기초하여 상기 HMCR 및 상기 PAR는 1 미만의 값으로 설정되고, 상기 HMCR 및 상기 PAR가 0의 값을 갖는 경우, 상기 최대 반복 횟수 및 상기 i번째 업데이트 시점까지의 반복 횟수에 기초하여 상기 HMCR 및 상기 PAR는 0을 초과하는 값으로 설정되며, 상기 HMCR 및 상기 PAR가 1 또는 0의 값을 갖지 않은 경우, 상기 HMCR은 상기 하모니 메모리의 크기 및 기억 회상이 사용된 횟수에 의해 설정되고, 상기 PAR은 상기 하모니 메모리의 크기 및 피치 조정이 사용된 횟수에 따라 설정되는 것을 특징으로 하는 단말 장치.
KR1020170183583A 2017-11-23 2017-12-29 Hs 알고리즘을 이용하여 최적해를 도출하는 방법 및 이를 수행하는 단말 장치 KR102042323B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170157740 2017-11-23
KR1020170157740 2017-11-23

Publications (2)

Publication Number Publication Date
KR20190059816A KR20190059816A (ko) 2019-05-31
KR102042323B1 true KR102042323B1 (ko) 2019-11-07

Family

ID=66657102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170183583A KR102042323B1 (ko) 2017-11-23 2017-12-29 Hs 알고리즘을 이용하여 최적해를 도출하는 방법 및 이를 수행하는 단말 장치

Country Status (1)

Country Link
KR (1) KR102042323B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102129161B1 (ko) * 2017-12-29 2020-07-01 중앙대학교 산학협력단 컨볼루션 신경망의 하이퍼파라미터를 설정하는 방법 및 이를 수행하는 단말 장치
CN110689205B (zh) * 2019-10-09 2023-02-07 甘肃农业大学 车辆路径优化方法、装置、可读存储介质及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499865B1 (ko) 2014-09-24 2015-03-10 한양대학교 산학협력단 조화 탐색법을 이용한 구조물의 위상 최적화 방법 및 장치
KR101628818B1 (ko) 2015-02-24 2016-06-09 한양대학교 산학협력단 조화 탐색법을 이용한 구조물의 형상 최적화 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499865B1 (ko) 2014-09-24 2015-03-10 한양대학교 산학협력단 조화 탐색법을 이용한 구조물의 위상 최적화 방법 및 장치
KR101628818B1 (ko) 2015-02-24 2016-06-09 한양대학교 산학협력단 조화 탐색법을 이용한 구조물의 형상 최적화 장치 및 방법

Also Published As

Publication number Publication date
KR20190059816A (ko) 2019-05-31

Similar Documents

Publication Publication Date Title
US11694073B2 (en) Method and apparatus for generating fixed point neural network
CN110110861B (zh) 确定模型超参数及模型训练的方法和装置、存储介质
KR102415508B1 (ko) 컨볼루션 신경망 처리 방법 및 장치
KR102445468B1 (ko) 부스트 풀링 뉴럴 네트워크 기반의 데이터 분류 장치 및 그 데이터 분류 장치를 위한 뉴럴 네트워크 학습 방법
CN106897103B (zh) 一种移动端网络游戏版本快速热更新的方法
WO2020108183A1 (zh) 差分升级包的生成方法、装置和设备
KR20190028320A (ko) 컨볼루션 신경망의 가지-치기 및 재훈련 방법
US10614347B2 (en) Identifying parameter image adjustments using image variation and sequential processing
KR102129161B1 (ko) 컨볼루션 신경망의 하이퍼파라미터를 설정하는 방법 및 이를 수행하는 단말 장치
JP6950756B2 (ja) ニューラルネットワークのランク最適化装置および最適化方法
KR102042323B1 (ko) Hs 알고리즘을 이용하여 최적해를 도출하는 방법 및 이를 수행하는 단말 장치
CN110069781B (zh) 一种实体标签的识别方法及相关设备
US8422802B2 (en) Robust large-scale visual codebook construction
WO2016151864A1 (ja) 最適化処理装置、最適化処理方法、及びコンピュータ読み取り可能な記録媒体
CN114072809A (zh) 经由神经架构搜索的小且快速的视频处理网络
KR20200049422A (ko) 시뮬레이션-가이드된 반복적 프루닝을 사용하는 효율적인 네트워크 압축
US20230177314A1 (en) Method and system for optimizing quantization model
CN110069757A (zh) 特效字编辑方法及设备
CN115796289A (zh) 一种用于联邦贝叶斯学习的客户端选择方法及系统
KR101794776B1 (ko) 최적해 도출 장치 및 최적해 도출 방법
US11455533B2 (en) Information processing apparatus, control method, and non-transitory computer-readable storage medium for storing information processing program
JP7322622B2 (ja) 情報処理装置、情報処理方法及び情報処理プログラム
JP6320966B2 (ja) 言語モデル生成装置、方法及びプログラム
KR20190129997A (ko) 반복률 기반의 이득 추정기를 이용하는 개선된 레이저 광 에너지 및 선량 제어 방법
KR20220046351A (ko) 미리 학습된 이미지 인페인팅 신경망을 파인튜닝하기 위한 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right