KR102038592B1

KR102038592B1 - 단일 연산 증폭 공진기를 갖는 대역 통과 델타 시그마 변조기 및 이를 이용한 펜슬 프로브 장치

Info

Publication number: KR102038592B1
Application number: KR1020180126801A
Authority: KR
Inventors: 김수환; 김수지
Original assignee: 서울대학교산학협력단
Priority date: 2018-10-23
Filing date: 2018-10-23
Publication date: 2019-10-30

Abstract

본 발명은 연산 증폭기의 유한한 대역폭 이득 때문에 저하되는 공진기의 Q 인자를 보상하여 변조기의 성능이 저하되는 것을 막는 것을 기술적 과제로 하는 것으로 본 발명의 실시예에 따른 단일 연산 증폭 공진기는 연산 증폭기, 연산 증폭기의 반전 입력 단자와 연산 증폭기의 비반전 출력 단자 사이에 접속된 제 1 저항 및 제 1 커패시터, 연산 증폭기의 반전 입력 단자와 연산 증폭기의 반전 출력 단자 사이에 접속된 제 2 저항 및 제 2 커패시터, 및 연산 증폭기의 반전 입력 단자와 반전 출력 단자 사이에 접속된 보상 저항을 포함하고, 보상 저항은 제 2 저항 및 제 2 커패시터와 병렬로 접속되는 것을 특징으로 한다.

Description

단일 연산 증폭 공진기를 갖는 대역 통과 델타 시그마 변조기 및 이를 이용한 펜슬 프로브 장치{BAND PASS DELTA SIGMA MODULATOR WITH SINGLE OPAMP RESONATOR AND PENCIL PROBE DEVICE USING THE SAME}

본 발명은 단일 연산 증폭 공진기를 갖는 대역 통과 델타 시그마 변조기 및 이를 이용한 펜슬 프로브 장치에 관한 것이다.

통신 시스템에서, 일반적인 대역 통과 변조기는 중심 주파수 신호를 처리하기에 적합하고 공진기가 가장 중요한 구성 요소가 된다. 공진기의 Q 인자(quality(Q) factor)는 변조기의 성능을 제한시킬 수 있고, 특히 공진기의 Q 인자가 중심 주파수와 신호 대역폭의 비보다 작아지게 되면 변조기의 성능이 크게 저하된다. 공진기는 대표적으로 인덕터를 사용하는 패시브 공진기와, 연산 증폭기를 두 개 사용하는 액티브 공진기로 나뉠 수 있고, 최근에는 면적과 전력 소모를 모두 줄일 수 있는 단일 연산 증폭 공진기의 사용이 대두되고 있다. 다만, 단일 연산 증폭 공진기의 Q 인자는 연산 증폭기의 유한한 대역폭 이득 때문에 높은 값을 가질 수 없고, 이는 변조기의 성능을 저하시키는 문제가 있다.

위와 같은 문제점을 해결하기 위해서, 연산 증폭기의 유한한 대역폭 이득 때문에 저하되는 공진기의 Q 인자를 보상하여 변조기의 성능이 저하되는 것을 막는 단일 연산 증폭 공진기가 요구된다.

본 발명의 기술적 과제는 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일 실시예에 따른 단일 연산 증폭 공진기는 연산 증폭기, 연산 증폭기의 반전 입력 단자와 연산 증폭기의 비반전 출력 단자 사이에 접속된 제 1 저항 및 제 1 커패시터, 연산 증폭기의 반전 입력 단자와 연산 증폭기의 반전 출력 단자 사이에 접속된 제 2 저항 및 제 2 커패시터, 및 연산 증폭기의 반전 입력 단자와 반전 출력 단자 사이에 접속된 보상 저항을 포함하고, 보상 저항은 제 2 저항 및 제 2 커패시터와 병렬로 접속되는 것을 특징으로 한다.

일 실시예에서, 제 1 저항 및 제 1 커패시터는 병렬로 접속되는 것일 수 있다.

일 실시예에서, 제 2 저항 및 제 2 커패시터는 직렬로 접속되는 것일 수 있다.

본 발명의 일 실시예에 따른 대역 통과 델타 시그마 변조기는 입력 및 피드백 신호를 수신하고 출력을 생성하는 가산 회로, 가산 회로의 출력을 수신하고 출력을 생성하는 단일 연산 증폭 공진기, 단일 연산 증폭 공진기의 출력을 수신하고 디지털 출력을 생성하는 양자화기, 및 양자화기의 출력을 수신하고 피드백 신호를 생성하는 디지털 아날로그 컨버터를 포함하고, 단일 연산 증폭 공진기는 전술한 단일 연산 증폭 공진기일 수 있다.

일 실시예에서, 대역 통과 델타 시그마 변조기는 광대역 응답을 가질 수 있다.

본 발명의 일 실시예에 따른 대역 통과 델타 시그마 변조기는 입력 및 피드백 신호를 수신하고 출력을 생성하는 제 1 가산 회로, 제 1 가산 회로의 출력을 수신하고 출력을 생성하는 제 1 단일 연산 증폭 공진기, 제 1 단일 연산 증폭 공진기의 출력을 수신하고 출력을 생성하는 제 2 단일 연산 증폭 공진기, 제 1 단일 연산 증폭 공진기의 출력 및 상기 제 2 단일 연산 증폭 공진기의 출력을 수신하여 출력을 생성하는 제 2 가산 회로, 제 2 가산 회로의 출력을 수신하고 디지털 출력을 생성하는 양자화기, 및 양자화기의 출력을 수신하고 피드백 신호를 생성하는 디지털 아날로그 컨버터를 포함하고, 제 1 및 제 2 단일 연산 증폭 공진기는 전술한 단일 연산 증폭 공진기일 수 있다.

일 실시예에서, 제 1 단일 연산 증폭 공진기와 제 2 가산 회로 사이에 접속된 제 1 게인 스테이지, 제 2 단일 연산 증폭 공진기와 제 2 가산 회로 사이에 접속된 제 2 게인 스테이지를 더 포함할 수 있다.

본 발명의 일 실시예에 따른 펜슬 프로브 장치는 변환기, 및 대역 통과 델타 시그마 변조기를 갖는 수신 장치를 포함하고, 대역 통과 델타 시그마 변조기는 전술한 대역 통과 델타 시그마 변조기일 수 있다.

일 실시예에서, 수신 장치는, 신호를 수신하는 안테나, 안테나로부터 신호를 수신하여 대역 통과 델타 시그마 변조기로 전달하는 저잡음 증폭기, 및 대역 통과 델타 시그마 변조기에서 변환된 디지털 신호를 수신하고 출력을 생성하는 디지털 신호 회로를 더 포함할 수 있다.

일 실시예에서, 대역 통과 델타 시그마 변조기는, 입력 및 피드백 신호를 수신하고 출력을 생성하는 가산 회로, 가산 회로의 출력을 수신하고 출력을 생성하는 단일 연산 증폭 공진기, 단일 연산 증폭 공진기의 출력을 수신하고 디지털 출력을 생성하는 양자화기, 및 양자화기의 출력을 수신하고 피드백 신호를 생성하는 디지털 아날로그 컨버터를 포함할 수 있다.

일 실시예에서, 단일 연산 증폭 공진기는, 연산 증폭기, 연산 증폭기의 반전 입력 단자와 연산 증폭기의 비반전 출력 단자 사이에 접속된 제 1 저항 및 제 1 커패시터, 연산 증폭기의 반전 입력 단자와 연산 증폭기의 반전 출력 단자 사이에 접속된 제 2 저항 및 제 2 커패시터, 및 연산 증폭기의 반전 입력 단자와 반전 출력 단자 사이에 접속된 보상 저항을 포함하고, 보상 저항은 제 2 저항 및 제 2 커패시터와 병렬로 접속될 수 있다.

일 실시예에서, 제 1 저항 및 제 1 커패시터는 병렬로 접속될 수 있다.

일 실시예에서, 제 2 저항 및 제 2 커패시터는 직렬로 접속될 수 있다.

일 실시예에서, 대역 통과 델타 시그마 변조기는, 입력 및 피드백 신호를 수신하고 출력을 생성하는 제 1 가산 회로, 제 1 가산 회로의 출력을 수신하고 출력을 생성하는 제 1 단일 연산 증폭 공진기, 제 1 단일 연산 증폭 공진기의 출력을 수신하고 출력을 생성하는 제 2 단일 연산 증폭 공진기, 제 1 단일 연산 증폭 공진기의 출력 및 상기 제 2 단일 연산 증폭 공진기의 출력을 수신하여 출력을 생성하는 제 2 가산 회로, 제 2 가산 회로의 출력을 수신하고 디지털 출력을 생성하는 양자화기, 및 양자화기의 출력을 수신하고 피드백 신호를 생성하는 디지털 아날로그 컨버터를 포함할 수 있다.

일 실시예에서, 대역 통과 델타 시그마 변조기는, 제 1 단일 연산 증폭 공진기와 제 2 가산 회로 사이에 접속된 제 1 게인 스테이지, 및 제 2 단일 연산 증폭 공진기와 제 2 가산 회로 사이에 접속된 제 2 게인 스테이지를 더 포함할 수 있다.

일 실시예에서, 제 1 및 제 2 단일 연산 증폭 공진기는, 연산 증폭기, 연산 증폭기의 반전 입력 단자와 연산 증폭기의 비반전 출력 단자 사이에 접속된 제 1 저항 및 제 1 커패시터, 연산 증폭기의 반전 입력 단자와 연산 증폭기의 반전 출력 단자 사이에 접속된 제 2 저항 및 제 2 커패시터, 및 연산 증폭기의 반전 입력 단자와 반전 출력 단자 사이에 접속된 보상 저항을 포함하고, 보상 저항은 제 2 저항 및 제 2 커패시터와 병렬로 접속될 수 있다.

본 발명의 일 실시예에 따른 단일 연산 증폭 공진기는 연산 증폭기의 대역폭 이득이 낮을 때에도 높은 Q 인자를 얻을 수 있기 때문에 전력 소모를 줄일 수 있고, 특히 중심 주파수와 신호 대역폭의 비가 큰 경우 전력 소모를 효과적으로 줄일 수 있다.

본 발명의 일 실시예에 따른 대역 통과 델타 시그마 변조기는 연산 증폭기의 설계 요구조건을 높이지 않아도 소자 사이에서 발생하는 미스매치를 최소화하는 공진기를 활용하여 넓은 동작 대역을 가질 수 있다.

본 발명의 일 실시예에 따른 펜슬 프로브 장치는 넓은 동작 대역을 갖는 대역 통과 델타 시그마 변조기를 활용하여 심장, 혈관 및 잇몸의 혈류를 효과적으로 측정할 수 있고, 전력 소모를 최소화 할 수 있다.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 대역 통과 델타 시그마 변조기의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 단일 연산 증폭 공진기의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 대역 통과 델타 시그마 변조기의 출력 시뮬레이션 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 대역 통과 델타 시그마 변조기의 블록도이다.
도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 대역 통과 델타 시그마 변조기의 출력 시뮬레이션 그래프이다.
도 6은 본 발명의 일 실시예에 따른 펜슬 프로브 장치를 나타내는 도면이다.
도 7은 본 발명의 일 실시에에 따른 펜슬 프로브 장치 및 이에 포함되는 수신 장치를 나타내는 블록도이다.

이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. 본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 하나의 실시 예로서 설명되는 것이며, 이것에 의해 본 발명의 기술적 사상과 그 핵심 구성 및 작용은 제한되지 않는다.

도 1은 본 발명의 일 실시예에 따른 대역 통과 델타 시그마 변조기의 블록도이고, 도 2는 본 발명의 일 실시예에 따른 단일 연산 증폭 공진기의 회로도이다.

도 1 및 도 2를 참조하면 대역 통과 델타 시그마 변조기(100)는 가산 회로(110), 단일 연산 증폭 공진기(120), 양자화기(130), 디지털 아날로그 컨버터(140)를 포함한다.

상기 가산 회로(110)는 입력 신호 및 피드백 신호를 수신하여 출력을 생성한다. 가산 회로(110)는 입력 신호와 디지털 아날로그 컨버터(140)로부터 피드백 되는 피드백 신호의 차이를 출력 신호로 생성하여 단일 연산 증폭 공진기(120)에 송신한다.

상기 단일 연산 증폭 공진기(120)는 가산 회로(110)의 출력 신호를 수신하여 출력을 생성한다. 단일 연산 증폭 공진기(120)는 공진 주파수 근처의 주파수대에서 대역통과필터로서 작용하고 양자화 잡음 성형을 제공할 수 있다. 단일 연산 증폭 공진기(120)는 연산 증폭기(A), 제 1 저항(R1), 제 1 커패시터(C1), 제 2 저항(R2), 제 2 커패시터(C2), 보상 저항(Rc)을 포함한다.

상기 연산 증폭기(A)는 입력과 출력 사이에 일정한 함수관계를 가지는 연산을 수행한다. 연산 증폭기(A)는 반전 입력 단자(-)와 비반전 입력 단자(+)를 포함하고, 반전 입력 단자(-)는 단일 연산 증폭 공진기(120)의 입력 전압(Vin)과 연결된다.

상기 제 1 저항(R1)은 연산 증폭기(A)의 반전 입력 단자(-)와 연산 증폭기(A)의 비반전 출력 단자(O1) 사이에 접속된다.

상기 제 1 커패시터(C1)는 연산 증폭기(A)의 반전 입력 단자(-)와 연산 증폭기(A)의 비반전 출력 단자(O1) 사이에 접속된다. 여기서 제 1 커패시터(C1)는 제 1 저항(R1)과 병렬로 접속되어 있다.

상기 제 2 저항(R2)은 연산 증폭기(A)의 반전 입력 단자(-)와 연산 증폭기(A)의 반전 출력 단자(O2) 사이에 접속된다.

상기 제 2 커패시터(C2)는 연산 증폭기(A)의 반전 입력 단자(-)와 연산 증폭기(A)의 반전 출력 단자(O2) 사이에 접속된다. 여기서 제 2 커패시터(C2)는 제 2 저항(R2)과 직렬로 접속되어 있다.

상기 보상 저항(Rc)은 연산 증폭기(A)의 반전 입력 단자(-)와 연산 증폭기(A)의 반전 출력 단자(O2) 사이에 접속된다. 여기서 보상 저항(Rc)은 제 2 저항(R2) 및 제 2 커패시터(C2)와 병렬로 접속되어 있다.

아래 수학식 1은 단일 연산 증폭 공진기(120)의 전달 함수를 나타내는 것이고, 아래 수학식 2는 단일 연산 증폭 공진기(120)의 Q 인자를 나타내는 것이다.

[수학식 1]

Av: 연산 증폭기의 게인값

[수학식 2]

상기의 수학식 2를 참조하면, 연산 증폭기의 게인값(Av)가 작을수록 Q 인자(Qprop)의 분모 값이 커지면서 Q 인자(Qprop)가 낮아지게 되어, 대역 통과 델타 시그마 변조기의 성능을 저하시키는 문제가 발생할 수 있다. 기존의 단일 연산 증폭기는 게인값(Av)이 52dB 이하인 경우 Q 인자(Qprop)가 100이상의 값을 갖도록 설계하는 것에 어려움이 있어 대역 통과 델타 시그마 변조기의 성능이 저하되었고, 또한 게인값(Av)이 52dB 이상을 갖도록 설계하는 것은 많은 전력 소모가 필요하기에 생산성 및 비용적인 문제가 있었다.

다만, 본 발명의 일 실시예에 따른 단일 연산 증폭 공진기(120)는 연산 증폭기(A)의 반전 입력 단자(-)와 연산 증폭기(A)의 반전 출력 단자(02) 사이에 접속된 보상 저항(Rc)을 포함하고, 보상 저항(Rc)은 제 2 저항(R2) 및 제 2 커패시터(C2)와 병렬로 접속된다. 따라서 상기의 수학식 2와 같이, 보상 저항(Rc)에 의해 Q 인자(Qprop)의 분모 값이 작아지게 되므로, 연산 증폭기(A)의 게인값(Av)이 52dB 이하인 경우에도 Q 인자(Qprop)가 100이상의 값을 가지도록 할 수 있다.

이와 같이 본 발명의 일 실시예에 따른 단일 연산 증폭 공진기(120)는 연산 증폭기(A)의 유한한 대역폭 이득(Av)때문에 저하되는 단일 연산 증폭 공진기(120)의 Q 인자(Qprop)를 보상할 수 있으므로, 대역 통과 델타 시그마 변조기(100)의 성능이 저하되는 것을 방지할 수 있다. 또한 연산 증폭기(A)의 게인값(Av)을 낮추더라도 대역 통과 델타 시그마 변조기(100)의 성능이 저하되는 것을 방지할 수 있으므로, 저전력 소모의 대역 통과 델타 시그마 변조기(100)를 구현하는데 유리하다.

상기 양자화기(130)는 단일 연산 증폭 공진기(120)의 출력을 수신하여 디지털 출력을 생성한다. 양자화기(130)는 입력이 문턱을 초과하는 경우 디지털 “1” 신호를 생성하고, 입력이 문턱 미만인 경우 디지털 “0” 신호를 생성한다. 일련의 “0” 및 “1”의 디지털 신호는 대역 통과 델타 시그마 변조기(100)의 출력이 된다.

상기 디지털 아날로그 컨버터(140)는 양자화기(130)의 출력을 수신하고 피드백 신호를 생성한다. 양자화기(130)의 “0” 및 “1”의 디지털 신호는 디지털 아날로그 컨버터(140)로 피드백되고, 디지털 아날로그 컨버터(140)는 디지털 신호를 아날로그 신호로 변환한 피드백 신호를 생성하여 가산 회로(110)에 인가시킨다.

도 3은 본 발명의 일 실시예에 따른 대역 통과 델타 시그마 변조기의 출력 시뮬레이션 그래프이다.

도 3에서 Y축은 입력 신호 크기(dB), X축은 주파수(Hz)에 해당한다. 도 3에서 단일 연산 증폭 공진기에 사용되는 연산 증폭기는 일반적인 베릴로그로 모델링 했으며, 게인값이 60dB, 대역 폭은 2MHz를 가지도록 하였다. 종래의 단일 연산 증폭 공진기는 줄어든 대역폭 이득으로 인해 Q 인자가 작아지게 되어 입력 신호의 크기가 -90dB일 때 -1dB의 SNDR을 얻게 되어 원하는 성능의 대역 통과 델타 시그마 변조기를 구현하지 못하였다. 다만, 본 발명의 일 실시예에 따른 대역 통과 델타 시그마 변조기는 줄어든 대역폭 이득에도 불구하고 높은 Q 인자를 얻을 수 있어 입력 신호의 크기가 -90dB일 때 10.8dB의 SNDR을 얻게 된다.

이와 같이, 본 발명의 일 실시예에 따른 대역 통과 델타 시그마 변조기는 연산 증폭기가 낮은 대역폭 이득을 가지더라도 높은 Q 인자를 갖도록 단일 연산 증폭 공진기를 구현하는 것이 가능하기 때문에, 연산 증폭기의 설계 요구 조건을 낮출 수 있고 전력 소모를 줄일 수 있으며, 대역 통과 델타 시그마 변조기가 광대역 응답을 갖도록 할 수 있다.

도 4는 본 발명의 다른 실시예에 따른 대역 통과 델타 시그마 변조기의 블록도이다.

도 4를 참조하면 대역 통과 델타 시그마 변조기(200)는 4차 대역 통과 델타 시그마 변조기에 해당한다. 4차 대역 통과 델타 시그마 변조기는 루프 내 2개의 단일 연산 증폭 공진기를 가짐으로써 4차 잡음 성형을 제공할 수 있고 높은 해상도로 아날로그 신호의 디지털화를 제공할 수 있다.

상기 대역 통과 델타 시그마 변조기(200)는 제 1 가산 회로(110a), 제 2 가산 회로(110b), 제 1 단일 연산 증폭 공진기(120a), 제 2 단일 연산 증폭 공진기(120b), 제 1 게인 스테이지(K1), 제 2 게인 스테이지(K2), 양자화기(130), 디지털 아날로그 컨버터(140)를 포함한다. 이하 중복되는 구성에 대한 중복 설명은 생략하도록 한다.

상기 제 1 가산 회로(110a)는 입력 신호 및 피드백 신호를 수신하여 출력을 생성한다. 제 1 가산 회로(110a)는 입력 신호와 디지털 아날로그 컨버터(140)로부터 피드백 되는 피드백 신호의 차이를 출력 신호로 생성하여 제 1 단일 연산 증폭 공진기(120a)에 송신한다.

상기 제 2 가산 회로(110b)는 제 1 단일 연산 증폭 공진기(120a)의 출력 신호 및 제 2 단일 연산 증폭 공진기(120b)의 출력 신호를 수신하여 출력을 생성한다. 제 2 가산 회로(110b)는 제 1 단일 연산 증폭 공진기(120a)의 출력 신호와 제 2 단일 연산 증폭 공진기(120b)의 출력 신호의 차이를 출력 신호로 생성하여 양자화기(130)에 송신한다.

상기 제 1 단일 연산 증폭 공진기(120a)는 제 1 가산 회로(110a)의 출력 신호를 수신하여 출력을 생성한다. 제 1 단일 연산 증폭 공진기(120a)는 공진 주파수 근처의 주파수대에서 대역통과필터로서 작용하고 양자화 잡음 성형을 제공할 수 있다.

상기 제 2 단일 연산 증폭 공진기(120b)는 제 1 단일 연산 증폭 공진기(120a)의 출력 신호를 수신하여 출력을 생성한다. 제 2 단일 연산 증폭 공진기(120b)는 공진 주파수 근처의 주파수대에서 대역통과필터로서 작용하고 양자화 잡음 성형을 제공할 수 있다.

제 1 단일 연산 증폭 공진기(120a) 및 제 2 단일 연산 증폭 공진기(120b)의 구체적인 구성은 전술한 단일 연산 증폭 공진기(120)와 동일하므로 중복 설명은 생략하도록 한다.

상기 제 1 게인 스테이지(K1)는 제 1 단일 연산 증폭기(120a)와 제 2 가산 회로(110b) 사이에 접속된다. 제 1 게인 스테이지(K1)는 제 1 단일 연산 증폭 공진기(120a)의 출력을 조정하여 제 2 가산 회로(110b)에 인가시킨다.

상기 제 2 게인 스테이지(K2)는 제 2 단일 연산 증폭기(120b)와 제 2 가산 회로(110b) 사이에 접속된다. 제 2 게인 스테이지(K2)는 제 2 단일 연산 증폭 공진기(120b)의 출력을 조정하여 제 2 가산 회로(110b)에 인가시킨다.

상기 양자화기(130)는 제 2 가산 회로(110b)의 출력을 수신하여 디지털 출력을 생성한다. 양자화기(130)는 입력이 문턱을 초과하는 경우 디지털 “1” 신호를 생성하고, 입력이 문턱 미만인 경우 디지털 “0” 신호를 생성한다. 일련의 “0” 및 “1”의 디지털 신호는 대역 통과 델타 시그마 변조기(200)의 출력이 된다.

상기 디지털 아날로그 컨버터(140)는 양자화기(130)의 출력을 수신하고 피드백 신호를 생성한다. 양자화기(130)의 “0” 및 “1”의 디지털 신호는 디지털 아날로그 컨버터(140)로 피드백되고, 디지털 아날로그 컨버터(140)는 디지털 신호를 아날로그 신호로 변환한 피드백 신호를 생성하여 제 1 가산 회로(110a)에 인가시킨다.

다시 도 1 및 도 4를 참조하면 본 발명에 따른 대역 통과 델타 시그마 변조기는 단일 연산 증폭 공진기를 포함하고 서로 다른 차수의 구조를 가질 수 있다. 다만, 본 발명에 따른 대역 통과 델타 시그마 변조기는 도시된 구조 및 차수에 한정되는 것은 아니다. 즉, 본 발명에 따른 대역 통과 델타 시그마 변조기는 단일 연산 증폭 공진기를 가짐에 따라 다양한 차수 및 구조로 변형될 수 있다.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 대역 통과 델타 시그마 변조기의 출력 시뮬레이션 그래프이다.

도 5a 및 도 5b에서 Y축은 입력 신호 크기(dB), X축은 주파수(Hz)에 해당한다. 도 5a에서 중심 주파수는 20MHz, 입력 신호는 -20dBFS이고, 도 5b에서 중심 주파수는 20MHz, 입력 신호는 -85dBFS에 해당한다. 이 때, SNDR의 값은 도 5a에서 65.2dB, 도 5b에서 6.7dB로 측정이 되었다. 종래의 대역 통과 델타 시그마 변조기는 입력 신호 -20dBFS에서 46.2dB의 SNR의 값을 갖고, 100dB에서 80dB까지 중심 주파수 주변의 잡음 플로어가 증가하기 때문에 -85dBFS에서 입력 신호를 검출 할 수 없다. 즉, 종래의 대역 통과 델타 시그마 변조기는 연산 증폭기의 유한한 대역폭 이득에 의한 영향을 크게 받아 대역 통과 델타 시그마 변조기의 성능이 저하되었다. 다만, 본 발명의 다른 실시예에 따른 대역 통과 델타 시그마 변조기는 높은 Q 인자를 가질 수 있는 증폭 연산기를 갖는 단일 연산 증폭 공진기를 포함하기에, 성능이 크게 향상되어 6.7dB의 SNDR의 값을 갖는 것을 볼 수 있다.

도 6은 본 발명의 일 실시예에 따른 펜슬 프로브 장치를 나타내는 도면이고, 도 7은 본 발명의 일 실시에에 따른 펜슬 프로브 장치 및 이에 포함되는 수신 장치를 나타내는 블록도이다.

도 6 및 도 7에 따른 펜슬 프로브 장치(300)는 지속파 도플러 모드로 인체를 측정한다. 펜슬 프로브 장치(300)는 빠른 혈류의 속도를 측정할 수 있는 지속파 도플러 모드를 사용하여 피부와 일정 각도를 유지한 채 초음파 신호를 송수신 할 수 있고 혈류의 속도를 알아 낼 수 있다. 펜슬 프로브 장치(300)에 수신된 지속파 도플러 신호는 고정된 조직으로부터 발생한 큰 크기 신호와 이보다 40~60dB 작은 도플러 신호가 합쳐진 형태의 신호를 모두 받아들이기 위해 넓은 대역폭이 요구되고, 초음파의 송신 주파수에 따라 다양한 특성의 신호를 검출할 수 있다. 예를 들어, 송신 주파수가 20MHz인 경우에 잇몸, 5MHz인 경우에 혈관, 2MHz인 경우에 심장의 혈류를 측정할 수 있다. 이러한 펜슬 프로브 장치(300)는 변환기(310), 수신 장치(320)를 포함한다.

상기 변환기(310)는 수신 장치(320)로부터의 신호를 수신하여 변환 후 분석한다. 변환기(310)는 수신 장치(320)에서 전달 받은 신호, 예를 들어 심장의 혈류의 측정 값을 분석하여 사용자에게 이상 유무를 알려줄 수 있다.

상기 수신 장치(320)는 초음파 신호를 송수신 한다. 예를 들어, 수신 장치(320)는 피부와 일정 각도를 유지한 채 초음파 신호를 송수신 하여 혈류의 속도를 측정할 수 있다. 수신 장치(320)는 안테나(321), 저잡음 증폭기(322), 대역 통과 델타 시그마 변조기(200), 디지털 신호 회로(323)을 포함한다.

상기 안테나(321)는 신호를 수신 한다. 안테나(321)는 예를 들어, 인체 내부의 초음파 신호를 수신하여 저잡음 증폭기(322)에 송신한다.

상기 저잡음 증폭기(322)는 안테나(321)로부터 신호를 수신하여 대역 통과 델타 시그마 변조기(200)로 전달한다. 저잡음 증폭기(322)는 안테나(321)로부터 수신된 신호를 증폭 시킨다. 저잡음 증폭기(322)는 인체 내 미세한 신호를 증폭시켜 대역 통과 델타 시그마 변조기(200)로 전송하고, 대역 통과 델타 시그마 변조기(200)는 증폭된 신호를 받아 디지털화를 용이하게 구현할 수 있다.

상기 대역 통과 델타 시그마 변조기(200)는 저잡음 증폭기(322)에서 증폭된 신호를 입력 받아 디지털 신호로 변환한다. 대역 통과 델타 시그마 변조기(200)는 높은 주파수 대역의 신호를 디지털로 신호로 변환하고, 디지털 신호를 가지고 기저 대역으로 내리기 때문에 아날로그 믹서에 의한 성능 제한이나 높은 전력 소모를 없앨 수 있다. 대역 통과 델타 시그마 변조기(200)는 예를 들어, 중심 주파수가 20MHz, 5MHz, 2MHz로 변경 가능하여 각각 잇몸, 혈관, 심장의 혈류를 측정하는 데 적용될 수 있고, 대역폭은 200KHz, 동작 범위는 85dB 이상이 될 수 있다. 대역 통과 델타 시그마 변조기(200)는 전술한 바와 같이 높은 Q 인자를 갖는 연산 증폭기를 갖는 단일 연산 증폭 공진기를 포함하므로, 성능이 저하되지 않고 저전력 소모에 따른 효율성이 좋으며, 광대역 응답이 가능하다.

이와 같이 본 발명의 일 실시예에 따른 펜슬 프로브 장치(300)는 대역 통과 델타 시그마 변조기(200)를 수신 장치에 활용함으로써, 다양한 중심 주파수를 갖도록 변경 가능하여, 측정 범위의 다양성을 넓힐 수 있고, 고성능 및 저전력 소모에 따른 비용 절감의 효과를 갖는다.

디지털 신호 회로(323)는 대역 통과 델타 시그마 변조기(200)에서 변환된 디지털 신호를 수신하고 출력을 생성한다. 디지털 신호 회로(323)는 출력을 생성하여 변환기(310)에 전송하고, 변환기(310)는 디지털 신호 회로(323)에서 전송된 신호를 변환하여 측정 값을 분석할 수 있다.

이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.

100: 대역 통과 델타 시그마 변조기 110: 가산 회로
120: 단일 연산 증폭기 130: 양자화기
140: 디지털 아날로그 컨버터 200: 대역 통과 델타 시그마 변조기
300: 펜슬 프로브 장치 310: 변환기
320: 수신 장치 321: 저잡음 증폭기
322: 디지털 신호 회로

Claims

연산 증폭기;
상기 연산 증폭기의 반전 입력 단자와 상기 연산 증폭기의 비반전 출력 단자 사이에 접속된 제 1 저항 및 제 1 커패시터;
상기 연산 증폭기의 반전 입력 단자와 상기 연산 증폭기의 반전 출력 단자 사이에 접속된 제 2 저항 및 제 2 커패시터; 및
상기 연산 증폭기의 반전 입력 단자와 반전 출력 단자 사이에 접속된 보상 저항을 포함하고,
상기 보상 저항은 상기 제 2 저항 및 상기 제 2 커패시터와 병렬로 접속되는 것을 특징으로 하는 단일 연산 증폭 공진기.
제1항에 있어서,
상기 제 1 저항 및 상기 제 1 커패시터는 병렬로 접속되는 것을 특징으로 하는 단일 연산 증폭 공진기.
제1항에 있어서,
상기 제 2 저항 및 상기 제 2 커패시터는 직렬로 접속되는 것을 특징으로 하는 단일 연산 증폭 공진기.
입력 및 피드백 신호를 수신하고 출력을 생성하는 가산 회로;
상기 가산 회로의 출력을 수신하고 출력을 생성하는 단일 연산 증폭 공진기;
상기 단일 연산 증폭 공진기의 출력을 수신하고 디지털 출력을 생성하는 양자화기; 및
상기 양자화기의 출력을 수신하고 상기 피드백 신호를 생성하는 디지털 아날로그 컨버터를 포함하고,
상기 단일 연산 증폭 공진기는 제1항 내지 제3항 중 어느 한 항에 따른 단일 연산 증폭 공진기인 것을 특징으로 하는 대역 통과 델타 시그마 변조기.
제4항에 있어서,
상기 대역 통과 델타 시그마 변조기는 광대역 응답을 갖는 것을 특징으로 하는 대역 통과 델타 시그마 변조기.
입력 및 피드백 신호를 수신하고 출력을 생성하는 제 1 가산 회로;
상기 제 1 가산 회로의 출력을 수신하고 출력을 생성하는 제 1 단일 연산 증폭 공진기;
상기 제 1 단일 연산 증폭 공진기의 출력을 수신하고 출력을 생성하는 제 2 단일 연산 증폭 공진기;
상기 제 1 단일 연산 증폭 공진기의 출력 및 상기 제 2 단일 연산 증폭 공진기의 출력을 수신하여 출력을 생성하는 제 2 가산 회로;
상기 제 2 가산 회로의 출력을 수신하고 디지털 출력을 생성하는 양자화기; 및
상기 양자화기의 출력을 수신하고 상기 피드백 신호를 생성하는 디지털 아날로그 컨버터를 포함하고,
상기 제 1 및 제 2 단일 연산 증폭 공진기는 제1항 내지 제3항 중 어느 한 항에 따른 단일 연산 증폭 공진기인 것을 특징으로 하는 대역 통과 델타 시그마 변조기.
제6항에 있어서,
상기 제 1 단일 연산 증폭 공진기와 상기 제 2 가산 회로 사이에 접속된 제 1 게인 스테이지; 및
상기 제 2 단일 연산 증폭 공진기와 상기 제 2 가산 회로 사이에 접속된 제 2 게인 스테이지를 더 포함하는 것을 특징으로 하는 대역 통과 델타 시그마 변조기.
변환기; 및
대역 통과 델타 시그마 변조기를 갖는 수신 장치를 포함하고,
상기 대역 통과 델타 시그마 변조기는 제6항에 따른 대역 통과 델타 시그마 변조기인 것을 특징으로 하는 펜슬 프로브 장치.
제8항에 있어서,
상기 수신 장치는,
신호를 수신하는 안테나;
상기 안테나로부터 신호를 수신하여 상기 대역 통과 델타 시그마 변조기로 전송하는 저잡음 증폭기; 및
상기 대역 통과 델타 시그마 변조기에서 변환된 디지털 신호를 수신하고 출력을 생성하는 디지털 신호 회로를 더 포함하는 것을 특징으로 하는 펜슬 프로브 장치.
변환기; 및
수신 장치를 포함하는 펜슬 프로브 장치에 있어서,
상기 수신 장치는,
신호를 수신하는 안테나;
상기 안테나로부터 신호를 수신하여 증폭시키는 저잡음 증폭기;
상기 저잡음 증폭기에서 증폭된 신호를 입력 받아 디지털 신호로 변환하는 대역 통과 델타 시그마 변조기; 및
상기 대역 통과 델타 시그마 변조기에서 변환된 디지털 신호를 수신하고 출력을 생성하는 디지털 신호 회로를 포함하고,
상기 대역 통과 델타 시그마 변조기는, 하나 이상의 단일 연산 증폭 공진기를 포함하고,
상기 하나 이상의 단일 연산 증폭 공진기 각각은,
연산 증폭기;
상기 연산 증폭기의 반전 입력 단자와 상기 연산 증폭기의 비반전 출력 단자 사이에 접속된 제 1 저항 및 제 1 커패시터;
상기 연산 증폭기의 반전 입력 단자와 상기 연산 증폭기의 반전 출력 단자 사이에 접속된 제 2 저항 및 제 2 커패시터; 및
상기 연산 증폭기의 반전 입력 단자와 반전 출력 단자 사이에 접속된 보상 저항을 포함하고,
상기 보상 저항은 상기 제 2 저항 및 상기 제 2 커패시터와 병렬로 접속되는 것을 특징으로 하는 펜슬 프로브 장치.
제10항에 있어서,
상기 대역 통과 델타 시그마 변조기는,
입력 및 피드백 신호를 수신하고 출력을 생성하는 가산 회로;
상기 가산 회로의 출력을 수신하고 출력을 생성하는 상기 하나 이상의 단일 연산 증폭 공진기의 출력을 수신하고 디지털 출력을 생성하는 양자화기; 및
상기 양자화기의 출력을 수신하고 상기 피드백 신호를 생성하는 디지털 아날로그 컨버터를 포함하는 것을 특징으로 하는 펜슬 프로브 장치.
삭제
제10항에 있어서,
상기 제 1 저항 및 상기 제 1 커패시터는 병렬로 접속되는 것을 특징으로 하는 펜슬 프로브 장치.
제10항에 있어서,
상기 제 2 저항 및 상기 제 2 커패시터는 직렬로 접속되는 것을 특징으로 하는 펜슬 프로브 장치.
제10항에 있어서,
상기 하나 이상의 단일 연산 증폭 공진기는 제 1 단일 연산 증폭 공진기 및 제 2 단일 연산 증폭 공진기를 포함하고,
상기 대역 통과 델타 시그마 변조기는,
입력 및 피드백 신호를 수신하고 출력을 생성하는 제 1 가산 회로;
상기 제 1 단일 연산 증폭 공진기의 출력 및 상기 제 2 단일 연산 증폭 공진기의 출력을 수신하여 출력을 생성하는 제 2 가산 회로;
상기 제 2 가산 회로의 출력을 수신하고 디지털 출력을 생성하는 양자화기; 및
상기 양자화기의 출력을 수신하고 상기 피드백 신호를 생성하는 디지털 아날로그 컨버터를 포함하고,
상기 제 1 단일 연산 증폭 공진기는 상기 제 1 가산 회로의 출력을 수신하고 출력을 생성하고,
상기 제 2 단일 연산 증폭 공진기는 상기 제 1 단일 연산 증폭 공진기의 출력을 수신하고 출력을 생성하는 것을 특징으로 하는 펜슬 프로브 장치.
제15항에 있어서,
상기 대역 통과 델타 시그마 변조기는,
상기 제 1 단일 연산 증폭 공진기와 상기 제 2 가산 회로 사이에 접속된 제 1 게인 스테이지; 및
상기 제 2 단일 연산 증폭 공진기와 상기 제 2 가산 회로 사이에 접속된 제 2 게인 스테이지를 더 포함하는 것을 특징으로 하는 펜슬 프로브 장치.
삭제
삭제
삭제