KR102017127B1 - High resolution display and driver chip thereof - Google Patents

High resolution display and driver chip thereof Download PDF

Info

Publication number
KR102017127B1
KR102017127B1 KR1020180009627A KR20180009627A KR102017127B1 KR 102017127 B1 KR102017127 B1 KR 102017127B1 KR 1020180009627 A KR1020180009627 A KR 1020180009627A KR 20180009627 A KR20180009627 A KR 20180009627A KR 102017127 B1 KR102017127 B1 KR 102017127B1
Authority
KR
South Korea
Prior art keywords
voltage
scan
main board
driving module
display panel
Prior art date
Application number
KR1020180009627A
Other languages
Korean (ko)
Other versions
KR20180011838A (en
Inventor
치-룽 쿠오
웬-린 양
Original Assignee
포스리드 테크놀로지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포스리드 테크놀로지 코포레이션 filed Critical 포스리드 테크놀로지 코포레이션
Priority to KR1020180009627A priority Critical patent/KR102017127B1/en
Publication of KR20180011838A publication Critical patent/KR20180011838A/en
Application granted granted Critical
Publication of KR102017127B1 publication Critical patent/KR102017127B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디스플레이 패널에 둘 다 연결된 게이트 구동 모듈과 소스 구동 모듈을 포함하는 드라이버 칩을 제공한다. 디스플레이 패널의 복수의 주사 라인들과 복수의 데이터 라인들은 프레임을 디스플레이하기 위해 디스플레이 패널을 주사하고 구동한다. 소스 구동 모듈은 메인 보드에 연결되고, 디스플레이 패널에의 소스 신호를 생성하기 위해 메인 보드의 포지티브 및 네거티브 전압을 수신한다.The present invention provides a driver chip comprising a gate driving module and a source driving module both connected to a display panel. The plurality of scan lines and the plurality of data lines of the display panel scan and drive the display panel to display the frame. The source driving module is connected to the main board and receives the positive and negative voltages of the main board to generate a source signal to the display panel.

Description

고해상도 디스플레이 및 그것의 드라이버 칩{HIGH RESOLUTION DISPLAY AND DRIVER CHIP THEREOF}High resolution display and its driver chip {HIGH RESOLUTION DISPLAY AND DRIVER CHIP THEREOF}

본 발명은 일반적으로 고해상도 디스플레이, 및 특히 고해상도 디스플레이에 적용되는 드라이버 칩에 관련된다.The present invention generally relates to high resolution displays, and in particular driver chips applied to high resolution displays.

산업이 발달함에 따라, 이동 전화기들, 디지털 카메라들, 노트북 컴퓨터들, 데스크톱 컴퓨터들과 같은 디지털 도구들은 더 많은 편의성, 더 많은 기능들, 및 더 매력적인 디자인들의 추세를 향하여 개발 중이다. 이러한 전자 제품들의 디스플레이들은 필수불가결한 인간-머신 인터페이스들이고, 사용자들을 위한 조작 편의성을 용이하게 할 수 있다. 이미지 프로세싱 기술이 발달함에 따라, 프레임들을 충분히 이용하기 위해, 디스플레이들의 해상도는 증가되어야 한다. 지금까지, 5K 해상도를 가진 제품들이 발표되었다.As the industry develops, digital tools such as mobile phones, digital cameras, notebook computers, desktop computers are developing toward the trend of more convenience, more features, and more attractive designs. Displays of such electronic products are indispensable human-machine interfaces and can facilitate operational convenience for users. As image processing technology develops, in order to make full use of frames, the resolution of displays has to be increased. So far, products with 5K resolution have been announced.

고해상도 디스플레이의 내부의 회로 설계는 복잡하고 여러 전압들을 요구한다. 따라서, 고해상도 디스플레이를 위한 드라이버 칩에 여러 전압들이 요구된다. 종래 기술에 따르면, 드라이버 칩에 다양한 전압들을 공급하기 위해, 여러 커패시터들이 전압을 부팅하기 위해 가용성 인쇄 회로(FPC) 상에 배치되고 드라이버 칩의 내부 모듈에 공급된다. 그럼에도 불구하고, FPC의 커패시터들은 비용의 증가를 초래한다.The circuit design inside the high resolution display is complex and requires several voltages. Thus, several voltages are required on the driver chip for high resolution displays. According to the prior art, in order to supply various voltages to the driver chip, several capacitors are placed on the fusible circuit (FPC) and supplied to the internal module of the driver chip to boot the voltage. Nevertheless, the capacitors of the FPC lead to an increase in cost.

따라서, FPC 상에서 어떤 커패시터도 이용하지 않기 위해, 본 발명은 디스플레이의 비용을 줄이기 위한 고해상도 디스플레이를 제공한다.Thus, in order not to use any capacitor on the FPC, the present invention provides a high resolution display to reduce the cost of the display.

본 발명의 목적은 드라이버 칩을 제공하는 것이고, 드라이버 칩은 직접적으로 메인 보드에 의해 공급되는 전압을 수신하고, 디스플레이 패널을 구동한다.It is an object of the present invention to provide a driver chip, which directly receives the voltage supplied by the main board and drives the display panel.

본 발명의 다른 목적은 커패시터를 갖지 않는 FPC를 가진 고해상도 디스플레이를 제공하고 이에 의해 디스플레이 비용을 줄이는 것이다.Another object of the present invention is to provide a high resolution display having an FPC without a capacitor, thereby reducing the display cost.

전술한 바와 같은 목적들과 효력들을 달성하기 위해, 본 발명은 고해상도 디스플레이를 위한 구동 회로를 개시한다.In order to achieve the above objects and effects, the present invention discloses a driving circuit for a high resolution display.

본 발명의 실시예에 따르면, 드라이버 칩이 제공된다. 드라이버 칩은 게이트 구동 모듈과 소스 구동 모듈을 포함한다. 게이트 구동 모듈은 디스플레이 패널에 연결되고, 복수의 주사 신호들을 생성하고, 이들은 복수의 주사 라인들을 통해 디스플레이 패널을 주사한다. 소스 구동 모듈은 디스플레이 패널에 연결되고, 복수의 데이터 라인들을 통해 디스플레이 패널을 구동한다. 소스 구동 모듈은 메인 보드에 연결되고, 디스플레이 패널에의 복수의 소스 신호들을 생성하기 위해 메인 보드에 의해 생성되는 포지티브 전압과 네거티브 전압을 수신한다.According to an embodiment of the present invention, a driver chip is provided. The driver chip includes a gate driving module and a source driving module. The gate driving module is connected to the display panel and generates a plurality of scan signals, which scan the display panel through the plurality of scan lines. The source driving module is connected to the display panel and drives the display panel through the plurality of data lines. The source driving module is connected to the main board and receives the positive voltage and the negative voltage generated by the main board to generate a plurality of source signals to the display panel.

본 발명의 다른 실시예에 따르면, 고해상도 디스플레이가 제공된다. 고해상도 디스플레이는 디스플레이 패널을 포함한다. 디스플레이 패널은 복수의 데이터 라인들과 복수의 주사 라인들을 포함한다. 디스플레이는 드라이버 칩과 메인 보드를 포함한다. 드라이버 칩은 소스 구동 모듈과 게이트 구동 모듈을 포함한다. 소스 구동 모듈은 복수의 데이터 라인들에 연결된다. 게이트 구동 모듈은 복수의 주사 라인들에 연결된다. 메인 보드는 포지티브 전압과 네거티브 전압을 생성한다. 메인 보드는 드라이버 칩에 연결된다. 소스 구동 모듈은 포지티브 또는 네거티브 전압을 수신하고, 디스플레이 패널에 대한 복수의 소스 신호들을 생성한다. 게이트 구동 모듈은 복수의 주사 신호들을 생성하고, 프레임을 디스플레이하기 위해 디스플레이를 주사한다.According to another embodiment of the present invention, a high resolution display is provided. The high resolution display includes a display panel. The display panel includes a plurality of data lines and a plurality of scan lines. The display includes a driver chip and a main board. The driver chip includes a source driving module and a gate driving module. The source driving module is connected to the plurality of data lines. The gate driving module is connected to the plurality of scan lines. The main board generates positive and negative voltages. The main board is connected to the driver chip. The source driving module receives a positive or negative voltage and generates a plurality of source signals for the display panel. The gate drive module generates a plurality of scan signals and scans the display to display the frame.

도 1은 본 발명의 제1 실시예에 따른 드라이버 칩의 구성도를 도시한다;
도 2는 본 발명의 실시예에 따른 고해상도 디스플레이 내의 드라이버 칩의 구성도를 도시한다;
도 3은 본 발명의 제2 실시예에 따른 드라이버 칩의 구성도를 도시한다;
도 4는 본 발명의 제3 실시예에 따른 드라이버 칩의 구성도를 도시한다;1 shows a configuration diagram of a driver chip according to a first embodiment of the present invention;
2 shows a schematic diagram of a driver chip in a high resolution display according to an embodiment of the present invention;
3 shows a configuration diagram of a driver chip according to a second embodiment of the present invention;
4 shows a configuration diagram of a driver chip according to a third embodiment of the present invention;

본 발명의 구조 및 특성들은 물론, 효과들을 더 이해시키고 인식시키기 위하여, 본 발명의 상세한 설명이 다음의 실시예들 및 첨부 도면들과 함께 제공된다.In order to better understand and recognize the structures and characteristics of the present invention, as well as the effects, the detailed description of the present invention is provided in conjunction with the following embodiments and the accompanying drawings.

본 발명의 제1 실시예에 따른 드라이버 칩의 구성도를 도시하는 도 1을 참조한다. 도면에 도시된 바와 같이, 본 발명에 따른 드라이버 칩(2)은 게이트 구동 모듈들(22, 24)과 소스 구동 모듈(30)을 포함한다. 게이트 구동 모듈들(22, 24)은 디스플레이 패널(1)에 연결되고, 복수의 주사 신호들을 생성한다. 복수의 주사 신호들은 디스플레이 패널(1)의 복수의 주사 라인들 SL을 통해 디스플레이 패널을 주사한다. 마찬가지로, 소스 구동 모듈(30)은 디스플레이 패널(1)에 연결되고, 디스플레이 패널(1)의 복수의 데이터 라인들 DL을 통해 디스플레이 패널(1)을 구동한다.Reference is made to FIG. 1, which shows a configuration diagram of a driver chip according to the first embodiment of the present invention. As shown in the figure, the driver chip 2 according to the present invention includes gate driving modules 22 and 24 and a source driving module 30. The gate driving modules 22 and 24 are connected to the display panel 1 and generate a plurality of scan signals. The plurality of scan signals scan the display panel through the plurality of scan lines SL of the display panel 1. Similarly, the source driving module 30 is connected to the display panel 1 and drives the display panel 1 through the plurality of data lines DL of the display panel 1.

또한, 드라이버 칩(2)은 메인 보드(4)에 더 연결되고 메인보드는 포지티브 전압 VSP, 네거티브 전압 VSN, 주사 전압 VGH, 및 컷오프 전압 VGL을 생성한다. 소스 구동 모듈(30)은 메인 보드(4)에 연결되고, 포지티브와 네거티브 전압들 VSP, VSN을 수신하고, 복수의 소스 신호들을 생성하기 위해 그들을 소스 입력 전압으로서 사용한다. 복수의 소스 신호들은 복수의 데이터 라인들 DL을 통해 디스플레이 패널(1)을 구동한다. 소스 구동 모듈(30)의 소스 입력 전압은 포지티브 전압 VSP 또는 네거티브 전압 VSN과 동일하다. 게다가, 게이트 구동 모듈들(22, 24)은 또한 메인 보드(4)에 연결된다. 메인 보드(4)에 의해 생성되는 주사 전압 VGH와 컷오프 전압 VGL은 직접 드라이버 칩(2)에 공급될 수 있다. 이에 의해, 게이트 구동 모듈들(22, 24)은 직접 주사 전압 VGH를 수신하고, 복수의 주사 신호들을 생성한다. 그 후 복수의 주사 신호들은 복수의 주사 라인들 SL을 통해 디스플레이 패널(1)을 주사하거나, 또는 주사 디스플레이 패널(1)을 정지하기 위한 컷오프 전압을 직접 수신한다. 그러므로, 본 발명에 따른 메인 보드(4)는 드라이버 칩(2)에 의해 직접적으로 요구되는 전압들을 생성하고, 그들을 직접 드라이버 칩(2)에 출력한다. 따라서, 본 발명에 따르면, 드라이버 칩(2)에 의해 요구된 전압들을 생성하기 위해 FPC 상에 커패시터들을 배치할 필요가 없다. 그러면 디스플레이 비용들이 감소될 수 있다.In addition, the driver chip 2 is further connected to the main board 4 and the main board generates a positive voltage VSP, a negative voltage VSN, a scan voltage VGH, and a cutoff voltage VGL. The source drive module 30 is connected to the main board 4 and receives the positive and negative voltages VSP, VSN and uses them as the source input voltage to generate a plurality of source signals. The plurality of source signals drive the display panel 1 through the plurality of data lines DL. The source input voltage of the source drive module 30 is equal to the positive voltage VSP or the negative voltage VSN. In addition, the gate drive modules 22, 24 are also connected to the main board 4. The scan voltage VGH and the cutoff voltage VGL generated by the main board 4 can be directly supplied to the driver chip 2. As a result, the gate driving modules 22 and 24 directly receive the scan voltage VGH and generate a plurality of scan signals. The plurality of scan signals then scan the display panel 1 via the plurality of scan lines SL, or directly receive a cutoff voltage for stopping the scan display panel 1. Therefore, the main board 4 according to the present invention generates the voltages directly required by the driver chip 2 and outputs them directly to the driver chip 2. Thus, according to the present invention, there is no need to place capacitors on the FPC to generate the voltages required by the driver chip 2. The display costs can then be reduced.

본 발명에 따른 드라이버 칩(2)은 메인 보드(4)에 의해 생성되는 포지티브 전압 VSP, 네거티브 전압 VSN, 주사 전압 VGH, 및 컷오프 전압 VGL을 직접적으로 소스 구동 모듈(30)과 게이트 구동 모듈들(22, 24)에 공급하고, 프레임을 디스플레이하기 위해 디스플레이 패널(1)에 복수의 소스 신호들과 주사 신호들을 생성한다. 이에 의해, 심지어 고해상도 디스플레이 패널(1)에 대해서도, 메인 보드(4)에 의해 생성되는 전압들이 직접적으로 소스 구동 모듈(30)과 게이트 구동 모듈들(22, 24)에 공급될 수 있다. 어떤 부가적 커패시터도 드라이버 칩(2)에 의해 요구되는 다양한 전압들을 생성하기 위해 요구되지 않는다. 따라서, 디스플레이 비용들은 감소될 수 있고 레이아웃 면적이 감소될 수 있다.The driver chip 2 according to the present invention may directly control the source driving module 30 and the gate driving modules (eg, the positive voltage VSP, the negative voltage VSN, the scan voltage VGH, and the cutoff voltage VGL generated by the main board 4). 22 and 24, and generate a plurality of source signals and scan signals in the display panel 1 to display the frame. Thereby, even for the high resolution display panel 1, the voltages generated by the main board 4 can be directly supplied to the source driving module 30 and the gate driving modules 22, 24. No additional capacitor is required to generate the various voltages required by the driver chip 2. Thus, display costs can be reduced and layout area can be reduced.

도 1을 다시 참조한다. 드라이버 칩(2)은 선택 회로(40), 기준 전압 회로(42), 디지털 모듈(44), 및 다른 회로(50)를 포함할 수 있다. 선택 회로(40)는 기준 전압 회로(42)와 메인 보드(4)에 연결되고, 기준 전압 회로(42)에 의해 생성되는 기준 전압 VIN과 메인 보드(4)에 의해 생성되는 공급 전압 VCC를 수신한다. 디지털 모듈(44)은 선택 회로(40)에 연결되고, 공급 전압 VD를 수신한다. 기준 전압 회로(42)는 저 드롭아웃 레귤레이터(LDO)일 수 있다. 선택 회로(40)는 공급 전압 VIN과 기준 전압 VCC 중 하나를 공급 전압 VD이 되도록 선택한다. 다른 회로(50)도 마찬가지로, 공급 전압 VCC, 전압 VCI, 포지티브 전압 VSP, 또는 네거티브 전압 VSN을 직접 수신할 수 있다. 본 발명의 실시예들에 따르면 다른 회로(50)는 예를 들어, 드라이버 칩(2)의 보호 회로 또는 타이밍 제어기를 포함한다. 다른 회로(50)에 의해 요구되는 다른 전압들도 또한 메인 보드(4)에 의해 생성될 수 있다. 동작 방법은 다시 기술되지 않을 것이다.Reference is again made to FIG. 1. The driver chip 2 may include a selection circuit 40, a reference voltage circuit 42, a digital module 44, and other circuits 50. The selection circuit 40 is connected to the reference voltage circuit 42 and the main board 4 and receives the reference voltage VIN generated by the reference voltage circuit 42 and the supply voltage VCC generated by the main board 4. do. The digital module 44 is connected to the selection circuit 40 and receives the supply voltage VD. The reference voltage circuit 42 may be a low dropout regulator (LDO). The selection circuit 40 selects one of the supply voltage VIN and the reference voltage VCC to be the supply voltage VD. The other circuit 50 may likewise receive the supply voltage VCC, the voltage VCI, the positive voltage VSP, or the negative voltage VSN directly. According to embodiments of the present invention, the other circuit 50 comprises, for example, a protection circuit or timing controller of the driver chip 2. Other voltages required by the other circuit 50 may also be generated by the main board 4. The method of operation will not be described again.

드라이버 칩(2) 내부의 디지털 모듈(44)은 공급 전압 VD에 의해 구동된다. 공급 전압 VD는 메인 보드(4)에 의해 생성되는 공급 전압 VCC와 기준 전압 회로(42)에 의해 생성되는 기준 전압 VIN 중에서 선택 회로(40)에 의해 선택된다. 따라서, 메인 보드(4)에 의해 생성되는 공급 전압 VCC가 디지털 모듈(44)의 요구들을 충족시킬 수 있을 때, 디지털 모듈(44)은 디스플레이 패널(1)을 구동하기 위해 메인 보드(4)에 의해 생성되는 공급 전압 VCC를 직접 수신한다. 반면에, 기준 전압 VIN은 디스플레이 패널(1)을 구동하기 위해 수신된다.The digital module 44 inside the driver chip 2 is driven by the supply voltage VD. The supply voltage VD is selected by the selection circuit 40 between the supply voltage VCC generated by the main board 4 and the reference voltage VIN generated by the reference voltage circuit 42. Thus, when the supply voltage VCC generated by the main board 4 can meet the requirements of the digital module 44, the digital module 44 is connected to the main board 4 to drive the display panel 1. It directly receives the supply voltage VCC produced by it. On the other hand, the reference voltage VIN is received to drive the display panel 1.

본 발명의 실시예에 따른 고해상도 디스플레이 내의 드라이버 칩의 구성도를 도시하는 도 2를 참조한다. 도면에 도시된 바와 같이, FPC(3)가 드라이버 칩(2)과 메인 보드(4) 사이에 더 포함될 수 있다. 메인 보드(4)는 FPC(3)를 통해 드라이버 칩(2)에 연결된다. 또한, 포지티브 전압 VSP, 네거티브 전압 VSN, 주사 전압 VGH, 컷오프 전압 VGL, 및 공급 전압은 어떤 커패시터도 없는 FPC(3)를 통하여 드라이버 칩(2)에 공급된다. 더욱이, 메인 보드(4)는 제어 회로(5)를 더 포함할 수 있고, 제어 회로는 선택 회로(40)를 제어하고, 따라서 디지털 모듈(44)에 의해 수신되는 공급 전압 VD의 전압 레벨을 제어한다. 제어 회로(5)는 선택 회로(40)의 스위칭을 제어하기 전에 공급 전압 VCC가 임계 전압 미만인지 또는 초과인지를 판단할 수 있고, 공급 전압 VD를 결정한다. 예를 들어, 공급 전압 VCC가 임계 전압 미만일 때, 제어 회로(5)는 선택 회로(40)가 디지털 모듈(44)에 공급 전압 VCC를 출력하도록 제어한다. 공급 전압 VCC가 임계 전압 초과일 때, 제어 회로(5)는 선택 회로(40)가 디지털 모듈(44)에 기준 전압 VIN을 출력하도록 제어한다. 게다가, 제어 회로(5)의 제어 신호는 또한 FPC(3)를 통해 드라이버 칩(2)에 전송될 수 있다.Reference is made to FIG. 2 which shows a schematic diagram of a driver chip in a high resolution display according to an embodiment of the present invention. As shown in the figure, an FPC 3 may be further included between the driver chip 2 and the main board 4. The main board 4 is connected to the driver chip 2 via the FPC 3. In addition, the positive voltage VSP, the negative voltage VSN, the scan voltage VGH, the cutoff voltage VGL, and the supply voltage are supplied to the driver chip 2 through the FPC 3 without any capacitor. Moreover, the main board 4 may further comprise a control circuit 5, which controls the selection circuit 40 and thus controls the voltage level of the supply voltage VD received by the digital module 44. do. The control circuit 5 may determine whether the supply voltage VCC is below or above the threshold voltage and determines the supply voltage VD before controlling the switching of the selection circuit 40. For example, when the supply voltage VCC is below the threshold voltage, the control circuit 5 controls the selection circuit 40 to output the supply voltage VCC to the digital module 44. When the supply voltage VCC is above the threshold voltage, the control circuit 5 controls the selection circuit 40 to output the reference voltage VIN to the digital module 44. In addition, the control signal of the control circuit 5 can also be transmitted to the driver chip 2 via the FPC 3.

본 발명의 제2 실시예에 따른 드라이버 칩의 구성도를 도시하는 도 3을 참조한다. 도면에 도시된 바와 같이, 드라이버 칩(2)은 차지 펌프(60)를 포함할 수 있고, 차지 펌프는 하나 이상의 커패시터들(70)을 포함하고, 메인 보드(4)로부터 공급되는 포지티브 전압 VSP와 네거티브 전압 VSN을 수신한다. 차지 펌프(60)는 주사 전압 VGH와 컷오프 전압 VGL을 생성하는 데 있어서 포지티브 전압 VSP와 네거티브 전압 VSN을 사용하며, 이에 의해 게이트 구동 모듈들(22, 24)은 디스플레이 패널(1)을 주사하기 위한 주사 신호들과 주사를 정지하기 위한 컷오프 전압 VGL을 생성하기 위해 주사 전압 VGH를 수신한다. 따라서, 본 실시예에 따르면, 차지 펌프(60)에 의해 생성되는 주사 전압 VGH와 컷오프 전압 VGL의 전압 레벨들은 포지티브와 네거티브 전압들 VSP, VSN의 전압 레벨들과 동일하지 않다.Reference is made to FIG. 3, which shows a block diagram of a driver chip according to a second embodiment of the present invention. As shown in the figure, the driver chip 2 may include a charge pump 60, which includes one or more capacitors 70 and a positive voltage VSP supplied from the main board 4. Receive a negative voltage VSN. The charge pump 60 uses the positive voltage VSP and the negative voltage VSN in generating the scan voltage VGH and the cutoff voltage VGL, whereby the gate driving modules 22 and 24 are used to scan the display panel 1. The scan voltage VGH is received to generate scan signals and a cutoff voltage VGL for stopping the scan. Therefore, according to this embodiment, the voltage levels of the scan voltage VGH and the cutoff voltage VGL generated by the charge pump 60 are not the same as the voltage levels of the positive and negative voltages VSP, VSN.

더욱이, 메인 보드(4)는 전원 회로를 더 포함할 수 있고, 전원 회로는 각각의 주사 전압 VGH와 컷오프 전압 VGL을 생성하기 위해 이용된 복수의 공급 전압들을 생성한다. 이에 의해, 포지티브와 네거티브 전압들 VSP, VSN을 이용하여 주사 전압 VGH와 컷오프 전압 VGL을 생성하는 것 외에도, 그들은 또한 메인 보드(4) 상의 다른 전원 회로들 및 다른 전압 생성 회로들을 이용하여 생성될 수 있다. 따라서, 본 발명은 주사 전압 VGH와 컷오프 전압 VGL을 생성하기 위한 방법을 제한하지 않는다.Moreover, main board 4 may further comprise a power supply circuit, which generates a plurality of supply voltages used to generate respective scan voltage VGH and cutoff voltage VGL. Thereby, in addition to generating the scan voltage VGH and the cutoff voltage VGL using the positive and negative voltages VSP, VSN, they can also be generated using other power supply circuits on the main board 4 and other voltage generating circuits. have. Thus, the present invention does not limit the method for generating scan voltage VGH and cutoff voltage VGL.

본 발명에 따르면, 복수의 커패시터들(70, 72)이 드라이버 칩(2)에 부가되기는 하지만, 드라이버 칩(2)은 여전히 메인 보드(4)에 의해 공급된 전압들을 선택적으로 이용할 수 있다. 그럼에도 불구하고, 메인 보드(4)가 포지티브 및 네거티브 전압들 VSP, VSN만을 공급한다면, 포지티브와 네거티브 전압들 VSP, VSN에 따라 커패시터들(70, 72)을 충전하기 위해 그리고 게이트 구동 모듈들(22, 24)에 대한 주사 전압 VGH와 컷오프 전압 VGL을 생성하기 위해 차지 펌프(60)가 이용될 수 있다. 또한, 고해상도 디스플레이에 적용된 바와 같이, 게이트 구동 모듈들(22, 24)의 전력 소모가 소스 구동 모듈(30)보다 낮기 때문에, 차지 펌프(60)는 큰 커패시터들(70, 72)을 요구하지 않는다. 그러므로, 커패시터들(70, 72)은 FPC(3) 상에 대신에, 드라이버 칩(2) 상에 직접 배치될 수 있다.According to the invention, although a plurality of capacitors 70, 72 are added to the driver chip 2, the driver chip 2 can still selectively use the voltages supplied by the main board 4. Nevertheless, if the main board 4 supplies only the positive and negative voltages VSP, VSN, to charge the capacitors 70, 72 according to the positive and negative voltages VSP, VSN and the gate drive modules 22. Charge pump 60 may be used to generate scan voltage VGH and cutoff voltage VGL for 24. Also, as applied to high resolution displays, the charge pump 60 does not require large capacitors 70, 72 because the power consumption of the gate drive modules 22, 24 is lower than the source drive module 30. . Therefore, the capacitors 70, 72 may be disposed directly on the driver chip 2 instead of on the FPC 3.

요약하면, 본 발명에 따른 드라이버 칩은 게이트 구동 모듈들과 소스 구동 모듈을 포함한다. 소스 구동 모듈은 소스 신호들에 의해 필요로 되는 소스 입력 전압을 생성하고, 메인 보드에 의해 직접 제공되는 포지티브 전압 및 네거티브 전압이 공급된다. 게이트 구동 모듈들은 주사 신호들을 생성하기 위한 주사 전압과 컷오프 전압을 직접 제공하는 메인 보드를 이용한다. 대안적으로, 포지티브 전압과 네거티브 전압은 메인 보드에 의해 생성되고 충전을 위해 그리고 주사 전압과 컷오프 전압의 생성을 위해 차지 펌프에 의해 이용된다. 이에 의해, FPC 상에 배치되는 커패시터들의 개수가 감소될 수 있고, 그러므로 디스플레이 비용들을 줄인다. 게이트 구동 모듈과 소스 구동 모듈 외에도, 드라이버 칩은 디지털 모듈을 더 포함한다. 디지털 모듈들에 의해 요구되는 공급 전압은 메인 보드에 의해 제공되는 공급 전압과 참조 회로에 의해 제공되는 기준 전압 중에서 선택 회로에 의해 선택된다. 이것은 과도하게 높은 공급 전압에 기인한 정상 동작의 무능을 방지한다. 본 발명에 따르면, 메인 보드에 의해 생성되는 전압이 직접적으로 채택되고, 드라이버 칩에 의해 요구되는 다양한 전압들로서 사용된다. 그러므로, 어떤 커패시터도 FPC에 필요로 되지 않고, 드라이버 칩뿐만 아니라 디스플레이의 부피와 비용이 모두 감소될 수 있다.In summary, the driver chip according to the present invention includes a gate driving module and a source driving module. The source drive module generates the source input voltage required by the source signals and is supplied with the positive and negative voltages provided directly by the main board. Gate drive modules use a main board that directly provides the scan voltage and the cutoff voltage for generating scan signals. Alternatively, the positive and negative voltages are generated by the main board and used by the charge pump for charging and for generating scan and cutoff voltages. Thereby, the number of capacitors placed on the FPC can be reduced, thus reducing display costs. In addition to the gate drive module and the source drive module, the driver chip further includes a digital module. The supply voltage required by the digital modules is selected by the selection circuit among the supply voltage provided by the main board and the reference voltage provided by the reference circuit. This prevents the inability of normal operation due to excessively high supply voltages. According to the invention, the voltage produced by the main board is directly adopted and used as the various voltages required by the driver chip. Therefore, no capacitor is required for the FPC, and both the volume and cost of the display as well as the driver chip can be reduced.

따라서, 본 발명은 자체의 신규성, 진보성, 및 이용가능성에 기인한 법적 요건에 부합한다. 그러나, 위의 설명은 본 발명의 실시예들일 뿐이고, 본 발명의 사상 및 범위를 한정하는 데 사용되지 않는다. 본 발명의 청구항들에 기재되는 형상, 구조, 특징, 또는 사상에 따라 이루어지는 균등한 변경들 또는 개량들은 본 발명의 첨부된 청구항들에 포함된다.Accordingly, the present invention complies with legal requirements due to its novelty, inventiveness, and availability. However, the above description is only embodiments of the present invention and is not used to limit the spirit and scope of the present invention. Equivalent changes or improvements made in shape, structure, feature, or spirit described in the claims of the present invention are included in the appended claims of the present invention.

Claims (15)

드라이버 칩으로서,
디스플레이 패널에 연결되고, 복수의 주사 신호들을 생성하고, 복수의 주사 라인들을 통해 상기 디스플레이 패널을 주사하는 게이트 구동 모듈; 및
상기 디스플레이 패널에 연결되고, 복수의 데이터 라인들을 통해 상기 디스플레이 패널을 구동하는 소스 구동 모듈을 포함하고,
상기 소스 구동 모듈은 가요성 인쇄 회로(flexible printed circuit)를 통해 메인 보드에 연결되고, 상기 디스플레이 패널에의 복수의 소스 신호들을 생성하기 위해 상기 메인 보드에 의해 생성되는 포지티브 전압과 네거티브 전압을 수신하고,
상기 메인 보드는 상기 가요성 인쇄 회로의 커패시터 디바이스를 사용하지 않고 상기 포지티브 전압과 상기 네거티브 전압을 공급하는, 드라이버 칩.As a driver chip,
A gate driving module connected to the display panel, generating a plurality of scan signals, and scanning the display panel through the plurality of scan lines; And
A source driving module connected to the display panel and driving the display panel through a plurality of data lines;
The source driving module is connected to the main board through a flexible printed circuit, and receives a positive voltage and a negative voltage generated by the main board to generate a plurality of source signals to the display panel. ,
The main board supplies the positive voltage and the negative voltage without using the capacitor device of the flexible printed circuit. 제1항에 있어서,
상기 메인 보드는 주사 전압과 컷오프 전압을 더 공급하고; 상기 게이트 구동 모듈은 상기 주사 전압을 수신하고, 상기 복수의 주사 신호들을 생성하고; 상기 복수의 주사 신호들은 상기 복수의 주사 라인들을 통해 상기 디스플레이 패널을 주사하고; 상기 게이트 구동 모듈은 상기 컷오프 전압을 수신하고 상기 디스플레이 패널의 주사를 정지하는, 드라이버 칩.The method of claim 1,
The main board further supplies a scan voltage and a cutoff voltage; The gate driving module receives the scan voltage and generates the plurality of scan signals; The plurality of scan signals scan the display panel through the plurality of scan lines; The gate driving module receiving the cutoff voltage and stopping scanning of the display panel. 제1항에 있어서,
상기 메인 보드는 상기 포지티브 전압 또는 상기 네거티브 전압을 생성하고 이들을 상기 소스 구동 모듈의 입력에 출력하고, 상기 포지티브 전압 또는 상기 네거티브 전압을 상기 소스 구동 모듈의 소스 입력 전압으로서 이용하고; 상기 소스 입력 전압의 전압 레벨은 상기 포지티브 전압 또는 상기 네거티브 전압의 전압 레벨과 동일하고; 상기 포지티브 전압과 상기 네거티브 전압은 주사 전압과 컷오프 전압을 생성하기 위해 더 이용되고; 상기 게이트 구동 모듈은 상기 주사 전압을 수신하고, 상기 복수의 주사 신호들을 생성하고; 상기 복수의 주사 신호들은 상기 복수의 주사 라인들을 통해 상기 디스플레이 패널을 주사하고; 상기 게이트 구동 모듈은 상기 컷오프 전압을 수신하고 상기 디스플레이 패널의 주사를 정지하고; 상기 주사 전압의 전압 레벨은 상기 포지티브 전압 및 상기 네거티브 전압의 전압 레벨들과 동일하지 않은, 드라이버 칩.The method of claim 1,
The main board generates the positive voltage or the negative voltage and outputs them to an input of the source driving module, and uses the positive voltage or the negative voltage as a source input voltage of the source driving module; The voltage level of the source input voltage is equal to the voltage level of the positive voltage or the negative voltage; The positive voltage and the negative voltage are further used to generate a scan voltage and a cutoff voltage; The gate driving module receives the scan voltage and generates the plurality of scan signals; The plurality of scan signals scan the display panel through the plurality of scan lines; The gate driving module receives the cutoff voltage and stops scanning of the display panel; The voltage level of the scan voltage is not equal to the voltage levels of the positive voltage and the negative voltage. 제3항에 있어서,
차지 펌프와 하나 이상의 커패시터 디바이스들을 더 포함하고; 상기 차지 펌프는 상기 메인 보드와 상기 게이트 구동 모듈 사이에 연결되고; 상기 차지 펌프는 상기 게이트 구동 모듈에의 상기 주사 전압과 상기 컷오프 전압을 생성하기 위해 상기 포지티브 전압과 상기 네거티브 전압의 전압 레벨들을 상승시키기 위해 상기 커패시터 디바이스를 이용하는, 드라이버 칩.The method of claim 3,
Further comprising a charge pump and one or more capacitor devices; The charge pump is connected between the main board and the gate drive module; The charge pump uses the capacitor device to raise voltage levels of the positive voltage and the negative voltage to generate the scan voltage and the cutoff voltage to the gate drive module. 제2항 또는 제3항에 있어서,
선택 회로, 기준 전압 회로, 및 디지털 모듈을 더 포함하고; 상기 디지털 모듈은 상기 선택 회로에 연결되고 상기 디스플레이 패널을 제어하기 위한 공급 전압을 수신하고; 상기 선택 회로는 상기 메인 보드 및 상기 기준 전압 회로에 연결되고; 상기 메인 보드에 의해 생성된 공급 전압에 따라, 상기 선택 회로는 상기 메인 보드에 의해 생성된 상기 공급 전압, 또는 상기 기준 전압 회로에 의해 생성된 기준 전압을 상기 디지털 모듈의 상기 공급 전압으로서 출력하는 것을 결정하는, 드라이버 칩.The method according to claim 2 or 3,
Further comprising a selection circuit, a reference voltage circuit, and a digital module; The digital module is connected to the selection circuit and receives a supply voltage for controlling the display panel; The selection circuit is connected to the main board and the reference voltage circuit; According to the supply voltage generated by the main board, the selection circuit outputs the supply voltage generated by the main board, or the reference voltage generated by the reference voltage circuit as the supply voltage of the digital module. To decide, driver chip. 제5항에 있어서,
상기 메인 보드의 제어 회로는 상기 선택 회로에 연결되고; 상기 공급 전압이 임계 전압보다 낮을 때, 상기 제어 회로는 상기 선택 회로가 상기 디지털 모듈에 상기 공급 전압을 출력하도록 제어하고; 상기 공급 전압이 상기 임계 전압보다 높을 때, 상기 제어 회로는 상기 선택 회로가 상기 디지털 모듈에 상기 기준 전압을 출력하도록 제어하는, 드라이버 칩.The method of claim 5,
A control circuit of the main board is connected to the selection circuit; When the supply voltage is lower than a threshold voltage, the control circuit controls the selection circuit to output the supply voltage to the digital module; And when the supply voltage is higher than the threshold voltage, the control circuit controls the selection circuit to output the reference voltage to the digital module. 제1항에 있어서,
상기 메인 보드는 상기 커패시터 디바이스를 갖지 않는 상기 가요성 인쇄 회로를 통해 상기 드라이버 칩에 연결되는, 드라이버 칩.The method of claim 1,
The main board is coupled to the driver chip through the flexible printed circuit without the capacitor device. 복수의 데이터 라인들과 복수의 주사 라인들을 갖는 디스플레이 패널을 포함하는 고해상도 디스플레이로서,
소스 구동 모듈과 게이트 구동 모듈을 갖는 드라이버 칩 - 상기 소스 구동 모듈은 상기 복수의 데이터 라인들에 연결되고, 상기 게이트 구동 모듈은 상기 복수의 주사 라인들에 연결됨 -; 및
가요성 인쇄 회로의 커패시터 디바이스를 사용하지 않고 포지티브 전압과 네거티브 전압을 공급하는 메인 보드
를 포함하고,
상기 메인 보드는 상기 드라이버 칩에 연결되고,
상기 소스 구동 모듈은 상기 포지티브 전압과 상기 네거티브 전압을 수신하고, 상기 디스플레이 패널에의 복수의 소스 신호들을 생성하고, 상기 게이트 구동 모듈은 복수의 주사 신호들을 생성하고, 프레임을 디스플레이하기 위해 상기 디스플레이 패널을 주사하는, 디스플레이.A high resolution display comprising a display panel having a plurality of data lines and a plurality of scan lines.
A driver chip having a source driving module and a gate driving module, wherein the source driving module is connected to the plurality of data lines, and the gate driving module is connected to the plurality of scan lines; And
Main boards supplying positive and negative voltages without using capacitor devices in flexible printed circuits
Including,
The main board is connected to the driver chip,
The source driving module receives the positive voltage and the negative voltage, generates a plurality of source signals to the display panel, and the gate driving module generates a plurality of scan signals, and displays the frame to display a frame. To scan, display. 제8항에 있어서,
상기 메인 보드는 주사 전압과 컷오프 전압을 더 공급하고; 상기 게이트 구동 모듈은 상기 주사 전압을 수신하고, 상기 복수의 주사 신호들을 생성하고; 상기 복수의 주사 신호들은 상기 복수의 주사 라인들을 통해 상기 디스플레이 패널을 주사하고; 상기 게이트 구동 모듈은 상기 컷오프 전압을 수신하고 상기 디스플레이 패널의 주사를 정지하는, 디스플레이.The method of claim 8,
The main board further supplies a scan voltage and a cutoff voltage; The gate driving module receives the scan voltage and generates the plurality of scan signals; The plurality of scan signals scan the display panel through the plurality of scan lines; And the gate driving module receives the cutoff voltage and stops scanning of the display panel. 제8항에 있어서,
상기 메인 보드는 상기 포지티브 전압 또는 상기 네거티브 전압을 생성하고 이들을 상기 소스 구동 모듈의 입력에 출력하고, 상기 포지티브 전압 또는 상기 네거티브 전압을 상기 소스 구동 모듈의 소스 입력 전압으로서 이용하고; 상기 소스 입력 전압의 전압 레벨은 상기 포지티브 전압 또는 상기 네거티브 전압의 전압 레벨과 동일하고; 상기 포지티브 전압과 상기 네거티브 전압은 주사 전압과 컷오프 전압을 생성하기 위해 더 이용되고; 상기 게이트 구동 모듈은 상기 복수의 주사 라인들을 통해 상기 디스플레이의 주사를 시작 또는 정지하기 위한 상기 주사 전압 및 상기 컷오프 전압을 수신하고; 상기 주사 전압 및 상기 컷오프 전압의 전압 레벨들은 상기 포지티브 전압 및 상기 네거티브 전압의 전압 레벨들과 동일하지 않은, 디스플레이.The method of claim 8,
The main board generates the positive voltage or the negative voltage and outputs them to an input of the source driving module, and uses the positive voltage or the negative voltage as a source input voltage of the source driving module; The voltage level of the source input voltage is equal to the voltage level of the positive voltage or the negative voltage; The positive voltage and the negative voltage are further used to generate a scan voltage and a cutoff voltage; The gate driving module receives the scan voltage and the cutoff voltage to start or stop scanning of the display through the plurality of scan lines; And the voltage levels of the scan voltage and the cutoff voltage are not equal to the voltage levels of the positive voltage and the negative voltage. 제10항에 있어서,
상기 드라이버 칩은 차지 펌프와 하나 이상의 커패시터 디바이스들을 더 포함하고; 상기 차지 펌프는 상기 메인 보드와 상기 게이트 구동 모듈 사이에 연결되고; 상기 차지 펌프는 상기 게이트 구동 모듈에의 상기 주사 전압과 상기 컷오프 전압을 생성하기 위해 상기 포지티브 전압과 상기 네거티브 전압의 전압 레벨들을 상승시키기 위해 상기 커패시터 디바이스를 이용하는, 디스플레이.The method of claim 10,
The driver chip further comprises a charge pump and one or more capacitor devices; The charge pump is connected between the main board and the gate drive module; And the charge pump uses the capacitor device to raise voltage levels of the positive voltage and the negative voltage to generate the scan voltage and the cutoff voltage to the gate drive module. 제9항 또는 제10항에 있어서,
상기 드라이버 칩은 선택 회로, 기준 전압 회로, 및 디지털 모듈을 더 포함하고; 상기 디지털 모듈은 상기 선택 회로에 연결되고 상기 디스플레이 패널을 제어하기 위한 공급 전압을 수신하고; 상기 선택 회로는 상기 메인 보드 및 상기 기준 전압 회로에 연결되고; 상기 메인 보드에 의해 생성된 공급 전압에 따라, 상기 선택 회로는 상기 메인 보드에 의해 생성된 상기 공급 전압, 또는 상기 기준 전압 회로에 의해 생성된 기준 전압을 상기 디지털 모듈의 상기 공급 전압으로서 출력하는 것을 결정하는, 디스플레이.The method of claim 9 or 10,
The driver chip further comprises a selection circuit, a reference voltage circuit, and a digital module; The digital module is connected to the selection circuit and receives a supply voltage for controlling the display panel; The selection circuit is connected to the main board and the reference voltage circuit; According to the supply voltage generated by the main board, the selection circuit outputs the supply voltage generated by the main board, or the reference voltage generated by the reference voltage circuit as the supply voltage of the digital module. To determine, display. 제12항에 있어서,
상기 선택 회로에 연결된 제어 회로를 더 포함하고; 상기 공급 전압이 임계 전압보다 낮을 때, 상기 제어 회로는 상기 선택 회로가 상기 디지털 모듈에 상기 공급 전압을 출력하도록 제어하고; 상기 공급 전압이 상기 임계 전압보다 높을 때, 상기 제어 회로는 상기 선택 회로가 상기 디지털 모듈에 상기 기준 전압을 출력하도록 제어하는, 디스플레이.The method of claim 12,
Further comprising a control circuit coupled to the selection circuit; When the supply voltage is lower than a threshold voltage, the control circuit controls the selection circuit to output the supply voltage to the digital module; And when the supply voltage is higher than the threshold voltage, the control circuit controls the selection circuit to output the reference voltage to the digital module. 제8항에 있어서,
상기 포지티브 전압 및 상기 네거티브 전압을 수신하고 상기 드라이버 칩에 공급하기 위해 상기 메인 보드와 상기 드라이버 칩 사이에 연결되는 상기 가요성 인쇄 회로를 더 포함하는, 디스플레이.The method of claim 8,
And the flexible printed circuit coupled between the main board and the driver chip to receive the positive voltage and the negative voltage and to supply the driver chip. 제14항에 있어서,
상기 가요성 인쇄 회로 상에 상기 커패시터 디바이스가 배치되지 않는, 디스플레이.The method of claim 14,
Wherein the capacitor device is not disposed on the flexible printed circuit.
KR1020180009627A 2018-01-25 2018-01-25 High resolution display and driver chip thereof KR102017127B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180009627A KR102017127B1 (en) 2018-01-25 2018-01-25 High resolution display and driver chip thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180009627A KR102017127B1 (en) 2018-01-25 2018-01-25 High resolution display and driver chip thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160018042A Division KR101847701B1 (en) 2016-02-16 2016-02-16 High resolution display and driver chip thereof

Publications (2)

Publication Number Publication Date
KR20180011838A KR20180011838A (en) 2018-02-02
KR102017127B1 true KR102017127B1 (en) 2019-09-02

Family

ID=61223326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180009627A KR102017127B1 (en) 2018-01-25 2018-01-25 High resolution display and driver chip thereof

Country Status (1)

Country Link
KR (1) KR102017127B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005164924A (en) * 2003-12-02 2005-06-23 Seiko Epson Corp Electro-optical device, electronic apparatus, and flexible wiring board
JP2008176266A (en) 2007-01-18 2008-07-31 Samsung Electronics Co Ltd Liquid crystal display panel having power supply line and liquid crystal display having the panel

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108021A (en) * 2001-09-28 2003-04-11 Hitachi Ltd Display device
KR20050094014A (en) * 2004-03-17 2005-09-26 비오이 하이디스 테크놀로지 주식회사 Liquid crystal display device
KR101084877B1 (en) * 2004-07-30 2011-11-21 엘지디스플레이 주식회사 Liquid Crystal Display and the fabrication method thereof
KR20060104088A (en) * 2005-03-29 2006-10-09 삼성전자주식회사 Circuit board for display device and display device including the same
KR20080037187A (en) * 2006-10-25 2008-04-30 삼성전자주식회사 Liquid crystal display
KR101510905B1 (en) * 2008-12-26 2015-04-10 엘지디스플레이 주식회사 Liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005164924A (en) * 2003-12-02 2005-06-23 Seiko Epson Corp Electro-optical device, electronic apparatus, and flexible wiring board
JP2008176266A (en) 2007-01-18 2008-07-31 Samsung Electronics Co Ltd Liquid crystal display panel having power supply line and liquid crystal display having the panel

Also Published As

Publication number Publication date
KR20180011838A (en) 2018-02-02

Similar Documents

Publication Publication Date Title
US9501997B2 (en) Gate driver and display apparatus
US20190385560A1 (en) Display apparatus and power saving method therefor
KR20080001378A (en) Liquid crystal display device
US11605360B2 (en) Circuit and method for preventing screen flickering, drive circuit for display panel, and display apparatus
KR20180014328A (en) Display device, gate driver and driving method thereof
US10504478B2 (en) Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof
KR101237702B1 (en) Circuit for controlling non-signal of plat panel display device
US7190361B2 (en) Image display device
KR20180021967A (en) Controller, display device, and the method for driving the display device
KR102449326B1 (en) Display apparatus and method of operating the same
CN110782858A (en) Display device and power supply control method
US10964285B2 (en) Driver chip of a display panel with high resolution display
KR101847701B1 (en) High resolution display and driver chip thereof
US20150279304A1 (en) Power supply circuit, display panel driver and display device incorporating the same
KR102017127B1 (en) High resolution display and driver chip thereof
JP6429282B2 (en) High analysis display and its driver chip
US10262578B2 (en) Power supply circuit, circuit device, display device, and electronic apparatus
US10135444B2 (en) Semiconductor device with booster part, and booster
CN114242014A (en) COF temperature control circuit, driving method and terminal equipment
WO2017190425A1 (en) Gate electrode side fan-out area circuit
JP2007135184A (en) Integrated circuit device and electronic equipment
KR102419655B1 (en) Power supply unit and display device comprising the power supply unit
US20080068365A1 (en) Systems for displaying images and related methods
JP5047662B2 (en) Display device
KR102592817B1 (en) Gamma circuit, data driver and method for driving thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant