KR102013643B1 - Apparatus and method for high speed burn-in test - Google Patents

Apparatus and method for high speed burn-in test Download PDF

Info

Publication number
KR102013643B1
KR102013643B1 KR1020180043560A KR20180043560A KR102013643B1 KR 102013643 B1 KR102013643 B1 KR 102013643B1 KR 1020180043560 A KR1020180043560 A KR 1020180043560A KR 20180043560 A KR20180043560 A KR 20180043560A KR 102013643 B1 KR102013643 B1 KR 102013643B1
Authority
KR
South Korea
Prior art keywords
test
pattern data
execution unit
fail memory
device under
Prior art date
Application number
KR1020180043560A
Other languages
Korean (ko)
Inventor
유호상
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020180043560A priority Critical patent/KR102013643B1/en
Application granted granted Critical
Publication of KR102013643B1 publication Critical patent/KR102013643B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Disclosed are a test device performing a fast burn-in test on a device under test and a method thereof. According to one aspect of the present invention, a fast burn-in test device comprises: a test execution unit electrically connected to a processor, recording test pattern data to the device under test, and reading the test pattern data recorded from the device under test when an enable signal is activated; a fail memory storing test result data generated by comparing the read test pattern data with the test pattern data; and an FM controller providing a switch to electrically connect the fail memory to the test execution unit or the processor in accordance with a signal applied to the switch.

Description

고속 번인 테스트 장치 및 방법{APPARATUS AND METHOD FOR HIGH SPEED BURN-IN TEST}High speed burn-in test apparatus and method {APPARATUS AND METHOD FOR HIGH SPEED BURN-IN TEST}

본 발명은 고속 번인 테스트 장치 및 방법에 관한 것으로, 더욱 상세하게는 1개의 페일 메모리를 사용하여 피시험 디바이스의 불량 테스트 및 분석을 빠르고 안정되게 수행하는 번인 테스트 장치 및 방법에 관한 것이다The present invention relates to a fast burn-in test apparatus and method, and more particularly, to a burn-in test apparatus and method for quickly and stably performing defect testing and analysis of a device under test using one fail memory.

번인 테스트는 집적회로, 반도체 장치, 반도체 메모리 장치 등의 반도체 소자를 고온 조건 하에 전압을 가하여 반도체 제품의 불량을 조기에 검출하는 것이다. 번인 테스트는 피시험 디바이스의 불량 유무를 판단하기 위해 패턴 발생기에서 테스트 패턴 데이터를 생성하여 피시험 디바이스에 기록한 뒤, 기록된 테스트 패턴 데이터를 독출하여 테스트 패턴 데이터와 비교를 통해 테스트 결과 데이터를 생성한다. 별도로 구비된 페일 메모리에 테스트 결과 데이터를 저장하고, 프로세서에서 테스트 결과 데이터에 기반하여 피시험 디바이스의 불량 정보를 분석한다.The burn-in test applies a voltage to a semiconductor device such as an integrated circuit, a semiconductor device, or a semiconductor memory device under a high temperature condition to detect a defect of a semiconductor product early. The burn-in test generates test result data by generating test pattern data in the pattern generator and recording the test pattern data in the pattern generator to determine whether the device under test is defective, and then reading the recorded test pattern data and comparing the test pattern data with the test pattern data. . The test result data is stored in a fail memory provided separately, and the processor analyzes the defect information of the device under test based on the test result data.

종래에는 도 1과 같이 1개의 페일 메모리를 사용하여 상기 서술한 번인 테스트를 수행했었는데, 테스트 실행부가 피시험 디바이스에 테스트 패턴 데이터를 기록하고, 기록된 테스트 패턴 데이터를 피시험 디바이스로부터 독출하여 테스트 결과 데이터를 생성한다. 테스트 실행부가 생성된 테스트 결과 데이터를 페일 메모리에 저장하는 동작을 수행하는 동안, 프로세서는 페일 메모리에 접근할 수 없으므로 대기 상태에 있다. 테스트 실행부가 테스트 결과 데이터를 페일 메모리에 저장한 뒤, 프로세서는 페일 메모리에 저장된 테스트 결과 데이터를 독출하여 분석 작업을 수행하는데, 분석 작업을 수행하는 동안 테스트 실행부는 페일 메모리에 접근할 수 없기 때문에 대기 상태에 있다. 이와 같이 테스트 장치가 일련의 테스트 동작을 순차적으로 수행해야 하므로 테스트 시간이 길어진다는 단점이 있다.Conventionally, the burn-in test described above is performed using one fail memory as shown in FIG. 1, but the test execution unit writes the test pattern data to the device under test, reads the recorded test pattern data from the device under test, and performs a test result. Generate data. While the test execution unit performs an operation of storing the generated test result data in the fail memory, the processor is in a standby state because the fail memory cannot be accessed. After the test execution unit stores the test result data in the fail memory, the processor reads the test result data stored in the fail memory to perform an analysis operation. During the analysis operation, the test execution unit cannot wait to access the fail memory. Is in a state. As such, since the test apparatus must sequentially perform a series of test operations, the test time is long.

또한, 종래에는 번인 테스트 시간을 단축하기 위해 도 2와 같이 2개의 페일 메모리를 구비하여 이 문제를 해결하고자 했는데, 테스트 실행부의 두 번째 테스트 패턴 데이터를 피시험 디바이스에 기록하고, 기록된 테스트 패턴 데이터를 독출하여 생성된 두 번째 테스트 결과 데이터를 페일 메모리 1에 저장하는 동작과 프로세서의 페일 메모리 2에 저장된 첫 번째 테스트 결과 데이터를 독출하여 분석하는 동작을 동시에 수행한다. 2개의 페일 메모리를 구비하여 테스트 실행부와 프로세서가 각각의 페일 메모리에 접근하여 데이터를 동시에 처리할 수 있으므로 대기 시간을 줄여 테스트 시간을 단축할 수 있다. 다만, 이는 페일 메모리를 추가 구비해야 하므로, 공간과 비용에 대한 부담이 증가한다는 단점이 있다.In addition, in order to solve the problem by providing two fail memories as shown in FIG. 2 to shorten the burn-in test time, the second test pattern data of the test execution unit is recorded in the device under test, and the recorded test pattern data is recorded. The second test result data stored in the fail memory 1 and the first test result data stored in the fail memory 2 of the processor are read and analyzed at the same time. With two fail memories, the test execution unit and the processor can access each fail memory and process data at the same time, thereby reducing test time and reducing test time. However, this has the disadvantage of increasing the burden on space and cost since additional memory must be provided.

대한민국 등록특허공보 제10-0838863(2008.06.16.)Republic of Korea Patent Publication No. 10-0838863 (June 16, 2008) 대한민국 공개특허공보 제10-2007-0059952호(2007.06.12.)Republic of Korea Patent Publication No. 10-2007-0059952 (2007.06.12.)

본 발명의 목적은 1개의 페일 메모리를 구비하면서도 피시험 디바이스에 대한 번인 테스트를 빠르고 안정적이게 수행할 수 있는 번인 테스트 장치 및 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a burn-in test apparatus and method having one fail memory and capable of performing a fast and stable burn-in test on a device under test.

본 발명은 상기 과제를 해결하기 위해 도출된 것으로서, 본 발명의 제1 형태에 따르면, 고속 번인 테스트 장치는 프로세서와 전기적으로 연결되어, 피시험 디바이스에 대한 고속 번인 테스트를 수행하며, 피시험 디바이스에 테스트 패턴 데이터를 기록하고, 인에이블 신호가 활성화 상태일 때 피시험 디바이스로부터 기록된 테스트 패턴 데이터를 독출하는 테스트 실행부; 독출된 테스트 패턴 데이터에 기초해 생성된 테스트 결과 데이터를 저장하는 페일 메모리 및 스위치를 구비하여 스위치에 인가된 신호에 따라 페일 메모리를 테스트 실행부 또는 프로세서에 전기적으로 연결하는 FM 제어기를 포함하고, 프로세서에 의해 테스트 동작을 제어 받는 것을 특징으로 한다.The present invention has been made to solve the above problems, and according to the first aspect of the present invention, a fast burn-in test apparatus is electrically connected to a processor to perform a fast burn-in test on a device under test, A test execution unit for recording test pattern data and reading test pattern data recorded from a device under test when the enable signal is in an activated state; And a fail controller for storing test result data generated based on the read test pattern data, and an FM controller for electrically connecting the fail memory to a test execution unit or a processor according to a signal applied to the switch. It characterized in that the test operation is controlled by.

본 발명의 다른 양상에 따르면, 프로세서는 페일 메모리에 저장된 테스트 결과 데이터를 독출하여 분석한 후, 테스트 실행부의 인에이블 신호를 활성화시킬 수 있다.According to another aspect of the present invention, the processor may read and analyze the test result data stored in the fail memory, and then activate the enable signal of the test execution unit.

본 발명의 다른 양상에 따르면, 테스트 실행부의 피시험 디바이스에 테스트 패턴 데이터를 기록하는 동작과 프로세서의 페일 메모리에 저장된 테스트 결과 데이터를 독출하여 분석하는 동작은 적어도 일부가 동시에 진행될 수 있다.According to another aspect of the present invention, at least part of the operation of writing test pattern data to the device under test of the test execution unit and the operation of reading and analyzing the test result data stored in the fail memory of the processor may be simultaneously performed.

본 발명의 다른 양상에 따르면, 테스트 실행부는 FM 제어기를 통해 페일 메모리에 전기적으로 연결되었을 때만, 피시험 디바이스로부터 기록된 테스트 패턴 데이터를 독출할 수 있다. According to another aspect of the present invention, the test execution unit may read the test pattern data recorded from the device under test only when the test execution unit is electrically connected to the fail memory.

본 발명의 다른 양상에 따르면, 상기 프로세서는 테스트 장치 내부에 포함될 수 있다.According to another aspect of the present invention, the processor may be included inside the test apparatus.

본 발명의 제2 형태에 따르면, 고속 번인 테스트 방법은 테스트 패턴 데이터를 피시험 디바이스에 기록하는 단계; 테스트 실행부의 인에이블 신호가 활성화 상태일 때, 피시험 디바이스로부터 기록된 테스트 패턴 데이터를 독출하는 단계; 페일 메모리에 테스트 결과 데이터를 저장하는 단계; 및 페일 메모리에 저장된 테스트 결과 데이터를 독출하여 분석하는 단계를 포함하는 것을 특징으로 한다.According to a second aspect of the present invention, a fast burn-in test method includes the steps of: writing test pattern data to a device under test; Reading the test pattern data recorded from the device under test when the enable signal of the test execution unit is in an activated state; Storing test result data in a fail memory; And reading and analyzing test result data stored in the fail memory.

본 발명의 다른 양상에 따르면, 피시험 디바이스에 테스트 패턴 데이터를 기록하는 단계와 페일 메모리에 저장된 테스트 결과 데이터를 독출하여 분석하는 단계는 적어도 일부가 동시에 진행될 수 있다.According to another aspect of the present invention, at least a portion of writing test pattern data to the device under test and reading and analyzing the test result data stored in the fail memory may be simultaneously performed.

본 발명의 다른 양상에 따르면, 페일 메모리에 저장된 테스트 결과 데이터를 분석하는 단계가 완료되면, 테스트 실행부의 인에이블 신호를 활성화시키는 단계를 더 포함할 수 있다.According to another aspect of the present invention, when the analyzing of the test result data stored in the fail memory is completed, the method may further include activating an enable signal of the test execution unit.

덧붙여 상기한 과제의 해결수단은, 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.In addition, the solution of the said subject does not enumerate all the characteristics of this invention. Various features of the present invention and the advantages and effects thereof may be understood in more detail with reference to the following specific embodiments.

본 발명에 따르면, 1개의 페일 메모리를 사용하면서도 피시험 디바이스의 불량 유무를 빠르고 안정되게 감지함으로써 테스트 시간을 단축할 수 있고, 테스트 결과에 대한 신뢰성을 확보할 수 있다.According to the present invention, the test time can be shortened and the reliability of the test result can be secured by quickly and stably detecting whether the device under test is defective while using one fail memory.

도 1은 종래의 1개의 페일 메모리를 구비한 테스트 장치의 블록도이다.
도 2는 종래의 2개의 페일 메모리를 구비한 테스트 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 고속 번인 테스트 장치의 블록도이다.
도 4는 본 발명의 다른 일 실시예에 따른 고속 번인 테스트 방법의 순서도이다.
도 5는 본 발명의 실시예에 따른 고속 번인 테스트 장치의 동작 상태를 나타내는 타임차트이다.1 is a block diagram of a test apparatus having one conventional fail memory.
2 is a block diagram of a test apparatus having two conventional fail memories.
3 is a block diagram of a fast burn-in test apparatus according to an embodiment of the present invention.
4 is a flow chart of a fast burn-in test method according to another embodiment of the present invention.
5 is a time chart illustrating an operating state of the fast burn-in test apparatus according to an exemplary embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. However, in describing the preferred embodiment of the present invention in detail, if it is determined that the detailed description of the related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. In addition, the same reference numerals are used throughout the drawings for parts having similar functions and functions.

도 3은 본 발명의 일 실시예에 따른 고속 번인 테스트 장치의 블록도이다.3 is a block diagram of a fast burn-in test apparatus according to an embodiment of the present invention.

도 3을 참조하여 설명하면, 본 발명의 일 실시예에 따른 고속 번인 테스트 장치(300)는 페일 메모리(310), FM 제어기(320), 테스트 실행부(330)를 구비하여 피시험 디바이스(350)에 대한 고속 번인 테스트를 수행한다. 고속 번인 테스트 장치(300)는 프로세서(340)와 전기적으로 연결되어, 프로세서에 의해 테스트 동작이 제어된다. 페일 메모리(310)는 FM제어기(320)와 전기적으로 연결되며, 테스트 실행부(330)가 피시험 디바이스(350)로부터 독출한 테스트 패턴 데이터와 테스트 실행부(330) 내부에 저장된 테스트 패턴 데이터를 비교하여 생성된 테스트 결과 데이터를 전달받아 저장한다.Referring to FIG. 3, the fast burn-in test apparatus 300 according to an exemplary embodiment of the present invention includes a fail memory 310, an FM controller 320, and a test execution unit 330. Perform a fast burn-in test. The fast burn-in test apparatus 300 is electrically connected to the processor 340, and the test operation is controlled by the processor. The fail memory 310 is electrically connected to the FM controller 320, and the test pattern data read out from the device under test 350 by the test execution unit 330 and the test pattern data stored in the test execution unit 330. Receives and stores the test result data generated by comparison.

FM 제어기(320)는 스위치를 포함하고, 스위치에 인가된 신호에 따라 페일 메모리를 테스트 실행부 또는 프로세서에 전기적으로 연결한다. 더 자세하게는, 테스트 실행부(330)가 테스트 결과 데이터를 페일 메모리에 저장하는 동작을 완료하면, 프로세서는 제어신호를 FM 제어기(320)의 스위치에 인가하여 페일 메모리(310)가 프로세서(340)와 전기적으로 연결되게 한다. 또, 프로세서(340)가 페일 메모리로부터 저장된 테스트 결과 데이터를 독출하여 분석하는 동작을 완료한 뒤, 제어신호를 FM 제어기(320)의 스위치에 인가하여 페일 메모리(310)가 테스트 실행부(330)와 전기적으로 연결되게 한다. 1개의 페일 메모리를 구비하는 테스트 장치에서 FM 제어기(320)의 스위치에 연동하여 테스트를 수행함으로 테스트 실행부(330)와 프로세서(340)의 동작의 일부가 동시에 진행되더라도 페일 메모리에 접근하여 데이터를 처리하는 것을 원활하게 수행할 수 있어 안정적인 테스트를 수행할 수 있다.The FM controller 320 includes a switch and electrically connects the fail memory to the test execution unit or the processor according to a signal applied to the switch. More specifically, when the test execution unit 330 completes the operation of storing the test result data in the fail memory, the processor applies a control signal to the switch of the FM controller 320 so that the fail memory 310 is the processor 340. To be electrically connected. In addition, after the processor 340 completes the operation of reading and analyzing the test result data stored in the fail memory, the control memory is applied to the switch of the FM controller 320 so that the fail memory 310 performs the test execution unit 330. To be electrically connected. In the test apparatus having one fail memory, a test is performed by interlocking with a switch of the FM controller 320 to access the fail memory even though a part of the operation of the test execution unit 330 and the processor 340 proceeds simultaneously. Processing can be done smoothly and stable testing can be performed.

테스트 실행부(330)는 피시험 디바이스(350)에 테스트 패턴 데이터를 기록하고, 테스트 실행부(330)의 인에이블 신호가 활성화 상태일 때 피시험 디바이스(350)로부터 기록된 테스트 패턴 데이터를 독출한다. 테스트 실행부가 피시험 디바이스에 테스트 패턴 데이터를 기록하는 동작과 프로세서가 페일 메모리로부터 이전 테스트 결과 데이터를 독출하여 분석하는 동작이 일부 동시에 수행된다. 따라서, 테스트 실행부와 프로세서가 동시에 동작하므로 테스트 수행시간을 단축할 수 있고, 1개의 페일 메모리만을 구비해도 되므로 테스트 장치의 공간과 비용의 부담을 줄일 수 있다.The test execution unit 330 records test pattern data in the device under test 350, and reads test pattern data recorded from the device under test 350 when the enable signal of the test execution unit 330 is in an activated state. do. The test executing unit writes the test pattern data to the device under test and the processor reads and analyzes the previous test result data from the fail memory at the same time. Therefore, since the test execution unit and the processor operate at the same time, the test execution time can be shortened, and since only one fail memory may be provided, the burden of space and cost of the test apparatus can be reduced.

테스트 실행부(330)의 피시험 디바이스(350)로부터 기록된 테스트 패턴 데이터를 독출하는 동작이 완료되면, 프로세서에 의해 인에이블 신호는 비활성화되고, 프로세서(340)에서 페일 메모리(310)에 저장된 테스트 결과 데이터를 독출하여 분석하는 동작이 완료되면, 프로세서(340)에 의해 인에이블 신호가 활성화된다. 이전 테스트 결과 데이터를 독출하고 분석하는 동작이 완료되기 전에 다음 테스트 패턴 데이터에 대한 테스트가 수행되어 새로운 테스트 결과 데이터가 페일 메모리에 저장되어 이전 테스트 결과 데이터가 손실될 수 있는데, 테스트 실행부(330)의 인에이블 신호에 연동하여 피시험 디바이스(350)로부터 테스트 패턴 데이터를 독출하는 동작을 수행함으로, 이러한 테스트 결과 데이터가 손실되는 것을 방지할 수 있어 테스트 결과에 대한 신뢰성을 확보할 수 있다.When the operation of reading the test pattern data recorded from the device under test 350 of the test execution unit 330 is completed, the enable signal is deactivated by the processor and stored in the fail memory 310 by the processor 340. When the operation of reading and analyzing the test result data is completed, the enable signal is activated by the processor 340. Before the operation of reading out and analyzing previous test result data is completed, a test is performed on the next test pattern data so that the new test result data is stored in the fail memory and the previous test result data may be lost. The test execution unit 330 By performing the operation of reading the test pattern data from the device under test 350 in conjunction with the enable signal of, it is possible to prevent such test result data from being lost, thereby ensuring reliability of the test result.

또한, 테스트 실행부(330)는 FM 제어기(320)를 통해 페일 메모리(310)에 전기적으로 연결되었을 때만, 피시험 디바이스(350)로부터 기록된 테스트 패턴 데이터를 독출한다. 테스트 실행부는 독출한 테스트 패턴 데이터와 내부에 저장된 테스트 패턴 데이터를 비교하여 테스트 결과 데이터를 생성한 뒤 이를 페일 메모리에 저장하는데, 테스트 실행부와 페일 메모리가 연결되어 있지 않아 생성된 테스트 결과 데이터가 손실되는 것을 방지할 수 있어 테스트 결과에 대한 신뢰성을 확보할 수 있다.In addition, the test execution unit 330 reads the test pattern data recorded from the device under test 350 only when the test execution unit 330 is electrically connected to the fail memory 310 through the FM controller 320. The test execution unit compares the read test pattern data with the internally stored test pattern data, generates test result data, and stores the test result data in the fail memory. The test result data generated because the test execution unit and the fail memory are not connected are lost. Can be prevented to ensure the reliability of the test results.

패턴 발생부(331)는 외부로부터 수신 받은 테스트 패턴 프로그램에 기초하여 테스트 패턴 데이터를 생성한다. 테스트 패턴 프로그램은 테스트를 수행하기 위한 다양한 동작에 관한 명령어를 포함하도록 작성되며, 패턴 발생부(331)는 테스트 패턴 프로그램을 수신하여 이를 해석한 뒤 테스트 패턴 데이터를 생성한다. 테스트 패턴 데이터는 피시험 디바이스에 입력되는 제어, 어드레스, 데이터 등의 정보를 포함하고, 생성된 테스트 패턴 데이터는 테스트 실행부(330) 내부에 별도로 저장된다.The pattern generator 331 generates test pattern data based on a test pattern program received from the outside. The test pattern program is written to include instructions regarding various operations for performing a test, and the pattern generator 331 receives the test pattern program, interprets the test pattern program, and generates test pattern data. The test pattern data includes information such as control, address, data, etc. input to the device under test, and the generated test pattern data is separately stored in the test execution unit 330.

제어부(332)는 테스트 패턴의 테스트 동작에 관한 정보를 인식하고, 프로세서(340)로 테스트 동작 정보를 전달하여 프로세서에 의해 테스트 실행부의 테스트 동작을 제어될 수 있도록 한다. 또한, 테스트 실행부(330)에서 피시험 디바이스로부터 테스트 패턴 데이터를 독출하는 동작 또는 테스트 결과 데이터를 페일 메모리에 저장하는 동작이 완료되면, 프로세서에게 테스트 동작 완료 정보를 전달하여 프로세서에 의해 FM 제어기(320)의 스위치의 제어 신호 또는 테스트 실행부(320)의 인에이블 신호를 제어할 수 있도록 한다.The controller 332 recognizes the information regarding the test operation of the test pattern and transmits the test operation information to the processor 340 so that the test operation of the test execution unit may be controlled by the processor. In addition, when the operation of reading the test pattern data from the device under test or the storing of the test result data in the fail memory is completed in the test execution unit 330, the processor transmits the test operation completion information to the processor, and then the FM controller transmits the test controller. The control signal of the switch 320 or the enable signal of the test execution unit 320 can be controlled.

비교부(333)는 피시험 디바이스(350)로부터 독출된 테스트 패턴 데이터와 저장된 테스트 패턴 데이터를 비교하여 불량 유무를 판단하고, 이를 바탕으로 테스트 결과 데이터를 생성하여 페일 메모리(310)에 제공한다. 테스트 결과 데이터는 페일이 발생한 피시험 디바이스의 주소를 나타내는 어드레스 정보, 피시험 디바이스의 위치를 나타내는 스캔 정보 및 페일 데이터 정보 등으로 이루어질 수 있다.The comparison unit 333 compares the test pattern data read from the device under test 350 and the stored test pattern data to determine whether there is a defect, and generates test result data based on the test pattern data and provides the test result data to the fail memory 310. The test result data may include address information indicating the address of the device under test that has failed, scan information indicating the location of the device under test, and fail data information.

프로세서(340)은 테스트 실행부의 제어부(332)로부터 테스트 패턴의 테스트 동작 정보 및 테스트 동작 완료 정보를 전달받고, FM 제어기 및 테스트 실행부에 제어신호를 발생시켜 테스트 동작을 제어한다. 또한, 프로세서(340)는 테스트 장치의 외부에 위치하거나 테스트 장치 내부에 포함된다.The processor 340 receives the test operation information and the test operation completion information of the test pattern from the control unit 332 of the test execution unit, and generates a control signal to the FM controller and the test execution unit to control the test operation. In addition, the processor 340 is located outside or included in the test device.

도 4는 본 발명의 일 실시예에 따른 고속 번인 테스트 방법의 순서도이다.4 is a flow chart of a fast burn-in test method according to an embodiment of the present invention.

도 4를 참조하여 고속 번인 테스트 방법을 설명한다. A fast burn-in test method will be described with reference to FIG. 4.

먼저, 테스트 실행부는 외부로부터 패턴 프로그램을 전달받아, 패턴 프로그램에 기초하여테스트 패턴 데이터를 생성한 뒤, 피시험 디바이스에 테스트 패턴 데이터를 기록한다(S410).First, the test execution unit receives the pattern program from the outside, generates test pattern data based on the pattern program, and then records the test pattern data in the device under test (S410).

다음, 테스트 실행부는 인에이블 신호의 활성화 상태를 확인하고, 테스트 실행부의 인에이블 신호가 활성화 상태일 때, 테스트 실행부는 피시험 디바이스로부터 기록된 테스트 패턴 데이터를 독출한다(S420-S430). 이 때, 테스트 실행부의 인에이블 신호가 비활성화 상태인 경우, 테스트 실행부는 독출하는 동작을 수행하지 않고 대기 상태를 유지한다. Next, the test execution unit checks the activation state of the enable signal, and when the enable signal of the test execution unit is in the activated state, the test execution unit reads the test pattern data recorded from the device under test (S420-S430). At this time, when the enable signal of the test execution unit is in an inactive state, the test execution unit maintains the standby state without performing a read operation.

또한, 페일 메모리가 FM 제어기의 스위치를 통해 테스트 실행부에 전기적으로 연결됐을 때만, 피시험 디바이스로부터 기록된 테스트 패턴 데이터를 독출한다. 테스트 실행부의 인에이블 신호의 활성화 상태 및 FM 제어기의 스위치 연결 상태에 연동하여, 피시험 디바이스로부터 기록된 테스트 패턴 데이터를 독출하는 동작을 수행함으로, 페일 메모리에 저장된 테스트 결과 데이터가 손실되는 것을 방지하고 페일 메모리에 데이터를 저장하거나 독출하는 것을 원활하게 수행할 수 있어 테스트 결과 데이터에 대한 신뢰성을 확보할 수 있다.Further, the test pattern data recorded from the device under test is read only when the fail memory is electrically connected to the test execution unit through the switch of the FM controller. In response to the enable state of the enable signal of the test execution unit and the switch connection state of the FM controller, an operation of reading test pattern data recorded from the device under test is performed to prevent loss of test result data stored in the fail memory. It is possible to smoothly store or read data in the fail memory, thereby ensuring the reliability of the test result data.

테스트 실행부가 테스트 패턴 데이터를 독출하는 동작을 완료하면, 프로세서는 테스트 실행부의 인에이블 신호를 비활성화하고, 제어 신호를 FM 제어기의 스위치에 인가하여, 페일 메모리를 FM 제어기를 통해 프로세서에 전기적으로 연결시킨다.When the test execution unit completes the operation of reading the test pattern data, the processor deactivates the enable signal of the test execution unit, applies a control signal to the switch of the FM controller, and electrically connects the fail memory to the processor through the FM controller. Let's do it.

다음, 테스트 수행부는 피시험 디바이스로부터 독출된 테스트 패턴 데이터와 내부에 저장된 패턴 데이터를 비교하여 피시험 디바이스의 불량 유무를 판단하고, 이를 바탕으로 테스트 결과 데이터를 생성하여 페일 메모리에 저장한다(S440).Next, the test execution unit compares the test pattern data read from the device under test with the pattern data stored therein to determine whether the device under test is defective, and generates test result data based on the stored test result data (S440). .

다음, 프로세서는 페일 메모리로부터 테스트 결과 데이터를 독출하여 피시험 디바이스의 불량 정보를 분석하는데, 피시험 디바이스의 불량의 발생 정도에 따라 프로세서에서 테스트 결과 데이터를 분석하는 시간에 차이가 발생할 수 있다. 이 때, 테스트 실행부는 다음 테스트 패턴 데이터를 피시험 디바이스에 기록하는 동작을 동시에 수행한다. 따라서, 1개의 페일 메모리만을 구비하여도 테스트 수행 시간을 단축할 수 있고, 테스트 장치의 비용에 대한 부담을 줄일 수 있다.Next, the processor reads the test result data from the fail memory to analyze the failure information of the device under test, and a difference may occur in a time when the processor analyzes the test result data according to the degree of the failure of the device under test. At this time, the test execution unit simultaneously performs an operation of writing the next test pattern data to the device under test. Therefore, even if only one fail memory is provided, the test execution time can be shortened and the burden on the cost of the test apparatus can be reduced.

프로세서가 테스트 결과 데이터를 분석하는 동작을 완료하면, 프로세서는 테스트 실행부의 인에이블 신호를 활성화시키고, 제어 신호를 FM 제어기의 스위치에 인가하여, 페일 메모리를 테스트 실행부에 전기적으로 연결시킨다. When the processor completes the operation of analyzing the test result data, the processor activates the enable signal of the test execution unit, applies a control signal to the switch of the FM controller, and electrically connects the fail memory to the test execution unit.

도 5는 1개의 페일 메모리를 사용한 번인 테스트 장치의 동작 상태를 나타내는 타임차트이다. 5 is a time chart showing an operation state of the burn-in test apparatus using one fail memory.

도 5에 표시된 기호에 대해 설명하자면, W1은 피시험 디바이스에 첫 번째 테스트 패턴 데이터를 기록하는 동작이고, W2는 피시험 디바이스에 두 번째 테스트 패턴 데이터를 기록하는 동작이며, W3은 피시험 디바이스에 세 번째 테스트 패턴 데이터를 기록하는 동작이다. R1은 피시험 디바이스로부터 기록된 첫 번째 테스트 패턴 데이터를 독출하는 동작이며, R2는 피시험 디바이스로부터 기록된 두 번째 테스트 패턴 데이터를 독출하는 동작이고, R3은 피시험 디바이스로부터 기록된 세 번째 테스트 패턴 데이터를 독출하는 동작이다. A1은 페일 메모리로부터 첫 번째 테스트 결과 데이터를 독출하여 분석하는 동작이고, A2는 페일 메모리로부터 두 번째 테스트 결과 데이터를 독출하여 분석하는 동작이다.Referring to the symbols shown in FIG. 5, W1 is an operation of recording the first test pattern data on the device under test, W2 is an operation of recording the second test pattern data on the device under test, and W3 is an operation on the device under test. The third operation is to write test pattern data. R1 is an operation of reading the first test pattern data recorded from the device under test, R2 is an operation of reading the second test pattern data recorded from the device under test, and R3 is a third operation recorded from the device under test This operation reads test pattern data. A1 is an operation of reading and analyzing the first test result data from the fail memory, and A2 is an operation of reading and analyzing the second test result data from the fail memory.

5(a)는 종래의 1개의 페일 메모리를 사용한 번인 테스트 장치의 동작 상태를 나타내는 타임차트로, 테스트 패턴 데이터를 기록하는 동작(W1, W2, W3)과 기록된 테스트 패턴 데이터를 독출하는 동작(R1, R2, R3) 및 테스트 결과 데이터를 독출하고 분석하는 동작(A1, A2)을 순차적으로 진행한다. 첫 번째 테스트 패턴 데이터에 대한 테스트가 완료되면, 두 번째 테스트 패턴 데이터에 대한 테스트가 진행된다. 앞에서 설명한 바와 같이, 테스트 동작을 순차적으로 진행함으로 테스트 실행부와 프로세서 각각의 대기 시간이 요구되어 테스트 수행 시간이 길어진다.5 (a) is a time chart indicating an operation state of a burn-in test apparatus using one conventional fail memory, wherein the test pattern data is written (W1, W2, W3) and the read test pattern data is read. (R1, R2, R3) and the operations A1, A2 for reading and analyzing the test result data are sequentially performed. When the test on the first test pattern data is completed, the test on the second test pattern data is performed. As described above, since the test operations are sequentially performed, waiting time of each of the test execution unit and the processor is required, and thus the test execution time becomes long.

5(b)는 본 발명에 따른 1개의 페일 메모리를 사용한 고속 번인 테스트 장치의 동작 상태를 나타내는 타임차트로, 테스트 장치의 테스트 실행부에서는 피시험 디바이스에 첫 번째 테스트 패턴 데이터를 기록하는 동작(W1)을 수행하고, 피시험 디바이스로부터 기록된 첫 번째 테스트 패턴 데이터를 독출하는 동작(R1)을 수행한다. 테스트 수행부는 독출된 첫 번째 테스트 패턴 데이터와 테스트 패턴 데이터를 비교한 결과에 기초하여 첫 번째 테스트 결과 데이터를 생성하여 페일 메모리에 저장한다. 프로세서는 페일 메모리로부터 첫 번째 테스트 결과 데이터를 독출하여 분석하는 동작(A1)을 수행하는데, 이 때 테스트 실행부는 피시험 디바이스에 두 번째 테스트 패턴 데이터를 기록하는 동작(W2)을 일부 동시에 수행한다. 따라서, 5(a)와 5(b)의 타임차트에서 보이는 바와 같이, 테스트 실행부의 피시험 디바이스에 다음 테스트 패턴 데이터를 기록하는 동작과 프로세서의 이전 테스트 결과 데이터를 독출하여 분석하는 동작을 동시에 수행함으로 테스트 시간이 단축되는 것을 알 수 있다.5 (b) is a time chart indicating an operation state of the fast burn-in test apparatus using one fail memory according to the present invention, wherein the test execution unit of the test apparatus writes the first test pattern data to the device under test (W1). ), And reads the first test pattern data recorded from the device under test (R1). The test execution unit generates the first test result data based on a result of comparing the read first test pattern data with the test pattern data and stores the first test result data in the fail memory. The processor performs an operation A1 of reading and analyzing first test result data from the fail memory, wherein the test execution unit simultaneously performs an operation W2 of writing the second test pattern data on the device under test. Therefore, as shown in the time charts 5 (a) and 5 (b), the operation of writing the next test pattern data to the device under test of the test execution unit and the operation of reading and analyzing previous test result data of the processor are performed at the same time. It can be seen that the test time is reduced.

테스트 실행부의 피시험 디바이스에 세 번째 테스트 패턴 데이터를 기록하는 동작(W3)과 프로세서의 페일 메모리로부터 두 번째 테스트 결과 데이터를 독출하여 분석하는 동작(A2)은 일부 동시에 수행된다. 이 때, 프로세서는 독출하여 분석하는 동작(A2)을 완료하면, 테스트 실행부의 인에이블 신호를 활성화시키고, 인에이블 신호가 활성화되면 테스트 실행부는 피시험 디바이스로부터 기록된 세 번째 테스트 패턴 데이터를 독출하는 동작(R3)을 수행한다. 테스트 실행부의 인에이블 신호에 연동하여 피시험 디바이스로부터 테스트 패턴 데이터를 독출하는 동작을 수행함으로 페일 메모리에 저장된 테스트 결과 데이터가 손실되는 것을 방지할 수 있어 테스트 결과 데이터에 신뢰성을 확보할 수 있다.The operation W3 of writing the third test pattern data to the device under test of the test execution unit and the operation A2 of reading and analyzing the second test result data from the fail memory of the processor are performed at the same time. At this time, when the processor completes the reading and analyzing operation (A2), the processor activates the enable signal of the test execution unit, and if the enable signal is activated, the test execution unit reads the third test pattern data recorded from the device under test. Performs operation R3. By performing the operation of reading the test pattern data from the device under test in conjunction with the enable signal of the test execution unit, it is possible to prevent the test result data stored in the fail memory from being lost, thereby ensuring reliability in the test result data.

본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 구성요소를 치환, 변형 및 변경할 수 있다는 것이 명백할 것이다.The present invention is not limited by the above-described embodiment and the accompanying drawings. It will be apparent to those skilled in the art that the present invention may be substituted, modified, and changed in accordance with the present invention without departing from the spirit of the present invention.

110, 210: 페일 메모리 120, 220: 테스트 실행부
130, 230: 프로세서 140, 240: 피시험 디바이스
310: 페일 메모리 320: FM 제어기
330: 테스트 실행부 331: 패턴 발생부
332: 제어부 333: 비교부
340: 프로세서 350: 피시험 디바이스110 and 210: fail memory 120 and 220: test execution unit
130, 230: processor 140, 240: device under test
310: fail memory 320: FM controller
330: test execution unit 331: pattern generation unit
332: control unit 333: comparison unit
340: Processor 350: device under test

Claims (8)

프로세서와 전기적으로 연결되고, 피시험 디바이스에 대한 고속 번인 테스트를 수행하는 테스트 장치에 있어서,
상기 테스트 장치는,
피시험 디바이스에 테스트 패턴 데이터를 기록하고, 인에이블 신호가 활성화 상태일 때 피시험 디바이스로부터 기록된 테스트 패턴 데이터를 독출하는 테스트 실행부;
독출된 테스트 패턴 데이터와 테스트 패턴 데이터를 비교하여 생성된 테스트 결과 데이터를 저장하는 페일 메모리; 및
스위치를 구비하여 스위치에 인가된 신호에 따라 페일 메모리를 테스트 실행부 또는 프로세서에 전기적으로 연결하는 FM 제어기를 포함하는 고속 번인 테스트 장치.A test apparatus electrically connected to a processor and performing a fast burn-in test on a device under test,
The test device,
A test execution unit for writing test pattern data to a device under test and reading test pattern data recorded from the device under test when the enable signal is in an activated state;
A fail memory configured to store the test result data generated by comparing the read test pattern data and the test pattern data; And
And an FM controller having a switch to electrically connect the fail memory to a test execution unit or a processor according to a signal applied to the switch. 제1항에 있어서, 프로세서는 페일 메모리에 저장된 테스트 결과 데이터를 독출하여 분석한 후, 테스트 실행부의 인에이블 신호를 활성화시키는 고속 번인 테스트 장치.The fast burn-in test apparatus of claim 1, wherein the processor activates the enable signal of the test execution unit after reading and analyzing test result data stored in the fail memory. 제2항에 있어서, 테스트 실행부의 피시험 디바이스에 테스트 패턴 데이터를 기록하는 동작과 프로세서의 페일 메모리에 저장된 테스트 결과 데이터를 독출하여 분석하는 동작은 적어도 일부가 동시에 진행되는 고속 번인 테스트 장치.The fast burn-in test apparatus of claim 2, wherein the writing of the test pattern data to the device under test of the test execution unit and the reading and analyzing of the test result data stored in the fail memory of the processor are performed at least in part. 제1항에 있어서, 테스트 실행부는 FM 제어기를 통해 페일 메모리에 전기적으로 연결되었을 때만, 피시험 디바이스로부터 기록된 테스트 패턴 데이터를 독출하는 고속 번인 테스트 장치.The fast burn-in test apparatus according to claim 1, wherein the test execution unit reads the test pattern data recorded from the device under test only when the test execution unit is electrically connected to the fail memory through the FM controller. 제1항에 있어서, 상기 프로세서는 테스트 장치 내부에 포함된 고속 번인 테스트 장치.The test apparatus of claim 1, wherein the processor is included inside a test apparatus. 저장된 테스트 패턴 데이터를 피시험 디바이스에 기록하는 단계;
페일 메모리가 테스트 실행부에 전기적으로 연결되고 테스트 실행부의 인에이블 신호가 활성화 상태일 때, 피시험 디바이스로부터 기록된 테스트 패턴 데이터를 독출하는 단계;
독출된 테스트 패턴 데이터와 저장된 테스트 패턴 데이터를 비교하는 단계;
독출된 테스트 패턴 데이터가 저장된 테스트 패턴 데이터와 상이하면 테스트 결과 데이터를 생성하는 단계;
페일 메모리에 테스트 결과 데이터를 저장하는 단계; 및
페일 메모리가 프로세서에 전기적으로 연결되고 테스트 실행부의 인에이블 신호가 비활성화된 상태일 때, 페일 메모리에 저장된 테스트 결과 데이터를 독출하여 분석하는 단계
를 포함하는 번인 테스터의 고속 테스트 방법.Writing the stored test pattern data to the device under test;
Reading the written test pattern data from the device under test when the fail memory is electrically connected to the test execution unit and the enable signal of the test execution unit is in an activated state;
Comparing the read test pattern data with the stored test pattern data;
Generating test result data when the read test pattern data is different from the stored test pattern data;
Storing test result data in a fail memory; And
Reading and analyzing test result data stored in the fail memory when the fail memory is electrically connected to the processor and the enable signal of the test execution unit is inactive;
Fast test method of the burn-in tester comprising a. 제6항에 있어서, 피시험 디바이스에 테스트 패턴 데이터를 기록하는 단계와 페일 메모리에 저장된 테스트 결과 데이터를 독출하여 분석하는 단계는 적어도 일부가 동시에 진행되는 번인 테스터의 고속 테스트 방법.The fast test method of claim 6, wherein the writing of the test pattern data to the device under test and reading and analyzing the test result data stored in the fail memory are performed at least in part. 제6항에 있어서, 페일 메모리에 저장된 테스트 결과 데이터를 분석하는 단계가 완료되면, 테스트 실행부의 인에이블 신호를 활성화시키는 단계를 더 포함하는 번인 테스터의 고속 테스트 방법.The fast test method of claim 6, further comprising activating an enable signal of the test execution unit when analyzing the test result data stored in the fail memory is completed.
KR1020180043560A 2018-04-13 2018-04-13 Apparatus and method for high speed burn-in test KR102013643B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180043560A KR102013643B1 (en) 2018-04-13 2018-04-13 Apparatus and method for high speed burn-in test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180043560A KR102013643B1 (en) 2018-04-13 2018-04-13 Apparatus and method for high speed burn-in test

Publications (1)

Publication Number Publication Date
KR102013643B1 true KR102013643B1 (en) 2019-10-21

Family

ID=68460480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180043560A KR102013643B1 (en) 2018-04-13 2018-04-13 Apparatus and method for high speed burn-in test

Country Status (1)

Country Link
KR (1) KR102013643B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031706A2 (en) * 1979-12-27 1981-07-08 Fujitsu Limited Apparatus and method for testing semiconductor memory devices
KR20070059952A (en) 2005-12-06 2007-06-12 요코가와 덴키 가부시키가이샤 Memory testing equipment
KR100838863B1 (en) 2004-03-16 2008-06-16 주식회사 아도반테스토 Test device and test method
KR20100114147A (en) * 2009-04-15 2010-10-25 주식회사 엑시콘 Redundancy analysis apparatus and method of analyzing redundancy
KR20150015189A (en) * 2013-07-31 2015-02-10 주식회사 유니테스트 Apparatus for acquiring data of fast fail memory and method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031706A2 (en) * 1979-12-27 1981-07-08 Fujitsu Limited Apparatus and method for testing semiconductor memory devices
KR100838863B1 (en) 2004-03-16 2008-06-16 주식회사 아도반테스토 Test device and test method
KR20070059952A (en) 2005-12-06 2007-06-12 요코가와 덴키 가부시키가이샤 Memory testing equipment
KR20100114147A (en) * 2009-04-15 2010-10-25 주식회사 엑시콘 Redundancy analysis apparatus and method of analyzing redundancy
KR20150015189A (en) * 2013-07-31 2015-02-10 주식회사 유니테스트 Apparatus for acquiring data of fast fail memory and method therefor

Similar Documents

Publication Publication Date Title
KR100319733B1 (en) Non-volatile semiconductor memory ic and method of burn-in test of the same
JP4044075B2 (en) Test circuit and test method for semiconductor integrated circuit
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
JP5008676B2 (en) Program, recording medium, test apparatus, and diagnostic method
US20030120985A1 (en) Method and apparatus for memory self testing
JPH08263395A (en) Bus state analyzer and its internal bus trial method
WO2010001468A1 (en) Test equipment, program, and recording medium
JP2000187999A (en) Integrated circuit having function testing memory using voltage for stress and its memory test method
KR20020026890A (en) Test device for testing a memory
JPH10144095A (en) Defect analyzing memory for semiconductor memory test device
KR940001146B1 (en) System for checking comparision check function of information processing apparatus
JP2002222599A (en) Marking method for initial defective block, detecting method, and semiconductor memory
JP2000156095A (en) Method and device for testing semiconductor memory
KR102013643B1 (en) Apparatus and method for high speed burn-in test
US20080082874A1 (en) FBM generation device and FBM generation method
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
CN114496053A (en) Data anomaly detection method, device and equipment and computer readable storage medium
KR100579049B1 (en) Apparatus of Memory Device Testing and Method of the same
KR20170060297A (en) Semiconductor device and semiconductor system with the same
KR100929867B1 (en) Monitor burn-in system
KR20050039827A (en) Apparatus for testing a memory and method of the same
JPH07335000A (en) Non-volatile memory
US20050209715A1 (en) Monitoring device for monitoring internal signals during initialization of an electronic circuit unit
JP4554441B2 (en) Magnetic disk device, preventive maintenance detection method thereof, and preventive maintenance detection program
JP3550636B2 (en) IC test equipment