KR101996731B1 - Semiconductor structure and manufacturing method thereof - Google Patents

Semiconductor structure and manufacturing method thereof Download PDF

Info

Publication number
KR101996731B1
KR101996731B1 KR1020170134633A KR20170134633A KR101996731B1 KR 101996731 B1 KR101996731 B1 KR 101996731B1 KR 1020170134633 A KR1020170134633 A KR 1020170134633A KR 20170134633 A KR20170134633 A KR 20170134633A KR 101996731 B1 KR101996731 B1 KR 101996731B1
Authority
KR
South Korea
Prior art keywords
substrate
seed layer
layer
etching
semiconductor
Prior art date
Application number
KR1020170134633A
Other languages
Korean (ko)
Other versions
KR20190042947A (en
Inventor
이헌
성영훈
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020170134633A priority Critical patent/KR101996731B1/en
Publication of KR20190042947A publication Critical patent/KR20190042947A/en
Application granted granted Critical
Publication of KR101996731B1 publication Critical patent/KR101996731B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Abstract

본 발명은 반도체 구조체 및 그 제조방법에 관한 것으로, 본 발명에 따른 반도체 구조체는 일면에 다수의 돌기(11)가 서로 이격되어 요철(凹凸)이 형성된 기판(10), 기판(10)의 일면에 배치되되, 단면이 돌기(11)의 자유단을 감싸면서 단차를 두고 측방으로 절곡 연장된 지그재그 형태의 요철(凹凸) 구조로 형성되고, 기판(10)의 요부(凹部, 13)에 공동(void, V)을 형성하는 시드층(20), 및 시드층(20) 중 돌기(11)를 감싸는 철부(凸部, 21)의 외면으로부터 성장된 반도체층(30)을 포함한다.The present invention relates to a semiconductor structure and a method of manufacturing the same. The semiconductor structure according to the present invention includes a substrate 10 on which a plurality of projections 11 are separated from each other to form projections and depressions, And is formed in a zigzag-like concavo-convex structure in which the end face is bent and extended laterally with a step to cover the free end of the projection 11. The concave portion 13 of the substrate 10 is hollow, And a semiconductor layer 30 grown from an outer surface of a convex portion 21 surrounding the protrusion 11 in the seed layer 20. The seed layer 20 is formed of a seed layer 20,

Description

반도체 구조체 및 그 제조방법{SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHOD THEREOF} BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor structure,

본 발명은 반도체 구조체 및 그 제조방법에 관한 것으로, 보다 상세하게는 광소자에 적용 가능하고, 화학적 리프트 오프(lift off)에 최적화되도록 질화물 반도체 박막이 기판 상에 적층된 구조체 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor structure and a method of manufacturing the same, and more particularly, to a structure that is applicable to an optical device and is formed by stacking a nitride semiconductor thin film on a substrate so as to be optimized for a chemical lift- will be.

대표적 광소자인 발광다이오드(LED)는 저전력 소모와 반영구적인 장수명, 빠른 응답속도, 친환경 등의 장점으로 각종 전자기기와 조명기기, 전자표시판 등에 널리 사용되고 있다. 종래 LED 시장은 저휘도 LED를 기반으로 성장하였으나, 최근에는 고휘도, 고효율 광원의 필요성이 대두되면서 고휘도 LED 제품 중심으로 시장이 옮겨 가고 있으며, 이에 따라 LED의 광 추출 효율을 향상시키기 위한 다양한 연구가 진행되고 있다.Light emitting diodes (LEDs), which are typical optical devices, are widely used in various electronic devices, lighting devices, electronic display panels, and the like because of their advantages such as low power consumption, long life span, fast response speed, Conventional LED market has grown on the basis of low-brightness LEDs. Recently, the need for high-brightness, high-efficiency light sources has been growing, and the market has shifted to high brightness LED products. Various researches have been conducted to improve the light extraction efficiency of LEDs .

LED는 크게 전극이 top-top 형태인 수평형 구조와 top-bottom 형태인 수직형 구조로 형성되는데, 수평형 구조인 경우에는 질화물 반도체의 표면 거칠기를 변형시키거나, 미세요철 구조가 형성된 사파이어 기판(Patterned Sapphire Substrate, PSS)을 사용하여 광 추출 효율을 향상시킬 수 있다. 사파이어 기판에 관해서는 하기 선행기술문헌의 특허문헌에 개시되어 있다.LEDs are formed in a horizontal structure having a top-top shape and a vertical structure having a top-bottom shape. In the case of a horizontal structure, the surface roughness of the nitride semiconductor may be deformed, or a sapphire substrate Patterned Sapphire Substrate (PSS) can be used to improve the light extraction efficiency. The sapphire substrate is disclosed in the following prior art documents.

LED 제조에 수직형 구조를 적용하면, 도달거리가 짧은 쪽으로 전기가 집중되는 특성과 전류가 높을수록 밝아지는 LED의 특성상 수평형 구조에 비해 고휘도의 제품을 얻을 수 있다. 이러한 수직형 구조에 있어서는 사파이어 기판을 제거함으로써, 기판으로 나가는 빛의 손실을 개선하여 광 추출 효율을 향상시킬 수 있다. 이때, 질화갈륨층과 사파이어 기판을 분리하는 종래의 리프트 오프(lift off) 공정은 주로 레이저를 이용한다. 그러나 레이저 리프트 오프 공정은 레이저 충격에 의해 광 출력이 저하되고, 박막 공정에서 수율이 떨어지는 문제가 발생하는바, 최근에는 화학적 리프트 오프에 대한 연구가 활발히 진행되고 있다.When a vertical structure is applied to a LED manufacturing process, a high brightness product can be obtained compared with a horizontal type structure due to the characteristics of the electricity being concentrated on a short distance to reach and the characteristics of an LED which is brighter as the current increases. In this vertical structure, by removing the sapphire substrate, it is possible to improve light extraction efficiency by improving light loss to the substrate. At this time, a conventional lift-off process for separating the gallium nitride layer from the sapphire substrate mainly uses a laser. However, in the laser lift-off process, there is a problem that the light output is lowered due to the laser shock and the yield is lowered in the thin film process. Recently, chemical lift off studies have been actively conducted.

이에 화학적 리프트 오프 공정에 적합하고 광소자 효율을 향상시킬 수 있는 반도체 구조 개발이 요구되고 있다.Accordingly, development of a semiconductor structure suitable for a chemical lift-off process and capable of improving optical device efficiency is required.

KRKR 2011-00097992011-0009799 AA

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 단면 형상이 지그재그 형태로 형성된 요철 구조의 시드층이 기판 상에 적층되어, 기판과 시드층 사이에 연속적으로 연결된 공동을 구비하고, 시드층으로부터 반도체층이 성장된 반도체 구조체를 제공하고자 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems of the prior art described above, and one aspect of the present invention is to provide a method of manufacturing a semiconductor device, which comprises a step of stacking a seed layer of a concavo-convex structure formed in a zigzag shape in cross- And a semiconductor layer grown from the seed layer.

본 발명에 따른 반도체 구조체는 일면에 다수의 돌기가 서로 이격되어 요철(凹凸)이 형성된 기판; 상기 기판의 일면에 배치되되, 단면이 상기 돌기의 자유단을 감싸면서 단차를 두고 측방으로 절곡 연장된 지그재그 형태의 요철(凹凸) 구조로 형성되고, 상기 기판의 요부(凹部)에 공동(void)을 형성하는 시드층; 및 상기 시드층 중 상기 돌기를 감싸는 철부(凸部)의 외면으로부터 성장된 반도체층;을 포함한다.A semiconductor structure according to the present invention includes: a substrate having a plurality of projections spaced from each other on a surface thereof to form concave and convex portions; Wherein the substrate has a concavo-convex structure having a cross-section of a zigzag shape extending in a lateral direction with a stepped portion surrounding the free end of the substrate, and a void is formed in a recessed portion of the substrate, A seed layer forming a seed layer; And a semiconductor layer grown from an outer surface of a convex portion of the seed layer surrounding the protrusion.

또한, 본 발명에 따른 반도체 구조체에 있어서, 상기 공동은, 상기 기판의 요부를 따라서 서로 연결된다.Further, in the semiconductor structure according to the present invention, the cavities are connected to each other along the recess of the substrate.

또한, 본 발명에 따른 반도체 구조체에 있어서, 상기 돌기는, 상기 자유단 방향으로 갈수록, 상기 자유단 방향에 대해 수직한 단면의 폭이 점점 작아지도록 형성된다.Further, in the semiconductor structure according to the present invention, the projections are formed so that the width of the cross section perpendicular to the free-end direction decreases gradually toward the free-end direction.

또한, 본 발명에 따른 반도체 구조체에 있어서, 상기 돌기는, 상기 기판으로부터 돌출 연장된 기저부; 및 상기 기저부 상에 적층된 질화물계 박막부;를 포함한다.Further, in the semiconductor structure according to the present invention, the protrusion may include: a base portion protruding from the substrate; And a nitride-based thin film portion laminated on the base portion.

또한, 본 발명에 따른 반도체 구조체에 있어서, 상기 시드층의 철부는 단결정화되고, 상기 공동을 형성하는 상기 시드층의 요부는 다결정화된다.Further, in the semiconductor structure according to the present invention, the convex portion of the seed layer is monocrystallized, and the concave portion of the seed layer forming the cavity is polycrystallized.

또한, 본 발명에 따른 반도체 구조체에 있어서, 상기 반도체층은, 질화물계 반도체 물질을 포함한다.Further, in the semiconductor structure according to the present invention, the semiconductor layer includes a nitride-based semiconductor material.

한편, 본 발명에 따른 반도체 구조체 제조방법은 (a) 기판의 일면에 다수의 돌기가 이격되어 요철(凹凸)이 형성되도록, 상기 기판을 식각하는 단계; (b) 상기 돌기를 커버하면서, 상기 기판의 일면에 희생층을 형성하는 단계; (c) 상기 돌기의 자유단이 노출되되, 상기 기판의 요부(凹部) 내에 상기 희생층이 잔존하도록, 상기 희생층을 식각하는 단계; (d) 단면이 상기 돌기의 자유단을 감싸면서 단차를 두고 측방으로 절곡 연장되어 상기 희생층의 외면에 배치되는 지그재그 형태의 요철(凹凸) 구조로 시드층을 형성하는 단계; (e) 상기 기판의 요부에 공동(void)이 형성되도록, 상기 희생층을 제거하는 단계; 및 (f) 상기 시드층의 외면 중 상기 돌기를 감싸는 철부(凸部)로부터 반도체층을 성장시키는 단계;를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor structure, including: (a) etching a substrate so that a plurality of protrusions are spaced apart from each other to form recesses and protrusions; (b) forming a sacrificial layer on one surface of the substrate while covering the protrusions; (c) etching the sacrificial layer such that the free end of the protrusion is exposed and the sacrificial layer remains in a recess of the substrate; (d) forming a seed layer in a zigzag shape having a concavo-convex structure, the cross-section of which extends on the outer surface of the sacrificial layer by bending and extending laterally with a step to cover the free end of the projection; (e) removing the sacrificial layer such that a void is formed in the recess of the substrate; And (f) growing a semiconductor layer from a convex portion surrounding the protrusion in the outer surface of the seed layer.

또한, 본 발명에 따른 반도체 구조체 제조방법에 있어서, 상기 (a) 단계는, 상기 기판의 일면에, 상기 돌기에 대응되는 마스크 패턴을 형성하는 단계; 상기 기판의 일면을 식각하는 단계; 및 상기 마스크 패턴을 제거하는 단계;를 포함한다.Further, in the method of manufacturing a semiconductor structure according to the present invention, the step (a) may include: forming a mask pattern corresponding to the protrusion on one surface of the substrate; Etching one surface of the substrate; And removing the mask pattern.

또한, 본 발명에 따른 반도체 구조체에 있어서, 상기 (a) 단계는, 상기 기판의 일면에 질화물계 박막을 형성하는 단계; 상기 질화물계 박막 상에, 상기 돌기에 대응되는 마스크 패턴을 형성하는 단계; 상기 기판의 일면을 식각하는 단계; 및 상기 마스크 패턴을 제거하는 단계;를 포함한다.In addition, in the semiconductor structure according to the present invention, the step (a) may include: forming a nitride-based thin film on one surface of the substrate; Forming a mask pattern corresponding to the projection on the nitride-based thin film; Etching one surface of the substrate; And removing the mask pattern.

또한, 본 발명에 따른 반도체 구조체에 있어서, 상기 (e) 단계는, 열처리하여, 상기 희생층을 제거하고, 상기 시드층의 철부를 단결정화시키며, 상기 공동을 형성하는 상기 시드층의 요부를 다결정화시킨다.In addition, in the semiconductor structure according to the present invention, the step (e) may include heat treatment to remove the sacrificial layer, monocrystallize the convex portion of the seed layer, and remove the recess of the seed layer Crystallize.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명에 따르면, 요철 구조의 시드층이 기판에 배치됨으로써, 반도체층을 성장시키는 시드층과 기판 사이에 공동이 형성되되, 그 공동이 서로 분리되지 않고 연속적으로 배치되어 화학적 리프트 오프 공정에 적합하며, 공동이 형성된 범위가 매우 넓어서 광 추출 효율 및 광산란 효과를 극대화할 수 있다.According to the present invention, by arranging the seed layer of the concave-convex structure on the substrate, a cavity is formed between the seed layer and the substrate for growing the semiconductor layer, and the cavities are successively arranged without being separated from each other and suitable for the chemical lift- , The cavity can be formed in a very wide range, thereby maximizing the light extraction efficiency and light scattering effect.

또한, 리소그래피(lithography) 기반의 기판 패턴 형성, 식각, 증착, 및 열처리 공정을 이용하여 반도체 구조체를 제조함으로써, 균일한 크기와 모양, 배열을 가지는 공동을 형성할 수 있고, 광소자별 특성에 최적화된 구조를 구현할 수 있으며, 대면적에 대량 생산이 가능하다.In addition, by fabricating a semiconductor structure using lithography-based substrate pattern formation, etching, deposition, and a heat treatment process, it is possible to form a cavity having a uniform size, shape, and arrangement, And can be mass-produced in a large area.

나아가 발광다이오드의 제작에 본 발명에 따른 반도체 구조체를 이용하는 경우 종래의 PSS를 이용한 경우에 비해 발광다이오드의 성능을 크게 향상시킬 수 있다.Furthermore, when the semiconductor structure according to the present invention is used to fabricate a light emitting diode, the performance of the light emitting diode can be greatly improved as compared with the case using the conventional PSS.

도 1은 본 발명에 따른 반도체 구조체의 분해 사시도이다.
도 2 및 도 3은 도 1의 A-A'에 따른 단면도이다.
도 4 내지 도 6은 본 발명에 따른 반도체 구조체 제조방법의 공정도이다.1 is an exploded perspective view of a semiconductor structure according to the present invention.
2 and 3 are cross-sectional views taken along line A-A 'in Fig.
4 to 6 are process drawings of a method of manufacturing a semiconductor structure according to the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description of the present invention, detailed description of related arts which may unnecessarily obscure the gist of the present invention will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 반도체 구조체의 분해 사시도이고, 도 2 및 도 3은 도 1의 A-A'에 따른 단면도이다.1 is an exploded perspective view of a semiconductor structure according to the present invention, and FIGS. 2 and 3 are sectional views taken along line A-A 'of FIG.

도 1 내지 도 3에 도시된 바와 같이, 본 발명에 따른 반도체 구조체는 일면에 다수의 돌기(11)가 서로 이격되어 요철(凹凸)이 형성된 기판(10), 기판(10)의 일면에 배치되되, 단면이 돌기(11)의 자유단을 감싸면서 단차를 두고 측방으로 절곡 연장된 지그재그 형태의 요철(凹凸) 구조로 형성되고, 기판(10)의 요부(凹部, 13)에 공동(void, V)을 형성하는 시드층(20), 및 시드층(20) 중 돌기(11)를 감싸는 철부(凸部, 21)의 외면으로부터 성장된 반도체층(30)을 포함한다.1 to 3, the semiconductor structure according to the present invention includes a substrate 10 having a plurality of protrusions 11 spaced from each other on a surface thereof and having concavities and convexities, a substrate 10 disposed on one surface of the substrate 10, Convex structure in which a cross section is bent in a zigzag shape extending laterally with a step to cover the free end of the projection 11 and a void is formed in the concave portion 13 of the substrate 10 And a semiconductor layer 30 grown from an outer surface of a convex portion 21 surrounding the protrusion 11 in the seed layer 20. The seed layer 20 is formed on the seed layer 20,

본 발명은 광소자에 적용 가능한 반도체 박막이 기판 상에 적층된 반도체 구조체에 관한 것이다. 대표적 광소자인 발광다이오드(LED)는 수평형 구조와 수직형 구조로 나뉘는데, 수직형 구조인 경우에 수평형 구조에 비해 상대적으로 고휘도의 발광다이오드를 구현할 수 있지만, 여전히 광 추출 효율이 낮기 때문에 레이저 리프트 오프(laser lift off, LLO) 방식으로 사파이어 기판과 그 위에 성장된 반도체 박막을 서로 분리하는 기술이 개발되었다. 그러나 레이저 리프트 오프에 의하면 레이저 충격으로 인해 광 출력이 저하되고 박막 공정에서 수율이 떨어지는 문제가 발생하므로, 화학적 리프트 오프(chemical lift off, CLO)에 최적화되고 광소자의 효율 향상에 기여할 수 있는 본 발명이 안출되었다.The present invention relates to a semiconductor structure in which a semiconductor thin film applicable to an optical element is laminated on a substrate. A light emitting diode (LED), which is a representative optical device, is divided into a horizontal structure and a vertical structure. In a vertical structure, a light emitting diode having a relatively high brightness can be realized as compared with a horizontal structure. However, A technique has been developed to separate the sapphire substrate from the semiconductor thin film grown thereon by a laser lift off (LLO) method. However, according to the laser lift-off, since the light output is lowered due to the laser impact and the yield is lowered in the thin film process, the present invention, which can be optimized for chemical lift off (CLO) Respectively.

본 발명에 따른 반도체 구조체는 광소자 중 발광다이오드, 특히 수직형 발광다이오드에 적용될 수 있지만, 반드시 이에 한정하여 적용되는 것은 아니다.The semiconductor structure according to the present invention can be applied to light emitting diodes among optical devices, in particular, vertical light emitting diodes, but is not necessarily limited thereto.

구체적으로, 본 발명에 따른 반도체 구조체는 기판(10), 시드층(20), 및 반도체층(30)을 포함한다.Specifically, the semiconductor structure according to the present invention includes a substrate 10, a seed layer 20, and a semiconductor layer 30.

기판(10)은 시드층(20) 및 반도체층(30)을 지지하는 기재로서, 일면에 요철(凹凸)이 형성된다. 여기서, 요철은 다수의 돌기(11)가 서로 이격 배치되어 소정의 패턴으로 구현된다. 이때, 그 패턴은 서로 인접하는 돌기(11)와 돌기(11) 사이의 공간, 즉 기판(10)의 요부(凹部, 13)가 서로 연결되는 구조로 이루어진다. 일례로, 길이방향의 요부(13a)와 너비방향의 요부(13b)가 서로 교차하는 바둑판 형태로 요부(13)가 분리되지 않고 서로 연결될 수 있다.The substrate 10 is a substrate for supporting the seed layer 20 and the semiconductor layer 30, and has a concavo-convex structure formed on one surface thereof. Here, the projections and depressions are formed in a predetermined pattern by arranging the plurality of projections 11 apart from each other. At this time, the pattern has a structure in which the space between the adjacent projections 11 and the projections 11, that is, the recesses 13 of the substrate 10 are connected to each other. For example, the concave portions 13 can be connected to each other without being separated in a checkerboard shape in which the concave portion 13a in the longitudinal direction and the concave portion 13b in the width direction cross each other.

한편, 돌기(11)는 기판(10)의 일면으로부터 돌출되어 형성된 것으로, 적어도 돌기(11)의 고정단은 기판(10)과 일체로 형성된다. 여기서, 돌기(11)의 고정단은 기판(10)과 결합된 돌기(11)의 말단을 의미한다. 따라서, 돌기(11)의 고정단의 소재는 기판(10)의 소재와 동일하다. 이는 기판(10)의 요철이 리소그래프(lithography) 공정을 통해 식각되어 형성되기 때문인데, 이에 대해서는 후술한다.On the other hand, the projections 11 are formed protruding from one surface of the substrate 10, and at least the fixed ends of the projections 11 are formed integrally with the substrate 10. Here, the fixed end of the projection 11 means the end of the projection 11 coupled with the substrate 10. Therefore, the material of the fixed end of the projection 11 is the same as that of the substrate 10. This is because the irregularities of the substrate 10 are formed by etching through a lithography process, which will be described later.

기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si) 기판일 수 있다. 다만, 기판(10) 소재가 반드시 이에 한정되어야 하는 것은 아니다. 이러한 기판(10)의 일면에는 시드층(20)이 적층된다.The substrate 10 may be a sapphire (Al 2 O 3 ), a silicon carbide (SiC), or a silicon (Si) substrate. However, the material of the substrate 10 is not necessarily limited thereto. A seed layer 20 is laminated on one surface of the substrate 10.

시드층(20)은 기판(10)의 요부(13)에 공동(void, V)이 형성되도록, 기판(10)의 일면을 폐색하는 박막 형태로 배치된다. 시드층(20)은 돌기(11)의 자유단에 걸치면서, 기판(10)의 요부(13)를 구성하는 기판(10)의 일면 부분으로부터 이격되는 요철 구조로 형성된다. 즉, 도 2 또는 도 3을 참고로, 시드층(20)의 단면이 지그재그 형태로 형성되는데, 여기서 돌출된 철부(凸部, 21)의 내면은 돌기(11)의 자유단을 감싸고, 철부(21)로부터 단차를 두고 측방으로 절곡 연장된 요부(凹凸, 23)의 내면은 기판(10)의 일면으로부터 소정의 간격을 두고 이격된다. 따라서, 시드층(20) 단면의 요부(23)와 기판(10)의 일면 사이에서, 시드층(20) 단면의 요부(23)가 기판(10)의 요부(13)를 폐쇄하여 공동(V)을 형성한다. The seed layer 20 is disposed in the form of a thin film that covers one surface of the substrate 10 so that voids V are formed in the recesses 13 of the substrate 10. [ The seed layer 20 is formed in a concavo-convex structure spaced apart from one surface portion of the substrate 10 constituting the concave portion 13 of the substrate 10 while being straddled by the free end of the protrusion 11. [ 2 or 3, the seed layer 20 is formed in a zigzag shape in cross section. The inner surface of the protruded portion 21 surrounds the free end of the protrusion 11, The inner surfaces of the concave and convex portions 23 that are bent and extended laterally with a step from the outer circumferential surface 21 are spaced apart from the one surface of the substrate 10 at a predetermined interval. The concave portion 23 on the end face of the seed layer 20 closes the concave portion 13 of the substrate 10 and the concave portion 23 of the concave portion 23 is formed between the concave portion 23 of the cross section of the seed layer 20 and one surface of the substrate 10, ).

이때, 기판(10)의 요부(13)는 전술한 바와 같이 서로 연결되는바, 공동(V)도 기판(10)의 요부(13)를 따라서 서로 연결될 수 있다. 또한, 기판(10)의 요부(13)는 기판(10)의 일면 전 영역에 걸쳐 형성되므로, 공동(V)은 매우 넓은 범위에 형성된다. 따라서, NaOH, 또는 HF 등과 같은 식각용액을 서로 연결된 공동(V)에 주입함으로써, 보다 용이하게 화학적 리프트 오프를 수행할 수 있다.At this time, the concave portions 13 of the substrate 10 are connected to each other as described above, and the cavities V may be connected to each other along the concave portion 13 of the substrate 10. [ Since the concave portion 13 of the substrate 10 is formed over the entire area of one surface of the substrate 10, the cavity V is formed in a very wide range. Therefore, the chemical lift-off can be performed more easily by injecting etching solution such as NaOH, HF or the like into the cavity (V) connected to each other.

시드층(20)은 GaN, AlN, InN, 및 Al2O3 군으로부터 선택되는 적어도 1개 이상을 포함하는 박막 형태로 구현될 수 있고, 반도체층(30)을 성장시키는 시드로 작용한다. 여기서, 시드층(20)의 소재는 반도체층(30)을 성장시킬 수 있는 한, 반드시 위의 물질에 한정되는 것은 아니다. The seed layer 20 may be implemented in the form of a thin film containing at least one or more selected from the group consisting of GaN, AlN, InN, and Al 2 O 3 , and functions as a seed for growing the semiconductor layer 30. Here, the material of the seed layer 20 is not necessarily limited to the above material as long as the semiconductor layer 30 can be grown.

한편, 제조 공정 중 열처리를 통해 시드층(20)의 철부(21)는 단결정화되고, 시드층(20)의 요부(23)는 다결정화될 수 있다. 따라서, 시드층(20)은 단결정 박막부와 다결정 박막부로 구분되어 공동(V)을 형성한다. 이때 반도체층(30)은 시드층(20)의 철부(21)로부터 성장된다.On the other hand, the convex portion 21 of the seed layer 20 is monocrystallized and the concave portion 23 of the seed layer 20 can be polycrystallized through heat treatment during the manufacturing process. Thus, the seed layer 20 is divided into a single crystal thin film portion and a polycrystalline thin film portion to form a cavity (V). At this time, the semiconductor layer 30 is grown from the convex portion 21 of the seed layer 20.

반도체층(30)은 시드층(20)으로부터 성장된 반도체 물질로 형성된다. 이때, 반도체층(30)은 예를 들어, GaN, AlN, InN 등과 같은 질화물계 반도체 물질을 포함할 수 있고, MOCVD(metalorganic chemical vapor deposition), MBE(molecular beam epitaxy), HVPE(hydride vapour phase epitaxy) 등의 기술을 통해 성장될 수 있다. The semiconductor layer 30 is formed of a semiconductor material grown from the seed layer 20. The semiconductor layer 30 may include a nitride based semiconductor material such as GaN, AlN, InN or the like and may be a metalorganic chemical vapor deposition (MOCVD), a molecular beam epitaxy (MBE), a hydride vapor phase epitaxy ), And the like.

전술한 바와 같이, 시드층(20)의 철부(21)만이 단결정화된 경우에는 반도체층(30)은 시드층(20)의 전 영역에서 성장되는 것이 아니고, 시드층(20)의 철부(21)의 외면으로부터 성장한다. As described above, when only the convex portion 21 of the seed layer 20 is monocrystallized, the semiconductor layer 30 is not grown in the entire region of the seed layer 20 but is formed in the convex portion 21 of the seed layer 20 ).

종합적으로, 본 발명에 따르면, 요철 구조의 시드층(20)이 기판(10)에 배치됨으로써, 반도체층(30)을 성장시키는 시드층(20)과 기판(10) 사이에 공동(V)을 형성하되, 그 공동(V)이 서로 분리되지 않고 연속적으로 배치되어 화학적 리프트 오프 공정에 적합하며, 공동(V)이 형성된 범위가 매우 넓어서 광 추출 효율 및 광산란 효과를 극대화할 수 있다.In general, according to the present invention, the seed layer 20 of the concave-convex structure is disposed on the substrate 10, thereby forming a cavity V between the seed layer 20 for growing the semiconductor layer 30 and the substrate 10 , And the cavities (V) are continuously arranged without being separated from each other, which is suitable for the chemical lift-off process, and the cavity (V) is formed in a very wide range, thereby maximizing the light extraction efficiency and light scattering effect.

한편, 본 발명에 따른 반도체 구조체에 있어서, 돌기(11)의 형태에 따라 광 발산 정도, 및 타겟 파장을 조절할 수 있다. 돌기(11)는 마스크 패턴을 기판(10)의 일면에 배치하여 리소그래피 방식에 의해 형성되므로, 원기둥, 다각기둥 등과 같은 다양한 형태로 형성될 수 있고, 일례로 고정단에서부터 자유단 방향으로 갈수록, 자유단 방향에 대해 수직한 단면의 폭이 점점 작아지도록 형성될 수도 있다. 여기서, 단면의 폭은 다각형 단면의 경우에는 모서리 길이를, 원형 단면의 경우에는 직경을 의미한다.On the other hand, in the semiconductor structure according to the present invention, the degree of light emission and the target wavelength can be controlled according to the shape of the protrusion 11. Since the projection 11 is formed by lithography by disposing the mask pattern on one surface of the substrate 10, the projection 11 can be formed in various shapes such as a columnar shape, a polygonal columnar shape, and the like. For example, The width of the cross section perpendicular to the single direction may be made smaller. Here, the width of the cross section means the edge length in the case of a polygonal section and the diameter in the case of a circular section.

또한, 본 실시예에 따른 돌기(11)는 도 2와 같이, 전체가 기판(10)으로부터 돌출 연장되어 기판(10)과 동일한 소재로 이루어질 수 있지만, 다른 실시예에서는 돌기(11)가 2층 구조로 형성될 수도 있다. 즉, 도 3을 참고로, 돌기(11)는 기저부(11a), 및 질화물계 박막부(11b)를 포함할 수 있다.2, the entire projections 11 may extend from the substrate 10 to be made of the same material as the substrate 10. However, in another embodiment, the projections 11 may be formed of two layers Structure. That is, referring to FIG. 3, the protrusion 11 may include a base portion 11a, and a nitride-based thin film portion 11b.

여기서, 기저부(11a)는 기판(10)으로부터 돌출 연장되어 형성된다. 따라서, 기저부(11a)는 돌기(11)의 고정단을 구성하게 된다.Here, the base portion 11a is formed so as to protrude from the substrate 10. Therefore, the base portion 11a constitutes the fixed end of the projection 11. [

질화물계 박막부(11b)는 기저부(11a) 상에 적층되어 돌기(11)의 자유단을 구성하는 부분으로, 질화물계 물질, 예를 들어, GaN, AlN, InN, CrN 등으로 형성될 수 있다. The nitride-based thin film portion 11b may be formed of a nitride-based material such as GaN, AlN, InN, CrN or the like as a portion constituting the free end of the protrusion 11 by being laminated on the base portion 11a .

이하에서는 전술한 반도체 구조체의 제조방법에 대해 설명한다. 여기서, 상술한 반도체 구조체에 관한 내용과 중복되는 사항에 대해서는 설명을 생략하거나, 간단하게만 기술한다.Hereinafter, a method of manufacturing the above-described semiconductor structure will be described. Here, the description of the elements overlapping with those of the semiconductor structure described above is omitted or described only briefly.

도 4 내지 도 6은 본 발명에 따른 반도체 구조체 제조방법의 공정도이다.4 to 6 are process drawings of a method of manufacturing a semiconductor structure according to the present invention.

도 4에 도시된 바와 같이, 본 발명에 따른 반도체 구조체 제조방법은 (a) 기판(10)의 일면에 다수의 돌기(11)가 이격되어 요철(凹凸)이 형성되도록, 기판(10)을 식각하는 단계(S100), (b) 돌기(11)를 커버하면서, 기판(10)의 일면에 희생층(50)을 형성하는 단계(S200), (c) 돌기(11)의 자유단이 노출되되, 기판(10)의 요부(凹部, 13) 내에 희생층(50)이 잔존하도록, 희생층(50)을 식각하는 단계(S300), (d) 단면이 돌기(11)의 자유단을 감싸면서 단차를 두고 측방으로 절곡 연장되어 희생층(50)의 외면에 배치되는 지그재그 형태의 요철(凹凸) 구조로 시드층(20)을 형성하는 단계(S400), (e) 기판(10)의 요부(13)에 공동(void, V)이 형성되도록, 희생층(50)을 제거하는 단계(S500), 및 (f) 시드층(20)의 외면 중 상기 돌기(11)를 감싸는 철부(21)(凸部)로부터 반도체층(30)을 성장시키는 단계(S600)를 포함한다.4, the method for manufacturing a semiconductor structure according to the present invention includes the steps of: (a) etching a substrate 10 so that a plurality of projections 11 are spaced apart from each other on a surface of the substrate 10 so as to form irregularities; A step (S200) of forming a sacrificial layer 50 on one surface of the substrate 10 while covering the protrusions 11; (c) a step of exposing the free end of the protrusions 11 Etching the sacrificial layer 50 so that the sacrificial layer 50 remains in the depression 13 of the substrate 10; (d) etching the sacrificial layer 50 so as to cover the free end of the projection 11 A step (S400) of forming a seed layer (20) in a zigzag shape having a concavo-convex structure disposed on the outer surface of the sacrificial layer (50) while bending and extending laterally with a step, A step S500 of removing the sacrificial layer 50 so that voids V are formed in the seed layer 20 and (f) a step (S500) of enclosing the projection 11 in the outer surface of the seed layer 20 (Step S600) of growing the semiconductor layer 30 The.

본 발명에 따른 반도체 구조체를 제조하기 위해서는, 기판 식각(S100), 희생층 형성(S200), 희생층 식각(S300), 시드층 형성(S400), 희생층 제거(S500), 및 반도체층 성장 단계(S600)를 거친다.In order to manufacture the semiconductor structure according to the present invention, the substrate etching step S100, the sacrificial layer formation step S200, the sacrificial layer etching step S300, the seed layer formation step S400, the sacrificial layer removal step S500, (S600).

먼저, 기판 식각 단계(S100)에서는, 소정의 기판(10)을 준비하고, 기판(10)의 일면에 다수의 돌기(11)가 이격되어 형성되도록 기판(10)을 식각한다. 이로써, 기판(10)의 일면에 요철이 형성된다. 여기서, 기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si) 기판(10)을 사용할 수 있지만, 반드시 이에 한정되는 것은 아니다. 돌기(11)를 형성하는 기판(10) 식각에 관한 자세한 내용은 후술한다.First, in a substrate etching step S100, a predetermined substrate 10 is prepared, and the substrate 10 is etched so that a plurality of protrusions 11 are formed on one surface of the substrate 10 so as to be spaced apart from each other. As a result, irregularities are formed on one surface of the substrate 10. Here, the substrate 10 may be made of sapphire (Al 2 O 3 ), silicon carbide (SiC), or silicon (Si) substrate 10, but is not limited thereto. The details of the etching of the substrate 10 forming the protrusion 11 will be described later.

기판(10)에 요철이 형성되면, 희생층 형성 단계(S200)를 수행한다. 여기서, 포토리지스트(photo resist), PS, PMMA, PBMA 등과 같이 열처리를 통해 쉽게 제거될 수 있는 소정의 고분자 물질을 기판(10)의 일면에 코팅하여, 희생층(50)을 형성할 수 있다. 이때, 희생층(50)은 돌기(11)를 커버하도록, 즉 돌기(11)의 높이보다 더 두껍게 희생층(50)을 코팅한다. 여기서, 돌기(11)의 높이, 및 희생층(50)의 두께는 기판(10)의 일면을 기준으로 측정한 값이고, 이하에서도 동일한 의미로 사용한다.When unevenness is formed on the substrate 10, a sacrificial layer forming step (S200) is performed. Here, the sacrificial layer 50 may be formed by coating a predetermined polymer material, such as photo resist, PS, PMMA, PBMA or the like, which can be easily removed through heat treatment, on one surface of the substrate 10 . At this time, the sacrificial layer 50 covers the protrusions 11, that is, the sacrificial layer 50 is thicker than the protrusions 11. Here, the height of the protrusion 11 and the thickness of the sacrificial layer 50 are values measured on the basis of one surface of the substrate 10, and the same meaning is used hereinafter.

희생층 식각 단계(S300)에서는 돌기(11)의 자유단은 노출되되, 기판(10)의 요부(13)에는 돌기(11)의 높이보다 낮은 두께로 희생층(50)이 잔존하도록, 희생층(50)을 식각한다. 따라서, 돌기(11)와 잔존하는 희생층(50) 사이에는 단차가 생긴다.In the sacrificial layer etching step S300, the free ends of the protrusions 11 are exposed so that the sacrificial layer 50 remains at the recess 13 of the substrate 10 with a thickness lower than the height of the protrusions 11, (50) is etched. Therefore, a step is formed between the protrusion 11 and the remaining sacrificial layer 50.

한편, 희생층(50) 식각은 반응성 이온 식각(reactive ion etching, RIE) 등의 공정을 통해 이루어질 수 있다.Meanwhile, the sacrifice layer 50 may be etched through a reactive ion etching (RIE) process.

다음에는, 시드층 형성 단계(S400)를 수행하는데, 여기서 노출된 돌기(11), 및 희생층(50)의 외면에 시드층(20) 소재를 소정의 두께로 증착한다. 이렇게 시드층(20)이 증착되면, 기판(10), 및 희생층(50) 사이의 단차에 의해서, 시드층(20)은 요철 구조로 형성된다. 구체적으로, 시드층(20)의 단면은 지그재그 형태로 형성되는데, 여기서 돌출된 철부(凸部, 21)의 내면은 돌기(11)의 자유단을 감싸고, 철부(21)로부터 측방으로 절곡 연장된 요부(凹凸, 23)의 내면은 희생층(50) 상에 적층된다.Next, a seed layer forming step S400 is performed, wherein the protrusion 11 and the sacrificial layer 50 are deposited on the outer surface of the seed layer 20 to a predetermined thickness. When the seed layer 20 is thus deposited, the seed layer 20 is formed in a concave-convex structure by the step between the substrate 10 and the sacrifice layer 50. The inner surface of the protruded portion 21 surrounds the free end of the protrusion 11 and is bent and extended from the protruding portion 21 in the lateral direction The inner surface of the concave and convex portions 23 is laminated on the sacrifice layer 50.

시드층(20)은 후술할 반도체층(30)의 시드 역할을 수행하므로, 이에 적합한 소재이면 특별히 한정되지 않는데, 일례로 GaN, AlN, InN, 및 Al2O3 군으로부터 선택되는 적어도 1개 이상을 포함할 수 있다.The seed layer 20 serves as a seed of the semiconductor layer 30 to be described later. Thus, the seed layer 20 is not particularly limited as long as it is a suitable material. For example, the seed layer 20 may include at least one selected from the group consisting of GaN, AlN, InN, and Al 2 O 3 . ≪ / RTI >

시드층(20) 형성을 위한 증착 방식은 원자층 증착(atomic layer deposition, ALD), 화학 기상 증착(chemical vapor deposition, CVD), 물리 기상 증착(physical vapor deposition, PVD), 스퍼터링(sputtering) 등 다양한 증착 공정을 이용할 수 있다.The deposition method for forming the seed layer 20 may be performed using various methods such as atomic layer deposition (ALD), chemical vapor deposition (CVD), physical vapor deposition (PVD), sputtering, A deposition process can be used.

시드층(20)이 형성되면, 희생층 제거 단계(S500)를 통해, 희생층(50)을 제거한다. 이때, 기판(10)의 요부(13)와 시드층(20)에 의해 둘러싸인 희생층(50)이 제거되므로, 희생층(50)이 제거된 공간에 공동(V)가 생성된다. When the seed layer 20 is formed, the sacrificial layer 50 is removed through a sacrificial layer removing step (S500). At this time, since the recess 13 of the substrate 10 and the sacrificial layer 50 surrounded by the seed layer 20 are removed, a cavity V is created in the space where the sacrificial layer 50 is removed.

희생층(50)은 전술한 바와 같이 열처리를 통해 제거되는 고분자 물질로 형성되므로, 열처리를 통해 희생층(50)을 제거할 수 있다. 산소 분위기, 또는 공기 분위기에서 온도를 올리게 되면, 고분자 물질이 열분해되어 가스 형태로 증발하여 제거될 수 있다.Since the sacrificial layer 50 is formed of a polymer material that is removed through heat treatment as described above, the sacrificial layer 50 can be removed through heat treatment. If the temperature is raised in an oxygen atmosphere or an air atmosphere, the polymer material may be pyrolyzed and evaporated into a gas form and removed.

한편, 열처리 후, 시드층(20)의 철부(21)는 기판(10)의 돌기(11)에 의한 효과로 단결정화되는데 반해, 희생층(50) 상에 적층되었던 시드층(20)의 요부(23)는 다결정 상태로 변한다. 이로써, 박막 형태의 시드층(20)은 단결정 박막부와 다결정 박막부로 구분된다.On the other hand, after the heat treatment, the convex portions 21 of the seed layer 20 are monocrystallized by the effect of the projections 11 of the substrate 10, while the recesses 21 of the seed layer 20, which has been stacked on the sacrifice layer 50, (23) changes to a polycrystalline state. As a result, the seed layer 20 in the form of a thin film is divided into a single crystal thin film portion and a polycrystalline thin film portion.

마지막으로, 반도체층 성장 단계(S600)를 실행한다. 이때, 반도체층(30)은 예를 들어, GaN, AlN, InN 등과 같은 질화물계 반도체 물질을 포함할 수 있는데, MOCVD(metalorganic chemical vapor deposition), MBE(molecular beam epitaxy), HVPE(hydride vapour phase epitaxy) 등을 통해, 반도체층(30)을 성장시킬 수 있다. 여기서, 반도체층(30)은 시드층(20)의 철부(21), 즉 단결정 박막부로부터 성장하게 된다.Finally, a semiconductor layer growth step (S600) is performed. The semiconductor layer 30 may include a nitride based semiconductor material such as GaN, AlN, InN or the like. The semiconductor layer 30 may be formed by a metalorganic chemical vapor deposition (MOCVD), a molecular beam epitaxy (MBE), a hydride vapor phase epitaxy ) Or the like, the semiconductor layer 30 can be grown. Here, the semiconductor layer 30 grows from the convex portion 21 of the seed layer 20, that is, the single crystal thin film portion.

이렇게 질화물계 반도체 물질이 성장된 기판(10)은 광소자 제작에 사용될 수 있다.The substrate 10 on which the nitride-based semiconductor material is grown can be used for producing an optical element.

한편, 기판 식각 단계(S100)는 마스크 패턴을 이용한 리소그래피 공정을 이용하여 수행할 수 있다.On the other hand, the substrate etching step S100 may be performed using a lithography process using a mask pattern.

구체적으로, 도 5에 도시된 바와 같이, 일 실시예에 따른 기판 식각 단계(S100a)에서는, 먼저 기판(10)이 일면에 돌기(11)에 대응되는 마스크 패턴(40)을 형성한다. 이때, 마스크 패턴(40)에 사용되는 물질은 PS, PMMA, PBMA 등과 같은 고분자 물질이거나, SiO2, TiO2 등과 같은 산화물, 또는 Cr 등과 같은 금속일 수 있다. 마스크 패턴(40)의 형태는 원뿔, 각뿔, 원기둥, 및 각기둥으로 구성된 군으로부터 선택되는 적어도 1개 이상의 형태일 수 있고, 마스크 패턴(40)의 너비 또는 직경은 수십 nm ~ 수 ㎛ 까지 다양하게 형성될 수 있다.5, in the substrate etching step S100a according to an embodiment, the substrate 10 first forms a mask pattern 40 corresponding to the protrusions 11 on one surface. At this time, the material used for the mask pattern 40 may be a polymer material such as PS, PMMA, PBMA or the like, an oxide such as SiO 2 , TiO 2 or the like, or a metal such as Cr or the like. The shape of the mask pattern 40 may be at least one shape selected from the group consisting of cones, pyramids, cylinders, and prisms, and the width or diameter of the mask pattern 40 may be variously formed from several tens nm to several .

다음에는, 반응성 이온 식각(reactive ion etching, RIE), 또는 유도결합 플라즈마 반응성 이온 식각(Inductive coupled plasma-reactive ion etching, ICP-RIE) 공정을 이용하여 기판(10)을 식각한다. 식각 과정 중 마스크 패턴(40)은 물리적으로 식각될 수 있고, 돌기(11)는 일례로서, 고정단에서부터 자유단 방향으로 갈수록, 자유단 방향에 대해 수직한 단면의 폭이 점점 작아지도록 형성될 수도 있다. 여기서, 단면의 폭은 다각형 단면의 경우에는 모서리 길이를, 원형 단면의 경우에는 직경을 의미한다. 기판(10)의 요철 패턴의 종횡비는 식각 시간 조절을 통해 1/4 ~ 4까지 다양하게 조절될 수 있다.Next, the substrate 10 is etched using a reactive ion etching (RIE) process or an inductively coupled plasma reactive ion etching (ICP-RIE) process. During the etching process, the mask pattern 40 may be physically etched, and the protrusions 11 may be formed so that the width of the cross section perpendicular to the free-end direction becomes smaller as one goes from the fixed end to the free end direction have. Here, the width of the cross section means the edge length in the case of a polygonal section and the diameter in the case of a circular section. The aspect ratio of the concavo-convex pattern of the substrate 10 can be variously adjusted from 1/4 to 4 through the adjustment of the etching time.

마지막으로, 기판(10)이 식각되면, 마스크 패턴(40)을 제거한다. 이때, 기판(10)과 반응성이 없는 물질을 이용한 건식 식각, 또는 습식 식각 공정을 사용하거나, 또는 고분자 물질로 마스크 패턴(40)이 이루어진 경우에는 열처리를 통해 제거할 수 있다.Finally, when the substrate 10 is etched, the mask pattern 40 is removed. At this time, dry etching or wet etching using a material which is not reactive with the substrate 10 may be used, or if the mask pattern 40 is formed of a polymer material, it may be removed by heat treatment.

한편, 본 발명에 따른 돌기(11)는 전술한 실시예와 같이, 기판(10)과 동일한 물질로서 일체로 형성될 수 있지만, 이와 달리 기저부(11a), 및 질화물계 박막부(11b)의 2층 구조로도 형성 가능한 바, 이하에서는 도 6을 참고로 2층 구조의 돌기(11)를 형성하기 위한 기판 식각 단계(S100b)에 대해 설명한다.The protrusions 11 according to the present invention can be integrally formed as the same material as the substrate 10 as in the embodiment described above. Alternatively, the protrusions 11 according to the present invention can be formed integrally with the base 11a and the nitride- Layer structure. Hereinafter, referring to FIG. 6, the substrate etching step S100b for forming the protrusion 11 of a two-layer structure will be described.

먼저, 기판(10)의 일면에 질화물계 박막(60)을 형성한다. GaN, AlN, InN, CrN 등을 박막 형태로 기판(10)의 일면에 증착함으로써 질화물계 박막(60)을 형성할 수 있다.First, a nitride-based thin film 60 is formed on one surface of the substrate 10. The nitride-based thin film 60 can be formed by depositing GaN, AlN, InN, CrN or the like on a surface of the substrate 10 in the form of a thin film.

다음에는, 전술한 실시예에서와 동일한 방식으로, 질화물계 박막(60) 상에 마스크 패턴(40)을 형성하고, 기판(10)의 일면을 식각한 후, 마스크 패턴(40)을 제거한다.Next, a mask pattern 40 is formed on the nitride-based thin film 60 in the same manner as in the above embodiment, and the mask pattern 40 is removed after one surface of the substrate 10 is etched.

이러한 공정을 거치게 되면, 기저부(11a)가 기판(10)과 동일한 물질로서 일체로 형성되고, 기저부(11a) 상에는 질화물계 박막(60)으로부터 형성된 질화물계 박막부(11b)가 배치된다.The nitride film thin film portion 11b formed from the nitride thin film 60 is disposed on the base portion 11a.

종합적으로, 본 발명에 따른 반도체 구조체 제조방법에 의하면, 리소그래피(lithography) 기반의 기판 패턴 형성, 식각, 증착, 및 열처리 공정을 이용하여 반도체 구조체를 제조함으로써, 균일한 크기와 모양, 배열을 가지는 공동(V)을 형성할 수 있고, 광소자별 특성에 최적화된 구조를 구현할 수 있으며, 대면적에 대량 생산도 가능하다. 나아가 발광다이오드의 제작에 본 발명에 따른 반도체 구조체를 이용하는 경우, 종래의 PSS를 이용한 경우에 비해 발광다이오드의 성능을 크게 향상시킬 수 있다.Generally, according to the method for fabricating a semiconductor structure according to the present invention, a semiconductor structure is manufactured using lithography-based substrate pattern formation, etching, deposition, and a heat treatment process to form a semiconductor structure having a uniform size, (V) can be formed, a structure optimized for the characteristics of optical devices can be realized, and a large-scale production can be performed in a large area. Furthermore, when the semiconductor structure according to the present invention is used to fabricate a light emitting diode, the performance of the light emitting diode can be greatly improved as compared with the case using the conventional PSS.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the same is by way of illustration and example only and is not to be construed as limiting the present invention. It is obvious that the modification or improvement is possible.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속한 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

10: 기판 11: 돌기
20: 시드층 30: 반도체층
40: 마스크 패턴 50: 희생층
60: 질화물계 박막10: substrate 11: projection
20: seed layer 30: semiconductor layer
40: mask pattern 50: sacrificial layer
60: a nitride-based thin film

Claims (10)

일면에 다수의 돌기가 서로 이격되어 요철(凹凸)이 형성된 기판;
상기 기판의 일면에 배치되되, 단면이 상기 돌기의 자유단을 감싸면서 단차를 두고 측방으로 절곡 연장된 지그재그 형태의 요철(凹凸) 구조로 형성되는 시드층; 및
상기 시드층 중 상기 돌기를 감싸는 철부(凸部)의 외면으로부터 성장된 반도체층;을 포함하고,
상기 시드층은, 상기 시드층의 철부가 상기 기판의 철부와 이격없이 접촉되고, 상기 시드층의 요부가 상기 기판의 요부와 이격되어, 식각용액이 주입되는 공동(void)를 형성하는 반도체 구조체.
A substrate on which a plurality of projections are spaced apart from each other and on which concavities and convexities are formed;
A seed layer disposed on one surface of the substrate and having a concavo-convex structure with a cross section extending in a lateral direction with a stepped portion surrounding the free end of the protrusion; And
And a semiconductor layer grown from an outer surface of a convex portion of the seed layer surrounding the protrusion,
Wherein the seed layer forms a void in which the convex portion of the seed layer is in contact with the convex portion of the substrate and the concave portion of the seed layer is spaced apart from the concave portion of the substrate so that the etching solution is injected.
청구항 1에 있어서,
상기 공동은, 상기 기판의 요부를 따라서 서로 연결된 반도체 구조체.
The method according to claim 1,
The cavity being interconnected along the recess of the substrate.
청구항 1에 있어서,
상기 돌기는, 상기 자유단 방향으로 갈수록, 상기 자유단 방향에 대해 수직한 단면의 폭이 점점 작아지도록 형성되는 반도체 구조체.
The method according to claim 1,
Wherein the protrusions are formed so that a width of a cross section perpendicular to the free-end direction decreases gradually toward the free end direction.
청구항 1에 있어서,
상기 돌기는,
상기 기판으로부터 돌출 연장된 기저부; 및
상기 기저부 상에 적층된 질화물계 박막부;를 포함하는 반도체 구조체.
The method according to claim 1,
The projection
A base protruding from the substrate; And
And a nitride-based thin film portion laminated on the base portion.
청구항 1에 있어서,
상기 시드층의 철부는 단결정화되고,
상기 공동을 형성하는 상기 시드층의 요부는 다결정화된 반도체 구조체.
The method according to claim 1,
The convex portion of the seed layer is monocrystallized,
And a concave portion of the seed layer forming the cavity is polycrystallized.
청구항 1에 있어서,
상기 반도체층은, 질화물계 반도체 물질을 포함하는 반도체 구조체.
The method according to claim 1,
Wherein the semiconductor layer comprises a nitride-based semiconductor material.
(a) 기판의 일면에 다수의 돌기가 이격되어 요철(凹凸)이 형성되도록, 상기 기판을 식각하는 단계;
(b) 상기 돌기를 커버하면서, 상기 기판의 일면에 희생층을 형성하는 단계;
(c) 상기 돌기의 자유단이 노출되되, 상기 기판의 요부(凹部) 내에 상기 희생층이 잔존하도록, 상기 희생층을 식각하는 단계;
(d) 단면이 상기 돌기의 자유단을 감싸면서 단차를 두고 측방으로 절곡 연장되어 상기 희생층의 외면에 배치되는 지그재그 형태의 요철(凹凸) 구조로 시드층을 형성하는 단계;
(e) 상기 기판의 요부에 공동(void)이 형성되도록, 상기 희생층을 제거하는 단계; 및
(f) 상기 시드층의 외면 중 상기 돌기를 감싸는 철부(凸部)로부터 반도체층을 성장시키는 단계;를 포함하는 반도체 구조체 제조방법.
(a) etching the substrate such that a plurality of protrusions are spaced apart from one surface of the substrate to form recesses and protrusions;
(b) forming a sacrificial layer on one surface of the substrate while covering the protrusions;
(c) etching the sacrificial layer such that the free end of the protrusion is exposed and the sacrificial layer remains in a recess of the substrate;
(d) forming a seed layer in a zigzag shape having a concavo-convex structure, the cross-section of which extends on the outer surface of the sacrificial layer by bending and extending laterally with a step to cover the free end of the projection;
(e) removing the sacrificial layer such that a void is formed in the recess of the substrate; And
(f) growing a semiconductor layer from a convex portion surrounding the protrusion in an outer surface of the seed layer.
청구항 7에 있어서,
상기 (a) 단계는,
상기 기판의 일면에, 상기 돌기에 대응되는 마스크 패턴을 형성하는 단계;
상기 기판의 일면을 식각하는 단계; 및
상기 마스크 패턴을 제거하는 단계;를 포함하는 반도체 구조체 제조방법.
The method of claim 7,
The step (a)
Forming a mask pattern corresponding to the projections on one surface of the substrate;
Etching one surface of the substrate; And
And removing the mask pattern.
청구항 7에 있어서,
상기 (a) 단계는,
상기 기판의 일면에 질화물계 박막을 형성하는 단계;
상기 질화물계 박막 상에, 상기 돌기에 대응되는 마스크 패턴을 형성하는 단계;
상기 기판의 일면을 식각하는 단계; 및
상기 마스크 패턴을 제거하는 단계;를 포함하는 반도체 구조체 제조방법.
The method of claim 7,
The step (a)
Forming a nitride-based thin film on one surface of the substrate;
Forming a mask pattern corresponding to the projection on the nitride-based thin film;
Etching one surface of the substrate; And
And removing the mask pattern.
청구항 7에 있어서,
상기 (e) 단계는, 열처리하여, 상기 희생층을 제거하고, 상기 시드층의 철부를 단결정화시키며, 상기 공동을 형성하는 상기 시드층의 요부를 다결정화시키는 반도체 구조체 제조방법.
The method of claim 7,
The step (e) includes heat treatment to remove the sacrificial layer, monocrystallize the convex portion of the seed layer, and polycrystallize the concave portion of the seed layer to form the cavity.
KR1020170134633A 2017-10-17 2017-10-17 Semiconductor structure and manufacturing method thereof KR101996731B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170134633A KR101996731B1 (en) 2017-10-17 2017-10-17 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170134633A KR101996731B1 (en) 2017-10-17 2017-10-17 Semiconductor structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20190042947A KR20190042947A (en) 2019-04-25
KR101996731B1 true KR101996731B1 (en) 2019-07-04

Family

ID=66283685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170134633A KR101996731B1 (en) 2017-10-17 2017-10-17 Semiconductor structure and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101996731B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591151B1 (en) * 2022-01-21 2023-10-19 웨이브로드 주식회사 Method of manufacturing a non emitting iii-nitride semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
KR101643342B1 (en) 2009-07-23 2016-07-28 한솔테크닉스(주) Sapphire substrate and method of fabricating the same
KR20160008382A (en) * 2014-07-14 2016-01-22 서울대학교산학협력단 Semiconductor thin film structure, method and apparatus for separating nitride semiconductor using the same

Also Published As

Publication number Publication date
KR20190042947A (en) 2019-04-25

Similar Documents

Publication Publication Date Title
CN102479900B (en) Group III nitride semiconductor light-emitting device
TWI304278B (en) Semiconductor emitting device substrate and method of fabricating the same
EP1858090B1 (en) Light emitting diode having multi-pattern structure
KR100669142B1 (en) Light emitting element and method for manufacturing thereof
JP5932817B2 (en) Semiconductor light-emitting device based on crystal relaxation structure
CN101667617B (en) Light emitting device and manufacturing method thereof
JP5196403B2 (en) Method for manufacturing sapphire substrate and semiconductor device
US7999272B2 (en) Semiconductor light emitting device having patterned substrate
KR101154596B1 (en) Semiconductor light emitting device and fabrication method thereof
CN102751180B (en) GaN film structure, method of fabricating the same, and semiconductor device including the same
JP2012114407A (en) Method for fabricating vertical light emitting devices and substrate module for the same
TWI407487B (en) Post structure, semiconductor device and light emitting device using the structure, and method for forming the same
US8791029B2 (en) Stamp having nanoscale structure and applications therefore in light-emitting device
KR101996731B1 (en) Semiconductor structure and manufacturing method thereof
US9041029B2 (en) Light emitting diode
US20110175126A1 (en) Light-emitting diode structure
KR20050062832A (en) Preparation of nitride semiconductor template for light emitter
KR100593941B1 (en) Method for manufacturing iii-nitride light emitting device
KR102226274B1 (en) Semiconductor structure and manufacturing method thereof
JP2007194450A (en) Semiconductor device, and method of manufacturing same
WO2022077254A1 (en) Manufacturing method for miniature led structure
KR101645574B1 (en) Method of growing iii-nitride semiconductor layer
CN108847437A (en) A kind of epitaxial wafer of light emitting diode and preparation method thereof
KR101986040B1 (en) Method for manugacturing optical device using mask pattern and selective growth of nitride-based material
US8377728B1 (en) Method for making light emitting diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right