KR101994733B1 - 전력 증폭 장치 - Google Patents

Abstract

본 발명은 전력 증폭 장치에 관한 것으로, 본 발명의 일 구현예에 따른 상기 전력 증폭 장치는, 바이어스 전압 및 바이어스 전류를 제공받는 전력증폭부, 입력되는 전력의 레벨에 따라 상기 바이어스 전압을 제어하는 제1 제어 신호 와 상기 바이어스 전류를 제어하는 제2 제어 신호를 생성하는 제어부, 상기 제1 제어 신호에 따라 상기 바이어스 전압을 출력하는 전압 레귤레이터부 및 상기 바이어스 전류가 제공되는 경로 상에서 직접 전류를 검출하여 제1 전압을 생성하고, 상기 제1 전압과 상기 제2 제어 신호에 따라 상기 바이어스 전류를 조절하는 바이어스 전류 조절부를 포함한다.

Description

전력 증폭 장치{POWER AMPLIFYING APPARATUS}

본 발명은 전력 증폭 장치에 관한 것이다.

일반적으로, 전력 증폭기는 비선형 능동소자를 이용하여 기 설정된 주파수의 저전력 신호를 고전력 신호를 증폭하는 회로이다.

이러한 전력 증폭기는 임의의 출력 전력일 때 최대의 효율을 얻기 위해, 전력 증폭기로 인가되는 바이어스 전압 및 바이어스 전류를 출력 레벨에 따라 적절하게 제어하게 된다.

통상적으로, 바이어스 전압의 제어를 위해 선형 레귤레이터인 저전압 강하(Low-Drop: LDO) 레귤레이터가 주로 사용된다.

또한, 통상적으로, 바이어스 전류의 제어를 위해서는, 전력 증폭기로 제공되는 바이어스 전류의 크기를 반영할 수 있는 기준 전류를 생성하는 별도의 회로를 구성하는 방식이 이용된다.

이 통상적인 바이어스 전류 제어 기법은, 바이어스 전류를 반영하는 기준 전류와 외부에서 전류 제어를 위해 입력되는 제어 전압을 상호 비교하여 그 결과에 따라 바이어스 전류의 크기를 제어하는 방식이다.

이러한 통상적인 바이어스 전류 제어 기법은, 기준 전류를 생성하는 별도의 회로를 마련하여야 하므로 회로 제조 과정에서 공정 편차가 발생하거나 동작 과정에서 오작동이 발생할 수 있다.

따라서, 당 기술분야에서는 전력 증폭기로 바이어스 전류가 제공되는 경로 상에서 직접 바이어스 전류를 검출하고 그에 따라 바이어스 전류를 제어할 수 있는 전력 증폭기의 바이어스 전류 제어 기법이 요구되고 있다.

하기의 특허문헌 1은 출력 제어 기능을 갖는 전력증폭기 시스템에 관한 것이나, 상술한 문제에 대한 해결책을 제시하지 못하고 있다.

한국 공개특허공보 제10-2010-0073877호

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 전력 증폭기로 바이어스 전류가 제공되는 경로 상에서 직접 바이어스 전류를 검출하고 그에 따라 바이어스 전류를 제어할 수 있는 전력 증폭 장치를 제공한다.

본 발명의 제1 기술적인 측면은 전력 증폭 장치를 제안한다. 상기 전력 증폭 장치는, 바이어스 전압 및 바이어스 전류를 제공받는 전력증폭부, 입력되는 전력의 레벨에 따라 상기 바이어스 전압을 제어하는 제1 제어 신호 와 상기 바이어스 전류를 제어하는 제2 제어 신호를 생성하는 제어부, 상기 제1 제어 신호에 따라 상기 바이어스 전압을 출력하는 전압 레귤레이터부 및 상기 바이어스 전류가 제공되는 경로 상에서 직접 전류를 검출하여 제1 전압을 생성하고, 상기 제1 전압과 상기 제2 제어 신호에 따라 상기 바이어스 전류를 조절하는 바이어스 전류 조절부를 포함한다.

여기서, 제어부는, 상기 입력되는 전력의 레벨에 따라 상기 바이어스 전압을 제어하는 제1 제어 신호를 생성하는 제1 신호 생성부 및 상기 입력되는 전력의 레벨에 따라 상기 바이어스 전류를 제어하는 제2 제어 신호를 생성하는 제2 신호 생성부를 포함할 수 있다.

여기서, 상기 제1 신호 생성부 또는 제2 신호 생성부는, 로그 증폭기, 지수 증폭기 또는 선형 증폭기 중 어느 하나를 포함하는 전력 증폭 장치.

또한, 상기 제어부는, 상기 입력되는 전력의 레벨에 따라 제1 신호를 생성하는 제1 신호 생성부, 상기 입력되는 전력의 레벨에 따라 제2 신호를 생성하는 제2 신호 생성부 및 상기 제1 신호 또는 제2 신호 중 어느 하나를 제1 제어 신호로 출력하고, 나머지 하나를 제2 제어 신호로 출력하도록 제어하는 선택부를 포함할 수 있다.

여기서, 상기 제1 신호 생성부 또는 상기 제2 신호 생성부는, 로그 증폭기, 지수 증폭기 또는 선형 증폭기 중 어느 하나를 포함할 수 있다.

또한, 상기 전력증폭부는, MOSFET을 포함하여 상기 바이어스 전류를 상기 MOSFET의 드레인으로 제공받을 수 있다.

여기서, 상기 바이어스 전류 조절부의 출력이 상기 MOSFET의 게이트에 제공될 수 있다.

또한, 바이어스 전류 조절부는, 상기 바이어스 전류가 제공되는 경로 상에서 직접 전류를 검출하여 제1 전압을 생성하는 전류 검출부 및 상기 제1 전압과 상기 제2 제어 신호에 따라 상기 바이어스 전류를 조절하는 전류 조절부를 포함할 수 있다.

여기서, 상기 전류 검출기는, 상기 바이어스 전류가 제공되는 경로 상에 상기 바이어스 전류가 통과하도록 연결되는 인덕터 및 상기 인덕터의 양단 전압을 비교하여 제1 전압을 생성하는 연산 증폭기를 포함할 수 있다.

여기서, 상기 전압 레귤레이터부에서 출력되는 상기 바이어스 전압은, 상기 인덕터의 일단에 인가될 수 있다.

본 발명의 제2 기술적인 측면은 전력 증폭 장치를 제안한다. 상기 전력 증폭 장치는, 바이어스 전압 및 바이어스 전류를 드레인으로 제공받는 MOSFET을 포함하는 전력 증폭기, 입력되는 전력의 레벨에 따라 상기 바이어스 전압을 제어하는 제1 제어 신호 와 상기 바이어스 전류를 제어하는 제2 제어 신호를 생성하는 제어부, 전원과 MOSFET의 드레인 사이에 연결되어 상기 바이어스 전류가 통과하는 인덕터 및 상기 인덕터의 양단 전압을 비교하여 제1 전압을 생성하는 제1 연산증폭기를 갖는 전류 검출부 및 상기 제1 전압과 상기 제2 제어 신호를 입력받아 그 비교결과를 상기 MOSFET의 게이트로 제공하는 제2 연산증폭기를 갖는 바이어스 전류 조절부를 포함한다.

여기서, 상기 제어부는, 상기 입력되는 전력의 레벨에 따라 제1 신호를 생성하는 제1 신호 생성부, 상기 입력되는 전력의 레벨에 따라 제2 신호를 생성하는 제2 신호 생성부 및 상기 제1 신호 또는 제2 신호 중 어느 하나를 제1 제어 신호로 출력하고, 나머지 하나를 제2 제어 신호로 출력하도록 제어하는 선택부를 포함할 수 있다.

여기서, 상기 전압 레귤레이터부는, 저전압 강하 레귤레이터일 수 있다.

본 발명의 일 실시형태에 의하면, 전력 증폭 장치의 회로를 단순화할 수 있으며, 이를 통해 공정 편차로 인한 문제나 회로 오작동의 문제를 제거할 수 있다.

또한 본 발명에 따르면, 기준 전류를 생성하기 위한 전력 소모를 제거할 수 있으므로 전력 증폭 장치가 적용된 기기의 배터리 사용 시간을 연장할 수 있다.

도 1은 본 발명에 따른 전력 증폭 장치의 일 실시예를 설명하기 위한 구성도이다.
도 2는 도 1에 도시된 제어부의 일 실시예를 설명하기 위한 구성도이다.
도 3은 제1 제어 신호 및 제2 제어 신호에 따른 바이어스 포인트가 변화하는 모습을 설명하기 위한 그래프이다.
도 4는 도 1에 도시된 제어부의 다른 일 실시예를 설명하기 위한 구성도이다.
도 5는 본 발명에 따른 전력 증폭 장치의 다른 실시예를 설명하기 위한 구성도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호가 사용될 것이며, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

도 1은 본 발명에 따른 전력 증폭 장치의 일 실시예를 설명하기 위한 구성도이고, 도 2는 도 1에 도시된 제어부의 일 실시예를 설명하기 위한 구성도이며, 도 3은 제1 제어 신호 및 제2 제어 신호에 따른 바이어스 포인트가 변화하는 모습을 설명하기 위한 그래프이며, 도 4는 도 1에 도시된 제어부의 다른 일 실시예를 설명하기 위한 구성도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 전력 증폭 장치는, 전력증폭부(100), 제어부(200), 전압 레귤레이터부(300) 및 바이어스 전류 조절부(400)를 포함할 수 있다.

전력증폭부(100)는 바이어스 전압(Va) 및 바이어스 전류(Ia)를 제공받아 입력 고주파 신호(RFin)의 전력을 증폭하여 고전력의 출력 고주파 신호(RFout)를 출력할 수 있다.

일 실시예에서, 전력증폭부(100)는 MOSFET(M1)을 포함하여 구성될 수 있다. 도 1에 도시된 전력증폭부(100)는 가장 단순화된 전력 증폭기를 도시한 것으로, 입력 고주파 신호(RFin)가 입력되는 게이트와 출력 고주파 신호(RFout)를 출력하는 드레인 및 접지와 연결되는 소스를 갖는 하나의 MOSFET(M1)을 포함하는 구조로 전력증폭기가 구성될 수 있다.

이러한 구조의 전력증폭부(100)는 MOSFET(M1)의 게이트 전압을 제어함으로써 MOSFET(M1)의 드레인에서 소스로 흐르는 전류의 크기를 제어할 수 있다.

즉, MOSFET(M1)의 게이트 전압의 조정을 통해 전력증폭부(100)의 바이어스 전류(Ia)의 크기를 조정할 수 있다.

제어부(200)는 입력 고주파 신호(RFin)의 전력 레벨에 따라 전력증폭부(100)의 바이어스 전압(Va)을 제어하는 제1 제어 신호(Vctrl1)와 바이어스 전류(Ia)를 제어하는 제2 제어 신호(Vctrl2)를 생성할 수 있다.

일 실시에에서, 제어부(200)는, 도 2 에서와 같이, 입력 고주파 신호(RFin)의 전력 레벨에 따라 바이어스 전압(Va)을 제어하는 제1 제어 신호(VctrL1)를 생성하는 제1 신호 생성부(210) 및 입력 고주파 신호(RFin)의 전력 레벨에 따라 바이어스 전류(Ia)를 제어하는 제2 제어 신호(Vctrl2)를 생성하는 제2 신호 생성부를 포함할 수 있다.

여기서, 제1 신호 생성부(210) 또는 제2 신호 생성부는 로그 증폭기, 지수 증폭기 또는 선형 증폭기 중 어느 하나를 포함할 수 있다.

이때, 도 3을 참조하면, 제어부(200)의 제1 신호 생성부(210)와 제2 신호 생성부(220)가 상기 증폭기 중 어느 증폭기를 포함하는가에 따라 전력증폭부(100)의 바이어스 포인트가 변화하는 모습을 다르게 할 수 있다.

예를 들면, 제1 신호 생성부(210)가 로그 증폭기를 포함하고, 제2 신호 생성부(220)가 지수 증폭기를 포함하는 경우, 제1 제어 신호(Vctrl1) 및 제2 제어 신호(Vctrl2)에 의한 전력증폭부(100)의 바이어스 포인트가 도 3의 1과 같이 지수형으로 변화할 수 있다.

반대로, 제1 신호 생성부(210)가 지수 증폭기를 포함하고, 제2 신호 생성부(220)가 로그 증폭기를 포함하는 경우, 상기 바이어스 포인트는 도 3의 3과 같이 변화할 수 있다. 또한, 제1 신호 생성부(210) 및 제2 신호 생성부(220)가 선형 증폭기를 포함하는 경우, 상기 바이어스 포인트는 도 3의 2번과 같이 변화할 수 있다.

다른 일 실시예에서, 제어부(200)는, 도 4에서와 같이, 제1 신호 생성부(210), 제2 신호 생성부(220) 및 선택부(230)를 포함할 수 있다.

여기서, 제1 신호 생성부(210)는 입력 고주파 신호(RFin)에 따라 제1 신호(V1)를 생성할 수 있고, 제2 신호 생성부(220)는 입력 고주파 신호(Rfin)에 따라 제2 신호(V2)를 생성할 수 있다. 여기서, 제1 신호 생성부(210) 또는 제2 신호 생성부는 상술한 바와 같이 지수 증폭기, 로그 증폭기, 선형 증폭기 중 어느 하나를 포함할 수 있다.

선택부(230)는 외부로부터의 입력 또는 필요에 따라 전력증폭부(100)의 바이어스 포인트의 변화율 다르게 하기 위해 제1 신호(V1) 또는 제2 신호(V2) 중 어느 하나를 선택하여 제1 제어 신호(Vctrl1)로 출력하고, 나머지 하나를 제2 제어 신호(Vctrl2)로 출력할 수 있다.

예를 들면, 제1 신호 생성부(210)가 로그 증폭기를 포함하고, 제2 신호 생성부(220)가 지수 증폭기를 포함하는 경우, 도 3의 1번 모양으로 바이어스 포인트를 변화시키기 위해 선택부(230)는 제1 신호(V1)을 제1 제어 신호(Vctrl1)로 출력할 수 있고, 제2 신호(V2)를 제2 제어 신호(Vctrl2)로 출력할 수 있다. 반대로, 도 3의 3번 모양으로 바이어스 포인트를 변화시키는 경우, 선택부(230)는 제1 신호(V1)을 제2 제어 신호(Vctrl2)로 출력할 수 있고, 제2 신호(V2)를 제1 제어 신호(Vctrl2)로 출력할 수 있다.

전압 레귤레이터부(300)는 전력증폭부(100)의 바이어스 전압(Va)을 제어할 수 있다. 전압 레귤레이터부(300)는 전원(Vbat)을 입력받아 일정하게 유지되는 전압(Vr)을 출력할 수 있다.

여기서, 전압 레귤레이터부(300)는 제어부(200)로부터 제1 제어 신호(Vctrl1)에 따라 바이어스 전압(Va)를 출력할 수 있다.

구체적으로, 전압 레귤레이터부(300)는 제어부(200)로부터 제1 제어 신호(Vctrl1)와 자신의 출력 전압(Vr)에 상응하는 전압값을 상호 비교하고, 그 차이를 보상하도록 출력 전압(Vr)의 크기를 조정할 수 있다. 전압 레귤레이터부(300)의 출력 전압(Vr)은 전력증폭부(100)의 바이어스 전압(Va)로 사용될 수 있도록 하기 위해 전력증폭부(100)의 일단에 연결될 수 있다.

일 실시예에서, 전압 레귤레이터부(300)는 저전력 레귤레이터(Low Drop Regulator, LDO)일 수 있다.

바이어스 전류 조절부(400)는 바이어스 전류(Ia)가 제공되는 경로 상에서 직접 전류를 검출하여 제1 전압을 생성하고, 상기 제1 전압과 제어부(200)로부터 제공되는 제2 제어 신호(Vctrl2)에 따라 바이어스 전류(Ia)를 조절할 수 있다.

일 실시예에서, 바이어스 전류 조절부(400)는 전력증폭부(100)로 바이어스 전류(Ia)가 제공되는 경로 상에서 직접 전류를 검출하여 제1 전압을 생성하는 전류 검출부(410) 및 상기 제1 전압과 제어부(200)로부터 제공되는 제2 제어 신호(Vctrl2)에 따라 바이어스 전류(Ia)를 조절하는 전류 조절부(420)를 포함할 수 있다.

전류 검출부(410)는 전력증폭부(100)로 바이어스 전류가 제공되는 경로 상에서 바이어스 전류(Ia)가 통과하도록 연결되는 인덕터(Ld)와 인덕터(Ld)의 양단 전압을 비교하여 제1 전압을 생성하는 연산 증폭기(OP2)를 포함할 수 있다.

전류 검출부(410)는 바이어스 전류(Ia)가 제공되는 경로 상에서 별도의 추가회로 없이 바이어스 전류(Ia)의 크기를 검출하기 위해, 바이어스 전류(Ia)가 통과하도록 인덕터(Ld)를 바이어스 전류(Ia)가 제공되는 경로 상에 연결할 수 있다. 인덕터(Ld)에 바이어스 전류(Ia)가 통과하면 전압강하가 발생할 수 있다.

즉, 바이어스 전류(Ia)에 의한 인덕터(LD)의 양단 전압차는 바이어스 전류(Ia)의 크기에 비례하는 파라미터가 될 수 있다.

여기서, 연산 증폭기(OP2)는 인덕터(Ld)의 양단에 두 입력단이 연결될 수 있으며, 인덕터(LD) 양단의 전압차에 상응하는 출력을 가질 수 있다.

전류 조절부(420)는 전류 검출부(410)에서 출력되는 제1 전압과 제어부(200)로부터 입력되는 제2 제어 신호(Vctrl2)를 상호 비교하여 그 결과를 출력할 수 있다.

전류 조절부(420)는 전류 검출부(410)에서 출력되는 제1 전압과 제2 제어 신호(Vctrl2)를 각각 입력 받는 두 개의 입력단을 가지는 연산 증폭기(OP3)로 구현될 수 있다.

연산 증폭기(OP3)는 전류 검출부(410)의 출력과 제어부(200)로부터 입력되는 제2 제어 신호(Vctrl2) 사이의 차이를 전력증폭부(100)의 MOSFET(M1)의 게이트로 제공할 수 있다.

전력증폭부(100)의 MOSFET(M1)의 게이트는 전류 검출부(410)의 출력인 제1 전압과 제2 제어 신호(Vctrl2) 사이의 차이값에 대응되는 전압이 인가 되면서, 그에 따른 드레인-소스 전류를 형성할 수 있다.

즉, 전력증폭부(100)로 제공되는 바이어스 전류(Ia)가 제어부(200)로부터 입력받는 제2 제어 신호(Vctrl2)와 실질적으로 동일한 값이 될 때가지 바이어스 전류(Ia)의 크기가 제어될 수 있다.

도 5는 본 발명에 따른 전력 증폭 장치의 다른 실시예를 설명하기 위한 구성도이다.

도 5를 참조하면, 본 발명의 다른 일 실시예에 따른 전력 증폭 장치는, 바이어스 전압(Va) 및 바이어스 전류(Ia)를 드레인으로 제공받는 MOSFET(M1)을 포함하는 전력증폭부(100), 입력 고주파 신호(RFin)의 전력 레벨에 따라 바이어스 전압(Va)을 제어하는 제1 제어 신호(VctrL1) 와 바이어스 전류(Ia)를 제어하는 제2 제어 신호(Vctrl2)를 생성하는 제어부(200), 전원(Vbat)과 MOSFET(M1)의 드레인 사이에 연결되어 바이어스 전류(Ia)가 통과하는 인덕터(Ld) 및 인덕터(Ld)의 양단 전압을 비교하여 제1 전압을 생성하는 제1 연산증폭기(OP2)를 갖는 전류 검출부(410) 및 제1 전압과 제2 제어 신호(Vctrl2)를 입력받아 그 비교결과를 MOSFET(M1)의 게이트로 제공하는 제2 연산증폭기(OP2)를 갖는 전류 조절부(420)를 포함한다.

여기서, 제어부(200)는, 입력 고주파 신호(RFin)를 소정의 증폭율로 증폭하여 제1 신호(V1)를 생성하는 제1 신호 생성부(210)와 입력 고주파 신호(RFin)를 소정의 증폭율로 증폭하여 제2 신호(V2)를 생성하는 제2 신호 생성부(220) 및 제1 신호(V1) 또는 제2 신호(V2) 중 어느 하나를 제1 제어 신호(Vctrl1)로 출력하고, 나머지 하나를 제2 제어 신호(Vctrl2)로 출력하도록 제어하는 선택부(230)를 포함할 수 있다.

전압 레귤레이터부(300)는 전압 레귤레이터부(300)에서 출력되는 출력 전압(Vr)이 전력증폭기(11)의 바이어스 전압으로 사용될 수 있도록 인덕터(Ld)의 전원측 일단에 연결될 수 있다.

일 실시예에서, 전압 레귤레이터부(300)는 저전압 강하(Low-Drop: LDO) 레귤레이터로 구현될 수 있다.

저전압 강하 레귤레이터로 구현된 전압 레귤레이터부(300)는, 전원(Vbat)에 소스가 연결된 MOSFET(M2)과, MOSFET(M2)의 드레인(전압 레귤레이터부(300)의 출력)에 상호 직렬 연결된 분압 저항(R1, R2)과, 분압 저항(R1, R2)에 의해 분압된 전압과 제어부(200)로부터 입력되는 바이어스 전압 제어 신호(Vctrl1)를 비교하여 그 결과를 상기 MOSFET(M2)의 게이트로 제공하는 연산 증폭기(OP1)를 포함할 수 있다.

그 외의 구성은 도1 내지 도4를 참조하여 전술한 전력 증폭 장치의 구성과 동일하므로 나머지 설명은 생략하기로 한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.

100 : 전력증폭부
200 : 제어부
210 : 제1 신호 생성부
220 : 제2 신호 생성부
230 : 선택부
300 : 전압 레귤레이터부
400 : 바이어스 전류 조절부
410 : 전류 검출부
420 : 전류 조절부

Claims (14)

1. 바이어스 전압 및 바이어스 전류를 제공받는 전력증폭부;
   입력되는 전력의 레벨에 따라 상기 바이어스 전압을 제어하는 제1 제어 신호 와 상기 바이어스 전류를 제어하는 제2 제어 신호를 생성하는 제어부;
   상기 제1 제어 신호에 따라 상기 바이어스 전압을 출력하는 전압 레귤레이터부; 및
   상기 바이어스 전류가 제공되는 경로 상에서 직접 전류를 검출하여 제1 전압을 생성하고, 상기 제1 전압과 상기 제2 제어 신호에 따라 상기 바이어스 전류를 조절하는 바이어스 전류 조절부를 포함하고,
   상기 제어부는,
   상기 입력되는 전력의 레벨에 따라 제1 신호를 생성하는 제1 신호 생성부;
   상기 입력되는 전력의 레벨에 따라 제2 신호를 생성하는 제2 신호 생성부; 및
   상기 제1 신호 또는 제2 신호 중 어느 하나를 제1 제어 신호로 출력하고, 나머지 하나를 제2 제어 신호로 출력하도록 제어하는 선택부를 포함하는 전력 증폭 장치.
   
2. 삭제
3. 제1항에 있어서, 상기 제1 신호 생성부는,
   로그 증폭기, 지수 증폭기 또는 선형 증폭기 중 어느 하나를 포함하는 전력 증폭 장치.
   
4. 제1항에 있어서, 상기 제2 신호 생성부는,
   로그 증폭기, 지수 증폭기 또는 선형 증폭기 중 어느 하나를 포함하는 전력 증폭 장치.
   
5. 삭제
6. 삭제
7. 제1항에 있어서,
   상기 전력증폭부는 MOSFET을 포함하여 상기 바이어스 전류를 상기 MOSFET의 드레인으로 제공받는 전력 증폭 장치.
   
8. 제7항에 있어서,
   상기 바이어스 전류 조절부의 출력이 상기 MOSFET의 게이트에 제공되는 전력 증폭 장치.
   
9. 제1항에 있어서, 바이어스 전류 조절부는,
   상기 바이어스 전류가 제공되는 경로 상에서 직접 전류를 검출하여 제1 전압을 생성하는 전류 검출부; 및
   상기 제1 전압과 상기 제2 제어 신호에 따라 상기 바이어스 전류를 조절하는 전류 조절부;
   를 포함하는 전력 증폭 장치.
   
10. 제9항에 있어서, 상기 전류 검출부는,
    상기 바이어스 전류가 제공되는 경로 상에 상기 바이어스 전류가 통과하도록 연결되는 인덕터; 및
    상기 인덕터의 양단 전압을 비교하여 제1 전압을 생성하는 연산 증폭기;
    를 포함하는 전력 증폭 장치.
    
11. 제10항에 있어서,
    상기 전압 레귤레이터부에서 출력되는 상기 바이어스 전압은,
    상기 인덕터의 일단에 인가되는 전력 증폭 장치.
    
12. 바이어스 전압 및 바이어스 전류를 드레인으로 제공받는 MOSFET을 포함하는 전력증폭부;
    입력되는 전력의 레벨에 따라 상기 바이어스 전압을 제어하는 제1 제어 신호 와 상기 바이어스 전류를 제어하는 제2 제어 신호를 생성하는 제어부;
    상기 제1 제어 신호에 따라 상기 바이어스 전압을 출력하는 전압 레귤레이터부;
    전원과 상기 MOSFET의 드레인 사이에 연결되어 상기 바이어스 전류가 통과하는 인덕터 및 상기 인덕터의 양단 전압을 비교하여 제1 전압을 생성하는 제1 연산증폭기를 갖는 전류 검출부; 및
    상기 제1 전압과 상기 제2 제어 신호를 입력받아 그 비교결과를 상기 MOSFET의 게이트로 제공하는 제2 연산증폭기를 갖는 전류 조절부를 포함하고,
    상기 제어부는,
    상기 입력되는 전력의 레벨에 따라 제1 신호를 생성하는 제1 신호 생성부;
    상기 입력되는 전력의 레벨에 따라 제2 신호를 생성하는 제2 신호 생성부; 및
    상기 제1 신호 또는 제2 신호 중 어느 하나를 제1 제어 신호로 출력하고, 나머지 하나를 제2 제어 신호로 출력하도록 제어하는 선택부를 포함하는 전력 증폭 장치.
    
13. 삭제
14. 제12항에 있어서,
    상기 전압 레귤레이터부는, 저전압 강하 레귤레이터인 전력 증폭 장치.
    
    

Images